KR20130056686A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130056686A KR20130056686A KR1020110122412A KR20110122412A KR20130056686A KR 20130056686 A KR20130056686 A KR 20130056686A KR 1020110122412 A KR1020110122412 A KR 1020110122412A KR 20110122412 A KR20110122412 A KR 20110122412A KR 20130056686 A KR20130056686 A KR 20130056686A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- source
- layer
- film transistor
- igzo
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 267
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 157
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 65
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011787 zinc oxide Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims description 57
- 238000000151 deposition Methods 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 27
- 229910052733 gallium Inorganic materials 0.000 claims description 26
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 24
- 229910052738 indium Inorganic materials 0.000 claims description 24
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 19
- 239000002994 raw material Substances 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910021480 group 4 element Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 136
- 238000000231 atomic layer deposition Methods 0.000 description 56
- 229910052760 oxygen Inorganic materials 0.000 description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000011701 zinc Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000010926 purge Methods 0.000 description 15
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 14
- 229910052725 zinc Inorganic materials 0.000 description 14
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- OAOAYJINQCQHRU-UHFFFAOYSA-N C[Zn]C.C[Zn]C Chemical compound C[Zn]C.C[Zn]C OAOAYJINQCQHRU-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ZNHRVCIBVJWVES-UHFFFAOYSA-N n-ethyl-n-[[methyl(propyl)indiganyl]methyl]ethanamine Chemical compound CCC[In](C)CN(CC)CC ZNHRVCIBVJWVES-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 게이트 전극과, 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극과, 게이트 전극과 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막과, 게이트 절연막과 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 활성층은 적어도 둘 이상의 도핑된 ZnO 박막으로 형성된 박막 트랜지스터 및 그 제조 방법이 제시된다.
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 금속 산화물 반도체 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 역할을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 플렉서블 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물이 최근에 많이 연구되고 있다.
이러한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다.
ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In) 및 갈륨(Ga)을 도핑한 인듐갈륨징크옥사이드(이하, IGZO라 함) 박막이 제시되었다. 그런데, IGZO 박막을 스퍼터링으로 형성하면 박막의 증착이 진행될수록 박막의 조성이 변화되어 순차적으로 형성된 IGZO 박막의 막질이 균일하지 않은 문제가 있다. 즉, IGZO 타겟 내의 결정 구조 및 그레인이 불규칙하기 때문에 IGZO 박막의 증착이 진행될수록 박막의 조성이 변화되고, 그에 따라 막질이 균일하지 않게 된다. 따라서, 동일 챔버 내에서 동일 프로세스로 제조된 박막 트랜지스터들의 특성이 서로 다르고, 그에 따라 신뢰성이 저하된다. 또한, 활성층을 필요에 따라 조성이 다른 복수의 층으로 형성할 수 있는데, IGZO 타겟은 하나의 조성으로만 제작되기 때문에 이러한 다층 구조의 활성층을 형성하기 어렵다. 즉, IGZO 타겟을 이용한 스퍼터링 공정으로는 조성이 다른 다층 구조의 활성층을 형성할 수 없다.
본 발명은 활성층으로 이용되는 IGZO 박막의 막질을 향상시켜 안정성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 증착 공정이 진행되더라도 IGZO 박막의 조성이 변화되지 않아 신뢰성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 IGZO 박막을 다층 구조로 형성할 수 있고, 각 층의 조성비를 다르게 조절할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 활성층으로 이용되는 IGZO 박막을 원자층 증착 등의 화학적 증착 방식으로 형성하는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명의 실시 예들에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; 및 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 상기 활성층은 적어도 둘 이상의 도핑된 ZnO 박막으로 형성된다.
상기 도핑된 ZnO 박막에서 도핑 원소는 3족 또는 4족 원소이며, 상기 도핑 원소는 Ga, In 또는 Sn 원소의 적어도 하나이다.
상기 도핑된 ZnO 박막은 IGZO 박막 및 ITZO 박막의 적어도 어느 하나가 적어도 둘 이상 적층되어 형성된다.
상기 적어도 둘 이상의 도핑된 ZnO 박막은 제 1 층이 ALD 공정으로 형성되고, 상기 제 1 층 이외의 나머지 층이 사이클릭 CVD 및 CVD 공정의 적어도 어느 하나로 형성된다.
상기 ALD 공정은 원료 소오스와 반응 소오스가 교차하는 공정으로 박막이 형성되고, 사이클릭 CVD 공정 및 CVD 공정은 원료 소오스와 반응 소오스가 동시에 공급되는 공정으로 박막이 형성된다.
상기 제 1 층의 두께보다 상기 제 1 층 이외의 나머지 층의 두께가 더 두껍게 형성된다.
상기 제 1 층은 상기 게이트 전극 측에 형성된다.
상기 적어도 둘 이상의 도핑된 ZnO 박막은 조성비가 다르다.
상기 제 1 층은 나머지 층들에 비해 이동도 및 전도도가 높고, 상기 제 1 층은 상기 나머지 층들에 비해 상기 도핑 원소의 함유량이 많다.
상기 소오스 전극 및 드레인 전극 사이의 상기 활성층 상에 형성된 보호막을 더 포함한다.
본 발명의 실시 예들에 따른 박막 트랜지스터의 제조 방법은 기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하며, 상기 활성층은 도핑된 ZnO 박막으로 형성되고, 상기 도핑된 ZnO 박막은 화학적 증착 공정으로 적어도 이중 구조로 형성된다.
상기 활성층 상에 보호막을 형성한 후 상기 소오스 전극 및 드레인 전극 사이에 잔류하도록 패터닝하는 단계를 더 포함한다.
상기 ZnO 박막은 Ga, In 또는 Sn 원소의 적어도 어느 하나를 도핑한다.
상기 도핑된 ZnO 박막은 IGZO 박막 및 ITZO 박막의 적어도 어느 하나를 적어도 둘 이상 적층하여 형성한다.
상기 적어도 둘 이상의 도핑된 ZnO 박막은 제 1 층을 ALD 공정으로 형성하고, 상기 제 1 층 이외의 나머지 층을 사이클릭 CVD 및 CVD 공정의 적어도 어느 하나로 형성한다.
상기 적어도 둘 이상의 도핑된 ZnO 박막은 증착 소오스의 유입량을 조절하여 조성비를 다르게 형성한다.
상기 제 1 층은 나미지 층들에 비해 도핑 원소의 함유량이 많고, 상기 제 1 층은 나머지 층들에 비해 이동도 및 전도도 높도록 형성된다.
본 발명의 실시 예들은 원자층 증착을 포함하는 서로 다른 화학적 증착 공정을 이용하여 적어도 이중 구조의 IGZO 박막을 형성하고, 이를 박막 트랜지스터의 활성층으로 이용한다. 즉, ALD 공정을 이용한 제 1 IGZO 박막과 사이클릭(cyclic) CVD 공정을 이용한 제 2 IGZO 박막을 적층하여 형성할 수 있다. 또한, 복수 층의 IGZO 박막의 조성을 다르게 하여 형성할 수도 있다.
본 발명에 의하면, 활성층으로 이용되는 IGZO 박막을 화학적 증착 방식으로 형성함으로써 증착 공정이 진행될수록 박막의 특성이 변화되어 신뢰성을 저하시키는 종래의 스퍼터링에 의한 IGZO 박막의 문제점을 해결할 수 있다. 즉, 소오스의 유입량을 일정하게 유지할 수 있어 증착 공정이 진행되어도 박막의 조성이 변화되지 않고, 그에 따라 신뢰성 저하를 방지할 수 있다.
또한, 게이트 절연막에 인접한 활성층은 막질 및 계면 특성이 우수한 ALD 공정을 이용한 IGZO 박막으로 형성하고, 이를 프론트 채널로 이용할 수 있어 박막 트랜지스터의 동작 속도를 향상시킬 수 있다.
그리고, 복수의 IGZO 박막의 조성을 다르게 형성하여 프론트 채널 및 백 채널로 이용할 수 있다. 즉, 제 1 IGZO 박막의 인듐 및 갈륨 조성을 제 2 IGZO 박막의 인듐 및 갈륨 조성보다 높게 하여 제 1 IGZO 박막의 이동도 및 전도도가 제 2 IGZO 박막의 전도도보다 높게 함으로써 제 1 IGZO 박막을 프론트 채널로 이용하고 제 2 IGZO 박막을 백 채널로 이용할 수 있다.
뿐만 아니라, IGZO 박막을 ALD 공정 및 사이클릭 CVD 공정으로 형성함으로써 생산성을 향상시킬 수 있고, 동작 신뢰성을 보장할 수 있다. 즉, ALD 공정만을 이용하면 공정 속도가 느려 생산성이 저하되고, CVD 공정만을 이용하면 막질이 치밀하지 못해 정상 동작이 불가능하지만, ALD 공정 및 사이클릭 CVD 공정으로 이용함으로써 생산성 향상 및 동작 신뢰성 보장이 가능하다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 특성 그래프.
도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 5 내지 도 9는 다양한 방법으로 형성된 IGZO 박막의 특성 그래프.
도 10 및 도 11은 본 발명에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치의 일 개략도.
도 12 및 도 13은 본 발명에 적용되는 ALD 및 사이클릭 CVD의 공정 사이클의 개념도.
도 14 내지 도 17은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 특성 그래프.
도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 5 내지 도 9는 다양한 방법으로 형성된 IGZO 박막의 특성 그래프.
도 10 및 도 11은 본 발명에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치의 일 개략도.
도 12 및 도 13은 본 발명에 적용되는 ALD 및 사이클릭 CVD의 공정 사이클의 개념도.
도 14 내지 도 17은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되며 ZnO 박막에 3족 또는 4족 원소를 도핑한 적어도 이중 구조의 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다.
기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 활성층(130)은 ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 3족 또는 4족 원소, 예를 들어 인듐(In), 갈륨(Ga), 주석(Sn) 원소의 적어도 하나를 도핑함으로써 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선할 수 있다. 예를 들어 활성층(130)은 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막으로 형성될 수 있으며, ZnO 박막에 인듐 및 틴(Tin)을 도핑한 인듐틴징크옥사이드(ITZO) 박막으로 형성될 수 있다. 본 실시 예는 IGZO 박막을 예로 들어 설명한다. 또한, 본 발명은 IGZO 박막을 이용한 활성층(130)을 원자층 증착(ALD), 사이클릭 화학 기상 증착(cyclic CVD) 등의 화학적 증착 방식으로 형성한다. 예를 들어, 활성층(130)은 적어도 이중 구조로 형성될 수 있는데, 게이트 절연막(120)에 인접하는 제 1 IGZO 박막(132)은 ALD 공정으로 형성하고, 제 1 IGZO 박막(134) 상에 사이클릭 CVD 공정으로 제 2 IGZO 박막(134)을 형성할 수 있다. 여기서, 사이클릭 CVD 공정은 원료 소오스의 공급 및 중단을 반복하고 산화 소오스는 계속해서 공급하여 공정을 진행한다. 따라서, 사이클릭 CVD 공정을 이용하면 원료 소오스와 산화 소오스가 동시에 공급되어 기판에 동시에 증착되고 이후 공급되는 산화 소오스가 원료 소오스와 반응하게 되므로 막질이 치밀해질 수 있다. 원료 소오스의 공급 및 중단을 반복하고, 산화 소오스는 계속해서 공급하는 공정이 1주기 동안 연속적으로 이루어지다가, 1주기가 끝나고 난 후에 산화 소오스의 공급을 수 초 동안 중단하는 단계를 포함하는 공정을 진행한다. 사이클릭 CVD 공정과 ALD 공정과의 차이점은 ALD 공정에서는 원료 소오스 또는 산화 소오스 공급 중단 후에 퍼지 단계가 진행되지만, 사이클릭 CVD 공정은 별도의 퍼지 단계가 공정 진행 중에 진행되지 않고 수차례 주기가 반복되는 공정으로 진행된다. 제 1 및 제 2 IGZO 박막(132, 134)은 인듐 소오스, 갈륨 소오스 및 징크 소오스와 산화 소오스를 이용하여 형성할 수 있다. 예를 들어 인듐 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn), 디에틸아미노 프로필 디메틸 인듐(Diethylamino Propyl Dimethyl Indium)(DADI) 등을 이용할 수 있고, 갈륨 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있으며, 징크 소오스로는 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ), 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 등을 이용할 수 있다. 또한, 산화 소오스로는 산소가 포함된 물질, 예를 들어 산소(O2), 오존(O3), 수증기(H2O), 산화질소(N2O), 이산화탄소(CO2) 등의 적어도 어느 하나를 이용할 수 있다. 활성층(130)은 게이트 절연막(120)과 인접한 제 1 IGZO 박막(132)을 ALD 공정으로 형성하고, 프론트 채널(front channel)로 이용할 수 있다. 이는 ALD 공정으로 형성된 제 1 IGZO 박막(132)은 원료 소오스와 산화 소오스가 반복하는 공정으로 한개의 막이 순차적으로 적층되어 막질 및 계면 특성이 우수하기 때문에 채널 형성에 중요한 프론트 채널(front channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 따라서, 프론트 채널 영역은 이동도가 우수한 물질로 형성하는 것이 바람직한데, ALD 공정으로 형성된 제 1 IGZO 박막(132)은 막질 및 계면 특성이 우수하여 이동도가 우수하게 된다. 그런데, ALD 공정을 이용하는 경우 원료 소오스 및 산화 소오스 공급 단계와 퍼지 공급 2단계로 최소 1주기당 4단계가 포함되기 되므로 공정 속도가 느려 생산성이 저하되기 때문에 제 1 IGZO 박막(132) 상의 제 2 IGZO 박막(134)은 사이클릭 CVD 공정으로 형성한다. 사이클릭 CVD 공정을 이용하면 고속 증착이 가능하므로 생산성을 향상시킬 수 있다. 한편, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, TMGa는 산소(O2)가 반응 가스로 이용되는 경우 반응성이 떨어지므로 오존(O3)을 이용하는 것이 바람직하고, 산소(O2)를 이용하는 경우에는 플라즈마 상태로 여기시켜 이용할 수 있다. 산소 뿐만 아니라 산화질소(N2O), 이산화탄소(CO2)도 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, 사이클릭 CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. 한편, 제 2 IGZO 박막(134)은 제 1 IGZO 박막(132)과 조성비를 다르게 하여 형성하여 백 채널(back channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. 따라서, 백 채널은 전하 이동을 방지할 수 있는 조성, 즉 전도성이 프론트 채널로 작용하는 제 1 IGZO 박막(132)보다 낮도록 제 2 IGZO 박막(134)을 형성한다. 이를 위해 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 IGZO 박막(132)와 다르게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 예를 들어, 제 2 IGZO 박막(134)의 인듐 및 갈륨의 조성을 제 1 IGZO 박막(132)보다 적게 할 수 있다. 이렇게 하면 제 1 IGZO 박막(132)과 제 2 IGZO 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. 이러한 제 1 IGZO 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 IGZO 박막(134)은 200∼300Å의 두께로 형성할 수 있다.
소오스 전극(140a) 및 드레인 전극(140b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. 소오스 전극(140a) 및 드레인 전극(140b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(140a) 및 드레인 전극(140b)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 IGZO 박막을 활성층으로 이용하는 박막 트랜지스터의 특성 그래프를 도시한 것으로, 도 2는 게이트 전압에 따른 드레인-소오스 전류(IDS) 그래프이고, 도 3은 도 2의 Y축의 드레인-소오스 전류(IDS)를 지수로 표시한 것이다. 도시된 바와 같이 게이트 전압이 0V 이상 인가되면 드레인과 소오스 사이에 터널링이 발생되고, 그에 따라 드레인-소오스 전류가 흐르게 되어 선형적인 특성을 나타낸다. 또한, 게이트 전압이 소정 전압, 예를 들어 10V 이상이 되면 드레인-소오스 전류가 포화된다. 이러한 특성 그래프는 다른 박막 트랜지스터, 예를 들어 스퍼터링으로 IGZO 박막을 형성한 박막 트랜지스터의 특성 그래프와 유사하다. 따라서, 화학적 증착 방식으로 IGZO 박막을 형성하고 이를 활성층으로 이용하는 본 발명에 따른 박막 트랜지스터는 박막 트랜지스터로서 정상 동작함을 알 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 활성층(130)을 금속 산화물 반도체, 특히 IGZO 박막을 이용하여 형성하며, ALD 공정 및 사이클릭 CVD 공정으로 제 1 및 제 2 IGZO 박막(132, 134)의 적층 구조로 형성할 수 있다. 이때, 제 1 및 제 2 IGZO 박막(132, 134)의 조성을 소오스의 유입량 등으로 조절할 수 있어 조성이 다른 다층 구조의 박막을 형성할 수 있다. 또한, 제 1 IGZO 박막(132)을 막질이 우수한 ALD 공정으로 형성하여 프론트 채널로 이용할 수 있어 이동도가 우수하고, 전기 전도도가 우수한 고속 소자를 구현할 수 있으며, 제 2 IGZO 박막(134)을 고속 증착이 가능한 사이클릭 CVD 공정으로 형성함으로써 ALD 공정의 단점인 생산성 저하를 보완할 수 있다. 즉, IGZO 박막을 공정 속도가 느린 ALD 공정만으로 형성할 경우 생산성이 저하되고, 공정 속도가 빠른 CVD 공정만으로 형성할 경우 IGZO 박막의 막질이 저하되어 소자 동작의 신뢰성을 보장할 수 없다.
도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, IGZO 박막을 이용하는 활성층을 증착 방법이 다른 3개의 층으로 형성한다.
도 4를 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 3개의 층으로 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다. 또한, 소오스 전극(140a)과 드레인 전극(140b) 사이의 활성층(130) 상에 형성된 보호막(150)을 더 포함한다.
활성층(130)은 제 1 IGZO 박막(132), 제 2 IGZO 박막(134) 및 제 3 IGZO 박막(136)을 적층하여 형성하는데, 제 1 IGZO 박막(132)은 ALD 공정으로 형성하고, 제 2 IGZO 박막(134)은 사이클릭 CVD 공정으로 형성하며, 제 3 IGZO 박막(136)은 CVD 공정으로 형성한다. 즉, ALD 공정은 원료 소오스의 유입 및 퍼지, 산화 소오스의 유입 및 퍼지를 반복하여 박막을 형성하고, 사이클릭 CVD 공정은 원료 소오스 유입 및 중단을 반복하고 산화 소오스의 유입을 유지하며, CVD 공정은 원료 소오스 및 산화 소오스를 동시에 유입하여 박막을 형성한다. 또한, 사이클릭 CVD 공정은 산화 소오스로 ALD 공정의 산화 소오스를 이용할 수 있다. 즉, 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O3)을 이용하는 것이 바람직하고, 산소(O2), 산화질소(N2O), 이산화탄소(CO2)는 플라즈마 상태로 여기시켜 이용할 수 있다. 사이클릭 CVD 공정으로 제 2 IGZO 박막(134)을 형성함으로써 ALD 공정으로 형성된 제 1 IGZO 박막(132)와 유사한 막질을 가지면서 ALD 보다 고속 증착이 가능하므로 막질이 향상되고 공정 속도가 빠른 활성층(130)을 형성할 수 있다. 한편, 제 1 IGZO 박막(132)은 10∼50Å의 두께로 형성하고, 제 2 IGZO 박막(134)은 50∼100Å의 두께로 형성하며, 제 3 IGZO 박막(136)은 150∼250Å의 두께로 형성할 수 있다. 상기의 IGZO 박막보다 두께를 더 얇게 형성하거나 두껍게 형성하는 경우 소오스 전극(140a)과 드레인 전극(140b) 사이의 이동도가 낮아지게 되어 박막 트랜지스터의 동작 특성에 좋지 않게 된다.
보호막(150)은 활성층(130) 형성 후 소오스 전극(140a) 및 드레인 전극(140b)을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 활성층(130)이 노출되어 손상되는 것을 방지하기 위해 형성한다. 또한, 보호막(150)은 소오스 전극(140a) 및 드레인 전극(140b)의 제조가 완료된 후 활성층(130)이 대기중에 노출되는 것을 방지할 수 있다. 즉, 제 1, 제 2 및 제 3 IGZO 박막(132, 134, 136)을 포함하는 활성층(130)은 대기중에 노출되면 수분, 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(150)이 형성되어 이를 방지할 수 있다. 보호막(150)은 수분 및 산소의 침투를 방지하고 식각 공정 시 활성층(130)과 식각 선택비가 차이나는 물질로 형성할 수 있다. 또한, 보호막(150)은 실리콘 옥사이드로 형성할 수 있는데, TEOS를 소오스로 이용하고 제 1 보호막은 H2O 또는 O3를 반응 가스로 이용하고 제 2 보호막은 O2, N2O 또는 NH3를 반응 가스로 이용할 수 있다. 또한, 제 1 보호막은 TEOS를 소오스로 이용하고 제 2 보호막은 SiH4를 소오스로 이용할 수 있다. 제 1 보호막은 IGZO와 접합하는 막이고, 제 2 보호막은 제 1 보호막 상부에 있는 외부에 노출되는 막이다. 뿐만 아니라, 제 1 및 제 2 보호막은 막질이 다른 물질로 형성할 수 있는데, 제 1 보호막은 실리콘 옥사이드로 형성하고, 제 2 보호막은 실리콘 나이트라이드로 형성할 수도 있다. 또한, 다층 구조의 보호막은 증착 온도를 다르게 하여 형성할 수도 있다. 예를 들어, 제 1 및 제 2 보호막은 온도 범위에서 형성할 수 있는데, 동일 온도에서 형성할 수 있고, 서로 다른 온도에서 형성할 수도 있다.
도 5 내지 도 9는 다양한 방식으로 IGZO 박막을 형성하고 이를 박막 트랜지스터의 활성층으로 이용한 경우 동작 특성을 비교하기 위한 그래프이다.
도 5는 ALD 공정만으로 IGZO 박막을 형성한 경우의 특성 그래프로서, 이동도가 19.2이고, 문턱 전압이 4.26V이며, 슬로프 스윙(slop swing)이 0.524이다. 여기서, 슬로프 스윙은 0에 가까울수록 수직에 가깝고 그에 따라 전하의 이동 속도가 빠름을 의미한다. 또한, 도 6은 사이클릭 CVD 공정만으로 IGZO 박막을 형성한 경우의 특성 그래프로서, 이동도가 0.9이고, 문턱 전압이 5.54V이며, 슬로프 스윙(slop swing)이 1.8이다. 그런데, 이 경우 이동도가 0.9로 상당히 낮기 때문에 소자 동작이 거의 불가능하다. 그리고, 도 7은 CVD 공정만으로 IGZO 박막을 형성한 경우의 특성 그래프로서, CVD 공정만으로 IGZO 박막을 형성한 경우에는 소자가 동작되지 않기 때문에 특성이 측정되지 않는다. 한편, 도 8은 본 발명의 일 실시 예에 따라 ALD 공정으로 제 1 IGZO 박막을 형성한 후 사이클릭 CVD 공정으로 제 2 IGZO 박막을 형성한 경우의 특성 그래프로서, 이동도가 13.1이고, 문턱 전압이 7.01V이며, 슬로프 스윙(slop swing)이 1.31이다. 이렇게 ALD 공정과 사이클릭 CVD 공정을 이용하는 경우 특성 그래프가 ALD 공정의 특성 그래프를 따르고 이동도가 우수하기 때문에 고속 동작이 가능하게 된다. 그리고, 도 9는 본 발명의 다른 실시 예에 따라 ALD 공정으로 제 1 IGZO 박막을 형성하고 사이클릭 CVD 공정으로 제 2 IGZO 박막을 형성한 후 CVD 공정으로 제 3 IGZO 박막을 형성한 경우의 특성 그래프로서, 이동도가 12.1이고, 문턱 전압이 7.01이며, 슬로프 스윙이 1.31이다. 이 경우의 특성 그래프가 ALD 공정의 특성 그래프를 따르고 이동도가 우수하기 때문에 고속 동작이 가능하게 된다.
즉, ALD 공정으로 IGZO 박막을 형성하면 특성이 우수하지만 증착 속도가 느려 생산성이 저하되고, 사이클릭 CVD 공정 또는 CVD 공정으로 IGZO 박막을 형성하면 ALD 공정과 비교하여 증착 속도는 빠르지만 특성이 저하된다. 그러나, ALD 공정으로 제 1 IGZO 박막을 형성한 후 사이클릭 CVD 공정으로 제 2 IGZO 박막을 형성하거나, 제 2 IGZO 박막 상부에 CVD 공정으로 제 3 IGZO 박막을 형성하는 경우 각각의 박막 계면 사이에 막질의 차이가 크지 않아 IGZO 박막의 막질이 저하되지 않고, ALD 공정의 특성을 따라 막질이 우수하면서 증착 속도를 빠르게 할 수 있다. 따라서, 생산성을 향상시키고 동작 특성을 유지할 수 있다.
도 10은 본 발명에 따른 박막 트랜지스터를 제조하기 위한 공정 장치의 개략도로서, 복수의 증착 챔버를 포함하는 클러스터의 개략도이다. 또한, 도 11은 본 발명에 따른 박막 트랜지스터의 활성층을 형성하기 위한 증착 장치의 개략도로서, ALD 공정과 사이클릭 CVD 공정을 동시에 진행하거나 CVD 공정을 더 진행하여 복수층의 IGZO 박막을 인시투로 형성하기 위해 이용되는 증착 장치이다. 그리고, 도 12 및 도 13은 각각 ALD 공정 및 사이클릭 CVD 공정의 공정 개념도이다.
본 발명에 이용되는 공정 장치는 도 10에 도시된 바와 같이 적어도 하나의 로드락 챔버(210)와, 트랜스퍼 챔버(220)와, 복수의 증착 챔버(230, 240, 250)를 포함한다. 여기서, 제 1 증착 챔버(230)는 게이트 절연막을 증착하기 위한 챔버일 수 있고, 제 2 증착 챔버(240)는 적어도 한층의 IGZO 박막으로 이루어진 활성층을 형성하기 위한 챔버일 수 있으며, 제 3 증착 챔버(250)는 적어도 한층의 보호막을 형성하기 위한 챔버일 수 있다. 따라서, 공정 장치의 진공 상태를 유지하면서 게이트 절연막 증착, 활성층 증착, 보호막 증착을 인시투로 실시할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터의 복수의 IGZO 박막을 포함하는 활성층을 형성하기 위한 증착 장치는 도 11에 도시된 바와 같이 소정의 반응 공간이 마련된 반응 챔버(300)와, 반응 챔버(300)의 내부 하측에 마련된 서셉터(310)와, 반응 챔버(300)의 내부 상측에 서셉터(310)와 대응되도록 마련된 분사기(320)와, 인듐 소오스를 공급하기 위한 제 1 소오스 공급부(330)와, 갈륨 소오스를 공급하기 위한 제 2 소오스 공급부(340)와, 징크 소오스를 공급하기 위한 제 3 소오스 공급부(350)와, 산화 소오스를 공급하기 위한 제 4 소오스 공급부(360)를 포함한다. 또한, 도시되지 않았지만, 불활성 가스 등의 퍼지 가스를 공급하는 퍼지 가스 공급부를 더 포함한다. 여기서, 제 1, 제 2 및 제 3 소오스 공급부(330, 340, 350)는 소오스 물질을 저장하는 소오스 저장부(332, 342, 352), 소오스 물질을 기화시켜 소오스 가스를 생성하는 버블러(334, 344, 354), 기화된 소오스 물질을 반응 챔버(300)에 공급하는 공급관(336, 346, 356)을 포함할 수 있다. 또한, 산화 소오스를 공급하기 위한 제 4 소오스 공급부(360)는 산화 소오스를 저장하는 소오스 저장부(362), 산화 소오스를 반응 챔버(300)에 공급하는 공급관(366)을 포함한다. 산화 소오스로서 H2O 등을 이용하는 경우 버블러를 더 포함할 수 있다. 그리고, 도시되지 않았지만, 공급관(336, 346, 356, 366)에는 소오스의 공급 또는 공급량을 제어하는 밸브 등의 제어 수단(미도시)이 마련될 수 있다. 한편, 서셉터(310)는 히터(미도시) 및 냉각 수단(미도시)이 내장되어 기판(100)을 원하는 공정 온도로 유지할 수 있다. 여기서, 기판(100) 상에는 게이트 전극, 게이트 절연막 등이 형성될 수 있고, 서셉터(310) 상에 적어도 1장 이상의 기판(100)이 안치될 수 있다.
상기한 증착 장치를 이용하여 ALD 공정으로 IGZO 박막을 형성하기 위해서는 도 12에 도시된 바와 같이 제 1, 제 2 및 제 3 소오스 공급부(330, 340, 350)를 통해 각각 인듐 소오스, 갈륨 소오스 및 징크 소오스를 반응 챔버(300) 내에 동시에 공급하여 기판(100) 상에 원료 소오스를 흡착시킨다. 그리고, 원료 소오스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 공급하여 미흡착 원료 가스를 퍼지한다. 이어서, 제 4 소오스 공급부(360)를 통해 산화 소오스를 반응 챔버(300) 내에 공급하여 기판(100) 상에 흡착된 원료 소오스와 산화 소오스를 반응시켜 원자층의 IGZO 박막을 형성한다. 그리고, 산화 소오스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 반응 챔버(300) 내에 공급하여 미반응 반응 가스를 퍼지한다. 이러한 원료 소오스 공급 및 퍼지, 반응 소오스 공급 및 퍼지의 주기를 복수회 반복하여 소정 두께의 IGZO 박막을 형성한다.
또한, 상기 증착 장치를 이용하여 사이클릭 CVD 공정으로 IGZO 박막을 형성하기 위해서는 도 13에 도시된 바와 같이 제 1 내지 제 3 소오스 공급부(330, 340, 350)를 통해 인듐 소오스, 갈륨 소오스, 징크 소오스를 반응 챔버(300)에 유입하는 동시에 제 4 소오스 공급부(360)를 통해 산화 소오스를 공급한다. 이후 제 1 내지 제 3 소오스 공급부(330, 340, 350)를 통한 원료 소오스의 공급을 중단하고 다시 공급할 때에도 제 4 소오스 공급부(360)를 통한 산화 소오스의 공급을 유지한다. 즉, 제 1 내지 제 3 소오스 공급부(330, 340, 350)를 통한 원료 소오스의 공급 및 중단을 반복하며, 제 4 소오스 공급부(360)를 통한 산화 소오스의 공급을 계속 유지한다. 이렇게 하면 기판(100) 상에 이들의 반응에 의한 IGZO 박막이 형성된다. 사이클릭 CVD 공정을 이용하면 원료 소오스와 산화 소오스가 기판에 동시에 증착되고 이후 공급되는 산화 소오스가 원료 소오스와 반응하게 되므로 막질이 치밀해질 수 있다. 이러한 산화 소오스의 공급을 유지하면서 원료 소오스 공급 및 중단을 복수회 반복하여 소정 두께의 IGZO 박막을 형성한다.
그리고, 상기 증착 장치를 이용하여 CVD 공정으로 IGZO 박막을 형성하기 위해서는 제 1 내지 제 3 소오스 공급부(330, 340, 350)를 통해 인듐 소오스, 갈륨 소오스, 징크 소오스를 반응 챔버(300)에 유입하는 동시에 제 4 소오스 공급부(360)를 통해 산화 소오스를 공급한다.
한편, 본 발명에 따른 IGZO 박막을 서로 다른 증착 방법으로 적어도 이중 구조로 형성하기 위해 상기의 증착 장치 이외에 다양한 증착 장치를 이용할 수 있다. 예를 들어 복수의 기판(100)을 서셉터(310) 상에 안치하고 회전 가능한 복수의 인젝터를 포함하는 회전형 분사 장치하거나 서셉터(310)를 회전시켜 ALD, 사이클릭 CVD 및 CVD 공정으로 적어도 이중 구조의 IGZO 박막을 동일 반응 챔버 내에서 인시투로 형성할 수 있다. 물론, 적어도 이중 구조의 IGZO 박막을 다른 반응 챔버 내에서 익스시투로 형성할 수도 있다.
도 14 내지 도 17은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다.
도 14를 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.
도 15를 참조하면, 기판(100)을 예를 들어 도 11의 증착 장치 내로 로딩한 후 기판(100)의 온도가 약 300℃ 이하, 예를 들어 100∼300℃의 온도를 유지하도록 서셉터(310)의 온도를 조절한다. 이어서, 게이트 절연막(120)을 포함한 전체 상부에 제 1 IGZO 박막(132)을 형성한다. 제 1 IGZO 박막(132)은 도 12에 도시된 바와 같은 주기의 ALD 공정으로 형성한다. 즉, 인듐 소오스, 갈륨 소오스 및 징크 소오스를 동시에 반응 챔버(300) 내에 공급하여 기판(100) 상에 흡착시킨 후 퍼지 가스를 이용하여 미흡착 원료 가스를 퍼지하고, 산화 소오스를 반응 챔버 내에 공급하여 기판(100) 상에서 반응시켜 원자층의 IGZO 박막을 형성한 후 퍼지 가스를 이용하여 미반응 반응 가스를 퍼지한다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다. 이러한 주기를 반복하여 복수의 단일 원자층이 적층된 제 1 IGZO 박막(132)을 형성한다. 여기서, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O3)을 이용하는 것이 바람직하고, 산소(O2), 산화질소(N2O), 이산화탄소(CO2)를 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, 제 1 IGZO 박막(132) 상에 사이클릭 CVD 공정으로 제 2 IGZO 박막(134)을 형성한다. 이를 위해 도 13에 도시된 바와 같이 인듐 소오스, 갈륨 소오스 및 징크 소오스의 동시 유입 및 중단을 반복하고 산화 소오스를 계속 공급한다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다.또한, 사이클릭 CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. 한편, 제 2 IGZO 박막(134)은 제 1 IGZO 박막(132)과 조성비를 다르게 하여 형성할 수 있는데, 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 IGZO 박막(132)보다 많거나 적게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 이렇게 하면 제 1 IGZO 박막(132)에 비하여 제 2 IGZO 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. 한편, 제 1 IGZO 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 IGZO 박막(134)은 200∼300Å의 두께로 형성할 수 있다. 두께를 더 얇게 형성하거나 두껍게 형성할 경우 소오스 전극과 드레인 전극 사이의 이동도가 낮아지게 되어 박막 트랜지스터의 동작 특성이 좋지 않게 된다.
도 16을 참조하면, 제 1 및 제 2 IGZO 박막(132, 134) 상에 보호막(150)을 형성한다. 보호막(150)은 이후 소오스 전극 및 드레인 전극을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 제 1 및 제 2 IGZO 박막(132, 134)이 노출되어 손상되는 것을 방지하기 위해 형성한다. 또한, 보호막(150)은 이후 소오스 전극 및 드레인 전극의 제조가 완료된 후 제 1 및 제 2 IGZO 박막(132, 134)가 대기중에 노출되는 것을 방지할 수 있다. 즉, 제 1 및 제 2 IGZO 박막(132, 134)은 대기중에 노출되면 수분, 산소 등이 침투하여 특성이 저하될 수 있는데, 식각 정지막(150)이 형성되어 있어 이를 방지할 수 있다. 보호막(150)은 수분, 산소의 침투를 방지하고 제 1 및 제 2 IGZO 박막(132, 134)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드, 실리콘 나이트라이드 등의 절연막을 이용할 수 있다. 이어서, 보호막(150)의 소정 영역을 식각하여 패터닝하는데, 보호막(150)은 이후 소오스 전극 및 드레인 전극이 이격되는 영역에 잔류하도록 패터닝한다. 이때, 보호막(150) 이들과 일부 중첩되도록 패터닝할 수도 있다.
도 17을 참조하면, 제 1 및 제 2 IGZO 박막(132, 134)을 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(140a) 및 드레인 전극(140b)을 형성한다. 소오스 전극(140a) 및 드레인 전극(140b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다. 이때, 식각 공정은 식각 정지막(150)이 노출되도록 식각한다. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소오스 전극(140a)와 드레인 전극(140b) 사이에 보호막(150)이 형성되어 있기 때문에 제 1 및 제 2 IGZO 박막(132, 134)이 대기중에 노출되는 것을 방지할 수 있고, 그에 따라 제 1 및 제 2 IGZO 박막(132, 134)의 특성 저하를 방지할 수 있다.
한편, 활성층(130)을 증착 방법이 다른 세개의 층을 적층하여 형성할 수 있는데, 제 1 IGZO 박막은 도 12의 공정 사이클과 같이 ALD 공정으로 형성하고, 제 2 IGZO 박막은 도 13의 공정 사이클과 같이 사이클릭 CVD 공정으로 형성하며, 제 3 IGZO 박막은 CVD 공정으로 형성하여 3층 구조의 IGZO 박막을 형성할 수도 있다. 이 경우에도 상기 도 11에 도시된 증착 장치를 예로 들어 이용할 수 있다.
상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 소오스/드레인 전극(140a 및 140b)용 제 2 도전층은 CVD법에 의해 형성할 수 있고, 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수도 있다. 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다.
한편, 본 발명은 IGZO 박막 뿐만 아니라 인듐틴징크옥사이드(ITZO) 박막을 이용할 수도 있다. 즉, ITZO 박막을 ALD 공정 및 사이클릭 CVD 공정을 이용하여 적어도 두층 이상의 다층으로 형성할 수 있다. 예를 들어, 제 1 ITZO 박막은 ALD 공정으로 형성하고, 제 2 ITZO 박막은 사이클릭 CVD 공정으로 형성할 수 있다. 또한, 제 1 ITZO 박막은 ALD 공정으로 형성하고, 제 2 ITZO 박막은 사이클릭 CVD 공정으로 형성하며, 제 3 ITZO 박막은 CVD 공정으로 형성할 수 있다. 이렇게 ITZO 박막을 형성하기 위해 도 10의 클러스터 장치 및 도 11의 증착 장치를 이용할 수 있으며, 도 11의 증착 장치는 갈륨 소오스를 공급하는 제 2 소오스 공급부(340)이 갈륨 소오스 대신에 틴 소오스를 공급한다.
또한, 본 발명은 IGZO 박막과 ITZO 박막을 적층하여 형성할 수도 있는데, 이때에도 ALD 공정과 사이클릭 CVD 공정을 이용한다. 예를 들어 ALD 공정으로 IGZO 박막을 형성한 후 사이클릭 CVD 공정으로 ITZO 박막을 형성할 수 있다. 또한, ALD 공정으로 제 1 IGZO 박막을 형성한 후 사이클릭 CVD 공정으로 제 2 IGZO 박막을 형성하고 CVD 공정으로 ITZO 박막을 형성할 수 있다. 뿐만 아니라 ALD 공정으로 ITZO 박막을 형성한 후 사이클릭 CVD 공정으로 IGZO 박막을 형성할 수 있다. 즉, IGZO 박막 및 ITZO 박막을 순서에 관계없이 적층 형성하고 ALD 공정 및 사이클릭 CVD 공정을 이용하되, 최하층은 ALD 공정을 이용하여 형성할 수 있다. 이렇게 IGZO 박막 및 ITZO 박막을 동시에 이용하는 경우 도 11의 증착 장치를 이용할 수 있는데, 이 경우 틴 소오스를 공급하는 별도의 제 5 소오스 공급부가 더 필요하게 된다.
상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 활성층
132 : 제 1 IGZO 박막 134 : 제 2 IGZO 박막
136 : 제 3 IGZO 박막 140a : 소오스 전극
140b : 드레인 전극 150 : 보호막
120 : 게이트 절연막 130 : 활성층
132 : 제 1 IGZO 박막 134 : 제 2 IGZO 박막
136 : 제 3 IGZO 박막 140a : 소오스 전극
140b : 드레인 전극 150 : 보호막
Claims (20)
- 게이트 전극;
상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극;
상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; 및
상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고,
상기 활성층은 적어도 둘 이상의 도핑된 산화아연 박막으로 형성된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 도핑된 산화아연 박막에서 도핑 원소는 3족 또는 4족 원소인 박막 트랜지스터.
- 제 2 항에 있어서, 상기 도핑 원소는 갈륨, 인듐 또는 주석 원소 중 적어도 하나인 박막 트랜지스터.
- 제 3 항에 있어서, 상기 도핑된 산화아연 박막은 IGZO 박막 및 ITZO 박막의 적어도 어느 하나가 적어도 둘 이상 적층되어 형성된 박막 트랜지스터.
- 제 4 항에 있어서, 상기 적어도 둘 이상의 도핑된 산화아연 박막은 제 1 층이 ALD 공정으로 형성되고, 상기 제 1 층 이외의 나머지 층이 사이클릭 CVD 및 CVD 공정의 적어도 어느 하나로 형성된 박막 트랜지스터.
- 제 5 항에 있어서, 상기 ALD 공정은 원료 소오스와 반응 소오스가 교차하는 공정으로 박막이 형성되고, 사이클릭 CVD 공정 및 CVD 공정은 원료 소오스와 반응 소오스가 동시에 공급되는 공정으로 박막이 형성되는 박막 트랜지스터.
- 제 5 항에 있어서, 상기 제 1 층의 두께보다 상기 제 1 층 이외의 나머지 층의 두께가 더 두껍게 형성되는 박막 트랜지스터.
- 제 7 항에 있어서, 상기 제 1 층은 상기 게이트 전극 측에 형성되는 박막 트랜지스터.
- 제 8 항에 있어서, 상기 적어도 둘 이상의 도핑된 산화아연 박막은 조성비가 다른 박막 트랜지스터.
- 제 9 항에 있어서, 상기 제 1 층은 나머지 층들에 비해 이동도 및 전도도가 높은 박막 트랜지스터.
- 제 10 항에 있어서, 상기 제 1 층은 상기 나머지 층들에 비해 상기 도핑 원소의 함유량이 많은 박막 트랜지스터.
- 제 1 항 또는 제 5 항에 있어서, 상기 소오스 전극 및 드레인 전극 사이의 상기 활성층 상에 형성된 보호막을 더 포함하는 박막 트랜지스터.
- 기판이 제공되는 단계;
상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 활성층을 형성하는 단계;
상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하며,
상기 활성층은 도핑된 산화아연 박막으로 형성되고, 상기 도핑된 산화아연 박막은 화학적 증착 공정으로 적어도 이중 구조로 형성되는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 활성층 상에 보호막을 형성한 후 상기 소오스 전극 및 드레인 전극 사이에 잔류하도록 패터닝하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
- 제 13 항 또는 제 14 항에 있어서, 상기 산화아연 박막은 갈륨, 인듐 또는 주석 원소 중 적어도 어느 하나를 도핑하는 박막 트랜지스터의 제조 방법.
- 제 15 항에 있어서, 상기 도핑된 산화아연 박막은 IGZO 박막 및 ITZO 박막의 적어도 어느 하나를 적어도 둘 이상 적층하여 형성하는 박막 트랜지스터의 제조 방법.
- 제 16 항에 있어서, 상기 적어도 둘 이상의 도핑된 산화아연 박막은 제 1 층을 ALD 공정으로 형성하고, 상기 제 1 층 이외의 나머지 층을 사이클릭 CVD 및 CVD 공정의 적어도 어느 하나로 형성하는 박막 트랜지스터의 제조 방법.
- 제 17 항에 있어서, 상기 적어도 둘 이상의 도핑된 산화아연 박막은 증착 소오스의 유입량을 조절하여 조성비를 다르게 형성하는 박막 트랜지스터의 제조 방법.
- 제 18 항에 있어서, 상기 제 1 층은 나머지 층들에 비해 도핑 원소의 함유량이 많은 박막 트랜지스터의 제조 방법.
- 제 19 항에 있어서, 상기 제 1 층은 나머지 층들에 비해 이동도 및 전도도 높도록 형성된 박막 트랜지스터의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110122412A KR101761804B1 (ko) | 2011-11-22 | 2011-11-22 | 박막 트랜지스터 및 그 제조 방법 |
| JP2013547291A JP2014507794A (ja) | 2010-12-30 | 2011-11-23 | 薄膜トランジスタ及びその製造方法 |
| US13/977,725 US20130280859A1 (en) | 2010-12-30 | 2011-11-23 | Thin-film transistor and method for manufacturing same |
| PCT/KR2011/008975 WO2012091297A1 (ko) | 2010-12-30 | 2011-11-23 | 박막 트랜지스터 및 그 제조 방법 |
| CN2011800635907A CN103299430A (zh) | 2010-12-30 | 2011-11-23 | 薄膜晶体管及其制造方法 |
| TW100144030A TW201232786A (en) | 2010-12-30 | 2011-11-30 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110122412A KR101761804B1 (ko) | 2011-11-22 | 2011-11-22 | 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130056686A true KR20130056686A (ko) | 2013-05-30 |
| KR101761804B1 KR101761804B1 (ko) | 2017-08-10 |
Family
ID=48664649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110122412A KR101761804B1 (ko) | 2010-12-30 | 2011-11-22 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101761804B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101878161B1 (ko) * | 2015-02-12 | 2018-07-13 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조방법 |
| CN112309833A (zh) * | 2020-10-30 | 2021-02-02 | 山东华芯半导体有限公司 | 一种基于ald沉积igzo膜的闪存单元及其制备方法和应用 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240102152A1 (en) * | 2020-05-11 | 2024-03-28 | Yun-Chu TSAI | Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5244331B2 (ja) * | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
| JP2008276212A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
-
2011
- 2011-11-22 KR KR1020110122412A patent/KR101761804B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101878161B1 (ko) * | 2015-02-12 | 2018-07-13 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조방법 |
| US10283593B2 (en) | 2015-02-12 | 2019-05-07 | Jusung Engineering Co., Ltd. | Thin film transistor and method for manufacturing the same |
| CN112309833A (zh) * | 2020-10-30 | 2021-02-02 | 山东华芯半导体有限公司 | 一种基于ald沉积igzo膜的闪存单元及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101761804B1 (ko) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130280859A1 (en) | Thin-film transistor and method for manufacturing same | |
| US20140252350A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR101812702B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US8012794B2 (en) | Capping layers for metal oxynitride TFTS | |
| JP6321356B2 (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| US20150357480A1 (en) | Stable metal-oxide thin film transistor and method of making | |
| US10283593B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102584243B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| KR20170142982A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR101833951B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101827514B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20160060848A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20220278234A1 (en) | Thin film transistor | |
| KR101417932B1 (ko) | 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101400919B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20180025882A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20110105542A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20180118958A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101642893B1 (ko) | 반도체 적층 구조의 제조 방법 및 이를 구비하는 박막 트랜지스터 | |
| KR101993383B1 (ko) | 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법 | |
| KR20210021878A (ko) | 박막 트랜지스터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |