KR102584243B1 - 박막 트랜지스터 및 이의 제조 방법 - Google Patents
박막 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102584243B1 KR102584243B1 KR1020220126535A KR20220126535A KR102584243B1 KR 102584243 B1 KR102584243 B1 KR 102584243B1 KR 1020220126535 A KR1020220126535 A KR 1020220126535A KR 20220126535 A KR20220126535 A KR 20220126535A KR 102584243 B1 KR102584243 B1 KR 102584243B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- metal oxide
- oxide thin
- forming
- gallium
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 313
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 280
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 280
- 239000010408 film Substances 0.000 claims abstract description 58
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 55
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052738 indium Inorganic materials 0.000 claims abstract description 32
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000007789 gas Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 33
- 239000002994 raw material Substances 0.000 claims description 29
- 239000012495 reaction gas Substances 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 103
- 239000000758 substrate Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 8
- 238000010926 purge Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- -1 region Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
본 발명의 일 실시 예에 따른 박막 트랜지스터는, 게이트 절연막과, 소스 및 드레인 전극 사이에 형성되는 활성층을 포함하는 박막 트랜지스터로서, 상기 활성층은, 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막; 및 상기 제1 금속 산화물 박막과 게이트 절연막 사이에 제공되며, 갈륨(Ga)을 포함하는 제2 금속 산화물 박막;을 포함한다.
본 발명의 일 실시 예에 따른 박막 트랜지스터는, 게이트 절연막과, 소스 및 드레인 전극 사이에 형성되는 활성층을 포함하는 박막 트랜지스터로서, 상기 활성층은, 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막; 및 상기 제1 금속 산화물 박막과 게이트 절연막 사이에 제공되며, 갈륨(Ga)을 포함하는 제2 금속 산화물 박막;을 포함한다.
Description
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다.
이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
박막 트랜지스터의 활성층은 게이트 전극과, 소스 전극 및 드레인 전극 사이에서 채널 영역을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터의 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라, 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 결정질 박막을 활성층에 적용할 필요성은 점점 높아지고 있으며, 이를 위하여 금속 산화물 박막을 활성층으로 사용하는 기술과 관련된 연구가 활발하게 진행되고 있다.
본 발명은 금속 산화물 박막을 활성층으로 이용하여 높은 이동도를 가짐과 동시에 안정성을 향상시킬 수 있는 박막 트랜지스터 및 이의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 절연막과, 소스 및 드레인 전극 사이에 형성되는 활성층을 포함하는 박막 트랜지스터로서, 상기 활성층은, 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막; 및 상기 제1 금속 산화물 박막과 게이트 절연막 사이에 제공되며, 갈륨(Ga)을 포함하는 제2 금속 산화물 박막;을 포함한다.
상기 제1 금속 산화물 박막 및 제2 금속 산화물 박막의 전하 농도는 인듐(In) 및 갈륨(Ga)의 함량을 제어하여 조절될 수 있다.
상기 제1 금속 산화물 박막은 인듐(In)과 아연(Zn)이 1:1 내지 9:1의 몰 비율로 함유될 수 있다.
상기 제2 금속 산화물 박막은 아연(Zn)을 더 포함할 수 있다.
상기 제2 금속 산화물 박막은 갈륨(Ga)과 아연(Zn)이 1:4 내지 3:2의 몰 비율로 함유될 수 있다.
상기 제2 금속 산화물 박막의 두께는 상기 제1 금속 산화물 박막의 두께보다 얇을 수 있다.
상기 활성층은, 상기 제1 금속 산화물 박막과 소스 및 드레인 전극 사이에 제공되며, 갈륨(Ga)을 포함하는 제3 금속 산화물 박막;을 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 절연막 상에 형성되는 활성층을 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 게이트 절연막 상에 갈륨(Ga)을 포함하는 제2 금속 산화물 박막을 형성하는 단계; 및 상기 제2 금속 산화물 박막 상에 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막을 형성하는 단계;를 포함한다.
또한, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은, 소스 및 드레인 전극 상에 형성되는 활성층을 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 소스 및 드레인 전극 상에 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막을 형성하는 단계; 및 상기 제1 금속 산화물 박막 상에 갈륨(Ga)을 포함하는 제2 금속 산화물 박막을 형성하는 단계;를 포함할 수 있다.
상기 제1 금속 산화물 박막을 형성하는 단계는, 인듐(In) 가스 및 아연(Zn) 가스를 포함하는 원료 가스와 산소(O) 가스를 포함하는 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정에 의하여 수행될 수 있다.
상기 제2 금속 산화물 박막을 형성하는 단계는, 갈륨(Ga) 가스를 포함하는 원료 가스와 산소(O) 가스를 포함하는 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정에 의하여 수행될 수 있다.
상기 제1 금속 산화물 박막을 형성하는 단계는, 인듐(In) 가스의 공급량을 제어하여 상기 제1 금속 산화물 박막의 전하 농도를 1.0×1020 내지 5.0×1021/cm3 의 값으로 제어하고, 상기 제2 금속 산화물 박막을 형성하는 단계는, 갈륨(Ga) 가스의 공급량을 제어하여 상기 제2 금속 산화물 박막의 전하 농도를 1.0×1019 내지 5.0×1020/cm3 의 값으로 제어할 수 있다.
상기 제1 금속 산화물 박막을 형성하는 단계 및 제2 금속 산화물 박막을 형성하는 단계는 인-시튜(In-Situ)로 수행될 수 있다.
상기 활성층을 형성하는 단계는, 상기 제1 금속 산화물 박막 상에 갈륨(Ga)을 포함하는 제3 금속 산화물 박막을 형성하는 단계;를 더 포함할 수 있다.
상기 활성층을 형성하는 단계는, 상기 제1 금속 산화물 박막을 형성하기 전에, 상기 소스 및 드레인 전극 상에 갈륨(Ga)을 포함하는 제3 금속 산화물 박막을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터 및 이의 제조 방법에 의하면, 활성층에 포함되는 복수 개의 금속 산화물 박막의 전하 농도를 서로 다르게 조절함으로써 고속 동작이 가능하고 안정성을 향상시킬 수 있다.
즉, 게이트 전극과 소스 및 드레인 전극 사이에서 전하의 주된 이동 경로를 형성하는 제1 금속 산화물 박막의 전하 농도를 조절하여 이동도를 향상시키고, 게이트 절연막과 제1 금속 산화물 박막 사이의 인터페이스를 형성하는 제2 금속 산화물 박막 및 제1 금속 산화물 박막과 소스 및 드레인 전극 사이의 인터페이스를 형성하는 제3 금속 산화물 박막의 전하 농도를 조절하여 안정성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 2는 본 발명의 일 실시 예에 따른 활성층이 금속 산화물 박막을 포함하는 모습을 나타내는 도면.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치를 개략적으로 나타내는 도면.
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 도면.
도 2는 본 발명의 일 실시 예에 따른 활성층이 금속 산화물 박막을 포함하는 모습을 나타내는 도면.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치를 개략적으로 나타내는 도면.
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다.
또한, "상부" 또는 "하부"와 같은 상대적인 용어들은 도면들에서 도시되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 여기서, 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 일 실시 예에 따른 활성층이 금속 산화물 박막을 포함하는 모습을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 절연막(120)과, 소스 및 드레인 전극(140) 사이에 형성되는 활성층(130)을 포함하는 박막 트랜지스터로서, 상기 활성층(130)은 제1 금속 산화물 박막(130a), 상기 제1 금속 산화물 박막(130a)과 게이트 절연막(120) 사이에 제공되는 제2 금속 산화물 박막(130b) 및 상기 제1 금속 산화물 박막(130a)과 소스 및 드레인 전극(140) 사이에 제공되는 제3 금속 산화물 박막(130c)을 포함하고, 상기 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 상기 제1 금속 산화물 박막(130a)과 다른 전하 농도를 가진다.
여기서, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 도 1에 도시된 바와 같이 기판(100) 상에 형성되는 게이트 전극(110)과, 게이트 전극(110) 상에 형성되는 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되는 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성되는 소스 및 드레인 전극(140)을 포함하는 바텀 게이트(bottom gate)형 박막 트랜지스터일 수 있다.
기판(100)은 투명 기판을 이용할 수 있으며, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블(flexible) 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있으며, 이 경우 메탈 기판을 사용할 수 있다. 메탈 기판은 스테인레스 스틸(SUS), 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우, 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이들의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어, 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수도 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 개의 금속층으로 이루어지는 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 여기서, 활성층(130)은 제1 금속 산화물 박막(130a), 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)를 포함하는 복수 개의 금속 산화물 박막으로 형성되며, 본 발명의 일 실시 예에 따르면, 게이트 절연막(120) 상에는 제2 금속 산화물 박막(130b)이 형성되고, 제2 금속 산화물 박막(130b) 상에는 제1 금속 산화물 박막(130a)이 형성되며, 제1 금속 산화물 박막(130a) 상에는 제3 금속 산화물 박막(130c)이 형성될 수 있다.
이때, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)는 제1 금속 산화물 박막(130a)와 다른 전하 농도(carrier concentration)를 가질 수 있다. 전하 농도는 단위 부피(cm3)에 포함되는 캐리어 즉, 전자(electron) 및 정공(hole)의 개수를 의미하며, 금속 산화물 박막을 구성하는 금속 물질의 종류 또는 함량에 따라 결정된다. 전하 농도가 낮을수록 금속 산화물 박막의 전기 전도성은 낮아지며 절연성은 커지게 된다.
여기서, 제1 금속 산화물 박막(130a)은 게이트 전극(110)과 소스 및 드레인 전극(140) 사이에서 메인 채널(main channel)을 형성한다. 즉, 제1 금속 산화물 박막(130a)은 게이트 전극(110)에 전압이 인가되는 경우 활성층(130) 내에서 전하의 주된 이동 경로를 형성하므로, 이동도(mobility)를 향상시키기 위하여 상대적으로 높은 전하 농도를 가질 필요성이 있다.
한편, 제2 금속 산화물 박막(130b)은 게이트 절연막(120)과 제1 금속 산화물 박막(130a) 사이의 인터페이스를 형성한다. 또한, 제2 금속 산화물 박막(130b)은 게이트 절연막(120)으로부터 활성층으로의 수소 확산(H diffusion)을 방지하는 역할을 한다. 즉, 박막 트랜지스터를 제조함에 있어서 사용 재료 및 공정 방법에 의하여 박막 내에 수소(H) 이온이 반드시 존재하게 되는데, 이러한 수소(H) 이온은 활성층(130) 내부에서 비어 있는 영역을 채워서 구동 안정성을 확보하는 이점도 있으나, 게이트 절연막(120)으로부터 필요 이상의 수소(H) 이온이 확산되는 경우 계면 전하 특성을 악화 시키는 문제를 야기한다. 이에, 제2 금속 산화물 박막(130b)은 높은 안정성(stability)을 가질 것이 요구되고, 제1 금속 산화물 박막(130a)에 비하여 낮은 전하 농도를 가질 필요성이 있다.
제3 금속 산화물 박막(130c)은 제1 금속 산화물 박막(130a)과 소스 및 드레인 전극(140) 사이의 인터페이스를 형성한다. 또한, 제3 금속 산화물 박막(130c)은 외부 환경으로부터 침투하는 수소(H) 이온 및 수산화(OH) 이온을 차폐하고, 소스 전극과 드레인 전극 사이에서 수평 방향의 전하 이동 통로를 형성하는 역할을 한다. 이와 같은 제3 금속 산화물 박막(130c)은 채널 형성에 따른 도체화를 방지하기 위한 것으로, 이를 위하여 제3 금속 산화물 박막(130c)은 향상된 안정성 및 전기 전도도를 가질 것이 요구되고, 제1 금속 산화물 박막(130a)에 비하여 낮은 전하 농도를 가질 필요성이 있다.
여기서, 본 발명의 실시 예에 따른 박막 트랜지스터는 제1 금속 산화물 박막(103a), 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)의 전하 농도를 인듐(In) 및 갈륨(Ga)의 함량을 제어하여 조절한다.
즉, 인듐(In)은 밴드 갭(band gap)이 상대적으로 낮고, 표준 전극 전위(standard electrode potential)가 상대적으로 높은 금속으로 전하 농도를 증가시키고 이동도를 향상시키는 특징이 있다. 반면, 갈륨(Ga)은 밴드 갭이 상대적으로 높고, 표준 전극 전위가 상대적으로 높은 금속으로 전하 농도를 감소시키고 안정성을 향상시키는 특징이 있다.
따라서, 제1 금속 산화물 박막(130a)은 이동도를 향상시키기 위하여 인듐(In)을 함유하는 금속의 산화물로 형성될 수 있으며, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 안정성을 향상시키기 위하여 갈륨(Ga)을 함유하는 금속의 산화물로 형성될 수 있다.
보다 상세하게는, 제1 금속 산화물 박막(130a)은 인듐-아연 산화물(IZO) 및 인듐-갈륨-아연 산화물(IGZO) 중 적어도 하나를 포함할 수 있으며, 상기 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 갈륨-아연 산화물(GZO), 인듐-갈륨-아연 산화물(IGZO) 및 갈륨 산화물(GaO) 중 적어도 하나를 포함할 수 있다.
여기서, 제1 금속 산화물 박막(130a)이 인듐-아연 산화물(IZO)을 포함하는 경우, 제1 금속 산화물 박막(130a)은 인듐(In)과 아연(Zn)이 1:1 내지 9:1의 몰 비율로 함유될 수 있다. 여기서, 인듐(In)과 아연(Zn)이 1:1 보다 낮은 몰 비율을 가지게 되면, 전하 농도가 필요 이상으로 감소하게 되어 이동도가 저하되며, 인듐(In)과 아연(Zn)이 9:1 보다 높은 몰 비율을 가지게 되면, 누설 전류(leakage current) 및 오프 전류(off current)가 증가하게 되는 문제점이 있다. 이에, 제1 금속 산화물 박막(130a)에 함유되는 인듐(In)과 아연(Zn)은 1:1 내지 9:1의 몰 비율을 가질 수 있으며, 이 경우 제1 금속 산화물 박막(130a)의 전하 농도는 1.0×1020 내지 5.0×1021/cm3 의 값을 가지게 되어 향상된 이동도를 가짐과 동시에 누설 전류 및 오프 전류를 최소화할 수 있게 된다.
또한, 제1 금속 산화물 박막(130a)이 인듐-갈륨-아연 산화물(IGZO)을 포함하는 경우, 인듐(In), 갈륨(Ga) 및 아연(Zn)은 전체 금속 중 각각 10 내지 50%의 몰 비율로 함유될 수 있으며, 제1 금속 산화물 박막(130a)은 인듐(In) 및 아연(Zn)이 함유되지 않은 갈륨 산화물(GaO)로 형성될 수도 있다.
한편, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)이 갈륨-아연 산화물(GZO)을 포함하는 경우, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 갈륨(Ga)과 아연(Zn)이 1:4 내지 3:2의 몰 비율로 함유될 수 있다. 여기서, 갈륨(Ga)과 아연(Zn)이 1:4 보다 낮은 몰 비율을 가지게 되면, NBTS(Negative Bias Temperature Instability), PBTI(Positive Bias Temperature Instability) 등과 같은 안정성과 관련된 특성이 저하되고, 갈륨(Ga)과 아연(Zn)이 3:2 보다 높은 몰 비율을 가지게 되면, 표면 거칠기의 증가 및 이동도가 현저하게 저하되는 문제점이 있다. 이에, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)에 함유되는 갈륨(Ga)과 아연(Zn)은 1:4 내지 3:2의 몰 비율을 가질 수 있으며, 이 경우 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)의 전하 농도는 1.0×1019 내지 5.0×1020/cm3 의 값을 가지게 되어 소자 안정성을 향상시킬 수 있다.
여기서, 전술한 바와 같이 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 제1 금속 산화물 박막(130a)에 비하여 낮은 전하 농도를 가질 수 있다. 즉, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)의 전하 농도는 1.0×1019 내지 5.0×1020/cm3 의 값을 가질 수 있는데, 이 경우에도 제2 금속 산화물 박막(130b)은 제3 금속 산화물 박막(130c)보다 낮은 전하 농도를 가질 수 있다.
즉, 제2 금속 산화물 박막(130b)은 게이트 절연막(120)으로부터 활성층으로의 수소 확산(H diffusion)을 방지하는 역할을 하는 반면, 제3 금속 산화물 박막(130c)은 외부 환경으로부터 침투하는 수소(H) 이온 및 수산화(OH) 이온을 차폐함과 동시에, 소스 전극과 드레인 전극 사이에서 수평 방향의 전하 이동 통로를 형성하는 역할을 한다. 이와 같이, 제2 금속 산화물 박막(130b)은 일정 수준 이상의 전기 전도도를 가져야할 필요가 있는 제3 금속 산화물 박막(130c)에 비해 보다 높은 수준의 안정성이 요구되는 바, 제2 금속 산화물 박막(130b)은 제3 금속 산화물 박막(130c)보다 갈륨(Ga)의 함량이 높도록 하여 상대적으로 낮은 전하 농도를 가지게 제어할 수 있다.
이와 같은, 각 금속 산화물 박막의 전하 농도는 홀 효과 측정 장치(hall effect measurement system)를 이용하여 측정할 수 있으며, 홀 효과 측정시 전하 농도 및 비저항 등이 계산될 수 있다.
한편, 제2 금속 산화물 박막(130b)의 두께(d2) 및 제3 금속 산화물 박막(130c)의 두께(d3)는 제1 금속 산화물 박막(130a)의 두께(d1)보다 얇을 수 있다. 전술한 바와 같이 제1 금속 산화물 박막(130a)은 게이트 전극(110)과 소스 및 드레인 전극(140) 사이에서 메인 채널을 형성하고, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 소자의 안정성을 위한 것으로써, 제2 금속 산화물 박막(130b)의 두께(d2) 및 제3 금속 산화물 박막(130c)의 두께(d3)는 제1 금속 산화물 박막(130a)의 두께(d1)보다 얇게 형성할 수 있으며, 이때 제2 금속 산화물 박막(130b)의 두께(d2) 및 제3 금속 산화물 박막(130c)의 두께(d3)는 제1 금속 산화물 박막(130a)의 두께(d1)의 50% 이하일 수 있다.
또한, 제2 금속 산화물 박막(130b)의 두께(d2)는 제3 금속 산화물 박막(130c)의 두께(d3)보다 얇을 수 있다. 여기서, 제3 금속 산화물 박막(130c)은 소스 전극과 드레인 전극 사이에서 수평 방향의 전하 이동 통로를 형성하므로, 전하 이동도의 저하를 방지하기 위하여 제2 금속 산화물 박막(130b)보다 두껍게 형성함이 바람직하다.
소스 및 드레인 전극(140)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 소스 전극과 드레인 전극이 상호 이격되어 형성된다. 소스 및 드레인 전극(140b)은 상호 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소스 전극 및 드레인 전극(140)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 상호 이격되어 형성되는 소스 및 드레인 전극(140)과, 소스 및 드레인 전극 상에 형성되는 활성층(130)과, 활성층 상에 형성되는 게이트 절연막(120)과, 게이트 절연막 상에 형성되는 게이트 전극(110)을 포함하는 탑 게이트(top gate)형 박막 트랜지스터일 수 있다.
이와 같은 탑 게이트(top gate)형 박막 트랜지스터의 경우에도, 도 1 및 도 2와 관련하여 전술한 내용이 그대로 적용될 수 있다. 즉, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 경우에도 활성층(130)은 복수 개의 금속 산화물 박막으로 형성될 수 있으며, 이 경우 소스 및 드레인 전극(140)과 제1 금속 산화물 박막(130a) 사이에는 제3 금속 산화물 박막(130c)이 위치하고, 제1 금속 산화물 박막(130b) 사이에는 제2 금속 산화물 박막(130b)가 위치하게 된다. 이와 같이, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 경우에도 금속 산화물 박막의 적층 순서만이 상이할 뿐, 전술한 본 발명의 일 실시 예에 따른 박막 트랜지스터에서 설명한 내용이 그대로 적용될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치를 개략적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터는 화학 기상 증착 공정(CVD)과 원자층 증착 공정(ALD)을 순차적으로 진행하여 복수 개의 금속 산화물 박막을 인-시투(in-situ)로 형성할 수 있는 증착 장치에 의하여 제조된다.
본 발명의 실시 예에 이용되는 증착 장치는 소정의 반응 공간이 마련된 반응 챔버(200)와, 반응 챔버(200)의 내부 하측에 마련된 서셉터(210)와, 반응 챔버(200)의 내부 상측에 서셉터(210)와 대응되도록 마련된 분사기(220)와, 인듐(In) 가스를 공급하기 위한 제 1 원료 가스 공급부(230)와, 갈륨(Ga) 가스를 공급하기 위한 제 2 원료 가스 공급부(240)와, 아연(Zn) 가스를 공급하기 위한 제 3 원료 가스 공급부(250)와, 산소(O) 가스를 공급하기 위한 반응 가스 공급부(260)를 포함한다. 또한, 도시되지는 않았지만, 증착 장치는 불활성 가스 등의 퍼지 가스를 공급하는 퍼지 가스 공급부를 더 포함할 수 있다.
여기서, 제1, 제2 및 제3 원료 가스 공급부(230, 240, 250)는 각 원료 물질을 저장하는 원료 물질 저장부(232, 242, 252) 및 원료 물질을 기화시켜 원료 가스를 생성하는 버블러(234, 244, 254)를 포함할 수 있다. 또한, 반응 가스 공급부(260)는 H2O 등을 이용하는 경우 버블러를 더 포함할 수 있다. 한편, 서셉터(210)는 히터(미도시) 및 냉각 수단(미도시)이 내장되어 기판(100)을 원하는 공정 온도로 유지할 수 있다. 여기서, 기판(100) 상에는 게이트 전극, 게이트 절연막 등이 형성될 수 있고, 서셉터(210) 상에는 적어도 하나의 기판(100)이 안치될 수 있다.
여기서, 본 발명의 실시 예에 따른 박막 트랜지스터의 제1 금속 산화물 박막(130a)은 상기의 증착 장치를 이용하여 화학 기상 증착 공정에 의하여 형성할 수 있으며, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 원자층 증착 공정에 의하여 형성할 수 있다. 이와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터는 활성층(130)을 화학 기상 증착 공정 및 원자층 증착 공정으로 형성함으로써 균일한 막질을 유지하면서 박막을 증착할 수 있게 되며, 원료 가스 및 반응 가스의 공급량을 조절하는 것에 의하여 용이하게 다층 구조의 활성층을 형성할 수 있다.
예를 들어, 제1 금속 산화물 박막(130a)이 인듐-아연 산화물(IZO)를 포함하는 경우, 제1 원료 가스 공급부(230), 제3 원료 가스 공급부(250) 및 반응가스 공급부(260)를 통해 인듐(In) 가스, 아연(Zn) 가스 및 산소(O) 가스를 반응 챔버(200)에 동시에 유입한다. 또한, 제1 금속 산화물 박막(130a)이 인듐-갈륨-아연 산화물(IGZO)를 포함하는 경우 제1 내지 제3 원료 가스 공급부(230, 240, 250) 및 반응 가스 공급부(260)를 통해 인듐(In) 가스, 갈륨(Ga) 가스, 아연(Zn) 가스 및 산소(O) 가스를 반응 챔버(200)에 동시에 유입할 수 있다.
또한, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)이 갈륨-아연 산화물(GZO)을 포함하는 경우, 제2 원료 가스 공급부(240) 및 제3 원료 가스 공급부(250)를 통해 갈륨(Ga) 가스 및 아연(Zn) 가스를 공급하여 기판(100) 상에 원료 물질을 흡착시킨다. 그리고, 원료 가스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 공급하여 미흡착 원료 가스를 퍼지한다. 이어서, 반응 가스 공급부(260)를 통해 산소(O) 가스를 반응 챔버(200) 내에 공급하여 기판(100) 상에 흡착된 원료 물질을 산화시켜 원자층의 금속 산화물 박막을 형성한다. 그리고, 반응 가스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 반응 챔버(200) 내에 공급하여 미반응 반응 가스를 퍼지한다. 이러한 원료 가스 공급 및 퍼지, 반응 가스 공급 및 퍼지의 사이클을 복수 회 반복하여 소정 두께의 금속 산화물 박막을 형성하게 된다. 한편, 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)이 인듐-갈륨-아연 산화물(IGZO)를 포함하는 경우나 갈륨 산화물(GaO)를 포함하는 경우에는 원료 가스로 인듐(In) 가스, 갈륨(Ga) 가스 및 아연(Zn) 가스를 사용하거나 갈륨(Ga) 가스만을 사용하는 점에만 차이가 있을 뿐이므로, 중복되는 설명은 생략한다.
여기서, 제1 금속 산화물 박막(130a), 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)를 형성하는 공정은 동일한 반응 챔버(200) 내에서 인-시튜(In-Situ)로 수행될 수 있다. 이때, 전술한 바텀 게이트(bottom gate)형 박막 트랜지스터를 형성하기 위하여는 제2 금속 산화물 박막(130b)을 형성하는 공정과 제1 금속 산화물 박막(130a)을 형성하는 공정이 연속적으로 수행되며, 탑 게이트(top gate)형 박막 트랜지스터를 형성하기 위하여는 제3 금속 산화물 박막(130c)을 형성하는 공정과 제1 금속 산화물 박막(130a)을 형성하는 공정이 연속적으로 수행될 수 있다. 이 경우, 제2 금속 산화물 박막(130b) 또는 제3 금속 산화물 박막(130c)을 형성하기 위하여는 갈륨(Ga) 가스를 사용하게 되고, 제2 금속 산화물 박막(130b) 또는 제3 금속 산화물 박막(130c)을 형성한 후 처리 공간, 즉 반응 챔버(200) 내에는 갈륨(Ga)이 잔류하게 된다. 이와 같이 처리 공간 내에 잔류한 갈륨(Ga)은 제1 금속 산화물 박막(130a)에 함유될 수 있다. 즉, 제1 금속 산화물 박막(130a)을 인듐-아연 산화물(IZO)로 형성하는 경우에도 제2 금속 산화물 박막(130b) 또는 제3 금속 산화물 박막(130c)의 형성 후 잔류하는 갈륨(Ga)이 제1 금속 산화물 박막(130a) 내에 함유될 수 있으며, 이와 같이 제1 금속 산화물 박막(130a) 내에 소량으로 함유된 갈륨(Ga)은 제1 금속 산화물 박막의 이동성을 저하시키지 않는 범위 내에서 소자의 안정성을 향상시킬 수 있게 된다.
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 도면이다.
도 5 내지 도 9를 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은 게이트 절연막(120) 상에 형성되는 활성층(130)을 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층(130)을 형성하는 단계는 상기 게이트 절연막(120) 상에 제2 금속 산화물 박막(130b)을 형성하는 단계, 상기 제2 금속 산화물 박막(130b) 상에 제1 금속 산화물 박막(130a)을 형성하는 단계 및 상기 제1 금속 산화물 박막(130a) 상에 제3 금속 산화물 박막(130c)을 형성하는 단계를 포함하고, 상기 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 상기 제1 금속 산화물 박막(130a)과 다른 전하 농도를 가진다.
먼저, 도 5에 도시된 바와 같이 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 화학 기상 증착 공정을 이용하여 기판(100) 상에 제1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.
게이트 절연막(120)을 형성한 후, 게이트 절연막(120) 상에 활성층(130)을 형성한다. 여기서, 활성층(130)을 형성하는 단계는 게이트 절연막(120) 상에 제2 금속 산화물 박막(130b)을 형성하는 단계, 상기 제2 금속 산화물 박막(130b) 상에 제1 금속 산화물 박막(130a)을 형성하는 단계 및 상기 제1 금속 산화물 박막(130a) 상에 제3 금속 산화물 박막(130c)을 형성하는 단계를 포함한다.
이를 위하여, 도 6에 도시된 바와 같이 게이트 절연막(120) 상에 제2 금속 산화물층(132)을 형성한다. 제2 금속 산화물층(132)은 후술하는 패터닝 공정에 의하여 패터닝되어 제2 금속 산화물 박막(130b)을 형성한다. 제2 금속 산화물층(132)은 갈륨-아연 산화물(GZO)의 경우 갈륨(Ga) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있다. 여기서, 제2 금속 산화물층(132)은 원료 가스로서 갈륨(Ga) 가스 및 아연(Zn) 가스와, 반응 가스로서 산소(O) 가스를 순차적으로 공급하여 원자층 증착 공정으로 형성할 수 있다. 이와 같이 제2 금속 산화물층(132)을 원자층 증착 공정으로 형성하는 경우 박막 내 조직을 치밀하게 할 수 있으며, 게이트 절연막(120)으로부터 활성층(130)으로의 수소 확산(H diffusion)을 방지할 수 있다.
여기서, 제2 금속 산화물층(132)은 갈륨(Ga)과 아연(Zn)이 1:4 내지 3:2의 몰 비율로 함유되도록 갈륨(Ga) 가스와 아연(Zn) 가스의 공급량을 제어하여 형성할 수 있으며, 이때 제2 금속 산화물층(132)의 전하 농도는 1.0×1019 내지 5.0×1020/cm3 의 값으로 제어되어 소자 안정성을 향상시킬 수 있음은 전술한 바와 같다.
이후, 도 7에 도시된 바와 같이 제2 금속 산화물층(132) 상에 제1 금속 산화물층(134)을 형성한다. 제1 금속 산화층(134)은 인듐-아연 산화물(IZO)의 경우 인듐(In) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있다. 여기서, 제1 금속 산화물층(134)은 원료 가스로서 인듐(In) 가스 및 아연(Zn) 가스와, 반응 가스로서 산소(O) 가스를 동시에 공급하여 화학 기상 증착 공정으로 형성할 수 있다. 이와 같이 제1 금속 산화물층(134)을 화학 기상 증착 공정으로 형성하는 경우 다른 금속 산화물 박막에 비하여 상대적으로 두꺼운 두께를 가지는 제1 금속 산화물층(134)을 고속으로 증착할 수 있게 되어 생산성을 향상시킬 수 있다.
여기서, 제1 금속 산화물층(134)은 인듐(In)과 아연(Zn)이 1:1 내지 9:1의 몰 비율로 함유되도록 인듐(In) 가스와 아연(Zn) 가스의 공급량을 제어하여 형성할 수 있으며, 이때 제1 금속 산화물층(134)의 전하 농도는 1.0×1020 내지 5.0×1021/cm3 의 값으로 제어되어 향상된 이동도를 가짐과 동시에 누설 전류 및 오프 전류를 최소화할 수 있게 된다.
전술한 바와 같이, 제1 금속 산화물층(134)을 형성하는 공정은 제2 금속 산화물층(132)을 형성하는 공정 이후 동일한 반응 챔버(200) 내에서 인-시튜(In-Situ)로 수행될 수 있다. 이 경우, 제2 금속 산화물층(132)을 형성함에 있어서는 갈륨(Ga) 가스를 사용하게 되고, 제2 금속 산화물층(132)을 형성한 후 처리 공간, 즉 반응 챔버(200) 내에는 갈륨(Ga)이 잔류하게 된다. 이와 같이 처리 공간 내에 잔류하는 갈륨(Ga)은 제1 금속 산화물층(134)을 형성하는 공정에서 제1 금속 산화물층(134)에 함유될 수 있다. 즉, 제1 금속 산화물층(134)을 인듐-아연 산화물(IZO)로 형성하는 경우에도 제2 금속 산화물층(132)의 형성 후 잔류하는 갈륨(Ga)이 제1 금속 산화물층(134) 내에 함유될 수 있으며, 이와 같이 제1 금속 산화물층(134) 내에 소량으로 함유된 갈륨(Ga)에 의하여 소자의 안정성을 향상시킬 수 있음은 전술한 바와 같다.
다음으로, 도 8에 도시된 바와 같이 제1 금속 산화물층(134) 상에 제3 금속 산화물층(136)을 형성한다. 제3 금속 산화물층(136)은 갈륨-아연 산화물(GZO)의 경우 갈륨(Ga) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있다. 여기서, 제3 금속 산화물층(136)은 원료 가스로서 갈륨(Ga) 가스 및 아연(Zn) 가스와, 반응 가스로서 산소(O) 가스를 순차적으로 공급하여 원자층 증착 공정으로 형성할 수 있다. 이와 같이 제3 금속 산화물층(136)을 원자층 증착 공정으로 형성하는 경우 박막의 거칠기를 개선하여 소스 및 드레인 전극(140)에 전하가 원활하게 이동할 수 있게 된다.
여기서, 제3 금속 산화물층(136)은 소스 전극과 드레인 전극 사이에서 수평 방향의 전하 이동 통로를 형성하는 바, 제2 금속 산화물층(132)보다 높은 전하 농도를 가지도록 제어되며, 이 경우 공급되는 갈륨(Ga) 가스의 공급량을 감소시켜 제2 금속 산화물층(132)에 비해 상대적으로 높은 전하 농도를 가지게 제어할 수 있다.
도시되지는 않았으나, 제3 금속 산화물층(136) 상에 보호막을 형성하는 단계를 더 포함할 수 있다. 보호막은 이후 소스 및 드레인 전극(140)을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 활성층(130)이 노출되어 손상되는 것을 방지하기 위해 형성한다. 또한, 보호막은 이후 소스 및 드레인 전극(140)의 제조가 완료된 후 활성층(130)이 대기 중에 노출되는 것을 방지할 수 있다. 즉, 활성층(130)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 식각 정지막이 형성되어 있어 이를 방지할 수 있다. 보호막은 산소의 침투를 방지하고 활성층(130)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드, 실리콘 나이트라이드 등의 절연막을 이용할 수 있다. 이어서, 식각 정지막의 소정 영역을 식각하여 패터닝하는데, 식각 정지막은 이후 소스 전극 및 드레인 전극이 이격되는 영역에 잔류하도록 패터닝될 수 있다.
도 9를 참조하면, 이후 제2 금속 산화물층(132), 제1 금속 산화물층(134) 및 제3 금속 산화물층(136)을 게이트 전극(110)을 덮도록 패터닝하여 제2 금속 산화물 박막(130b), 제1 금속 산화물 박막(130a) 및 제3 금속 산화물 박막(130c)을 포함하는 활성층(130)을 형성한다. 이어서, 활성층(130) 상부에 제2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소스 및 드레인 전극(140)을 형성한다. 여기서, 소스 전극 및 드레인 전극은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다. 이때, 식각 공정은 식각 정지막이 노출되도록 식각할 수 있다. 여기서, 제2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 화학 기상 증착 공정(CVD)를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소스 전극과 드레인 전극 사이에 식각 정지막이 형성되어 있기 때문에 활성층(130)이 대기중에 노출되는 것을 방지할 수 있고, 그에 따라 활성층(130)의 특성 저하를 방지할 수 있다.
도시되지는 않았으나, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 제조 방법은 소스 및 드레인 전극(140) 상에 형성되는 활성층(130)을 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층(130)을 형성하는 단계는 상기 소스 및 드레인 전극(140) 상에 제3 금속 산화물 박막(130c)을 형성하는 단계, 상기 제3 금속 산화물 박막(130c) 상에 제1 금속 산화물 박막(130a)을 형성하는 단계 및 상기 제1 금속 산화물 박막(130a) 상에 제2 금속 산화물 박막(130b)을 형성하는 단계를 포함할 수 있다. 이때, 상기 제2 금속 산화물 박막(130b) 및 제3 금속 산화물 박막(130c)은 상기 제1 금속 산화물 박막(130a)과 다른 전하 농도를 가질 수 있으며, 이와 같은 탑 게이트(top gate)형 박막 트랜지스터의 제조 방법은 전술한 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법과 적층 순서만이 상이할 뿐이므로, 중복되는 설명은 생략하기로 한다.
이와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터 및 이의 제조 방법에 의하면, 활성층(130)에 포함되는 복수 개의 금속 산화물 박막(130a, 103b, 130c)의 전하 농도를 서로 다르게 조절함으로써 고속 동작이 가능하고 안정성을 향상시킬 수 있다.
즉, 게이트 전극(110)과 소스 및 드레인 전극(140) 사이에서 전하의 주된 이동 경로를 형성하는 제1 금속 산화물 박막(130a)의 전하 농도를 조절하여 이동도를 향상시키고, 게이트 절연막(120)과 제1 금속 산화물 박막(130a) 사이의 인터페이스를 형성하는 제2 금속 산화물 박막(130b) 및 제1 금속 산화물 박막(130a)과 소스 및 드레인 전극(140) 사이의 인터페이스를 형성하는 제3 금속 산화물 박막(130c)의 전하 농도를 조절하여 안정성을 향상시킬 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 활성층
130a: 제1 금속 산화물 박막 130b: 제2 금속 산화물 박막
130c: 제1 금속 산화물 박막 140: 소스 및 드레인 전극
120 : 게이트 절연막 130 : 활성층
130a: 제1 금속 산화물 박막 130b: 제2 금속 산화물 박막
130c: 제1 금속 산화물 박막 140: 소스 및 드레인 전극
Claims (15)
- 게이트 절연막과, 소스 및 드레인 전극 사이에 형성되는 활성층을 포함하는 박막 트랜지스터로서,
상기 활성층은,
인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막;
상기 제1 금속 산화물 박막과 게이트 절연막 사이에 제공되며, 갈륨(Ga)을 포함하는 제2 금속 산화물 박막; 및
상기 제1 금속 산화물 박막과 소스 및 드레인 전극 사이에 제공되며, 갈륨(Ga)을 포함하는 제3 금속 산화물 박막;을 포함하고,
상기 제2 금속 산화물 박막은 상기 제3 금속 산화물 박막보다 갈륨(Ga)의 함량이 높은 박막 트랜지스터. - 청구항 1에 있어서,
상기 제1 금속 산화물 박막 및 제2 금속 산화물 박막의 전하 농도는 인듐(In) 및 갈륨(Ga)의 함량을 제어하여 조절되는 박막 트랜지스터. - 청구항 1에 있어서,
상기 제1 금속 산화물 박막은 인듐(In)과 아연(Zn)이 1:1 내지 9:1의 몰 비율로 함유되는 박막 트랜지스터. - 청구항 1에 있어서,
상기 제2 금속 산화물 박막은 아연(Zn)을 더 포함하는 박막 트랜지스터. - 청구항 4에 있어서,
상기 제2 금속 산화물 박막은 갈륨(Ga)과 아연(Zn)이 1:4 내지 3:2의 몰 비율로 함유되는 박막 트랜지스터. - 청구항 1에 있어서,
상기 제2 금속 산화물 박막의 두께는 상기 제1 금속 산화물 박막의 두께보다 얇은 박막 트랜지스터. - 삭제
- 게이트 절연막 상에 형성되는 활성층을 포함하는 박막 트랜지스터의 제조 방법으로서,
상기 활성층을 형성하는 단계는,
상기 게이트 절연막 상에 갈륨(Ga)을 포함하는 제2 금속 산화물 박막을 형성하는 단계;
상기 제2 금속 산화물 박막 상에 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막을 형성하는 단계; 및
상기 제1 금속 산화물 박막 상에 갈륨(Ga)을 포함하는 제3 금속 산화물 박막을 형성하는 단계;를 포함하고,
상기 제2 금속 산화물 박막은 상기 제3 금속 산화물 박막보다 갈륨(Ga)의 함량이 높은 박막 트랜지스터의 제조 방법. - 소스 및 드레인 전극 상에 형성되는 활성층을 포함하는 박막 트랜지스터의 제조 방법으로서,
상기 활성층을 형성하는 단계는,
상기 소스 및 드레인 전극 상에 갈륨(Ga)을 포함하는 제3 금속 산화물 박막을 형성하는 단계;
상기 제3 금속 산화물 박막 상에 인듐(In)과 아연(Zn)을 포함하는 제1 금속 산화물 박막을 형성하는 단계; 및
상기 제1 금속 산화물 박막 상에 갈륨(Ga)을 포함하는 제2 금속 산화물 박막을 형성하는 단계;를 포함하고,
상기 제2 금속 산화물 박막은 상기 제3 금속 산화물 박막보다 갈륨(Ga)의 함량이 높은 박막 트랜지스터의 제조 방법. - 청구항 8 또는 청구항 9에 있어서,
상기 제1 금속 산화물 박막을 형성하는 단계는,
인듐(In) 가스 및 아연(Zn) 가스를 포함하는 원료 가스와 산소(O) 가스를 포함하는 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정에 의하여 수행되는 박막 트랜지스터의 제조 방법. - 청구항 10에 있어서,
상기 제2 금속 산화물 박막을 형성하는 단계는,
갈륨(Ga) 가스를 포함하는 원료 가스와 산소(O) 가스를 포함하는 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정에 의하여 수행되는 박막 트랜지스터의 제조 방법. - 청구항 11에 있어서,
상기 제1 금속 산화물 박막을 형성하는 단계는,
인듐(In) 가스의 공급량을 제어하여 상기 제1 금속 산화물 박막의 전하 농도를 1.0×1020 내지 5.0×1021/cm3 의 값으로 제어하고,
상기 제2 금속 산화물 박막을 형성하는 단계는,
갈륨(Ga) 가스의 공급량을 제어하여 상기 제2 금속 산화물 박막의 전하 농도를 1.0×1019 내지 5.0×1020/cm3 의 값으로 제어하는 박막 트랜지스터의 제조 방법. - 청구항 8 또는 청구항 9에 있어서,
상기 제1 금속 산화물 박막을 형성하는 단계 및 제2 금속 산화물 박막을 형성하는 단계는 인-시튜(In-Situ)로 수행되는 박막 트랜지스터의 제조 방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220126535A KR102584243B1 (ko) | 2018-09-21 | 2022-10-04 | 박막 트랜지스터 및 이의 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180114269A KR102584244B1 (ko) | 2018-09-21 | 2018-09-21 | 박막 트랜지스터 및 이의 제조 방법 |
| KR1020220126535A KR102584243B1 (ko) | 2018-09-21 | 2022-10-04 | 박막 트랜지스터 및 이의 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180114269A Division KR102584244B1 (ko) | 2018-09-21 | 2018-09-21 | 박막 트랜지스터 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220137863A KR20220137863A (ko) | 2022-10-12 |
| KR102584243B1 true KR102584243B1 (ko) | 2023-10-05 |
Family
ID=70002435
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180114269A KR102584244B1 (ko) | 2018-09-21 | 2018-09-21 | 박막 트랜지스터 및 이의 제조 방법 |
| KR1020220126535A KR102584243B1 (ko) | 2018-09-21 | 2022-10-04 | 박막 트랜지스터 및 이의 제조 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180114269A KR102584244B1 (ko) | 2018-09-21 | 2018-09-21 | 박막 트랜지스터 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102584244B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023229272A1 (ko) * | 2022-05-24 | 2023-11-30 | 주성엔지니어링(주) | 산화물 트랜지스터 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038401A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040013273A (ko) | 2002-08-05 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20110139394A (ko) * | 2010-06-23 | 2011-12-29 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| KR20140009023A (ko) * | 2012-07-13 | 2014-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101878161B1 (ko) * | 2015-02-12 | 2018-07-13 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조방법 |
-
2018
- 2018-09-21 KR KR1020180114269A patent/KR102584244B1/ko active IP Right Grant
-
2022
- 2022-10-04 KR KR1020220126535A patent/KR102584243B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038401A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102584244B1 (ko) | 2023-10-05 |
| KR20220137863A (ko) | 2022-10-12 |
| KR20200034457A (ko) | 2020-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110139394A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20130280859A1 (en) | Thin-film transistor and method for manufacturing same | |
| KR20120077288A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US10283593B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR20230048490A (ko) | 박막트랜지스터 어레이 기판 | |
| KR101372734B1 (ko) | 액상공정을 이용한 박막 트랜지스터 및 그 제조방법 | |
| KR102584243B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| KR102619290B1 (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101833951B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20220278234A1 (en) | Thin film transistor | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20170142982A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20160060848A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20180025882A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101827514B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20110105542A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20210021878A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| KR20180081694A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20190125093A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| CN109390236B (zh) | 半导体装置的制造方法 | |
| KR101515543B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20140050993A (ko) | Ｚｎ화합물 반도체 및 이를 포함하는 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |