KR20210021878A - 박막 트랜지스터 및 이의 제조 방법 - Google Patents

박막 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210021878A
KR20210021878A KR1020190101405A KR20190101405A KR20210021878A KR 20210021878 A KR20210021878 A KR 20210021878A KR 1020190101405 A KR1020190101405 A KR 1020190101405A KR 20190101405 A KR20190101405 A KR 20190101405A KR 20210021878 A KR20210021878 A KR 20210021878A
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating layer
layer
forming
thin film
Prior art date
Application number
KR1020190101405A
Other languages
English (en)
Inventor
김윤정
김용현
박창균
이재완
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020190101405A priority Critical patent/KR20210021878A/ko
Publication of KR20210021878A publication Critical patent/KR20210021878A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극의 상부 또는 하부에 배치되고, 수평 방향으로 서로 이격되는 소스 및 드레인 전극; 상기 게이트 전극과, 소스 및 드레인 전극 사이에 배치되는 활성층; 및 상기 게이트 전극과, 활성층 사이에 배치되는 게이트 절연막;을 포함하고, 상기 게이트 절연막은 서로 다른 산소 농도를 가지는 다층 구조로 형성된다.

Description

박막 트랜지스터 및 이의 제조 방법{THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다.
이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
박막 트랜지스터의 활성층은 게이트 전극과, 소스 전극 및 드레인 전극 사이에서 채널 영역을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터의 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라, 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 결정질 박막을 활성층에 적용할 필요성은 점점 높아지고 있으며, 이를 위하여 금속 산화물 박막을 활성층으로 사용하는 기술과 관련된 연구가 활발하게 진행되고 있다.
KR 10-2004-0013273 A
본 발명은 활성층의 산소 결핍에 의한 도체화를 방지할 수 있는 박막 트랜지스터 및 이의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극의 상부 또는 하부에 배치되고, 수평 방향으로 서로 이격되는 소스 및 드레인 전극; 상기 게이트 전극과, 소스 및 드레인 전극 사이에 배치되는 활성층; 및 상기 게이트 전극과, 활성층 사이에 배치되는 게이트 절연막;을 포함하고, 상기 게이트 절연막은 서로 다른 산소 농도를 가지는 다층 구조로 형성된다.
상기 활성층은 금속 산화물 박막으로 형성될 수 있다.
상기 게이트 절연막은 실리콘 옥사이드, 실리콘 나이트라이드, 하이-K(high-K) 유전체 및 알루미늄 옥사이드 중 적어도 하나의 박막으로 형성될 수 있다.
상기 게이트 절연막은, 상기 게이트 전극에 인접 배치되는 제1 게이트 절연막; 및 상기 제1 게이트 절연막과, 활성층 사이에 배치되는 제2 게이트 절연막;을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막보다 높은 산소 농도를 가질 수 있다.
상기 제2 게이트 절연막은 상기 활성층의 산소 확산을 방지하는 산소 농도를 가질 수 있다.
상기 게이트 절연막은, 상기 제1 게이트 절연막과, 제2 게이트 절연막 사이에 배치되는 제3 게이트 절연막;을 더 포함하고, 상기 제3 게이트 절연막은 상기 제1 게이트 절연막보다 높고 상기 제2 게이트 절연막보다 낮은 산소 농도를 가질 수 있다.
상기 활성층과, 소스 및 드레인 전극 사이에 배치되는 보호막;을 더 포함하고, 상기 보호막은 서로 다른 산소 농도를 가지는 다층 구조로 형성될 수 있다.
상기 보호막은, 상기 활성층에 인접 배치되는 제1 보호막; 및 상기 제1 보호막과, 소스 및 드레인 전극 사이에 배치되는 제2 보호막;을 포함하고, 상기 제1 보호막은 상기 제2 보호막보다 높은 산소 농도를 가질 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 소스 및 드레인 전극을 형성하는 단계;를 포함하고, 상기 게이트 절연막을 형성하는 단계는, 상기 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성하는 박막 트랜지스터의 제조 방법.
상기 게이트 절연막을 형성하는 단계는, 상기 게이트 전극 상에 제1 게이트 절연막을 형성하는 단계; 및 상기 제1 게이트 절연막 상에 상기 제1 게이트 절연막보다 높은 산소 농도를 가지는 제2 게이트 절연막을 형성하는 단계;를 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 기판 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상에 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하고, 상기 게이트 절연막을 형성하는 단계는, 상기 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성할 수 있다.
상기 게이트 절연막을 형성하는 단계는, 상기 활성층 상에 제2 게이트 절연막을 형성하는 단계; 및 상기 제2 게이트 절연막 상에 상기 제2 게이트 절연막보다 낮은 산소 농도를 가지는 제1 게이트 절연막을 형성하는 단계;를 포함할 수 있다.
상기 제1 게이트 절연막을 형성하는 단계는, 원료 가스와 산소(O)를 포함하는 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정에 의하여 수행되고, 상기 제2 게이트 절연막을 형성하는 단계는, 원료 가스와 산소(O)를 포함하는 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정에 의하여 수행될 수 있다.
상기 제2 게이트 절연막을 형성하는 단계는, 상기 제1 게이트 절연막을 형성하는 단계에서 공급되는 반응 가스보다 많은 양의 반응 가스를 공급할 수 있다.
상기 제2 게이트 절연막을 형성하는 단계는, 상기 원자층 증착(ALD) 공정 후에, 산소(O)를 이용하여 플라즈마 처리를 실시하는 단계;를 더 포함할 수 있다.
상기 소스 및 드레인 전극을 형성하는 단계 이전에, 상기 활성층 상에 보호막을 형성하는 단계;를 더 포함하고, 상기 보호막을 형성하는 단계는, 상기 보호막을 서로 다른 산소 농도를 가지는 다층 구조로 형성할 수 있다.
상기 보호막을 형성하는 단계는, 상기 활성층 상에 제1 보호막을 형성하는 단계; 및 상기 제1 보호막 상에 상기 제1 보호막보다 낮은 산소 농도를 가지는 제2 보호막을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터 및 이의 제조 방법에 의하면, 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성함으로써 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 활성층 상에 보호막을 형성하여 활성층의 식각 손상 및 산소 침투에 의한 막질 저하를 방지할 수 있으며, 보호막의 경우에도 서로 다른 산소 농도를 가지는 다층 구조로 형성함으로써 정상적인 박막 트랜지스터의 스위칭 동작을 유지할 수 있고, 이에 따라 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 2는 도 1의 박막 트랜지스터가 보호막을 포함하는 모습을 나타내는 도면.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 4 내지 도 13은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다.
또한, "상부" 또는 "하부"와 같은 상대적인 용어들은 도면들에서 도시되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 여기서, 발명을 상세하게 설명하기 위해 도면은 과장되어 도시될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극(110), 상기 게이트 전극(110)의 상부 또는 하부에 배치되고, 수평 방향으로 서로 이격되는 소스 및 드레인 전극(150), 상기 게이트 전극(110)과, 소스 및 드레인 전극(150) 사이에 배치되는 활성층(130) 및 상기 게이트 전극(110)과, 활성층(130) 사이에 배치되는 게이트 절연막(120)을 포함하고, 상기 게이트 절연막(120)은 서로 다른 산소 농도를 가지는 다층 구조로 형성된다.
여기서, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 도 1에 도시된 바와 같이 기판(100) 상에 형성되는 게이트 전극(110)과, 게이트 전극(110) 상에 형성되는 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되는 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성되는 소스 및 드레인 전극(150)을 포함하는 바텀 게이트(bottom gate)형 박막 트랜지스터일 수 있다.
기판(100)은 투명 기판을 이용할 수 있으며, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블(flexible) 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있으며, 이 경우 메탈 기판을 사용할 수 있다. 메탈 기판은 스테인레스 스틸(SUS), 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우, 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이들의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어, 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수도 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 개의 금속층으로 이루어지는 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 중 하나 또는 그 이상의 절연 물질을 이용한 박막으로 형성할 수 있다. 여기서, 하이-K(high-K) 유전체는 실리콘 옥사이드(SiO2)보다 높은 유전율을 가지는 유전체로, 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2) 등을 포함할 수 있다.
여기서, 게이트 절연막(120)은 서로 다른 산소 농도를 가지는 다층 구조로 형성될 수 있다. 즉, 게이트 절연막(120)은 게이트 전극(110) 상에 위치하여 게이트 전극(110)에 인접 배치되는 제1 게이트 절연막(120a) 및 제1 게이트 절연막(120a) 상에 위치하여 제1 게이트 절연막(120a)과 활성층(130) 사이에 배치되는 제2 게이트 절연막(120b)을 포함하고, 제1 게이트 절연막(120a)과 제2 게이트 절연막(120b)은 서로 다른 산소 농도를 가질 수 있다.
후술하는 바와 같이, 활성층(130)은 불순물이 도핑된 산화아연 박막과 같은 금속 산화물 박막으로 형성될 수 있다. 활성층(130)이 이와 같이 금속 산화물 박막으로 형성되는 경우, 활성층(130)은 활성층(130) 내의 산소 결핍점(oxygen vacancy)이 캐리어(carrier)의 역할을 하게 되어 채널(channel)을 형성한다. 그러나, 활성층(130)에 인접 배치되는 게이트 절연막(120)이 낮은 산소 농도를 가지게 되면, 활성층(130)으로부터 게이트 절연막(120)으로 산소 확산(O diffusion)이 발생하게 되고, 이에 따라 활성층(130) 내의 산소 결핍점이 과도하게 증가되어 박막 트랜지스터가 도체화되는 문제점이 있었다.
이에, 본 발명의 실시 예에 따른 박막 트랜지스터는 활성층(130)에 인접 배치되는 제2 게이트 절연막(120b)이 활성층(130)의 산소 확산을 방지하도록 제1 게이트 절연막(120a)에 비해 높은 산소 농도를 가지도록 형성하고, 게이트 전극(110)에 인접 배치되는 제1 게이트 절연막(120a)은 제2 게이트 절연막(120b)에 비해 낮은 산소 농도를 가지도록 형성한다. 여기서, 제1 게이트 절연막(120a)을 제2 게이트 절연막(120b)에 비해 낮은 산소 농도를 가지도록 형성하는 이유는, 게이트 절연막(120)은 전체로서 절연 기능을 가져야 하는데 제1 게이트 절연막(120a)을 제2 게이트 절연막(120b)과 같이 높은 산소 농도로 형성하게 되면 게이트 절연막(120) 전체의 산소 농도가 과도하게 증가하여 게이트 절연막(120)의 특성이 저하되기 때문이다. 이에, 게이트 전극(110)에 인접 배치되는 제1 게이트 절연막(120a)은 제2 게이트 절연막(120b)에 비해 낮은 산소 농도를 가지도록 형성할 수 있다.
또한, 도시되지는 않았으나 게이트 절연막(120)은 상기 제1 게이트 절연막(120a)과, 제2 게이트 절연막(120b) 사이에 배치되는 제3 게이트 절연막을 더 포함할 수 있다. 즉, 게이트 절연막(120)은 제1 게이트 절연막(120a) 상에 제3 게이트 절연막을 형성하고, 제3 게이트 절연막 상에 제2 게이트 절연막(120b)을 형성할 수 있다.
게이트 절연막(120)은 후술하는 바와 같이, 산소(O)를 포함하는 반응 가스의 공급량을 증가시키면서 제1 게이트 절연막(120a)과 제2 게이트 절연막(120b)을 인-시투(in-situ)로 형성하거나, 제2 게이트 절연막(120b)을 형성한 후 산소(O)를 이용한 플라즈마 처리를 실시하여 형성할 수 있다. 이에, 제1 게이트 절연막(120a)과, 상기 제1 게이트 절연막(120a)보다 산소 농도가 높은 제2 게이트 절연막(120b)을 순차적으로 형성함에 있어 산소 농도를 단계적으로 증가시키기 위하여, 제1 게이트 절연막(120a)과 제2 게이트 절연막(120b) 사이에 상기 제1 게이트 절연막보다 높고 상기 제2 게이트 절연막보다 낮은 산소 농도를 가지는 제3 게이트 절연막을 더 형성할 수 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 활성층(130)은 금속 산화물 박막으로 형성될 수 있는데, 이와 같은 금속 산화물 박막은 산화아연(ZnO) 박막에 3족 또는 4족 원소, 예를 들어 인듐(In), 갈륨(Ga), 주석(Sn) 원소의 적어도 하나를 도핑된 금속 산화물 박막을 포함할 수 있다. 이 경우, 활성층(130)이 비정질 금속 산화물 박막으로 형성될 수 있게 되어 박막 트랜지스터의 안정성을 개선할 수 있다.
예를 들어, 활성층(130)은 산화아연(ZnO) 박막에 인듐(In)을 도핑한 IZO 박막으로 형성되거나, 산화아연(ZnO) 박막에 갈륨(Ga)을 도핑한 GZO 박막으로 형성될 수 있다. 또한, 활성층(130)은 산화아연(ZnO) 박막에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막으로 형성될 수도 있음은 물론이다.
또한, 활성층(130)은 적어도 이중층으로 형성될 수 있는데, 이와 같이 적어도 이중층으로 형성되는 각 층은 서로 다른 전하 농도(carrier concentration)를 가져 서로 다른 전도도(conductivity)를 가지도록 형성될 수 있다. 전하 농도는 단위 부피(cm3)에 포함되는 캐리어 즉, 전자(electron) 및 정공(hole)의 개수를 의미하며, 전하 농도는 금속 산화물 박막을 구성하는 금속 물질의 종류 또는 함량에 따라 결정된다. 전하 농도가 낮을수록 금속 산화물 박막의 전기 전도도는 낮아지며 절연성은 커지게 된다.
예를 들어, 활성층(130)은 게이트 절연막(120) 상에 형성되는 제1 금속 산화물 박막, 상기 제1 금속 산화물 박막 상에 형성되는 제2 금속 산화물 박막 및 제2 금속 산화물 박막 상에 형성되는 제3 금속 산화물 박막을 포함할 수 있다. 여기서, 게이트 절연막(120)과 활성층(130) 또는 활성층(130)과 소스 및 드레인 전극(150) 사이의 인터페이스 역할을 하는 제1 금속 산화물 박막 및 제3 금속 산화물 박막은 메인 채널(main channel)의 역할을 하는 제2 금속 산화물 박막보다 낮은 전기 전도도를 가질 수 있다. 또한, 소스 및 드레인 전극(150)에 인접하도록 배치되는 제3 금속 산화물 박막은 박막 트랜지스터의 도체화를 방지하기 위하여 제1 금속 산화물 박막에 비해 낮은 전기 전도도를 가질 수 있다. 이와 같은, 이와 같은 제1 금속 산화물 박막, 제2 금속 산화물 박막 및 제3 금속 산화물 박막의 전기 전도도는 제1 금속 산화물 박막, 제2 금속 산화물 박막 및 제3 금속 산화물 박막에 각각 함유되는 금속 원소의 종류 및 함량과, 각 금속 산화물 박막의 두께를 제어하여 조절될 수 있다.
즉, 인듐(In)은 밴드 갭(band gap)이 상대적으로 낮고, 표준 전극 전위(standard electrode potential)가 상대적으로 높은 금속으로 전하 농도를 증가시키고 이동도를 향상시키는 특징이 있다. 반면, 갈륨(Ga)은 밴드 갭이 상대적으로 높고, 표준 전극 전위가 상대적으로 높은 금속으로 전하 농도를 감소시키고 안정성을 향상시키는 특징이 있다. 이에, 각 금속 산화물 박막에 함유되는 인듐(In) 및 갈륨(Ga)의 함량을 제어하여 제1 금속 산화물 박막, 제2 금속 산화물 박막 및 제3 금속 산화물 박막의 전기 전도도를 조절할 수 있다.
또한, 금속 산화물 박막의 두께가 감소할수록 금속 산화물 박막의 저항은 증가하게 된다. 따라서, 금속 산화물 박막의 두께가 감소할수록 금속 산화물 박막의 전기 전도도는 낮아지게 된다. 이에, 각 금속 산화물 박막의 두께를 개별적으로 제어하여 제1 금속 산화물 박막, 제2 금속 산화물 박막 및 제3 금속 산화물 박막의 전기 전도도를 조절할 수 있음은 물론이다.
소스 및 드레인 전극(150)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 소스 전극과 드레인 전극이 상호 이격되어 형성된다. 소스 및 드레인 전극(150)은 상호 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소스 및 드레인 전극(150)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다.
도 2는 도 1의 박막 트랜지스터가 보호막을 포함하는 모습을 나타내는 도면이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 활성층(130)과 소스 및 드레인 전극(150) 사이에 배치되는 보호막(140)을 더 포함할 수 있다.
보호막(140)은 활성층(130) 형성 후 소스 및 드레인 전극(150)을 형성하기 위한 식각 공정에서 활성층(130)이 노출되어 손상되는 것을 방지하기 위해 식각 정지막으로 작용한다. 또한, 보호막(140)은 소스 및 드레인 전극(150)의 제조가 완료된 후 활성층(130)이 대기 중에 노출되는 것을 방지할 수 있다. 즉, 금속 산화물 박막으로 형성된 활성층(130)은 대기 중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(140)이 형성되는 경우 이를 방지할 수 있다. 이러한 보호막(140)은 산소의 침투를 방지할 수 있고, 식각 공정 시 활성층(130)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 등의 절연 물질을 이용하여 형성할 수 있다.
이때, 상기 보호막(140)은 서로 다른 산소 농도를 가지는 다층 구조로 형성될 수 있다. 즉, 보호막(140)은 활성층(130)에 인접 배치되어 활성층(130) 상에 형성되는 제1 보호막(140a) 및 상기 제1 보호막(140a)과 소스 및 드레인 전극(150) 사이에 배치되어 상기 제1 보호막(140a) 상에 형성되는 제2 보호막(140b)을 포함할 수 있다.
전술한 바와 같이, 활성층(130)이 금속 산화물 박막으로 형성되는 경우, 활성층(130)은 활성층(130) 내의 산소 결핍점(oxygen vacancy)이 캐리어(carrier)의 역할을 하게 되어 채널(channel)을 형성한다. 그러나, 활성층(130)에 인접 배치되는 보호막(140)이 낮은 산소 농도를 가지게 되면, 활성층(130)으로부터 보호막(140)으로 산소 확산(O diffusion)이 발생하게 되고, 이에 따라 활성층(130) 내의 산소 결핍점이 과도하게 증가되어 박막 트랜지스터가 도체화되는 문제점이 발생함은 게이트 절연막(120)의 경우와 동일하다.
따라서, 활성층(130)에 인접 배치되는 제1 보호막(140a)이 활성층(130)의 산소 확산을 방지하도록 제2 보호막(140b)에 비해 높은 산소 농도를 가지도록 형성하고, 소스 및 드레인 전극(150)에 인접 배치되는 제2 보호막(140b)은 제1 보호막(140a)에 비해 낮은 산소 농도를 가지도록 형성한다. 여기서, 제2 보호막(140b)을 제1 보호막(140a)에 비해 낮은 산소 농도를 가지도록 형성하는 이유는 보호막(140)의 특성을 전체로서 유지하기 위함은 전술한 게이트 절연막(120)의 경우와 동일한다.
또한, 도시되지는 않았으나 보호막(140)은 상기 제1 보호막(140a)과 제2 보호막(140b) 사이에 배치되는 제3 보호막을 더 포함할 수 있다. 즉, 보호막(140)은 제1 보호막(140a) 상에 제3 보호막을 형성하고, 제3 보호막 상에 제2 보호막(140b)을 형성할 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 상호 이격되어 형성되는 소스 및 드레인 전극(150)과, 소스 및 드레인 전극 상에 형성되는 활성층(130)과, 활성층 상에 형성되는 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되는 게이트 전극(110)을 포함하는 탑 게이트(top gate)형 박막 트랜지스터일 수 있다.
이와 같은 탑 게이트(top gate)형 박막 트랜지스터의 경우에도, 도 1과 관련하여 전술한 내용이 그대로 적용될 수 있다. 즉, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 경우에도 게이트 절연막(120)은 서로 다른 산소 농도를 가지는 다층 구조로 형성될 수 있으며, 이 경우 활성층(130) 상에 제2 게이트 절연막(120b)이 형성되고, 제2 게이트 절연막(120a) 상에 게이트 전극(110)이 형성되게 된다. 이와 같이, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 경우에도 게이트 절연막(120)의 적층 순서만이 상이할 뿐, 전술한 본 발명의 일 실시 예에 따른 박막 트랜지스터에서 설명한 내용이 그대로 적용될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 4 내지 도 13은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타내는 도면이다.
도 4 내지 도 13을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은 기판(100) 상에 게이트 전극(110)을 형성하는 단계, 상기 게이트 전극(110) 상에 게이트 절연막(120)을 형성하는 단계, 상기 게이트 절연막(120) 상에 활성층(130)을 형성하는 단계 및 상기 활성층(130) 상에 소스 및 드레인 전극(150)을 형성하는 단계를 포함하고, 상기 게이트 절연막(120)을 형성하는 단계는 상기 게이트 절연막(120)을 서로 다른 산소 농도를 가지는 다층 구조로 형성한다.
먼저, 도 4에 도시된 바와 같이 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 화학 기상 증착(CVD) 공정을 이용하여 기판(100) 상에 제1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제1 도전층을 패터닝한다. 여기서, 제1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다.
기판(100) 상에 게이트 전극(110)을 형성한 후, 게이트 전극(110)을 포함하는 기판(100)의 전체 상부에 게이트 절연막(120)을 형성한다. 여기서, 제2 게이트 절연막(120)을 형성하는 단계는, 도 5 및 도 6에 도시된 바와 같이 게이트 전극(110) 상에 제1 게이트 절연막(120a)을 형성하는 단계 및 상기 제1 게이트 절연막(120a) 상에 상기 제1 게이트 절연막(120a)보다 높은 산소 농도를 가지는 제2 게이트 절연막(120b)을 형성하는 단계를 포함할 수 있다.
제1 게이트 절연막(120a)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 중 하나 또는 그 이상의 절연 물질을 이용한 박막으로 형성할 수 있다. 여기서, 제1 게이트 절연막(120a)이 실리콘 옥사이드(SiO2), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 등으로 형성되는 경우에, 제1 게이트 절연막(120a)은 실리콘(Si), 알루미늄(Al), 하프늄(Hf) 또는 지르코늄(Zr)을 포함하는 원료 가스와 산소(O)를 포함하는 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정으로 형성할 수 있다. 이와 같이 제1 게이트 절연막(120a)을 화학 기상 증착 공정으로 형성하는 경우 제1 게이트 절연막(120a)을 빠르게 증착할 수 있게 되어 생산성을 향상시킬 수 있다.
제2 게이트 절연막(120b)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 중 하나 또는 그 이상의 절연 물질을 이용한 박막으로 형성할 수 있다. 이때, 제2 게이트 절연막(120b)은 제1 게이트 절연막(120a)과 동일한 물질을 이용한 박막으로 형성할 수 있으며, 제1 게이트 절연막(120a)과 상이한 물질을 이용한 박막으로 형성할 수도 있음은 물론이다. 여기서, 제2 게이트 절연막(120b)이 실리콘 옥사이드(SiO2), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 등으로 형성되는 경우에, 제2 게이트 절연막(120b)은 실리콘(Si), 알루미늄(Al), 하프늄(Hf) 또는 지르코늄(Zr)을 포함하는 원료 가스와 산소(O)를 포함하는 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정으로 형성할 수 있다. 이와 같이 제2 게이트 절연막(120b)을 원자층 증착 공정으로 형성하는 경우 활성층(130)과의 인터페이스 역할을 하는 제2 게이트 절연막(120b)의 박막 내 조직을 치밀하게 할 수 있다.
이때, 제2 게이트 절연막(120b)은 제1 게이트 절연막(120a)에 비해 높은 산소 농도를 가지도록 형성된다. 이를 위하여, 상기 제2 게이트 절연막(120b)을 형성하는 단계는 상기 제1 게이트 절연막(120a)을 형성하는 단계에서 공급되는 반응 가스보다 많은 양의 반응 가스를 공급할 수 있다. 즉, 제2 게이트 절연막(120b)은 활성층(130)의 산소 확산을 방지하도록 제1 게이트 절연막(120a)에 비해 높은 산소 농도를 가지도록 형성할 필요가 있는 바, 이를 위하여 제1 게이트 절연막(120a)을 형성하는 단계에서 공급되는 산소(O)를 포함하는 반응 가스보다 많은 양으로 제2 게이트 절연막(120b)을 형성하는 단계에서 산소(O)를 포함하는 반응 가스를 공급한다. 이에 의하여, 제2 게이트 절연막(120b)에는 제1 게이트 절연막(120a)보다 많은 양의 산소가 함유될 수 있고, 제1 게이트 절연막(120a)보다 높은 산소 농도를 가질 수 있다.
또한, 제1 게이트 절연막(120a)보다 제2 게이트 절연막(120b)의 산소 농도를 효과적으로 증가시키기 위하여, 도 7에 도시된 바와 같이 제2 게이트 절연막(120b)을 형성하기 위한 원자층 증착(ALD) 공정 이후에 산소(O)를 이용하여 플라즈마 처리를 실시하는 단계를 더 포함할 수 있다. 여기서, 제2 게이트 절연막(120b)의 산소 농도를 증가시키기 위한 산소 플라즈마 처리는 기판(100)의 사이즈, 제2 게이트 절연막(120b)의 두께 및 재질 등에 따라 플라즈마 처리 조건, 예를 들어 온도, 압력, 시간 및 플라즈마 파워 등을 조절하여 실시할 수 있다. 그런데, 플라즈마 처리 시간이 적으면 제2 게이트 절연막(120b)의 산소 함량을 충분히 증가시키지 못해 박막 트랜지스터의 스위칭 특성을 유지하지 못할 수 있고, 플라즈마 처리 시간이 과도하게 증가하면 공정 시간 증가에 따른 문제 및 데미지가 발생할 수 있다. 따라서, 박막 트랜지스터의 스위칭 특성 및 공정 시간과 데미지 발생 여부 등을 종합적으로 고려하여 플라즈마 처리에서의 온도, 압력, 시간 및 플라즈마 파워 등을 적합하게 조절할 필요가 있다. 한편, 플라즈마 처리를 실시하는 단계에서는 산소 이외에 오존 플라즈마 처리를 실시할 수도 있음은 물론이다.
게이트 절연막(120)을 형성한 후, 게이트 절연막(120) 상에 활성층(130)을 형성한다. 활성층(130)을 형성하기 위하여 도 8에 도시된 바와 같이 게이트 절연막(120) 상에 금속 산화물층(131)을 형성할 수 있다. 금속 산화물층(131)은 후술하는 패터닝 공정에 의하여 패터닝되어 활성층(130)을 형성한다.
금속 산화물층(131)은 IZO 박막의 경우 인듐(In) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있다. 또한, GZO 박막의 경우 갈륨(Ga) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있으며, IGZO 박막의 경우 인듐(In) 가스, 갈륨(Ga) 가스 및 아연(Zn) 가스를 원료 가스로 사용하고, 산소(O) 가스를 반응 가스로 사용하여 형성할 수 있다.
또한, 전술한 바와 같이 금속 산화물층(131)이 제1 금속 산화물 박막, 상기 제1 금속 산화물 박막 상에 형성되는 제2 금속 산화물 박막 및 제2 금속 산화물 박막 상에 형성되는 제3 금속 산화물 박막을 포함하도록 형성되는 경우에 제1 금속 산화물 박막 및 제3 금속 산화물 박막은 원료 가스와 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정에 의하여 형성할 수 있고, 제2 금속 산화물 박막은 원료 가스와 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정에 의하여 형성할 수 있다. 이 경우, 전체 금속 산화물층(131)을 빠르게 증착하여 생산성을 향상시킴과 동시에 계면의 막질을 향상시킬 수 있게 된다.
금속 산화물층(131)을 형성한 후, 금속 산화물층(131)을 패터닝하여 활성층(130)을 형성하고, 활성층(130) 상에 소스 및 드레인 전극(150)을 형성하여 박막 트랜지스터를 제조할 수 있으나, 상기 소스 및 드레인 전극을 형성하는 단계 이전에 상기 활성층(130) 상에 보호막(140)을 형성하는 단계를 더 포함할 수도 있다.
보호막(140)을 형성하기 위하여, 먼저 도 9에 도시된 바와 같이 금속 산화물층(131) 상에 제1 보호막층(141a)을 형성한다. 제1 보호막층(141a)은 금속 산화물층(131)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 등의 절연 물질을 이용할 수 있다. 또한, 제1 보호막층(141a)은 원자층 증착 공정(ALD)으로 형성함으로써 막질을 치밀하게 형성할 수 있다.
전술한 바와 같이, 활성층(130)에 인접한 제1 보호막(140a)은 제2 보호막(140b)에 비해 높은 산소 농도를 가질 필요가 있다. 따라서, 제1 보호막층(141a)을 형성하는 단계에서는 후술하는 제2 보호막층(141b)을 형성하는 단계에서보다 산소(O)를 포함하는 반응 가스의 공급량을 증가시켜 제1 보호막층(141a)을 형성할 수 있다.
또한, 제1 보호막층(141a)을 형성한 후에는, 도 10에 도시된 바와 같이 산소(O)를 이용하여 플라즈마 처리를 실시하는 단계를 더 포함할 수 있다. 한편, 이와 같이 제1 보호막층(141a)을 형성한 후에 실시되는 플라즈마 처리에서는 산소 이외에 오존 플라즈마 처리가 실시될 수도 있음은 물론이다.
제1 보호막층(141a)을 형성한 후, 도 11에 도시된 바와 같이 제1 보호막층(141a) 상에 제2 보호막층(141b)을 형성할 수 있다. 제2 보호막층(141b) 또한, 제1 보호막층(141a)과 동일하게 금속 산화물층(131)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 하이-K(high-K) 유전체 및 알루미늄 옥사이드(Al2O3) 등의 절연 물질을 이용할 수 있다. 또한, 제2 보호막층(141a)은 화학 기상 증착 공정(CVD)으로 형성함으로써 증착 속도를 향상시킬 수 있다. 또한, 제2 보호막층(141b)을 형성하는 단계에서는 제1 보호막층(141a)을 형성하는 단계에서보다 산소(O)를 포함하는 반응 가스의 공급량을 감소시켜 제2 보호막층(141b)을 형성함으로써 제2 보호막(140b)이 제1 보호막(140a)보다 낮은 산소 농도를 가지도록 형성할 수 있게 된다.
이후, 도 12에 도시된 바와 같이, 제1 보호막층(141a) 및 제2 보호막층(142b)의 소정 영역을 식각하여 패터닝함으로써 제1 보호막(140a) 및 제2 보호막(140b)을 포함하는 보호막(140)을 형성한다. 여기서, 제1 보호막층(141a) 및 제2 보호막층(142b)은 소스 및 드레인 전극(150)과 일부 중첩되도록 패터닝한다. 한편, 제1 보호막층(141a) 및 제2 보호막층(142b)을 패터닝하기 이전에 어닐링 공정을 실시할 수도 있다. 어닐링 공정은 제1 보호막층(141a) 및 제2 보호막층(142b)의 증착 후 오프 커런트가 변화될 수 있는데, 이를 보상하기 위해 실시할 수 있다. 여기서, 어닐링 공정은 산소 또는 오존을 이용하여 진공 상태에서 실시할 수 있다.
보호막(140)을 형성한 후, 도 13에 도시된 바와 같이 금속 산화물층(131)을 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 이어서, 활성층(130) 상부에 제2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소스 및 드레인 전극(150)을 형성한다. 소스 및 드레인 전극(150)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 서로 이격되도록 형성된다. 이때, 식각 공정은 보호막(140)이 노출되도록 식각할 수 있다. 여기서, 제2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 화학 기상 증착(CVD) 공정을 이용하여 형성할 수 있다. 또한, 제2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다.
도시되지는 않았으나, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 제조 방법은 기판(100) 상에 소스 및 드레인 전극(150)을 형성하는 단계, 상기 소스 및 드레인 전극(150) 상에 활성층(130)을 형성하는 단계, 상기 활성층(130) 상에 게이트 절연막(120)을 형성하는 단계 및 상기 게이트 절연막(120) 상에 게이트 전극(110)을 형성하는 단계를 포함할 수 있다. 이때, 상기 게이트 절연막(120)을 형성하는 단계는, 상기 게이트 절연막(120)을 서로 다른 산소 농도를 가지는 다층 구조로 형성할 수 있다. 이를 위하여 본 발명의 다른 실시 예에서 게이트 절연막(120)을 형성하는 단계는, 상기 활성층(130) 상에 제2 게이트 절연막(120b)을 형성하는 단계 및 상기 제2 게이트 절연막(120b) 상에 상기 제2 게이트 절연막(120b)보다 낮은 산소 농도를 가지는 제1 게이트 절연막(120a)을 형성하는 단계를 포함할 수 있으며, 이와 같은 탑 게이트(top gate)형 박막 트랜지스터의 제조 방법은 전술한 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법과 적층 순서만이 상이할 뿐이므로, 중복되는 설명은 생략하기로 한다.
이와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터 및 이의 제조 방법에 의하면, 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성함으로써 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 활성층 상에 보호막을 형성하여 활성층의 식각 손상 및 산소 침투에 의한 막질 저하를 방지할 수 있으며, 보호막의 경우에도 서로 다른 산소 농도를 가지는 다층 구조로 형성함으로써 정상적인 박막 트랜지스터의 스위칭 동작을 유지할 수 있고, 이에 따라 신뢰성을 향상시킬 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 120a: 제1 게이트 절연막
120b: 제2 게이트 절연막 130 : 활성층
140 : 보호막 140a: 제1 보호막
140b: 제2 보호막 150: 소스 및 드레인 전극

Claims (17)

  1. 게이트 전극;
    상기 게이트 전극의 상부 또는 하부에 배치되고, 수평 방향으로 서로 이격되는 소스 및 드레인 전극;
    상기 게이트 전극과, 소스 및 드레인 전극 사이에 배치되는 활성층; 및
    상기 게이트 전극과, 활성층 사이에 배치되는 게이트 절연막;을 포함하고,
    상기 게이트 절연막은 서로 다른 산소 농도를 가지는 다층 구조로 형성되는 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 활성층은 금속 산화물 박막으로 형성되는 박막 트랜지스터.
  3. 청구항 1에 있어서,
    상기 게이트 절연막은 실리콘 옥사이드, 실리콘 나이트라이드, 하이-K(high-K) 유전체 및 알루미늄 옥사이드 중 적어도 하나의 박막으로 형성되는 박막 트랜지스터.
  4. 청구항 1에 있어서,
    상기 게이트 절연막은,
    상기 게이트 전극에 인접 배치되는 제1 게이트 절연막; 및
    상기 제1 게이트 절연막과, 활성층 사이에 배치되는 제2 게이트 절연막;을 포함하고,
    상기 제2 게이트 절연막은 상기 제1 게이트 절연막보다 높은 산소 농도를 가지는 박막 트랜지스터.
  5. 청구항 4에 있어서,
    상기 제2 게이트 절연막은 상기 활성층의 산소 확산을 방지하는 산소 농도를 가지는 박막 트랜지스터.
  6. 청구항 4에 있어서,
    상기 게이트 절연막은,
    상기 제1 게이트 절연막과, 제2 게이트 절연막 사이에 배치되는 제3 게이트 절연막;을 더 포함하고,
    상기 제3 게이트 절연막은 상기 제1 게이트 절연막보다 높고 상기 제2 게이트 절연막보다 낮은 산소 농도를 가지는 박막 트랜지스터.
  7. 청구항 1에 있어서,
    상기 활성층과, 소스 및 드레인 전극 사이에 배치되는 보호막;을 더 포함하고,
    상기 보호막은 서로 다른 산소 농도를 가지는 다층 구조로 형성되는 박막 트랜지스터.
  8. 청구항 7에 있어서,
    상기 보호막은,
    상기 활성층에 인접 배치되는 제1 보호막; 및
    상기 제1 보호막과, 소스 및 드레인 전극 사이에 배치되는 제2 보호막;을 포함하고,
    상기 제1 보호막은 상기 제2 보호막보다 높은 산소 농도를 가지는 박막 트랜지스터.
  9. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 소스 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 게이트 절연막을 형성하는 단계는, 상기 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성하는 박막 트랜지스터의 제조 방법.
  10. 청구항 9에 있어서,
    상기 게이트 절연막을 형성하는 단계는,
    상기 게이트 전극 상에 제1 게이트 절연막을 형성하는 단계; 및
    상기 제1 게이트 절연막 상에 상기 제1 게이트 절연막보다 높은 산소 농도를 가지는 제2 게이트 절연막을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  11. 기판 상에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상에 활성층을 형성하는 단계;
    상기 활성층 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하고,
    상기 게이트 절연막을 형성하는 단계는, 상기 게이트 절연막을 서로 다른 산소 농도를 가지는 다층 구조로 형성하는 박막 트랜지스터의 제조 방법.
  12. 청구항 11에 있어서,
    상기 게이트 절연막을 형성하는 단계는,
    상기 활성층 상에 제2 게이트 절연막을 형성하는 단계; 및
    상기 제2 게이트 절연막 상에 상기 제2 게이트 절연막보다 낮은 산소 농도를 가지는 제1 게이트 절연막을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  13. 청구항 10 또는 청구항 12에 있어서,
    상기 제1 게이트 절연막을 형성하는 단계는,
    원료 가스와 산소(O)를 포함하는 반응 가스를 동시에 공급하는 화학 기상 증착(CVD) 공정에 의하여 수행되고,
    상기 제2 게이트 절연막을 형성하는 단계는,
    원료 가스와 산소(O)를 포함하는 반응 가스를 순차적으로 공급하는 원자층 증착(ALD) 공정에 의하여 수행되는 박막 트랜지스터의 제조 방법.
  14. 청구항 13에 있어서,
    상기 제2 게이트 절연막을 형성하는 단계는,
    상기 제1 게이트 절연막을 형성하는 단계에서 공급되는 반응 가스보다 많은 양의 반응 가스를 공급하는 박막 트랜지스터의 제조 방법.
  15. 청구항 13에 있어서,
    상기 제2 게이트 절연막을 형성하는 단계는,
    상기 원자층 증착(ALD) 공정 후에, 산소(O)를 이용하여 플라즈마 처리를 실시하는 단계;를 더 포함하는 박막 트랜지스터의 제조 방법.
  16. 청구항 9에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계 이전에,
    상기 활성층 상에 보호막을 형성하는 단계;를 더 포함하고,
    상기 보호막을 형성하는 단계는, 상기 보호막을 서로 다른 산소 농도를 가지는 다층 구조로 형성하는 박막 트랜지스터의 제조 방법.
  17. 청구항 16에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 활성층 상에 제1 보호막을 형성하는 단계; 및
    상기 제1 보호막 상에 상기 제1 보호막보다 낮은 산소 농도를 가지는 제2 보호막을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
KR1020190101405A 2019-08-19 2019-08-19 박막 트랜지스터 및 이의 제조 방법 KR20210021878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190101405A KR20210021878A (ko) 2019-08-19 2019-08-19 박막 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101405A KR20210021878A (ko) 2019-08-19 2019-08-19 박막 트랜지스터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210021878A true KR20210021878A (ko) 2021-03-02

Family

ID=75169451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101405A KR20210021878A (ko) 2019-08-19 2019-08-19 박막 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210021878A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9087907B2 (en) Thin film transistor and method of manufacturing the same
JP5264197B2 (ja) 薄膜トランジスタ
TWI555200B (zh) 偏移電極ｔｆｔ架構
EP2741335B1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
US10192957B2 (en) Thin-film transistor array substrate
KR20110139394A (ko) 박막 트랜지스터 및 그 제조 방법
KR20110010323A (ko) 박막 트랜지스터 및 그 제조방법
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20110128038A (ko) 산화물 반도체 박막 트랜지스터
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20130093922A (ko) 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR20120077288A (ko) 박막 트랜지스터 및 그 제조 방법
US20160064217A1 (en) Semiconductor device and method for manufacturing same
US9070777B2 (en) Semiconductor device and method for forming the same
US20170062622A1 (en) Thin film transistor array panel and method of manufacturing the same
KR102584243B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101833951B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20220278234A1 (en) Thin film transistor
KR20210021878A (ko) 박막 트랜지스터 및 이의 제조 방법
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
KR20180025882A (ko) 박막 트랜지스터 및 그 제조 방법
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20190125093A (ko) 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal