TWI555200B - 偏移電極ｔｆｔ架構 - Google Patents

偏移電極ｔｆｔ架構 Download PDF

Info

Publication number
TWI555200B
TWI555200B TW101107052A TW101107052A TWI555200B TW I555200 B TWI555200 B TW I555200B TW 101107052 A TW101107052 A TW 101107052A TW 101107052 A TW101107052 A TW 101107052A TW I555200 B TWI555200 B TW I555200B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor layer
layer
dielectric layer
gate
Prior art date
Application number
TW101107052A
Other languages
English (en)
Other versions
TW201246531A (en
Inventor
葉雁
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201246531A publication Critical patent/TW201246531A/zh
Application granted granted Critical
Publication of TWI555200B publication Critical patent/TWI555200B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

偏移電極TFT架構 【本發明中政府權利】
本發明係在由ARL授予之協議第DAAD19-02-3-0001號下藉由政府支持而完成。政府在本發明中擁有特定權利。
本發明之實施例大致上關於薄膜電晶體(TFT)及該薄膜電晶體之製造方法。
當前對於TFT陣列的興趣特別高，此係因為該等裝置可使用於液晶主動矩陣顯示器(LCD)中，該等液晶主動矩陣顯示器為電腦及電視平板經常利用的型態。該等LCD也可含有發光二極體(LED)，例如用於背光之有機發光二極體(OLED)。該等LED及OLED需要TFT用以處理顯示器之作業。
以非晶矽製造的底閘極TFT已利用於平板顯示器產業許多年。不幸地，驅動通過TFT之源極電極與汲極電極的開啟與關閉電流受限於TFT之通道材料以及通道寬度與長度。此外，在介於源極電極與汲極電極間的電壓下，開啟閘極電壓或閥值電壓由半導體主動層之主動通道區域中的載子累積來決定，當於偏壓溫度應力或電流溫度應力之後在通道材料中、介電材料中以及該等材料間的 介面處電荷改變時，半導體主動層之主動通道區域中的載子累積會隨之改變。
因此，針對TFT領域需要利用在源極電極或汲極電極或是兩者電極下方的額外源極-汲極電流控制層，以當閘極電壓設定於關閉電壓時使關閉電流最小化。因為源極-汲極電流控制之額外控制，所以源極-汲極間的通道長度會顯著地減小，以得到當TFT開啟時的高開啟電流，並保持當TFT關閉時的低關閉電流。此外，於在不同條件下操作之後，TFT設計保持開啟電壓或閥值閘極電壓不改變。
本發明大致上關於偏移電極TFT及該偏移電極TFT之製造方法。該偏移電極TFT為一種TFT，其中一電極，為源極或是汲極，圍繞另一電極。閘極電極仍位於源極電極與汲極電極兩者的下方。藉由重新設計該TFT，相較於習知底部閘極TFT或頂部閘極TFT，將電壓從源極電極轉移至汲極電極所需要的電壓較小。偏移電極TFT結構不僅可應用於矽基TFT，亦可應用於透明TFT，該等透明TFT包含金屬氧化物與金屬氮氧化物，該等金屬氧化物例如氧化鋅或IGZO，該等金屬氮氧化物例如ZnON。
在一個實施例中，揭示一種TFT。該TFT包括：閘極電極，設置於基板上；閘極介電層，設置於該閘極電極 上方；通道半導體層，設置於該閘極介電層上方；第一電極，設置於該通道半導體層上方且至少部份定義通孔；以及第二電極，設置於該通道半導體層上方，該第二電極於該通孔內且於該第一電極之至少一部份上方延伸。
在另一個實施例中，一種TFT包含閘極電極、源極電極及汲極電極，該源極電極設置於該閘極電極上方，該汲極電極設置於該源極電極上方且具有介電質或半導體材料介於其中。
在另一個實施例中，揭示一種TFT製造方法。該方法包含以下步驟：於閘極電極上方沉積閘極介電層，於該閘極介電層上方沉積通道半導體層，於該通道半導體層上方沉積源極電極，以及於該源極電極上方沉積第一源極介電層。該方法亦包含以下步驟：於該第一源極介電層上方沉積第二源極介電層且移除該源極電極、該第一源極介電層及該第二源極介電層之至少一部份以形成通孔，該通孔係由該源極電極、該第一源極介電層及該第二源極介電層之邊緣界定且曝露出該控制半導體層之至少一部份。該方法亦包含以下步驟：於該控制半導體層之至少一部份及該源極電極、該第一源極介電層及該第二源極介電層之該等邊緣上方沉積間隔物層。此外，該方法包含以下步驟：於該曝露之通道半導體層上方沉積第一控制半導體層，於該第一控制半導體層上方沉積第二控制半導體層以及於該第二控制半導體層上方沉積汲 極電極。
本發明大致上關於偏移電極TFT及該偏移電極TFT之製造方法。該偏移電極TFT為一種TFT，其中一電極，為源極或是汲極，圍繞另一電極。閘極電極仍位於源極電極與汲極電極兩者的下方。藉由重新設計該TFT，相較於習知底部閘極TFT或頂部閘極TFT，當閘極電壓設定於關閉電壓，達成從源極電極至汲極電極較小的關閉電流。該設計亦可讓閘極電極之閥值電壓，即TFT開始開啟或關閉處，對於主動層、介電層以及該等層之介面的改變較不敏感。偏移電極TFT結構不僅可應用於矽基TFT，亦可應用於透明TFT，該等透明TFT包含金屬氧化物與金屬氮氧化物，該等金屬氧化物例如氧化鋅或IGZO，該等金屬氮氧化物例如ZnON。
當前TFT具有閘極電極、閘極介電層、半導體通道、源極電極及汲極電極。垂直TFT結構是於2005年所出版的論文中提出。垂直TFT具有超級電容器、薄粗糙電極、半導體以及汲極。在垂直TFT中，超級電容器由LiF製成。在本文討論的發明中，超級電容器包括金屬氧化物或金屬氮氧化物或與薄膜半導體(例如a-Si)或可能與介電層之組合，但明確並非LiF或其他電解質材料。因此，將使用半導體製造與設備中通常所利用的CVD或PVD製程來製造電容器。此外，將使用氧化物 或氮氧化物為主的複合材料來製造電極，而非薄粗糙電極。本發明包含：製造TFT的材料、用於電容器的材料、用於電極的材料及材料組成；薄膜堆疊及製程；以及對於高關閉電流之解決方案。本發明為製造TFT之新方式且可提供獨特特徵結構，以解決於當前TFT結構中所遇到的可靠度議題。
在習知技藝TFT中，當閘極電壓設定於關閉電壓時，特定程度電流仍於源極-汲極電壓下驅動穿過TFT源極電極與汲極電極，這取決於TFT之通道材料以及通道寬度與長度。因為可能有高關閉電流，雖然短通道裝置能於低電壓下提供高開啟電流，但短通道裝置並不實際。此外，於源極電極與汲極電極間的電壓下，TFT之開啟閘極電壓或閥值電壓由通道層中的載子累積來決定，當於偏壓溫度應力或電流溫度應力之後在通道材料中、介電材料中以及組成TFT的該等材料間的介面處電荷改變時，通道層中的載子累積會隨之改變。本文提出的TFT具有閘極、閘極介電質、通道半導體層以及一個金屬電極，該金屬電極與半導體層直接接觸而作為源極，而相似於習知技藝TFT。然而，該TFT亦具有間隔物及控制半導體，該間隔物及控制半導體位於通道半導體之頂部但在汲極電極的下方。由於當裝置開啟時實際通道長度將短得多，相較於習知技藝TFT，本文提出的新TFT將提供較高電流。由於源極-汲極電流受控制半導體層(們)所控制，短通道裝置之關閉電流可最小化。此外，針對 裝置之開啟電壓，於通道區域與主體(間隔物下方的通道層)中的介面處之電荷捕捉變得較不關鍵，此係由於裝置之開啟電壓亦會由控制區域中的累積所決定，該控制區域具有通道半導體、控制半導體及汲極電極。因此，由介面及主體層中電荷改變所造成的閥值閘極電壓偏移應顯著地最小化。本發明包含：一種TFT配置，包括由閘極、閘極介電質、通道半導體、源極電極、一控制半導體或多個控制半導體、汲極電極所構成之TFT；一種TFT配置，包括具有通道作用區域及一或更多控制區域之TFT。通道半導體及控制半導體材料可為不同或相同。此外，額外阻障層可存在於半導體層之間。舉例而言，金屬氧化物或金屬氮氧化物用作為通道半導體，且非晶Si用作為控制半導體。或者是，該金屬氮氧化物可用作為通道半導體及控制半導體兩者。然而，載子濃度或能帶間隙將為不同，或薄SiO或SiN層將存在於半導體層之間。間隔物由SiO或SiN或是其他介電材料製成。間隔物是由保形沉積及回蝕刻製程製成。用於開啟-關閉之控制區域可起因於通道半導體與控制半導體之間的阻障，或於控制半導體材料內部所產生的阻障，或於源極金屬與通道半導體間或於汲極金屬與控制半導體間的阻障。該阻障可起因於費米能階(Fermi level)差、功函數差、能帶間隙差或其他薄膜性質差異。
第1A到1V圖為TFT 100於生產的各種階段之橫截面及頂視示意圖。第1A圖、第1C圖、第1E圖、第1G 圖、第1I圖、第1K圖、第1M圖、第1O圖、第1Q圖、第1S圖及第1U圖為橫截面視圖而第1B圖、第1D圖、第1F圖、第1H圖、第1J圖、第1L圖、第1N圖、第1P圖、第1R圖、第1T圖及第1V圖為頂視圖。如第1A圖及第1B圖中所示，閘極電極104形成於基板102上方。針對基板102可利用之適合的材料，包含但不限於，矽、鍺、矽化鍺、鈉鈣玻璃(Soda-lime glass)、玻璃、半導體、塑膠、鋼或不銹鋼基板。針對閘極電極104可利用之適合的材料，包含但不限於，鉻、銅、鋁、鉭、鈦、鉬及該等材料之組合物，或透明導電氧化物(TCO)例如經常用作透明電極之ITO(氧化銦錫)或ZnO：F。可藉由適合的沉積技術來沉積閘極電極104，例如物理氣相沉積(PVD)、MOCVD、旋轉塗佈製程及印刷製程。若需要，則可使用蝕刻製程使閘極電極104圖案化。
在閘極電極104上方，如第1C圖中及第1D圖中所示，可沉積閘極介電層106。針對閘極介電層106可使用之適合的材料包含二氧化矽、氧氮化矽、氮化矽、氧化鋁或該等材料之組合物。可藉由適合的沉積技術來沉積閘極介電層106，沉積技術包含電漿輔助化學氣相沉積(PECVD)。
如第1E圖及第1F圖中所示，然後通道半導體層108形成於閘極介電層106上方。通道半導體層108可包括使用於TFT中的習知半導體材料，例如非晶矽或多晶矽。此外，亦考量到下個世代半導體材料，例如金屬氧 化物及氮氧化物，金屬氧化物包含氧化鋅(ZnO)及氧化銦鎵鋅(indium-gallium-zinc oxide；IGZO)，氮氧化物例如氮氧化銦鎵鋅(indium-gallium-zinc-oxynitride；IGZON)及氮氧化鋅(ZnON)。考量之其他材料包含ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半導體薄膜中之每一者可藉由摻質來摻雜，該摻質例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixOy、SixNy、AlxOy及SiC。可藉由適合的沉積方法來沉積通道半導體層108，沉積方法例如PVD、PECVD、化學氣相沉積(CVD)或原子層沉積(ALD)、旋轉塗佈製程或印刷製程。一旦閘極電極104受偏壓時，通道半導體層108允許電流在源極電極與汲極電極之間流動。若需要，則可藉由濕蝕刻製程使通道半導體層108圖案化。
如第1G圖及第1H圖中所示，在通道半導體層108上方沉積導電層110，導電層110最終將形成第一電極，取決於電性連接，該第一電極可為源極電極或汲極電極。以下應瞭解到參照之第一電極包含源極電極或汲極 電極。針對導電層110之適合的材料包含鉻、銅、鋁、鉭、鈦、鉬及該等材料之組合，或上述TCO。可藉由適合的沉積技術來沉積導電層110，例如PVD。可透過蝕刻或印刷製程使導電層圖案化而作為第一電極，或不使導電層圖案化，或使導電層部份圖案化。以下舉例為第一電極未經圖案化或部份地經圖案化(亦即，定義第一電極之外側，但是第一電極之控制部份未定義或尚未形成)。
如第1I圖及第1J圖所示，然後第一介電層112沉積於導電層110上方。可用於第一介電層112之適合的材料包含二氧化矽、氮氧化矽、氮化矽或該等材料之組合。可藉由適合的沉積技術來沉積第一介電層112，沉積技術包含PECVD。如第1K圖及第1L圖所示，然後第二介電層114沉積於第一介電層112上方。可用於第二介電層114之適合的材料包含二氧化矽、氮氧化矽、氮化矽或該等材料之組合。可藉由適合的沉積技術來沉積第二介電層114，沉積技術包含PECVD。在一個實施例中，第一介電層112與第二介電層114包括單獨的、可區別的層，該等層包括不同材料。在另一個實施例中，第一介電層112與第二介電層114包括單一層。
然後如第1M圖及第1N圖中所示使第二介電層114、第一介電層112及導電層110圖案化以產生第一電極116、圖案化之第一介電層118及圖案化之第二介電層120。如第1N圖中所示，存在通孔119，使得第一電極 116、圖案化之第一介電層118及圖案化之第二介電層120界定通孔119。在第1N圖中所示的實施例中，第一電極116具有開槽121於其中，使得第一電極116並非完全環繞曝露之通道半導體層108，但第一電極116至少部份環繞曝露之通道半導體層108。然而，應瞭解到第一電極116可完全環繞通道半導體層108或具有跨越數個側邊的大開口。於圖案化之後，曝露出通道半導體層108之一部份。雖然圖示為於第二介電層114、第一介電層112及導電層110皆已沉積之後進行圖案化，考量到可於沉積第二介電層114之後、於沉積第一介電層112之後以及於沉積導電層110之後進行圖案化。此外，考量到可於沉積導電層110之後進行圖案化且然後於第一介電層112與第二介電層114共同沉積之後再次進行圖案化。可藉由形成遮罩於最上層(亦即，第1K圖及第1L圖中的第二介電層114)的上方且然後蝕刻曝露之表面來進行圖案化。針對各層蝕刻可能需要不同的蝕刻條件。
然後間隔物層沉積於曝露之表面上方且選擇性地被移除，使得間隔物122沿著第一電極116、圖案化之第一介電層118及圖案化之第二介電層120之側邊保留。間隔物122亦存在於現曝露之通道半導體層108上。然而，如第1O圖及第1P圖中所示，隨著間隔物層從通道半導體層108之選定部份移除，間隔物122並未覆蓋於整個通道半導體層108。因此，於形成間隔物122之後，通 道半導體層108之一部份保持曝露。可用於間隔物122之適合的材料包含二氧化矽、氮氧化矽、氮化矽或該等材料之組合。可藉由適合的保形沉積技術來沉積間隔物122，沉積技術包含PECVD、CVD及ALD。於保形沉積製程之後，進行間隔物蝕刻或光阻圖案化加上蝕刻製程以形成間隔物122。於形成間隔物之後，第二源極介電層可能存在或可能不存在。若於間隔物蝕刻期間移除第二介電層，則第一源極介電質之厚度可能減小或可能不減小。介電層118、120及間隔物122可將第一電極116及第二電極128彼此絕緣。間隔層122可用於選擇式蝕刻。舉例而言，可藉由保形沉積製程形成間隔物122於第二介電層120及圍繞通道半導體層108的側壁上方。比起間隔物122，第二介電層120較難蝕刻，於間隔物蝕刻製程期間間隔物122可被過度蝕刻，而不需要擔心失去電極116上方的介電材料。
然後第一控制半導體層124形成於曝露之通道半導體層108、間隔物122及圖案化之第二介電層120的上方。藉由毯覆沉積一層且然後蝕刻該層而留下如第1Q圖及第1R圖中所示的造成之結構，形成第一控制半導體層124。第一控制半導體層124可包括用於TFT中的習知半導體材料，例如非晶矽或多晶矽。此外，亦可考量下個世代半導體材料，例如IGZO及ZnON。考量之其他材料例如摻硼或摻磷、或沒有摻雜之非晶矽以及與該等或與其他材料之組合。此外，考量之材料包含ZnOxNy、 SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半導體薄膜中之每一者可藉由摻質來摻雜，該摻質例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy及SiC。可藉由適合的沉積方法來沉積第一控制半導體層124，沉積方法例如PVD、PECVD、CVD或ALD。第一控制半導體層124設置於源極電極116、圖案化之第一源極介電層118及圖案化之第二源極介電層120上方。
控制半導體層之目的在於產生額外阻障，使電子在一個方向中容易流動，而電子在相反的方向中則流動困難，例如二極體或整流效應。控制半導體層讓電子僅於特定源極-汲極電壓差下流動。相較於鄰近的通道半導體層，控制半導體層具有不同的組成。在沒有控制半導體層的情況下，根據功函數差、表面電荷捕捉或甚至表面缺陷仍可產生阻障，該等表面缺陷是藉由在半導體層中故意產生缺陷而產生。
在第一控制半導體層124上方，形成第二控制半導體層126。藉由毯覆沉積一層且然後蝕刻該層而留下如第 1S圖及第1T圖中所示的造成之結構，形成第二控制半導體層126。第二控制半導體層126可包括用於TFT中的習知半導體材料，例如非晶矽或多晶矽。此外，亦可考量下個世代半導體材料，例如IGZO及ZnON。考量之其他材料包含ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半導體薄膜中之每一者可藉由摻質來摻雜，該摻質例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy及SiC。考量之其他材料例如摻硼或摻磷，或沒有摻雜之非晶矽以及與該等或與其他材料之組合。可藉由適合的沉積方法來沉積第二控制半導體層126，沉積方法例如PVD、PECVD、CVD或ALD。第二控制半導體層126設置於第一控制半導體層124、源極電極116、圖案化之第一源極介電層118及圖案化之第二源極介電層120上方。於形成介電間隔物122期間，介電層120可部份地或全部被移除。第二控制半導體層126用於調整阻障。
最後，如第1U圖及第1V圖中所示，於第二控制半導體層126上方形成第二電極128。藉由毯覆沉積導電材 料且然後蝕刻該導電材料來形成第二電極128，以形成第二電極128之最終結構。針對第二電極128之適合的材料包含鉻、銅、鋁、鉭、鈦、鉬及該等材料之組合，或上述TCO。可藉由適合的沉積技術來沉積第二電極128，例如PVD。如第1U圖及第1V圖中所示，第一電極116雖然設置於第二電極128下方，因為第一電極116形成通孔119(第二電極128沉積於當中)之至少一部份，所以第一電極116本質上圍繞第二電極128。然而，應注意到第二電極128之一部份係設置於第一電極116、圖案化之第一介電層118、圖案化之源極介電層120、第一控制半導體層124及第二控制半導體層126上方。
如第1U圖及第1V圖中所示，電極128覆蓋於通道半導體層108以保護通道半導體層108免於受光。若通道半導體層108曝露於光線，則通道半導體層108變成導電的。
通道半導體層108與控制半導體層124、126可包括不同材料。舉例而言，通道半導體層108可包括金屬氧化物或金屬氮氧化物，而控制半導體層124、126可包括非晶矽。在一個實施例中，通道半導體層108與控制半導體層124、126可包括相同材料。舉例而言，控制半導體層124、126與通道半導體層108可包括金屬氮氧化物。考量到阻障層(未圖示)可能存在於通道半導體層108與第一控制半導體層124之間。針對阻障層之適合的材料 包含氧化矽或氮化矽，或未摻雜或經摻雜之非晶矽。針對TFT 100開關之控制區域起因於通道半導體層108與第一控制半導體層124之間的阻障、控制半導體材料內部所產生的阻障或源極電極116與第一控制半導體層124之間的阻障，或汲極電極128與第二控制半導體層126之間的阻障。控制半導體材料內部所產生的阻障可起因於費米能階差、功函數差、能帶間隙差或其他薄膜性質差異。
第2A圖及第2B圖為根據另一個實施例偏移TFT 200之橫截面及頂視示意圖。TFT 200包含基板202、閘極電極204、閘極介電層206以及通道半導體層208。然而，第一控制半導體層210、222以及第二控制半導體層212、224兩者皆存在於鄰近各電極214、226處。電極214或電極226可作為源極電極而另一電極214、226作為汲極電極。第一電極214可完全地環繞通道半導體層208或具有大開口跨越數個側邊(未圖示)。第一控制半導體層210、222及第二控制半導體層212、224兩者皆位於第一電極214與第二電極226中之每一者下方。此外，存在多個介電層216、218及間隔物220。於形成介電間隔物220期間，介電層218可部份地或完全移除。因此，在第2A圖及第2B圖中的實施例中，控制半導體層存在於第一電極214與第二電極226兩者處，而在第1A圖至第1V圖中的實施例中，控制半導體層僅存在於單一電極處。控制半導體層210、212、222及224由間隔物 220所分離。
第3A圖及第3B圖為根據另一個實施例偏移TFT 300之橫截面及頂視示意圖。TFT 300包含基板302、閘極電極304、閘極介電層306以及通道半導體層308。第一控制半導體層310存在於通道半導體層308上方。此外，存在第二控制半導體層312、324及第三控制半導體層314、326兩者。第二控制半導體層312、324及第三控制半導體層314、326兩者皆位於第一電極316與第二電極328中之每一者下方。第一電極316可完全地環繞通道半導體層308或具有跨越數個側邊的大開口(未圖示)。此外，存在多個介電層318、320以及間隔物322。於形成介電間隔物322期間，介電層320可部份地或完全移除。因此，在第3A圖及第3B圖中的實施例中，控制半導體層存在於第一電極316與第二電極328兩者處，即如同第2A圖及第2B圖中。控制半導體層312、314、324及326由間隔物322所分離，但存在有額外控制半導體層310，控制半導體層310跨越整個通道半導體層308。
第4A圖及第4B圖為根據另一個實施例偏移TFT 400之橫截面及頂視示意圖。在TFT 400中，不存在控制半導體層。而是，TFT 400包含基板402、閘極電極404、閘極介電層406、通道半導體層408以及由間隔物410所分離的第一電極412與第二電極414。第一電極414可完全地環繞通道半導體層408或具有大開口跨越數個 側邊(未圖示)。注意到在第2A圖、第2B圖、第3A圖、第3B圖、第4A圖及第4B圖中的每一者中，介於百分之二十與百分之百間的主動通道(亦即，第一電極與第二電極之間的通道半導體層)受覆蓋。當主動通道受覆蓋時，因為主動通道並未曝露於光線(光線會使主動通道成為導電的而非半導電的)，金屬氧化物TFT更為穩定。
偏移電極TFT結構可廣泛地用於許多電子應用上，例如OLED TV或其他需要高電流且穩定閥值電壓之裝置。因為當本文揭示的裝置開啟時，實際通道長度要短得多，故相較於習知技藝TFT，本文揭示的TFT具有較高電流。因為汲極電極相對於源極電極之位置，源極電極與汲極電極之間的距離減小。此外，對於開啟裝置，於通道區域中的介面處(間隔物下的通道層)之電荷捕捉變得並非關鍵，此係由於開啟裝置將由在控制區域中的累積來決定，該控制區域具有通道半導體材料、控制半導體材料以及汲極電極。
本文描述的TFT有利於下個世代高解析度顯示器。由於電極中之一者在通道半導體層之頂部下方，相較於習知底部閘極TFT，本文描述的TFT之尺寸較小。因為TFT尺寸較小，在較小空間內可包含較多畫素(亦即，高密度畫素)。此外，因為TFT經偏移，藉此電極覆蓋通道半導體層，所以照射畫素所需的能量較少。最後，因為電極中之一者形成於通道半導體層上方，金屬氧化物並未曝露於光線，否則光線會使金屬氧化物變為導電的而非 半導電的。因此，相較於底部閘極TFT與頂部閘極TFT，本文描述的TFT為更加穩定且可靠。
雖然以上描述是針對本發明之實施例，在不脫離本發明之基本範疇下，可設計本發明之其他及進一步實施例，且本發明之範疇由以下的申請專利範圍所決定。此外，本文所使用的用語「上方」意指包含以下情況：物件在另一物件之上且與該另一物件接觸兩者，以及物件在另一物件之上但並不與該另一物件接觸。
100‧‧‧TFT
102‧‧‧基板
104‧‧‧閘極電極
106‧‧‧閘極介電層
108‧‧‧通道半導體層
110‧‧‧導電層
112‧‧‧第一介電層
114‧‧‧第二介電層
116‧‧‧第一電極
118‧‧‧圖案化之第一介電層
119‧‧‧通孔
120‧‧‧圖案化之第二介電層
121‧‧‧開槽
122‧‧‧間隔物/間隔層
124‧‧‧第一控制半導體層
126‧‧‧第二控制半導體層
128‧‧‧第二電極
200‧‧‧TFT
202‧‧‧基板
204‧‧‧閘極電極
206‧‧‧閘極介電層
208‧‧‧通道半導體層
210‧‧‧第一控制半導體層
212‧‧‧第二控制半導體層
214‧‧‧第一電極
216‧‧‧介電層
218‧‧‧介電層
220‧‧‧間隔物
222‧‧‧第一控制半導體層
224‧‧‧第二控制半導體層
226‧‧‧第二電極
300‧‧‧TFT
302‧‧‧基板
304‧‧‧閘極電極
306‧‧‧閘極介電層
308‧‧‧通道半導體層
310‧‧‧第一控制半導體層
312‧‧‧第二控制半導體層
314‧‧‧第三控制半導體層
316‧‧‧第一電極
318‧‧‧介電層
320‧‧‧介電層
322‧‧‧間隔物
324‧‧‧第二控制半導體層
326‧‧‧第三控制半導體層
328‧‧‧第二電極
400‧‧‧TFT
402‧‧‧基板
404‧‧‧閘極電極
406‧‧‧閘極介電層
408‧‧‧通道半導體層
410‧‧‧間隔物
412‧‧‧第一電極
414‧‧‧第二電極
因此，以此方式本發明之以上描述特徵結構可詳細瞭解，簡要總結如上的本發明之更特定描述，可參考實施例而得到，該等實施例之一些實施例繪示於附加圖式中。然而，應注意到，附加圖式僅繪示本發明之典型實施例，且因此並非視為限制本發明之範疇，基於本發明可承認其他同等有效的實施例。
第1A圖至第1V圖為偏移TFT 100於生產的各種階段之橫截面及頂視示意圖。第1A圖、第1C圖、第1E圖、第1G圖、第1I圖、第1K圖、第1M圖、第1O圖、第1Q圖、第1S圖及第1U圖為橫截面視圖而第1B圖、第1D圖、第1F圖、第1H圖、第1J圖、第1L圖、第1N圖、第1P圖、第1R圖、第1T圖及第1V圖為頂視圖。
第2A圖及第2B圖為根據另一個實施例偏移TFT 200之橫截面及頂視示意圖。
第3A圖及第3B圖為根據另一個實施例偏移TFT 300之橫截面及頂視示意圖。
第4A圖及第4B圖為根據另一個實施例偏移TFT 400之橫截面及頂視示意圖。
為了促進瞭解，儘可能使用相同的元件符號來指稱圖式中相同的元件。考量到揭示於一個實施例中的元件，在沒有特定描述下可受益於使用在其他的實施例上。
102‧‧‧基板
104‧‧‧閘極電極
106‧‧‧閘極介電層
108‧‧‧通道半導體層
116‧‧‧第一電極
118‧‧‧圖案化之第一介電層
120‧‧‧圖案化之第二介電層
122‧‧‧間隔物/間隔層

Claims (19)

  1. 一種薄膜電晶體，包括：一閘極電極，設置於一基板上；一閘極介電層，設置於該閘極電極上方；一通道半導體層，設置於該閘極介電層上方；一第一電極，設置於該通道半導體層上方且至少部分定義一通孔，其中該第一電極為一源極電極或一汲極電極兩者任一；以及一第二電極，設置於該通道半導體層上方，該第二電極於該通孔內且於該第一電極之至少一部分上方延伸，其中該第二電極為一源極電極或一汲極電極兩者任一。
  2. 如請求項1所述之薄膜電晶體，其中該通道半導體層包括一金屬氧化物或一金屬氮氧化物。
  3. 如請求項2所述之薄膜電晶體，其中該通道半導體層包括銦、鎵及鋅。
  4. 如請求項2所述之薄膜電晶體，其中該通道半導體層包括氮氧化鋅。
  5. 如請求項1所述之薄膜電晶體，更包括一間隔物層，該間隔物層設置於該第一電極與該通道半導體層上方，其中 該第二電極係至少部分設置於該間隔物層上方。
  6. 如請求項1所述之薄膜電晶體，其中該閘極電極、該第一電極與該第二電極之至少一部分係垂直對齊。
  7. 一種薄膜電晶體，包括：一閘極電極，設置於一基板上；一閘極介電層，設置於該閘極電極上方；一通道半導體層，設置於該閘極介電層上方；一第一電極，設置於該通道半導體層上方且至少部分定義一通孔；一第二電極，設置於該通道半導體層上方，該第二電極於該通孔內且於該第一電極之至少一部分上方延伸；一第一介電層，設置於該第一電極上方；一第二介電層，設置於該第一介電層上方，其中該第一電極、該第一介電層及該第二介電層形成有一通孔穿過該第一電極、該第一介電層及該第二介電層以曝露出該通道半導體層，其中該通孔以該第一電極、該第一介電層、該第二介電層及該通道半導體層之邊緣為界；一間隔物層，設置於該第一電極、該第一介電層、該第二介電層及該曝露之通道半導體層之該等邊緣上；一第一控制半導體層，設置於該通道半導體層及該間隔物層上方；以及一第二控制半導體層，設置於該第一控制半導體層上 方。
  8. 如請求項7所述之薄膜電晶體，其中該通道半導體層與該第二控制半導體層包括不同材料。
  9. 如請求項8所述之薄膜電晶體，其中該第一控制半導體層與該第二控制半導體層包括不同材料。
  10. 如請求項9所述之薄膜電晶體，其中該第一介電層與該第二介電層包括不同材料。
  11. 一種薄膜電晶體，包括：一閘極電極；一第一電極，設置於該閘極電極上方且與該閘極電極分隔開，其中該第一電極為一源極電極或一汲極電極兩者任一；以及一第二電極，設置於該第一電極上方，其中該第二電極與該閘極電極分隔開，其中該第二電極為一源極電極或一汲極電極兩者任一，其中該閘極電極、該第一電極與該第二電極之至少一部分係垂直對齊。
  12. 如請求項11所述之薄膜電晶體，更包括一半導體層， 該半導體層設置於該閘極電極與該第一電極之間。
  13. 如請求項12所述之薄膜電晶體，其中該半導體層包括銦、鎵及鋅。
  14. 如請求項12所述之薄膜電晶體，其中該半導體層包括氮氧化鋅。
  15. 一種薄膜電晶體，包括：一閘極電極；一第一電極，設置於該閘極電極上方；以及一第二電極，設置於該第一電極上方，其中該第一電極之至少一部分環繞設置於該第一電極與該第二電極之間的一半導體層之至少一部分。
  16. 一種薄膜電晶體製造方法，該方法包括以下步驟：於一閘極電極上方沉積一閘極介電層；於該閘極介電層上方形成一通道半導體層；於該通道半導體層上方形成一第一電極，其中該第一電極為一源極電極或一汲極電極兩者任一；以及於該通道半導體層上方且於該第一電極之至少一部分上方形成一第二電極，其中該第二電極為一源極電極或一汲極電極兩者任一。
  17. 如請求項16所述之方法，其中該通道半導體層包括銦、鎵及鋅。
  18. 如請求項16所述之方法，其中該通道半導體層包括氮氧化鋅。
  19. 如請求項16所述之方法，其中該第一電極環繞該通道半導體層之至少一部分。
TW101107052A 2011-03-02 2012-03-02 偏移電極ｔｆｔ架構 TWI555200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161448429P 2011-03-02 2011-03-02
US13/289,033 US8669552B2 (en) 2011-03-02 2011-11-04 Offset electrode TFT structure

Publications (2)

Publication Number Publication Date
TW201246531A TW201246531A (en) 2012-11-16
TWI555200B true TWI555200B (zh) 2016-10-21

Family

ID=46752763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107052A TWI555200B (zh) 2011-03-02 2012-03-02 偏移電極ｔｆｔ架構

Country Status (5)

Country Link
US (2) US8669552B2 (zh)
KR (1) KR101960889B1 (zh)
CN (1) CN103403873B (zh)
TW (1) TWI555200B (zh)
WO (1) WO2012118899A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008761A1 (en) * 2012-06-05 2014-01-09 Applied Materials, Inc. High density capacitors utilizing thin film semiconductor layers
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
KR102227637B1 (ko) 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
US9117914B1 (en) * 2014-03-06 2015-08-25 Eastman Kodak Company VTFT with polymer core
US9123815B1 (en) * 2014-03-06 2015-09-01 Eastman Kodak Company VTFTs including offset electrodes
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104167449B (zh) 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN104916546B (zh) 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN110383490A (zh) 2017-03-31 2019-10-25 英特尔公司 用于晶体管的栅极
WO2019005094A1 (en) * 2017-06-30 2019-01-03 Intel Corporation THIN FILM TRANSISTOR WITH LOW CONTACT RESISTANCE
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
KR102122445B1 (ko) * 2018-11-29 2020-06-15 동아대학교 산학협력단 저전압 구동형 발광 트랜지스터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
US20100301340A1 (en) * 2009-06-01 2010-12-02 Ishiang Shih Thin film transistors and arrays

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668391A (en) 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
KR100542310B1 (ko) 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
US6107660A (en) 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
US6509586B2 (en) * 2000-03-31 2003-01-21 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
GB0111424D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv Electronic devices comprising thin film transistors
CN1186821C (zh) * 2001-10-24 2005-01-26 瀚宇彩晶股份有限公司 双垂直通道薄膜晶体管及其制造方法
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
US6995053B2 (en) 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
GB0400997D0 (en) 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
WO2006038504A1 (ja) 2004-10-04 2006-04-13 Matsushita Electric Industrial Co., Ltd. 縦型電界効果トランジスタおよびその製造方法
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
TWI300251B (en) 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
KR101326135B1 (ko) * 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008135259A (ja) 2006-11-28 2008-06-12 Toppan Printing Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
CN101826530A (zh) * 2009-03-05 2010-09-08 友达光电股份有限公司 垂直配向式像素结构及其制造方法
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
US20100301340A1 (en) * 2009-06-01 2010-12-02 Ishiang Shih Thin film transistors and arrays

Also Published As

Publication number Publication date
US20140145186A1 (en) 2014-05-29
WO2012118899A2 (en) 2012-09-07
CN103403873B (zh) 2016-08-10
KR101960889B1 (ko) 2019-03-21
US20120223303A1 (en) 2012-09-06
US8669552B2 (en) 2014-03-11
KR20140010100A (ko) 2014-01-23
WO2012118899A3 (en) 2012-12-06
CN103403873A (zh) 2013-11-20
TW201246531A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
TWI555200B (zh) 偏移電極ｔｆｔ架構
US10192992B2 (en) Display device
US11594639B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
EP2634812B1 (en) Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20100044699A1 (en) Thin film transistor and method of fabricating the same
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2007220818A (ja) 薄膜トランジスタ及びその製法
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
US20180061867A1 (en) Methods of protecting semiconductor oxide channel in hybrid tft process flow
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
US20240113191A1 (en) Vertical thin film transistor with dual gate electrodes
TW201631779A (zh) 半導體裝置及其製造方法
KR20200121478A (ko) 이중 소스층을 가지는 박막 트랜지스터 및 그 제조 방법
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법
KR20110069403A (ko) 듀얼 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법