KR20180025882A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20180025882A
KR20180025882A KR1020180022042A KR20180022042A KR20180025882A KR 20180025882 A KR20180025882 A KR 20180025882A KR 1020180022042 A KR1020180022042 A KR 1020180022042A KR 20180022042 A KR20180022042 A KR 20180022042A KR 20180025882 A KR20180025882 A KR 20180025882A
Authority
KR
South Korea
Prior art keywords
channel region
gas
active layer
gate electrode
metal precursor
Prior art date
Application number
KR1020180022042A
Other languages
English (en)
Inventor
김재호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020180022042A priority Critical patent/KR20180025882A/ko
Publication of KR20180025882A publication Critical patent/KR20180025882A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02581Transition metal or rare earth elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 징크옥사이드(Zinc Oxide; ZnO)를 포함하는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 활성층은 게이트 전극 측에 형성되는 프론트 채널 영역; 및 소오스 전극 및 드레인 전극 측에 형성되는 백 채널 영역;을 포함하고, 상기 프론트 채널 영역은 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 형성하고, 상기 백 채널 영역은 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 형성한다.

Description

박막 트랜지스터 및 그 제조 방법{Thin film transistor and method of manufacturing the same}
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 징크옥사이드(Zinc Oxide; ZnO)를 포함하는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
이러한 박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 영역을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물 물질이 최근에 많이 연구되고 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기전도도가 우수한 결정질 박막을 활성층에 적용하는 것이 바람직하다.
이러한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. 따라서, ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In), 갈륨(Ga), 주석(Sn) 등을 도핑하여 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선하고자 하는 연구가 활발히 진행되고 있다.
JP 2008-276212 A KR 10-2009-0101828 A KR 10-2010-0002503 A KR 10-2010-0048925 A
본 발명은 높은 이동도를 가지며 안정성을 향상시킬 수 있는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 서로 다른 불순물을 도핑하여 전도성이 다른 적어도 두층의 금속 산화물 박막을 형성하고, 이를 활성층으로 이용함으로써 높은 이동도를 가지며 안정성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서, 상기 활성층은, 상기 게이트 전극 측에 형성되는 프론트 채널 영역; 및 상기 소오스 전극 및 드레인 전극 측에 형성되는 백 채널 영역;을 포함한다.
상기 프론트 채널 영역은 인듐 및 갈륨이 도핑된 징크옥사이드(IGZO) 또는 하프늄 및 인듐이 도핑된 징크옥사이드(HIZO) 또는 인듐이 도핑된 징크옥사이드(IZO)로 형성되고, 상기 백 채널 영역은 갈륨이 도핑된 징크옥사이드(GZO) 또는 하프늄이 도핑된 징크옥사이드(GZO)로 형성될 수 있다.
상기 백 채널 영역은 상기 프론트 채널 영역보다 낮은 전도성을 가지고, 상기 활성층은, 상기 프론트 채널 영역과 백 채널 영역 사이에 형성되고, 불순물이 도핑되지 않는 벌크 영역;을 더 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서, 상기 활성층은, 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 형성되는 프론트 채널 영역; 상기 금속 전구체 및 반응 가스를 유입하여 형성하되, 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 형성하되는 벌크 영역; 및 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 형성하는 백 채널 영역;을 포함한다.
상기 프론트 채널 영역은 제1 두께로 형성되며, 상기 벌크 영역은 상기 제1 두께보다 두꺼운 제2 두께로 형성되며, 상기 백 채널 영역은 상기 제2 두께보다 얇고, 상기 제1 두께와 같거나 다른 제 3 두께로 형성될 수 있다.
또한, 본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서, 상기 활성층은, 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성되는 프론트 채널 영역; 및 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성되는 백 채널 영역을 포함하고, 상기 제1 불순물 가스는 인듐 가스에 갈륨 가스 또는 하프늄 가스가 혼합된 가스를 포함하고, 상기 제2 불순물 가스는 갈륨 가스 또는 하프늄 가스를 포함한다.
상기 프론트 채널 영역은 비정질 상으로 형성되고, 상기 벌크 영역은 비정질 상 또는 결정질 상으로 형성되며, 상기 백 채널 영역은 비정질 상으로 형성될 수 있다.
한편, 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 게이트 절연막 상에 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 프론트 채널 영역을 형성하는 단계; 상기 프론트 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 프론트 채널 영역보다 낮은 전도성을 가지는 벌크 영역을 형성하는 단계; 및 상기 벌크 영역 상에 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 벌크 영역보다 낮은 전도성을 가지는 백 채널 영역을 형성하는 단계;를 포함한다.
또한, 한편, 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 기판이 제공되는 단계; 상기 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 드레인 전극 상에 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 소오스 전극 및 드레인 전극 상에 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 백 채널 영역을 형성하는 단계; 및 상기 백 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 백 채널 영역보다 높은 전도성을 가지는 벌크 영역을 형성하는 단계; 및 상기 백 채널 영역 상에 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 프론트 채널 영역을 형성하는 단계;를 포함한다.
상기 금속 전구체로 아연을 사용하고, 상기 반응 가스로 산소를 포함하는 가스를 사용하고, 상기 제1 불순물 가스로 인듐 및 갈륨의 혼합 가스 또는 하프늄 및 인듐의 혼합 가스 또는 인듐 가스를 사용하고, 상기 제2 불순물 가스로 갈륨 가스 또는 하프늄 가스를 사용할 수 있다.
본 발명의 실시 예들은 전도성이 다른 적어도 2개의 층으로 활성층을 형성하는데, 금속 산화물 박막에 불순물의 도핑 여부 또는 도핑 불순물에 따라 프론트 채널 영역이 포함되고, 벌크 영역 또는 백 채널 영역의 적어도 어느 하나가 포함되어 활성층이 형성된다.
본 발명에 의하면, 프론트 채널 영역이 벌크 영역 및 백 채널 영역보다 전도성이 우수한 특성을 갖고, 이를 게이트 전극 측에 인접하게 형성함으로써 박막 트랜지스터의 동작 속도를 향상시킬 수 있다.
또한, 벌크 영역 및 백 채널 영역은 안정성을 향상시키고 전하의 이동을 방지할 수 있고, 이를 소오스/드레인 전극 측에 인접하게 형성함으로써 박막 트랜지스터의 안정성을 향상시킬 수 있다.
결과적으로, 전도성이 다른 적어도 2개의 층으로 활성층을 형성함으로써 고속 동작이 가능하고 안정성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 4는 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 5는 본 발명의 또다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 6은 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 7 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다.
기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a)과 백 채널 영역(130b)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 나머지 영역은 백 채널 영역(130b)이 된다. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 따라서, 프론트 채널 영역(130a)은 이동도가 우수한 물질, 즉 전도성이 우수한 물질로 형성한다. 이와 반대로, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. 따라서, 백 채널 영역(130b)은 전하 이동을 방지할 수 있는 물질, 즉 전도성이 프론트 채널 영역(130a)보다 낮은 물질로 형성된다.
이렇게 활성층(130)을 프론트 채널 영역(130a)과 백 채널 영역(130b)으로 형성하기 위해 본 발명에서는 금속 산화물 박막에 서로 다른 불순물을 도핑한다. 즉, 두께 방향으로 조성비가 다른 금속 산화물 박막으로 형성된다. 예를 들어, 활성층(130)은 ZnO를 이용하여 형성할 수 있는데, 프론트 채널 영역(130a)은 인듐(In) 및 갈륨(Ga)을 도핑하거나, 하프늄(Hf) 및 인듐을 도핑하거나, 또는 인듐을 도핑하여 형성할 수 있고, 백 채널 영역(130b)은 갈륨 또는 하프늄을 도핑하여 형성할 수 있다. 따라서, 프론트 채널 영역(130a)은 인듐 및 갈륨이 도핑된 징크옥사이드, 즉 인듐갈륨징크옥사이드(IGZO), 하프늄 및 인듐이 도핑된 징크옥사이드, 즉 하프늄인듐징크옥사이드(HIZO) 또는 인듐이 도핑된 징크옥사이드, 즉 인듐징크옥사이드(IZO)로 형성할 수 있다. 그리고, 백 채널 영역(130b)은 갈륨이 도핑된 징크옥사이드, 즉 갈륨징크옥사이드(GZO) 또는 하프늄이 도핑된 징크옥사이드, 즉 하프늄징크옥사이드(HZO)로 형성할 수 있다.
이렇게 프론트 채널 영역(130a)에 인듐과 갈륨을 도핑하거나, 인듐과 하프늄을 도핑하거나, 또는 인듐을 도핑함으로써 불순물이 최외각 전자 궤도가 겹치게 되어 밴드 전도 메커니즘에 의한 전기전도가 이루어지게 되어 전하 이동도가 향상될 수 있다. 또한, 프론트 채널 영역(130a)을 형성하기 위해 상기 불순물을 도핑함으로써 비정질 상이 유도되어 균일성이 우수한 박막 트랜지스터를 제조할 수 있다. 이러한 프론트 채널 영역(130a)은 5∼50Å 이하의 두께로 형성할 수 있으며, 원자층 증착(ALD) 공정으로 형성할 수 있다.
한편, 백 채널 영역(130b)은 하프늄 또는 갈륨을 도핑하여 형성함으로써 비정질 상이 유도될 뿐만 아니라 전하의 수를 조절할 수 있게 된다. 즉, ZnO 박막의 전하는 주로 산소 결핍에 의해 생성되는데, 산소 농도의 조절만으로는 적절한 전하의 수를 제어하기 어렵기 때문에 3족 원소인 갈륨 또는 4족 원소인 하프늄을 도핑하여 전하의 수를 적절하게 제어할 수 있다. 한편, 백 채널 영역(130b)을 형성하기 위해 갈륨 또는 하프늄 대신에 주석(Sn) 또는 알루미늄(Al) 등을 도핑할 수도 있다. 또한, 백 채널 영역(130b)은 200∼300Å의 두께로 형성하며, 고속 증착을 위해 화학기상증착(CVD) 공정으로 형성할 수도 있다.
소오스 전극(140a) 및 드레인 전극(140b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. 소오스 전극(140a) 및 드레인 전극(140b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(140a) 및 드레인 전극(140b)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 금속 산화물에 인듐 및 갈륨을 도핑하거나, 하프늄 및 인듐을 도핑하거나, 인듐을 도핑하여 프론트 채널 영역(130a)을 형성하고, 금속 산화물에 갈륨을 도핑하거나, 하프늄을 도핑하여 백 채널 영역(103b)을 형성하여 활성층(130)을 형성할 수 있다. 따라서, 전하 농도가 높아 이동도가 우수하고, 전기전도도가 우수한 프론트 채널 영역(130a)을 형성함으로써 고속 소자를 구현할 수 있으며, 백 채널 영역(130b)을 비정질 상으로 형성함으로써 안정성을 향상시킬 수 있다. 즉, 본 발명은 활성층(130)을 서로 다른 불순물이 도핑된 프론트 채널 영역(130a) 및 백 채널 영역(130b)이 적층되도록 형성함으로써 고속 및 안정성이 우수한 박막 트랜지스터를 제조할 수 있다.
도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 스태거드 타입(staggered type)의 탑 게이트(top gate)형 박막 트랜지스터의 단면도이다.
도 2를 참조하면, 본 발명의 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 여기서, 활성층(130)은 프론트 채널 영역(130a)과 백 채널 영역(130b)을 포함하는데, 프론트 채널 영역(130a)은 게이트 전극(110) 측에 형성되고, 백 채널 영역(130b)은 소오스 전극(140a) 및 드레인 전극(140b) 측에 형성된다. 따라서, 활성층(130)은 백 채널 영역(130b)과 프론트 채널 영역(130a)이 적층되어 형성된다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다. 활성층(130)은 프론트 채널 영역(130a)과 벌크 영역(130c)이 적층 형성된다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a) 및 벌크 영역(130c)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 벌크 영역(130c)은 프론트 채널 영역(130a) 이외의 나머지 영역으로 형성된다. 프론트 채널 영역(130a)은 전하 이동도를 향상시키고, 벌크 영역(130c)은 안정성을 향상시킬 수 있도록 형성된다. 이를 위해 벌크 영역(130c)은 예를 들어 비정질 상으로 형성할 수 있다.
벌크 영역(130c)은 징크옥사이드 등의 금속 산화물 박막으로 형성될 수 있다. 즉, 벌크 영역(130c)은 불순물이 도핑되지 않은 금속 산화물 박막으로 형성될 수 있다. 이에 따라 벌크 영역(130c)은 프론트 채널 영역(130a)보다 전도성이 낮게 형성된다. 또한, 벌크 영역(130c)은 화학기상증착 공정을 이용하여 200∼300Å의 두께로 형성할 수 있으며, 비정질 상 또는 결정질 상으로 형성할 수 있다.
도 4는 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 스태거드 타입(staggered type)의 탑 게이트(top gate)형 박막 트랜지스터의 단면도이다.
도 4를 참조하면, 본 발명의 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 여기서, 활성층(130)은 프론트 채널 영역(130a)과 벌크 영역(130c)을 포함하는데, 프론트 채널 영역(130a)은 게이트 전극(110) 측에 형성되고, 벌크 영역(130c)은 소오스 전극(140a) 및 드레인 전극(140b) 측에 형성된다. 따라서, 활성층(130)은 벌크 영역(130c)과 프론트 채널 영역(130a)이 적층되어 형성된다.
도 5는 본 발명의 또다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 기판(100)상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상부에 형성되며 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)을 포함하는 활성층(130)과, 활성층(130) 상부에서 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 백 채널 영역(130b)은 소오스 전극(140a) 및 드레인 전극(140b)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성된다. 또한, 벌크 영역(130c)은 프론트 채널 영역(130a)과 벌크 영역(130b) 사이에 형성되며, 이들 영역을 제외한 활성층(130)의 나머지 영역이 벌크 영역(130b)이 된다.
이렇게 활성층(130)을 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)으로 형성하기 위해 본 발명에서는 금속 산화물 박막에 서로 다른 불순물을 도핑하여 프론트 채널 영역(130a) 및 백 채널 영역(130b)을 형성하고, 벌크 영역(130c)은 불순물을 도핑하지 않은 금속 산화물 박막으로 형성할 수 있다. 예를 들어 활성층(130)은 ZnO를 이용하여 형성할 수 있는데, 프론트 채널 영역(130a)은 인듐(In) 및 갈륨(Ga)을 도핑하거나, 하프늄(Hf) 및 인듐을 도핑하거나 또는 인듐을 도핑하여 형성할 수 있고, 벌크 영역(130c)은 불순물을 도핑하지 않고 형성살 수 있으며, 백 채널 영역(130b)은 갈륨 또는 하프늄을 도핑하여 형성할 수 있다. 여기서, 프론트 채널 영역(130a)은 전하 이동도를 향상시키고, 백 채널 영역(130b)은 전하 이동을 방지하게 된다. 또한, 벌크 영역(130c)은 안정성을 향상시킬 수 있도록 형성하는데, 이를 위해 예를 들어 비정질 상으로 형성할 수 있다. 따라서, 프론트 채널 영역(130a)은 벌크 영역(130c)보다 전도성이 높고, 벌크 영역(130c)은 백 채널 영역(130b)보다 전도성이 높게 형성된다.
한편, 프론트 채널 영역(130a)은 원자층 증착 공정을 이용하여 5∼50Å의 두께로 형성할 수 있다. 또한, 벌크 영역(130c)은 화학기상증착 공정을 이용하여 200∼300Å의 두께로 형성할 수 있으며, 비정질 상 또는 결정질 상으로 형성할 수 있다. 그리고, 백 채널 영역(130b)은 원자층 증착 공정 또는 화학기상증착 공정을 이용하여 5∼50Å의 두께로 형성할 수 있으며, 비정질 상으로 형성하는 것이 바람직하다.
도 6은 본 발명의 또다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 탑 게이트형 박막 트랜지스터의 활성층(130)으로 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)이 적층 형성된다.
도 6을 참조하면, 본 발명의 또다른 변형 예에 따른 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성되며 백 채널 영역(130b), 벌크 영역(130c) 및 프론트 채널 영역(130a)이 적층된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 즉, 탑 게이트형 박막 트랜지스터는 게이트 전극(110)이 상부에 형성되고 소오스 전극(140a) 및 드레인 전극(140b)이 하부에 형성되기 때문에 활성층(130)은 하부에 백 채널 영역(130b)이 형성되고, 그 상부에 벌크 영역(130c) 및 프론트 채널 영역(130a)이 형성된다.
한편, 상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다.
도 7 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도로서, 버텀 게이트형 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.
도 7을 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.
도 8을 참조하면, 게이트 절연막(120)을 포함한 전체 상부에 제 1 금속 산화물 반도체막(132)을 형성한다. 제 1 금속 산화물 반도체막(132)은 예를 들어 원자층 증착 공정으로 형성할 수 있다. 여기서, 제 1 금속 산화물 반도체막(132)은 금속 전구체와 반응 가스, 그리고 제 1 불순물 가스를 유입하여 형성할 수 있다. 금속 전구체로는 예를 들어 Zn를 이용할 수 있고, 반응 가스로는 산소를 포함하는 가스를 이용할 수 있다. 또한, 제 1 불순물 가스로는 인듐 및 갈륨의 혼합 가스, 하프늄 및 인듐의 혼합 가스, 인듐 가스의 어느 하나를 이용할 수 있다. 또한, 제 1 금속 산화물 반도체막(132)을 원자층 증착 공정으로 형성하기 위해 금속 전구체 및 제 1 불순물 가스의 공급 및 퍼지, 반응 가스의 공급 및 퍼지를 복수회 반복한다. 이러한 제 1 금속 산화물 반도체막(132)은 예를 들어 5∼50Å의 두께로 형성할 수 있다.
도 9를 참조하면, 제 1 금속 산화물 반도체막(132) 상부에 제 2 금속 산화물 반도체막(134)을 형성한다. 제 2 금속 산화물 반도체막(134)은 금속 전구체와 반응 가스, 그리고 제 2 불순물 가스를 유입하여 형성할 수 있다. 여기서, 금속 전구체로는 예를 들어 Zn를 이용할 수 있고, 반응 가스로는 산소를 포함하는 가스를 이용할 수 있다. 또한, 제 2 불순물 가스로는 인듐, 갈륨, 주석 또는 알루미늄의 어느 하나를 이용할 수 있다. 즉, 제 2 금속 산화물 반도체막(134)은 제 1 금속 산화물 반도체막(132)과 동일한 금속 전구체 및 반응 가스를 이용하고, 다른 불순물 가스를 이용하여 형성할 수 있다. 또한, 제 2 금속 산화물 반도체막(134)은 공정 속도를 빠르게 진행하기 위해 화학기상증착 공정으로 형성하는 것이 바람직하다. 즉, 금속 전구체, 반응 가스 및 제 2 불순물 가스를 동시에 공급하여 제 1 금속 산화물 반도체막(132) 상에 제 2 금속 산화물 반도체막(134)을 형성할 수 있다. 이러한 제 2 금속 산화물 반도체막(134)은 예를 들어 200∼300Å의 두께로 형성할 수 있다. 여기서, 제 1 및 제 2 금속 산화물 반도체막(132, 134)는 동일 반응 챔버에서 인시투로 형성할 수 있는데, 이를 위해 원자층 증착 공정과 화학기상증착 공정이 가능한 반응 챔버를 이용할 수 있다. 예를 들어 복수의 기판(100)이 안착될 수 있는 서셉터가 회전할 수 있도록 구비되고, 금속 전구체 및 불순물 가스, 퍼지 가스, 반응 가스, 퍼지 가스를 각각 분사하는 적어도 4개의 분사기가 구비되어 서셉터가 회전하면서 각 분사기에서 분사되는 가스에 의해 원자층 증착이 가능하고, 적어도 두 분사기로부터 금속 전구체 및 불순물 가스, 그리고 반응 가스가 분사되도록 함으로써 화학기상증착 공정이 가능하게 된다.
도 10을 참조하면, 제 1 및 제 2 금속 산화물 반도체막(132 및 134)이 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 따라서, 활성층(130)은 프론트 채널 영역(130a)과 백 채널 영역(130b)이 적층된 구조로 형성된다. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(140a) 및 드레인 전극(140b)을 형성한다. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소오스 전극(140a) 및 드레인 전극(140b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다.
한편, 상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 활성층(130)용 제 2 금속 산화물 반도체막(134), 소오스/드레인 전극(140a 및 140b)용 제 2 도전층을 CVD법에 의해 형성하는 경우를 예를들어 설명하였으나, CVD 이외에 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수 있다. 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 활성층
130a : 프론트 채널 영역 130b : 백 채널 영역
130c : 벌크 영역 140a : 소오스 전극
140b : 드레인 전극

Claims (10)

  1. 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서,
    상기 활성층은,
    상기 게이트 전극 측에 형성되는 프론트 채널 영역; 및
    상기 소오스 전극 및 드레인 전극 측에 형성되는 백 채널 영역;을 포함하는 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 프론트 채널 영역은 인듐 및 갈륨이 도핑된 징크옥사이드(IGZO) 또는 하프늄 및 인듐이 도핑된 징크옥사이드(HIZO) 또는 인듐이 도핑된 징크옥사이드(IZO)로 형성되고,
    상기 백 채널 영역은 갈륨이 도핑된 징크옥사이드(GZO) 또는 하프늄이 도핑된 징크옥사이드(GZO)로 형성되는 박막 트랜지스터.
  3. 청구항 1에 있어서,
    상기 백 채널 영역은 상기 프론트 채널 영역보다 낮은 전도성을 가지고,
    상기 활성층은,
    상기 프론트 채널 영역과 백 채널 영역 사이에 형성되고, 불순물이 도핑되지 않는 벌크 영역;을 더 포함하는 박막 트랜지스터.
  4. 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서,
    상기 활성층은,
    금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 형성되는 프론트 채널 영역;
    상기 금속 전구체 및 반응 가스를 유입하여 형성하되, 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 형성하는 벌크 영역; 및
    상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 형성하는 백 채널 영역;을 포함하는 박막 트랜지스터.
  5. 청구항 4에 있어서,
    상기 프론트 채널 영역은 제1 두께로 형성되며,
    상기 벌크 영역은 상기 제1 두께보다 두꺼운 제2 두께로 형성되며,
    상기 백 채널 영역은 상기 제2 두께보다 얇고, 상기 제1 두께와 같거나 다른 제 3 두께로 형성되는 박막 트랜지스터.
  6. 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서,
    상기 활성층은,
    금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성되는 프론트 채널 영역; 및
    상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성되는 백 채널 영역을 포함하고,
    상기 제1 불순물 가스는 인듐 가스에 갈륨 가스 또는 하프늄 가스가 혼합된 가스를 포함하고,
    상기 제2 불순물 가스는 갈륨 가스 또는 하프늄 가스를 포함하는 박막 트랜지스터.
  7. 청구항 6에 있어서,
    상기 프론트 채널 영역은 비정질 상으로 형성되고,
    상기 벌크 영역은 비정질 상 또는 결정질 상으로 형성되며,
    상기 백 채널 영역은 비정질 상으로 형성되는 박막 트랜지스터.
  8. 기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 활성층을 형성하는 단계는,
    상기 게이트 절연막 상에 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 프론트 채널 영역을 형성하는 단계;
    상기 프론트 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 프론트 채널 영역보다 낮은 전도성을 가지는 벌크 영역을 형성하는 단계; 및
    상기 벌크 영역 상에 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 벌크 영역보다 낮은 전도성을 가지는 백 채널 영역을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  9. 기판이 제공되는 단계; 상기 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 드레인 전극 상에 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 활성층을 형성하는 단계는,
    상기 소오스 전극 및 드레인 전극 상에 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 화학 기상 증착 공정으로 백 채널 영역을 형성하는 단계;
    상기 백 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학 기상 증착 공정으로 상기 백 채널 영역보다 높은 전도성을 가지는 벌크 영역을 형성하는 단계; 및
    상기 벌크 영역 상에 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 상기 벌크 영역보다 높은 전도성을 가지는 프론트 채널 영역을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 금속 전구체로 아연을 사용하고,
    상기 반응 가스로 산소를 포함하는 가스를 사용하고,
    상기 제1 불순물 가스로 인듐 및 갈륨의 혼합 가스 또는 하프늄 및 인듐의 혼합 가스 또는 인듐 가스를 사용하고,
    상기 제2 불순물 가스로 갈륨 가스 또는 하프늄 가스를 사용하는 박막 트랜지스터의 제조 방법.
KR1020180022042A 2018-02-23 2018-02-23 박막 트랜지스터 및 그 제조 방법 KR20180025882A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180022042A KR20180025882A (ko) 2018-02-23 2018-02-23 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180022042A KR20180025882A (ko) 2018-02-23 2018-02-23 박막 트랜지스터 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170047387A Division KR101833951B1 (ko) 2017-04-12 2017-04-12 박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180025882A true KR20180025882A (ko) 2018-03-09

Family

ID=61727964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180022042A KR20180025882A (ko) 2018-02-23 2018-02-23 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20180025882A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260478A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 전력 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260478A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 전력 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US20140252350A1 (en) Thin film transistor and method of manufacturing the same
TWI417937B (zh) 半導體元件(六)
US9087907B2 (en) Thin film transistor and method of manufacturing the same
US7282782B2 (en) Combined binary oxide semiconductor device
KR101812702B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
JP2007529118A (ja) 複合酸化物を含むチャネルを有する半導体デバイス
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2014507794A (ja) 薄膜トランジスタ及びその製造方法
JP2007529119A (ja) 複合金属酸化物を含むチャネルを有する半導体デバイス
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
US20220278234A1 (en) Thin film transistor
KR101833951B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20170142982A (ko) 박막 트랜지스터의 제조 방법
KR20160060848A (ko) 박막 트랜지스터 및 그 제조 방법
KR101761804B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102584243B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR20180025882A (ko) 박막 트랜지스터 및 그 제조 방법
US10475933B1 (en) Method for preparing layered metal oxide field effect material
KR101827514B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110105542A (ko) 박막 트랜지스터 및 그 제조 방법
KR20210052974A (ko) 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application