TWI417937B - 半導體元件（六） - Google Patents

半導體元件（六） Download PDF

Info

Publication number
TWI417937B
TWI417937B TW094106260A TW94106260A TWI417937B TW I417937 B TWI417937 B TW I417937B TW 094106260 A TW094106260 A TW 094106260A TW 94106260 A TW94106260 A TW 94106260A TW I417937 B TWI417937 B TW I417937B
Authority
TW
Taiwan
Prior art keywords
group
component
oxide
channel
gate
Prior art date
Application number
TW094106260A
Other languages
English (en)
Other versions
TW200534370A (en
Inventor
Randy Hoffman
Gregory S Herman
Peter Mardilovich
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200534370A publication Critical patent/TW200534370A/zh
Application granted granted Critical
Publication of TWI417937B publication Critical patent/TWI417937B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

半導體元件（六） 發明領域
本發明係有關於半導體元件。
 發明背景
半導體元件係用於各式電子元件當中。舉例來說，薄膜電晶體技術可用於液晶顯示(LCD)螢幕。某些種類的薄膜電晶體由於載流子遷移率低的緣故具有相當慢的轉換速度。在一些應用中，例如LCD螢幕，使用轉換速度相當慢的薄膜電晶體會使得很難精確地回應動作。
 發明概要
一種半導體元件，其包含：一汲極；一源極；一通道和該汲極與源極接觸，其中該通道包括一或多個具通式Ax Bx Ox 的化合物，其中各個A係選自於Ga、In群組，各個B係選自於Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數且A與B各不相同；一閘極；以及一閘極介電層位於該閘極與通道之間。
 較佳實施例之詳細說明
本揭示內容的例示具體例包括含有多成份氧化物半導體的半導體元件，例如電晶體。此外，本揭示內容的例示具體例說明包含多成份氧化物半導體的電晶體所擁有的特性，譬如光學透明性及電性能。例示具體例包括含有多成份通道的半導體元件，該多成份通道包括至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子，以形成各式各樣的二、三、四與五成份氧化物半導體薄膜。在一些例示具體例中，通道可包括多成份氧化物，其可包括非晶形、單相晶態或混相晶態。本案所使用的多成份氧化物與多成份氧化物材料等詞係意圖表示可包括由元素週期表第13族（CAS的IIIA族）與第14族（CAS的IVA族）金屬陽離子所形成的二、三、四與五成份氧化物材料之氧化物材料系統。
除非另有指明，否則在說明書及申請專利範圍內所有表示成份用量、反應條件等等的數字係欲被理解為在所有情況下皆可以「約」一詞來修飾。因此，除非另有相反表示，否則在以下說明書及隨附申請專利範圍中所列的數值參數為可隨著本揭示內容企圖獲得的所欲特性而改變的估計值。極不希望且並不試圖限制均等論應用至申請專利範圍之範疇，但各數值參數應至少以記述的有意義位數且應用常見的四捨五入技術來解讀。
應暸解到各式半導體元件可被運用在本揭示內容的各式具體例中，亦即，場效電晶體（包括薄膜電晶體）、主動矩陣式顯示器、邏輯反向器與放大器。第1A－1F圖例示各種半導體元件的具體例，例如薄膜電晶體。該等薄膜電晶體可為任何種類，舉例來說，包括但不限於：水平、垂直、共面電極、交錯電極、頂閘極、底閘極、單閘極與雙閘極。
本案所使用之共面電極構形指的是源極與汲極電極係位於作為閘極之通道的同側上的電晶體結構。交錯電極構形指的是源極與汲極電極係位於作為閘極之通道的反側上的電晶體結構。
第1A與1B圖例示底閘極電晶體的具體例，第1C與1D圖例示頂閘極電晶體的具體例，第1E與1F圖例示雙閘極電晶體的具體例。在第1A－1D圖的各圖中，電晶體包括基材102、閘極104、閘極介電層106、通道108、源極110與汲極113。在第1A－1D圖的各圖中，閘極介電層106係位於閘極104和源極與汲極110、113之間，以便閘極介電層106將閘極104和源極與汲極110、113完全隔開。此外，在第1A－1D圖的各圖中，源極與汲極110、113係分開設置，藉此形成一位於源極與汲極110、113之間可插入通道108的區域。因此，在第1A－1D圖的各圖中，閘極介電層106係毗鄰通道108且將閘極104和源極與汲極110、113完全隔開。此外，在第1A－1D圖的各圖中，通道108係毗鄰閘極介電層106並介於源極與汲極110、113之間。
在各式具體例中，例如在第1E與1F圖所示的雙閘極電晶體具體例中，係例示兩閘極104－1、104－2及兩閘極介電層106－1、106－2。在該具體例中，閘極介電層106－1、106－2相對於通道108和源極與汲極110、113的位置以及閘極104－1、104－2相對於閘極介電層106－1、106－2的位置係依照與上述例示一閘極介電層與一閘極者相同的定位原則。即，閘極介電層106－1、106－2係設置於閘極104－1、104－2和源極與汲極110、113之間，以便閘極介電層106－1、106－2將閘極104－1、104－2和源極與汲極110、113完全隔開。
在第1A－1F圖的各圖中，插入源極與汲極110、113之間的通道108提供了源極與汲極110、113間一可控制的電路通道，所以當電壓施加至閘極104時，電荷可經由通道108而在源極與汲極110、113之間移動。施加於閘極104的電壓可改變通道108傳導電荷的能力，因此，通道108的電特性可經由施加電壓於閘極104來－至少部分地－控制。
薄膜電晶體具體例的更詳細說明係例示於第2圖。第2圖例示一例示底閘極薄膜電晶體200的截面圖。將可暸解到的是構成第2圖所描述的薄膜電晶體的不同層的構成材料及其形成方法可同樣地應用到描述於本案中的任何電晶體具體例，包括該等以第1A－1F圖描述者。而且，在各式具體例中，薄膜電晶體200可包括在許多元件－包括主動矩陣式顯示螢幕裝置、邏輯反向器與放大器－當中。薄膜電晶體200亦可包括於紅外線元件當中，其中亦使用透明組件。
如第2圖所示，薄膜電晶體200可包括一基材202、一毗鄰基材202的閘極204、一毗鄰閘極204的閘極介電層206以及一位於閘極介電層206、源極210與汲極213之間的通道208。在第2圖所示的具體例中，基材202包括玻璃。然而，基材202可包括任何適宜的基材材料或組成物以實施不同的具體例。
例示於第2圖中的基材202可包括一ITO（即銦－錫氧化物）塗層以形成閘極204層。然而，閘極204可使用任何數目的材料。該種材料可包括透明材料，例如n型摻雜In2 O3 、SnO2 或GaO等等。其他適宜的材料包括例如In、Sn、Ga、Zn、Al、Ti、Ag、Cu等等金屬。在第2圖所示的具體例中，閘極204厚度大約為200nm。閘極厚度可隨所使用的材料、元件種類及其他因素而有所不同。
第2圖所示的閘極介電層206亦可被塗覆塗層。雖然第2圖所示的閘極204與閘極介電層206係以未圖案化層塗覆，但閘極204與閘極介電層206可被圖案化。在各式具體例中，閘極介電層206可包括各式各樣具有可代表閘極介電質之絕緣特性的不同材料層。該種材料可包括五氧化二鉭(Ta2 O5 )、鈦酸鍶(ST)、鈦酸鍶鋇(BST)、鈦酸鉛鋯(PZT)、鉭酸鍶鉍(SBT)與鉭酸鍶鋯(BZT)、二氧化矽(SiO2 )、氮化矽(Si3 N4 )、氧化鎂(MgO)、氧化鋁(Al2 O3 )、氧化鉿(IV)(HfO2 )、氧化鋯(IV)(ZrO2)、各式各樣的有機介電材料等等。
在各式具體例中，閘極介電層206可使用Ta(OC2 H5 )5 與O2 於約430°C以低壓CVD方法沈積且可接著退火以降低洩漏電流特性。用來導入閘極介電層的其他方法可包括本案將會更詳細說明的各種CVD與濺鍍技術及原子層沈積、揮發等等。
在各式具體例中，源極210與汲極213係毗鄰閘極介電層206分開地設置。在第2圖所示的具體例中，源極與汲極210、213可用該等在討論閘極204時的相同材料來形成。在第2圖中，源極與汲極210、213係具厚度大約為200 nm。然而，厚度可隨所使用的材料組成、使用該材料的應用及其他因素而有所不同。源極與汲極材料的挑選可隨著使用該源極與汲極的應用、元件、系統等而有所不同。整體元件效能很可能隨著源極與汲極材料而有所改變。舉例來說，在實質上透明的薄膜電晶體係為所欲的元件中，源極、汲極與閘極的材料可依該效用來挑選。
在各式具體例中，通道208可由包括二、三、四與五成份氧化物的多成份氧化物材料來形成，該二、三、四與五成份氧化物係包括來自元素週期表第13族與第14族的金屬陽離子。本案所使用的多成份氧化物係意圖表示二、三、四與五成份氧化物，各成份係相異且各個多成份氧化物係具有至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子。因此，二成份氧化物可包括兩種金屬陽離子，一種來自第13族且一種來自第14族，而四成份氧化物可包括四種金屬陽離子，各金屬陽離子係相異且包括至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子。
在各式具體例中，通道可被描述為包括一或多個具有一通式的化合物。在各式具體例中，通式的特徵是一系列包括A、B、C、D、E（代表本案所述之陽離子）與O（氧原子）的字母。通式的特徵亦包含該系列字母的下標x，譬如Ax 。在通式中，除O以外的字母係意圖表示選自於一特定群組的金屬陽離子的身份，而下標則意圖表示選自於一特定群組的金屬陽離子的原子數目。舉例來說，若A代表金屬陽離子Ga，x代表數字2，則Ax 可包括Ga2 ，譬如兩個Ga原子。
此外，字母O代表氧原子，跟元素週期表的符號O一樣。因此，取決於衍生自一通式的化合物之計量關係，在該通式中O的下標－即Ox －係可隨著包括在任何特定通式中金屬陽離子原子的數目而改變。舉例來說，通式Ax Bx Ox 可包括二元金屬氧化物－具有下列計量關係的鎵－鉛氧化物：Ga2 Pb2 O5 ，其中O5 代表和此GaO與Pb2 O3 組合結合的氧原子數目。
在本案所述通式中，至少一分別來自第13族與第14族的金屬陽離子係包括於多成份氧化物材料當中。舉例來說，通式Ax Bx Cx Ox 可包括各式各樣由挑選至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子所形成的三成份氧化物。因此，在一具有二、三、四或五成份的多成份氧化物中，係包括至少一分別來自第13族與第14族的金屬陽離子。此外，在具體例包括三、四與五成份氧化物的通式時，以一特定通式定義的金屬陽離子可進一步地以其他通式來定義。因此，在具通式Ax Bx Cx Ox 的三成份氧化物係由某些金屬陽離子來定義時，具通式Ax Bx Cx Dx Ox 的四成份氧化物可由和定義通式Ax Bx Cx Ox 相同的金屬陽離子來定義，也可以進一步由其他金屬陽離子來定義。舉例來說，在一具通式Ax Bx Cx Dx Ox 的四成份氧化物中，Ax 、Bx 與Cx 可由和定義於通式Ax Bx Cx Ox 的相同金屬陽離子來定義，然而，Bx 可進一步由其他金屬陽離子來定義－端視描述該四成份氧化物的具體例而定。此外，在任何特定通式中的選定金屬陽離子只能被選擇一次。也就是，在通式Ax Bx Cx Ox 中，若A已選定為鎵，則B和C都不可以包括鎵。
在各式具體例中，通道208可由包括一或多個具通式Ax Bx Ox 的化合物的多成份氧化物材料來形成，其中各個A係選自於Ga、In群組，各個B係選自於Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數，且A與B各不相同。也就是，各構成元素的“x”值可以是不同的。舉例來說，根據通式Ax Bx Ox 選擇金屬陽離子，可形成六種二成份氧化物。該六種二成份氧化物包括：鎵－鍺氧化物、鎵－錫氧化物、鎵－鉛氧化物、銦－鍺氧化物、銦－錫氧化物與銦－鉛氧化物。在該等具體例中，具通式Ax Bx Ox 的一或多種化合物可包括呈A：B比例之原子組成，其中A與B各介於約0.05至約0.95之間。因此，一鎵－鍺氧化物可包括具有接近範圍邊緣比例的濃度，為0.05鎵與0.95鍺或約0.95鎵與0.05鍺或是鎵/鍺或鍺/鎵的比例係介於接近範圍邊緣的比例之間。也就是，根據本具體例之通道可包括各式具有相對濃度為各成份落於約0.05至約0.95範圍內之原子組成比例的二成份氧化物半導體薄膜。
在各式具體例中，通道208可由一包括一或多個具通式Ax Bx Cx Ox 的化合物的多成份氧化物材料來形成。在該具體例中，各個A與B可包括本案所述的該等材料，各個C係選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數，且A、B與C各不相同。也就是，各構成元素的“x”值可以是不同的，而且在通式Ax Bx Cx Ox 之具體例中，若B為鎵，那麼A或C將不包括鎵。在該等具體例中，根據通式Ax Bx Cx Ox ，可形成九種三成份氧化物。該九種三成份氧化物可包括：鎵－鍺－錫氧化物、鎵－錫－鉛氧化物、鎵－鍺－鉛氧化物、鎵－銦－鍺氧化物、鎵－銦－錫氧化物、鎵－銦－鉛氧化物、銦－鍺－錫氧化物、銦－錫－鉛氧化物與銦－鍺－鉛氧化物。而且，在該等具體例中，具通式Ax Bx Cx Ox 的一或多種化合物可包括呈A：B：C比例之原子組成，其中A、B與C各介於約0.025至約0.95之間。因此，舉例來說，鎵－鍺－錫氧化物可包括一具有接近範圍邊緣比例的濃度，為約0.025鎵、0.025鍺與0.95錫或約0.95鎵、0.025鍺與0.025錫或約0.025鎵、0.95鍺與0.025錫或是鎵/鍺/錫的比例係介於接近範圍邊緣的比例之間。也就是，根據本具體例之通道可包括各式具有相對濃度為各成份落於約0.025至約0.95範圍內之原子組成比例的三成份氧化物半導體薄膜。
在各式具體例中，通道208可由一包括一或多個具通式Ax Bx Cx Dx Ox 的化合物的多成份氧化物材料形成。在該等具體例中，各個A、B與C可包括本案所述的該等材料，各個D係選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子且各個x係分別為一非零整數，且A、B、C與D各不相同。也就是，各構成元素的“x”值可以是不同的。在該等具體例中，可形成五種四成份氧化物。該五種四成份氧化物可包括：鎵－鍺－錫－鉛氧化物、鎵－銦－鍺－錫氧化物、鎵－銦－鍺－鉛氧化物、鎵－銦－錫－鉛氧化物與銦－鍺－錫－鉛氧化物。在該等體例中，該一或多個具通式Ax Bx Cx Dx Ox 的化合物可包括呈A：B：C：D比例之原子組成，其中A、B、C與D各介於約0.017至約0.95之間。因此，舉例來說，鎵－鍺－錫－鉛氧化物可包括一具有接近範圍邊緣的比例，為約0.017鎵、0.017鍺、0.017錫與0.95鉛或鎵/鍺/錫/鉛的比例係介於接近範圍邊緣比例之間。也就是，根據本具體例之通道可包括各式具有相對濃度為各成份落於約0.017至約0.95範圍內之原子組成比例的四成份氧化物。
在一具體例中，通道208可由一包括一或多個具通式Ax Bx Cx Dx Ex Ox 的化合物的多成份氧化物材料形成。在此具體例中，各個A、B、C與D可包括本案所述的該等材料，各個E可選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子且各個x係分別為一非零整數，且A、B、C、D與E各不相同。也就是，各構成元素的“x”值可以是不同的。在此具體例中，可形成一種五成份氧化物，譬如鎵－銦－鍺－錫－鉛氧化物。在此具體例中，該一或多個具通式Ax Bx Cx Dx Ex Ox 的化合物可包括呈A：B：C：D：E之比例，其中A、B、C、D與E各介於約0.013至約0.95之間。因此，舉例來說，鎵－銦－鍺－錫－鉛氧化物可包括一具有接近範圍邊緣的比例，為約0.95鎵、0.013銦、0.013鍺、0.013錫與0.013鉛或鎵/銦/鍺/錫/鉛的比例係介於接近範圍邊緣比例之間。也就是，根據本具體例之通道可包括各式具有相對濃度為各成份係落在約0.013至約0.95範圍內之原子組成比例的五成份氧化物。
具通常知識者可理解到的是，任何特定的二、三、四與五成份氧化物之金屬陽離子原子組成比例並不限於前述具體例之該等比例。在各式具體例中，各具有多種原子組成比例的二、三、四與五成份氧化物可被形成。舉例來說，一個三成份氧化物可包括一具有0.025鎵、0.485鍺與0.49鉛的比例之原子組成。
在各式具體例中，多成份氧化物可取決於組成、處理條件及其他因素而包括各式形態。各式形態可包括非晶態與複晶態。複晶態可包括單相晶態或混相晶態。此外，在各式具體例中，源極、汲極與閘極可包括實質上透明的材料。藉由使用實質上透明的材料來形成源極、汲極與閘極，薄膜電晶體區域可穿透電磁光譜中人眼可視的部份。在電晶體領域中，熟習此藝者可理解到具有顯示元素（像素）的裝置－例如主動矩陣式液晶顯示器－偶合至具有實質上透明材料的薄膜電晶體(TFT’s)以供選擇或選址該像素使其開啟或關閉將容許更多的光透射入顯示器而有利於顯示性能。
再回到第2圖，通道208可用多成份氧化物來形成並具約50 nm的通道厚度，然而，在各式具體例中，通道厚度可隨著包括通道材料係非晶或複晶以及通道欲併入的元件等各種因素而有所不同。
在本具體例中，通道208係毗鄰閘極介電層206且位於源極與汲極210、213之間。一施加於閘極204之電壓可有助於電子堆積在通道208內。另外，該施加電壓可加強電子從源極210引入通道208以及汲極213將電子從通道208抽出。在本揭示內容之此具體例中，藉著使用一施加至閘極204的電壓來控制汲極213與源極210之間的電流流動，通道208可容許開/關操作。
在各式具體例中，通道208可包括選自至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子之多成份氧化物材料，其中第13族金屬陽離子可包括Ga與In，第14族金屬陽離子可包括Ge、Sn與Pb，以形成各式各樣包括二、三、四與五成份氧化物材料的多成份氧化物。此外，在各式具體例中，在多成份氧化物材料內的各成份係相異。舉例來說，當多成份氧化物包括三種金屬陽離子，即三成份氧化物，相同的兩種陽離子將不會被包括在該多成份氧化物內，因此，若鎵已包括在三成份氧化物內，則鎵將不會被當作三成份氧化物的第二或第三個成份。在另一具體例中，若銦是四成份氧化物內的一個成份，則該四成份氧化物內的其他三個成份將不會包括銦。
該等原子組成並未考慮到隨意存在的氧及其他元素，其僅代表用於薄膜電晶體通道之多成份氧化物材料的陽離子選擇。如本案所述的多成份氧化物顯示出令人極為滿意的電性能，特別是在通道遷移率方面。熟習此藝者可暸解到遷移率係一能有助於決定薄膜電晶體性能的特徵，像最大操作頻率、速度與驅動電流和通道遷移率係直接成比例增加。另外，多成份氧化物在可見光譜與紅外光譜均為透明的，這使得整個薄膜電晶體在電磁光譜的可見區皆為光學透明的。
使用例示於本揭示內容的具體例中的多成份氧化物係有利於許多為積體電路結構的薄膜應用。舉例來說，該種應用包括本案所討論的電晶體，例如薄膜電晶體；水平、垂直、共面電極；交錯電極；頂閘極、底閘極、單閘極與雙閘極。在各式具體例中，本揭示內容的電晶體（譬如薄膜電晶體）可設置作為開關或放大器，其中施加電壓至電晶體的閘極可使一電子流穿過通道之多成份氧化物。熟習此藝者可理解電晶體能以許多方式來操作。舉例來說，當電晶體用作為開關時，電晶體可在飽和區內操作，而當電晶體用作為放大器時，電晶體可在直線區內操作。另外，在積體電路中使用併有多成份氧化物通道的電晶體以及併有積體電路的結構－例如目視顯示面板（譬如主動矩陣式LCD顯示器）係參照第4圖來展示並說明於下。在顯示器應用及其他應用上，通常所欲的是將一或多層剩餘的薄膜電晶體層－譬如源極、汲極與閘極－製造成至少部份地透明。
在第2圖中，源極210與汲極213包括厚度約200 nm的ITO層。然而，在各式具體例中，該厚度可隨著包括材料種類、應用的種種因素及其他因素而有所改變。在各式具體例中，源極與汲極210、213可包括透明導體，例如n型摻雜的寬能隙半導體。例子包括但不限於n型摻雜In2 O3 、SnO2 、銦－錫氧化物(ITO)或GaO等等。源極與汲極110、113亦可包括例如In、Sn、Ga、Zn、Al、Ti、Ag、Cu、Au、Pt、W或Ni等等的材料。在本揭示內容的各式具體例中，所有電極204、210與213可包括透明材料，俾使不同的電晶體具體例可被製為實質上透明。
本案所描述的電晶體結構的不同層可使用各種技術來形成。舉例來說，閘極介電層206可使用Ta(OC2 H5 )5 與O2 於約430°C以低壓CVD方法沈積且可接著退火以降低洩漏電流特性。可運用的薄膜沈積技術係例如揮發（譬如熱、電子束）、物理氣相沈積(PVD)（譬如直流反應式濺鍍、射頻磁控濺鍍、離子束濺鍍）、化學氣相沈積(CVD)、原子層沈積(ALD)、脈衝雷射沈積(PLD)、分子束磊晶(MBE)等等。此外，其他任擇方法亦可運用於沈積本揭示內容的電晶體具體例的不同部份。該種任擇方法可包括金屬薄膜電鍍（電化學氧化反應）和母液沈積，例如旋轉塗佈與噴墨印刷（包括熱感應式噴墨與壓電式任意點列印）。薄膜的圖案化可運用結合有蝕刻或剝離(lift－off)製程的黃光微影法，或可使用例如蔽蔭遮罩之任擇技術。一或多層（譬如第2圖例示的通道）的摻雜作用亦可藉由導入氧空位及/或以異價元素取代來完成。
本揭示內容之具體例亦包括一種在基材或基材總成的表面上形成含金屬薄膜的方法，該基材或基材總成係例如用來形成積體電路的矽晶圓（有/無薄層或結構形成於其上），特別是本案所述之薄膜電晶體。需暸解到的是本揭示內容的方法並不只限於沈積在矽晶圓上；而是亦可以使用其他種類的晶圓（譬如砷化鍺、玻璃等等）。
而且，其他基材亦可用於本揭示內容之方法中。舉例來說，該等基材包括纖維、金屬線等。一般而言，薄膜可直接形成在基材的最低表面上，或者薄膜可形成在－舉例來說－圖案化晶圓內眾多層的任何層（即表面）上。
第3圖中，係例示有一製造半導體元件的方法。在本揭示內容的各式具體例中，一基材或基材總成可用來形成半導體元件。本案所使用的「基材」一詞係指基底材料層，譬如在玻璃晶圓中最底層的玻璃材料。「基材總成」一詞係指具有一或多層或結構形成於其上之基材。基材種類的例子包括－但不限於－玻璃、塑膠與金屬，且包括例如薄片、薄膜與塗層之物理形式，尤其是可為不透明或實質上透明。
在方塊310中，可設置一汲極和一源極。舉例來說，一汲極和一源極可設置在基材總成之基材上。
在各式具體例中，前驅化合物係描述為金屬、金屬氧化物、多成份氧化物以及具有字母與下標的通式。在通式中，字母（譬如A）係意圖表示選自一特定群組的金屬陽離子，下標（譬如x）則是意圖表示該選自特定群組之金屬陽離子的原子數目。此外，用於本案的化合物可包括二或多個包括來自第13族與第14族的金屬陽離子之元素以及氧。本案所描述的前驅化合物並未指名Ox 的存在，然而，具有通常知識者可理解到前驅化合物亦可包括氧，以提供化合物的氧化物。下文所述方法並不企圖排除氧而限制了化合物。具有通常知識者能理解到氧可在本案所述之各式各樣沈積技術中被包括在前驅化合物內。
本案所述之該等前驅化合物的各種組合可用於前驅組成物中。因此，本案所使用的「前驅組成物」係指一包括一或多個本案所述前驅化合物任擇地和一或多個除了該等本案所述者以外的前驅化合物混合的固體或液體。舉例來說，鋅前驅化合物與鉛前驅化合物可由一前驅組成物或由分別的組成物來提供。在該等前驅化合物被包括於分別組成物內時，該等前驅組成物在沈積通道時均被包括。
在方塊320中，可沈積一和汲極與源極接觸並包括多成份氧化物的通道。舉例來說，通道可沈積在汲極與源極之間，以便電性偶合該二電極。在各式具體例中，沈積和該汲極與源極接觸的通道可包括提供至少一前驅組成物，其包括提供一或多個包括Ax 的前驅化合物及一或多個包括Bx 的前驅化合物。在該等具體例中，各個A係選自於Ga、In群組，各個B係選自於Ge、Sn、Pb群組，各個x可分別為一非零整數且其中A與B各不相同。也就是，各構成元素的“x”值可以是不同的。因此，在該等具體例中，可形成六種二成份氧化物。舉例來說，鎵前驅化合物與鉛前驅化合物可由一前驅組成物或由分別的組成物來提供。無論如何，可提供至少一來自以A定義之群組的金屬陽離子、至少一來自以B定義之群組的金屬陽離子以形成一或多種具有一或多個Ax 與Bx 化合物的前驅組成物。
此外，在各式具體例中，前驅組成物可又包括一或多個包括Cx 的前驅化合物。在該等具體例中，各個C係選自於Ga、In、Ge、Sn、Pb群組，各個x可分別為一非零整數且其中A、B與C各不相同。也就是，各構成元素的“x”值可以是不同的。舉例來說，在各式具體例中，前驅組成物可包括一或多個包括Ax 、Bx 與Cx 的前驅化合物。在該等具體例中，可提供至少一來自以A定義之群組的金屬陽離子、至少一來自以B定義之群組的金屬陽離子與至少一來自以C定義之群組的金屬陽離子以形成一或多種具有一或多個Ax 、Bx 與Cx 化合物的前驅組成物。
在各式具體例中，前驅組成物可又包括一或多個包括Dx 的前驅化合物。在該具體例中，各個D可選自Ga、In、Ge、Sn、Pb群組，各個x可分別為一非零整數且其中A、B、C與D各不相同。也就是，各構成成份的“x”值可以是不同的。舉例來說，在各式具體例中，前驅組成物可包括一或多個包括Ax 、Bx 、Cx 與Dx 的前驅化合物。在該等具體例中，前驅組成物可包括一或多個包括Ax 、Bx 、Cx 與Dx 的化合物。在該具體例中，可提供至少一來自以A、B、C與D定義的群組之金屬陽離子以形成一或多種具有一或多個Ax 、Bx 、Cx 與Dx 化合物的前驅組成物。
在另一具體例中，前驅組成物可又包括一或多個包括Ex 的前驅化合物。在該具體例中，各個E可選自Ga、In、Ge、Sn、Pb群組，各個x可分別為一非零整數且其中A、B、C、D與E各不相同。也就是，各構成成份的“x”值可以是不同的。舉例來說，在各式具體例中，前驅組成物可包括一或多個包括Ax 、Bx 、Cx 、Dx 與Ex 的化合物。在該具體例中，可提供至少一來自以A、B、C、D與E定義的群組之金屬陽離子以形成一或多種具有一或多個Ax 、Bx 、Cx 、Dx 與Ex 化合物的前驅組成物。
本案所使用的「液體」係指溶液或淨液體（在室溫為液體，或是室溫時為固體而在高溫時會溶化）。本案所使用的「溶液」並不需要固體完全溶解；而是該溶液可含有一些未溶解材料，然而，更所欲的是有足夠的材料量可被有機溶劑帶往氣相以供化學氣相沈積處理。本案所使用的前驅化合物亦可包括適用於化學氣相沈積系統的一或多種有機溶劑，以及協助所欲前驅化合物揮發的其他添加劑，例如游離配位子。
各式各樣適用於薄膜沈積技術的Ga、In、Ge、Sn與Pb前驅化合物可用於本揭示內容之具體例。前驅化合物的例子包括－但不限於－包括下列的金屬與金屬氧化物：GaO、Ga2 O、Ga2 O3 、InO、In2 O3 、GeO、GeO2 、SnO、SnO2 、PbO、PbO2 、Pb2 O3 與Pb3 O4 前驅化合物。雖然本案例示特定的化合物，但可使用各式各樣的前驅化合物，只要其可用於沈積製程。在本揭示內容之各式具體例中，Ga、In、Ge、Sn與Pb前驅化合物可包括天然化合物且在室溫下可為液體或固體。若為固體，該前驅化合物係充份溶解於有機溶劑以容許汽化，該化合物可從固態揮發或昇華或者剝蝕（譬如藉由雷射剝蝕或濺鍍），或者該化合物係具有低於其分解溫度的熔點。因此，許多本案述及的前驅化合物係適用於氣相沈積技術，例如化學氣相沈積(CVD)技術（譬如閃火揮發技術、起泡技術及/或微型噴液技術）。
本案所述之前驅化合物可使用於用在噴墨沈積、濺鍍與氣相沈積技術（譬如化學氣相沈積(CVD)或原子層沈積(ALD)）的前驅組成物中。任擇地，本案所述之某些化合物可使用於用在其他沈積技術－例如旋轉塗佈等等－的前驅組成物中。通常，該等含有低碳原子數目之有機R基團（譬如每個R基團有1－4個碳原子）的化合物係適用於氣相沈積技術。該等含有高碳原子數目之有機R基圍（譬如每個R基團有5－13個碳原子）的化合物則通常適用於旋轉或濕式塗佈。
本案所使用的「有機R基團」意指烴基（具有除了碳與氫以外的任擇元素，例如氧、氮、硫與矽），其分類為脂族基、環狀基或脂族基和環狀基的組合（譬如烷芳基與芳烷基）。在本揭示內容中，有機基團係該等不會干擾含金屬薄膜之形成者。該有機基團可以是不會干擾使用化學氣相沈積技術形成含金屬薄膜的種類與大小。「脂族基」一詞意指飽和或不飽和的直鏈或支鏈烴基。該詞係用來包含－舉例來說－烷基、烯基與炔基。「烷基」一詞意指飽和的直鏈或支鏈烴基，包括有甲基、乙基、異丙基、三級丁基、庚基、十二烷基、十八烷基、戊基、2－乙基己基等等。「烯基」一詞意指具有一或多個碳－碳雙鍵的不飽和直鏈或支鏈烴基，例如乙烯基。「炔基」一詞意指具有一或多個碳－碳參鍵的不飽和直鏈或支鏈烴基。「環狀基」一詞意指封閉環烴基，其分類為脂環基、芳基或雜環基。「脂環基」一詞意指具有與脂族基類似的特性的環狀烴基。「芳基」或「芳香基」意指單核或多核芳族烴基。「雜環基」一詞意指一封閉環烴基，其中環上一或多個原子係為除了碳以外的元素（譬如氮、氧、硫等等）。
仍參照第3圖，該通道可包括前驅組成物來沈積以由前驅組成物形成多成份氧化物，以便電性偶合汲極與源極。在各式具體例中，通道可運用各種物理氣相沈積技術，例如直流反應式濺鍍、射頻濺鍍、磁控濺鍍與離子束濺鍍。其他用來沈積通道的方法可包括－當前驅組成物包括液體形式時－使用噴墨沈積技術。
在各式具體例中，包含於通道內的多成份氧化物可在整個厚度皆具有相同組成，儘管這並不是必要條件。舉例來說，在四成份氧化物中，可先沈積一包括含Ax 的前驅化合物之前驅組成物，然後再沈積一包括Bx 、Cx 與Dx 的前驅化合物組合，以形成四成份氧化物半導體薄膜。可理解到的是，多成份氧化物通道的厚度將取決於其使用於何種應用。舉例來說，厚度可介於約1奈米至約1,000奈米之間。在一任擇具體例中，厚度可介於約10奈米至約200奈米之間。
在本揭示內容之具體例中，多成份氧化物材料可包括至少一來自第13族的金屬陽離子與至少一來自第14族的金屬陽離子的化合物，其中第13族陽離子包括Ga與In，第14族陽離子包括Ge、Sn與Pb。第13族與第14族金屬陽離子係通常為單核（即每分子含有一種金屬的單體），儘管弱鏈結二聚體（即含有兩個經由氫鍵或配位鍵微弱鍵結在一起的單體之二聚體）亦是可能的。在本揭示內容另外的具體例中，用以形成多成份氧化物的前驅化合物可包括適用於氣相沈積的有機金屬化合物，例如乙醯丙酮鎵[Ga(C5 H7 O2 )3 ]。
如本文所討論，在本揭示內容之具體例中用於濺鍍法供形成多成份氧化物通道的前驅化合物可包括二、三、四與五成份氧化物。舉例來說，一個二成份氧化物（例如鎵－鉛氧化物）可用作為形成通道的標靶。該鎵－鉛氧化物可藉由使用上述標靶以濺鍍法沈積成一薄膜並可得到單相晶態的通道。在各式具體例中，單相晶態可包括含有Ax 與Bx 的化合物，其中A包括Ga（第13族金屬陽離子），B包括Pb（第14族金屬陽離子），並具有下列通式：Gax Pb2 y Ox ＋ 3 y 在此具體例中，x與y值可位於特定範圍內。舉例來說，x與y各自分別位於約1至約15的範圍內、約2至約10的範圍內、大於1的整數值及小於15的整數值。x與y值的特定例子分別包括2與1，其中鎵－鉛氧化物的單相晶態係包括Ga2 Pb2 O5 。
任擇地，鎵－鉛氧化物具體例可展現藉由使用上述標靶以濺鍍所產生的混相晶態。舉例來說，混相晶態可包括－但不限於－二或多相，該等相包括－舉例來說－GaO、Ga2 Pb2 O5 與PbO、Pb2 O3 並具相－相比例A：B：C（譬如GaO：Ga2 Pb2 O5 ：Pb2 O3 ），其中A、B與C各介於約0.01至約0.99之間。
任擇地，第13族與第14族陽離子化合物可展現於非晶態內的絕佳電子傳遞。是以，不用將多成份氧化物結晶就可達到所欲的性能程度。因此，在各式具體例中，鎵-鉛氧化物可具有實質非晶形式。舉例來說，鎵-鉛氧化物可包括鎵(x)：鉛(1-x)之原子組成，其中x係介於約0.01至約0.99之間。此原子組成並未考慮到隨意存在的氧及其他元素，其僅代表鎵與鉛的相對比例。在另一具體例中，x可介於約0.1至約0.9之間及介於約0.05至約0.95之間。
此外，由於該等多成份氧化物材料係各以第13族與第14族陽離子的組合為基礎，故可預期到結構與電特性及加工考量會有相當程度的性質相似度。而且，已顯示鋅-銦與鋅-錫氧化物-其含有本文所述多成份氧化物的某些構成成份-可展現絕佳的電子傳遞，因此，相信可預期多成份氧化物在品質上亦有類似的性能。鋅-銦氧化物的電子傳遞特性的例子可在2004年3月12日提申、和本案共同申請中的美國專利申請案第10/799,471號，標題為“薄膜電晶體”中找到。鋅-錫氧化物的電子傳遞特性的例子可在2003年7月25日提申、和本案共同申請中的美國專利申請案第60/490,239號，標題為“半導體元件”中找到。
濺鍍或化學氣相沈積法可在一惰性氣體氛及/或反應氣體氛中進行，以形成一相當純的多成份氧化物通道。惰性氣體通常選自於包括氮、氦、氬及該等的混合物之群組。在本揭示內容中，惰性氣體係一通常不會和本案描述的前驅化合物反應且不會干擾多成份氧化物通道形成的氣體。
反應氣體可選自於各式各樣會和本案所述化合物－至少在沈積條件下於表面－反應的氣體。反應氣體的例子包括氫與氧化性氣體，例如O2 。攜帶氣體及/或反應氣體的各種組合可使用於本揭示內容的具體例中，以形成多成份氧化物通道。
舉例來說，在用來形成多成份氧化物通道的濺鍍法中，可使用一特定流速的氬/氧混合物作為濺鍍氣體，並應用RF功率以在濺鍍沈積腔室內達到所欲的沈積。然而，應該很明顯的是任何形成多成份氧化物通道的方式可根據本揭示內容而被預期到，而且多成份氧化物通道之形成絕不限於任何特定方法，譬如濺鍍。
在方塊330中，閘極及位於閘極與通道之間的閘極介電層可提供用來形成本揭示內容的薄膜電晶體具體例。
本案所描述的具體例可用來製造晶片、積體電路、單晶元件、半導體元件與微電子裝置，例如顯示裝置。舉例來說，第4圖例示一例如主動矩陣式液晶顯示裝置(AMLCD)480的顯示裝置具體例。在第4圖中，AMLCD 480可包括位於顯示區域460矩陣內的像素元件（即液晶元件）440。位於矩陣內的像素元件440可偶合至亦位於顯示區域460內的薄膜電晶體400。薄膜電晶體400可包括如本案所揭示的薄膜電晶體具體例。此外，AMLCD480可包括相互垂直的控制線462與464，供應可尋址信號電壓至薄膜電晶體400以使薄膜電晶體開啟/關閉並控制像素元件440－譬如－以在AMLCD 480上提供一影像。
雖然特定例示具體例已例示並說明於本案中，但熟習此藝者可理解到經過計算以達到同樣技術的改編可取代所示的特定例示具體例。本揭示內容係企圖涵蓋本發明具體例之修改或變化。亦可理解到上述說明係以例示方式而非以限制方式呈現。
在閱讀過上述發明說明後，未明確描述於本案中上述例示具體例的組合與其他具體例對於熟習此藝者而言將是極為明顯的。本發明各種具體例之範疇係包括上述結構與方法使用於其中的其他應用。因此，本發明各種具體例之範疇應參照隨附申請專利範圍以及該申請專利範圍被賦予的完整等效範圍來決定。
在前述詳細說明中，為了簡化揭示內容，不同特徵被共同聚集在單一例示具體例裡。該種揭示方法不應被解讀為反映本發明具體例需要比明確列舉於各項申請專利範圍者更多特徵的意圖。而是如下列申請專利範圍所反映，發明標的係在於比單一揭示的例示具體例內的所有特徵更少。因此，下列申請專利範圍在此併入發明詳細說明內，且各項申請專利範圍本身係作為分別的具體例。
100．．．半導體元件
102．．．基材
104．．．閘極
104－1．．．閘極
104－2．．．閘極
106．．．閘極介電層
106－1．．．閘極介電層
106－2．．．閘極介電層
108．．．通道
110．．．源極
112．．．汲極
200．．．半導體元件
202．．．基材
204．．．閘極
206．．．閘極介電層
208．．．通道
210．．．源極
212．．．汲極
310．．．設置一汲極和一源極
320．．．沈積一和汲極與源極接觸並包括多成份氧化物的通道
330．．．設置一閘極與一位於閘極與通道之間的閘極介電層
400．．．半導體元件
440．．．像素元件
460．．．顯示區域
462．．．控制線
464．．．控制線
480．．．主動矩陣式液晶顯示裝置
第1A－1F圖例示各種半導體元件的具體例，例如薄膜電晶體。
第2圖例示一薄膜電晶體具體例的截面圖。
第3圖例示一製造薄膜電晶體具體例的方法具體例。
第4圖例示一主動矩陣式顯示區域的具體例。
200．．．半導體元件
202．．．基材
204．．．閘極
206．．．閘極介電層
208．．．通道
210．．．源極
212．．．汲極

Claims (8)

  1. 一種半導體元件，其包含：一汲極；一源極；一通道和該汲極與源極接觸，其中該通道包括一或多個具通式Ax Bx Ox 的化合物，其中各個A係選自於Ga、In群組，各個B係選自於Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數且A與B各不相同；一閘極；以及一間極介電層位於該閘極與通道之間。
  2. 如申請專利範圍第1項之半導體元件，其中該一或多個具通式Ax Bx Ox 的化合物係包括呈A：B的比例，其中A與B各介於約0.05至約0.95之間。
  3. 如申請專利範圍第1項之半導體元件，其中該一或多個具通式Ax Bx Ox 的化合物包括Cx ，以形成一具通式Ax Bx Cx Ox 之化合物，其中C係選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數且其中A、B、C與D各不相同。
  4. 如申請專利範圍第3項之半導體元件，其中該一或多個具通式Ax Bx Cx Ox 的化合物係包括呈A：B：C的比例，其中A、B與C各介於約0.025至約0.95之間。
  5. 如申請專利範圍第3項之半導體元件，其中該一或多個具通式Ax Bx Cx Ox 的化合物包括Dx ，以形成一具通式Ax Bx Cx Dx Ox 之化合物，其中各個D係選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數且其中A、B、C與D各不相同。
  6. 如申請專利範圍第5項之半導體元件，其中該一或多個具通式Ax Bx Cx Dx Ox 的化合物包括呈A：B：C：D的比例，其中A、B、C與D各介於約0.017至約0.95之間。
  7. 如申請專利範圍第5項之半導體元件，其中該一或多個具通式Ax BX Cx Dx Ox 的化合物包括Ex ，以形成一具通式Ax Bx Cx Dx Ex Ox 之化合物，其中各個E係選自於Ga、In、Ge、Sn、Pb群組，各個O係氧原子，各個x係分別為一非零整數且其中A、B、C、D與E各不相同。
  8. 如申請專利範圍第7項之半導體元件，其中該一或多個具通式Ax Bx Cx Dx EX Ox 的化合物包括呈A：B：C：D：E之比例，其中A、B、C、D與E各介於約0.013至約0.95之間。
TW094106260A 2004-03-12 2005-03-02 半導體元件（六） TWI417937B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/799,961 US8314420B2 (en) 2004-03-12 2004-03-12 Semiconductor device with multiple component oxide channel

Publications (2)

Publication Number Publication Date
TW200534370A TW200534370A (en) 2005-10-16
TWI417937B true TWI417937B (zh) 2013-12-01

Family

ID=34920613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094106260A TWI417937B (zh) 2004-03-12 2005-03-02 半導體元件（六）

Country Status (5)

Country Link
US (1) US8314420B2 (zh)
EP (1) EP1733432A1 (zh)
CN (1) CN100530696C (zh)
TW (1) TWI417937B (zh)
WO (1) WO2005093846A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
EP1751802B1 (en) * 2004-05-21 2012-11-07 University Of Cincinnati Liquid logic structures for electronic device applications
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI627751B (zh) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
CN108987467A (zh) * 2018-06-26 2018-12-11 浙江大学 一种多元非晶氧化物半导体薄膜及其薄膜晶体管
KR20210124844A (ko) * 2020-04-07 2021-10-15 삼성전자주식회사 강유전층을 포함하는 전자 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808321A (en) * 1993-06-12 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with recrystallized active area
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5407602A (en) * 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
TW304301B (zh) * 1994-12-01 1997-05-01 At & T Corp
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5587693A (en) 1995-08-07 1996-12-24 Siemens Electromechanical Components, Inc. Polarized electromagnetic relay
JP2000039624A (ja) * 1998-07-22 2000-02-08 Hitachi Ltd 画像表示装置及びその製造方法
US6198091B1 (en) * 1998-08-19 2001-03-06 The Trustees Of Princeton University Stacked organic photosensitive optoelectronic devices with a mixed electrical configuration
TW497209B (en) 2000-07-21 2002-08-01 Motorola Inc Method for and structure of alkali earth metal oxide on gate insulators
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
WO2003083839A1 (en) * 2002-03-29 2003-10-09 Seagate Technology, Llc Multilayer perpendicular media with high-boron or high-carbon additives to cocr films
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808321A (en) * 1993-06-12 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with recrystallized active area
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device

Also Published As

Publication number Publication date
US8314420B2 (en) 2012-11-20
CN1930691A (zh) 2007-03-14
WO2005093846A1 (en) 2005-10-06
TW200534370A (en) 2005-10-16
US20050199961A1 (en) 2005-09-15
CN100530696C (zh) 2009-08-19
EP1733432A1 (en) 2006-12-20

Similar Documents

Publication Publication Date Title
TWI417937B (zh) 半導體元件（六）
US7732251B2 (en) Method of making a semiconductor device having a multicomponent oxide
US7242039B2 (en) Semiconductor device
US7838348B2 (en) Semiconductor device
US7282782B2 (en) Combined binary oxide semiconductor device
US7250627B2 (en) Semiconductor device
US7772049B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees