JP5393058B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP5393058B2
JP5393058B2 JP2008146890A JP2008146890A JP5393058B2 JP 5393058 B2 JP5393058 B2 JP 5393058B2 JP 2008146890 A JP2008146890 A JP 2008146890A JP 2008146890 A JP2008146890 A JP 2008146890A JP 5393058 B2 JP5393058 B2 JP 5393058B2
Authority
JP
Japan
Prior art keywords
channel layer
field effect
film
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008146890A
Other languages
English (en)
Other versions
JP2009081413A (ja
Inventor
達哉 岩崎
奈穂 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008146890A priority Critical patent/JP5393058B2/ja
Priority to CN2008801052542A priority patent/CN101796644B/zh
Priority to PCT/JP2008/066021 priority patent/WO2009031634A1/en
Priority to EP08829702A priority patent/EP2193547B1/en
Priority to KR1020107006787A priority patent/KR101352159B1/ko
Priority to US12/671,052 priority patent/US8188471B2/en
Publication of JP2009081413A publication Critical patent/JP2009081413A/ja
Application granted granted Critical
Publication of JP5393058B2 publication Critical patent/JP5393058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

本発明は、電界効果型トランジスタに関し、特に、ＬＣＤや有機ＥＬディスプレイのスイッチング素子に利用される電界効果型トランジスタに関する。
電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）は、ゲート電極、ソース電極及びドレイン電極を備える。
そして、ゲート電極に電圧を加えて、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する電子アクティブ素子である。特に、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を、チャネル層として用いるＦＥＴは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）と呼ばれている。
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
すなわち、アクティブ液晶表示素子（ＡＬＣＤ）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。また、将来の高性能有機ＬＥＤディスプレイ（ＯＬＥＤ）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
ＴＦＴとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたものである。
ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
しかしながら、アモルファスシリコン、ポリシリコンＴＦＴをはじめ、これまで開発されてきたＴＦＴは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
一方、近年、ポリマー板やフィルムなどの基板上に、ＴＦＴを形成し、ＬＣＤやＯＬＥＤの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約０．５ｃｍ２（Ｖｓ）−１程度であり、アモルファスＳｉ−ＭＯＳＦＥＴと同等であることが報告されている。
しかし、ペンタセンなどの有機半導体は、熱的安定性が低い（＜１５０℃）、という点があり、実用的なデバイスは実現していない。
また、最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。
K.Nomura et. al, Nature VOL. 432, P. 488-492 (2004-11) Applied Physics Letters 89,062103(2006) Solid-State Electronics 50 (2006) 500-503
上記、非特許文献１では、具体的には、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（ａｔｏｍｉｃ ｒａｔｅ）の組成比率を有するアモルファス酸化物をＴＦＴのチャネル層に用いる技術が記載されている。
この技術はＩｎ、Ｇａ、Ｚｎの三つの金属元素を用いたアモルファス酸化物を用いているが、この金属元素の数が少ない方が組成制御や材料調整の容易性の観点から好ましい。
一方で、１種類の金属元素を用いたＺｎＯやＩｎ２Ｏ３の酸化物は、スパッタリング法などの手法で成膜すると、一般的に、多結晶薄膜である。多結晶相は、先にのべたようにＴＦＴ素子の特性ばらつきを生じやすい。
２種類の金属元素を用いた例としては、Ｉｎ−Ｚｎ−Ｏ系の検討報告が知られている（たとえば、非特許文献２）。
しかしながら、Ｉｎ−Ｚｎ−Ｏ系においては大気中保管において抵抗率が変化する場合があることが知られており、環境安定性の向上が望まれる。他にも、Ｉｎ−Ｇａ−Ｏ系の報告例があるが、５００℃という比較的高い温度の熱処理を用いている。
本発明は、少ない種類の元素から構成されるアモルファス酸化物を用い、樹脂基板も採用し得る低い作製温度で作製可能でかつ、大気中保管などの環境安定性に優れた電界効果型トランジスタを提供することを目的とする。
本発明は、上記課題を解決するための手段として、ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、を備え、前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、前記チャネル層を構成するアモルファス酸化物がＩｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が０．０５以上０．４０以下であることを特徴とする。
また、本発明は、ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、を備え、前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、前記チャネル層を構成する酸化物材料がＩｎとＺｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｚｎ＋Ｓｉ）で表されるＳｉの組成比率が０．０５以上０．４０以下であることを特徴とする。
また、本発明は、ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、該チャネル層に接したゲート絶縁層と、を備え、前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、前記チャネル層を構成する酸化物材料がＩｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が０．０５以上０．４０以下であり、前記ゲート絶縁層がＳｉを含む酸化物又は窒化物であることを特徴とする。
本発明によれば、インジウムとシリコンを含むアモルファス酸化物という新規な材料でチャネル層を構成することで、良好な特性を示す薄膜トランジスタを実現することができる。特に、電界効果移動度やＳ値をはじめとしたトランジスタ特性に優れ、環境安定性が良好である。
また、シリコンを主として含有することで原材料コストが安いことや環境への負荷が小さいことなどの利点がある。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
本発明者らは薄膜トランジスタのチャネル層の材料として、ＩｎとＳｉからなる酸化物やＩｎとＧａからなる酸化物などの２種類の金属元素からなる酸化物材料を鋭意検討した。
図１は、スパッタリング法で形成した薄膜の抵抗率の経過時間変化を示すグラフである。
図１において、Ｉｎと他の金属元素Ｍの組成比率はＭ／（Ｉｎ＋Ｍ）は、約０．３のものを用いている。
図１に示すように、ＩｎとＺｎからなる酸化物(Ｉｎ−Ｚｎ−Ｏ)、ＩｎとＳｎからなる酸化物(Ｉｎ−Ｓｎ−Ｏ)は抵抗率の経時変化が大きい。
しかし、ＩｎとＳｉからなる酸化物(Ｉｎ−Ｓｉ−Ｏ)、ＩｎとＧａからなる酸化物(Ｉｎ−Ｇａ−Ｏ)は経時変化がほとんどないことがわかる。
このように、Ｉｎ−Ｇａ−Ｏ及びＩｎ−Ｓｉ−Ｏは抵抗の安定性に優れるため、好ましい。
次に、上記材料をチャネルとして用いて薄膜トランジスタを試作したところ、Ｉｎ−Ｚｎ−Ｏ及びＩｎ−Ｓｎ−Ｏはオン・オフ比が５桁以上のトランジスタを実現することが難しかった。
一方で、Ｉｎ−Ｇａ−Ｏ及びＩｎ−Ｓｉ−Ｏにおいては、図２にトランスファ特性（Ｉｄ−Ｖｇグラフ）を示すようにオン・オフ比が６桁以上のトランジスタを実現することができた。
特に、図２に示すように、Ｉｎ−Ｓｉ−Ｏのトランジスタは、Ｉｎ−Ｇａ−Ｏのトランジスタに比べて、電流Ｉｄの立ち上がりが急峻であり、トランジスタ特性としてより好ましい。
このようにして、本発明者らは、ＩｎとＳｉを含む酸化物が、チャネル層として好適な材料であることを見出した。
本発明においては、本発明の酸化物に含まれる元素としてはＩｎとＳｉとＯの他にも、不可避的に含まれる元素、または特性に悪影響を与えない範囲で含まれる元素は許容され得る。
次に、本発明の薄膜トランジスタについて詳細に説明する。
（薄膜トランジスタ）
まず、本発明の酸化物薄膜トランジスタの構成について説明する。
図３は、本発明の一実施形態としての薄膜トランジスタの構成例を示す断面図である。
図３において、１０は基板、１１はチャネル層、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を備えた３端子素子である。ゲート電極１５に電圧Ｖｇを加えて、チャネル層に流れる電流Ｉｄを制御し、ソース電極１３とドレイン電極１４間の電流Ｉｄをスイッチングする機能を有する電子アクティブ素子である。
図３（ａ）は半導体チャネル層１１の上にゲート絶縁層１２とゲート電極１５とを順に形成するトップゲート構造の例である。図３（ｂ）は、ゲート電極１５の上にゲート絶縁層１２と半導体チャネル層１１を順に形成するボトムゲート構造の例である。図３（ｃ）は別のボトムゲート型トランジスタの例である。
図３（ｃ）において、２１は基板（ｎ+のＳｉ基板：ゲート電極を兼ねる）、２２は絶縁膜（ＳｉＯ２）、２５はチャネル層（酸化物）である。２３はソース電極、２４はドレイン電極である。
本実施形態において、ＴＦＴの構成はこれらに限定されるものでなく、任意のトップ／ボトムゲート構造、スタガ／逆スタガ構造を用いることができる。
次に、各部材について説明する。
（チャネル層）
本実施形態の薄膜トランジスタは、そのチャネル層にインジウムとシリコンを含有するアモルファス酸化物を適用することに特徴がある。
特に、ＩｎとＳｉからなるアモルファス酸化物(Ｉｎ−Ｓｉ−Ｏ)や、ＩｎとＳｉとＺｎからなるアモルファス酸化物(Ｉｎ−Ｚｎ−Ｓｉ−Ｏ)が好ましい材料である。他にも、ＩｎとＳｎとＳｉを含有したアモルファス酸化物などを用いることができる。
Ｉｎ−Ｓｉ−Ｏをチャネルに適用する場合には、好ましいＩｎとＳｉ組成比率（原子比率）が存在する。
Ｓｉ／（Ｉｎ＋Ｓｉ）は０．０５（５原子パーセント）以上であると、基板温度を室温に保持してスパッタ成膜した際に、アモルファスの薄膜が得られて、好ましい。また、室温において成膜後に３００℃のアニールを施しても、アモルファスの薄膜が得られる。
先にのべたように、多結晶相では、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまうからである。
さらに、ＩｎとＳｉからなるアモルファス酸化物(Ｉｎ−Ｓｉ−Ｏ)をチャネル層に適用した薄膜トランジスタを検討した。その結果、そのトランジスタ特性はチャネル層に適用する際に、好適な材料組成(Ｉｎ：Ｓｉ比)があることを見出した。
図４は、薄膜トランジスタを作製した際の、電界効果移動度とＩｎ−Ｓｉ組成比率依存性の一例を示すグラフである。
図４に示すように、Ｓｉの含有量を少なくすることにつれて、電界効果移動度が大きくなることがわかる。
電界効果移動度の要求値は、その用途に依存するが、たとえば液晶表示装置では０．１ｃｍ２／Ｖｓｅｃ、有機ＥＬ表示装置では１ｃｍ２／Ｖｓｅｃ以上であることが好ましい。
このような観点から、ＩｎとＳｉの比率Ｓｉ／（Ｉｎ＋Ｓｉ）は０．３０以下であることが好ましく、さらには０．２３以下であることが好ましい。
一方、薄膜トランジスタの閾値電圧Ｖｔｈは０Ｖ以上（もしくは０近傍）であると、回路を構成しやすい。
図５は、Ｉｎ−Ｓｉ−Ｏ系薄膜トランジスタの閾値電圧の組成依存性を検討した結果を示すグラフである。図６は、Ｓ値のＩｎ：Ｓｉ比依存性を示すグラフである。
図６に示すようにＳｉ／（Ｉｎ＋Ｓｉ）が０．１５以上であるとＶｔｈが正（もしくは０近傍）の値となり、好ましい。
また、図６に示すように、Ｓ値に関しては０．１５と０．２５の間で小さな値が得られることから、好ましい。
以上を踏まえて、Ｉｎ−Ｓｉ−Ｏを薄膜トランジスタのチャネル層に適用する際には、ＩｎとＳｉの原子比率Ｓｉ／（Ｉｎ＋Ｓｉ）が０．０５(５ａｔｏｍ％)以上、０．４０以下であることが好ましい。さらに、０．１５以上０．３０以下であること、さらには０．１５以上０．２３以下であることが好ましい。
また、Ｉｎ−Ｓｉ−Ｚｎ−Ｏを薄膜トランジスタのチャネル層に適用する際には、ＩｎとＳｉとＺｎの原子比率Ｓｉ／（Ｉｎ＋Ｓｉ＋Ｚｎ）が０．０５以上０．４０以下であることが好ましい。
本実施形態の酸化物（チャネル層）は、１０ｎｍから２００ｎｍの範囲、好ましくは２０ｎｍから１００ｎｍの範囲である。さらに好ましくは、２５ｎｍから７０ｎｍの範囲である。
良好なＴＦＴ特性を得るためには、チャネル層に１０Ｓ／ｃｍ以下で０.０００１Ｓ／ｃｍ以上の電気伝導度を有したアモルファス酸化物を適用することが好ましい。
このような電気伝導度をえるためには、チャネル層の材料組成にも依存するが、１０１４〜１０１８／ｃｍ３程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
電気伝導度にして１０Ｓ／ｃｍ以上の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。
極端な場合には、ゲート電圧を加えても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
一方で、絶縁体、すなわち電気伝導度にして０.０００１Ｓ／ｃｍ以下となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧を加えても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
チャネル層に適用する酸化物の電気伝導度を制御するためには、金属元素の組成比率や、成膜時の酸素分圧、薄膜形成後のアニール条件などを制御することで行うことができる。
特に、成膜時の酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御することができる。
（ゲート絶縁層）
本実施形態に適用しうるトランジスタにおいて、ゲート絶縁層１２の材料は良好な絶縁性を有するものであれば、特に制約はない。特に、ゲート絶縁層１２としてシリコンを主成分として含有する薄膜を用いると、薄膜トランジスタの特性が良好であり、好ましい。
その理由は定かではないが、シリコンを含有したチャネル層とシリコンを主成分としたゲート絶縁層の間では、良好な界面が形成されるためと考えられる。
たとえば、ゲート絶縁層１２としては、酸化物又は窒化物が好ましい。具体的には、酸化シリコンＳｉＯｘ、窒化シリコンＳｉＮｘ又は酸窒化シリコンＳｉＯｘＮｙが好ましい。他にも、シリコンを主成分とした複合酸化物として、Ｓｉ−Ｈｆ−Ｏ、Ｓｉ−Ａｌ−Ｏ、Ｓｉ−Ｙ−Ｏなどを用いることもできる。
このような絶縁性の良好な薄膜を適用することで、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約１０−７アンペアにすることができる。ゲート絶縁層の厚さはたとえば５０〜３００ｎｍの程度である。
（電極）
ソース電極１３、ドレイン電極１４、ゲート電極１５の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特に制約はない。
たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｎｉ、Ｗ、Ｍｏ、Ａｇ、Ｐｔなどの金属電極を用いることができる。またＡｕとＴｉの積層構造をはじめとした任意の積層構造を用いても良い。
（基板）
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上記のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
(製造方法)
酸化物薄膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いることが挙げられる。なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。しかし、成膜法は、これらの方法に限られるものではない。
成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
この手法は低温プロセスでの実施が可能であるため、薄膜トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。
このような薄膜トランジスタを配した半導体装置（アクティブマトリックス基板）は、透明な基板とアモルファス酸化物ＴＦＴを用いているため、表示装置に適用した際にその開口率を増やすことができる。
特に、有機ＥＬディスプレイに用いる際には、基板側からも光を取り出す構成（ボトムエミッション）を採用することが可能となる。
本実施形態の半導体装置は、ＩＤタグ又はＩＣタグなどのさまざまな用途に用いることが考えられる。
（特性）
ここで、図７を用いて、本実施形態の電界効果型トランジスタの特性について説明しておく。
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を備えた３端子素子である。
ゲート電極１５に電圧Ｖｇを加えて、チャネル層に流れる電流Ｉｄを制御し、ソース電極１３とドレイン電極１４間の電流Ｉｄをスイッチングする機能を果たす電子アクティブ素子である。
ソース・ドレイン電極間に５〜２０Ｖ程度の電圧Ｖｄを加えたとき、ゲート電圧Ｖｇを０Ｖと５〜２０Ｖの間でスイッチすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オン・オフする）ことができる。
図７（ａ）はさまざまなＶｇでのＩｄ−Ｖｄ特性、図７（ｂ）はＶｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
活性層の元素組成が異なることによる特性の違いは、たとえば、電界効果移動度μ、閾値電圧（Ｖｔｈ）、Ｏｎ／Ｏｆｆ比、Ｓ値などの違いとして表現することができる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。
たとえば、トランスファ特性の結果から、√Ｉｄ−Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。
閾値電圧の求め方はいくつかの方法があるが、たとえば、√Ｉｄ−Ｖｇのグラフのｘ切片から閾値電圧Ｖｔｈを導くことが挙げられる。
Ｏｎ／Ｏｆｆ比はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。
Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）−Ｖｄのグラフを作製し、この傾きの逆数から導出することができる。
トランジスタ特性の違いは、上記に限られるものでなく、ほかにも各種パラメータで示すことができる。
［実施例］
（実施例１）
本実施例は、Ｉｎ−Ｓｉ−Ｏ系のアモルファス酸化物からなるチャネル層を用い図３（ａ）に示すトップゲート型ＴＦＴ素子を作製した例である。
まず、ガラス基板（コーニング社製１７３７）上にチャネル層としてＩｎ−Ｓｉ−Ｏ系アモルファス酸化物膜を形成する。
本実施例では、アルゴンガスと酸素ガスの混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｓｉ−Ｏ系アモルファス酸化物膜を形成する。
図８に示すようなスパッタ成膜装置を用いている。
図８において、５１は試料、５２はターゲット、５３は真空ポンプ、５４は真空計、５５は基板保持手段、５６はそれぞれのガス導入系に対して設けられたガス流量制御手段、５７は圧力制御手段、５８は成膜室である。
５３は成膜室５８内を排気するための排気手段となる真空ポンプである。５５は、酸化物膜を形成する基板を成膜室内に保持するための基板保持手段である。５２は、基板保持手段に対向して配置された固体材料源（ターゲット）５２である。さらに、固体材料源から材料を蒸発させるためのエネルギー源（不図示の高周波電源）と、成膜室内にガスを供給する手段を有する。
ガス導入系としては、アルゴン、アルゴンと酸素の混合ガス（Ａｒ：Ｏ２＝９５：５）の２系統を有している。それぞれのガス流量を独立に制御可能とするガス流量制御手段５６と、排気速度を制御するための圧力制御手段５７により、成膜室内に所定のガス雰囲気を得ることができる。
本実施例では、ターゲット（材料源）としては、２インチサイズのＩｎ２Ｏ３とＳｉＯ２のターゲットを用い、同時スパッタによりＩｎ−Ｓｉ−Ｏ膜を形成している。投入ＲＦパワーはそれぞれ７０Ｗ、６５Ｗとしている。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。成膜レートは１２ｎｍ／ｍｉｎである。また、基板温度は２５℃である。引き続き、大気中で２８０℃、３０分のアニール処理を施す。
得られた膜に関し、膜面に低角度の入射Ｘ線回折（薄膜法、入射角 ０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｓｉ−Ｏ系膜はアモルファス膜であることがわかる。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約４０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比率はＩｎ：Ｓｉ＝８：２であった。
また、電気伝導度で１０−２Ｓ／ｃｍ程度であり、電子キャリア濃度は４×１０１６／ｃｍ３、電子移動度は、約３ｃｍ２／Ｖ・秒程度と見積もっている。
次に、フォトリゾグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質はＡｕとＴｉの積層膜であり、それぞれ厚さ４０ｎｍと５ｎｍである。
次に、フォトリゾグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁層は、ＳｉＯ２膜をスパッタ成膜法により成膜し、厚みは１５０ｎｍである。またＳｉＯ２膜の比誘電率は約３．７である。
さらに、フォトリゾグラフィー法とリフトオフ法により、ゲート電極１５を形成した。チャネル長は、５０μｍで、チャネル幅は、２００μｍである。電極材質はＡｕであり、厚さは３０ｎｍである。
（ＴＦＴ素子の特性評価）
図７に、室温下で測定したＴＦＴ素子の電流−電圧特性の一例を示す。
図７（ａ）はＩｄ−Ｖｄ特性であり、図７（ｂ）はＩｄ−Ｖｇ特性である。
図７（ａ）に示すように、一定のゲート電圧Ｖｇを加え、Ｖｄの変化に伴うソース・ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）した。
利得特性を調べたところ、Ｖｄ＝６Ｖを加えた時におけるゲート電圧ＶＧの閾値は約−０．５Ｖであった。また、Ｖｇ＝１０Ｖ時には、Ｉｄ＝１．０×１０−４Ａ程度の電流が流れた。
トランジスタのオン・オフ比は、１０７以上であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約５ｃｍ２（Ｖｓ）−１の電界効果移動度が得られた。
また、本実施例においては再現良くＴＦＴを作成することができ、複数の素子を作成した際の特性ばらつきが小さかった。
このように、Ｉｎ−Ｓｉ−Ｏという新規なアモルファス酸化物をチャネル層に適用することで、良好なトランジスタ特性を実現することができた。
特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系に比べて、構成元素数が少ないという利点がある。
また、本発明の薄膜トランジスタは、シリコンという原材料コストが安い元素を用いているため、材料コストの低減が可能である。さらには、環境への負荷が小さい構成元素で薄膜トランジスタを実現できる。
また、同様にして、ゲート絶縁層としてアルミナの薄膜を用いた素子を試作し、評価したところ、移動度は約１．５ｃｍ２（Ｖｓ）−１であった。
このように、インジウムとシリコンを含有したチャネルに対しては、シリコンを主成分とするゲート絶縁層を用いることが好適である。
本発明の材料コストが低く、安定な特性を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
（実施例２）
本実施例はＩｎとＳｉを主成分として含有するチャネル層を用いた薄膜トランジスタにおいて、ＩｎとＳｉの組成依存性を検討した例である。
なお、本実施例においては、チャネル層の材料組成依存性を検討するために、成膜にコンビナトリアル法を用いる。すなわち、スパッタ法により様々な組成を有する酸化物の薄膜を一度に一枚の基板上に作製する手法を用いて検討している。ただし、この手法を必ずしも用いる必要はない、所定の組成の材料源（ターゲット）を用意して成膜してもよいし、複数のターゲットのそれぞれへの投入パワーを制御することで、所望の組成の薄膜を形成してもよい。
Ｉｎ−Ｓｉ−Ｏ膜の製膜は３元斜入射スパッタ装置を用いて行った。ターゲットは基板に対し斜め方向に配置されているため、基板面上の膜の組成がターゲットからの距離の差により変化するため、基板面内にわたり２元で広い組成分布がついた薄膜を得ることができる。Ｉｎ−Ｓｉ−Ｏ膜の製膜には、Ｉｎ２Ｏ３のターゲットを二つとＳｉＯ２のターゲット一つを同時スパッタしている。
投入ＲＦパワーはそれぞれ３５Ｗと６５Ｗとしている。成膜時の雰囲気は、全圧０．３５Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。基板温度は２５℃である。
作製された膜の物性は蛍光Ｘ線分析、分光エリプソメトリー、Ｘ線回折及び４探針測定により評価した。また、ｎ型チャネル層にＩｎ−Ｓｉ−Ｏ組成傾斜膜を用いたボトムゲート・トップコンタクト型ＴＦＴの試作も行い、室温にて動作特性を評価した。
この組成傾斜膜の膜厚を分光エリプソメトリーにより測定したところ、アモルファス酸化物膜の厚さは約５０ｎｍであり、面内膜厚分布は±１０％以内であった。
Ｘ線回折（ＸＲＤ）測定により、作製したＩｎ−Ｓｉ−Ｏ膜はＳｉ／（Ｉｎ＋Ｓｉ）が０．０５以上の範囲においてアモルファスであることを確認した。
さらにＳｉの組成が０．０５より小さい膜においては、結晶の回折ピークが観測される場合があった。以上の結果より、Ｉｎ−Ｓｉ−Ｏ膜においてＳｉ／（Ｉｎ＋Ｓｉ）を０．０５以上とすることで、アモルファス薄膜を得られることがわかった。
Ｉｎ−Ｓｉ−Ｏ組成傾斜膜のシート抵抗を４探針法により、膜厚を分光エリプソメトリーにより測定し、膜の抵抗率を求めた。Ｉｎ−Ｓｉ組成比率に応じて抵抗率の変化が確認された。Ｉｎ−ｒｉｃｈ側で低抵抗、Ｓｉ−ｒｉｃｈ側で高抵抗となることが分かった。
次に、成膜雰囲気中の酸素流量を変化させたときのＩｎ−Ｓｉ−Ｏ組成傾斜膜の抵抗率を求めると、酸素流量の増加に従い、Ｉｎ−Ｓｉ−Ｏ膜が高抵抗化していることが分かった。これは、酸素欠損の減少とそれに伴う電子キャリア密度の低下に起因するものと考えられる。また、ＴＦＴ活性層に適した抵抗値を示す組成範囲が酸素流量に対し変化していることがわかった。
抵抗率の経時変化の測定結果を図１に示す。Ｉｎ−Ｓｉ−Ｏ系薄膜は、広い組成範囲にわたり、抵抗率の経時変化は認められなかった。一方で同様にして作製したＩｎ−Ｚｎ−Ｏ膜やＩｎ−Ｓｎ−Ｏ膜は時間とともに、抵抗率が減少する傾向が見られた。これにより、Ｉｎ−Ｓｉ−Ｏ膜は環境安定性に優れることがわかった。
次に、Ｉｎ−Ｓｉ−Ｏ膜をｎ型チャネル層とした電界効果型トランジスタ（ＦＥＴ）の特性及びその組成依存性を調べた。トランジスタの構成は、図３（ｃ）に示すボトムゲート型の構成である。
具体的には、熱酸化膜付Ｓｉ基板上にＩｎ−Ｓｉ−Ｏ組成傾斜膜を製膜した後、パターニング、電極形成等を行い、それぞれ組成の異なる活性層を有する素子を一枚の基板上に形成した。
３ｉｎｃｈウェーハ上に形成された多くのＦＥＴ作製し、それぞれ特性を評価した。ＦＥＴの構造としては、図１に示すようなボトムゲート・トップコンタクト型で、ゲート電極にｎ＋−Ｓｉ、絶縁膜にＳｉＯ２、ソース・ドレイン電極にＡｕ／Ｔｉを使用している。
また、この時のチャネル層幅及びチャネル層長はそれぞれ１５０μｍ、１０μｍである。ＦＥＴ評価において用いたソース・ドレイン電圧は６Ｖである。
ＴＦＴ特性評価において、電子移動度はゲート電圧（Ｖｇ）に対する√Ｉｄ（Ｉｄ：ドレイン電流）の傾きにより、電流ＯＮ／ＯＦＦ比はＩｄの最大値と最小値の比により求める。
また、Ｖｇに対して√ＩｄをプロットしたときのＶｇ軸との切片をしきい値電圧とし、ｄＶｇ／ｄ（ｌｏｇＩｄ）の最小値をＳ値（電流を一桁上昇させるのに必要な電圧の値）とする。
基板上のさまざまな位置のＴＦＴ特性を評価することで、Ｉｎ−Ｓｉ組成比率に応じたＴＦＴ特性の変化を調べる。
これにより、基板上の位置、すなわち、Ｉｎ−Ｓｉ組成比率に応じて、ＴＦＴ特性が変化することがわかる。図９は、さまざまな組成におけるＩｄ−Ｖｇ特性を示すグラフである。
Ｉｎ−ｒｉｃｈな組成（たとえばＡ、Ｂ）では、ＯＮ電流が大きいが、ＯＦＦ電流が大きく、閾値が負になることが分かった。
一方、Ｓｉ−ｒｉｃｈ領域（たとえばＤ、Ｅ）では、ＯＦＦ電流が小さいが、ＯＮ電流も小さい傾向であった。ＯＮしきい値電圧は正の値をとり、「ノーマリーオフ特性」が得られた。しかし、ＯＮ時のドレイン電流が小さく、電界効果移動度は小さい。
Ｓｉ／（Ｉｎ＋Ｓｉ）が０．２３の素子Ｃ）において、ｏｎ／ｏｆｆ比が６桁を越える比較的良好な特性が得られる。
上記素子を、大気中で３００℃のアニール処理を施すと、特性の改善がなされる。
図１０は、アニール後のＴＦＴ（Ｉｄ−Ｖｇ）特性を示すグラフである。
特性の組成依存性に関しては、アニール前と同様な傾向を示している。ただし、良好な特性を示す組成範囲が広がっていることがわかる。
たとえば、ｂ）Ｓｉ／（Ｉｎ＋Ｓｉ）＝０．１８やｃ）Ｓｉ／（Ｉｎ＋Ｓｉ）＝０．２３の組成比率において、良好な特性を示す。
図４は、電界効果移動度のＩｎ：Ｓｉ組成依存性を示す。
Ｓｉの含有量を少なくすることにつれて、電界効果移動度が大きくなることがわかる。ＩｎとＳｉの比率Ｓｉ／（Ｉｎ＋Ｓｉ）が０．３以下で０．１ｃｍ２／Ｖｓｅｃ以上の電界効果移動度が得られる。また、Ｓｉ／（Ｉｎ＋Ｓｉ）が０．２３以下で１ｃｍ２／Ｖｓｅｃ以上の電界効果移動度が得られる。
図５に、閾値電圧の組成依存性を示す。薄膜トランジスタの閾値電圧Ｖｔｈは０Ｖ以上（もしくは０近傍）の値であると、回路を構成しやすい。図６に示すように、Ｓｉ／（Ｉｎ＋Ｓｉ）が０．１５以上であるとＶｔｈが正（もしくは０近傍）の値となり、好ましいことがわかる。
また、図６に、Ｓ値の組成依存性を示す。Ｓ値に関してはＳｉ／（Ｉｎ＋Ｓｉ）が０．１５と０．３０の間で小さな値が得られることから、好ましいことがわかる。
良好なトランジスタ特性が得られた素子の一例を図２に示す。電子移動度、電流ＯＮ／ＯＦＦ比、しきい値、Ｓ値はそれぞれ以下のようである。３ｃｍ２（Ｖ・ｓ）−１、１×１０９、０Ｖ、０．５Ｖ／ｄｅｃである。
図２には、同様な手法で検討されたＩｎ−Ｇａ−Ｏをチャネル層に適用したトランジスタのトランスファ特性も記載されている。Ｉｎ−Ｓｉ−ＯのＴＦＴ方が、Ｉｎ−Ｇａ−ＯのＴＦＴと比べて、トランジスタの立ち上がり特性に優れることや、Ｓ値が小さいことがわかる。
（実施例３）
本実施例では、アモルファスＩｎ−Ｚｎ−Ｓｉ−Ｏ酸化物半導体をチャネル層に適用した例である。
また、本実施例では、プラスチック基板上に図３（ｂ）の構成の素子を作製した例である。
基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いている。トランジスタのチャネル長は、６０μｍで、チャネル幅は、１８０μｍである。
まず、ＰＥＴ基板１０上に、フォトリゾグラフィー法とリフトオフ法により、ゲート電極１５と、ゲート絶縁層１２をパターニング形成する。
ゲート電極１５は、厚さ５０ｎｍのＴａ膜からなる。ゲート絶縁層は、ＳｉＯｘＮｙ膜をスパッタ法により成膜し、厚みは１５０ｎｍである。またＳｉＯｘＮｙ膜の比誘電率は約６である。
次に、フォトリゾグラフィー法とリフトオフ法により、トランジスタのチャネル層をパターニング形成した。チャネル層は、Ｉｎ−Ｚｎ−Ｓｉ−Ｏ系のアモルファス酸化物１１ａからなり、その組成はＩｎ：Ｚｎ：Ｓｉ＝４：６：１である。
上記のＩｎ−Ｓｉ−Ｏ系アモルファス酸化物膜は、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により形成される。
本実施例では、三つのターゲット（材料源）を用いて同時成膜している。三つのターゲットは、それぞれ２インチサイズのＩｎ２Ｏ３、ＳｉＯ２、ＺｎＯの焼結体である。それぞれのターゲットへの投入ＲＦパワーを制御することで、所望のＩｎ：Ｚｎ:Ｓｉ組成比の酸化物薄膜を得ることができる。雰囲気は、全圧０.５Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。また、基板温度は２５℃である。
酸化物膜１１ａ、１１ｂは、Ｘ線回折（薄膜法、入射角０.５度）において明瞭な回折ピークは検出されず、アモルファス膜である。アモルファス酸化物膜の厚さは約３０ｎｍである。
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約３ｅＶであり、可視光に対して透明である。
また、ソース電極、ドレイン電極、ゲート電極、はＩｎ２Ｏ３：Ｓｎからなる透明導電膜とする。厚さは１００ｎｍである。
（ＴＦＴ素子の特性評価）
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定する。トランジスタのオン・オフ比は、１０9以上である。また、電界効果移動度を算出したところ、約７ｃｍ２（Ｖｓ）−１の電界効果移動度である。
また、本実施例のＩｎ−Ｚｎ−Ｓｉをチャネルとして適用した薄膜トランジスタは、高い性能を有し、環境に対する安定性が高い。
本発明による電界効果型トランジスタは、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。したがって、本発明の電界効果型トランジスタはＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
スパッタリング法で形成した薄膜の抵抗率の経過時間変化を示すグラフである。 本発明の一実施形態としての薄膜トランジスタのトランスファ特性を示すグラフである。 本発明の一実施形態としての薄膜トランジスタの構成例を示す断面図である。 薄膜トランジスタを作製した際の、電界効果移動度とＩｎ−Ｓｉ組成比率依存性の一例を示すグラフである。 Ｉｎ−Ｓｉ−Ｏ系薄膜トランジスタの閾値電圧の組成依存性を検討した結果を示すグラフである。 Ｓ値のＩｎ：Ｓｉ比依存性を示すグラフである。 本発明の一実施形態としての薄膜トランジスタの特性の一例を示すグラフである。 本発明の一実施形態としての薄膜トランジスタを作製するために使用される薄膜形成装置の概略構成を示す図である。 さまざまな組成におけるＩｄ−Ｖｇ特性を示すグラフである。 アニール後のＴＦＴ（Ｉｄ−Ｖｇ）特性を示すグラフである。
符号の説明
１０ 基板
１１ チャネル層
１２ 絶縁層
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極

Claims (7)

  1. ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、を備え、
    前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、
    前記チャネル層を構成するアモルファス酸化物がＩｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が０．０５以上０．４０以下であることを特徴とする電界効果型トランジスタ。
  2. 前記Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が、０．１５以上０．３０以下であることを特徴とする請求項１記載の電界効果型トランジスタ。
  3. 前記Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が、０．１５以上０．２３以下であることを特徴とする請求項２記載の電界効果型トランジスタ。
  4. ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、を備え、
    前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、
    前記チャネル層を構成するアモルファス酸化物材料がＩｎとＺｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｚｎ＋Ｓｉ）で表されるＳｉの組成比率が０．０５以上０．４０以下であることを特徴とする電界効果型トランジスタ。

  5. ゲート電極と、ソース電極と、ドレイン電極と、チャネル層と、該チャネル層に接したゲート絶縁層と、を備え、
    前記ゲート電極に電圧を加えて、前記ソース電極と前記ドレイン電極の間に流れる電流を制御する電界効果型トランジスタにおいて、
    前記チャネル層を構成する酸化物材料がＩｎとＳｉを含み、Ｓｉ／（Ｉｎ＋Ｓｉ）で表される組成比率が０．０５以上０．４０以下であり、前記ゲート絶縁層がＳｉを含む酸化物又は窒化物であることを特徴とする電界効果型トランジスタ。
  6. 前記ゲート絶縁層が酸化シリコンであることを特徴とする請求項５記載の電界効果型トランジスタ。
  7. 前記チャネル層及び前記ゲート絶縁層は、スパッタリング法により成膜されることを特徴とする請求項６記載の電界効果型トランジスタ。
JP2008146890A 2007-09-05 2008-06-04 電界効果型トランジスタ Expired - Fee Related JP5393058B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008146890A JP5393058B2 (ja) 2007-09-05 2008-06-04 電界効果型トランジスタ
CN2008801052542A CN101796644B (zh) 2007-09-05 2008-08-29 场效应晶体管
PCT/JP2008/066021 WO2009031634A1 (en) 2007-09-05 2008-08-29 Field effect transistor
EP08829702A EP2193547B1 (en) 2007-09-05 2008-08-29 Field effect transistor
KR1020107006787A KR101352159B1 (ko) 2007-09-05 2008-08-29 전계 효과형 트랜지스터
US12/671,052 US8188471B2 (en) 2007-09-05 2008-08-29 Field effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007230381 2007-09-05
JP2007230381 2007-09-05
JP2008146890A JP5393058B2 (ja) 2007-09-05 2008-06-04 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2009081413A JP2009081413A (ja) 2009-04-16
JP5393058B2 true JP5393058B2 (ja) 2014-01-22

Family

ID=40011026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146890A Expired - Fee Related JP5393058B2 (ja) 2007-09-05 2008-06-04 電界効果型トランジスタ

Country Status (6)

Country Link
US (1) US8188471B2 (ja)
EP (1) EP2193547B1 (ja)
JP (1) JP5393058B2 (ja)
KR (1) KR101352159B1 (ja)
CN (1) CN101796644B (ja)
WO (1) WO2009031634A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011027591A1 (ja) * 2009-09-07 2011-03-10 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2486569B1 (en) 2009-10-09 2019-11-20 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011093506A1 (ja) * 2010-02-01 2011-08-04 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
JP2011181590A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials 有機ｅｌディスプレイ及び有機ｅｌディスプレイの製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
CN202307906U (zh) * 2011-06-15 2012-07-04 广东中显科技有限公司 一种用于测试SiNx绝缘层的MIM结构器件
WO2013005380A1 (en) * 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR101239231B1 (ko) * 2011-07-22 2013-03-11 한국과학기술연구원 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
CN105793989A (zh) * 2013-09-27 2016-07-20 科思创德国股份有限公司 用于lcd-tft应用的在高cte、低延迟的聚合物膜上的igzo氧化物tft的制造
JP6273606B2 (ja) * 2014-01-31 2018-02-07 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
KR101521116B1 (ko) 2014-02-24 2015-05-19 국립대학법인 울산과학기술대학교 산학협력단 플라즈마파 트랜지스터의 성능을 평가하는 방법
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105676259B (zh) * 2016-01-27 2018-12-04 泉州市金太阳电子科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法
CN105977258B (zh) * 2016-05-11 2019-06-04 南京大学 一种高性能非易失性铁电晶体管存储器制备
US11081159B1 (en) * 2020-07-15 2021-08-03 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11189331B1 (en) 2020-07-15 2021-11-30 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US20220139934A1 (en) 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH08264021A (ja) 1995-03-26 1996-10-11 Gunze Ltd 透明導電膜
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4168689B2 (ja) 2002-07-19 2008-10-22 住友金属鉱山株式会社 薄膜積層体
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5294565B2 (ja) 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법

Also Published As

Publication number Publication date
EP2193547B1 (en) 2012-06-06
CN101796644B (zh) 2012-10-31
CN101796644A (zh) 2010-08-04
WO2009031634A1 (en) 2009-03-12
KR20100061511A (ko) 2010-06-07
JP2009081413A (ja) 2009-04-16
EP2193547A1 (en) 2010-06-09
US20100258794A1 (en) 2010-10-14
US8188471B2 (en) 2012-05-29
KR101352159B1 (ko) 2014-01-14

Similar Documents

Publication Publication Date Title
JP5393058B2 (ja) 電界効果型トランジスタ
JP5219529B2 (ja) 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5213429B2 (ja) 電界効果型トランジスタ
JP5177954B2 (ja) 電界効果型トランジスタ
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5710041B2 (ja) 液晶表示装置
KR101201825B1 (ko) 산화물 반도체를 사용한 박막트랜지스터 및 표시장치
JP4560502B2 (ja) 電界効果型トランジスタ
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R151 Written notification of patent or utility model registration

Ref document number: 5393058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees