JP6273606B2 - 固定電荷を内部に誘起したゲート絶縁膜 - Google Patents

Description

本願発明は、薄膜トランジスタの構造、薄膜トランジスタの製造方法、および半導体装置に関するものである。

薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。

ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）−Ｚｎ（亜鉛）−Ｏ系の金属酸化物やＩｎ−Ｇａ（ガリウム）−Ｚｎ−Ｏ系の金属酸化物を用いたＴＦＴが検討されている。

このような酸化物を用いた薄膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層は、原理上ｐ型伝導を示さないためにｏｆｆ電流が極めて小さくなり、このような金属酸化物薄膜トランジスタを用いると消費電力を低減できるという利点を有する。

このような薄膜トランジスタにおいては、上記のＩｎ−Ｚｎ−Ｏ系の金属酸化物やＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物では、酸化物中のＧａやＺｎが、トランジスタを作製するプロセスで導入される水（Ｈ_２Ｏ）や水素（Ｈ）の影響を受けやすく、薄膜トランジスタの作成後に特性変化を起こしやすい。そのため、これらの金属酸化物に代わる、Ｉｎ−Ｘ−Ｏ系の金属酸化物を用いた薄膜トランジスタが開発されてきた（特許文献１）。

これらの、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物やＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、あるいは、上記のＩｎ−Ｘ−Ｏ系の金属酸化物に必要とされる電気的特性としては、これらの金属酸化物を用いた薄膜トランジスタにおいて、ゲート電圧が０Ｖの状態では、ソース−ドレイン電極間に電流が流れない、いわゆるノーマリオフの状態が望ましい。また、これらの金属酸化物がディスプレイのスイッチング素子における薄膜トランジスタの活性層（チャネル）として用いられることから、その動作電圧、すなわち薄膜トランジスタのしきい値電圧は一般に、０Ｖ近傍であることが望ましい。

しかしながら、上記金属酸化物半導体において酸素欠損を過剰に生じると、これを活性層として用いる薄膜トランジスタのしきい値電圧が負の方向に移動し、結果として、いわゆるノーマリオンの電気特性となりやすいことが知られている。また、このしきい値電圧は、他にも、当該金属酸化物を作製する作製条件に大きく依存し、しきい値電圧が＋数Ｖになることもある。

これに対し、特許文献２には、しきい値電圧の制御が困難な酸化物半導体膜を活性層に用いたトランジスタにおいて、上記活性層に接する膜、または上記活性層近傍の膜にアルミニウムやホウ素などの元素を含ませて負の固定電荷を有する酸化シリコン膜を作製し、これを用いることにより、しきい値電圧を正にシフトさせる発明が示されている。

しかしながら、特許文献２に記載された発明では、不純物をゲート絶縁膜および／または層間絶縁膜に混入させることにより固定電荷を発生させているため、固定電荷をゲート絶縁膜内、および／または層間絶縁膜内の局所的な位置に制御すること、あるいは、混入する不純物の位置による金属酸化物半導体の電気的特性への考慮に関して、なんら言及したものではない。また、負の固定電荷しか考慮されておらず、しきい値電圧を負の方向にシフトするという課題の解決には寄与することができない。さらに、固定電荷の面電荷密度が小さく、小さい範囲でしか、しきい値電圧の制御ができないことが考えられる。

国際公開２０１３／１８７４８６号公報 特開２０１２−１９９５２６号公報

本願発明はこのような事情に鑑みてなされたものであって、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物やＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、あるいは、上記のＩｎ−Ｘ−Ｏ系の金属酸化物を半導体として用いる薄膜トランジスタにおいて、そのしきい値電圧を効率よく制御する構成を提供することを、その課題の一つとする。また、併せて、上記構成を有する薄膜トランジスタの製造方法を提供することを目的とする。

上記の課題を解決するため、本願発明の一態様に係る薄膜トランジスタは、ゲート電極と、ゲート電極上のゲート絶縁層であって、共有結合性酸化物膜と、イオン結合性酸化物とを含む、ゲート絶縁層と、ゲート絶縁層上の半導体層であって、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも一つの金属の酸化物と、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）、および炭素（Ｃ）からなる群から選択された少なくとも一つの元素の酸化物とを含む、半導体層と、半導体層に接して設けられたソース電極およびドレイン電極と、を含む。
本願発明の一態様に係る薄膜トランジスタにおいては、ゲート絶縁層が、１層の共有結合性酸化物膜と、共有結合性酸化物膜に接する１層のイオン結合性酸化物層とからなる２層構造を含み、前記共有結合性酸化物膜が前記ゲート絶縁層の前記半導体層の側にあることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、ゲート絶縁層が、第１および第２の共有結合性酸化物膜と、第１および第２の共有結合性酸化物膜の間にあって、第１および第２の共有結合性酸化物膜の少なくとも一つと接している１層のイオン結合性酸化物層とを含む３層構造を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、ゲート絶縁層が、共有結合性酸化物膜と、共有結合性酸化物膜の中に分布したイオン結合性酸化物とを含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、半導体層がＩｎ−Ｓｉ−Ｏを含む酸化物からなることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜がＳｉＯ_２を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜とイオン結合性酸化物との界面に正の固定電荷を有することができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜とイオン結合性酸化物との界面に負の固定電荷を有することができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物がＡｌ_２Ｏ_３を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物が（Ｔａ／Ｎｂ）Ｏ_ｘを含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、固定電荷の面電荷密度の絶対値が１０^１２ｃｍ^−２以上であることができる。
さらに、本願発明の一態様に係る薄膜トランジスタは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも一つの金属の酸化物と、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）、および炭素（Ｃ）からなる群から選択された少なくとも一つの元素の酸化物とを含む、半導体層を有する薄膜トランジスタの、前記半導体層と、ゲート電極との間のゲート絶縁層の作製方法であって、共有結合性酸化物膜を成膜する工程と、イオン結合性酸化物を堆積する工程と、を含む、ゲート絶縁層の作製方法によって、作製することができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物が層を形成することができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜を成膜する工程が第１の共有結合性酸化物膜を成膜する工程であって、第１の共有結合性酸化物膜を成膜する工程の後に、イオン結合性酸化物を堆積する工程を実行し、さらに、イオン結合性酸化物を堆積する工程の後に、第２の共有結合性酸化物膜を成膜する工程を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物がＡｌ_２Ｏ_３を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物を堆積する工程がトリメチルアルミニウム（Ａｌ(ＣＨ_３)_３）とプラズマ酸素ガスとを原料として用いたプラズマＡＬＤ（atomic layer deposition）法によることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物を堆積する工程がトリメチルアルミニウム（Ａｌ(ＣＨ_３)_３）の原料とＨ_２Ｏ酸化ガスを用いた熱ＡＬＤ法によることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物が(Ｔａ／Ｎｂ)_２Ｏ_５を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物を堆積する工程がＴａ（ＮｔＡｍ）（ＮＭｅ_２）_３とＮｂ（ＮｔＡｍ）（ＮＭｅ_２）_３を１対１で混合した原料とＨ_２Ｏ酸化ガスを用いた熱ＡＬＤ法によることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、イオン結合性酸化物を堆積する工程が成膜温度を制御して行われることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、成膜温度が２００℃以上３００℃以下であることができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜がＳｉＯ_２を含むことができる。
本願発明の一態様に係る薄膜トランジスタにおいては、共有結合性酸化物膜を成膜する工程がテトラメトキシシラン（Ｓｉ(ＯＣＨ_３)_４）を原料とし、プラズマ酸素ガスを反応ガスに用いたプラズマＣＶＤ（chemical vapor deposition）法によることができる。
本発明の一態様に係る半導体装置は、基板と、基板上に設けられた上記の薄膜トランジスタを有する。

本願発明の態様によれば、固定電荷の深さ位置を、ゲート絶縁膜中の共有結合性酸化物膜とイオン結合性酸化物層との界面の位置として設計・作製することができ、固定電荷を十分に制御された態様で誘起することができるため、金属酸化物半導体への影響を十分考慮した薄膜トランジスタを作製することができる。また、共有結合性酸化物膜とイオン結合性酸化物層との組み合わせにより、負の固定電荷のみならず、正の固定電荷を誘起することができ、しきい値電圧の制御の方向を自由に選択することができる。さらに、共有結合性酸化物膜とイオン結合性酸化物膜との組み合わせによっては、固定電荷の面電荷密度を大きくすることが可能であり、より大きなしきい値電圧の制御が可能となる。また、上記のとおり、薄膜トランジスタのしきい値電圧の制御を自由に行うことができるため、しきい値電圧を０Ｖ近傍でない電圧に設定することも可能となる。

第１の実施形態に係る薄膜トランジスタおよび半導体装置の構成を示す概略断面図である。 第１の実施形態に係る薄膜トランジスタの実施例の構成を示す概略断面図である。 ある条件で、固定電荷を有するＡｌ_２Ｏ_３膜とＳｉＯ_２膜との界面を作製したときの、Ａｌ_２Ｏ_３膜の膜厚とフラットバンド電圧との関係を示す。 他の条件で、固定電荷を有するＡｌ_２Ｏ_３膜とＳｉＯ_２膜との界面を作製したときの、Ａｌ_２Ｏ_３膜の膜厚とフラットバンド電圧との関係を示す。 ゲート酸化膜を構成するイオン結合性酸化物層の膜厚と薄膜トランジスタのしきい値電圧との関係を示す。 イオン結合性酸化物層をゲート絶縁膜に加えたときの薄膜トランジスタのＩ_ｄ−Ｖ_ｇ特性に対する効果を示す。 第２の実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 第３の実施形態に係る薄膜トランジスタの構成を示す概略断面図である。

（第１の実施形態）
以下、図１を参照しながら、本願発明の第１の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。

図１に示すように、本実施形態の半導体装置１０は、基板２０と、基板２０上に形成された本実施形態の薄膜トランジスタ１５とを備えている。半導体装置１０は、その他に薄膜トランジスタ１５と電気的に接続する不図示の配線や素子を有していてもよい。

（薄膜トランジスタの構造）
基板２０としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。

基板２０の厚さは、設計に応じて適宜設定することができる。

図１の薄膜トランジスタ１５は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１５は、基板２０上に設けられたゲート電極３０と、ゲート電極３０を覆って設けられたゲート絶縁層４０と、ゲート絶縁層４０の上面に設けられた半導体層５０と、半導体層５０の上面において半導体層５０に接して設けられたソース電極６０およびドレイン電極７０、および層間絶縁膜８０を有している。ゲート電極３０は、半導体層５０のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。ここで、ゲート絶縁層４０は、ゲート電極３０の側の第１の絶縁体層４１と、半導体層５０の側の第２の絶縁体層４２と、からなる。

ゲート電極３０、ソース電極６０、ドレイン電極７０としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金；インジウムスズ酸化物（Indium Tin Oxide、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、２層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。

ゲート電極３０、ソース電極６０、ドレイン電極７０は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極６０とドレイン電極７０とは同じ形成材料であることが好ましい。

ゲート絶縁層４０には、ゲート電極３０の絶縁耐圧を確保し、かつ、ゲート電極３０の半導体層５０に形成されるチャネルへの制御性を高めるためなどの目的で、例えば窒化物などの、誘電率の高い、いわゆるＨｉｇｈ−ｋ材料を用いることがある。

このとき、Ｈｉｇｈ−ｋ材料を構成する物質の構成元素の種類によっては、半導体層５０の特性に影響を与えることがある。そのため、上記絶縁体層を、図１に示すように、第１の絶縁体層４１と第２の絶縁膜４２との２つの膜で構成し、半導体層５０に接触する第２の絶縁体層４２は、半導体層５０に影響の少ないＳｉＯ_２膜とし、第１の絶縁体層４１に、窒化物などのＨｉｇｈ−ｋ材料の膜を用いることが行われる。なお、ゲート絶縁層４０を第１の絶縁体層４１と第２の絶縁体層４２とで構成する場合、ゲート絶縁層４０全体の絶縁耐圧とチャネルの制御性の両方を考慮して、ゲート絶縁層４０のほとんどの部分をＨｉｇｈ−ｋ材料の層とし、第２の絶縁体層４２は薄い層とすることが好ましい。このときでも、第２の絶縁体層４２を構成するＳｉＯ_２膜の厚さは、２ｎｍ以上とすることが好ましい。

半導体層５０は、金属酸化物から構成されていても良いが、好ましくは、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物と、酸素とのかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きい第２酸化物とを含む複合酸化物で形成される。第１金属酸化物は、好ましくは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも１つを含む金属酸化物であり、第２酸化物は、好ましくはジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）、および炭素（Ｃ）からなる群から選択された少なくとも１つを含む酸化物である。

好ましくは、第１金属酸化物の元素がＩｎである場合、第２酸化物の元素は、Ｚｒ、Ｐｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｌａ、Ｈｆ、Ｂ、Ｃからなる群から選択された少なくとも１つであり、第１金属酸化物の元素がＳｎである場合、第２酸化物の元素は、Ｓｃ、Ｔｉ、Ｗ、Ｎｄ、Ｇｄからなる群から選択された少なくとも１つの元素である。

それぞれの添加量は目的に応じて適宜、定めることができる。

なお、当然のことであるが、本願発明の作用効果に甚だしい悪影響が出ない限り、半導体層には上記以外の成分や不可避の不純物が含まれていてもよい。

層間絶縁膜８０は、絶縁性を有し、ソース電極６０、ドレイン電極７０、及びソース電極６０とドレイン電極７０に重畳していない領域の半導体層５０との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２などの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。

（薄膜トランジスタの製造方法）
次に、本実施形態の薄膜トランジスタ１５の製造方法、特に、本実施形態の薄膜トランジスタのゲート絶縁層４０の製造方法について説明する。

ゲート絶縁層４０、すなわち、第１の絶縁体層４１と第２の絶縁体層４２は、実施例で詳細に述べるように、プラズマＣＶＤ法、あるいはＡＬＤ法により作製される。また、ＭＯＣＶＤ法や物理蒸着法（または物理気相成長法）を用いることにより形成することも可能である。ここで、物理蒸着法としては、蒸着法やスパッタリング法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、化学蒸着法（ＣＶＤ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタリング法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、ＤＣ（直流）スパッタリング法、高周波（ＲＦ）スパッタリング法等の成膜法を用いることができる。

より具体的には、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。

なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本願発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。

また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。

以上、添付図面を参照しながら本願発明に係る好適な実施の形態例について説明したが、本願発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本願発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。

（実施例）
以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。

図２は、本願発明の第１の実施形態による薄膜トランジスタの実施例の構造を示す図である。この図２に示す薄膜トランジスタ１００は、図１に示した薄膜トランジスタ１５に用いられる構成と比較して、その性能評価の目的で簡素化した、同様の構成になっており、図１の薄膜トランジスタ１５が有するゲート電極３０に代わって、ｐ型不純物を多量にドープしたＳｉ基板１３０を用いる構成となっている。図２で実現された本願発明の実施例の特徴が、図１に示した構成の薄膜トランジスタでも同様に実現されることは言うまでもない。

本実施例では、まず、ｐ型不純物をドープしたＳｉ基板１３０上に、イオン結合性酸化物層１４０として、Ａｌ_２Ｏ_３膜を成膜した。このＡｌ_２Ｏ_３膜は、トリメチルアルミニウム（Ａｌ(ＣＨ_３)_３）とプラズマ酸素ガスとを原料として用いたプラズマＡＬＤ（atomic layer deposition）法で、成膜温度を２００℃として成膜され、膜厚は１０〜１００ｎｍである。なお、上記の成膜温度は、厚さ０．５〜０．９ｍｍのＳｉ基板１３０の裏側を輻射温度計により測定することで得られた。続いて、このイオン結合性酸化物層１４０上に、共有結合性酸化物膜１４５としてＳｉＯ_２膜を成膜した。このＳｉＯ_２膜は、テトラメトキシシラン（Ｓｉ(ＯＣＨ_３)_４）を原料とし、プラズマ酸素ガスを反応ガスに用いたプラズマＣＶＤ（chemical vapor deposition）法により、成膜温度２００℃で作製し、その膜厚は２〜５０ｎｍである。

この後、共有結合性酸化物膜１４５の表面に、Ｉｎ−Ｓｉ−Ｏターゲットをターゲット材とし、スパッタリング法（ＤＣスパッタリング）により、以下のスパッタ条件で半導体層１５０を成膜した。Ｉｎ−Ｓｉ−Ｏターゲットは、３％重量ＳｉＯ_２添加Ｉｎ_２Ｏ_３系のサンプル品を用いた。成膜した酸化物半導体膜１５０の厚さは３０ｎｍであった。
（スパッタリング条件）
ＤＣ ｐｏｗｅｒ ：１００Ｗ
真空度 ：０．２Ｐａ
プロセスガス流量 ：Ａｒ ２０ｓｃｃｍ／Ｏ_２ ２ｓｃｃｍ
（ｓｃｃｍ：Standard Cubic Centimeter per Minute）
基板温度 ：２５℃（熱電対で測定）。加熱なし

最後に、ソース電極１６０およびドレイン電極１７０を、金（Ａｕ）を形成材料とし、半導体層１５０の表面にマスク蒸着することにより形成した。ソース電極１６０およびドレイン電極１７０の層の厚さはいずれも５０ｎｍとし、ソース電極１６０とドレイン電極１７０との離間距離（ゲート長）は３５０μｍであり、対向している部分の長さ（紙面に垂直な方向の長さ）は９４０μｍであった。

なお、これに併せて、同じ方法で作成したＡｌ_２Ｏ_３膜を用いた、Ｐｔ／Ａｌ_２Ｏ_３／ＳｉＯ_２／ｐ−Ｓｉ ＭＯＳキャパシタ（Ｐｔを金属層、ｐ−Ｓｉを半導体層、Ａｌ_２Ｏ_３／ＳｉＯ_２を絶縁層とするＭＯＳキャパシタ）を以下の手順で作製し、このＡｌ_２Ｏ_３膜とＳｉＯ_２膜との界面に生成する固定電荷の面電荷密度を調べた。すなわち、ｐ−Ｓｉ基板を酸素雰囲気中で９００℃に加熱して、熱酸化ＳｉＯ_２膜を形成し、その上に、上記の方法でＡｌ_２Ｏ_３膜を成膜した。その後、上記のＡｌ_２Ｏ_３膜上にＰｔ電極を、リソグラフィーを用いたプロセスで形成して、Ｐｔ／Ａｌ_２Ｏ_３／ＳｉＯ_２／ｐ−Ｓｉ ＭＯＳキャパシタを作製した。

Ａｌ_２Ｏ_３／ＳｉＯ_２複合膜のＳｉＯ_２に換算した膜厚（ＥＯＴ：equivalent oxide thickness）ＥＯＴ_{Ａｌ２Ｏ３}と、上記のＭＯＳキャパシタのＣ−Ｖ特性より求められたフラットバンド電圧Ｖ_ｆｂとの関係を図３に示す。ここで、Ａｌ_２Ｏ_３／ＳｉＯ_２界面の固定電荷の面電荷密度(Ｑ_ＩＬ)は、ＥＯＴ_{Ａｌ２Ｏ３}とＶ_ｆｂとは次式で表される関係を有する。

ここで、φ_{ｍ，ｅｆｆ}は金属の実効仕事関数、φ_ＳｉはＳｉのフェルミ準位、ε_ＳｉＯ２はＳｉＯ_２の誘電率である。

上記の式にしたがって図３より算出されたＡｌ_２Ｏ_３／ＳｉＯ_２界面のＱ_ＩＬの値は約−２．０×１０^１２／ｃｍ^２であった。

このイオン結合性酸化物層１４０と共有結合性酸化物膜１４５との組み合わせについては、イオン結合性酸化物層１４０を他の方法で作成することもできる。例えば、トリメチルアルミニウム（Ａｌ(ＣＨ_３)_３）の原料とＨ_２Ｏ酸化ガスを用いた熱ＡＬＤ法で、成膜温度を２００℃とし、膜厚が１０〜１００nmのＡｌ_２Ｏ_３膜を成膜することができる。このＡｌ_２Ｏ_３膜の成膜方法を除いて、他の膜の作製方法等は、上記の場合と実質的に同一とした。

このときに作製されたイオン結合性酸化物層１４０と共有結合性酸化物膜１４５との組み合わせの場合の固定電荷の面電荷密度を算出するために、同様のＰｔ／Ａｌ_２Ｏ_３／ＳｉＯ_２／ｐ−Ｓｉ ＭＯＳキャパシタを作製すると、Ａｌ_２Ｏ_３膜厚のＳｉＯ_２換算膜厚ＥＯＴ_{Ａｌ２Ｏ３}とＣ−Ｖ特性より求められたフラットバンド電圧Ｖ_ｆｂの関係は、図４のようになった。この図におけるデータは、図３の結果と逆の符号の勾配を示しており、面電荷密度が約＋２．５×１０^１２／ｃｍ^２の正の固定電荷がＡｌ_２Ｏ_３／ＳｉＯ_２界面に生じていることがわかった。

以上は、イオン結合性酸化物層１４０であるＡｌ_２Ｏ_３膜に対し、その成膜方法を変えることにより、異なる面電荷密度の固定電荷を生成する例である。

ここで、さらに、イオン結合性酸化物層１４０として、Ｔａ（ＮｔＡｍ）（ＮＭｅ_２）_３とＮｂ（ＮｔＡｍ）（ＮＭｅ_２）_３を１対１で混合した原料とＨ_２Ｏ酸化ガスを用いた熱ＡＬＤ法で、膜厚が１０〜１００ｎｍの（Ｔａ／Ｎｂ）_２Ｏ_５膜を成膜した例を示す。この（Ｔａ／Ｎｂ）_２Ｏ_５膜の成膜を除けば、他の膜の作製方法等は、上記の場合と実質的に同一である。

この（Ｔａ／Ｎｂ）_２Ｏ_５／ＳｉＯ_２の固定電荷の面電荷密度を算出するために、同様のＰｔ／（Ｔａ／Ｎｂ）_２Ｏ_５／ＳｉＯ_２／ｐ−Ｓｉ ＭＯＳキャパシタを作製した。ここでのＭＯＳキャパシタの作製方法は、上記のＰｔ／Ａｌ_２Ｏ_３／ＳｉＯ_２／ｐ−Ｓｉ ＭＯＳキャパシタの作製方法と同様である。すると、この固定電荷の面電荷密度は（Ｔａ／Ｎｂ）_２Ｏ_５膜の成膜温度で変わり、２００℃で＋１．５×１０^１２／ｃｍ^２、２５０℃で＋１．０×１０^１１／ｃｍ^２、３００℃で＋４．０×１０^９／ｃｍ^２となった。このように、成膜方法は同一でも、成膜温度によって、異なる面電荷密度の固定電荷を得ることができることがある。

次に、図２に示されるように、これらのイオン結合性酸化物層１４０と共有結合性酸化物膜１４５とを組み合わせたゲート絶縁膜の構成により薄膜トランジスタを作製した場合のＭＯＳキャパシタを考える。すなわち、より具体的には、図２において、Ｓｉ基板１３０が金属層、酸化物半導体層１５０が半導体層、イオン結合性酸化物層１４０と共有結合性酸化物膜１４５とで構成されるゲート絶縁膜が絶縁層に、それぞれ該当するＭＯＳキャパシタである。

すると、このＭＯＳキャパシタは、ゲート絶縁膜全体としての絶縁膜の静電容量Ｃ_ｏｘと半導体層中の空乏層の静電容量が直列に配置されているものと等価と考えられるが、絶縁膜中に面電荷密度Ｑ_ｓの固定電荷の層があるときのしきい値電圧Ｖ_Ｔは、以下の式で表される。

ここで、φ_ＭＳは金属層を構成する金属の仕事関数と半導体層を構成する半導体の仕事関数の差、Ｅ_ｉは当該半導体の真性時のフェルミレベル、Ｅ_ｆは当該半導体のフェルミ中央、ε_０は真空誘電率、ε_Ｓは当該半導体の比誘電率、ｑは電気素量、Ｎａは当該半導体のキャリア濃度である。すなわち、上記の式によれば、しきい値電圧Ｖ_Ｔは、絶縁膜中の面電荷密度Ｑ_ｓの固定電荷の層により、Ｑ_ｓ／Ｃ_ｏｘ分だけ減じられることになる。

Ｃ_ｏｘは、ゲート絶縁膜全体の厚さに反比例し、一般には、共有結合性酸化膜であるＳｉＯ_２膜は薄く（約２ｎｍ）作製される。したがって、イオン結合性酸化物層１４０とＳｉＯ_２膜との界面で生成する固定電荷の面電荷密度Ｑ_ＩＬを変数とした、イオン結合性酸化物層１４０の膜厚ｔとしきい値電圧のシフトΔＶ_Ｔとの関係は、図５に示されるようになる。

すなわち、負の固定電荷が発生すると正のしきい値電圧のシフトになり、正の固定電荷が発生すると負のしきい値電圧のシフトを生じる。この図からはさらに、現実的なゲート絶縁層の厚みの約１００ｎｍでは、しきい値電圧を５Ｖだけシフトさせようとすると、固定電荷の面電荷密度Ｑ_ＩＬが１０^１２/ｃｍ^２のオーダーで必要になることがわかる。

上記のプラズマＡＬＤ法で作製した、膜厚（物理膜厚）が５０ｎｍのＡｌ_２Ｏ_３膜（４０ｎｍ）／ＳｉＯ_２(１０ｎｍ)のゲート絶縁膜上に、Ｉｎ−Ｓｉ−Ｏ半導体層を３０ｎｍの厚さで作製した薄膜トランジスタの特性を、評価環境を２５℃、暗所、真空中として測定し、そのときに得られたＩ_ｄ−Ｖ_ｇ特性を図６に、（ｂ）として示す。また、比較のため、上記の方法で作製したＳｉＯ_２のみで厚さ５０ｎｍのゲート絶縁膜を構成したときの薄膜トランジスタのＩ_ｄ−Ｖ_ｇ特性を併せて、（ａ）として示す。これらの薄膜トランジスタのしきい値電圧を比較すると、Ａｌ_２Ｏ_３／ＳｉＯ_２によりゲート絶縁層を構成した薄膜トランジスタのしきい値電圧は、ＳｉＯ_２のみでゲート絶縁層を構成した薄膜トランジスタのしきい値電圧と比べ、正方向へ約２Ｖシフトしていることがわかる。

以上のように、本願発明により、薄膜トランジスタのしきい値電圧は、Ｑ_ＩＬ（＝Ｑ_ｏｘ）により制御することが可能となる。

（第２の実施形態）
図７は、本願発明の第２の実施形態に係る薄膜トランジスタ１０２の構成を示す概略断面図である。本実施形態では、ゲート絶縁層が、イオン結合性酸化物層１４０を２層の共有結合性酸化物膜１４５、１４８で挟み込む、３層構造としている。このようにゲート絶縁層の構成が異なる点以外は、第１の実施形態と同様である。

本実施形態では、共有結合性酸化物膜１４５、１４８とイオン結合性酸化膜結晶層１４０との界面が、イオン結合性酸化膜結晶層１４０の上下２箇所に生成するため、上記固定電荷の効果はおよそ２倍になる。

なお、図７に示す薄膜トランジスタ１０２では、イオン結合性酸化膜結晶層１４０がその上下の共有結合性酸化物膜１４５、１４８と接触し、イオン結合性酸化膜結晶層１４０の上下２箇所の界面で固定電荷を誘起しているが、イオン結合性酸化膜結晶層１４０の上下のいずれか一方のみで共有結合性酸化物膜と接触する構成でもよい。このとき、固定電荷は、共有結合性酸化物膜と接触しているイオン結合性酸化膜結晶層１４０の界面でのみ生成することは、理解されよう。

また、本実施形態がボトムゲート型の薄膜トランジスタについて説明されていることについて、いわゆるトップゲート型の薄膜トランジスタにも適用することができることは、第１の実施形態と同様である。また、本実施形態がトップコンタクト型の薄膜トランジスタについて説明されていることについても、いわゆるボトムコンタクト型の薄膜トランジスタに適用することができることも、第１の実施形態と同様である。

（第３の実施形態）
図８は、本願発明の第３の実施形態に係る薄膜トランジスタ１０４の構成を示す概略断面図である。本実施形態では、上記の第２の実施形態において、イオン結合性酸化膜結晶層１４０が十分に成長しておらず、層を形成することなく、島状のイオン結合性金属酸化物結晶１４２が共有結合性酸化膜層１４５の内部に挿入されている状態に該当する。この場合でも、共有結合性酸化膜層とイオン結合性金属酸化膜結晶との界面が存在するため、実施例２の場合と同様に、ゲート酸化膜中に固定電荷を誘起することができる。

なお、この場合、先に説明した、イオン結合性酸化膜結晶１４２の構成元素による、半導体層１５０の特性への影響を低減するため、イオン結合性酸化膜結晶１４２の、半導体層１５０と共有結合性酸化膜層１４５との界面からの深さを、２ｎｍ以上とすることが好ましいことがある。

なお、本実施形態がボトムゲート型の薄膜トランジスタについて説明されていることについて、いわゆるトップゲート型の薄膜トランジスタにも適用することができることは、第１および第２の実施形態と同様である。また、本実施形態がトップコンタクト型の薄膜トランジスタについて説明されていることについても、いわゆるボトムコンタクト型の薄膜トランジスタに適用することができることも、第１および第２の実施形態と同様である。

本願発明に係るゲート絶縁膜は、金属酸化物半導体層からの距離の制御性に優れ、面電荷密度の絶対値が大きい、正または負の固定電荷をその中に誘起することができるため、本願発明の薄膜トランジスタは、金属酸化物半導体への望ましくない影響を排除しつつ、しきい値電圧を自由に制御することが可能となる。このため、本願発明の実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子に適用することができる。

１０ 半導体装置
１５、１００ 薄膜トランジスタ
２０ 基板
３０ ゲート電極
４０ ゲート絶縁層
４１ 第１の絶縁体層
４２ 第２の絶縁体層
５０、１５０ 半導体層
６０、１６０ ソース電極
７０、１７０ ドレイン電極
８０ 層間絶縁膜
１３０ Ｓｉ基板
１４０ イオン結合性酸化物層
１４２ イオン結合性酸化物
１４５、１４８ 共有結合性酸化物膜

Claims (16)

1. ゲート電極と、
   前記ゲート電極上のゲート絶縁層であって、
   共有結合性酸化物膜と、
   イオン結合性酸化物と
   を含む、ゲート絶縁層と、
   前記ゲート絶縁層上の半導体層であって、
   インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも一つの金属の酸化物と、
   ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）、および炭素（Ｃ）からなる群から選択された少なくとも一つの元素の酸化物と
   を含む、半導体層と、
   前記半導体層に接して設けられたソース電極およびドレイン電極と、
   を含む、薄膜トランジスタであって、
   前記共有結合性酸化物膜がＳｉＯ_２を含み、
   前記イオン結合性酸化物が（Ｔａ／Ｎｂ）Ｏ_ｘを含む、薄膜トランジスタ。
2. 前記ゲート絶縁層が、１層の共有結合性酸化物膜と、前記共有結合性酸化物膜に接する１層のイオン結合性酸化物層とからなる２層構造を含み、前記共有結合性酸化物膜が前記ゲート絶縁層の前記半導体層の側にある、請求項１に記載された薄膜トランジスタ。
3. 前記ゲート絶縁層が、第１および第２の共有結合性酸化物膜と、前記第１および第２の共有結合性酸化物膜の間にあって、前記第１および第２の共有結合性酸化物膜の少なくとも一つと接している１層のイオン結合性酸化物層とを含む３層構造を含む、請求項１に記載された薄膜トランジスタ。
4. 前記ゲート絶縁層が、共有結合性酸化物膜と、前記共有結合性酸化物膜の中に分布したイオン結合性酸化物とを含む、請求項１に記載された薄膜トランジスタ。
5. 前記半導体層がＩｎ−Ｓｉ−Ｏを含む酸化物からなる、請求項１から４のいずれか１項に記載された薄膜トランジスタ。
6. 前記共有結合性酸化物膜と前記イオン結合性酸化物との界面に正の固定電荷を有する、請求項１から５のいずれか１項に記載された薄膜トランジスタ。
7. 前記共有結合性酸化物膜と前記イオン結合性酸化物との界面に負の固定電荷を有する、請求項１から５のいずれか１項に記載された薄膜トランジスタ。
8. 前記固定電荷の面電荷密度の絶対値が１０^１２ｃｍ^−２以上である、請求項６、または７のいずれか１項に記載された薄膜トランジスタ。
9. インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも一つの金属の酸化物と、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）、および炭素（Ｃ）からなる群から選択された少なくとも一つの元素の酸化物とを含む、半導体層を有する薄膜トランジスタの、前記半導体層と、ゲート電極との間のゲート絶縁層の作製方法であって、
   共有結合性酸化物膜を成膜する工程と、
   イオン結合性酸化物を堆積する工程と、
   を含む、ゲート絶縁層の作製方法であって、
   前記共有結合性酸化物膜がＳｉＯ_２を含み、
   前記イオン結合性酸化物が(Ｔａ／Ｎｂ)_２Ｏ_５を含む、ゲート絶縁層の作製方法。
10. 前記イオン結合性酸化物が層を形成する、請求項９に記載されたゲート絶縁層の作製方法。
11. 前記共有結合性酸化物膜を成膜する工程が第１の共有結合性酸化物膜を成膜する工程であって、前記第１の共有結合性酸化物膜を成膜する工程の後に、前記イオン結合性酸化物を堆積する工程を実行し、
    さらに、前記イオン結合性酸化物を堆積する工程の後に、第２の共有結合性酸化物膜を成膜する工程を含む、
    請求項９または１０に記載されたゲート絶縁層の作製方法。
12. 前記イオン結合性酸化物を堆積する工程がＴａ（ＮｔＡｍ）（ＮＭｅ_２）_３とＮｂ（ＮｔＡｍ）（ＮＭｅ_２）_３を１対１で混合した原料とＨ_２Ｏ酸化ガスを用いた熱ＡＬＤ法による、請求項９から１１のいずれか１項に記載されたゲート絶縁層の作製方法。
13. 前記イオン結合性酸化物を堆積する工程が成膜温度を制御して行われる、請求項１２に記載されたゲート絶縁層の作製方法。
14. 前記成膜温度が２００℃以上３００℃以下である、請求項１３に記載されたゲート絶縁層の作製方法。
15. 前記共有結合性酸化物膜を成膜する工程がテトラメトキシシラン（Ｓｉ(ＯＣＨ_３)_４）を原料とし、プラズマ酸素ガスを反応ガスに用いたプラズマＣＶＤ（chemical vapor deposition）法による、請求項９から１４のいずれか１項に記載されたゲート絶縁層の作製方法。
16. 基板と、
    前記基板上に設けられた請求項１から８のいずれか１項に記載の薄膜トランジスタに記載の薄膜トランジスタと、
    を有する半導体装置。