JP6260992B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

本願発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置に関するものである。

薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。

ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。また近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）−Ｚｎ（亜鉛）−Ｏ系の金属酸化物やＩｎ−Ｇａ（ガリウム）−Ｚｎ−Ｏ系の金属酸化物を用いた薄膜トランジスタが検討されている。

このような薄膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層は、原理上ｐ型伝導を示さないためにｏｆｆ電流が極めて小さくなることから、このような薄膜トランジスタを用いると消費電力を低減できるという利点を有する。

しかしながら、液晶ディスプレイや有機ＥＬディスプレイ等のスイッチング素子として薄膜トランジスタを利用すると、液晶ディスプレイや有機ＥＬディスプレイ等からの可視光スペクトルの光、特に、波長が４２０ｎｍ乃至６００ｎｍの光の照射によって、薄膜トランジスタの半導体層を形成する金属酸化物の特性が変化し、薄膜トランジスタの閾値電圧が負の方向に約５Ｖ以上シフトし、ｏｆｆ電流が大きくなって消費電力が大きくなるという問題があった。可視光スペクトルの光の波長として、例えば、日本工業規格においては、可視光の波長範囲は、短波長限界は３６０ｎｍ乃至４００ｎｍ、長波長限界は７６０ｎｍ乃至８３０ｎｍ にあると規定される（規格番号：ＪＩＳ Ｚ ８１２０：２００１参照）。

特許文献１には、薄膜トランジスタの酸化物半導体層におけるチャネル形成領域となる部分を保護するチャネル保護層が開示されている。チャネル保護層は、酸化ケイ素や酸化アルミニウム等の絶縁膜で形成されており、配線層となる導電層のパターニング工程での処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減するエッチングストッパーとして機能するものである。特許文献１は、チャネル保護層により、エッチング時という薄膜トランジスタ製造時における酸化物半導体層へのダメージを軽減するものであり、液晶ディスプレイや有機ＥＬディスプレイ等からの光照射による薄膜トランジスタの半導体層を形成する金属酸化物の特性変化を抑制するまでには至っていない。

また、特許文献２には、薄膜トランジスタの酸化物半導体層におけるチャネル領域の上にあるエッチストッパーが、開示されている。エッチストッパーは、チャネル領域を覆うことによって、後続工程においてチャネル領域がエッチング液などによって損傷されることを防ぐものである。また、エッチストッパーは、チャネル領域の上部に位置する保護膜などの絶縁層または外部からのチャネル領域への水素などの不純物が拡散するのを防止して、チャネル領域の性質が変わることを防ぐものである。特許文献２は、エッチストッパーにより、エッチング時という薄膜トランジスタ製造時における酸化物半導体層の損傷を防止し、不純物の拡散を防止するものであり、液晶ディスプレイや有機ＥＬディスプレイ等からの光照射による薄膜トランジスタの半導体層を形成する金属酸化物の特性変化を抑制するまでには至っていない。

そのため、液晶ディスプレイや有機ＥＬディスプレイ等からの光照射による、薄膜トランジスタの半導体層を形成する金属酸化物の特性変化を抑制することが求められていた。

特開２０１０―１６６０３８号公報 特開２０１３―１２５１５２６号公報 国際公開第２０１３―１８７４８６号

本願発明はこのような事情に鑑みてなされたものであって、チャネルへの可視光スペクトルの光の照射をブロッキングするチャネルカバー層を備えることで、液晶ディスプレイや有機ＥＬディスプレイ等からの光照射による、半導体層を形成する金属酸化物の特性変化を抑制することができる薄膜トランジスタとその製造方法を提供することを目的とする。また、このような薄膜トランジスタを有する半導体装置を提供することをあわせて目的とする。

本願発明の一側面によれば、ゲート電極と、ゲート電極の上面を覆って設けられた絶縁体層と、絶縁体の上面に設けられた半導体層と、半導体層の上面に設けられたチャネルカバー層と、半導体層に接して設けられたソース電極およびドレイン電極と、を備え、ゲート電極は、ソース電極およびドレイン電極の間の半導体層の中のチャネルに対応させて設けられ、チャネルカバー層は、チャネルへの可視光スペクトルの光の照射をブロッキングする、薄膜トランジスタが与えられる。
ここで、チャネルカバー層が、４２０ｎｍから６００ｎｍの波長の可視光スペクトルの光の照射をブロッキングしてよい。
また、チャネルカバー層が、チャネルに対応させて設けられてよい。
また、チャネルカバー層の端部の少なくとも一部が、ソース電極の端部の少なくとも一部と接してよい。
また、チャネルカバー層の端部の少なくとも一部が、ドレイン電極の端部の少なくとも一部と接してよい。
また、チャネルカバー層が、窒素を含有する金属酸化物からなってよい。
また、チャネルカバー層の窒素の含有量が、５０質量％以上７５質量％以下であってよい。
また、チャネルカバー層が、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）からなる群から選択された少なくとも１つを含む、窒素を含有する金属酸化物からなってよい。
また、半導体層が、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）からなる群から選択された少なくとも１つを含む、酸化物からなってよい。
また、半導体層が、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリ二ウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも１つをさらに含む、酸化物からなってよい。
本願発明の他の側面によれば、基板と、基板に設けられた上記の薄膜トランジスタと、を有する半導体装置が与えられる。
また、本願発明の他の側面によれば、ゲート電極と、ゲート電極の上面を覆って設けられた絶縁体層と、絶縁体の上面に設けられた半導体層と、半導体層の上面に設けられたチャネルカバー層と、半導体層に接して設けられたソース電極およびドレイン電極と、を形成する工程を有し、ゲート電極は、ソース電極およびドレイン電極の間の半導体層の中のチャネルに対応させて設けられ、チャネルカバー層は、チャネルへの可視光スペクトルの光の照射をブロッキングする、薄膜トランジスタの製造方法が与えられる。
また、チャネルカバー層をハードマスクとして用いてソース電極およびドレイン電極を形成する工程を有してよい。

本願発明によれば、チャネルへの可視光スペクトルの光の照射をブロッキングするチャネルカバー層を備えることで、液晶ディスプレイや有機ＥＬディスプレイ等からの光照射による、半導体層を形成する金属酸化物の特性変化を抑制することができる薄膜トランジスタ及びその製造方法を提供することができる。また、このような薄膜トランジスタを有する半導体装置を提供することができる。

第１の実施形態に係る薄膜トランジスタおよび半導体装置の概略断面図である。 第２の実施形態に係る薄膜トランジスタおよび半導体装置の概略断面図である。 チャネルカバー層を有する場合および無い場合の薄膜トランジスタのＩｄ−Ｖｄ特性の評価結果を示すグラフである。

以下、図１を参照しながら、本願発明の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。

本実施形態の薄膜トランジスタは、ゲート電極と、ゲート電極の上面を覆って設けられた絶縁体層と、絶縁体の上面に設けられた半導体層と、半導体層の上面に設けられたチャネルカバー層と、半導体層に接して設けられたソース電極およびドレイン電極と、を備え、ゲート電極は、ソース電極およびドレイン電極の間の半導体層の中のチャネルに対応させて設けられ、チャネルカバー層は、チャネルへの可視光スペクトルの光の照射をブロッキングする。

また、本実施形態の半導体装置は、基板と、前記基板に設けられた上記の薄膜トランジスタと、を有する。

また、本実施形態の薄膜トランジスタの製造方法は、ゲート電極と、ゲート電極の上面を覆って設けられた絶縁体層と、絶縁体の上面に設けられた半導体層と、半導体層の上面に設けられたチャネルカバー層と、半導体層に接して設けられたソース電極およびドレイン電極と、を備え、ゲート電極は、ソース電極およびドレイン電極の間の半導体層の中のチャネルに対応させて設けられ、チャネルカバー層は、チャネルへの可視光スペクトルの光の照射をブロッキングする。

基板２０としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
基板２０の厚さは、設計に応じて適宜設定することができる。

薄膜トランジスタ１０は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１０は、基板２０上に設けられたゲート電極３０と、ゲート電極３０を覆って設けられた絶縁体層４０と、絶縁体層４０の上面に設けられた半導体層５０と、半導体層５０の上面において半導体層５０に接して設けられたソース電極６０およびドレイン電極７０と、半導体層５０の上面のソース電極６０およびドレイン電極７０の間に半導体層５０のチャネル領域に対応させて設けられたチャネルカバー層９０を有している。ゲート電極３０は、半導体層５０のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。

ゲート電極３０、ソース電極６０、ドレイン電極７０としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金；インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、２層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。

ゲート電極３０、ソース電極６０、ドレイン電極７０は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極６０とドレイン電極７０とは同じ形成材料であることが好ましい。

絶縁体層４０は、絶縁性を有しゲート電極３０と、ソース電極６０およびドレイン電極７０と、を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ，Ａｌ_２Ｏ_３、ＡｌＮなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料は、製造や加工が容易であるため光硬化型の樹脂材料であることが好ましい。

半導体層５０は、金属酸化物からなるが、好ましくは、酸素欠損が導入されることで電子キャリアを生成できる第１酸化物と、酸素との結合解離エネルギーが第１酸化物の酸素の解離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きい第２酸化物とを含む。第１酸化物は、好ましくは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも１つを含む金属酸化物であり、第２酸化物は、好ましくはジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリ二ウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも１つを含む酸化物である。
好ましくは、第１酸化物の元素がＩｎである場合、第２酸化物の元素は、Ｚｒ、Ｐｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｌａ、Ｈｆ、Ｂ、Ｃからなる群から選択された少なくとも１つであり、第１酸化物の元素がＳｎである場合、第２酸化物の元素は、Ｓｃ、Ｔｉ、Ｗ、Ｎｄ、Ｇｄからなる群から選択された少なくとも１つの元素である。
それぞれの添加量は目的に応じて適宜、定めることができる。なお、当然のことであるが、本願発明の作用効果に甚だしい悪影響が出ない限り、半導体層には上記以外の成分や不可避の不純物が含まれていてもよい。

（薄膜トランジスタの製造方法）
次に、本実施形態の薄膜トランジスタ１０の製造方法について説明する。本実施形態の薄膜トランジスタのゲート絶縁層４０、半導体層５０およびチャネルカバー層９０は、物理蒸着法（または物理気相成長法）、あるいは化学蒸着法（ＣＶＤ）を用いることにより形成することも可能である。

ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタ法においてプラズマを用いた場合は、反応性スパッタ法、ＤＣ（直流）スパッタ法、高周波（ＲＦ）スパッタ法等の成膜法を用いることができる。

化学蒸着法（ＣＶＤ）としては、ＭＯＣＶＤ法、プラズマＣＶＤ法等の成膜法を用いることができる。

さらには、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。

本実施形態の薄膜トランジスタ１０の製造方法においては、基板２０の上に通常知られた方法でゲート電極３０を形成し、次いで絶縁体層４０を形成する。本実施形態の製造方法では、ターゲットと、プロセスガスと、を用いた物理蒸着法により半導体層５０は作製される。前記ターゲットは、酸化インジウムの粉末と、Ｇａ、Ｚｎ、Ｓｎ、Ｚｒ、Ｐｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｌａ、Ｈｆ、Ｓｃ、Ｎｄ、Ｇｄ、ＢおよびＣから選択された金属原子の酸化物の粉末と、を含む焼結体である。上記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。ここでは、物理蒸着法としてスパッタ法を用いることとして説明する。

なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明する。

以上、添付図面を参照しながら本願発明に係る好適な実施の形態例について説明したが、本願発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本願発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。

以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。

（実施例１）
実施例の薄膜トランジスタ１０は、以下のように製造した。ガラス基板２０上にＭｏＷ膜をスパッタ法により堆積し、通常のマスクを用いたフォトリソグラフィーによりゲート電極３０のパターンを形成した。その上に、例えばプラズマＣＶＤ法によりＳｉＯ_２の絶縁体層４０を堆積した。その上にＩｎ−Ｓｉ−Ｏ薄膜をスパッタ法により室温で堆積した後、通常のマスクを用いたフォトリソグラフィーにより半導体層５０のパターンを形成した。

その上にチャネルカバー層９０を作製するために、チャネル部分を開口したステンシルマスクを用いて、ＤＣスパッタリング法で作製した。このチャネルカバー層の作製は、まずＴａＯＮ膜を全面に堆積させた後、通常のマスクを用いたフォトリソグラフィーによりチャネルカバー層を作製してもよい。次に、金（Ａｕ）を形成材料としたソース電極６０およびドレイン電極７０を、半導体層５０上に、かつソース電極６０およびドレイン電極７０の端部がチャネルカバー層の端部に接するように、通常のマスクを用いたフォトリソグラフィーにより形成した。このソース電極６０およびドレイン電極７０の作製工程は、チャネルカバー層９０をハードマスクとして用いて行うこともできる。最後にソース電極６０およびドレイン電極７０および半導体層５０の表面上に、層間絶縁膜としてプラズマＣＶＤ法によりＳｉ０_２膜を形成した。このＳｉ０_２膜を作製時、プラズマ中には活性な水素が存在し、これが半導体層５０の表面および内部へ拡散し、酸素サイトの置換等によりＩｎ−Ｈ結合を形成して好ましくない欠陥を作る結果、トランジスタ特性を劣化させる。上記チャネルカバー層９０によりこれを防止することができる。

（実施例２）
上記チャネルカバー層の効果を調べるために、図２に示す薄膜トランジスタを作製した。まずｐ型不純物（ボロン）を０．８×１０^２０/ｃｍ^３ドープした、ゲートとなるＳｉ基板を用いて、酸素中、１０５０℃で、膜厚２５０ｎｍの熱酸化ＳｉＯ_２膜のゲート絶縁膜を形成した。その上に、Ｉｎ−Ｓｉ−ＯターゲットとＡｒ （２０ｓｃｃｍ）／Ｏ_２ （２ｓｃｃｍ）をプロセスガスに用いてスパッタリング法により、室温で膜厚が２０ｎｍのＩｎ−Ｓｉ−Ｏ酸化物半導体層を形成した。その後、チャネル部分を開口したステンシルマスクを用いて、１００ｎｍの窒素濃度５０％のＴａＯＮ膜から成るチャネルカバー層を次の条件によりＤＣスパッタリング法で作製した。スパッタの条件は、ＴａＮをターゲットに、ＤＣパワー２００Ｗ、Ｏ_２/Ａｒ＝１ｓｃｃｍ/２０ｓｃｃｍ、Ｐ（反応気圧）＝０．４Ｐａ、成膜温度は室温である。

ここで、このＴａＯＮ膜の膜厚と透過率の関係を考えると、膜厚が５０ｎｍ以上あれば、青色発光の波長での透過率がほぼ無くなり、Ｉｎ−Ｓｉ−Ｏ層への影響を抑制できる。また、このチャネルカバー層が少しでも金属的な振る舞いをすると、ソース/ドレイン間のリークの原因になるので、窒素濃度は５０％以上７５％以下が望ましい。さらに、ＴａＯＮ膜に代えてＷＯＮおよびＴｉＯＮ膜をチャネルカバー層に用いる場合には、それぞれＷＮおよびＴｉＮをターゲットに用いたＤＣスパッタリング法で、膜中の窒素濃度をそれぞれ５０〜７５％の範囲、膜厚を５０ｎｍ以上とすれば良い。

このように作製した、１００ｎｍ膜厚のＴａＯＮ層が有り無しのＩｎ−Ｓｉ−Ｏ（３０ｎｍ）薄膜トランジスタに、波長４２０〜６００ｎｍの光照射を１０００ｓｅｃ実施した後の、Ｖｄ＝１５ＶでのＩｄ−Ｖｇ特性を図３に示す。ＴａＯＮチャネルカバー層があるＩｎ−Ｓｉ−Ｏ薄膜トランジスタは、光照射前とほぼ同じ特性を示すのに対して、チャネルカバー層が無いＩｎ−Ｓｉ−Ｏ薄膜トランジスタは、しきい値電圧が負の方向へ約５Ｖ以上シフトし、さらにＩ_ｏｆｆも上昇した。この違いは、チャネルカバー層により半導体層が活性水素から防止されている結果であると考えられる。

本願のゲート絶縁膜は、基板からの不純物の拡散防止性に優れ、かつ誘電率が高いため、本実施形態の薄膜トランジスタは、電気的特性の劣化が抑制されている。このため、本実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ（ＥＬ））ディスプレイのスイッチング素子の製造工程に好ましく適用できる。

１０：薄膜トランジスタ、２０：基板、３０：ゲート電極、４０：絶縁体層、４１：第１の絶縁体層、４２：第２の絶縁体層、５０：半導体層、６０：ソース電極、７０：ドレイン電極、８０：層間絶縁膜。９０：チャネルカバー層

Claims (12)

1. ゲート電極と、
   前記ゲート電極の上面を覆って設けられた絶縁体層と、
   前記絶縁体の上面に設けられた半導体層と、
   前記半導体層の上面に設けられたチャネルカバー層と、
   前記半導体層に接して設けられたソース電極およびドレイン電極と、を備え、
   前記ゲート電極は、前記ソース電極および前記ドレイン電極の間の前記半導体層の中のチャネルに対応させて設けられ、
   前記チャネルカバー層は、膜厚が５０ｎｍ以上でかつ窒素の含有量が５０質量％以上７５質量％以下であるＴａＯＮあるいはＷＯＮから構成され、前記チャネルへの可視光スペクトルの光の照射をブロッキングする、
   薄膜トランジスタ。
2. 前記チャネルカバー層が、４２０ｎｍから６００ｎｍの波長の可視光スペクトルの光の照射をブロッキングする、請求項１に記載の薄膜トランジスタ。
3. 前記チャネルカバー層が、前記チャネルに対応させて設けられている、請求項１乃至２に記載の薄膜トランジスタ。
4. 前記チャネルカバー層の端部の少なくとも一部が、前記ソース電極の端部の少なくとも一部と接する、請求項１乃至３に記載の薄膜トランジスタ。
5. 前記チャネルカバー層の端部の少なくとも一部が、前記ドレイン電極の端部の少なくとも一部と接する、請求項１乃至３に記載の薄膜トランジスタ。
6. 前記半導体層が、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎからなる群から選択された少なくとも１つを含む、酸化物からなる、請求項１乃至５の何れかに記載の薄膜トランジスタ。
7. 前記半導体層が、Ｚｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｈｆ、Ｓｃ、Ｙ、Ｌａ、Ｐｒ、Ｎｄ、Ｇｄ、それ以外の希土類元素、Ａｌ、ＢおよびＣからなる群から選択された少なくとも１つをさらに含む、酸化物からなる、請求項６に記載の薄膜トランジスタ。
8. 基板と、前記基板に設けられた請求項１乃至７の何れかに記載の薄膜トランジスタと、を有する半導体装置。
9. ゲート電極と、
   前記ゲート電極の上面を覆って設けられた絶縁体層と、
   前記絶縁体の上面に設けられた半導体層と、
   前記半導体層の上面に設けられたチャネルカバー層と、
   前記半導体層に接して設けられたソース電極およびドレイン電極と、
   前記チャネルカバー層と前記ソース電極およびドレイン電極を覆って設けられた層間絶縁膜と、
   を形成する工程を有し、
   前記ゲート電極は、前記ソース電極および前記ドレイン電極の間の前記半導体層の中のチャネルに対応させて設けられ、
   前記チャネルカバー層は、膜厚が５０ｎｍ以上でかつ窒素の含有量が５０質量％以上７５質量％以下であるＴａＯＮあるいはＷＯＮから構成され、前記チャネルへの可視光スペクトルの光の照射をブロッキングする、
   薄膜トランジスタの製造方法。
10. 前記チャネルカバー層をハードマスクとして用いて前記ソース電極および前記ドレイン電極を形成する工程を有する、請求項９記載の薄膜トランジスタの製造方法。
11. 前記層間絶縁膜を形成する工程は、活性水素を含む雰囲気中で行われる、請求項９記載の薄膜トランジスタの製造方法。
12. 前記層間絶縁膜を形成する工程は、プラズマＣＶＤ法によってＳｉＯ_２膜を形成する工程を含む、請求項１１記載の薄膜トランジスタの製造方法。