JP6327548B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP6327548B2 JP6327548B2 JP2013243413A JP2013243413A JP6327548B2 JP 6327548 B2 JP6327548 B2 JP 6327548B2 JP 2013243413 A JP2013243413 A JP 2013243413A JP 2013243413 A JP2013243413 A JP 2013243413A JP 6327548 B2 JP6327548 B2 JP 6327548B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- thin film
- film transistor
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
ここで、前記金属酸化物が酸化アルミニウムからなってよい。
また、前記金属酸化物が酸化タンタルからなってよい。
また、前記バリア層の厚さが、0.6nm以上2nm以下であってよい。
また、前記半導体層はインジウムを含む金属酸化物半導体からなってよい。
本発明の他の側面によれば、前記半導体層が10℃以上400℃以下で形成される、
上記何れかの薄膜トランジスタの製造方法が与えられる。
ここで、前記半導体層が10℃以上200℃以下で形成されてよい。
次に、本実施形態の薄膜トランジスタ1の製造方法について説明する。本発明の製造方法は、バリア層を設けることを除いては、本質的には従来の薄膜トランジスタと変わるところはない。本実施形態の薄膜トランジスタのバリア層は、例えば物理蒸着法(または物理気相成長法)を用いることにより形成することが可能である。
2---基板
3---ゲート電極
4---絶縁体層
5---半導体層
6---バリア層
7---ソース電極
8---ドレイン電極
9---p型不純物(B)をドープしたSi基板.
Claims (4)
- ソース電極及びドレイン電極と、
インジウムを含む金属酸化物半導体層と、
前記ソース電極及び前記ドレイン電極と前記金属酸化物半導体層との間に設けられ、酸化タンタルからなるバリア層と、
前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記金属酸化物半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタ。 - 前記バリア層の厚さが、0.6nm以上2nm以下である、請求項1に記載の薄膜トランジスタ。
- 前記金属酸化物半導体層が10℃以上400℃以下で形成される、
請求項1または2に記載の薄膜トランジスタの製造方法。 - 前記金属酸化物半導体層が10℃以上200℃以下で形成される、請求項3に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013243413A JP6327548B2 (ja) | 2013-11-26 | 2013-11-26 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013243413A JP6327548B2 (ja) | 2013-11-26 | 2013-11-26 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103677A JP2015103677A (ja) | 2015-06-04 |
JP6327548B2 true JP6327548B2 (ja) | 2018-05-23 |
Family
ID=53379152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013243413A Active JP6327548B2 (ja) | 2013-11-26 | 2013-11-26 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6327548B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102231372B1 (ko) * | 2019-08-21 | 2021-03-25 | 충북대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 |
KR102395180B1 (ko) * | 2020-01-08 | 2022-05-06 | 충북대학교 산학협력단 | 박막 트랜지스터 광 센서 및 이의 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002016679A1 (fr) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
KR100858088B1 (ko) * | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
KR20170021903A (ko) * | 2008-11-07 | 2017-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP5948814B2 (ja) * | 2011-11-25 | 2016-07-06 | ソニー株式会社 | トランジスタ、表示装置および電子機器 |
TW201901972A (zh) * | 2012-01-26 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
JP2013225664A (ja) * | 2012-03-23 | 2013-10-31 | Idemitsu Kosan Co Ltd | 酸化物半導体薄膜 |
KR20130126240A (ko) * | 2012-05-11 | 2013-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
JP5830045B2 (ja) * | 2013-02-22 | 2015-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2013
- 2013-11-26 JP JP2013243413A patent/JP6327548B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015103677A (ja) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10763371B2 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
TWI559553B (zh) | 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 | |
KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
US9123750B2 (en) | Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors | |
EP2348531B1 (en) | Thin film transistor and method of manufacturing the same | |
KR102518392B1 (ko) | 박막트랜지스터 어레이 기판 | |
JP6134230B2 (ja) | 薄膜トランジスタおよび表示装置 | |
JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
JP6004308B2 (ja) | 薄膜デバイス | |
KR20110010323A (ko) | 박막 트랜지스터 및 그 제조방법 | |
WO2014034872A1 (ja) | 薄膜トランジスタおよび表示装置 | |
US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
JP6583812B2 (ja) | 多層構成の薄膜トランジスタの製造方法 | |
US9153651B2 (en) | Thin film transistor and method for manufacturing the same | |
JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6308583B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
KR101625207B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JP6252903B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR101450841B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR102180511B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
JP2015144175A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20120134758A (ko) | 더블 채널층을 구비한 산화물 반도체 박막 트랜지스터 | |
KR101457762B1 (ko) | 금속 박막 트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6327548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |