JP5467728B2 - 薄膜電界効果型トランジスタおよびその製造方法 - Google Patents
薄膜電界効果型トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP5467728B2 JP5467728B2 JP2008066069A JP2008066069A JP5467728B2 JP 5467728 B2 JP5467728 B2 JP 5467728B2 JP 2008066069 A JP2008066069 A JP 2008066069A JP 2008066069 A JP2008066069 A JP 2008066069A JP 5467728 B2 JP5467728 B2 JP 5467728B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- thin film
- field effect
- effect transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は、薄膜電界効果型トランジスタおよびその製造方法に関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタおよびその製造方法に関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なＺｎＯに代表される酸化物半導体を活性層に用いた薄膜トランジスタの研究及び開発が近年盛んに行われている。特にアモルファス酸化物半導体、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物は低温での成膜で、高面内特性均一性かつ高移動度が可能であることから、樹脂基板上に室温成膜可能トランジスタの活性層の材料として注目され、アモルファス酸化物半導体を活性層に用いるＴＦＴの開発が活発に行われている（例えば、非特許文献１参照）。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なＺｎＯに代表される酸化物半導体を活性層に用いた薄膜トランジスタの研究及び開発が近年盛んに行われている。特にアモルファス酸化物半導体、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物は低温での成膜で、高面内特性均一性かつ高移動度が可能であることから、樹脂基板上に室温成膜可能トランジスタの活性層の材料として注目され、アモルファス酸化物半導体を活性層に用いるＴＦＴの開発が活発に行われている（例えば、非特許文献１参照）。
これらのアモルファス酸化物半導体をチャネルに用いたＴＦＴは、その組成および製造条件によってＴＦＴ特性（Ｉｄ−Ｖｇ特性）にヒステリシスが生じる問題があった。例えば、Ｉｎ又はＺｎを含むアモルファス酸化物膜のチャネル層を有する電界効果型トランジスタであって、アモルファス酸化物膜が１０１６ｃｍ−３以上１０２０ｃｍ−３以下の水素原子又は重水素原子を含有していることによりトランジスタ特性のヒステリシスが改良されることを開示している（例えば、特許文献１参照）。
また、酸化物半導体からなる薄膜トランジスタのゲート絶縁膜および製造方法としては、例えば、酸化亜鉛ＺｎＯを主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタが開示され、該薄膜トランジスタの製法として、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が真空中にて連続した工程で行われ、前記ゲート絶縁膜が、誘導結合方式プラズマ化学気相成長（ＩＣＰ−ＣＶＤ）法又は電子サイクロトロン共鳴化学気相成長（ＥＣＲ−ＣＶＤ）法により形成され、全製造工程が２００℃以下の温度条件下にて行われる薄膜トランジスタの製法が開示されている（例えば、特許文献２参照）。
特開２００７−１０３９１８号公報
特開２００７−７３５５９号公報
ＮＡＴＵＲＥ、Ｖｏｌ．４３２（２５ Ｎｏｖｅｍｂｅｒ、２００４）、Ｐ．４８８−４９２
本発明の目的は、ＯＦＦ電流が低く、高ＯＮ／ＯＦＦ比を有し、かつ駆動による特性変化、特に閾値電圧変動が少ないアモルファス酸化物半導体を用いたＴＦＴを提供することにある。また、そのＴＦＴの製造方法を提供することにある。
本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上にゲート電極、成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で形成されたゲート絶縁膜、アモルファス酸化物半導体からなる活性層、ソース電極、ドレイン電極を有する薄膜電界効果型トランジスタであって、前記ゲート絶縁膜のダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１×１０１９ｃｍ−３以下であり、かつ前記活性層と前記ソース電極および前記ドレイン電極の少なくとも一方との間に更に抵抗層を有し、かつ前記抵抗層は前記活性層の電気伝導度より小さい電気伝導度を有し、かつ前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度/抵抗層の電気伝導度）は、１０ １ 以上１０ １０ 以下であり、かつ前記活性層の電気伝導度は１０ −４ Ｓｃｍ −1 以上１０ ２ Ｓｃｍ −１ 未満であり、かつ前記抵抗層の電気伝導度は１０ −１ Ｓｃｍ −１ 以下であり、かつ前記抵抗層の厚みは前記活性層の厚みより厚く、かつ前記活性層の厚み/前記抵抗層の厚みは１を超え１００以下であり、かつ前記活性層の膜厚は１ｎｍ以上１００ｎｍ以下で、かつ前記抵抗層の膜厚が１０ｎｍ以上１００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記抵抗層がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むアモルファス酸化物半導体を含有することを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記ゲート絶縁膜が絶縁膜材料としてＳｉ化合物を含有することを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記Ｓｉ化合物が酸化シリコン（ＳｉＯｘ）であることを特徴とする＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記ゲート絶縁膜中の水素濃度が１０１８ｃｍ−３未満であることを特徴とする＜１＞〜＜４＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記活性層のアモルファス酸化物半導体が、Ｉｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むことを特徴とする＜１＞〜＜５＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層のアモルファス酸化物半導体が、Ｉｎを含むことを特徴とする＜６＞に記載の薄膜電界効果型トランジスタ。
＜８＞ 前記アモルファス酸化物半導体が、Ｚｎ又はＧａをさらに含有することを特徴とする＜７＞に記載の薄膜電界効果型トランジスタ。
＜９＞ 前記アモルファス酸化物半導体が、ＺｎとＧａとをさらに含有することを特徴とする＜７＞に記載の薄膜電界効果型トランジスタ。
＜１０＞ ＜１＞〜＜９＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜をＡｒガスに対する酸素ガスの流量比（Ｏ２流量／Ａｒ流量）が１０％以上の雰囲気下で、かつ成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で、スパッタ法により形成することを特徴とする薄膜電界効果型トランジスタの製造方法。
＜１１＞ 前記ゲート絶縁膜を１５０℃以下の温度で形成することを特徴とする＜１０＞に記載の薄膜電界効果型トランジスタの製造方法。
＜１＞ 基板上にゲート電極、成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で形成されたゲート絶縁膜、アモルファス酸化物半導体からなる活性層、ソース電極、ドレイン電極を有する薄膜電界効果型トランジスタであって、前記ゲート絶縁膜のダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１×１０１９ｃｍ−３以下であり、かつ前記活性層と前記ソース電極および前記ドレイン電極の少なくとも一方との間に更に抵抗層を有し、かつ前記抵抗層は前記活性層の電気伝導度より小さい電気伝導度を有し、かつ前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度/抵抗層の電気伝導度）は、１０ １ 以上１０ １０ 以下であり、かつ前記活性層の電気伝導度は１０ −４ Ｓｃｍ −1 以上１０ ２ Ｓｃｍ −１ 未満であり、かつ前記抵抗層の電気伝導度は１０ −１ Ｓｃｍ −１ 以下であり、かつ前記抵抗層の厚みは前記活性層の厚みより厚く、かつ前記活性層の厚み/前記抵抗層の厚みは１を超え１００以下であり、かつ前記活性層の膜厚は１ｎｍ以上１００ｎｍ以下で、かつ前記抵抗層の膜厚が１０ｎｍ以上１００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記抵抗層がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むアモルファス酸化物半導体を含有することを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記ゲート絶縁膜が絶縁膜材料としてＳｉ化合物を含有することを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記Ｓｉ化合物が酸化シリコン（ＳｉＯｘ）であることを特徴とする＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記ゲート絶縁膜中の水素濃度が１０１８ｃｍ−３未満であることを特徴とする＜１＞〜＜４＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記活性層のアモルファス酸化物半導体が、Ｉｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むことを特徴とする＜１＞〜＜５＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層のアモルファス酸化物半導体が、Ｉｎを含むことを特徴とする＜６＞に記載の薄膜電界効果型トランジスタ。
＜８＞ 前記アモルファス酸化物半導体が、Ｚｎ又はＧａをさらに含有することを特徴とする＜７＞に記載の薄膜電界効果型トランジスタ。
＜９＞ 前記アモルファス酸化物半導体が、ＺｎとＧａとをさらに含有することを特徴とする＜７＞に記載の薄膜電界効果型トランジスタ。
＜１０＞ ＜１＞〜＜９＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜をＡｒガスに対する酸素ガスの流量比（Ｏ２流量／Ａｒ流量）が１０％以上の雰囲気下で、かつ成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で、スパッタ法により形成することを特徴とする薄膜電界効果型トランジスタの製造方法。
＜１１＞ 前記ゲート絶縁膜を１５０℃以下の温度で形成することを特徴とする＜１０＞に記載の薄膜電界効果型トランジスタの製造方法。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、可撓性プラスチックフイルムを基板として作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として注目された。特に特開２００６−１６５５２９号公報および同２００６−１８６３１９号公報で開示されているように、ポリエステルフィルム基板上にキャリア濃度を１０１８／ｃｍ３未満のアモルファス酸化物半導体を活性層に用いて、電界効果移動度１０ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比１０３超の性能を持つＴＦＴが報告されている。
しかしながら、本発明者らによるこれらのＴＦＴの動作特性の詳細な解析の結果、ＴＦＴを長時間、繰り返し駆動すると、ＴＦＴの閾値電圧が変動する問題が判明した。このＴＦＴの閾値電圧の変動は有機ＥＬ表示装置のように電流値駆動型の表示装置に用いると発光ムラを生じるので極めて重大な解決すべき課題であった。
本発明者らは、あらゆる観点より本課題の解決に努力した。一般的には活性層材料の課題と考えられ、活性層材料の改良が続けられた。しかしながら、本発明者らは思いがけず、活性層に隣接するゲート絶縁膜が閾値電圧の変動に影響を与えていることを発見した。さらにその改良を鋭意続けた結果、本願の発明に到達したものである。特に、ゲート絶縁膜中のＳｉダングリングボンド密度、および水素濃度を減らすことにより、低オフ電流・高ＯＮ／ＯＦＦ比を維持したまま、閾値電圧の変動を抑制できることを見出した。具体的には、ゲート絶縁膜中のＳｉダングリングボンド密度を５×１０１６ｃｍ−３以下にすることにより、閾値電圧の変動を抑制し、かつゲート絶縁膜中の水素濃度を１×１０１９ｃｍ−３未満にすることにより、低オフ電流で且つ高ＯＮ／ＯＦＦ比を維持できる。また、そのゲート絶縁膜の製造方法を見出した。
特開２００７−１０３９１８には、アモルファス酸化物膜を活性層に用いたＴＦＴにおいて、電子キャリア濃度を水素ドーパント量で制御することができることが開示され、１０１８／ｃｍ３程度の電子キャリア濃度を実現するためには、１０１８ｃｍ−３以上１０２０ｃｍ−３以下の水素を添加することでヒステリシスが改善できることが開示されている。しかしながら、チャネル層についての条件は明記されているものの、ヒステリシス改良という観点でゲート絶縁膜の関与は何ら教唆されていない。
本発明によると、ＯＦＦ電流が低く、高ＯＮ／ＯＦＦ比を示すＴＦＴでかつ連続駆動安定性に優れたＴＦＴが提供される。特に、可撓性基板を用いたフイルム（フレキシブル）ＴＦＴとして有用な薄膜電界効果型トランジスタが提供される。また、これらのＴＦＴを用いた表示装置を提供される。
１．薄膜電界効果型トランジスタ（ＴＦＴ）
本発明のＴＦＴは、少なくとも、ゲート電極、成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で形成されたゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明のＴＦＴについて詳細に説明する。
本発明のＴＦＴは、少なくとも、ゲート電極、成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で形成されたゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明のＴＦＴについて詳細に説明する。
１）ゲート絶縁膜
本発明に於けるゲート絶縁膜は、ダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１０１９ｃｍ−３以下である。
ダングリングボンド密度は、ゲート絶縁膜を構成する絶縁材料中の未結合手の密度であって、例えば、酸化シリコン（ＳｉＯ２）の場合、酸素と共有結合していないＳｉの未結合手の密度である。
本発明に於けるゲート絶縁膜は、ダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１０１９ｃｍ−３以下である。
ダングリングボンド密度は、ゲート絶縁膜を構成する絶縁材料中の未結合手の密度であって、例えば、酸化シリコン（ＳｉＯ２）の場合、酸素と共有結合していないＳｉの未結合手の密度である。
本発明に於けるダングリングボンド密度は下記の測定により得られる値である。
＜ダングリングボンド密度の測定方法＞
ゲート絶縁膜中のダングリングボンドはＥＳＲ（電子スピン共鳴法）にて測定できる。
本発明に於けるダングリングボンド密度は、好ましくは５×１０１６ｃｍ−３以下、さらに好ましくは３×１０１６ｃｍ−３以下である。
＜ダングリングボンド密度の測定方法＞
ゲート絶縁膜中のダングリングボンドはＥＳＲ（電子スピン共鳴法）にて測定できる。
本発明に於けるダングリングボンド密度は、好ましくは５×１０１６ｃｍ−３以下、さらに好ましくは３×１０１６ｃｍ−３以下である。
本発明に於ける水素濃度は下記の測定により得られる値である。
＜水素濃度の測定方法＞
ゲート絶縁膜中の水素濃度は、ＳＩＭＳ（２次イオン質量分析）にて測定できる。
本発明に於けるゲート絶縁膜中の水素濃度は、好ましくは１×１０１９ｃｍ−３以下、さらに好ましくは１×１０−１８ｃｍ−３未満である。
＜水素濃度の測定方法＞
ゲート絶縁膜中の水素濃度は、ＳＩＭＳ（２次イオン質量分析）にて測定できる。
本発明に於けるゲート絶縁膜中の水素濃度は、好ましくは１×１０１９ｃｍ−３以下、さらに好ましくは１×１０−１８ｃｍ−３未満である。
ゲート絶縁膜に用いられる絶縁材料としては、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｙ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物を用いることができる。
また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。好ましい絶縁膜材料はＳｉ化合物である。特に好ましくは酸化シリコン（ＳｉＯｘ）である。ｘは一般に１．７〜２．３である。
また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。好ましい絶縁膜材料はＳｉ化合物である。特に好ましくは酸化シリコン（ＳｉＯｘ）である。ｘは一般に１．７〜２．３である。
ゲート絶縁膜の製造方法について説明する。
本発明のダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１０１９ｃｍ−３以下であるゲート絶縁膜は、Ａｒガスに対する酸素ガスの流量比（Ｏ２流量／Ａｒ流量）が１０％以上の雰囲気下でスパッタ法により形成することにより得られる。
好ましくは、Ｏ２流量／Ａｒ流量が１０％以上であり、より好ましくは１３％以上である。スパッタ温度は、樹脂基板を想定した場合、好ましくは１８０℃以下であり、より好ましくは１５０℃以下である。
ゲート絶縁膜を形成後、熱処理を施しても良い。
本発明のダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１０１９ｃｍ−３以下であるゲート絶縁膜は、Ａｒガスに対する酸素ガスの流量比（Ｏ２流量／Ａｒ流量）が１０％以上の雰囲気下でスパッタ法により形成することにより得られる。
好ましくは、Ｏ２流量／Ａｒ流量が１０％以上であり、より好ましくは１３％以上である。スパッタ温度は、樹脂基板を想定した場合、好ましくは１８０℃以下であり、より好ましくは１５０℃以下である。
ゲート絶縁膜を形成後、熱処理を施しても良い。
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。
２）活性層
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いても良い。特開２００６−１６５５２９に開示されている酸化物半導体を用いることもできる。
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いても良い。特開２００６−１６５５２９に開示されている酸化物半導体を用いることもできる。
本発明においては、Ｉｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含有するアモルファス酸化物半導体が好ましい。より好ましくは、Ｉｎを含有するアモルファス酸化物半導体である。さらに好ましくは、Ｉｎに加えて、Ｚｎ又はＧａをさらに含有するアモルファス酸化物半導体である。最も好ましくは、Ｉｎに加えて、ＧａとＺｎとをさらに含有するアモルファス酸化物半導体である。
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４がより好ましい。
本発明におけるアモルファス酸化物半導体のキャリア濃度は、種々の手段により所望の数値に調整することができる。
活性層のキャリア濃度の調整手段としては、下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができることは、特開２００６−１６５５２９に開示されており、本手法を利用することができる。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができることは、特開２００６−１６５５２９に開示されており、本手法を利用することができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、キャリア濃度が小さくなることが、特開２００６−１６５５２９に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、キャリア濃度が小さくなることが報告されている（「透明導電膜の新展開II」シーエムシー出版Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、キャリア濃度が小さくなることが、特開２００６−１６５５２９に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、キャリア濃度が小さくなることが報告されている（「透明導電膜の新展開II」シーエムシー出版Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能であることが、特開２００６−１６５５２９に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
キャリア濃度を調整する手段としては、上記（１）〜（３）の方法を単独に用いても良いし、組み合わせても良い。
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能であることが、特開２００６−１６５５２９に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
キャリア濃度を調整する手段としては、上記（１）〜（３）の方法を単独に用いても良いし、組み合わせても良い。
＜活性層の形成方法＞
活性層の成膜方法は、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
活性層の成膜方法は、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、酸化物半導体の多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほどキャリア濃度を小さくすることができる。
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
＜活性層の膜厚＞
本発明に於ける活性層の厚みは、１ｎｍ以上１０００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上５００ｎｍ以下、さらに好ましくは５ｎｍ以上１００ｎｍ以下である。
本発明に於ける活性層の厚みは、１ｎｍ以上１０００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上５００ｎｍ以下、さらに好ましくは５ｎｍ以上１００ｎｍ以下である。
上記の構成の活性層を用いることにより、移動度が１ｃｍ２／（Ｖ・秒）以上の高い移動度のＴＦＴで、オン・オフ比が１０４以上のトランジスタ特性を実現できる。
３）抵抗層
本発明の好ましい形態は、活性層とソース電極及びドレイン電極の少なくとも一方との間に抵抗層を持つ構成である。本発明における抵抗層の電気伝導度は、活性層の電気伝導度より小さくなるように設ける。好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは１０２以上１０８以下である。前記活性層の電気伝導度の範囲は１０−４Ｓｃｍ−１以上１０２ Ｓｃｍ −１ 未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２ Ｓｃｍ −１ 未満である。抵抗層の電気伝導度の範囲は１０−１Ｓｃｍ−１以下である。より好ましくは１０−９Ｓｃｍ−１以上１０−３ Ｓｃｍ −１ 以下である。
本発明の好ましい形態は、活性層とソース電極及びドレイン電極の少なくとも一方との間に抵抗層を持つ構成である。本発明における抵抗層の電気伝導度は、活性層の電気伝導度より小さくなるように設ける。好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは１０２以上１０８以下である。前記活性層の電気伝導度の範囲は１０−４Ｓｃｍ−１以上１０２ Ｓｃｍ −１ 未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２ Ｓｃｍ −１ 未満である。抵抗層の電気伝導度の範囲は１０−１Ｓｃｍ−１以下である。より好ましくは１０−９Ｓｃｍ−１以上１０−３ Ｓｃｍ −１ 以下である。
活性層の厚みより抵抗層の厚みが厚く、活性層の厚み／抵抗層の厚みは１を越え１００以下であり、より好ましくは１を越え１０以下である。抵抗層を用いた本形態の場合、活性層の膜厚は、１ｎｍ以上１００ｎｍ以下であり、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。抵抗層の膜厚は、１０ｎｍ以上１００ｎｍ以下である。
上記の活性層及び抵抗層を用いることにより、活性層のみの構成よりも移動度、ＯＮ／ＯＦＦ比が向上し、また駆動により閾値電圧の変動も抑制できる。
活性層及び抵抗層の電気伝導度は、基板上に当該活性層のみを成膜した物成測定用サンプルを作製し、サンプルの測定されたシート抵抗と膜厚から計算し求められる。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
活性層及び抵抗層の電気伝導度は、基板上に当該活性層のみを成膜した物成測定用サンプルを作製し、サンプルの測定されたシート抵抗と膜厚から計算し求められる。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
本発明に用いられる抵抗層には、上記の電気伝導度を満たすものであると特に規定はないが、活性層同様にアモルファス酸化物半導体を用いることが好ましい。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。例えばＡｌ２Ｏ３、Ｇａ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、ＨｆＯ３等を用いることが可能である。特に活性層と同様にＩｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含有するアモルファス酸化物半導体が好ましい。より好ましくは、Ｇａを含有するアモルファス酸化物半導体である。さらに好ましくは、Ｇａに加えて、Ｉｎ又はＺｎをさらに含有するアモルファス酸化物半導体である。最も好ましくは、Ｇａに加えて、ＩｎとＺｎとをさらに含有するアモルファス酸化物半導体である。
＜抵抗層の電気伝導度の調整＞
抵抗層の電気伝導度を調整する方法としては、抵抗層を構成する酸化物半導体のキャリア濃度を調整することで可能である。抵抗層のキャリア濃度の調節手段としては、前述の活性層のキャリア濃度の調節手段と同様の方法にて行うことが可能である。
抵抗層の電気伝導度を調整する方法としては、抵抗層を構成する酸化物半導体のキャリア濃度を調整することで可能である。抵抗層のキャリア濃度の調節手段としては、前述の活性層のキャリア濃度の調節手段と同様の方法にて行うことが可能である。
＜抵抗層の形成方法＞
抵抗層の成膜方法は、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、酸化物半導体の多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
抵抗層の成膜方法は、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、酸化物半導体の多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
４）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
５）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
６）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
７）構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、逆スタガ構造のＴＦＴの一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、活性層４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、逆スタガ構造のＴＦＴの一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、活性層４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。
図２は、本発明の別の態様のＴＦＴの一例を示す模式図である。活性層４１と抵抗層４２とが積層された構成を有する。活性層４１に対して抵抗層４２はより電気伝導度の低い組成にすることにより、ＴＦＴの移動度、ＯＮ／ＯＦＦ比、また駆動による閾値電圧の変動も改良されるので好ましい。活性層および抵抗層の電気伝導度は、上記の活性層のキャリア濃度の調整を用いて行うことができる。例えば、酸素濃度の調整により、電気伝導度を調節することができる。
８）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスを絶縁する目的がある。
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスを絶縁する目的がある。
その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
９）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
図３は、本発明のＴＦＴ素子を用いたアクティブマトリクス駆動型有機ＥＬ表示装置の等価回路の模式図である。本発明における有機ＥＬ表示装置の回路は、特に図３に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
図３は、本発明のＴＦＴ素子を用いたアクティブマトリクス駆動型有機ＥＬ表示装置の等価回路の模式図である。本発明における有機ＥＬ表示装置の回路は、特に図３に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
（応用）
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
参考例１
１．ＴＦＴ素子の作製
基板として、無アルカリガラス基板（コー二ング社、品番イーグル２０００）を用いた。
１．ＴＦＴ素子の作製
基板として、無アルカリガラス基板（コー二ング社、品番イーグル２０００）を用いた。
＜ゲート電極＞
ＲＦマグネトロンスパッタ（条件：成膜温度２７℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー３８０Ｗ、成膜圧力０．３６Ｐａ）により、ゲート電極としてのＭｏ薄膜（厚み４０ｎｍ）を形成した。ゲート電極Ｍｏのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
ＲＦマグネトロンスパッタ（条件：成膜温度２７℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー３８０Ｗ、成膜圧力０．３６Ｐａ）により、ゲート電極としてのＭｏ薄膜（厚み４０ｎｍ）を形成した。ゲート電極Ｍｏのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
＜ゲート絶縁膜＞
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯｘをＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲット多結晶焼結体ＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２（Ａｒ＝１２ｓｃｃｍ、Ｏ２ガス流量は表１に記す）、ＲＦパワー４００Ｗ、成膜圧力は表１に記す）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯｘのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯｘをＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲット多結晶焼結体ＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２（Ａｒ＝１２ｓｃｃｍ、Ｏ２ガス流量は表１に記す）、ＲＦパワー４００Ｗ、成膜圧力は表１に記す）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯｘのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
＜活性層＞
この上に、下記の活性層Ａを設けた。活性層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
活性層Ａ：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．７ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み５０ｎｍに成膜を行った。
この上に、下記の活性層Ａを設けた。活性層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
活性層Ａ：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．７ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み５０ｎｍに成膜を行った。
次いで、上記活性層Ａの上にソース電極及びドレイン電極として酸化インジウム錫（ＩＴＯ）をＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．３６Ｐａの条件で厚み４０ｎｍに成膜を行った。尚、ソース電極およびドレイン電極のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
以上により、本発明のＴＦＴ素子１〜４および比較のＴＦＴ素子１〜３を作製した。尚、作製したＴＦＴ素子のＴＦＴサイズは全て、チャネル長（Ｌ）＝２００μｍ、チャネル幅（Ｗ）＝１０００μｍである。
以上により、本発明のＴＦＴ素子１〜４および比較のＴＦＴ素子１〜３を作製した。尚、作製したＴＦＴ素子のＴＦＴサイズは全て、チャネル長（Ｌ）＝２００μｍ、チャネル幅（Ｗ）＝１０００μｍである。
２．性能評価
１）ゲート絶縁膜のダングリングボンド密度及び水素濃度の測定
ゲート絶縁膜ＳｉＯｘ中のＳｉダングリングボンド密度はＥＳＲ測定にて行い、ゲート絶縁膜ＳｉＯｘ中の水素濃度はＳＩＭＳにて行った。
１）ゲート絶縁膜のダングリングボンド密度及び水素濃度の測定
ゲート絶縁膜ＳｉＯｘ中のＳｉダングリングボンド密度はＥＳＲ測定にて行い、ゲート絶縁膜ＳｉＯｘ中の水素濃度はＳＩＭＳにて行った。
２）ＴＦＴ性能の評価
得られた各ＴＦＴ素子について、飽和領域ドレイン電圧（Ｖｄ）＝１０Ｖ（ゲート電圧（Ｖｇ）：−１０Ｖ≦Ｖｇ≦１５Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。各パラメータと本発明に於けるその定義は下記の通りである。
・ＴＦＴの閾値電圧（Ｖｔｈ）：ドレイン電流値がＷ／Ｌ×１０ｎＡとなるときのゲート電圧である。ここで、ＴＦＴサイズはＷ／Ｌ＝１０００／２００＝５であるので、ドレイン電流値が５０ｎＡとなる時のゲート電圧を用いた。
・ＯＦＦ電流（Ｉｏｆｆ）：閾値電圧より５Ｖ低いゲート電圧におけるドレイン電流値である。単位は［Ａ］である。
・ＯＮ電流（Ｉｏｎ）：閾値電圧より５Ｖ高いゲート電圧におけるドレイン電流である。
得られた各ＴＦＴ素子について、飽和領域ドレイン電圧（Ｖｄ）＝１０Ｖ（ゲート電圧（Ｖｇ）：−１０Ｖ≦Ｖｇ≦１５Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。各パラメータと本発明に於けるその定義は下記の通りである。
・ＴＦＴの閾値電圧（Ｖｔｈ）：ドレイン電流値がＷ／Ｌ×１０ｎＡとなるときのゲート電圧である。ここで、ＴＦＴサイズはＷ／Ｌ＝１０００／２００＝５であるので、ドレイン電流値が５０ｎＡとなる時のゲート電圧を用いた。
・ＯＦＦ電流（Ｉｏｆｆ）：閾値電圧より５Ｖ低いゲート電圧におけるドレイン電流値である。単位は［Ａ］である。
・ＯＮ電流（Ｉｏｎ）：閾値電圧より５Ｖ高いゲート電圧におけるドレイン電流である。
・閾値電圧のシフト量（Ｖｔｈシフト）：各ＴＦＴ素子に電気ストレスとして、ゲート電圧Ｖｇ＝１０Ｖ、ドレイン電圧Ｖｄ＝０Ｖ（ドレイン電流＝０Ａ）を１０００秒加え、その前後のＴＦＴ閾値電圧の変動量（Ｖｔｈシフト）である。単位は［Ｖ］である。
Ｖｔｈシフトは駆動による特性変化の度合いを示すものであり、小さい方が好ましい。
Ｖｔｈシフトは駆動による特性変化の度合いを示すものであり、小さい方が好ましい。
以上の測定結果から得られたＴＦＴ特性を表１に示した。
表１の結果より、本発明のＴＦＴはＳｉダングリングボンド密度を５×１０−１６ｃｍ−３以下にした本発明の素子は、比較例の素子より閾値シフトが改善され、閾値シフトを１０Ｖ未満まで改善できた。
表１の結果より、本発明のＴＦＴはＳｉダングリングボンド密度を５×１０−１６ｃｍ−３以下にした本発明の素子は、比較例の素子より閾値シフトが改善され、閾値シフトを１０Ｖ未満まで改善できた。
実施例２
参考例１におけるＴＦＴ素子において、活性層Ａの代わりに下記の活性層Ｂと抵抗層を用いてその他は参考例１と同様にしてＴＦＴ素子を作製した。
ゲート絶縁膜の上に、順に、下記の活性層Ｂと抵抗層を配置した。
活性層Ｂ：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量０．８ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み１０ｎｍに成膜を行った。
抵抗層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量２．０ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み４０ｎｍに成膜を行った。
参考例１におけるＴＦＴ素子において、活性層Ａの代わりに下記の活性層Ｂと抵抗層を用いてその他は参考例１と同様にしてＴＦＴ素子を作製した。
ゲート絶縁膜の上に、順に、下記の活性層Ｂと抵抗層を配置した。
活性層Ｂ：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量０．８ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み１０ｎｍに成膜を行った。
抵抗層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量２．０ｓｃｃｍ、ＲＦパワー２００Ｗ、成膜圧力０．３８Ｐａの条件で厚み４０ｎｍに成膜を行った。
また、ガラス基板上にそれぞれ活性層Ｂおよび抵抗層を成膜した物性測定用サンプルを作製し、下記の方法により電気伝導度及びキャリア濃度を測定した。電気伝導度及びキャリア濃度の測定方法は以下の手法で求めた。
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
本実施例において、物性測定用サンプルのシート抵抗１０７Ω／□未満の領域ではロレスタ−ＧＰ（三菱化学社製）、シート抵抗１０７Ω／□以上の領域ではハイテスタ−ＵＰ（三菱化学社製）を用いて２０℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器ＤｅｋＴａｋ−６Ｍ（ＵＬＶＡＣ社製）を用いた。
−ホール効果測定法によるキャリア濃度測定−
物性測定用サンプルのキャリア濃度の測定には、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。ホール効果測定は２０℃の環境下で行った。尚、ホール効果測定を行うことにより、キャリア濃度だけではなく、キャリアのホール移動度も求めることができる。
物性測定用サンプルのキャリア濃度の測定には、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。ホール効果測定は２０℃の環境下で行った。尚、ホール効果測定を行うことにより、キャリア濃度だけではなく、キャリアのホール移動度も求めることができる。
その結果、下記のように活性層Ｂが抵抗層より高い電気伝導を有していた。
＜活性層Ｂ＞ 電気伝導度：２．０×１０１Ｓｃｍ−１、キャリア濃度：８．９×１０１８ｃｍ−３。
＜抵抗層＞ 電気伝導度：２．０×１０−６Ｓｃｍ−１、キャリア濃度：１．６×１０１２ｃｍ−３。
＜活性層Ｂ＞ 電気伝導度：２．０×１０１Ｓｃｍ−１、キャリア濃度：８．９×１０１８ｃｍ−３。
＜抵抗層＞ 電気伝導度：２．０×１０−６Ｓｃｍ−１、キャリア濃度：１．６×１０１２ｃｍ−３。
得られた素子について参考例１と同様に性能を評価した。得られた結果を表２に示した。
表２の結果より、参考例１と同様に本発明の素子は、比較例の素子より閾値シフトが改善され、また、抵抗層を挿入する構成にすることにより、閾値シフトは５Ｖ未満まで改善した。
表２の結果より、参考例１と同様に本発明の素子は、比較例の素子より閾値シフトが改善され、また、抵抗層を挿入する構成にすることにより、閾値シフトは５Ｖ未満まで改善した。
参考例３
参考例１におけるＴＦＴ素子において、無アルカリガラス基板の代わりに、ポリエチレンナフタレートフィルム（厚み１００μｍ）の両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いて、その他は参考例１と同様にしてＴＦＴ素子を作製した。
参考例１におけるＴＦＴ素子において、無アルカリガラス基板の代わりに、ポリエチレンナフタレートフィルム（厚み１００μｍ）の両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いて、その他は参考例１と同様にしてＴＦＴ素子を作製した。
絶縁層：ＳｉＯＮを５００ｎｍの厚みに蒸着した。ＳｉＯＮの蒸着にはＲＦマグネトロンスパッタリング蒸着法（スパッタリング条件：ターゲットＳｉ３Ｎ４、ＲＦパワー４００Ｗ、ガス流量Ａｒ／Ｏ２＝１２／３ｓｃｃｍ、成膜圧力０．４５Ｐａ）を用いた。
得られた素子について参考例１と同様に性能を評価した。得られた結果を表３に示した。
その結果、参考例１と同様に本発明の素子は、比較例の素子より閾値シフトが改善された。
その結果、参考例１と同様に本発明の素子は、比較例の素子より閾値シフトが改善された。
参考例４
１．ＴＦＴ素子の作製
参考例１におけるＴＦＴ素子において、ゲート絶縁膜ＳｉＯｘをスパッタではなく、ＳｉＨ４＋Ｎ２Ｏガスを用いたＩＣＰ−ＣＶＤにて２００ｎｍ成膜した。その他は参考例１と同様にして、それぞれ比較のＴＦＴ素子３０を作製した。
１．ＴＦＴ素子の作製
参考例１におけるＴＦＴ素子において、ゲート絶縁膜ＳｉＯｘをスパッタではなく、ＳｉＨ４＋Ｎ２Ｏガスを用いたＩＣＰ−ＣＶＤにて２００ｎｍ成膜した。その他は参考例１と同様にして、それぞれ比較のＴＦＴ素子３０を作製した。
２．性能評価
得られた素子について参考例１の本発明の素子１と共に参考例１と同様にＴＦＴ性能を評価した。得られた結果を表４に示した。
得られた素子について参考例１の本発明の素子１と共に参考例１と同様にＴＦＴ性能を評価した。得られた結果を表４に示した。
その結果、比較のＴＦＴ素子３０は水素濃度が１０２１ｃｍ−３を超える高い値を示した。
また、比較のＴＦＴ素子３０のＴＦＴ性能は、閾値シフトが本発明の素子と同程度であるが、閾値電圧がマイナスとなりノーマリオン状態となり、しかもＯＦＦ電流が本発明素子より上昇し、好ましくない。これは、水素濃度が高いことが影響したものである。水素濃度が高くなることは、ＩＣＰ−ＣＶＤでゲート絶縁膜ＳｉＯｘを成膜する成膜方法に伴って生じる避けがたい現象である。
また、比較のＴＦＴ素子３０のＴＦＴ性能は、閾値シフトが本発明の素子と同程度であるが、閾値電圧がマイナスとなりノーマリオン状態となり、しかもＯＦＦ電流が本発明素子より上昇し、好ましくない。これは、水素濃度が高いことが影響したものである。水素濃度が高くなることは、ＩＣＰ−ＣＶＤでゲート絶縁膜ＳｉＯｘを成膜する成膜方法に伴って生じる避けがたい現象である。
実施例５
１．有機ＥＬ表示装置の作製
（有機ＥＬ素子部の作製）
１）下部電極の形成
基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記基板の上に酸化インジウム錫（以後、ＩＴＯと略記）を１５０ｎｍの厚さで蒸着し、陽極とした。
１．有機ＥＬ表示装置の作製
（有機ＥＬ素子部の作製）
１）下部電極の形成
基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記基板の上に酸化インジウム錫（以後、ＩＴＯと略記）を１５０ｎｍの厚さで蒸着し、陽極とした。
２）有機層の形成
洗浄後、順次、正孔注入層、正孔輸送層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層を設けた。
洗浄後、順次、正孔注入層、正孔輸送層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層を設けた。
各層の構成は、下記の通りである。各層はいずれも抵抗加熱真空蒸着により設けた。
正孔注入層：４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡと略記する）および２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱと略記する）を２−ＴＮＡＴＡに対して１質量％含有する層、厚み１６０ｎｍ。
正孔輸送層：Ｎ，Ｎ’−ジナフチル−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（α−ＮＰＤと略記する）、厚み１０ｎｍ。
発光層：１，３−ｂｉｓ（ｃａｒｂａｚｏｌ−９−ｙｌ）ｂｅｎｚｅｎｅ（ｍＣＰと略記する）および白金錯体Ｐｔ−１をｍＣＰに対して１３質量％含有する層、厚み６０ｎｍ。
正孔ブロック層：ｂｉｓ−（２−ｍｅｔｈｙｌ−８−ｑｕｉｎｏｎｙｌｐｈｅｎｏｌａｔｅ）ａｌｕｍｉｎｉｕｍ（ＢＡｌｑと略記する）、厚み４０ｎｍ。
電子輸送層：トリス（８−ヒドロキシキノニナート）アルミニウム（Ａｌｑ３と略記する）、厚み１０ｎｍ。
電子注入層：ＬｉＦ、厚み１ｎｍ。
正孔注入層：４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡと略記する）および２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱと略記する）を２−ＴＮＡＴＡに対して１質量％含有する層、厚み１６０ｎｍ。
正孔輸送層：Ｎ，Ｎ’−ジナフチル−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（α−ＮＰＤと略記する）、厚み１０ｎｍ。
発光層：１，３−ｂｉｓ（ｃａｒｂａｚｏｌ−９−ｙｌ）ｂｅｎｚｅｎｅ（ｍＣＰと略記する）および白金錯体Ｐｔ−１をｍＣＰに対して１３質量％含有する層、厚み６０ｎｍ。
正孔ブロック層：ｂｉｓ−（２−ｍｅｔｈｙｌ−８−ｑｕｉｎｏｎｙｌｐｈｅｎｏｌａｔｅ）ａｌｕｍｉｎｉｕｍ（ＢＡｌｑと略記する）、厚み４０ｎｍ。
電子輸送層：トリス（８−ヒドロキシキノニナート）アルミニウム（Ａｌｑ３と略記する）、厚み１０ｎｍ。
電子注入層：ＬｉＦ、厚み１ｎｍ。
３）上部電極
素子サイズが２ｍｍ×２ｍｍとなるようにシャドウマスクによりパターニングしてＡｌを厚み１００ｎｍに蒸着し、陰極とした。
素子サイズが２ｍｍ×２ｍｍとなるようにシャドウマスクによりパターニングしてＡｌを厚み１００ｎｍに蒸着し、陰極とした。
（保護絶縁膜）
上部電極上に、保護絶縁膜として５００ｎｍのＳｉＯＮ膜をイオンプレーティング法により成膜した。
上部電極上に、保護絶縁膜として５００ｎｍのＳｉＯＮ膜をイオンプレーティング法により成膜した。
以下に実施例に用いた化合物の構造を示す。
（駆動試験）
得られた有機ＥＬ素子と参考例１、実施例２、参考例３で作製したＴＦＴとを組みあわせて等価回路を構成し、種々の条件下で駆動試験を行った。
その結果、本発明のＴＦＴを用いると連続して長時間駆動させても安定した発光が得られた。
得られた有機ＥＬ素子と参考例１、実施例２、参考例３で作製したＴＦＴとを組みあわせて等価回路を構成し、種々の条件下で駆動試験を行った。
その結果、本発明のＴＦＴを用いると連続して長時間駆動させても安定した発光が得られた。
１：基板
２：ゲート電極
３：ゲート絶縁膜
４：活性層
４１：活性層
４２：抵抗層
５−１：ソース電極
５−２：ドレイン電極
６：絶縁層
２００：スイッチングＴＦＴ
３００：有機ＥＬ素子
４００：信号電極線
５００：走査電極線
６００：コンデンサ
７００：駆動ＴＦＴ
８００：共通電線
２：ゲート電極
３：ゲート絶縁膜
４：活性層
４１：活性層
４２：抵抗層
５−１：ソース電極
５−２：ドレイン電極
６：絶縁層
２００：スイッチングＴＦＴ
３００：有機ＥＬ素子
４００：信号電極線
５００：走査電極線
６００：コンデンサ
７００：駆動ＴＦＴ
８００：共通電線
Claims (11)
- 基板上にゲート電極、成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で形成されたゲート絶縁膜、アモルファス酸化物半導体からなる活性層、ソース電極、ドレイン電極を有する薄膜電界効果型トランジスタであって、前記ゲート絶縁膜のダングリングボンド密度が５×１０１６ｃｍ−３以下であり、かつ前記ゲート絶縁膜中の水素濃度が１×１０１９ｃｍ−３以下であり、かつ前記活性層と前記ソース電極および前記ドレイン電極の少なくとも一方との間に更に抵抗層を有し、かつ前記抵抗層は前記活性層の電気伝導度より小さい電気伝導度を有し、かつ前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度/抵抗層の電気伝導度）は、１０ １ 以上１０ １０ 以下であり、かつ前記活性層の電気伝導度は１０ −４ Ｓｃｍ −1 以上１０ ２ Ｓｃｍ −１ 未満であり、かつ前記抵抗層の電気伝導度は１０ −１ Ｓｃｍ −１ 以下であり、かつ前記抵抗層の厚みは前記活性層の厚みより厚く、かつ前記活性層の厚み/前記抵抗層の厚みは１を超え１００以下であり、かつ前記活性層の膜厚は１ｎｍ以上１００ｎｍ以下で、かつ前記抵抗層の膜厚が１０ｎｍ以上１００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。
- 前記抵抗層がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むアモルファス酸化物半導体を含有することを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
- 前記ゲート絶縁膜が絶縁膜材料としてＳｉ化合物を含有することを特徴とする請求項１又は請求項２に記載の薄膜電界効果型トランジスタ。
- 前記Ｓｉ化合物が酸化シリコン（ＳｉＯｘ）であることを特徴とする請求項３に記載の薄膜電界効果型トランジスタ。
- 前記ゲート絶縁膜中の水素濃度が１×１０１８ｃｍ−３未満であることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記活性層のアモルファス酸化物半導体が、Ｉｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含むことを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記活性層のアモルファス酸化物半導体が、Ｉｎを含むことを特徴とする請求項６に記載の薄膜電界効果型トランジスタ。
- 前記アモルファス酸化物半導体が、Ｚｎ又はＧａをさらに含有することを特徴とする請求項７に記載の薄膜電界効果型トランジスタ。
- 前記アモルファス酸化物半導体が、ＺｎとＧａとをさらに含有することを特徴とする請求項７に記載の薄膜電界効果型トランジスタ。
- 請求項１〜請求項９のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜をＡｒガスに対する酸素ガスの流量比（Ｏ２流量／Ａｒ流量）が１０％以上の雰囲気下で、かつ成膜圧力が０．４０Ｐａ以上０．６０Ｐａ以下で、スパッタ法により形成することを特徴とする薄膜電界効果型トランジスタの製造方法。
- 前記ゲート絶縁膜を１５０℃以下の温度で形成することを特徴とする請求項１０に記載の薄膜電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008066069A JP5467728B2 (ja) | 2008-03-14 | 2008-03-14 | 薄膜電界効果型トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008066069A JP5467728B2 (ja) | 2008-03-14 | 2008-03-14 | 薄膜電界効果型トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009224479A JP2009224479A (ja) | 2009-10-01 |
| JP5467728B2 true JP5467728B2 (ja) | 2014-04-09 |
Family
ID=41240970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008066069A Active JP5467728B2 (ja) | 2008-03-14 | 2008-03-14 | 薄膜電界効果型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5467728B2 (ja) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012138903A2 (en) * | 2011-04-07 | 2012-10-11 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Dual active layers for semiconductor devices and methods of manufacturing the same |
| CN102576677B (zh) * | 2009-09-24 | 2015-07-22 | 株式会社半导体能源研究所 | 半导体元件及其制造方法 |
| WO2011043163A1 (en) | 2009-10-05 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011043206A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101820972B1 (ko) | 2009-10-09 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| CN116722019A (zh) | 2009-10-16 | 2023-09-08 | 株式会社半导体能源研究所 | 显示设备 |
| KR101847656B1 (ko) * | 2009-10-21 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101402294B1 (ko) | 2009-10-21 | 2014-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| KR20120096463A (ko) * | 2009-10-21 | 2012-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 표시 장치를 갖는 전자 기기 |
| KR102223581B1 (ko) | 2009-10-21 | 2021-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| EP2494594B1 (en) | 2009-10-29 | 2020-02-19 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| KR101835155B1 (ko) * | 2009-10-30 | 2018-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기 |
| CN102668096B (zh) | 2009-10-30 | 2015-04-29 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| KR101740684B1 (ko) * | 2009-10-30 | 2017-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치 |
| KR101751712B1 (ko) * | 2009-10-30 | 2017-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전압 조정 회로 |
| EP2497011A4 (en) * | 2009-11-06 | 2013-10-02 | Semiconductor Energy Lab | TOUCH PANEL AND METHOD FOR CONTROLLING TOUCH PANEL |
| WO2011055638A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102484475B1 (ko) | 2009-11-06 | 2023-01-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101861980B1 (ko) | 2009-11-06 | 2018-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN102598284B (zh) * | 2009-11-06 | 2015-04-15 | 株式会社半导体能源研究所 | 半导体器件 |
| CN105655351B (zh) | 2009-11-13 | 2019-11-01 | 株式会社半导体能源研究所 | 显示器件 |
| KR102450568B1 (ko) | 2009-11-13 | 2022-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| WO2011062041A1 (en) * | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| JP5762723B2 (ja) | 2009-11-20 | 2015-08-12 | 株式会社半導体エネルギー研究所 | 変調回路及びそれを備えた半導体装置 |
| US20120280227A1 (en) * | 2009-11-27 | 2012-11-08 | Hironori Wakana | Oxide semiconductor device and method of manufacturing the same |
| WO2011068037A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101840623B1 (ko) * | 2009-12-04 | 2018-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이를 포함하는 전자 기기 |
| JP5727204B2 (ja) | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5185357B2 (ja) * | 2009-12-17 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011077926A1 (en) | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9887568B2 (en) * | 2010-02-12 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Moving object, wireless power feeding system, and wireless power feeding method |
| KR101840797B1 (ko) * | 2010-03-19 | 2018-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 메모리 장치 |
| WO2011118741A1 (en) | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101884031B1 (ko) * | 2010-04-07 | 2018-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
| WO2011145484A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011145634A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8895375B2 (en) | 2010-06-01 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
| US8552425B2 (en) * | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8441010B2 (en) * | 2010-07-01 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5836680B2 (ja) * | 2010-07-27 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| TWI587405B (zh) | 2010-08-16 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置之製造方法 |
| JP5647860B2 (ja) * | 2010-10-28 | 2015-01-07 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法 |
| TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| TWI570809B (zh) | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5977523B2 (ja) | 2011-01-12 | 2016-08-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| JP5982125B2 (ja) | 2011-01-12 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI570920B (zh) | 2011-01-26 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI787452B (zh) | 2011-01-26 | 2022-12-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9023684B2 (en) | 2011-03-04 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101995682B1 (ko) | 2011-03-18 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법 |
| US9082860B2 (en) | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9093538B2 (en) | 2011-04-08 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9012905B2 (en) | 2011-04-08 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same |
| US9130044B2 (en) | 2011-07-01 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9318506B2 (en) | 2011-07-08 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8643008B2 (en) | 2011-07-22 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9431545B2 (en) | 2011-09-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5740270B2 (ja) * | 2011-09-27 | 2015-06-24 | 株式会社東芝 | 薄膜トランジスタ、その製造方法、および表示装置 |
| US8637864B2 (en) | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP5912394B2 (ja) | 2011-10-13 | 2016-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8951899B2 (en) | 2011-11-25 | 2015-02-10 | Semiconductor Energy Laboratory | Method for manufacturing semiconductor device |
| JP6125211B2 (ja) | 2011-11-25 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8785258B2 (en) | 2011-12-20 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013149953A (ja) * | 2011-12-20 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI613824B (zh) * | 2011-12-23 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR102100425B1 (ko) | 2011-12-27 | 2020-04-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102412138B1 (ko) | 2012-01-25 | 2022-06-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US9859114B2 (en) | 2012-02-08 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device with an oxygen-controlling insulating layer |
| JP6128906B2 (ja) * | 2012-04-13 | 2017-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6035195B2 (ja) * | 2012-05-01 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE112013002407B4 (de) | 2012-05-10 | 2024-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| US10134852B2 (en) | 2012-06-29 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014042004A (ja) | 2012-07-26 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP6134230B2 (ja) * | 2012-08-31 | 2017-05-24 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
| JP2014225626A (ja) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
| US9443987B2 (en) | 2013-08-23 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015060996A (ja) | 2013-09-19 | 2015-03-30 | 株式会社東芝 | 表示装置及び半導体装置 |
| TWI688102B (zh) | 2013-10-10 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI721409B (zh) * | 2013-12-19 | 2021-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| KR102283814B1 (ko) | 2013-12-25 | 2021-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN107749423A (zh) * | 2017-10-12 | 2018-03-02 | 华南理工大学 | 一种非晶氧化物柔性薄膜晶体管及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258072A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 電界効果トランジスタ |
| JPH0290568A (ja) * | 1988-09-28 | 1990-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JP2005285830A (ja) * | 2004-03-26 | 2005-10-13 | Dainippon Printing Co Ltd | ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ |
| JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| JP5354862B2 (ja) * | 2007-02-19 | 2013-11-27 | キヤノン株式会社 | アモルファス絶縁体膜及び薄膜トランジスタ |
-
2008
- 2008-03-14 JP JP2008066069A patent/JP5467728B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009224479A (ja) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| JP5191409B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| JP5258475B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5345456B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5105842B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
| JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| JP2010103451A (ja) | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 | |
| CN101673770B (zh) | 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器 | |
| JP2009212497A5 (ja) | ||
| KR20080052107A (ko) | 산화물 반도체층을 구비한 박막 트랜지스터 | |
| JP2008300518A (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| JP5548500B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JP5553868B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
| JP5489435B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP7625671B1 (ja) | 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP5489429B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP2010045243A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5467728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |