JP5191409B2 - 薄膜電界効果型トランジスタおよびそれを用いた表示装置 - Google Patents

薄膜電界効果型トランジスタおよびそれを用いた表示装置 Download PDF

Info

Publication number
JP5191409B2
JP5191409B2 JP2009014814A JP2009014814A JP5191409B2 JP 5191409 B2 JP5191409 B2 JP 5191409B2 JP 2009014814 A JP2009014814 A JP 2009014814A JP 2009014814 A JP2009014814 A JP 2009014814A JP 5191409 B2 JP5191409 B2 JP 5191409B2
Authority
JP
Japan
Prior art keywords
active layer
layer
field effect
electrical conductivity
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009014814A
Other languages
English (en)
Other versions
JP2009212497A5 (ja
JP2009212497A (ja
Inventor
昌哉 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009014814A priority Critical patent/JP5191409B2/ja
Publication of JP2009212497A publication Critical patent/JP2009212497A/ja
Publication of JP2009212497A5 publication Critical patent/JP2009212497A5/ja
Application granted granted Critical
Publication of JP5191409B2 publication Critical patent/JP5191409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物を半導体薄膜を用いるＴＦＴの開発が活発に行われている（例えば、特許文献１、非特許文献１参照）。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、ａ−ＩＧＺＯを用いたＴＦＴは、ＰＥＮ基板上でも電界効果移動度が約１０ｃｍ２／Ｖｓとガラス上のａ−Ｓｉ系ＴＦＴよりも高移動度が報告されて、特にフイルムＴＦＴとして注目されるようになった（例えば、非特許文献２参照）。
しかし、このａ−ＩＧＺＯを用いたＴＦＴを例えば表示装置の駆動回路として用いる場合、１ｃｍ２／Ｖｓ〜１０ｃｍ２／Ｖｓという移動度では、特性は不十分であり、またＯＦＦ電流が高く、ＯＮ／ＯＦＦ比が低いという問題がある。特に有機ＥＬ素子を用いた表示装置に用いるためには、さらなる移動度の向上、ＯＮ／ＯＦＦ比の向上が要求される。
特開２００６−１６５５２９号公報
ＩＤＷ／ＡＤ’０５、８４５頁−８４６頁（６ Ｄｅｃｅｍｂｅｒ、２００５） ＮＡＴＵＲＥ、Ｖｏｌ．４３２（２５ Ｎｏｖｅｍｂｅｒ、２００４）、４８８頁−４９２頁
本発明の目的は、電界効果移動度が高く、高ＯＮ／ＯＦＦ比を示すアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタを提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタを提供することにある。
また、その薄膜電界効果型トランジスタを用いた新規な表示装置を提供することにある。
本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
前記活性層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型酸化物半導体層であって、
前記活性層と前記ソース電極及び前記ドレイン電極との間に、抵抗層として、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型酸化物半導体層を有し、
前記活性層の酸素濃度が前記抵抗層の酸素濃度より低く、
前記活性層の電気伝導度が１０ −４ Ｓｃｍ −１ 以上１０ ２ Ｓｃｍ −１ 未満であり、且つ、前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０ １ 以上１０ １０ 以下であり、
前記抵抗層と前記活性層との間の電気伝導度が連続的に変化していることを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層が前記ゲート絶縁膜と接し、前記抵抗層が前記ソース電極及び前記ドレイン電極の少なくとも一方と接していることを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記活性層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型アモルファス酸化物半導体層であることを特徴とする＜１＞〜＜３＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記抵抗層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型アモルファス酸化物半導体層であることを特徴とする＜１＞〜＜４＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記活性層および前記抵抗層がＩｎおよびＺｎを含有し、前記抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が前記活性層の組成比Ｚｎ／Ｉｎより大きいことを特徴とする＜１＞〜＜５＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層の電気伝導度が１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることを特徴とする＜１＞〜＜６＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜８＞ 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（前記活性層の電気伝導度／前記抵抗層の電気伝導度）が、１０２以上１０８以下であることを特徴とする＜１＞〜＜７＞のいずれか１項に記載の薄膜電界効果型トランジスタ。
＜９＞ 前記基板が可撓性樹脂基板であることを特徴とする＜１＞〜＜８＞のいずれか１項に記載の薄膜電界効果トランジスタ。
＜１０＞ ＜１＞〜＜９＞のいずれか１項に記載の薄膜電界効果トランジスタを用いた表示装置。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、可撓性プラスチックフイルムを基板として作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として注目された。特に特開２００６−１６５５２９号公報で開示されているように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を半導体層（活性層）として用いることにより、電界効果移動度１０ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比１０３超の性能を持つＰＥＴ上に形成されたＴＦＴが報告されている。しかしながら、これを例えば表示装置の駆動回路に用いる場合、移動度、ＯＮ／ＯＦＦ比の観点から駆動回路を動作するには性能がまだ不十分であった。
それは、従来の技術では、ＯＦＦ電流を低減させる為に、活性層の電子キャリア濃度を１０１８／ｃｍ３未満にする必要があった。活性層に用いられるアモルファス酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なＯＦＦ特性と、高移動度を両立するＴＦＴを形成することが困難であったからである。
本発明者らは、ＴＦＴの電界効果移動度を高め、かつＯＮ／ＯＦＦ比を改良する手段の探索を鋭意進めた。その結果、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物半導体を含有する活性層、ソース電極及びドレイン電極を順次有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有する構成により、課題を解決し得ることを見出し、本発明に到達した。特に、前記基板上に、少なくとも前記抵抗層と前記活性層を層状に有し、前記活性層が前記ゲート絶縁膜と接し、前記抵抗層が前記ソース電極及び前記ドレイン電極の少なくとも一方と接する構成が有効な手段として見出された。
本発明によると、電界効果移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することができる。特に、可撓性基板を用いたフイルム（フレキシブル）ＴＦＴとして有用な薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することができる。
参考の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 比較の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 参考のトップゲート構造のＴＦＴ素子構造を示す模式図である。 比較のトップゲート構造のＴＦＴ素子構造を示す模式図である。 逆スタガ構造のＴＦＴ素子の電流−電圧特性を示す特性曲線である。 横軸は、ゲート電圧（Ｖｇ）であり、縦軸はドレイン電流（Ｉｄ）である。 本発明の逆スタガ構造のＴＦＴ素子構造を示す模式図である。活性層の電気伝導度が層内で連続的にゲート絶縁膜に接する領域で大きく、ソース・ドレイン電極に接する領域の抵抗層で小さくなるよう変化している。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造の模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造を示す模式図である。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造の模式図である。 参考の別の態様の逆スタガ構造のＴＦＴ素子構造の模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造の模式図である。 参考の別の態様のトップゲート構造のＴＦＴ素子構造の模式図である。 本発明のＴＦＴ素子を用いたアクティブマトリクス駆動型液晶表示装置の等価回路の模式図である。 参考例１〜３におけるＴＦＴ素子の断面構造の模式図である。 参考例４におけるＴＦＴ素子の断面構造の模式図である。 実施例１におけるＴＦＴ素子の断面構造の模式図である。
１．薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明における活性層とソース電極及びドレイン電極の少なくとも一方との間に抵抗層が電気的に接続している。抵抗層の電気伝導度は活性層の電気伝導度より小さい。
好ましくは、前記基板上に少なくとも前記抵抗層と前記活性層を層状に有し、前記活性層の層が前記ゲート絶縁膜と接し、前記抵抗層の層が前記ソース電極及び前記ドレイン電極の少なくとも一方と接する。
前記活性層の電気伝導度は１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。前記抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１未満であり、前記活性層の電気伝導度より小さい。より好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０２以上１０８以下である。
前記活性層の電気伝導度が１０−４Ｓｃｍ−１を下まわると電界効果移動度としては高移動度が得られず、１０２Ｓｃｍ−１以上ではＯＦＦ電流が増加し、良好なＯＮ／ＯＦＦ比が得られないので、好ましくない。
また、動作安定性の観点から、抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。
より好ましくは、抵抗層の膜厚／活性層の膜厚の比が１を超え１００以下、さらに好ましくは１を超え１０以下である。
また、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
活性層及び抵抗層は低温成膜が可能という観点から酸化物半導体を含有する。特に、酸化物半導体はアモルファス状態であることがさらに好ましい。
活性層の酸化物半導体の酸素濃度は、抵抗層の酸化物半導体の酸素濃度より低い。
前記酸化物半導体は、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含む。より好ましくは、前記酸化物半導体が前記ＩｎおよびＺｎを含有し、前記抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が前記活性層のＺｎ／Ｉｎ比より大きい。好ましくは、抵抗層のＺｎ／Ｉｎ比が活性層のＺｎ／Ｉｎ比より３％以上大きく、さらに好ましくは、１０％以上大きい。
好ましくは、前記基板が可撓性樹脂基板である。
１）構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造を説明する。
図１は、参考の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、活性層４−１、抵抗層４−２を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。活性層４−１はゲート絶縁膜３に接し、抵抗層４−２はソース電極５−１およびドレイン電極５−２に接する。ゲート電極に電圧が印加されていない状態での活性層４−１の電気伝導度が抵抗層４−２の電気伝導度より大きくなるように、活性層４−１および抵抗層４−２の組成が決定される。ここで、活性層には、特開２００６−１６５５２９号公報に開示されている酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる。これらの酸化物半導体は、電子キャリア濃度が高いほど、電子移動度が高くなることが知られている。つまり、電気伝導度が大きいほど、電子移動度が高い。
前記参考の薄膜電界効果型トランジスタにおける構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたＯＮの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ＯＦＦの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図２は、従来の逆スタガ構造の薄膜電界効果型トランジスタの一例を示す模式図である。
活性層４はその厚み方向に特に電気伝導度の分布を有していない。従来の構成では、ＯＦＦ電流を低減するために、活性層４の抵抗値を下げる必要がある為に、活性層４のキャリア濃度を下げる必要があった。特開２００６−１６５５２９号公報によれば、良好なＯＮ／ＯＦＦ比を得るには、活性層４のアモルファス酸化物半導体の伝導度を低減する為に、電子キャリア濃度を１０１８／ｃｍ３未満、より好ましくは１０１６／ｃｍ３未満にすることが開示されている。しかし、特開２００６−１６５５２９号公報の図２に示されるように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、電子キャリア濃度を下げると膜の電子移動度が減少しまう。
その為に、ＴＦＴの電界効果移動度で１０ｃｍ２／Ｖｓ以上を得ることができず、充分なＯＮ電流を得ることができない。そのため、ＯＮ／ＯＦＦ比も充分な特性が得られない。
また、膜の電子移動度を上げるために、活性層４の酸化物半導体の電子キャリア濃度を上げると、活性層４の電気伝導度が増し、ＯＦＦ電流が増加し、ＯＮ／ＯＦＦ比特性は悪くなる。
図には示してはいないが、本発明の趣旨は、活性層のゲート絶縁膜近傍にある電気伝導度が、活性層のソース電極及びドレイン電極近傍にある電気伝導度より大きくなるように半導体層（本願における半導体層は、活性層及び抵抗層を包含した層を意味する）を設けることにあり、その状態が得られる限りその達成手段は図１に示すような複数の半導体層を設けることだけに留まるものではない。連続的に電気伝導度が変化しても良い。
図３は、参考の薄膜電界効果型トランジスタであって、トップゲート構造の一例を示す模式図である。基板がプラスチックフィルムなどの可撓性基板の場合、基板１１の一方の面に絶縁層１６を配し、絶縁層上にソース電極５−１１とドレイン電極５−１２が設置され、抵抗層４−１２、活性層４−１１を積層した後、ゲート絶縁膜１３、ゲート電極１２を配する。逆スタガ型構成におけると同様に、活性層４−１１（大電気伝導度層）はゲート絶縁膜１３に接し、抵抗層４−１２（小電気伝導度層）はソース電極５−１１およびドレイン電極５−１２に接する。ゲート電極に電圧が印加されていない状態での活性層４−１１の電気伝導度が抵抗層４−１２の電気伝導度より大きくなるように、活性層４−１１および抵抗層４−１２の組成が決定される。
図４は、比較のトップゲート構造薄膜電界効果型トランジスタの一例を示す模式図である。特許文献１として先に提出した特開２００６−１６５５２９号公報に開示されているように、活性層として高酸素濃度層７と低酸素濃度層８の２層より形成される。高酸素濃度層７は電子キャリア濃度の低い層、つまり電気伝導度の小さい層であり、低酸素濃度層８は電子キャリア濃度の高い層、つまり電気伝導度の大きい層である。従って、この比較の構造では、チャネルとなるゲート絶縁膜２３と接した活性層が電子キャリア濃度が低く、電子移動度も低い膜である為、電界効果移動度においても高移動度は達成できない。
図６は、本発明の薄膜電界効果型トランジスタの構成であって、トップゲート構造の一例を示す模式図である。半導体層の電気伝導度が層内で連続的にゲート絶縁膜に接する領域で大きく、ソース・ドレイン電極に接する領域で小さくなるよう変化している構成である。ゲート絶縁膜１５に近接した活性層領域４−２１の電気伝導度が高く、ソース電極１６、ドレイン電極１７に近接した領域では電気伝導度が小さく抵抗層４−２２を形成する。このような構成の半導体層は、半導体層を蒸着する際のターゲット化合物のスパッタリング条件を連続的に変えることによって作製することができる。
図７は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜３３上に、活性層４−３１が形成され、抵抗層はパターニングされてソース電極５−３１およびドレイン電極５−３２が設けられる領域にのみにそれぞれ抵抗層４−３２ａ、４−３２ｂを積層される。ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−３１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、ソース電極５−３１およびドレイン電極５−３２と活性層４−３１との間に電気抵抗の大きな抵抗層４−３２ａおよび抵抗層４−３２ｂが介在することによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図８は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜４３上に、活性層４−４１が形成され、抵抗層４−４２はパターニングされてソース電極５−４１が設けられる領域にのみに積層される。ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−４１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、ソース電極５−４１と活性層４−４１との間に電気抵抗の大きな抵抗層４−４２が介在することによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。尚、図８において、ソース電極５−４１とドレイン電極５−４２とが入れ替わった構成（ドレイン電極５−４２と抵抗層４−４２とが接続された構成）でももちろん良い。
図９は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜５３上に、抵抗層４−５２ａ、４−５２ｂ、および活性層４−５１がパターニングされてソース電極５−５１、ドレイン電極５−５２が設けられる領域に、抵抗層４−５２ａおよび４−５２ｂを配置し、抵抗層４−５２ａと４−５２ｂの間に活性層４−５１が配置される。即ち、活性層４−５１はソース電極５−５１およびドレイン電極５−５２と直接電気的に連結することなく、抵抗層４−５２ａおよび４−５２ｂを介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−５１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−５２ａおよび４−５２ｂによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図１０は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜６３上に、抵抗層４−６２、および活性層４−６１がパターニングされてソース電極５−６１が設けられる領域に、抵抗層４−６２を配置し、抵抗層４−６２が配置された箇所を除いて活性層４−６１が配置される。この構成では、活性層４−６１はソース電極５−６１と直接電気的に連結することなく、抵抗層４−６２を介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−６１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−６２によって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。尚、図１０において、ソース電極５−６１とドレイン電極５−６２とが入れ替わった構成（ドレイン電極５−６２と抵抗層４−６２とが接続された構成）でももちろん良い。
図１１は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。絶縁層７６の上に、抵抗層４−７２ａ、４−７２ｂ、および活性層４−７１がパターニングされてソース電極５−７１、ドレイン電極５−７２が設けられる領域に、抵抗層４−７２ａおよび４−７２ｂを配置し、抵抗層４−７２ａおよび４−７２ｂが配置された箇所を除いて活性層４−７１が配置される。この構成では、活性層４−７１はソース電極５−７１およびドレイン電極５−７２と直接電気的に連結することなく、抵抗層４−７２ａおよび４−７２ｂを介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−７１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−７２ａおよび４−７２ｂによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図１２は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。抵抗層４−８２および活性層４−８１がパターニングされてソース電極５−８１が設けられる領域に、抵抗層４−８２を配置し、抵抗層４−８２が配置された箇所を除いて活性層４−８１が配置される。この構成では、活性層４−８１はソース電極５−８１と直接電気的に連結することなく、抵抗層４−８２を介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−８１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−８２によって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。尚、図１２において、ソース電極５−８１とドレイン電極５−８２とが入れ替わった構成（ドレイン電極５−８２と抵抗層４−８２とが接続された構成）でももちろん良い。
図１３は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。絶縁層の上に、抵抗層４−９２ａ、４−９２ｂ、および活性層４−９１がパターニングされて、配列がソース電極５−９１／抵抗層４−９２ａ／活性層４−９１／抵抗層４−９２ｂ／ドレイン電極５−９２となるように配置される。この構成では、活性層４−９１はソース電極５−９１およびドレイン電極５−９２と直接電気的に連結することなく、抵抗層４−９２ａおよび４−９２ｂを介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−９１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−９２ａおよび４−９２ｂによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図１４は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。絶縁層の上に、抵抗層４−１０２、および活性層４−１０１がパターニングされて、配列がソース電極５−１０１／活性層４−１０１／抵抗層４−１０２／ドレイン電極５−１０２となるように配置される。この構成では、活性層４−１０１はドレイン電極５−１０２と直接電気的に連結することなく、抵抗層４−１０２を介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−１０１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−１０２によって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。尚、図１４において、ソース電極５−１０１とドレイン電極５−１０２とが入れ替わった構成（ソース電極５−１０１と抵抗層４−１０２とが接続された構成）でももちろん良い。
図１５は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜１１３の上に、抵抗層４−１１２ａ、４−１１２ｂ、および活性層４−１１１がパターニングされて、配列がソース電極５−１１１／抵抗層４−１１２ａ／活性層４−１１１／抵抗層４−１１２ｂ／ドレイン電極５−１１２となるように配置される。この構成では、活性層４−１１１はソース電極５−１１１およびドレイン電極５−１１２と直接電気的に連結することなく、抵抗層４−１１２ａおよび４−１１２ｂを介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−１１１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−１１２ａおよび４−１１２ｂによって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図１６は、参考の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜１２３の上に、抵抗層４−１２２、および活性層４−１２１がパターニングされて、配列がソース電極５−１２１／抵抗層４−１２２／活性層４−１２１／ドレイン電極５−１２２となるように配置される。この構成では、活性層４−１２１はソース電極５−１２１と直接電気的に連結することなく、抵抗層４−１２２を介して接続する。
ゲート電極に電圧が印可されてチャネルが形成されＯＮ状態になった場合、チャネルとなる活性層４−１２１が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないＯＦＦ状態では、電気抵抗の大きな抵抗層４−１２２によって、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。尚、図１６において、ソース電極５−１２１とドレイン電極５−１２２とが入れ替わった構成（ドレイン電極５−１２２と抵抗層４−１２２とが接続された構成）でももちろん良い。
図１７は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。絶縁層の上に、活性層４−１３１を有し、その上に抵抗層４−１３２ａ、４−１３２ｂがパターニングされて、ソース電極５−１３１と活性層４−１３１の間に抵抗層４−１３２ａ、ドレイン電極５−１３２と活性層４−１３１の間に抵抗層４−１３２ｂが配置される。この構成では、活性層４−１３１はソース電極５−１３１およびドレイン電極５−１３２と直接電気的に連結することなく、抵抗層４−１３２ａ、４−１３２ｂを介して接続する。従って、同様に上述の本発明の効果が得られる。
図１８は、参考の薄膜電界効果型トランジスタの別の構成であって、トップゲート構造の一例を示す模式図である。絶縁層の上に、活性層４−１４１を有し、その上に抵抗層４−１４２がパターニングされて、ソース電極５−１４１と活性層４−１４１の間に配置される。この構成では、活性層４−１４１はソース電極５−１４１と直接電気的に連結することなく、抵抗層４−１４２を介して接続する。従って、同様に上述の本発明の効果が得られる。尚、図１８において、ソース電極５−１４１とドレイン電極５−１４２とが入れ替わった構成（ドレイン電極５−１４２と抵抗層４−１４２とが接続された構成）でももちろん良い。
図１９は、本発明のＴＦＴ素子を用いたアクティブマトリクス駆動型液晶表示装置の等価回路の模式図である。本発明における表示装置の回路は、特に図１９に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
２）電気伝導度
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層又は抵抗層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に又は抵抗層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
４）活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体を用いる。特にアモルファス酸化物半導体がさらに好ましい。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、特開２００６−１６５５２９号公報に開示されているような、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能であることが特開２００６−１６５５２９号公報に開示されている。
もちろん、活性層及び抵抗層には酸化物半導体だけではなく、Ｓｉ、Ｇｅなどの無機半導体、ＧａＡｓ等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
＜活性層及び抵抗層の電気伝導度＞
本発明における活性層は、ゲート絶縁膜に近接し、ソース電極及びドレイン電極に近接する抵抗層より高い電気伝導度を有することを特徴とする。
抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは、１０２以上１０８以下である。好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
＜活性層と抵抗層の膜厚＞
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚／活性層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。
活性層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。抵抗層の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上１００ｎｍ以下である。
上記の構成の活性層及び抵抗層を用いることにより、移動度が１０ｃｍ２／（Ｖ・秒）以上の高い移動度のＴＦＴで、オン・オフ比が１０６以上のトランジスタ特性を実現できる。
＜電気伝導度の調整手段＞
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開II」シーエムシー出版 Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、又はＨｆＯ３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
＜活性層及び抵抗層の形成方法＞
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
５）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
６）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
７）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
８）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。
その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
９）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
（応用）
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
参考例１
１．活性層及び抵抗層の作製
＜条件１＞
ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量１２ｓｃｃｍ、Ｏ２流量０．２ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａの条件で行った。
＜条件２＞
条件１と同様に、但しＯ２流量を０．６ｓｃｃｍに変更して行った。
＜条件３＞
条件１と同様に、但しＯ２流量を１．４ｓｃｃｍに変更して行った。
＜条件４＞
条件１と同様に、但しＯ２流量を１．５ｓｃｃｍに変更して行った。
＜条件５＞
条件１と同様に、但しＯ２流量を１．８ｓｃｃｍに変更して行った。
上記条件１〜５とで同一条件で上記無アルカリガラス基板（コーニング社、品番ＮＯ．１７３７）に直接これらの層を１００ｎｍ設けた物性測定用サンプルを作製した。これらの物性測定用サンプルを周知のＸ線回折法により分析した結果、これらの膜はアモルファス膜であることが確認できた。また、これらの物性測定用サンプルの電気伝導度および、ホール測定法によるキャリア濃度、及び組成比を測定した。得られた結果を表１に示す。
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
本参考例において、物性測定用サンプルのシート抵抗１０７Ω／□未満の領域ではロレスタ−ＧＰ（三菱化学社製）、シート抵抗１０７Ω／□以上の領域ではハイテスタ−ＵＰ（三菱化学社製）を用いて２０℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器ＤｅｋＴａｋ−６Ｍ（ＵＬＶＡＣ社製）を用いた。
−ホール効果測定法によるキャリア濃度測定−
物性測定用サンプルのキャリア濃度の測定には、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。ホール効果測定は２０℃の環境下で行った。尚、ホール効果測定を行うことにより、キャリア濃度だけではなく、キャリアのホール移動度も求めることができる。
−組成比の測定方法−
物性測定用サンプルの組成比のＲＢＳ（ラザフォード後方散乱）分析により、組成比を求めた。

表１より、酸化物半導体ＩｎＧａＺｎＯ４のスパッタ膜において、スパッタ時の酸素流量を上げる、つまりスパッタ膜中の酸素濃度を増やすと、電気伝導度が減少し、ホール移動度が減少することが示された。また、組成比において、Ｚｎ／Ｉｎ比が増加すると、電気伝導度が減少し、ホール移動度も減少することが示された。
２．ＴＦＴ素子の作製
参考のＴＦＴ素子１，２および比較のＴＦＴ素子１，２を作製した。参考のＴＦＴ素子１、２および比較のＴＦＴ素子１，２の断面構造を図２０に示す。
基板としては、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用いた。純水１５分→アセトン１５分→純水１５分の順で超音波洗浄を行った前記基板上に、ＳｎＯ２含有率が１０質量％である酸化インジウム錫（ＩＴＯ）タ−ゲット（インジウム：錫＝９５：５（モル比））を用いて、ＲＦマグネトロンスパッタ（条件：成膜温度４３℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ）により、ゲート電極としてのＩＴＯ薄膜（厚み３０ｎｍ）を形成した。ゲート電極ＩＴＯのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
この上に、ＩｎＧａＺｎＯ４からなる活性層及び抵抗層を設けた。参考のＴＦＴ素子１，２および比較のＴＦＴ素子１，２における活性層及び抵抗層の蒸着条件及び蒸着厚みを表２に示した。活性層及び抵抗層の蒸着条件は上記の「１．活性層及び抵抗層の作製」に示す通りである。尚、活性層及び抵抗層のＩｎＧａＺｎＯ４のパターニングには、上記と同様に、スパッタ時にシャドウマスクを用いることにより行った。
次いで、上記活性層又は抵抗層の上にソース電極及びドレイン電極としてＩＴＯを４０ｎｍの厚みにＲＦマグネトロンスパッタ（条件：成膜温度４３℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ）にて、蒸着した。尚、ソース電極およびドレイン電極のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。以上により、チャネル長Ｌ＝２００μｍ、チャネル幅Ｗ＝１０００μｍの逆スタガ構造の参考のＴＦＴ素子１，２および比較のＴＦＴ素子１，２を作製した。
３．性能評価
得られた各ＴＦＴ素子について、飽和領域ドレイン電圧Ｖｄ＝４０Ｖ（ゲート電圧−２０Ｖ≦Ｖｇ≦４０Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの電界効果移動度およびＯＮ／ＯＦＦ比を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。
図５は、これらの素子のＴＦＴ伝達特性を示す電流−電圧特性曲線である。横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄである。
−電界効果移動度の算出方法−
飽和領域における電界効果移動度μは、ＴＦＴ伝達特性から次式で求められる。
μ＝（２Ｌ／Ｗ＊Ｃｏｘ）＊（∂Ｉｄ１／２／∂Ｖｇ）
ここで、Ｌはチャネル長、Ｗはチャネル幅、Ｃｏｘはゲート絶縁膜の静電容量、Ｉｄはドレイン電流、Ｖｇはゲート電圧を示す。
−ＯＮ／ＯＦＦ比の算出方法−
ＯＮ／ＯＦＦ比はＴＦＴ伝達特性からドレイン電流Ｉｄにおける最大値Ｉｄｍａｘと最小値Ｉｄｍｉｎとの比Ｉｄｍａｘ／Ｉｄｍｉｎから求めた。
図５のＴＦＴ伝達特性の測定結果から得られたＴＦＴ特性を表２に示した。表２の結果より、参考の素子１，２は電界効果移動度が大きくかつＯＮ／ＯＦＦ比が高く優れた性能を示した。一方、中庸の電気伝導度の活性層を１層でのみ構成した比較素子１は電界効果移動度が小さかった。また、活性層を電気伝導度の小さい抵抗層、抵抗層を電気伝導度の大きい活性層に入れ替えた比較素子２は、ＯＮ／ＯＦＦ比が極めて低下した。
以上に明らかなように、本発明による電気伝導度の大きい活性層、及び電気伝導度の小さい抵抗層を有する構成によって、電界効果移動度が大きくかつＯＮ／ＯＦＦ比が高い予想外に優れた性能を示すことが見出された。
参考例２
１．参考のＴＦＴ素子３の作製
参考のＴＦＴ素子１の作製において、ゲート電極をＩＴＯ３０ｎｍよりＭｏ４０ｎｍに変更し、さらに抵抗層を参考例１の抵抗層作製条件５にて作製し、また活性層と抵抗層の厚みをそれぞれ３０ｎｍおよび２０ｎｍへと変更して、参考のＴＦＴ素子３を作製した。Ｍｏの成膜には、ＤＣマグネトロンスパッタリング蒸着法（スパッタリング条件：ＤＣパワー３８０Ｗ、スパッタガスＡｒ＝１２ｓｃｃｍ、圧力０．４Ｐａ）にて行った。
２．性能評価
参考例１と同様に、ＴＦＴ素子性能を評価した結果を表２に示した。
その結果、参考のＴＦＴ素子３は、さらに電界効果移動度が大きくかつＯＮ／ＯＦＦ比が高く、参考のＴＦＴ素子１，２より優れた性能を示した。しかし、ＴＦＴ伝達特性の測定を繰り返し行うと、参考のＴＦＴ素子１，２の方が、参考のＴＦＴ素子３よりＯＮ／ＯＦＦ比の劣化が少なく、より耐久性に優れていた。
参考例３
１．参考のＴＦＴ素子４の作製
参考のＴＦＴ素子１の作製において、基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記バリアフイルム上に形成するゲート電極をＩＴＯ３０ｎｍよりＭｏ４０ｎｍに変更し、参考のＴＦＴ素子４を作製した。Ｍｏの成膜は参考例２と同様の条件にて行った。
上記バリア機能を持つ絶縁層にＳｉＯＮを用いた。絶縁層ＳｉＯＮの成膜条件は以下である。
絶縁層：ＳｉＯＮを５００ｎｍの厚みに蒸着した。ＳｉＯＮの蒸着にはＲＦマグネトロンスパッタリング蒸着法（スパッタリング条件：ターゲットＳｉ３Ｎ４、ＲＦパワー４００Ｗ、ガス流量Ａｒ／Ｏ２＝１２／３ｓｃｃｍ、成膜圧力０．４５Ｐａ）を用いた。
２．性能評価
参考例１と同様に、ＴＦＴ素子性能を評価した結果を表２に示した。
その結果、参考のＴＦＴ素子４は、ガラス上に作製した参考のＴＦＴ素子１と同等の電界移動度、ＯＮ／ＯＦＦ比を示した。このことより、参考のＴＦＴ素子は、有機プラスチックフィルムからなる可撓性基板上においても高移動度、高ＯＮ／ＯＦＦ比を示すことがわかった。
参考例４
１．参考のＴＦＴ素子の作製
下記に従って、参考のトップゲート型ＴＦＴ素子を作製した。本参考例のＴＦＴ素子の断面構造は図２１に示す。
参考例１と同様に無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用い、この上にソース電極およびドレイン電極としてＩＴＯ（厚み４０ｎｍ）を形成した。ＩＴＯの成膜方法は参考例１と同条件で行った。また、ソース電極およびドレイン電極のパターニングは、参考例１と同様のシャドウマスクを用いて行った。
この上に、抵抗層を条件４で４０ｎｍの厚みに、また活性層を参考例１の条件１で１０ｎｍの厚みに設けた。これらの層のパターニングは、参考例１と同様のシャドウマスクを用いて行った。
この上に、ゲート絶縁膜として厚み２００ｎｍのＳｉＯ２を設けた。ＳｉＯ２の成膜方法は参考例１と同条件で行った。また、ゲート絶縁膜のパターニングは、参考例１と同様のシャドウマスクを用いて行った。
次いで、ゲート電極としてＩＴＯを３０ｎｍ設けた。ＩＴＯの成膜方法は参考例１と同条件で行った。また、ゲート電極のパターニングは、参考例１と同様のシャドウマスクを用いて行った。
以上により、チャネル長Ｌ＝２００μｍ、チャネル幅Ｗ＝１０００μｍのトップゲート型ＴＦＴ素子を得た。
２．性能評価
参考例１と同様に、ＴＦＴ素子性能を評価した結果、電界効果移動度が１７．７ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比が３×１０６であった。トップゲート型ＴＦＴでも高移動度、高ＯＮ／ＯＦＦ比が得られた。
実施例１
参考例３における活性層及び抵抗層の調製を下記に変更した以外は参考例１と同様にしてＴＦＴ素子を作製した。下記条件によれば、ゲート絶縁膜に隣接した活性層の電気伝導性が大きく、ソース電極およびドレイン電極に隣接した抵抗層の電気伝導性が小さく、その間の領域の電気伝導性が連続的に変化した構成が形成される。本実施例のＴＦＴ素子の断面構造は図２２に示す。
＜活性層及び抵抗層の作製条件＞
ＩｎＧａＺｎＯ４をターゲットとして用いて、参考例１におけると同じスパッタリング装置を用いて、連続した活性層と抵抗層を作製した。スパッタリング条件は、ＲＦパワー２００Ｗ、スパッタガスＡｒ流量１２ｓｃｃｍ、圧力０．４Ｐａで、酸素流量を０．６ｓｃｃｍから１．８ｓｃｃｍまで連続的に変化させながら、膜厚が５０ｎｍになるまで成膜した。
＜性能評価＞
作製したＴＦＴ素子を参考例１と同様に評価した所、移動度８．９ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比１．０×１０６という良いＴＦＴ特性を示した。
１，１１，２１，３１，７１，：基板
２，１２，２２，３２，７２，１３２，１４２：ゲート電極
３，１３，１５，２３，３３，４３，５３，６３，７３，８３，９３，１０３，１１３，１２３，１３３，１４３：ゲート絶縁膜
４，１４：活性層
４−１，４−１１，４−２１，４−３１，４−４１，４−５１，４−６１，４−７１，４−８１，４−９１，４−１０１，４−１１１，４−１２１，４−１３１，４−１４２：活性層
４−２，４−１２，４−２２，４−３２ａ，４−３２ｂ，４−４２，４−５２ａ，４−５２ｂ，４−６２，４−７２ａ，４−７２ｂ，４−８２，４−９２ａ，４−９２ｂ，４−１０２，４−１１２ａ，４−１１２ｂ，４−１２２，４−１３２，４−１４２：抵抗層
５−１，５−１１，５−２１，１６，５−３１，５−４２，５−５１，５−６１，５−７１，５−８１，５−９１，５−１０１，５−１１１，５−１２１，５−１３１，５−１４１：ソース電極
５−２，５−１２，５−２２，１７，５−３２，５−４２，５−５２，５−６２，５−７２，５−８２，５−９２，５−１０２，５−１１２，５−１２２，５−１３２，５−１４２：ドレイン電極
６，１６，２６，３６，７６，：絶縁層
７：高酸素濃度層（比較例）
８．低酸素濃度層（比較例）
２００：スイッチングＴＦＴ
３００：液晶素子
４００：信号電極線
５００：ゲート電極線
６００：コンデンサ

Claims (10)

  1. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
    前記活性層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型酸化物半導体層であって、
    前記活性層と前記ソース電極及び前記ドレイン電極との間に、抵抗層として、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型酸化物半導体層を有し、
    前記活性層の酸素濃度が前記抵抗層の酸素濃度より低く、
    前記活性層の電気伝導度が１０ −４ Ｓｃｍ −１ 以上１０ ２ Ｓｃｍ −１ 未満であり、且つ、前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０ １ 以上１０ １０ 以下であり、
    前記抵抗層と前記活性層との間の電気伝導度が連続的に変化していることを特徴とする薄膜電界効果型トランジスタ。
  2. 前記活性層が前記ゲート絶縁膜と接し、前記抵抗層が前記ソース電極及び前記ドレイン電極の少なくとも一方と接していることを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
  3. 前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする請求項２に記載の薄膜電界効果型トランジスタ。
  4. 前記活性層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型アモルファス酸化物半導体層であることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタ。
  5. 前記抵抗層が、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むｎ型アモルファス酸化物半導体層であることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタ。
  6. 前記活性層および前記抵抗層がＩｎおよびＺｎを含有し、前記抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が前記活性層の組成比Ｚｎ／Ｉｎより大きいことを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜電界効果型トランジスタ。
  7. 前記活性層の電気伝導度が１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることを特徴とする請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。
  8. 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（前記活性層の電気伝導度／前記抵抗層の電気伝導度）が、１０２以上１０８以下であることを特徴とする請求項１〜請求項７のいずれか１項に記載の薄膜電界効果型トランジスタ。
  9. 前記基板が可撓性樹脂基板であることを特徴とする請求項１〜請求項８のいずれか１項に記載の薄膜電界効果トランジスタ。
  10. 請求項１〜請求項９のいずれか１項に記載の薄膜電界効果トランジスタを用いた表示装置。
JP2009014814A 2007-03-27 2009-01-26 薄膜電界効果型トランジスタおよびそれを用いた表示装置 Active JP5191409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009014814A JP5191409B2 (ja) 2007-03-27 2009-01-26 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007082859 2007-03-27
JP2007082859 2007-03-27
JP2008025619 2008-02-05
JP2008025619 2008-02-05
JP2009014814A JP5191409B2 (ja) 2007-03-27 2009-01-26 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008076495A Division JP4727684B2 (ja) 2007-03-27 2008-03-24 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Publications (3)

Publication Number Publication Date
JP2009212497A JP2009212497A (ja) 2009-09-17
JP2009212497A5 JP2009212497A5 (ja) 2010-10-14
JP5191409B2 true JP5191409B2 (ja) 2013-05-08

Family

ID=39577862

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008076495A Active JP4727684B2 (ja) 2007-03-27 2008-03-24 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008230243A Pending JP2015038895A (ja) 2007-03-27 2008-09-08 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009014814A Active JP5191409B2 (ja) 2007-03-27 2009-01-26 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008076495A Active JP4727684B2 (ja) 2007-03-27 2008-03-24 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008230243A Pending JP2015038895A (ja) 2007-03-27 2008-09-08 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Country Status (4)

Country Link
US (1) US8178926B2 (ja)
EP (1) EP1976018B1 (ja)
JP (3) JP4727684B2 (ja)
KR (2) KR101477804B1 (ja)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217137B2 (ja) * 1992-07-28 2001-10-09 株式会社日立製作所 映像信号記録装置、再生装置及び伝送装置
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101298611B1 (ko) * 2008-10-08 2013-08-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101525590B1 (ko) * 2008-10-08 2015-06-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101322314B1 (ko) * 2008-10-10 2013-10-25 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US8187919B2 (en) 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101586674B1 (ko) * 2008-10-28 2016-01-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5210187B2 (ja) 2009-01-22 2013-06-12 ユー・ディー・シー アイルランド リミテッド 有機電界発光素子
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102473854B (zh) 2009-07-31 2013-04-17 Udc爱尔兰有限责任公司 用于有机器件的沉积材料以及用于制备有机器件的方法
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP4598136B1 (ja) 2009-07-31 2010-12-15 富士フイルム株式会社 有機電界発光素子及びその製造方法
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102891181B (zh) * 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
TWI528342B (zh) * 2009-09-16 2016-04-01 半導體能源研究所股份有限公司 顯示裝置及其驅動方法
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102290831B1 (ko) * 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN102598279B (zh) * 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
JP2011100944A (ja) 2009-11-09 2011-05-19 Fujifilm Corp 有機電界発光素子
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20170091760A (ko) * 2009-11-27 2017-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
WO2011074590A1 (en) 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102667910B (zh) 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101811203B1 (ko) * 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101805102B1 (ko) * 2010-01-20 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR102129540B1 (ko) * 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
KR102244389B1 (ko) * 2010-01-22 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
WO2011105310A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR102114012B1 (ko) 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5506475B2 (ja) 2010-03-15 2014-05-28 ユー・ディー・シー アイルランド リミテッド 有機電界発光素子の製造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR102112065B1 (ko) 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653517B2 (en) 2010-04-06 2014-02-18 Hitachi, Ltd. Thin-film transistor and method for manufacturing the same
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102434906B1 (ko) 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105321961B (zh) 2010-04-23 2018-10-02 株式会社半导体能源研究所 半导体装置的制造方法
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2012157202A1 (ja) * 2011-05-13 2012-11-22 シャープ株式会社 薄膜形成方法
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP2013125782A (ja) * 2011-12-13 2013-06-24 Hitachi Ltd 酸化物半導体装置
KR101300791B1 (ko) * 2011-12-15 2013-08-29 한국생산기술연구원 전자빔 조사를 이용한 몰리브덴 박막의 전도도 향상 방법
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
CN103367404A (zh) * 2012-04-02 2013-10-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
US9035364B2 (en) 2012-04-13 2015-05-19 Au Optronics Corporation Active device and fabricating method thereof
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPWO2014125820A1 (ja) * 2013-02-13 2017-02-02 出光興産株式会社 薄膜トランジスタ
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6235426B2 (ja) * 2014-07-10 2017-11-22 株式会社東芝 半導体装置およびその製造方法
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
CN105810749B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
US10115657B2 (en) * 2016-03-23 2018-10-30 Eaton Intelligent Power Limited Dielectric heat path devices, and systems and methods using the same
US10283945B2 (en) 2016-03-23 2019-05-07 Eaton Intelligent Power Limited Load center thermally conductive component
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
JP7465922B2 (ja) * 2021-09-03 2024-04-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160170A (ja) * 1984-01-31 1985-08-21 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS60198864A (ja) * 1984-03-23 1985-10-08 Nec Corp 薄膜トランジスタ
JPS615578A (ja) * 1984-06-19 1986-01-11 Nec Corp 薄膜トランジスタ
JPH0650778B2 (ja) * 1985-08-20 1994-06-29 松下電器産業株式会社 薄膜トランジスタおよびその製造方法
JPS63258072A (ja) * 1987-04-15 1988-10-25 Nec Corp 電界効果トランジスタ
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
KR100646949B1 (ko) * 2005-09-28 2006-11-23 삼성에스디아이 주식회사 평판표시장치 및 그 구동방법
EP1770673A1 (en) * 2005-09-28 2007-04-04 Samsung SDI Co., Ltd. Flat panel display and a method of driving the same
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
JP4727684B2 (ja) 2011-07-20
EP1976018A3 (en) 2011-05-11
EP1976018A2 (en) 2008-10-01
US20080237598A1 (en) 2008-10-02
JP2015038895A (ja) 2015-02-26
EP1976018B1 (en) 2013-05-08
KR20140128286A (ko) 2014-11-05
US8178926B2 (en) 2012-05-15
KR101477804B1 (ko) 2014-12-30
KR101497878B1 (ko) 2015-03-04
KR20080087744A (ko) 2008-10-01
JP2009212497A (ja) 2009-09-17
JP2009212476A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5191409B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009212497A5 (ja)
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
US8884272B2 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5322787B2 (ja) 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
US7906780B2 (en) Field effect transistor
KR101634101B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치
TWI515909B (zh) 薄膜場效電晶體及其製造方法
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
US20100006837A1 (en) Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
JP2013229495A (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
JP2010045159A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489435B2 (ja) 薄膜電界効果型トランジスタ
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010045243A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Ref document number: 5191409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250