JP5489435B2 - 薄膜電界効果型トランジスタ - Google Patents

Description

本発明は、薄膜電界効果型トランジスタに関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタに関する。

液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどの効果が期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。

一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。

近年、アモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物は低温での成膜が可能であり、プラスチックフィルム上に室温成膜可能であること、さらに、可視光に透明であるためにフレキシブルな透明ＴＦＴを形成することができる材料として注目されている。

しかしながら、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物半導体を用いたＴＦＴは、環境の真空度、水分やガス成分などによってＴＦＴ性能が変動する不安定さが指摘され、アモルファス酸化物半導体層の表面を保護膜で被覆することが提案されている（例えば、特許文献１参照）。保護膜としては、金属元素を含む金属酸化物膜、シリコンの窒化物、酸化物、若しくは炭化物、又はポリイミド樹脂やフッ化シリコーン樹脂などの有機物膜が開示されている。有機物膜と金属膜との積層構成も開示されている。

酸化物半導体ＴＦＴは、酸化物半導体が非フッ素化樹脂（エポキシやアクリル樹脂等）に接触すると、ＴＦＴの閾値電圧が−３０Ｖ程度ずれる現象が指摘され、この閾値の変動が酸化物半導体層の上に酸化窒化シリコンなどの無機化合物層を設置するかまたはフッ素化樹脂の層を設置することにより解決されることが開示されている（例えば、特許文献２参照）。

一方、有機半導体薄膜を用いたＴＦＴにおいては、有機半導体薄膜を物理的損傷から保護するためにポリビニルアルコールを保護層として溶液に溶かして塗布することが知られている。この時、保護層塗布の際、有機半導体薄膜の電気特性が溶媒により劣化することを防止するために、有機半導体薄膜の上に緩衝層として低分子化合物をスパッタリングにより設置し、その後にポリビニルアルコール溶液を塗布することが提案されている（例えば、特許文献３参照）。
特開２００７−７３７０５号公報 特開２００７−２９９９１３号公報 特開２００５−１５９３６０号公報

本発明の目的は、アモルファス酸化物半導体を用いたＴＦＴを提供することにあり、特に、安定した性能のＴＦＴを提供することにある。
アモルファス酸化物半導体を活性層に用いたＴＦＴにおいて、活性層の上にＳｉＯ２等の無機酸化物よりなる保護膜を形成するとＴＦＴ特性が大きく変化してしまうという問題が明らかになった。保護膜の真空蒸着する条件によって、ＴＦＴ特性が変動するため安定したＴＦＴが得られない。アモルファス酸化物半導体層の上に、特許文献１に記載のようなポリイミド樹脂やフッ化シリコーン樹脂などの有機物膜を設けると無機酸化物保護膜を形成する際の影響が緩和されるが、これらの樹脂塗布液の不純物の影響と推測される性能劣化が生じてしまうという課題がある。これらの特性変動及び性能劣化は、アモルファス酸化物半導体に特有の課題である。本発明者らは、上記状況に鑑みて、これらの弊害のない保護層を見出し、安定した性能のＴＦＴを提供することを目的とした。

本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上に、アモルファス酸化物半導体層を有する薄膜電界効果型トランジスタであって、前記アモルファス酸化物半導体層の上に後述の化合物（ａ）〜（ｈ）から選択される少なくとも１種の低分子有機物からなる保護層を有し、前記アモルファス酸化物半導体層と前記保護層とが直接接していることを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記アモルファス酸化物半導体が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物である＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記アモルファス酸化物半導体が、Ｉｎ及びＺｎを含む酸化物である＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記アモルファス酸化物半導体が、Ｉｎ、Ｚｎ及びＧａを含む酸化物である＜２＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記基板と前記アモルファス酸化物半導体層との間にゲート電極及びゲート絶縁膜を有するボトムゲート構造を有する＜１＞〜＜４＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜６＞ 前記保護層のキャリア濃度が１０^１６／ｃｍ^３以下である＜１＞〜＜５＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜７＞ 前記保護層の厚みが５ｎｍ〜５０μｍである＜１＞〜＜６＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記低分子有機物のガラス転移点が８０℃以上である＜１＞〜＜７＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜９＞ 前記低分子有機物が、アダマンタン化合物である＜１＞〜＜８＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜１０＞ 前記保護層が真空蒸着法により形成された層である＜１＞〜＜９＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜１１＞ 前記保護層の上に、無機化合物よりなる保護絶縁層を有する＜１＞〜＜１０＞のいずれか１つに記載の薄膜電界効果型トランジスタ。
＜１２＞ 前記保護絶縁層が真空蒸着法により形成された層である＜１１＞に記載の薄膜電界効果型トランジスタ。
＜１３＞ 前記保護層と前記保護絶縁層が直接接している＜１１＞又は＜１２＞に記載の薄膜電界効果型トランジスタ。
＜１４＞ 前記基板がフレキシブル基板である＜１＞〜＜１３＞のいずれか１つに記載の薄膜電界効果型トランジスタ。

本発明によると、安定した特性のＴＦＴが提供される。
本発明に拠れば、低分子有機物からなる保護膜はＴＦＴ特性に影響を与えずに活性層上に形成できる。低分子有機膜を真空蒸着法により成膜できるので、樹脂の塗布と比べて樹脂中や塗布プロセスによる不純物が混入することがなく、さらに簡便に成膜ができる。また、従来、アモルファス酸化物半導体層の上に直接プラズマ照射するとアモルファス酸化物半導体層から酸素原子が抜けるため、ＴＦＴの閾値電圧がマイナス側にシフトする特有の問題があったが、本発明による低分子有機物からなる保護膜はこれを防止することが見出された。従って、ＳｉＯ_２等の無機酸化物層をプラズマで形成してもＴＦＴ特性が変化することがなく、安定した性能のＴＦＴが提供される。さらに、フッ素化樹脂を保護層に用いた場合は、その上に無機酸化物層を設けても、保護層との密着力が弱く、剥離してしまうが、本発明の低分子有機物からなる保護膜上にＳｉＯ_２等の無機酸化物層を容易に設置することができ、且つ該保護膜と該無機酸化物層との間の密着力が強固に形成される。

１．薄膜電界効果型トランジスタ（ＴＦＴ）
ＴＦＴは、基板上に、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造（トップゲート型）及び逆スタガ構造（ボトムゲート型）のいずれをも形成することができる。好ましくは、逆スタガ構造（ボトムゲート型）である。

本発明のＴＦＴは、基板上に、アモルファス酸化物半導体層を有する薄膜電界効果型トランジスタであって、前記アモルファス酸化物半導体層の上に後述の化合物（ａ）〜（ｈ）から選択される少なくとも１種の低分子有機物からなる保護層を有し、前記アモルファス酸化物半導体層と前記保護層とが直接接していることを特徴とする。

好ましくは、低分子有機物の分子量１００〜３０００であり、より好ましくは、
２００〜２５００、さらに好ましくは、３００〜２０００である。
好ましくは、低分子有機物を含有する保護層の厚みは、５ｎｍ〜５０μｍであり、より好ましくは、１０ｎｍ〜１μｍ、さらに好ましくは、２０ｎｍ〜５００ｎｍである。
好ましくは、低分子有機物のガラス転移点が８０℃以上であり、より好ましくは、
１００℃〜５００℃、さらに好ましくは、１２０℃〜５００℃である。
好ましくは、低分子有機物を含有する保護層のキャリア濃度が１０^１６／ｃｍ^３以下であり、より好ましくは、１０^１５／ｃｍ^３以下である。
好ましくは、低分子有機物を含有する保護層が真空蒸着法により形成された層である。

好ましくは、アモルファス酸化物半導体が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物であり、より好ましくは、Ｉｎ及びＺｎを含む酸化物であり、さらに好ましくは、Ｉｎ、Ｚｎ及びＧａを含む酸化物である。
好ましくは、低分子有機物を含有する保護層の上に、無機化合物よりなる保護絶縁層を有する。好ましくは、保護層と保護絶縁層が直接接している。好ましくは、低分子有機物を含有する保護層及び保護絶縁層が真空蒸着法により形成された層である。

好ましくは、本発明のＴＦＴは、基板とアモルファス酸化物半導体層との間にゲート電極及びゲート絶縁膜を有するボトムゲート構造を有するＴＦＴである。
好ましくは、基板がフレキシブル基板である。
本発明のＴＦＴについてさらに詳細に説明する。

１）活性層
本発明の活性層に用いられるアモルファス酸化物は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
本発明の活性層に用いられるアモルファス酸化物は、好ましくはＩｎ、Ｓｎ、Ｚｎ、又はＣｄを含む酸化物であり、より好ましくは、Ｉｎ、Ｓｎ、Ｚｎを含む酸化物、さらに好ましくは、Ｉｎ、Ｚｎを含む酸化物である。本発明における活性層の電気伝導度は、特に限定されないが、電気伝導度１０^−１０Ｓ／ｃｍ以上１０^＋１Ｓ／ｃｍ以下であり、より好ましくは、１０^−７Ｓ／ｃｍ以上１０^−３Ｓ／ｃｍ以下である。

具体的に本発明の活性層に係るアモルファス酸化物は、Ｉｎ_２Ｏ_３、ＺｎＯ，ＳｎＯ_２、ＣｄＯ，Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＺＯ）、Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ（ＩＴＯ）、Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＧＺＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｏｘｉｄｅ（ＩＧＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）である。

＜キャリア濃度＞
本発明における活性層のキャリア濃度は、種々の手段により所望の数値に調整することができる。
本発明における活性層のキャリア濃度は、特に限定されないが、好ましくは１×１０^１５／ｃｍ^３以上の高い領域である。より好ましくは、１×１０^１５／ｃｍ^３以上１×１０^２１／ｃｍ^３以下である。

キャリア濃度の調整手段としては、下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。

（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、例えば、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）であれば、Ｉｎの比率を大きくすれば、それに伴って活性層のキャリア濃度も大きくなり、Ｇａの比率を大きくすると、それに伴って活性層のキャリア濃度も小さくなる。
これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。

（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。

（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系でのキャリア濃度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。例えば、一般的にＳｎＯ_２系酸化物半導体は、Ｉｎ_２Ｏ_３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
キャリア濃度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。

＜活性層の形成方法＞
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。

例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。

成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。

＜活性層の膜厚＞
本発明に於ける活性層の厚みは、好ましくは、０．１ｎｍ以上１００ｎｍ以下である。
より好ましくは、１．０ｎｍ以上５０ｎｍ以下、さらに好ましくは、２ｎｍ以上１０ｎｍ以下である。
本発明に於ける活性層の膜厚は、作製した素子断面のＨＲＴＥＭ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ ＴＥＭ）写真撮影により測定することができる。

２）保護層
本発明に於いては、アモルファス酸化物半導体層の上に低分子有機物からなる保護層を有する。

本発明に於ける低分子有機物は、分子量１００〜３０００であり、より好ましくは、
２００〜２５００、さらに好ましくは、３００〜２０００である。

本発明に用いられる低分子有機物としては、例えば、芳香族炭化水素化合物、アダマンタン化合物、シラン化合物、トリス（８−ヒドロキシキノリナート）アルミニウムやフタロシアニン等の金属錯体、等が挙げられる。具体的な化合物を以下に例示する。

本発明の保護層は封止性、絶縁性を高くするために膜安定性が高い方が好ましく、このため本発明に用いられる低分子有機物は、好ましくは、ガラス転移点が８０℃以上であり、より好ましくは、１００℃〜５００℃、さらに好ましくは、１２０℃〜５００℃である。

本発明の保護層は絶縁性が高い方が好ましく、このため好ましくは、低分子有機物を含有する保護層のキャリア濃度が１０^１６／ｃｍ^３以下であり、より好ましくは、１０^１５／ｃｍ^３以下である。
好ましくは、低分子有機物を含有する保護層の厚みは、５ｎｍ〜５０μｍであり、より好ましくは、１０ｎｍ〜１μｍ、さらに好ましくは、２０ｎｍ〜５００ｎｍである。
好ましくは、低分子有機物を含有する保護層が真空蒸着法により形成された層である。

３）保護絶縁層
本発明に於いては、保護層の上に、無機化合物よりなる保護絶縁層を配置することが好ましい。保護層と保護絶縁層は直接接しているのが好ましい。
保護層と保護絶縁層の積層構成により、絶縁性の向上と外気に対する封止性能が向上する効果が得られる。
保護絶縁膜材料の具体例としては、ＳｉＯ_２、ＳｉＯ、ＭｇＯ、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、又はＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、又はＣａＦ_２等の金属フッ化物等が挙げられる。

本発明の保護絶縁膜は、好ましくは真空蒸着法により形成された層である。
本発明に於ける保護絶縁膜の厚みは、好ましくは、５ｎｍ以上５０μｍ以下である。より好ましくは、１０ｎｍ以上１μｍ以下、さらに好ましくは、２０ｎｍ以上５００ｎｍ以下である。

４）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。

ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。

５）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５、又はＨｆＯ_２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。

ゲート絶縁膜の膜厚としては、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、５０ｎｍ以上５００ｎｍ以下、さらに好ましくは、１００ｎｍ以上２００ｎｍ以下である。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。
特に、ＨｆＯ_２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。

６）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。特に好ましくは、ＩＺＯである。
ソース電極及びドレイン電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。

ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。

７）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、及びポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。

本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、光透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、又はポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。

ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。
これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。

８）平坦化層
本発明のＴＦＴは、平坦化層を有しても良い。
平坦化層としては、無機絶縁材料であっても有機絶縁材料であっても良い。
無機絶縁材料としては、ＳｉＯ_２、ＳｉＯ、ＭｇＯ、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、又はＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、又はＣａＦ_２等の金属フッ化物等が挙げられる。

有機絶縁材料としては、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体等が挙げられる。

本発明に於ける平坦化層の厚みは、好ましくは、５ｎｍ以上５０μｍ以下である。より好ましくは、１０ｎｍ以上１μｍ以下、さらに好ましくは、２０ｎｍ以上５００ｎｍ以下である。

９）構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明のＴＦＴの一例を示す断面模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、アモルファス酸化物半導体よりなる活性層４を積層して有し、その上にパターン化されたソース電極５−１とドレイン電極５−２が設置される。該活性層４の表面及び該ソース電極５−１とドレイン電極５−２を被覆して本願の低分子化合物よりなる保護層７が設置される。
本構成では、活性層の表面の一部はソース電極、ドレイン電極で被覆され、これらが存在しない領域は保護層によって被覆される。従って、この後、プラズマ照射工程や、封止のための樹脂溶液の塗布等の工程に曝されても、ＴＦＴ特性が影響されることがなく、安定に保たれる。

図２は、本発明のＴＦＴの別の態様を示す断面模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、アモルファス酸化物半導体よりなる活性層４を積層して有し、その上にパターン化されたソース電極５−１とドレイン電極５−２が設置される。該活性層４の表面及び該ソース電極５−１とドレイン電極５−２を被覆して本願の低分子化合物よりなる保護層１７及びＳｉＯ_２等の無機化合物よりなる保護絶縁層８が設置される。
本構成では、活性層の表面の一部はソース電極、ドレイン電極で被覆され、これらが存在しない領域は保護層及び保護絶縁層によって被覆される。従って、この後、プラズマ照射工程や、封止のための樹脂溶液の塗布等の工程に曝されても、水分やガス成分に曝されても、ＴＦＴ特性が影響されることがなく、安定に保たれる。

２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。

（応用）
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。

以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。

実施例１
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
図１に示す構成のＴＦＴを下記により作製した。
基板としては、無アルカリガラス板を用いて、洗浄後、ＤＣマグネトロンスパッタリング蒸着法により、ゲート電極としてＭｏ薄膜（厚み４０ｎｍ）を形成した。Ｍｏ薄膜のパターニングには、フォトリソソグラフィー法でパターニングを行った。

ゲート絶縁膜：ＳｉＯ_２をＲＦマグネトロンスパッタ真空蒸着法にて厚み１００ｎｍに設けた。ゲート絶縁膜ＳｉＯ_２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
活性層：ＩｎＧａＺｎＯ_４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、５０ｎｍのＩＧＺＯ膜を形成した。
活性層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。

次いで、上記障壁層の上にパターニングされたソース電極及びドレイン電極としてアルミニウム（Ａｌ）を１００ｎｍの厚みに抵抗加熱蒸着（成膜温度：２５℃）にて、蒸着した。ソース電極及びドレイン電極のパターニングはスパッタ時にシャドウマスクを用いることにより行った。

保護層：本発明の低分子有機物の化合物（ａ）を真空蒸着法により、厚み５０ｎｍに形成した。

２）本発明のＴＦＴ素子２の作製
本発明のＴＦＴ素子１の作製において、保護層を形成した後に以下に示す保護絶縁膜を設け、その他はＴＦＴ素子１の作製と全く同様にして、本発明のＴＦＴ素子２を作製した。
保護絶縁膜：ＳｉＯ_２をＲＦマグネトロンスパッタ真空蒸着法にて厚み１００ｎｍに設けた。

３）本発明のＴＦＴ素子３の作製
本発明のＴＦＴ素子２の作製において、化合物（ａ）を化合物（ｃ）の厚み５０ｎｍに変更し、その他はＴＦＴ素子２の作製と全く同様にして、本発明のＴＦＴ素子３を作製した。

４）本発明のＴＦＴ素子４の作製
本発明のＴＦＴ素子２の作製において、保護層の化合物（ａ）を化合物（ｆ）の厚み５０ｎｍに変更し、その他はＴＦＴ素子２の作製と全く同様にして、本発明のＴＦＴ素子４を作製した。

５）本発明のＴＦＴ素子５の作製
本発明のＴＦＴ素子２の作製において、保護層の化合物（ａ）を化合物（ｈ）の厚み５０ｎｍに変更し、その他はＴＦＴ素子２の作製と全く同様にして、本発明のＴＦＴ素子５を作製した。

６）本発明のＴＦＴ素子６の作製
本発明のＴＦＴ素子２の作製において、保護絶縁層として酸化ゲルマニウム（ＧｅＯ_２）の厚み１００ｎｍを真空蒸着法により形成し、その他はＴＦＴ素子２の作製と全く同様にして、本発明のＴＦＴ素子６を作製した。

７）本発明のＴＦＴ素子７の作製
本発明のＴＦＴ素子６の作製において、保護絶縁層のＧｅＯ_２の上に、さらに、平坦化層としてアクリル樹脂（品番ＰＣ４０５Ｇ、メーカー：ＪＳＲ）溶液を乾燥厚み１μｍとなるように塗布した。その他はＴＦＴ素子６の作製と全く同様にして、本発明のＴＦＴ素子７を作製した。

８）比較のＴＦＴ素子１の作製
本発明のＴＦＴ素子１の作製において、化合物（ａ）からなる保護層を除いた以外は同様にして、比較のＴＦＴ素子１を作製した。
９）比較のＴＦＴ素子２の作製
本発明のＴＦＴ素子２の作製において、化合物（ａ）からなる保護層を除いた以外は同様にして、比較のＴＦＴ素子２を作製した。

１０）比較のＴＦＴ素子３の作製
本発明のＴＦＴ素子６の作製において、化合物（ａ）からなる保護層を除いた以外は同様にして、比較のＴＦＴ素子３を作製した。

２．性能評価
得られた各ＴＦＴ素子について、ソース電極を０（ゼロ）Ｖとして、飽和領域ドレイン電圧Ｖｄ＝＋４０Ｖ（ゲート電圧（Ｖｇ）：−２０Ｖ≦Ｖｇ≦＋４０Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。各パラメータと本発明に於けるその定義は下記の通りである。
・ＴＦＴの閾値電圧（Ｖｔｈ）：Ｖｇを横軸にし、Ｉｓｄ（ソース・ドレイン間電流）の１／２乗を縦軸とするグラフを作製し、直線で外挿して、Ｉｓｄ＝０となるＶｇをＴＦＴの閾値電圧（Ｖｔｈ）としてもとめた（図３参照）。これは飽和領域でのＩｓｄ、Ｖｇ及びＶｔｈとが下記の式１に従うことによるものである。単位は［Ｖ］である。
Ｉｓｄ^１／２ ∝（Ｗμ／２Ｌ）^１／２（Ｖｇ−Ｖｔｈ） （式１）
式中、Ｗはチャネル幅、Ｌはチャネル長、μは活性層の移動度を表す。

以上の測定結果から得られたＴＦＴ特性を表１に示した。
その結果、本発明のＴＦＴ素子１〜７は、保護層を設けていない比較のＴＦＴ素子１とほぼ同じ閾値電圧を示した。これに対して、無機物からなる保護絶縁層のみを形成した比較のＴＦＴ素子２、３は閾値電圧が大きくマイナス側にシフトしてしまってＯＦＦ動作しなくなるという好ましくない結果を示した。本発明のＴＦＴ素子において、閾値電圧を変化させずに保護膜を形成できることが分かった。

実施例２
実施例１における無アルカリガラス基板の代わりに、ポリエチレンナフタレートフィルム（厚み１００μｍ）の両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いて、その他は実施例１のＴＦＴ素子１と同様にしてＴＦＴ素子を作製した。

絶縁層：ＳｉＯＮを５００ｎｍの厚みに蒸着した。ＳｉＯＮの蒸着にはＲＦマグネトロンスパッタリング蒸着法（スパッタリング条件：ターゲットＳｉ_３Ｎ_４、ＲＦパワー４００Ｗ、ガス流量Ａｒ／Ｏ_２＝１２／３ｓｃｃｍ、成膜圧力０．４５Ｐａ）を用いた。

得られた素子について実施例１と同様に性能を評価した結果、閾値電圧は０．０８Ｖであり、実施例１と同様に保護層を設けていない比較のＴＦＴ素子１とほぼ同じ閾値電圧を示した。

本発明のＴＦＴ素子構造を示す断面模式図である。 本発明の別の態様のＴＦＴ素子構造を示す断面模式図である。 性能評価におけるＴＦＴの閾値電圧（Ｖｔｈ）の求め方を示すグラフの模式図である。横軸はゲート電圧（Ｖｇ）を表し、縦軸はＩｓｄ（ソース・ドレイン間電流）の１／２乗（Ｉｓｄ^１／２）を表す。

符号の説明

１：基板
２：ゲート電極
３：ゲート絶縁膜
４：活性層
５−１：ソース電極
５−２：ドレイン電極
６：絶縁層
７、１７：保護層
８：保護絶縁層

Claims (14)

1. 基板上に、アモルファス酸化物半導体層を有する薄膜電界効果型トランジスタであって、前記アモルファス酸化物半導体層の上に下記化合物（ａ）〜（ｈ）から選択される少なくとも１種の低分子有機物からなる保護層を有し、前記アモルファス酸化物半導体層と前記保護層とが直接接していることを特徴とする薄膜電界効果型トランジスタ。
   
   
2. 前記アモルファス酸化物半導体が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物である請求項１に記載の薄膜電界効果型トランジスタ。
3. 前記アモルファス酸化物半導体が、Ｉｎ及びＺｎを含む酸化物である請求項２に記載の薄膜電界効果型トランジスタ。
4. 前記アモルファス酸化物半導体が、Ｉｎ、Ｚｎ及びＧａを含む酸化物である請求項２に記載の薄膜電界効果型トランジスタ。
5. 前記基板と前記アモルファス酸化物半導体層との間にゲート電極及びゲート絶縁膜を有するボトムゲート構造を有する請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタ。
6. 前記保護層のキャリア濃度が１０^１６／ｃｍ^３以下である請求項１〜請求項５のいずれか１項に記載の薄膜電界効果型トランジスタ。
7. 前記保護層の厚みが５ｎｍ〜５０μｍである請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。
8. 前記低分子有機物のガラス転移点が８０℃以上である請求項１〜請求項７のいずれか１項に記載の薄膜電界効果型トランジスタ。
9. 前記低分子有機物が、アダマンタン化合物である請求項１〜請求項８のいずれか１項に記載の薄膜電界効果型トランジスタ。
10. 前記保護層が真空蒸着法により形成された層である請求項１〜請求項９のいずれか１項に記載の薄膜電界効果型トランジスタ。
11. 前記保護層の上に、無機化合物よりなる保護絶縁層を有する請求項１〜請求項１０のいずれか１項に記載の薄膜電界効果型トランジスタ。
12. 前記保護絶縁層が真空蒸着法により形成された層である請求項１１に記載の薄膜電界効果型トランジスタ。
13. 前記保護層と前記保護絶縁層が直接接している請求項１１又は請求項１２に記載の薄膜電界効果型トランジスタ。
14. 前記基板がフレキシブル基板である請求項１〜請求項１３のいずれか１項に記載の薄膜電界効果型トランジスタ。