JP2006228573A - エレクトロルミネッセンス素子 - Google Patents

Abstract

【課題】エレクトロルミネッセンス素子の信頼性向上。
【解決手段】ＥＬ素子の上部電極４０の少なくとも表面側の材料としてＡｌ合金（例えばＡｌＮｄ系合金）を用いる。この上部電極４０は多層構造とでき、その場合、発光素子層３０側に、真空蒸着によりＡｌ等を用いて上部第１導電層４２を形成し、スパッタリング法などによりＡｌ合金を用いて上部第２導電層４４を形成する。上部第１及び第２導電層４２，４４の層間には、応力緩和性、耐スパッタリング性があり、緻密で被覆性の良いバッファ層４６を真空蒸着で形成する。上部電極４０を覆って素子形成領域の上にはＳｉＮｘ等を用いた素子封止保護膜６０をスパッタリング等で形成する。上部電極４０の表面は素子封止保護膜６０の形成雰囲気に曝されるが、Ａｌ合金が用いられているため耐熱性に優れ、保護膜６０を形成する際にヒロック発生を防止できる。
【選択図】図１

Description

本発明は、エレクトロルミネッセンス（以下ＥＬ）素子、特にその上部電極に関する。

ＥＬ素子は、自発光素子で明るく、視野角依存性が低いと共に、ＥＬ素子を用いた表示装置は、液晶表示装置と同等かそれ以上に装置の薄型化、小型化が可能で、消費電力も低く抑えることができる。このため、次世代の表示装置や光源として期待され、研究が進められている。このようなＥＬ素子のうち、発光材料に有機化合物を用いた有機ＥＬ素子は、有機化合物の設計によって任意の発光色を実現することができフルカラー表示の実現が容易であるなどの理由から注目されている。

有機ＥＬ素子は、一方が陽極、他方が陰極となる下部電極と上部電極との間に、発光材料を含む少なくとも一層の有機層を備える発光素子層が積層されて構成されている。例えば、下部電極は、ＩＴＯ（Indium Tin Oxide）等の導電性の透明金属酸化物が用いられた透明電極で陽極として機能し、上部電極は、Ａｌなどを用いた金属電極が用いられ陰極として機能する。

このような構造の有機ＥＬ素子では、陽極側から正孔を注入し、陰極側から電子を注入し、注入された正孔及び電子の再結合エネルギにより発光素子層中の有機発光材料を励起させ、基底状態に戻る際に得られる光を利用する。

ここで、発光素子層に含まれる有機化合物は、水分や酸素、その他の不純物による劣化が発生しやすいことが知られている。このため、素子形成中に有機化合物が水分などに曝されないようにするだけでなく、素子形成後に外部から水分などが素子内に侵入することを防止するため、素子基板上に形成したＥＬ素子を覆うよう封止基板を接着してＥＬ素子を封止し、これにより封止基板と素子基板との間に構成される封止空間内に乾燥剤が配置される。また、封止し、乾燥剤を設けるだけでなく、素子への不純物の侵入を防止するため、上部電極の上から素子を窒化シリコンや酸化窒化シリコンからなる保護膜（パッシベーション膜）で覆ったり（特許文献１参照）、上部電極を有機層で覆い、その上に無機の保護膜を形成することが提案されている（特許文献２参照）。

特開２０００−３４０８０１号公報 特開平１０−３１２８８３号公報

上記特許文献１や２に記載されているようにＥＬ素子を保護膜で覆うことで、水分やその他不純物の素子への侵入を防止することが可能となり、有機化合物の劣化を抑制し素子寿命の向上が図られるはずである。しかし、保護膜でＥＬ素子を覆っても期待通り素子寿命が向上しないことが出願人の研究により判明した。

本発明は、エレクトロルミネッセンス素子を保護膜で覆って、本来の保護機能を発揮させ、素子の発光寿命などの信頼性向上の効果を図る。

本発明では、基板側から下部電極と上部電極が、間に有機発光材料を含む発光素子層を挟んで形成されているエレクトロルミネッセンス素子であって、前記上部電極は、少なくともその外表面側がＡｌ合金を用いて形成され、前記上部電極を覆って基板の少なくとも素子形成領域に素子封止保護膜が形成されている。

本発明の他の態様では、上記エレクトロルミネッセンス素子において、前記上部電極は、前記発光素子層側から、蒸着法によって形成された上部第１導電層と、スパッタリング法によって形成された前記Ａｌ合金を含む上部第２導電層とを備え、さらに前記上部第１導電層と前記上部第２導電層との層間に、少なくとも前記上部第１導電層を保護するバッファ層を備える。

本発明の他の態様では、上記エレクトロルミネッセンス素子において、前記上部電極のＡｌ合金は、Ａｌに、少なくともＮｄを含有する含む合金である。

本発明の他の態様では、上記エレクトロルミネッセンス素子において、前記素子封止保護膜は、シリコンと窒素を含む無機膜を含む。

本発明では、素子封止保護膜にその表面が覆われるＥＬ素子の上部電極の少なくとも表面側にＡｌ合金を用いる。この合金はＡｌとは別の材料（例えば、Ｎｄ、Ｔａ、Ｓｉ等）を含む合金であり、このようなＡｌ合金を採用することで、この上部電極を覆って形成される素子封止保護膜の形成時の加熱雰囲気における耐熱性を向上させ、ヒロック等の発生を防止できる。

また、上部電極として、発光素子層側に蒸着法によって形成された上部第１導電層、素子封止保護膜側にスパッタリング法によってＡｌ合金を用いて形成した上部第２導電層、上部第１導電層と上部第２導電層との層間にバッファ層を備える多層構造により、有機材料など、スパッタリングの環境に対する耐性の低い発光素子層に接する位置では、与えるダメージの小さい蒸着法により上部第１導電層が形成され、発光素子層がダメージを受けることなく、発光素子層への電荷注入効率を向上できる。また、蒸着法を用いることで被覆性及び均一性よく発光素子層の上に上部第１導電層を形成できる。上部第２導電層は、Ａｌ合金を用いかつスパッタリング法により生成するので、高い耐熱性を実現し、また電極として望まれる低い抵抗を実現するために必要な十分な厚さの金属層を生産性良く形成できる。そして、上部第２導電層の形成時には上部第１導電層はバッファ層によって覆われており、スパッタリング環境により上部第１導電層及びその下層の発光素子層がダメージを受けることを確実に防止できる。

なお、上部第１導電層に例えばＡｌを用い、仮にこの上部第１導電層にひずみやヒロックが発生した場合でも、バッファ層を上部第１及び第２導電層の間に介在させることで、上部第２導電層にひずみを生じさせたり、異なる金属層の界面で発生する応力が、上部第１及び第２導電層の間で発生することを、このバッファ層の緩和機能により解消することができ、素子の信頼性を一層向上させることができる。

以下、図面を参照して本発明を実施するための最良の形態（以下実施形態という）について説明する。

［全体構成］
図１は、本発明の実施形態に係るエレクトロルミネッセンス素子及びこれを備える表示パネルの概略断面構成（特にその端部付近）を示している。図１に示すように、エレクトロルミネッセンス素子は、例えばガラスやプラスチックなどの透明基板１０の上方に形成された下部電極２０と上部電極４０との層間に、発光材料を含む少なくとも１層の発光素子層３０を備えて構成されている。また上部電極４０を覆ってエレクトロルミネッセンス素子の形成領域には素子封止保護膜６０が形成されている。

下部電極２０は、発光素子層３０の下層に形成され、例えば、ＩＴＯ（Indium Tin Oxide）や、ＩＺＯ（Indium Zinc Oxide）等の導電性の透明金属酸化物をスパッタリング法によって成膜し、所望形状にパターニングして得た透明電極であり、陽極として機能する。一方、上部電極４０は、詳しくは後述するが、この例では陰極として機能し、発光素子層３０の上に形成され、少なくともその素子封止保護膜６０側の表面（外表面側）にＡｌ単独よりも耐熱性（耐ヒロック性）の高いＡｌ合金を用いて形成する。

素子封止保護膜６０は、緻密で水分や不純物の遮蔽機能の高いシリコンと窒素を含む化合物として、シリコン窒化膜（ＳｉＮｘ）が好適である。その他ＳｉＮｘ以外の無機材料を用いた無機膜を採用することもでき、シリコン酸化窒化（ＳｉＯＮｘ）膜や、シリコン酸化（ＳｉＯ₂）膜が採用可能である。

素子封止保護膜６０は単層構造に限らず、多層構造を採用できるが、少なくとも１層は、緻密で被覆性が良く、かつ酸素を含まないシリコン窒化物からなる膜を形成することが好適である。また、多層構造の場合に、ＳｉＮｘ以外の膜材料としては、上記ＳｉＯ₂、ＳｉＯＮ、あるいはＡｌ等の金属が挙げられる。しかし、全て無機材料を用いる構成には限らず、例えば透水性の低い樹脂層などを採用することもでき、シリコン窒化膜の上に、このような樹脂層を形成しても良い。

素子封止保護膜６０の少なくとも上記シリコン窒化膜などの無機膜は、緻密で被覆性良く、かつ迅速に成膜することが可能な成膜方法で形成することが望ましく、例えばその方法として低温触媒（ｃａｔ）ＣＶＤや、プラズマＣＶＤ、或いはスパッタリング法などが挙げられる。

素子封止保護膜６０の厚さは、十分な保護機能を発揮するのに必要な１００ｎｍから１μｍ、例えば、５００ｎｍ程度とする。ＣＶＤ法やスパッタリング法によって形成することで、このような厚さの保護膜６０を被覆性及び均一性が高くかつ生産性良く、厚く形成することが可能である。

発光素子層３０は、電荷（正孔、電子）輸送機能と発光機能の両方を備えた有機化合物を含む単層構造や、電荷輸送層と発光層を備えた２層又は３層、或いはそれ以上の多層構造が採用可能である。図１の例では、陽極である下部電極２０側から、それぞれ有機化合物を用いて形成された正孔注入層３１２、正孔輸送層３１４、発光層３１６及び電子輸送層３１８と、さらに陰極である上部電極４０から電子輸送層３１８側への電子注入障壁を緩和して電子注入効率を向上させる電子注入層３２０が順に積層されている。

発光素子層３０の各層は、それぞれ真空蒸着法によって形成された蒸着層である。なお、正孔注入層３１２、正孔輸送層３１４、発光層３１６及び電子輸送層３１８については、用いる有機化合物が低分子系化合物の場合、上記真空蒸着法によりそれぞれ形成することができ、高分子系化合物が採用されている場合、インクジェット印刷法やスピンコートなどの方法によって形成することができる。

発光素子層３０の上部電極４０との界面に形成されている電子注入層３２０は、フッ化リチウム（ＬｉＦ）等が採用されることが多く、この層の形成に際しては、真空蒸着法を採用することができる。いずれの方法によって形成された場合でも、発光素子層３０は、有機化合物を含み、また、例えばスパッタリング法によって形成される金属膜や無機絶縁膜などと比較して柔らかい膜により構成されている。

本実施形態において、上部電極４０としては、上述の通り少なくとも素子基板１０と反対側の外表面にＡｌ合金を採用する。Ａｌ合金は、Ａｌと、Ａｌ以外の例えば希土類元素（Ｎｄ）や、高融点金属（Ｔａ、Ｔｉ、Ｎｉ、Ｗ）、Ｓｉ等とを含有する材料が採用可能である。より好適には、ＡｌとＮｄとを含有するＡｌＮｄ系合金や、ＡｌＴａ系合金、ＡｌＮｉ系合金（例えばＡｌＣＮｉ合金）、ＡｌＳｉ系合金が採用できる。

このようなＡｌ合金は、Ａｌ単独と比較して、耐熱性が高く、耐ヒロック性が高い。ＥＬ素子の上部電極として、例えばＡｌが採用されることがあるが、Ａｌ層にはヒロックやピンホールが発生しやすい。素子封止保護膜６０として例えば上記のようにＳｉＮｘ膜等の無機膜を形成する場合、これはＣＶＤやスパッタリングなどで形成され、室温での成膜であっても、基板の膜形成表面の温度は室温より高く、例えば８０℃程度かそれ以上にもなってしまう。このため表面に耐熱性の低いＡｌ層が露出していると、Ａｌが加熱されてヒロックやエレクトロマイグレーションが発生してしまう。

このような上部電極でのヒロック等の発生は、上部電極を覆って形成される素子封止保護膜との界面での剥離や保護膜の亀裂などを発生させ、また上部電極の下に形成されている発光素子層と上部電極との界面にひずみを生じさせることとなり、これに起因して発光素子層への電荷注入効率が低下すると考えられる。

しかし、本実施形態のように、上部電極の少なくとも表面側にＡｌ合金を採用することで、耐熱性を向上させることができ、ヒロックの発生を確実に抑制することができる。また、Ａｌ合金は耐スパッタ性又は耐プラズマ性に優れ、また緻密で被覆性良く形成できる。従って、このＡｌ合金を用いた上部電極４０の上からスパッタリングやプラズマＣＶＤなどによって素子封止保護膜６０を形成する際に、上部電極４０がダメージを受けることを防止でき、さらに下層の発光素子層３０がダメージを受けることを防止することができる。

上部電極４０に採用するＡｌ合金の中でも、特に希土類金属のＮｄ（ネオジウム）を含有するＡｌＮｄ系合金は好適である。ＡｌＮｄ合金は、Ａｌ単独に比較してその耐熱性が高くヒロックの発生を非常に確実に防止できる。さらに、ＡｌＮｄ合金は、Ｎｄを１〜２ａｔｍ％程度含有するだけで耐熱性が高まり、Ｎｄを含有するのでＡｌ単独よりは電気抵抗率が大きいが、Ｎｄの含有量が少ないので、他のＡｌ合金と比較しても、高い導電性を維持しながら耐熱性、ヒロック防止機能の向上を図ることができる。

上部電極４０は、上記Ａｌ合金を用いた単層構造とすることもできるが、下層に存在する発光素子層３０にダメージを与えないよう、例えば上記真空蒸着法等で形成することが好適であり、少なくとも発光素子層３０との界面側には真空蒸着法等で電極層を形成することが好ましい。ところが、上述のように、例えばＡｌＮｄ合金層は、純Ａｌ層よりは電気抵抗率が大きい。よって、できるだけ抵抗率の小さい電極を得るには、厚く形成することが望まれる。

真空蒸着法は、下層に与えるダメージが非常に小さいが、スパッタリング法と比較してその成膜速度はかなり低い。従って、発光素子層３０の上にＡｌ合金の単層を厚く形成する方法として真空蒸着法を採用することは生産効率の観点で望ましくない。一方、スパッタリング法であれば、真空蒸着法と比較して均一で被覆性の良い膜を大きな成膜速度にて形成することができるが、スパッタ雰囲気に下層の発光素子層３０が曝されるため、耐久性の低いこの発光素子層３０がダメージを受け、発光不能領域であるダークスポットの原因や、電極から発光素子層３０への電荷注入界面が荒れて電荷注入効率、即ち素子の発光効率が低下する。

そこで、上部電極４０には、蒸着層とスパッタ層とを備える多層構造を採用することがより好適である。以下、上部電極４０のこの多層構造について説明する。図１に示す上部電極４０は３層構造を備え、蒸着法によって形成された上部第１導電層４２と、スパッタリング法によって形成された上部第２導電層４４とを備え、さらに、上部第１導電層４２と上部第２導電層４４との層間に、少なくとも上部第１導電層４２（上部第１導電層４２及びその下層の発光素子層３０）を保護するバッファ層４６を備える。もちろん、４層以上の多層構造でも良い。

より具体的に説明すると、発光素子層３０のＬｉＦよりなる電子注入層３２０の上には、これと連続して真空蒸着法によって上部第１導電層４２が形成されている。この上部第１導電層４２には、Ａｌ、Ａｇ、Ａｇ合金（例えばＡｇＭｇ）、Ａｕ等の蒸着層を採用することができ、ここでは、Ａｌ蒸着層であり、また、５ｎｍ〜５０ｎｍ程度の厚さ（一例として１０ｎｍの厚さ）に形成されている。

このように上部第１導電層４２は真空蒸着によって形成するので、あまり厚くすると生産性の低下を招き、薄すぎると蒸着膜の被覆性及び平滑性の低さから必要な領域内に均一に成膜できない。したがって、上部第１導電層４２は、少なくとも電子注入層３２０に対し確実に電子の注入が可能な程度の厚さとして、例えば上記のように５ｎｍ〜５０ｎｍ程度の薄さとすることが好ましい。

上部第１導電層４２の上には、これと連続して真空蒸着法を用いてバッファ層４６が形成されている。このバッファ層４６は、その層よりも下層にダメージを与えないように形成する必要があり、真空蒸着法によって形成することが好ましい。このため、バッファ層４６についても、生産性を低下させず、かつ上部第２導電層４４の形成時に下層の保護機能等を発揮するのに必要な厚さがあり、また上部電極４０全体の抵抗をあまり高めずかつ電子注入機能を損なわない程度の薄さとして、上記のように５ｎｍ〜１００ｎｍ程度の薄さに形成することが好ましい。

さらに、このバッファ層４６は形成時に発光素子層３０にダメージを与えることを防止する機能を持ち、かつ上部第２導電層４４のスパッタリングの際に下層を保護するために、スパッタリングによって全て除去されてしまわないように、緻密で安定な膜であることが好ましい。このような条件を満たす材料として、有機金属錯体、特にキレート錯体化合物であって、例えば、下記化学式

に示されるような基本骨格を備える銅フタロシアニン錯体誘導体化合物（ＣｕＰｃ）を少なくとも用いることが望ましく、５ｎｍ〜１００ｎｍ程度の厚さ（一例として３０ｎｍの厚さ）を備える。バッファ層４６の材料としては、このＣｕＰｃの他、電子輸送機能を備え、やはりキレート錯体化合物であるＡｌｑ₃も採用可能であり、層構造は、例えばＣｕＰｃ又はＡｌｑ₃の単層構造でも、後述する図２に示すようにＣｕＰｃ又はＡｌｑの多層構造でも良い。

バッファ層４６の上には、上部第２導電層４４が、スパッタリング法によって０．２ｎｍ〜４００ｎｍ程度の厚さ、一例として３００ｎｍの厚さに形成されている。この上部第２導電層４４として、Ａｌ合金、ここでは、ＡｌＮｄ系合金（Ｎｄを２ａｔｍ％濃度含む合金）を用いている。

上部第２導電層４４は、スパッタリング法によって形成するので、被覆性及び均一性が高く、かつ生産性良く比較的厚い層を形成することが可能である。この上部第２導電層４４の厚さは、電極としての断線発生や電界集中を防止し、また、電極全体としての抵抗値を低くして発熱や電圧降下をなどを低減するのに必要な厚さとすることが好適であり、その厚さの設定範囲は、例えば０．２ｎｍ〜４００ｎｍ程度の厚さで、用いる材料の性質などに応じてその厚さを調整できる。従って、ＡｌＮｄ系合金を用いれば比較的薄く形成しても必要な導電性を達成できるが、例えばより導電性の低いＡｌＴａ系合金等を用いてもスパッタリングであれば電極としての十分な導電性を得ることができる程度の厚さの膜を容易に形成できる。また、ＡｌＣＮｉ系合金、ＡｌＳｉ系合金などを用いた場合にも同様に電極として十分な導電性を得る程度の厚さの膜を容易に形成できる。

このように上部第２導電層４４としてスパッタリングのＡｌ合金層を用い、上部第１導電層４２として蒸着Ａｌ層を用いた場合において、両導電層４２，４４が直接接していると、蒸着Ａｌ層と比較してスパッタリングＡｌ合金層は、緻密であり、結晶粒径、膜質等の違いによる応力が発生しやすい。またＡｌ層よりもＡｌ合金の電気抵抗率が大きいことから上部第２導電層４４と上部第１導電層４２とで素子駆動時の発熱の差と熱膨張の差が無視できず、両導電層４２，４４の界面に応力が発生する可能性がある。そして、このような応力に起因して上部第１導電層４２の電子注入層３２０との界面に変形や応力（ひずみ）を発生させる可能性が高くなり、電荷注入効率、つまり素子の発光効率の低下や、素子劣化を招く。しかし、導電層４４と４２の間にバッファ層４６を設けることで、本実施形態のように導電層４４、４２で異なる材料を用いても、層間のひずみを緩和でき、上部第１導電層４２におけるヒロック発生を防止できる。

また、バッファ層４６に、用いるＣｕＰｃやＡｌｑ₃が電荷輸送性機能を備えるので、上部電極４０の中での電荷の移動の妨害程度を低く抑え、バッファ層４６の介在による素子の駆動電圧上昇を抑制でき、有機ＥＬ素子の発光効率の向上に寄与することができる。

上部電極４０形成後、素子封止保護膜６０で全体を覆って素子基板側が完成する。そして、この素子基板の上記素子形成面側に対し、例えば透明ガラス基板などからなる封止基板７０をパネル周辺部で封止接着剤８０を用いて接着することで、素子封止保護膜６０に覆われたＥＬ素子は、さらに封止基板７０によって外界から遮蔽され、水分等の不純物の侵入の防止や、機械的強度の向上を図ることができる。なお、この素子基板１０と封止基板７０とを素子形成領域周辺部のみで接着し、これによって素子形成領域に構成される空間には、封止時に乾燥窒素を封止したり（乾燥剤を中に配置しても良い）、或いはシリコーン油などの耐水性液体を封入しても良い。さらに、素子基板の素子形成面側（素子封止保護膜６０の表面）の全面に接着性樹脂などを塗布し封止基板を接着してもよい。もちろん、例えば多層構造を採用するなどして素子封止保護膜６０が素子封止機能を十分発揮する場合には、上記封止基板７０等は不要であり、非常に薄いＥＬパネルを得ることが可能となる。

上記表１は、上部電極４０にＡｌ合金、少なくともＡｌＮｄ系合金を採用した場合と、通常のＡｌスパッタ（又は蒸着）層を用いた場合の素子駆動電圧と発光効率の比較を表している。表１から理解できるように、上部電極４０としてＡｌＮｄ系合金を採用することで、ＥＬ素子としての駆動電圧を低くでき、かつ発光効率を向上させることが可能となっている。

また、上記表２は、上部電極４０をＡｌ蒸着層からなる上部第１導電層４２、バッファ層４６（ＣｕＰｃの単層か、Ａｌｑ₃との積層）、ＡｌＮｄ系合金のスパッタ層からなる上部第２導電層４４との積層構造とし、その上にＳｉＮｘからなる素子封止保護膜６０を形成した場合と、上部第２導電層４４としてはＡｌ蒸着層を用いた場合の素子駆動電圧と発光効率及びピンホールの発生数の比較を示している。以上の比較から明らかなように、上部電極を積層構造とすることでいずれも素子駆動電圧は低くでき発光効率の向上も図られるが、上部第２導電層４４としてＡｌ合金を用い、その上からＳｉＮｘ等のスパッタリングによる素子封止保護膜６０を形成することで、ピンホールの発生数が上部第２導電層４４にＡｌを用いた場合の発生数ｎの２分の１に低減することができることが分かる。従って、素子封止保護膜６０と接する上部第２導電層４４にＡｌＮｄ系合金などのＡｌ合金を採用することで信頼性に優れ、長寿命のＥＬ素子を得ることができる。なお、表２のピンホール数の比較は、素子を覆って素子封止保護膜６０まで形成した後、Ａｌ用エッチング液に一定時間浸したときの発生数である。ピンホール形成領域の保護膜は上部電極４０と間で剥離などが生じやすいことを意味しており、そのような場所から浸食や腐食が始まり、結果としてＥＬ素子の発光領域中の発光不能領域であるダークスポットを生ずる。したがって、ピンホールの発生数の抑制が可能であることは、素子の信頼性、寿命の向上が可能となることを意味する。

図２は、多層構造の上部電極４０と、上記素子封止保護膜６０との層間に更に保護膜５０を設けた例を示している。上述のように上部第２導電層４４は、Ａｌ合金を用いており、素子封止保護膜６０のスパッタリングなどの形成環境に耐えることができ、また耐熱性が高いので導電層４４の上に直接素子封止保護膜６０を形成することができる。しかし、この上部第２導電層４４を覆って、耐水性があり、緻密で被覆性良く、かつ、素子封止保護膜６０の形成環境に耐性（耐スパッタ性、耐プラズマ性）を備える保護膜５０を形成すれば、上部電極４０の保護（特に表面の平滑性の維持）及びさらに下層の発光素子層３０をより一層確実に保護することが可能となる。

保護膜５０としては、例えばＣｕＰｃなどを用いた蒸着によって形成可能な有機材料を採用することができる。単層構造に限らず、図２に示すように、多層構造としてもよく、例えば、上部第２導電層４４を直接覆ってＣｕＰｃよりも耐湿性の高いＡｌｑ₃を用いて下部保護膜５２を形成し、その上に非常に薄く緻密で被覆性の良いＣｕＰｃを用いて上部保護膜５４を形成することができる。ＣｕＰｃ及びＡｌｑ₃のいずれも、発光素子層３０の材料や、バッファ層４６の材料として用いられているので、保護膜５０を設けるためだけに新たな蒸着源を必要とせず、製造効率が良い。

また、図２では、上部電極４０のバッファ層４６についても多層構造とした場合の例を示している。この多層構造のバッファ層４６は、上記図１の構成において採用することができる。この多層構造のバッファ層４６は、例えば、蒸着Ａｌ層などの上部第１導電層４２側にＣｕＰｃを用いた第１バッファ層４６２を形成し、スパッタリングにより形成するＡｌ合金層からなる上部第２導電層４４側にＡｌｑ₃を用いた第２バッファ層４６４を形成している。

スパッタリング法によって形成されるＡｌ合金層（上部第２導電層４４）は、ほとんど吸湿しない。従って、この上部第２導電層４４に接する層は、応力緩和性だけでなく、吸湿が少ないことが望まれる。吸湿により膜が変形すると吸湿しない上部第２導電層４４の界面とで剥離が発生しやすくなるためである。従って、上部第２導電層４４に接する第２バッファ層４６４にＡｌｑ₃を用いることが好適である。また、図２のように素子封止保護膜６０と上部第２導電層４４との間に保護膜５０を設け、保護膜５０についても多層構造とする場合、上部第２導電層４４との接触側の下部保護膜５２にＡｌｑ₃を用いることが好適である。

また、保護膜５０及びバッファ層４６の上部第２導電層４４との接触側にそれぞれＡｌｑ₃を用いることで、上部第２導電層４４を挟んで対称的に同一材料からなる層が配置されることとなる。従って、ＥＬ素子を駆動し、上部第２導電層４４が発熱した場合なども、この導電層４４の上下層の熱膨張係数が等しいから、熱膨張係数の差による応力が導電層４４の上下面で釣り合う。よって、上部第２導電層４４が素子基板側や、素子封止保護膜６０側に一方的に撓む等の変形を防止でき、上部電極４０の剥離や亀裂をより確実に防止でき、この上部電極４０の剥離、亀裂箇所から外界の水分などが内部に侵入し発光素子層３０がダメージを受け、ダークスポットが広がることを防止できる。

ここで、各画素に薄膜トランジスタなどからなるスイッチ素子を形成して個別制御し、下部電極２０を画素毎の個別パターンとしてスイッチ素子に接続するいわゆるアクティブマトリクス型ＥＬ表示装置の場合、上部電極４０は、全画素共通で形成することができ、そのパターニングは不要である。もちろん、全画素共通でなくても良く、例えば表示装置の水平方向の走査線（ゲートライン）に沿って水平走査毎に分離する等の構成も採用できる。

各画素にスイッチ素子を設けない、いわゆるパッシブマトリクス型のＥＬ表示装置の場合には、下部電極２０と、上部電極４０とを間に発光素子層３０を挟んで互いに直交するような複数のストライプ状のパターンとすれば良い。この場合、互いに隣接するストライプ状の上部電極４０は、上述のように下部電極２０の形成後、基板側に予め形成した障壁により、特にパターニングすることなく電気的及び物理的に分離させることができる。

以上説明したような本実施形態に係る有機ＥＬ素子では、陽極側から正孔を注入し、陰極側から電子を注入し、注入された正孔及び電子の再結合エネルギにより発光層３１６中の有機発光材料を励起させ、基底状態に戻る際に得られる光を利用する。図１、２に示す有機ＥＬ素子では、上部第１導電層４２及び上部第２導電層４６の両方にぞれぞれ、光反射性（不透明）金属材料を用いている。よって、発光層３１６で得られ、透明な下部電極２０に進んだ光はこの下部電極２０を透過し（上部電極４０側に進んだ光は上部電極４０で一旦反射されて下部電極２０に進む）、また透明なガラスやプラスチックなどから構成された基板１０を透過して外部に射出され視認される。即ち、いわゆるボトムエミッション型のＥＬ表示装置が得られる。

また、高精細で高画質な表示を実現することができる上記アクティブマトリクス型表示装置では、基板１０と有機ＥＬ素子の下部電極２０との間、即ち、有機ＥＬ素子の形成前に、この有機ＥＬ素子を駆動するための画素の薄膜トランジスタ（ＴＦＴ）が形成されている。さらに、ボトムエミッション型表示装置では、各画素にＴＦＴ等が形成されている場合に、このＴＦＴの非形成領域において有機ＥＬ素子からの光が基板１０から外部に射出されるようにＴＦＴ及び有機ＥＬ素子がレイアウトされている。

［パネル周辺部］
次に、上部電極４０に多層構造を採用した場合のＥＬパネルの周辺部の構成について説明する。上記図１及び図２のいずれもその左側に、各画素にＴＦＴを備えたアクティブマトリクス型のＥＬパネルの周辺部の一例を示している。ＴＦＴに接続され画素毎に個別形状に形成された下部電極２０の端部は、平坦化絶縁層２４で覆われている。パネル表示領域の最外位置にある画素の下部電極２０についてもその端部は上記平坦化絶縁層２４で覆われている。発光素子層３０は、この例では、発光層３１６を除く他の層（３１２、３１４、３１８、３２０）が、平坦化絶縁層２４を乗り越えるようにして各画素に対して共通で形成され、表示領域の端部では、発光素子層３０は、少なくとも平坦化絶縁層２４の上（図１及び図２の例では平坦化絶縁層２４の表示領域の端部より更に外側）まで形成されている。

発光層３１６として白色発光材料を用いた場合には、各画素に対応するカラーフィルタなどを設け、発光層３１６は発光素子層３０の他の構成層と同様に複数の画素に共通で形成することも可能である。また、有機ＥＬ素子の特性や、採用する有機材料などに応じ、発光層３１６以外の特定の層、又は全層を画素毎に独立したパターンに形成する場合もある。

いずれの場合においても、発光素子層３０は、画素が配置される表示部の端部付近まで形成されており、この表示部端部付近で、発光素子層３０は外界などからの水分の侵入などを受ける可能性が高くなっている。

しかし、本実施形態では、パネル周辺部において、まず、上部電極４０を発光素子層３０の形成領域よりも外側まで形成し、発光素子層３０の終端部の側面をこの上部電極層で覆っている。多層構造の上部電極４０の場合、上部第１導電層４２を、発光素子層３０の表示領域端部を覆うように該発光素子層３０の外側まで広がるパターンとする。このパターンは、上部第１導電層４２を真空蒸着で形成する場合に、発光素子層３０の形成範囲よりも外側まで開口したメタルマスクなどを用いることで得ることができる。

次に、この上部第１導電層４２の上に、上部第１導電層４２のマスクよりも開口パターンの小さいマスクを用いてバッファ層４６を連続して成膜する。図２のようにバッファ層４６を多層構造とする場合には、第１バッファ層４６２と第２バッファ層４６４とを連続し、かついずれも上部第１導電層４２のマスクよりも開口パターンの小さいマスクを用いる。よって、バッファ層４６は上部第１導電層４２の端部よりも内側で終端するパターンを有する。

ここで、Ａｌｑ₃を用いた場合の第２バッファ層４６４は、第１バッファ層４６２の端部を覆うように、つまり第１バッファ層４６２よりも大きく形成する。これにより、ＣｕＰｃを用いた第１バッファ層４６２よりも耐湿性に優れた第２バッファ層４６４が第１バッファ層４６２を完全に覆い、その上の上部第２導電層４４と第１バッファ層４６２とが接触する領域がなく、吸湿による変形などによって上部第２導電層４４と第１バッファ層４６２とが剥離することが防がれている。

なお、第１バッファ層４６２と第２バッファ層４６４は同一のマスクを用いて形成することも可能であり、この場合、第２バッファ層４６４の形成時には、第１バッファ層４６２の形成時よりも、素子基板と蒸着源の間に配置されるマスクの位置を蒸着源側にずらし、第２バッファ層４６４の形成パターンを第１バッファ層４６２よりも大きくする。

第２バッファ層４６４の上には、そのパターンよりも大きく、かつ既に形成している上部第１導電層４２とほぼ同じ大きさのパターンで、Ａｌ合金を用いてスパッタリングによって上部第２導電層４４を形成する。バッファ層４６よりも上部第１及び第２導電層４２，４４を大きくすることで、上部第１及び第２導電層４２，４４の終端位置より内側でバッファ層４６が終端し、パネル周辺部で上部第１導電層４２と上部第２導電層４４とを直接接触させ、電気的にも導通させることができる。

このため、第１及び第２導電層４２，４４の層間に、電荷輸送性はあるが、金属材料と比較して高抵抗の有機金属錯体材料などを用いたバッファ層４６を挿入した構造を採用しても、発光素子層３０に接して電荷（ここでは電子）を注入する上部第１導電層４２に対し、十分な電力を供給することが可能となる。なお、上部第１導電層４２と上部第２導電層４４は、パネル上に形成された端子を介して、図示しない外部電源（Ｖｃ）に接続される。

バッファ層４６（４６２，４６４）は、下層の上部第１導電層４２及び発光素子層３０の両方を保護する上で、少なくとも下層に発光素子層３０が形成されている領域と、その終端部の上方とを完全に覆って形成していることが必要である。なお、上部第１導電層４２は、上部第２導電層４４のスパッタリング成膜環境に曝されても、両導電層間で電気的接続を確保することは可能であり、発光素子層３０が下層に存在しない表示部の端部付近では、バッファ層４６が上部第１及び第２導電層４２，４４の間に介在しなくても良い。上部第１導電層４２と上部第２導電層４４との接触距離は、例えば３００μｍ程度あれば十分な電気的接続がとれ、バッファ層４６は、上部第１導電層４２の終端位置から３００μｍ程度内側で終端させる。

上部電極４０の形成後、図１の例では、例えばプラズマＣＶＤや、ＬＰ（減圧）ＣＶＤ、Ｃａｔ−ＣＶＤ、或いはスパッタリング法によりＳｉＮｘを用いて素子封止保護膜６０を形成する。この素子封止保護膜６０は、上部電極４０（少なくとも発光素子層３０の形成領域より外側まで形成されている）を完全に覆う大きさに形成され、図１及び２の例では基板の全面を覆って形成されている。もちろん、全面を覆わずとも、上部電極４０を覆ってＥＬ素子形成領域の外側まで存在するパターンであればよい。電極や信号線などを外部と接続する必要がある位置では、この素子封止保護膜６０を形成した後、この保護膜６０をエッチング除去すればよい。

図２に示すように、素子封止保護膜６０と上部電極４０との間に保護膜５０を更に形成する場合には、上部電極４０の上部第２導電層４４の形成後、連続して真空蒸着により、上部電極４０のパターンより大きくこの上部電極４０の側面を覆う大きさのパターンで保護膜５０を形成する。

保護膜５０を多層構造とする場合、上述のように上部電極４０側から順に下部保護膜（Ａｌｑ₃膜）５２、上部保護膜（ＣｕＰｃ膜）５４を形成するが、上部保護膜５４が上部第２導電層４４と接触して、吸湿により接触界面で剥離が発生することを防止するため、上部第２導電層４４とＣｕＰｃ膜５４との間にＡｌｑ₃膜が介在していることがより好適である。よって、Ａｌｑ₃を用いた下部保護膜５２のパターンよりＣｕＰｃを用いた上部保護膜５４のパターンを多少小さく形成すればより確実である。

なお、図２に示すように、ＥＬ素子の下部電極２０の下には、平坦化絶縁層１８が形成されており、この平坦化絶縁層１８は、下部電極２０の端部を覆って形成される平坦化絶縁層２４と同様のアクリル系樹脂などが用いられている。素子封止保護膜６０（形成される場合の保護膜５０も同様）は、パネル周辺部においてこの平坦化絶縁層１８と接し、ＥＬ素子をこの平坦化絶縁層１８と素子封止保護膜６０で完全に覆って封止している。

平坦化絶縁層１８の吸湿性が問題となる場合には、例えばパネル周辺部の手前（例えば封止接着剤８０による封止位置）で平坦化絶縁層１８を終端させても良い。つまり、パネル周辺部では、平坦化絶縁層１８の下に形成され、下層側からＳｉＮｘ膜、ＳｉＯ₂膜の積層により構成されている層間絶縁膜１６の表面を露出させ、この層間絶縁膜１６の表面を素子封止保護膜６０で完全が覆うようにしても良い。ここで、基板１０の上には下からＳｉＮ膜とＳｉＯ₂膜の積層構造のバッファ層２が形成され、バッファ層２の上の所定位置には、ＴＦＴの能動層を構成する例えばレーザアニールによって多結晶化された結晶性シリコン層４が形成されている。この結晶性シリコン層４を覆って下層から順にＳｉＯ₂膜、ＳｉＮｘ膜の積層構造のゲート絶縁膜６が形成されており、ＴＦＴの非形成領域では、ゲート絶縁膜６の上に層間絶縁膜１６が形成されている。従って、上記のようにパネル周辺部で平坦化絶縁層１８を除去して層間絶縁膜１６を直接素子封止保護膜６０が覆う構成を採用した場合、ＴＦＴ及びＥＬ素子の各層が全てＳｉＯ₂又はＳｉＮｘの無機膜でその周囲が封止された構造となり、水や酸素などの基板側から、外界側からの侵入がより確実に防止される。

本発明の実施形態に係るＥＬ表示パネルの概略断面を示す図である。 本発明の実施形態に係るＥＬ素子パネルの図１と別の例を示す概略断面図である。

符号の説明

２ バッファ層、４ ＴＦＴ能動層、６ ゲート絶縁膜、８ ゲート電極、１０ 基板（素子基板）、１４ ゲート絶縁膜、１６ 層間絶縁膜、１８，２４ 平坦化絶縁層、２０ 下部電極、２２ 反射層、３０ 発光素子層、４０ 上部電極、４２ 上部第１導電層、４４ 上部第２導電層（Ａｌ合金層）、４６ バッファ層、５０ 保護膜、５２ 下部保護膜、５４ 上部保護膜、６０ 素子封止保護膜、７０ 封止基板、８０ 封止接着剤、３１２ 正孔注入層、３１４ 正孔輸送層、３１６ 発光層、３１８ 電子輸送層、３２０ 電子注入層、４６２ 第１バッファ層、４６４ 第２バッファ層。

Claims (6)

1. 基板側から下部電極と上部電極が、間に有機発光材料を含む発光素子層を挟んで形成されているエレクトロルミネッセンス素子であって、
   前記上部電極は、少なくともその外表面側がＡｌ合金を用いて形成され、
   前記上部電極を覆って基板の少なくとも素子形成領域に素子封止保護膜が形成されていることを特徴とするエレクトロルミネッセンス素子。
2. 請求項１に記載のエレクトロルミネッセンス素子において、
   前記上部電極は、前記発光素子層側から、蒸着法によって形成された上部第１導電層と、スパッタリング法によって前記Ａｌ合金を用いて形成された上部第２導電層とを備え、さらに前記上部第１導電層と前記上部第２導電層との層間に、少なくとも前記上部第１導電層を保護するバッファ層を備えることを特徴とするエレクトロルミネッセンス素子。
3. 請求項１又は請求項２に記載のエレクトロルミネッセンス素子において、
   前記上部電極のＡｌ合金は、Ａｌに、少なくともＮｄを含む合金であることを特徴とするエレクトロルミネッセンス素子。
4. 請求項２又は請求項３に記載のエレクトロルミネッセンス素子において、
   前記バッファ層は、銅フタロシアニン誘導体化合物又はアルミキノリノール錯体誘導体化合物を含むことを特徴とする請求項６に記載のエレクトロルミネッセンス素子。
5. 請求項２又は請求項３に記載のエレクトロルミネッセンス素子において、
   前記バッファ層は、銅フタロシアニン誘導体化合物を含む第１バッファ層と、アルミキノリノール錯体誘導体化合物を含む第２バッファ層を備え、
   前記第１バッファ層は前記上部第１導電層側に形成され、第２バッファ層は前記上部第２導電層と接して形成されていることを特徴とするエレクトロルミネッセンス素子。
6. 前記素子封止保護膜は、シリコンと窒素を含む無機膜を含むことを特徴とする請求項１〜請求項５のいずれか一項に記載のエレクトロルミネッセンス素子。

Images