CN105321961B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105321961B
CN105321961B CN201510710998.9A CN201510710998A CN105321961B CN 105321961 B CN105321961 B CN 105321961B CN 201510710998 A CN201510710998 A CN 201510710998A CN 105321961 B CN105321961 B CN 105321961B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
oxygen
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510710998.9A
Other languages
English (en)
Other versions
CN105321961A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105321961A publication Critical patent/CN105321961A/zh
Application granted granted Critical
Publication of CN105321961B publication Critical patent/CN105321961B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

所公开的发明的一种方式是一种半导体装置的制造方法，其包括如下步骤：形成第一绝缘膜；对第一绝缘膜进行氧掺杂处理来对第一绝缘膜供给氧；在第一绝缘膜上形成源电极、漏电极及与源电极及漏电极电连接的氧化物半导体膜；对氧化物半导体膜进行热处理以去除氧化物半导体膜中的氢原子；在氧化物半导体膜上形成第二绝缘膜；以及在第二绝缘膜上的与氧化物半导体膜重叠的区域上形成栅电极。利用该制造方法可以形成具有稳定的电特性及高可靠性的包括氧化物半导体的半导体装置。

Description

半导体装置的制造方法
本申请是申请日为2011年3月30日、申请号为201180020385.2、发明名称为“半导体装置的制造方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
另外，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜材料，硅类半导体材料被广泛地周知。但是，作为其他材料，氧化物半导体受到关注。
例如，已经公开了，作为晶体管的有源层使用电子载流子浓度低于1018/cm3的包含铟(In)、镓(Ga)、锌(Zn)的非晶氧化物的晶体管(参照专利文献1)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2006-165528号公报
发明内容
但是，当在装置制造工序中氧化物半导体中混入用于形成电子施主的氢或水时，有可能导致氧化物半导体的导电率变化。该现象导致使用氧化物半导体的晶体管的电特性变动。
鉴于上述问题，本发明的实施例的目的之一是使使用氧化物半导体的半导体装置具有稳定的电特性，以实现高可靠性。至少在具有氧化物半导体膜的晶体管的制造工序中进行氧掺杂处理。
在具有氧化物半导体膜的晶体管的制造工序中，进行利用热处理的脱水化或脱氢化处理，并进行氧掺杂处理。
所公开的发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一绝缘膜；对第一绝缘膜进行氧掺杂处理来对第一绝缘膜供给氧原子；在第一绝缘膜上形成源电极及漏电极以及与源电极及漏电极电连接的氧化物半导体膜；对氧化物半导体膜进行热处理以去除氧化物半导体膜中的氢原子；在氧化物半导体膜上形成第二绝缘膜；以及在第二绝缘膜上的与氧化物半导体膜重叠的区域中形成栅电极。
另外，所公开的发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成作为成分包含氧原子的第一绝缘膜；对第一绝缘膜进行氧掺杂处理以对第一绝缘膜供给氧原子；在第一绝缘膜上形成源电极及漏电极以及与源电极及漏电极电连接的氧化物半导体膜；对氧化物半导体膜进行热处理以去除氧化物半导体膜中的氢原子；对氧化物半导体膜进行氧掺杂处理来对氧化物半导体膜供给氧原子；在氧化物半导体膜上形成作为成分包含氧原子的第二绝缘膜；以及在第二绝缘膜上的与氧化物半导体膜重叠的区域中形成栅电极。
另外，所公开的发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成作为成分包含氧原子的第一绝缘膜；对第一绝缘膜进行氧掺杂处理来对第一绝缘膜供给氧原子；在第一绝缘膜上形成源电极及漏电极以及与源电极及漏电极电连接的氧化物半导体膜；对氧化物半导体膜进行热处理以去除氧化物半导体膜中的氢原子；在氧化物半导体膜上形成作为成分包含氧原子的第二绝缘膜；对第二绝缘膜进行氧掺杂处理以对第二绝缘膜供给氧原子；以及在第二绝缘膜上的与氧化物半导体膜重叠的区域中形成栅电极。
在上述半导体装置的制造方法中，氧掺杂处理也可以对氧化物半导体膜执行，使得氧化物半导体膜包含的氧原子的比例超过氧化物半导体膜的化学计量比且小于化学计量比的两倍。
另外，在上述半导体装置的制造方法中，有时形成包含氧化物半导体膜的成分元素的绝缘膜作为第一绝缘膜或第二绝缘膜。或者，有时形成包含氧化物半导体膜的成分元素的绝缘膜以及包含与该绝缘膜的成分元素不同的元素的膜作为第一绝缘膜或第二绝缘膜。或者，有时形成包含氧化镓的绝缘膜作为第一绝缘膜或第二绝缘膜。或者，有时形成包含氧化镓的绝缘膜以及包含与氧化镓不同的材料的膜作为第一绝缘膜或第二绝缘膜。注意，在本说明书中，“氧化镓”这一用语在没有特殊说明的情况下表示包括氧和镓作为构成元素，并不用来限定氧化镓的状态。例如，也可以将“含有氧化镓的绝缘膜”读为“含有氧和镓的绝缘膜”。
另外，在上述半导体装置的制造方法中，有时以覆盖栅电极的方式形成包含氮的绝缘膜。像这样，当在氧化物半导体膜的上方形成不包含氢或氢含量极少的氮化硅等的绝缘膜时，可以防止被添加到第一绝缘膜、第二绝缘膜及氧化物半导体膜中的至少一个中的氧放出到外部并可以防止从外部混入氢或水。从这一点上来看可以说该含有氮的绝缘膜的重要性较高。
注意，上述“氧掺杂”是指将氧(至少包含氧自由基、氧原子、氧离子中的任一种)添加到块中的处理。注意，“块”这一用语是为了表明不仅将氧添加到薄膜的表面还将氧添加到薄膜的内部。另外，“氧掺杂”包括将等离子体化的氧添加到块中的“氧等离子体掺杂”。
通过氧掺杂处理，氧化物半导体膜的膜中(块中)、绝缘膜的膜中(块中)、氧化物半导体膜与绝缘膜的界面中的至少一处以上存在超过化学计量比的含量的氧。氧的含量优选为超过化学计量比且小于化学计量比的4倍，更优选为超过化学计量比且小于化学计量比的2倍。这里，超过化学计量比的氧过剩的氧化物是指例如在表示为InaGabZncSidAleMgfOg(a，b，c，d，e，f，g≥0)时，满足2g>3a+3b+2c+4d+3e+2f的氧化物。另外，通过氧掺杂处理添加的氧有可能存在于氧化物半导体的晶格间。
另外，氧被添加以使得所添加的氧含量至少大于脱水化或脱氢化之后的氧化物半导体中的氢的含量。当所添加的氧的含量多于氢时，氧扩散且与成为不稳定的原因的氢发生反应而将氢固定(使之成为不可动离子)。即，可以抑制可靠性的下降。另外，通过使氧过剩，可以在降低起因于氧缺损的阈值电压Vth的不均匀的同时降低阈值电压的偏移量ΔVth。
另外，更优选氧化物半导体膜的膜中(块中)、绝缘膜的膜中(块中)、氧化物半导体膜与绝缘膜的界面中的至少两处以上存在上述量的氧。
另外，在没有氧缺陷(氧缺损)的氧化物半导体中，只要包含与化学计量比一致的量的氧即可，但是为了确保可靠性，例如为了抑制晶体管的阈值电压的变动，优选使氧化物半导体包含超过化学计量比的量的氧。同样地，在没有缺陷(氧缺损)的氧化物半导体中，不需要使用氧过剩的绝缘膜作为基底膜，但是为了确保如抑制晶体管的阈值电压的变动等的可靠性，考虑到在氧化物半导体膜中可能产生氧缺损状态的情况，优选使用氧过剩的绝缘膜作为基底膜。
在此，示出利用上述“氧等离子体掺杂”处理对块中添加氧的样子。注意，通常在对作为成分之一包含氧的氧化物半导体膜中进行氧掺杂处理时，很难确认氧浓度的增减。所以，这里使用硅片对氧掺杂处理的效果进行了确认。
氧掺杂处理通过利用电感耦合等离子体(ICP：Inductively Coupled Plasma)方式来进行。其条件如下：ICP功率为800W、RF偏置功率为300W或0W、压力为1.5Pa、氧气体流量为75sccm、衬底温度为70℃。图15表示根据SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)分析的硅片的深度方向的氧浓度分布。在图15中，纵轴表示氧浓度，横轴表示距离硅片表面的深度。
根据图15可知：当RF偏置功率为0W时及当RF偏置功率为300W时都可以确认出氧的添加。另外，可以确认出与RF偏置为0W的情况相比，当RF偏置为300W时氧被添加到更深的深度中。
接着，在图16A和图16B中示出利用STEM(Scanning Transmission ElectronMicroscopy；扫描电子显微镜)对进行氧掺杂处理之前的硅片与进行了氧掺杂处理之后的硅片的截面进行观察的结果。图16A是进行氧掺杂处理之前的硅片的STEM图像，图16B是在RF偏置功率为300W的条件下进行氧掺杂处理之后的硅片的STEM图像。由图16B可知通过进行氧掺杂处理硅片中形成有氧高掺杂区域。
如上所示，通过对硅片进行氧掺杂，可以在硅片中添加氧。由此可以认为，通过对氧化物半导体膜进行氧掺杂可以对氧化物半导体膜中添加氧。
至于所公开的发明的一个方式的上述结构的效果，按照下述考察就很容易理解。但是，以下说明只不过是一个考察而已。
当对栅电极施加正电压时，产生从氧化物半导体膜的栅电极一侧到背沟道一侧(与栅极绝缘膜相反一侧)的电场，由此存在于氧化物半导体膜中的具有正电荷的氢离子移动到背沟道一侧并蓄积在与绝缘膜的界面附近。由于正电荷从所蓄积的氢离子移动到绝缘膜中的电荷俘获中心(氢原子、水或污染物质等)，所以在氧化物半导体膜的背沟道一侧蓄积有负电荷。也就是说，在晶体管的背沟道一侧发生寄生沟道，阈值电压向负值一侧偏移，从而晶体管趋于常通(normally-on)。
如上所述，由于绝缘膜中的氢或水等的电荷俘获中心捕获正电荷而使正电荷移动到绝缘膜中，导致晶体管的电特性变化，所以为了抑制晶体管的电特性的变动，不使绝缘膜中存在上述电荷俘获中心或者氢或水等的含量少尤为重要。所以，优选利用沉积时的氢含量少的溅射法形成绝缘膜。由于利用溅射法形成的绝缘膜的膜中不存在电荷俘获中心或电荷俘获中心少，所以与利用CVD法等沉积的情况相比不容易发生正电荷的移动。因此，可以抑制晶体管的阈值电压的偏移，并可以使晶体管成为常关闭(normally-off)型。
另外，在顶栅型的晶体管中，通过在成为基底的绝缘膜上形成氧化物半导体膜并且然后对其进行热处理，可以在去除包含在氧化物半导体膜中的水或氢的同时去除包含在绝缘膜中的水或氢。因此，在绝缘膜中，捕获由氧化半导体膜移动而来的正电荷的电荷俘获中心很少。像这样，由于用来对氧化物半导体膜进行脱水化或脱氢化的热处理不仅对氧化物半导体膜进行，还对存在于氧化物半导体膜的下层的绝缘膜进行，所以在顶栅型晶体管中，也可以利用诸如等离子体CVD法等的CVD法形成成为基底的绝缘膜。
另外，当对栅电极施加负电压时，产生从背沟道一侧到栅电极一侧的电场，由此存在于氧化物半导体膜中的氢离子移动到栅极绝缘膜一侧并蓄积在与栅极绝缘膜的界面附近。由此，晶体管的阈值电压向负值一侧偏移。
另外，当电压保持在0V时，从电荷俘获中心正电荷被释放，晶体管的阈值电压向正值一侧偏移而回到初始状态，或者有时与初始状态相比进一步向正值一侧偏移。该现象说明氧化物半导体膜中存在容易移动的离子，并可以认为最小原子的氢成为最容易移动的离子。
另外，当氧化物半导体膜吸收光时，由于光能氧化物半导体膜中的金属元素(M)与氢原子(H)间的键合(也称为M-H键)断开。注意，波长为400nm左右的光能和金属元素与氢原子间的键合能相同或大致相同。当对氧化物半导体膜中的金属元素与氢原子间的键合断开的晶体管施加负栅极偏压时，从金属元素脱离的氢离子被引到栅极一侧，因此电荷分布发生变化，晶体管的阈值电压向负值一侧偏移而晶体管趋于常通。
另外，当停止施加电压时，因为对晶体管的光照射和负栅极偏压的施加而移动到栅极绝缘膜界面的氢离子回到初始状态。该现象被认为是氧化物半导体膜中的离子移动的典型例子。
作为对于这种因电压施加导致的电特性的变动(BT退化)或因光照射导致的电特性的变动(光退化)的对策，最重要的是，从氧化物半导体膜彻底去除氢原子或水等包含氢原子的杂质，来使氧化物半导体膜高纯度化。当电荷密度为1×1015cm-3，或单位面积的电荷为1×1010cm-2时，该电荷不对晶体管的特性造成影响，或者即使有影响也是极小的。因此，电荷密度优选为1×1015cm-3以下。当假设氧化物半导体膜中包含的氢的10％的氢在氧化物半导体膜中移动时，优选氢浓度为1×1016cm-3以下。并且，为了防止在完成装置后氢从外部侵入，优选使用利用溅射法形成的氮化硅膜作为钝化膜覆盖晶体管。
并且，通过相对于包含在氧化物半导体膜中的氢掺杂过剩的氧(使得(氢原子数)<<(氧自由基数)或(氧离子数))，也可以从氧化物半导体膜中去除氢或水。具体来说，利用射频波(RF)使氧等离子体化，并加大衬底偏压，将氧自由基、氧离子掺杂或添加到衬底上的氧化物半导体膜中，以使氧化物半导体膜中的氧多于氢。由于氧的电负性为3.0而高于电负性为2.0左右的氧化物半导体膜中的金属(Zn、Ga、In)，因此，通过与氢相比包含过剩的氧，夺取M-H基中的氢而形成OH基。另外，该OH基也可能与M键合而形成M-O-H基。
另外，优选以与化学计量比相比氧化物半导体膜的氧含量过剩的方式进行氧掺杂。例如，当作为氧化物半导体膜使用In-Ga-Zn-O类氧化物半导体膜时，优选通过氧掺杂等使氧的比率为超过化学计量比且小于化学计量比的2倍。例如，当将In-Ga-Zn-O类氧化物半导体的单晶的化学计量比设定为In:Ga:Zn:O＝1:1:1:4时，在其组成以InGaZnOX表示的氧化物半导体膜中，更优选X超过4且小于8。由此，氧化物半导体膜中氧含量大于氢含量。
由于光能或BT应力，氢从M-H基脱离而成为退化的原因，但是，在通过上述掺杂注入氧的情况下，所注入的氧与氢离子键合而成为OH基。由于该OH基的键合能较大，因此即使对晶体管进行光照射或施加BT应力也不放出氢离子，而且，由于其质量也比氢离子大，所以不容易在氧化物半导体膜中移动。因此，通过氧掺杂而形成的OH基不会成为晶体管退化的原因，或可以降低退化的原因。
另外，已经确认到如下倾向，即：氧化物半导体膜的膜厚度越厚，晶体管的阈值电压越不均匀。可以推测这是由于如下缘故：氧化物半导体膜中的氧缺损是阈值电压变动的一个原因，而氧化物半导体膜的厚度越厚该氧缺损越多。在根据所公开的发明的一个方式的晶体管中，对绝缘膜或氧化物半导体膜掺杂氧的工序不仅能够去除氧化物半导体膜中的氢或水，而且能够填补膜中的氧缺损。由此，根据所公开的发明的一个方式的晶体管可以抑制阈值电压的不均匀。
另外，可以夹着氧化物半导体膜设置包含与氧化物半导体膜的成分相同成分的金属氧化物膜，这也对防止电特性的变动是很有效的。作为包含与氧化物半导体膜的成分相同成分的金属氧化物膜，具体来说，优选使用包含从氧化物半导体膜的构成元素中选择的一种或多种的膜。这种材料与氧化物半导体膜的搭配良好，通过夹着氧化物半导体膜设置该金属氧化物膜，可以保持金属氧化物膜与氧化物半导体膜之间的界面的良好状态。也就是说，通过设置使用上述材料的金属氧化物膜作为与氧化物半导体膜接触的绝缘膜，可以抑制或防止氢离子蓄积在该金属氧化物膜与氧化物半导体膜的界面及其附近。从而，与夹着氧化物半导体膜设置如氧化硅膜等的包含与氧化物半导体膜不同的成分的绝缘膜的情况相比，可以充分降低影响晶体管的阈值电压的氧化物半导体膜界面的氢浓度。
另外，作为该金属氧化物膜，优选使用氧化镓膜。氧化镓的带隙(Eg)较大，因此通过以氧化镓膜夹着氧化物半导体膜，在氧化物半导体膜与金属氧化物膜的界面形成有能垒，该能垒妨碍该界面的载流子的移动。因此，载流子不从氧化物半导体膜移动到金属氧化物膜，而在氧化物半导体膜中移动。另一方面，氢离子穿过氧化物半导体膜与金属氧化物膜的界面，蓄积在金属氧化物膜与绝缘膜的界面附近。即使氢离子蓄积在与绝缘膜的界面附近，由于用作金属氧化物膜的氧化镓膜中不形成有可能发生载流子流动的寄生沟道，所以不会影响到晶体管的阈值电压或者影响极小。另外，在使氧化镓与In-Ga-Zn-O类材料接触时，能垒在导带一侧为0.8eV左右而在价带一侧为0.9eV左右。
如上所述，根据所公开的本发明的一个方式的晶体管的技术思想在于：通过氧掺杂处理至少增大与氧化物半导体膜接触的绝缘膜中、氧化物半导体膜中和这些膜的界面附近中的一处的氧含量。
当作为氧化物半导体膜使用包含In的氧化物半导体材料时，由于In与氧的键合力较弱，所以当与氧化物半导体膜接触的绝缘膜中含有如硅等的与氧的键合力强的材料时，由于热处理氧化物半导体膜中的氧被抽出而有可能在氧化物半导体膜的界面附近形成氧缺损。但是，根据所公开的本发明的一个方式的晶体管，通过对接触于氧化物半导体膜的绝缘膜供给过剩的氧，可以抑制因氧被从氧化物半导体膜中抽出而导致的氧缺损的形成。
这里，在晶体管的制造工序中，在进行了氧掺杂处理之后，有时氧化物半导体膜或与氧化物半导体膜接触的绝缘膜所包含的与化学计量比相比过剩的氧量在各层中彼此不同。在过剩的氧量不同的状态下，可以认为各层的氧的化学势不同，该化学势的不同通过晶体管的制造工序中的热处理等而达到平衡状态或者基本平衡状态。所以，在对绝缘膜进行了氧掺杂处理之后优选进行热处理。通过氧掺杂处理之后的热处理，使供给到绝缘膜中的过剩的氧扩散，由此可以对氧化物半导体膜供给充分量的氧。下面对平衡状态下的氧分布进行分析。
在某一温度T、压力P下的平衡状态是指全体系的吉布斯(Gibbs)自由能G最小的状态，并可以由如下式(1)表示。
[式1]
在式(1)中，G(1)、G(2)、G(3)表示各层的吉布斯自由能。另外，Na、Nb、Nc表示粒子数，a、b、c表示粒子的种类。粒子a从i层向j层移动δNa (j)时，吉布斯自由能的变化如下面的式(2)所示那样。
[式2]
这里，在式(2)中δG为0或满足下面的式(3)时，体系成为平衡状态。
[式3]
吉布斯自由能的粒子数微分相当于化学势，因此，在平衡状态下，所有层中的粒子的化学势彼此相等。
具体来说，当与氧化物半导体膜相比，接触于该氧化物半导体膜的绝缘膜包含过剩的氧时，氧化物半导体膜中的氧的化学势相对小，而绝缘膜中的氧的化学势相对大。
并且，通过在晶体管的制造工序中进行热处理，整个体系(这里，是氧化物半导体膜和与其接触的绝缘膜)的温度充分提高，当在层内及层间原子开始扩散时，氧以化学势成为相同的方式移动。也就是说，当绝缘膜的氧移动到氧化物半导体膜中时，绝缘膜的化学势减小而氧化物半导体膜的化学势增大。
由此，通过氧掺杂处理供给到氧化物半导体膜中的过剩的氧，通过之后的热处理而扩散并被供给到绝缘膜(包括界面)中，从而使体系内的化学势成为平衡状态。因此，当氧化物半导体膜存在大量过剩的氧时，也可能使与氧化物半导体膜接触的绝缘膜(包括界面)变为氧过剩。
由此，可以说对氧化物半导体膜中供给足够补偿绝缘膜或与绝缘膜之间的界面的氧不足缺陷的量(补偿氧不足缺陷还有剩余的过剩的量)的氧，有重要的意义。
具有经过利用热处理的脱水化或脱氢化处理及利用对绝缘膜的氧掺杂处理而含有过剩的氧的氧化物半导体膜的晶体管，在偏压-温度(BT)试验前后的晶体管的阈值电压的变化量得到降低，从而可以实现具有稳定的电特性且可靠性高的晶体管。
此外，根据所公开的发明的一个方式可以制造各种各样的具有电特性良好且可靠性高的晶体管的半导体装置。
附图说明
在附图中：
图1A至图1C是说明半导体装置的一个方式的图；
图2A至图2G是说明半导体装置的制造方法的一个方式的图；
图3A至图3D是说明半导体装置的一个方式的图；
图4A至图4F是说明半导体装置的制造方法的一个方式的图；
图5A至图5C是说明半导体装置的制造方法的一个方式的图；
图6A至图6F是说明半导体装置的制造方法的一个方式的图；
图7A至图7C分别是半导体装置的截面图、俯视图及电路图；
图8A至图8C每个是说明半导体装置的一个方式的图；
图9是说明半导体装置的一个方式的图；
图10是说明半导体装置的一个方式的图；
图11是说明半导体装置的一个方式的图；
图12A和图12B是说明半导体装置的一个方式的图；
图13A和图13B是表示电子设备的图；
图14A至图14F是表示电子设备的图；
图15是示出进行了氧掺杂的硅片的SIMS测试结果的图；
图16A和图16B是说明截面STEM图像的图；以及
图17A和图17B是等离子体装置的俯视图以及截面图。
具体实施方式
下面，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。
另外，本说明书中使用的“第一”、“第二”、“第三”等序数词用来避免构成要素的混同，而不是用来在数目方面上进行限定的。
实施方式1
在本实施方式中，参照图1A至图1C、图2A至图2G以及图3A至图3D对半导体装置及半导体装置的制造方法进行说明。
〈半导体装置的结构例〉
图1A至图1C示出晶体管120的结构例。在此，图1A是平面图，而图1B及图1C分别是沿着图1A中的A-B截面及C-D截面的截面图。注意，在图1A中为了避免复杂，而省略晶体管120的构成要素的一部分(例如，栅极绝缘膜110)。
图1A至图1C所示的晶体管120包括：衬底100上的绝缘膜102；源电极104a；漏电极104b；氧化物半导体膜108；栅极绝缘膜110；栅电极112。
在图1A至图1C所示的晶体管120中，绝缘膜102是被进行了氧掺杂处理的绝缘膜。通过对绝缘膜102进行氧掺杂处理，可以实现可靠性高的晶体管120。
〈半导体装置的制造工序例〉
以下，参照图2A至图2G对图1A至图1C所示的半导体装置的制造工序的一个例子进行说明。
首先，在衬底100上形成绝缘膜102(参照图2A)。
虽然对衬底100的材质没有很大的限制，但是至少需要具有能够承受后面的热处理程度的耐热性。例如，衬底100可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底100，也可以应用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，并且也可以使用在这些衬底上设置有半导体元件的衬底。
另外，作为衬底100，也可以使用柔性衬底。在柔性衬底上设置晶体管时，既可以在柔性衬底上直接形成晶体管，又可以在其他衬底上形成晶体管之后，剥离其并转置到柔性衬底。注意，为了剥离晶体管并转置到柔性衬底，优选在上述其他衬底与晶体管之间形成剥离层。
绝缘膜102是用作基底的绝缘膜。具体而言，作为绝缘膜102使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些的混合材料等即可。另外，绝缘膜102既可以采用包含上述材料的绝缘膜的单层结构，又可以采用叠层结构。
对绝缘膜102的制造方法没有特别的限制。例如，可以利用诸如等离子体CVD法或溅射法等的沉积方法形成绝缘膜102。此外，从氢或水等不容易混入这一点来看，优选利用溅射法。
另外，作为绝缘膜102，特别优选使用包含与后面形成的氧化物半导体膜的成分相同的成分的绝缘材料。这是因为，这种材料与氧化物半导体膜的搭配良好，由此通过将其用作绝缘膜102，可以保持与氧化物半导体膜之间的界面的良好状态。这里，“与氧化物半导体膜的成分相同的成分”是指包含选自氧化物半导体膜的构成元素中的一种或多种元素。例如，在氧化物半导体膜由In-Ga-Zn-O类的氧化物半导体材料构成的情况下，作为包含与其相同成分的绝缘材料，可以举出氧化镓等。
另外，在利用叠层结构的绝缘膜102的情况下，更优选采用包括与氧化物半导体膜相同成分的绝缘材料的膜(以下称为“膜a”)和包含与该膜a的成分材料不同的材料的膜(以下称为“膜b”)的叠层结构。原因如下。当绝缘膜102具有从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构时，电荷优先被膜a和膜b的界面俘获(与氧化物半导体膜与膜a之间的界面相比)，因此，可以充分抑制氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，作为上述叠层结构，可以使用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
接着，对绝缘膜102进行利用氧180的处理(也称为氧掺杂处理或氧等离子体掺杂处理)(参照图2B)。氧180中至少包含氧自由基、氧原子及氧离子中的一种。通过对绝缘膜102进行氧掺杂处理，可以使在绝缘膜102中含有氧，并且在后面形成的氧化物半导体膜108中、氧化物半导体膜108界面附近或在氧化物半导体膜108中及该界面附近含有氧。在此情况下，将绝缘膜102中的氧的含量设定为超过绝缘膜102的化学计量比的程度，优选为超过化学计量比且小于化学计量比的4倍，更优选为超过化学计量比且小于化学计量比的2倍。或者，当绝缘膜102的材料为单晶时且单晶中的氧量为Y的话，可以将绝缘膜102中的氧含量设定为超过Y的程度，优选为超过Y且小于4Y。或者，当以不进行氧掺杂处理时的绝缘膜中的氧量Z为基准时，可以将绝缘膜102中的氧含量设定为超过Z的程度，优选为超过Z且小于4Z。
例如，在使用组成为GaOx(x>0)表示的氧化镓的情况下，由于单晶的氧化镓是Ga2O3，所以可以将x设定为超过1.5且小于6(即氧含量超过Ga的1.5倍且小于6倍)。此外，例如在使用组成为SiOx(x>0)表示的氧化硅的情况下，当采用SiO2(即O是Si的2倍)时，可以将x设定为超过2且小于8(即超过Si的2倍且小于8倍)。注意，只要在绝缘膜的一部分(包括其界面)存在有这样的氧过剩区域即可。
此外，在氧化物半导体膜中，氧是主要成分材料之一。因此，难以通过诸如SIMS(Secondary Ion Mass Spectroscopy：二次离子质谱分析技术)等的方法准确估计氧化物半导体膜中的氧浓度。也就是说，难以判断是否有意地对氧化物半导体膜添加氧。
另外，氧有O17和O18等同位素，并且，一般认为在自然界的O17和O18的存在比率分别是氧原子整体的0.038％和0.2％左右。也就是说，在氧化物半导体膜中的上述同位素的浓度为通过SIMS等的方法可估计的程度，因此通过测量这些同位素的浓度，有时可以进一步准确地估计氧化物半导体膜中的氧浓度。由此，可以通过测量这些同位素的浓度判断是否有意地对氧化物半导体膜添加氧。
例如，当以O18的浓度为基准时，在氧化物半导体膜中，添加有氧的区域中的氧同位素的浓度D1(O18)和不添加有氧的区域中的氧同位素的浓度D2(O18)之间的关系为D1(O18)>D2(O18)。
另外，优选对绝缘膜添加的氧180的至少一部分被供给到氧化物半导体之后在氧化物半导体中具有悬空键。这是由于通过具有悬空键，氧与可能残留在膜中的氢键合，由此可以将氢固定化(非可动离子化)的缘故。
上述氧180可以利用等离子体产生装置或臭氧产生装置而产生。更具体来说，例如，可以通过利用能够对半导体装置进行蚀刻处理的装置或对抗蚀剂掩模进行灰化处理的装置等产生氧180，并对绝缘膜102进行处理。
另外，为了更好地进行氧添加，优选对衬底施加电偏压。
接着，在绝缘膜102上形成用来形成源电极及漏电极(包括形成在与源电极及漏电极相同的层中的布线)的导电膜，对该导电膜进行加工，形成源电极104a及漏电极104b(参照图2C)。注意，根据这里形成的源电极104a的边缘与漏电极104b的边缘之间的距离决定晶体管的沟道长度L。
作为用作源电极104a及漏电极104b的导电膜，例如有含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以任意上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外，还可以使用在Al、Cu等的金属膜的下侧或上侧的一方或双方层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的导电膜。
此外，用于源电极104a及漏电极104b的导电膜也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟、氧化锡、氧化锌、氧化铟氧化锡混合氧化物(缩写为ITO)、氧化铟氧化锌混合氧化物或使任意这些金属氧化物材料包含氧化硅的材料。
可以通过使用抗蚀剂掩模的蚀刻对导电膜进行加工。作为用于形成用于蚀刻的抗蚀剂掩模的曝光，可以使用紫外线、KrF激光或ArF激光等。
另外，在当沟道长度L短于25nm时进行曝光的情况下，例如使用波长极短，即几nm至几十nm的超紫外线(Extreme Ultraviolet)进行形成抗蚀剂掩模时的曝光即可。使用超紫外线的曝光的分辨率高且其聚焦深度也大。从而，可以使后面形成的晶体管的沟道长度L微型化，而可以提高电路的工作速度。
此外，也可以使用所谓多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模具有多种膜厚度，并且通过进行灰化可以进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，通过使用一个多级灰度掩模，可以形成至少对应于两种以上的不同图案的抗蚀剂掩模。就是说，可以实现工序的简化。
接着，在绝缘膜102上形成与源电极104a及漏电极104b接触的氧化物半导体膜，对该氧化物半导体膜进行加工来形成岛状氧化物半导体膜106(参照图2D)。
氧化物半导体膜优选利用不容易混合氢或水等的方法形成。例如，可以利用溅射法等形成氧化物半导体膜。此外，氧化物半导体膜的厚度优选为3nm以上且30nm以下。这是因为若使氧化物半导体膜的厚度过厚(例如，厚度为50nm以上)，则有晶体管成为常导通状态的担忧。
作为用于氧化物半导体膜的材料，例如有含有铟的氧化物半导体材料、含有铟及镓的氧化物半导体材料等。
另外，作为用于氧化物半导体膜的材料，可以使用：四元金属氧化物，诸如In-Sn-Ga-Zn-O类材料；三元金属氧化物，诸如In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料；二元金属氧化物，诸如In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料；或者单元金属氧化物，诸如In-O类材料、Sn-O类材料、Zn-O类材料等。另外，也可以使上述材料包含氧化硅。在此，例如，In-Ga-Zn-O类材料是指具有铟(In)、镓(Ga)、锌(Zn)的氧化物膜，并对其组成比并没有限制。另外，In-Ga-Zn-O类材料还可以包含In、Ga、Zn以外的元素。
另外，氧化物半导体膜也可以使用以化学式InMO3(ZnO)m(m>0)表示的材料的薄膜。在此，M表示选自Ga、Al、Mn和Co中的一种或多种金属元素。例如，作为M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
在本实施方式中，通过溅射法并使用In-Ga-Zn-O类氧化物靶材形成氧化物半导体膜。
作为In-Ga-Zn-O类氧化物靶材，例如可以使用具有In2O3:Ga2O3:ZnO＝1:1:1[摩尔数比]的组成比的氧化物靶材。注意，不局限于上述靶材的材料及组成。例如还可以使用具有In2O3:Ga2O3:ZnO＝1:1:2[摩尔数比]的组成比的氧化物靶材。
另外，当作为氧化物半导体使用In-Zn-O类材料时，将所使用的靶材的组成比设定为原子数比为In:Zn＝50:1至1:2(换算为摩尔数比则为In2O3:ZnO＝25:1至1:4)，优选为In:Zn＝20:1至1:1(换算为摩尔数比则为In2O3:ZnO＝10:1至2:1)，更优选为In:Zn＝1.5:1至15:1(换算为摩尔数比则为In2O3:ZnO＝3:4至15:2)。例如，作为用于形成In-Zn-O类氧化物半导体的靶材，当原子数比为In:Zn:O＝X:Y:Z时，将其设定为Z>1.5X+Y。
氧化物靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的金属氧化物靶材，可以使所形成的氧化物半导体膜成为致密的膜。
作为沉积的气氛，采用稀有气体(典型的是氩)气氛下、氧气氛下或稀有气体和氧的混合气氛下等即可。另外，为了防止在氧化物半导体膜中混入氢、水、具有羟基的化合物或氢化物等，优选采用使用充分去除了氢、水、具有羟基的化合物或氢化物等的含氢原子的杂质的高纯度气体的气氛。
更具体而言，例如可以采用如下方法形成氧化物半导体膜。
首先，在保持为减压状态的沉积室内保持衬底100，并且将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过边加热衬底100边进行沉积，可以降低在氧化物半导体膜中含有的杂质浓度。另外，可以减轻由于溅射带来的氧化物半导体膜的损伤。
接着，边去除残留在沉积室内的水分边引入充分去除了氢及水等的含氢原子的杂质的高纯度气体并使用上述靶材在衬底100上形成氧化物半导体膜。为了去除残留在沉积室内的水分，作为排气装置，优选使用吸附型真空泵，例如，低温泵、离子泵、钛升华泵等。另外，作为排气装置，也可以使用配备有冷阱的涡轮分子泵。由于利用低温泵进行了排气的沉积室中，如氢分子、水(H2O)等的包含氢原子的化合物(优选还包括包含碳原子的化合物)等被去除，由此可以降低利用该沉积室形成的氧化物半导体膜中含有的杂质浓度。
作为沉积条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为100mm；压力为0.6Pa；直流(DC)功率为0.5kW；沉积气氛为氧(氧流量比率为100％)气氛。另外，当使用脉冲直流电源时，可以减少沉积时产生的粉状物质(也称为微粒、尘屑)，并且膜厚度不均匀也小，所以是优选的。
通过在氧化物半导体膜上形成所希望的形状的掩模之后对该氧化物半导体膜进行蚀刻可以进行氧化物半导体膜的加工。上述掩模可以利用光刻工序等的方法形成。或者，也可以利用喷墨法等的方法形成掩模。
此外，氧化物半导体膜的蚀刻可以采用干蚀刻或湿蚀刻。当然，也可以组合上述蚀刻使用。
然后，对氧化物半导体膜106进行热处理，形成被高纯度化的氧化物半导体膜108(参照图2E)。通过该热处理，可以去除氧化物半导体膜106中的氢(包括水及羟基)，氧化物半导体膜的结构被重排，从而降低能隙中的缺陷能级。将上述热处理的温度设定为250℃以上且650℃以下，优选为450℃以上且600℃以下。此外，上述热处理的温度优选为低于衬底的应变点。
作为热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1个小时。在此期间，不使氧化物半导体膜106接触大气以防止水或氢的混入。
热处理装置不限于电炉，还可以使用利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如，可以使用诸如LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置、GRTA(Gas Rapid Thermal Anneal：气体快速热退火)装置等的RTA(RapidThermal Anneal：快速热退火)装置。LRTA装置是通过从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物的装置。GRTA装置是利用高温气体进行热处理的装置。
例如，作为上述热处理，也可以进行如下GRTA处理，即将被处理物引入到被加热的惰性气体气氛中，进行加热几分钟，然后从该惰性气体气氛中抽出被处理物。通过使用GRTA处理，可以短时间进行高温热处理。另外，即使温度条件超过被处理物的耐热温度，也可以应用该方法。另外，在处理中，还可以将惰性气体换为含有氧的气体。这是因为如下缘故：通过在含有氧的气氛中进行热处理，可以降低由于氧缺损而引起的能隙中的缺陷能级。
另外，作为惰性气体气氛，优选采用以氮或稀有气体(氦、氖、氩等)为主要成分且不含有水、氢等的气氛。例如，优选引入热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，杂质浓度为1ppm以下，优选为0.1ppm以下)。
总之，通过利用上述热处理减少杂质以形成i型(本征)氧化物半导体膜或基本i型的氧化物半导体膜，可以实现具有极优越的特性的晶体管。
此外，由于上述热处理具有去除氢或水等的效果，所以可以将该热处理也称为脱水化处理、脱氢化处理等。该脱水化处理、脱氢化处理例如也可以在将氧化物半导体膜加工为岛状之前等的时序进行。另外，这样的脱水化处理、脱氢化处理不局限于进行一次，而也可以进行多次。
接着，形成与氧化物半导体膜108接触且覆盖源电极104a及漏电极104b的栅极绝缘膜110(参照图2F)。
栅极绝缘膜110可以按与绝缘膜102同样的方式形成。就是说，栅极绝缘膜110可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些材料的混合材料等形成。但是，考虑到用作晶体管的栅极绝缘膜的功能，也可以使用氧化铪、氧化钽、氧化钇、硅酸铪(HfSixOy(x>0、y>0))、添加有氮的硅酸铪(HfSixOy(x>0、y>0))、添加有氮的铝酸铪(HfAlxOy(x>0、y>0))等高介电常数材料用于栅极绝缘膜110。
另外，也可以与绝缘膜102同样地采用叠层结构。在此情况下，更优选采用包括与氧化物半导体膜相同成分的绝缘材料的膜(以下称为“膜a”)和包含与该膜a的成分材料不同的材料的膜(以下称为“膜b”)的叠层结构。原因如下。通过栅极绝缘膜110采用从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构，电荷优先被膜a和膜b的界面俘获(与氧化物半导体膜和膜a的界面相比)，因此，可以充分抑制氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，作为上述叠层结构，可以使用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
在形成上述栅极绝缘膜110之后，优选进行热处理。将该热处理的温度设定为250℃以上且700℃以下，优选为450℃以上且600℃以下或低于衬底的应变点。
上述热处理可以在氮、氧、超干燥空气(使用CRDS(cavity ring-down laserspectroscopy：光腔衰荡光谱法)方式的露点仪来测定时的水分量为20ppm(露点换算为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)、或者稀有气体(氩、氦等)的气氛下进行。但是，上述氮、氧、超干燥空气、稀有气体等的气氛优选包含尽可能少的杂质水、氢等。此外，优选将引入热处理装置中的氮、氧、稀有气体的纯度设定为6N(99.9999％)以上(即，杂质浓度为1ppm以下)，更优选为7N(99.99999％)以上(即，杂质浓度为0.1ppm以下)。
在根据本实施方式的上述热处理中，在氧化物半导体膜108与栅极绝缘膜110彼此接触的状态下被加热。因此，虽然由上述脱水化(或脱氢化)处理有可能减少氧，但可以向氧化物半导体膜108供应氧。在这意思上也可以将该热处理称为加氧化。
另外，以加氧化为目的的热处理的时序只要在形成氧化物半导体膜108之后就没有特别的限制。例如，也可以在形成栅电极之后进行以加氧化为目的的热处理。或者，也可以在进行以脱水化等为目的的热处理之后继续进行以加氧化为目的的热处理，也可以将以脱水化等为目的的热处理兼作以加氧化为目的的热处理，也可以将以加氧化为目的的热处理兼作以脱水化等为目的的热处理。
如上那样，通过应用以脱水化等为目的的热处理以及氧掺杂处理或以加氧化为目的的热处理，可以使氧化物半导体膜108尽量地不含有杂质而实现高纯度化。被高纯度化的氧化物半导体膜108中的源自施主的载流子极少(近于零)。
然后，形成栅电极112(参照图2G)。栅电极112可以使用诸如钼、钛、钽、钨、铝、铜、钕、钪等金属材料或以该金属材料为主要成分的合金材料形成。此外，栅电极112可以为单层结构或者叠层结构。
另外，在形成栅电极112之后，还可以形成绝缘膜。该绝缘膜例如可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些材料的混合材料等形成。尤其是在作为绝缘膜使用氮化硅膜时，在可以防止所添加的氧放出到外部的同时，可以有效地抑制从外部氢等混入到氧化物半导体膜108中，因此是优选的。此外，还可以形成与源电极104a或漏电极104b、栅电极112等连接的布线。
通过上述工序形成晶体管120。
注意，上述说明是对绝缘膜102的整个表面进行氧掺杂处理的例子，但是所公开的发明的一个方式不局限于此。例如，可以在形成源电极104a及漏电极104b之后进行氧掺杂处理。此时，在绝缘膜102中会形成氧浓度高的区域及氧浓度低的区域。
<半导体装置的变形例>
在图3A至3D中，作为图1A至图1C所示的晶体管120的变形例示出晶体管130、晶体管140、晶体管150、晶体管160的截面图。
图3A所示的晶体管130与晶体管120的共同点是包括绝缘膜102、源电极104a、漏电极104b、氧化物半导体膜108、栅极绝缘膜110、栅电极112。晶体管130与晶体管120的不同点是有没有覆盖上述构成要素的绝缘膜114。就是说，晶体管130具有绝缘膜114。其他构成要素与图1A至图1C中的晶体管120同样，所以详细内容可以参考关于图1A至图1C的记载。
如图2G所说明那样，绝缘膜114可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓或其混合材料等形成。尤其是在作为绝缘膜使用氮化硅膜时，在可以防止所添加的氧放出到外部的同时，可以有效地抑制从外部氢等混入到氧化物半导体膜108中，因此是优选的。
图3B所示的晶体管140与图1A至1C所示的晶体管120的共同点是包括上述各构成要素。晶体管140与晶体管120的不同点是源电极104a及漏电极104b和氧化物半导体膜108的叠层顺序。就是说，在晶体管120中在形成氧化物半导体膜108之前先形成源电极104a及漏电极104b，而在晶体管140中在形成源电极104a及漏电极104b之前先形成氧化物半导体膜108。其他构成要素与图1A至1C同样。注意，如晶体管130那样，晶体管140也可以采用具有绝缘膜114的结构。
图3C所示的晶体管150与图1A至1C所示的晶体管120的共同点是包括上述各构成要素。晶体管150与晶体管120的不同点是衬底100一侧的绝缘膜。就是说，在晶体管150中具备绝缘膜102a和绝缘膜102b的叠层结构。其他构成要素与图3B同样。
像这样，通过采用绝缘膜102a和绝缘膜102b的叠层结构，电荷优先被绝缘膜102a与绝缘膜102b的界面俘获，因此，可以充分抑制氧化物半导体膜108界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，优选的是，作为绝缘膜102b使用包括与氧化物半导体膜108相同成分的绝缘材料的膜，并且作为绝缘膜102a使用包含与绝缘膜102b的成分材料不同材料的膜。例如，在氧化物半导体膜108由In-Ga-Zn-O类的氧化物半导体材料构成的情况下，作为包括与其相同成分的绝缘材料，可以举出氧化镓等。在此情况下，可以应用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
图3D所示的晶体管160与图1A至图1C所示的晶体管120的共同点是包括上述各构成要素。晶体管160与晶体管120的不同点是衬底100一侧的绝缘膜及栅极绝缘膜。就是说，在晶体管160中具备绝缘膜102a和绝缘膜102b的叠层结构，并具备栅极绝缘膜110a和栅极绝缘膜110b的叠层结构。其他构成要素与图1A至图1C同样。
像这样，通过采用绝缘膜102a和绝缘膜102b的叠层结构，并采用栅极绝缘膜110a和栅极绝缘膜110b的叠层结构，绝缘膜102a与绝缘膜102b或栅极绝缘膜110a与栅极绝缘膜110b界面优先地俘获电荷，因此，可以充分抑制氧化物半导体膜108界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，优选的是，作为绝缘膜102b和栅极绝缘膜110a(即，与氧化物半导体膜108接触的绝缘膜)，使用包括与氧化物半导体膜108相同成分的绝缘材料的膜，并且作为绝缘膜102a和栅极绝缘膜110b，使用包含与绝缘膜102b、栅极绝缘膜110a的成分材料不同材料的膜。例如，在氧化物半导体膜108由In-Ga-Zn-O类的氧化物半导体材料构成的情况下，作为包括与其相同成分的绝缘材料，可以举出氧化镓等。在此情况下，可以应用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
根据本实施方式的晶体管采用如下氧化物半导体膜：即，通过进行热处理，从氧化物半导体排除诸如氢、水、羟基或氢化物(也称为氢化合物)等的含氢原子的杂质，且通过供应在杂质排除工序中有可能减少的氧，来实现高纯度化及i型(本征)化的氧化物半导体膜。包括上述那样被高纯度化的氧化物半导体膜的晶体管的阈值电压等电特性变动被抑制，由此该晶体管在电性能上稳定。
另外，当作为氧化物半导体膜使用包含In的氧化物半导体材料时，由于In与氧的键合力较弱，当与氧化物半导体膜接触的绝缘膜中含有如硅等的与氧的键合力强的材料时，由于热处理氧化物半导体膜中的氧被抽出而有可能在氧化物半导体膜的界面附近形成氧缺损。但是，根据所公开的本发明的一个方式的晶体管，通过对接触于氧化物半导体膜的绝缘膜供给过剩的氧，可以抑制因氧被从氧化物半导体膜中抽出而导致的氧缺损的形成。
尤其是，通过利用氧掺杂处理增大氧化物半导体膜中的氧含量，可以抑制由电偏压应力或热应力所引起的退化，并可以降低由光导致的退化。
如上所述，根据所公开的发明的一个方式可以提供高可靠性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
在本实施方式中，参照图4A至4F以及图5A至5C对半导体装置的制造方法的其他例子进行说明。
〈半导体装置的结构例〉
利用本实施方式的制造方法制造的半导体装置的结构与上述实施方式的晶体管120同样。就是说，在该半导体装置中包括：衬底100上的绝缘膜102；源电极104a；漏电极104b；氧化物半导体膜108；栅极绝缘膜110；栅电极112(参照图1A至图1C)。
如上述实施方式所说明那样，在晶体管120中，绝缘膜102是被进行了氧掺杂处理的绝缘膜。再者，在本实施方式中，也对氧化物半导体膜108及栅极绝缘膜110进行氧掺杂处理。通过上述氧掺杂处理，可以实现进一步提高可靠性的晶体管120。注意，与上述实施方式同样，也可以制造结构改变的晶体管(参照图3A至3D)。
〈半导体装置的制造工序例〉
以下，参照图4A至4F以及图5A至5C对上述半导体装置的制造工序的一个例子进行说明。
首先，在衬底100上形成绝缘膜102(参照图4A)。
虽然对衬底100的材质没有很大的限制，但是至少需要具有能够承受后面的热处理程度的耐热性。例如，衬底100可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底100，也可以应用诸如硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、诸如硅锗等的化合物半导体衬底、SOI衬底等，并且也可以使用在这些衬底上设置有半导体元件的衬底。
另外，作为衬底100，也可以使用柔性衬底。在柔性衬底上设置晶体管时，既可以在柔性衬底上直接形成晶体管，又可以在其他衬底上形成晶体管之后，剥离其并转置到柔性衬底。注意，为了剥离晶体管并转置到柔性衬底，优选在上述其他衬底与晶体管之间形成剥离层。
绝缘膜102是用作基底的绝缘膜。具体而言，作为绝缘膜102，可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些的混合材料等。另外，绝缘膜102既可以采用包含上述材料的绝缘膜的单层结构，又可以采用叠层结构。
对绝缘膜102的制造方法没有特别的限制。例如，可以利用诸如等离子体CVD法或溅射法等的沉积方法形成绝缘膜102。此外，从氢或水等不容易混入这一点来看，优选利用溅射法。
另外，作为绝缘膜102，特别优选使用包括与后面形成的氧化物半导体膜相同成分的绝缘材料。这是因为，这种材料与氧化物半导体膜的搭配良好，由此通过将其用作绝缘膜102，可以保持与氧化物半导体膜之间的界面的良好状态。这里，“与氧化物半导体膜相同成分”是指包含选自氧化物半导体膜的构成元素中的一种或多种元素。例如，在氧化物半导体膜由In-Ga-Zn-O类的氧化物半导体材料构成的情况下，作为包括与其相同成分的绝缘材料，可以举出氧化镓等。
另外，在利用叠层结构的绝缘膜102的情况下，优选采用包括与氧化物半导体膜相同成分的绝缘材料的膜(以下称为“膜a”)和包含与该膜a的成分材料不同的材料的膜(以下称为“膜b”)的叠层结构。原因如下。通过绝缘膜102采用从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构，电荷优先被膜a和膜b的界面俘获(与氧化物半导体膜和膜a的界面相比)，因此，可以充分抑制氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，作为上述叠层结构，可以使用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
接着，对绝缘膜102进行利用氧180a的处理(也称为氧掺杂处理或氧等离子体掺杂处理)(参照图4B)。在氧180a中至少包含氧自由基、氧原子和氧离子中的任意一种。通过对绝缘膜102进行氧掺杂处理，可以使在绝缘膜102中含有氧，并且在后面形成的氧化物半导体膜108中、氧化物半导体膜108界面附近或在氧化物半导体膜108中及该界面附近含有氧。在此情况下，将绝缘膜102中的氧的含量设定为超过绝缘膜102的化学计量比的程度，优选为超过化学计量比且小于化学计量比的4倍，更优选为超过化学计量比且小于化学计量比的2倍。或者，当以单晶绝缘膜材料中的氧量为Y时，可以将绝缘膜102的氧含量设定为超过Y的程度，优选为超过Y且小于4Y。或者，当以不进行氧掺杂处理时的绝缘膜中的氧量Z为基准时，可以将绝缘膜102中的氧含量设定为超过Z的程度，优选为超过Z且小于4Z。
例如，在使用组成由GaOx(x>0)表示的氧化镓的情况下，由于单晶的氧化镓是Ga2O3，所以可以将x设定为超过1.5且小于6(即氧的量超过Ga的1.5倍且小于Ga的6倍)。注意，只要在绝缘膜的一部分存在有这样的氧过剩区域即可。此外，例如在使用组成由SiOx(x>0)表示的氧化硅的情况下，当采用SiO2(即O是Si的2倍)时，可以将x设定为超过2且小于8(即氧的量超过Si的2倍且小于Si的8倍)。注意，只要在绝缘膜的一部分(包括界面)存在有这样的氧过剩区域即可。
另外，添加到绝缘膜的氧180a的至少一部分优选在供应到氧化物半导体之后在氧化物半导体中具有悬空键。这是因为，具有悬空键可以与有可能残留在膜中的氢键合而使氢固定化(非可动离子化)的缘故。
上述氧180a可以利用等离子体产生装置或臭氧产生装置而产生。更具体来说，例如，可以通过利用能够对半导体装置进行蚀刻处理的装置或对抗蚀剂掩模进行灰化处理的装置等产生氧180a，并对绝缘膜102进行处理。
另外，为了更好地进行氧添加，优选对衬底施加电偏压。
接着，在绝缘膜102上形成用来形成源电极及漏电极(包括在与源电极及漏电极相同的层中形成的布线)的导电膜，对该导电膜进行加工，形成源电极104a及漏电极104b(参照图4C)。注意，根据这里形成的源电极104a的边缘与漏电极104b的边缘之间的距离决定晶体管的沟道长度L。
作为用作源电极104a及漏电极104b的导电膜，例如有含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外，还可以使用在Al、Cu等的金属膜的下侧或上侧的一方或双方层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的导电膜。
此外，用于源电极104a及漏电极104b的导电膜也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟、氧化锡、氧化锌、氧化铟氧化锡混合氧化物(缩写为ITO)、氧化铟氧化锌混合氧化物或使这些金属氧化物材料包含氧化硅的材料。
可以通过使用抗蚀剂掩模的蚀刻对导电膜进行加工。作为形成用于该蚀刻的抗蚀剂掩模时的曝光，可以使用紫外线、KrF激光或ArF激光等。
另外，在当沟道长度L短于25nm时进行曝光的情况下，可以例如使用波长极短，即几nm至几十nm的超紫外线(Extreme Ultraviolet)进行形成抗蚀剂掩模时的曝光。使用超紫外线的曝光的分辨率高且其聚焦深度也大。从而，可以使后面形成的晶体管的沟道长度L微型化，而可以提高电路的工作速度。
此外，也可以使用所谓多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模具有多种厚度，并且通过进行灰化可以进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，通过使用一个多级灰度掩模，可以形成至少对应于两种以上的不同图案的抗蚀剂掩模。就是说，可以实现工序的简化。
接着，在绝缘膜102上形成与源电极104a及漏电极104b接触的氧化物半导体膜，对该氧化物半导体膜进行加工来形成岛状氧化物半导体膜106(参照图4D)。
氧化物半导体膜优选利用不容易混合氢或水等的方法形成。例如，可以利用溅射法等形成氧化物半导体膜。此外，氧化物半导体膜的厚度优选为3nm以上且30nm以下。这是因为若使氧化物半导体膜的厚度过厚(例如，厚度为50nm以上)，则有晶体管成为常导通状态的担忧。
作为用于氧化物半导体膜的材料，可以使用：四元金属氧化物，诸如In-Sn-Ga-Zn-O类材料；三元金属氧化物，诸如In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料；二元金属氧化物，诸如In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料；或者单元金属氧化物，诸如In-O类材料、Sn-O类材料、Zn-O类材料等。另外，也可以使上述材料包含氧化硅。在此，例如，In-Ga-Zn-O类材料是指具有铟(In)、镓(Ga)、锌(Zn)的氧化物膜，并对其组成比并没有限制。另外，In-Ga-Zn-O类材料还可以包含In、Ga、Zn以外的元素。
另外，氧化物半导体膜也可以使用以化学式InMO3(ZnO)m(m>0且m不是自然数)表示的材料的薄膜。在此，M表示选自Ga、Al、Mn和Co中的一种或多种金属元素。例如，作为M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
在本实施方式中，通过溅射法并使用In-Ga-Zn-O类氧化物靶材形成氧化物半导体膜。
作为In-Ga-Zn-O类氧化物半导体沉积靶材，例如可以使用具有In2O3:Ga2O3:ZnO＝1:1:1[摩尔数比]的组成比的氧化物靶材。注意，不局限于上述靶材的材料及组成。例如还可以使用具有In2O3:Ga2O3:ZnO＝1:1:2[摩尔数比]的组成比的氧化物靶材。
氧化物靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的金属氧化物靶材，可以使所形成的氧化物半导体膜成为致密的膜。
作为沉积的气氛，可以采用稀有气体(典型的是氩)气氛下、氧气氛下或稀有气体和氧的混合气氛下等。另外，为了防止在氧化物半导体膜中混入氢、水、具有羟基的化合物或氢化物等，优选采用使用充分去除了氢、水、具有羟基的化合物或氢化物等的含氢原子的杂质的高纯度气体的气氛。
另外，在形成氧化物半导体膜时，有时绝缘膜102中的氧供应到氧化物半导体膜中。像这样，通过对绝缘膜102添加氧，可以形成充分添加有氧的氧化物半导体膜。
更具体而言，例如可以采用如下方法形成氧化物半导体膜。
首先，在保持为减压状态的沉积室内保持衬底100，并且将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过边加热衬底100边进行沉积，可以降低在氧化物半导体膜中含有的杂质浓度。另外，可以减轻由于溅射带来的损伤。
接着，边去除残留在沉积室内的水分边引入充分去除了诸如氢及水等的含氢原子的杂质的高纯度气体并使用上述靶材在衬底100上形成氧化物半导体膜。为了去除残留在沉积室内的水分，作为排气装置，优选使用吸附型真空泵，例如，低温泵、离子泵、钛升华泵等。另外，作为排气装置，也可以使用配备有冷阱的涡轮分子泵。由于利用低温泵进行了排气的成膜室中，如氢分子、水(H2O)等的包含氢原子的化合物(优选还包括包含碳原子的化合物)等被去除，由此可以降低利用该沉积室形成的氧化物半导体膜中含有的杂质浓度。
作为沉积条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为100mm；压力为0.6Pa；直流(DC)功率为0.5kW；沉积气氛为氧(氧流量比率为100％)气氛。另外，当使用脉冲直流电源时，可以减少沉积时产生的粉状物质(也称为微粒、尘屑)，并且膜厚度分布也变均匀，所以是优选的。
通过在氧化物半导体膜上形成所希望的形状的掩模之后对该氧化物半导体膜进行蚀刻可以进行氧化物半导体膜的加工。上述掩模可以利用光刻工序等的方法形成。或者，也可以利用喷墨法等的方法形成掩模。
此外，氧化物半导体膜的蚀刻可以采用干蚀刻或湿蚀刻。当然，也可以组合上述蚀刻使用。
然后，对氧化物半导体膜106进行热处理，形成被高纯度化的氧化物半导体膜108(参照图4E)。通过该热处理，可以去除氧化物半导体膜106中的氢(包括水及羟基)而重排氧化物半导体膜的结构，从而降低能隙中的缺陷能级。此外，通过该热处理，有时绝缘膜102中的氧供应到氧化物半导体膜中。将上述热处理的温度设定为250℃以上且650℃以下，优选为450℃以上且600℃以下或低于衬底的应变点。
作为热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1个小时。在此期间，不使氧化物半导体膜106接触大气以防止水或氢的混入。
热处理装置不限于电炉，还可以使用利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如，可以使用诸如GRTA(Gas Rapid Thermal Anneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(RapidThermal Anneal：快速热退火)装置。LRTA装置是通过从诸如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物的装置。GRTA装置是利用高温气体进行热处理的装置。
例如，作为上述热处理，可以进行如下GRTA处理，即将被处理物引入到被加热的惰性气体气氛中，进行加热几分钟，然后从该惰性气体气氛中抽出被处理物。通过使用GRTA处理，可以短时间进行高温热处理。另外，即使温度条件超过被处理物的耐热温度，也可以应用该方法。另外，在处理中，还可以将惰性气体换为含有氧的气体。这是因为如下缘故：通过在含有氧的气氛中进行热处理，可以降低由于氧缺损而引起的能隙中的缺陷能级数。
另外，作为惰性气体气氛，优选采用以氮或稀有气体(氦、氖、氩等)为主要成分且不含有水、氢等的气氛。例如，优选引入热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，杂质浓度为1ppm以下，优选为0.1ppm以下)。
总之，通过利用上述热处理减少杂质以形成i型(本征)半导体或基本i型的氧化物半导体膜，可以实现具有极优越的特性的晶体管。
由于上述热处理具有去除氢或水等的效果，所以可以将该热处理也称为脱水化处理、脱氢化处理等。该脱水化处理、脱氢化处理例如也可以在将氧化物半导体膜加工为岛状之前的时序进行。另外，这样的脱水化处理、脱氢化处理不局限于进行一次，而也可以进行多次。
接着，对氧化物半导体膜108进行利用氧180b的处理(参照图4F)。在氧180b中至少包含氧自由基、氧原子和氧离子中的任意一种。通过对氧化物半导体膜108进行氧掺杂处理，可以使在氧化物半导体膜108中、氧化物半导体膜108的界面附近或在氧化物半导体膜108中及该界面附近含有氧。在此情况下，将氧化物半导体膜108中氧的含量设定为超过氧化物半导体膜108的化学计量比的程度，优选为超过化学计量比且小于化学计量比的2倍。或者，当以单晶氧化物半导体膜108中的氧量为Y时，可以将氧含量设定为超过Y的程度，优选为超过Y且小于2Y。或者，当以不进行氧掺杂处理时的绝缘膜中的氧量Z为基准时，可以将氧含量设定为超过Z的程度，优选为超过Z且小于2Z。另外，在上述优选的范围中存在有上限是因为在氧含量过多时，如氢贮藏合金(氢吸藏合金)那样反而氧化物半导体膜108会吸收氢的缘故。
当使用其结晶结构由InGaO3(ZnO)m(m>0)表示的材料时，例如在以m＝1(InGaZnO4)的结晶结构为基准时，在InGaZnOx中x可以超过4且小于8，而在以m＝2(InGaZn2O5)的结晶结构为基准时，在InGaZn2Ox中x可以超过5且小于10。这里，只要在氧化物半导体的一部分存在有这样的氧过剩区域即可。
另外，添加到氧化物半导体膜的氧180b的至少一部分优选在氧化物半导体中具有悬空键。这是因为，具有悬空键可以与有可能残留在膜中的氢键合而使氢固定化(非可动离子化)的缘故。
上述氧180b可以利用等离子体产生装置或臭氧产生装置而产生。更具体来说，例如，可以通过利用能够对半导体装置进行蚀刻处理的装置或对抗蚀剂掩模进行灰化处理的装置等产生氧180b，并对氧化物半导体膜108进行处理。
另外，为了更好地进行氧添加，优选对衬底施加电偏压。
另外，也可以对进行了氧掺杂处理的氧化物半导体膜108进行热处理(温度150℃至470℃)。通过该热处理，可以从氧化物半导体膜去除因氢与氧化物半导体材料的反应而产生的水、羟基(OH)等。在水、氢等被充分降低的氮、氧、超干燥空气(水分量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)、稀有气体(氩、氦等)等气氛下进行热处理。此外，也可以反复进行氧掺杂处理和热处理。通过反复进行该氧掺杂处理和热处理，可以进一步提高晶体管的可靠性。此外，可以适当地设定反复次数。
接着，形成与氧化物半导体膜108的一部分接触且覆盖源电极104a及漏电极104b的栅极绝缘膜110(参照图5A)。
栅极绝缘膜110可以按与绝缘膜102同样的方式形成。就是说，栅极绝缘膜110使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些材料的混合材料等形成即可。但是，考虑到晶体管的栅极绝缘膜的功能，也可以使用氧化铪、氧化钽、氧化钇、硅酸铪(HfSixOy(x>0、y>0))、添加有氮的硅酸铪(HfSixOy(x>0、y>0))、添加有氮的铝酸铪(HfAlxOy(x>0、y>0))等高介电常数材料。
另外，也可以与绝缘膜102同样地采用叠层结构。在此情况下，优选采用包括与氧化物半导体膜相同成分的绝缘材料的膜(以下称为“膜a”)和包含与该膜a的成分材料不同的材料的膜(以下称为“膜b”)的叠层结构。原因如下。通过栅极绝缘膜110采用从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构，电荷优先被膜a和膜b的界面俘获(与氧化物半导体膜和膜a的界面相比)，因此，可以充分抑制氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
另外，作为上述叠层结构，可以使用氧化镓膜和氧化硅膜的叠层结构、氧化镓膜和氮化硅膜的叠层结构等。
在形成上述栅极绝缘膜110之后，优选进行热处理。将该热处理的温度设定为250℃以上且700℃以下，优选为450℃以上且600℃以下或低于衬底的应变点。
上述热处理在氮、氧、超干燥空气(水的含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)、或者稀有气体(氩、氦等)的气氛下进行，即可。但是，上述氮、氧、超干燥空气、稀有气体等的气氛优选不包含水、氢等。此外，优选将引入热处理装置中的氮、氧、稀有气体的纯度设定为6N(99.9999％)以上(即，杂质浓度为1ppm以下)，更优选为7N(99.99999％)以上(即，杂质浓度0.1ppm以下)。
在根据本实施方式的上述热处理中，在氧化物半导体膜108与绝缘膜102、栅极绝缘膜110接触的状态下被加热。因此，虽然由上述脱水化(或脱氢化)处理有可能减少氧，但可以从绝缘膜102等向氧化物半导体膜108供应氧。在这意思上也可以将该热处理称为加氧化。
另外，以加氧化为目的的热处理的时序只要在形成氧化物半导体膜108之后就没有特别的限制。例如，也可以在形成栅电极之后进行以加氧化为目的的热处理。或者，也可以在进行以脱水化等为目的的热处理之后继续进行以加氧化为目的的热处理，也可以将以脱水化等为目的的热处理兼作以加氧化为目的的热处理，也可以将以加氧化为目的的热处理兼作以脱水化等为目的的热处理。
如上那样，通过应用以脱水化等为目的的热处理和氧掺杂处理或以加氧化为目的的热处理，可以使氧化物半导体膜108尽量地不含有杂质而实现高纯度化。被高纯度化的氧化物半导体膜108中的源自施主的载流子极少(近于零)。
接着，对栅极绝缘膜110进行利用氧180c的处理(参照图5B)。这里，在氧180c中至少包含氧自由基、氧原子和氧离子中的一种。通过对栅极绝缘膜110进行氧掺杂处理，可以使在氧化物半导体膜108中、氧化物半导体膜108的界面附近或在氧化物半导体膜108中及该界面附近含有氧。在此情况下，将栅极绝缘膜110中的氧的含量设定为超过栅极绝缘膜110的化学计量比的程度，优选为超过化学计量比且小于化学计量比的4倍，更优选为超过化学计量比且小于化学计量比的2倍。或者，当以单晶栅极绝缘膜110材料中的氧量为Y时，可以将栅极绝缘膜110中的氧含量设定为超过Y的程度，优选为超过Y且小于4Y。或者，当以不进行氧掺杂处理时的栅极绝缘膜110中的氧量Z为基准时，可以将栅极绝缘膜110中的氧含量设定为超过Z的程度，优选为超过Z且小于4Z。
例如，在使用组成为GaOx(x>0)表示的氧化镓的情况下，由于单晶的氧化镓是Ga2O3，所以可以将x设定为超过1.5且小于6(即氧含量超过Ga的1.5倍且小于Ga的6倍)。此外，例如在使用组成为SiOx(x>0)表示的氧化硅的情况下，当采用SiO2(即O是Si的2倍)时，可以将x设定为超过2且小于8(即超过Si的2倍且小于Si的8倍)。注意，只要在绝缘膜的一部分(包括界面)存在有这样的氧过剩区域即可。
另外，添加到绝缘膜的氧180c的至少一部分优选在供应到氧化物半导体之后在氧化物半导体中具有悬空键。这是因为，具有悬空键可以与有可能残留在膜中的氢键合而使氢固定化(非可动离子化)的缘故。
上述氧180c可以利用等离子体产生装置或臭氧产生装置而产生。更具体来说，例如，可以通过利用能够对半导体装置进行蚀刻处理的装置或对抗蚀剂掩模进行灰化处理的装置等产生氧180c，并对栅极绝缘膜110进行处理。
另外，为了更好地进行氧添加，优选对衬底施加电偏压。
另外，在上述氧掺杂处理之后，也可以进行热处理。通过该热处理可以与氢相比将过量的氧供应到氧化物半导体膜。为了得到该效果而进行的热处理的时序只要是在上述氧掺杂处理后就可以随时进行，没有限制。此外，也可以重复进行氧掺杂处理和热处理。通过重复进行该处理，可以进一步提高晶体管的可靠性。此外，可以适当地设定重复次数。
然后，形成栅电极112(参照图5C)。栅电极112可以使用钼、钛、钽、钨、铝、铜、钕、钪等金属材料或以该金属材料为主要成分的合金材料形成。此外，栅电极112可以为单层结构或者叠层结构。
另外，在形成栅电极112之后，还可以形成绝缘膜。该绝缘膜例如可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些材料的混合材料等形成。尤其是在作为绝缘膜使用氮化硅膜时，在可以防止所添加的氧放出到外部的同时，可以有效地抑制从外部氢等混入到氧化物半导体膜108中，因此是优选的。此外，还可以形成与源电极104a或漏电极104b、栅电极112等连接的布线。
通过上述工序形成晶体管120。
另外，上述说明是对绝缘膜102、氧化物半导体膜108及栅极绝缘膜110都进行氧掺杂处理的例子，但是所公开的发明的一个方式不局限于此。例如，既可以对绝缘膜102和氧化物半导体膜108进行氧掺杂处理，又可以对绝缘膜102和栅极绝缘膜110进行氧掺杂处理。
根据本实施方式的晶体管采用如下氧化物半导体膜：即，通过进行热处理，从氧化物半导体排除诸如氢、水、羟基或氢化物(也称为氢化合物)等的含氢原子的杂质，且通过供应在杂质排除工序中有可能减少的氧，来实现高纯度化及i型(本征)化的氧化物半导体膜。包括上述那样被高纯度化的氧化物半导体膜的晶体管的阈值电压等电特性变动被抑制，由此该晶体管在电性能上稳定。
另外，当作为氧化物半导体膜使用包含In的氧化物半导体材料时，由于In与氧的键合力较弱，当与氧化物半导体膜接触的绝缘膜中含有如硅等的与氧的键合力强的材料时，由于热处理氧化物半导体膜中的氧被抽出而有可能在氧化物半导体膜的界面附近形成氧缺损。但是，根据所公开的本发明的一个方式的晶体管，通过对接触于氧化物半导体膜的绝缘膜供给过剩的氧，可以抑制因氧被从氧化物半导体膜中抽出而导致的氧缺损的形成。
尤其是，通过利用氧掺杂处理增大氧化物半导体膜中的氧含量，可以抑制由电偏压应力或热应力所引起的退化，并可以降低由光导致的退化。
如上所述，根据所公开的发明的一个方式可以提供高可靠性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式3
在本实施方式中，参照图6A至图6F对半导体装置的制造方法的其他例子进行说明。
〈半导体装置的结构例〉
利用本实施方式的制造方法制造的半导体装置的结构与上述实施方式的晶体管120同样。就是说，在该半导体装置中包括：衬底100上的绝缘膜102；源电极104a；漏电极104b；氧化物半导体膜108；栅极绝缘膜110；栅电极112(参照图1A至图1C)。
如上述实施方式所说明那样，在晶体管120中，绝缘膜102是被进行了氧掺杂处理的绝缘膜。再者，在本实施方式中，也对氧化物半导体膜108及栅极绝缘膜110进行氧掺杂处理。通过上述氧掺杂处理，可以实现进一步提高可靠性的晶体管120。再者，在本实施方式中的对绝缘膜102进行的氧掺杂处理兼作用来形成源电极104a及漏电极104b的掩模103a及掩模103b的去除工序。通过采用这样的步骤，可以实现由工序的简化带来的制造成本的降低。注意，与上述实施方式同样，也可以制造结构改变的晶体管(参照图3A至3D)。
〈半导体装置的制造工序例〉
以下，参照图6A至图6F对上述半导体装置的制造工序的一个例子进行说明。注意，制造工序的基本内容与上述实施方式同样，所以以下仅描述不同点。
首先，在衬底100上形成绝缘膜102(参照图6A)。详细内容参考关于图4A的记载即可。
接着，在绝缘膜102上形成用来形成源电极及漏电极(包括在与源电极及漏电极相同的层中形成的布线)的导电膜，利用掩模103a及掩模103b对该导电膜进行加工，形成源电极104a及漏电极104b。接着，对绝缘膜102进行利用氧180a的处理(也称为氧掺杂处理或氧等离子体掺杂处理)(参照图6B)。用来形成源电极104a及漏电极104b的工序的详细内容参考关于图4C的记载即可。在此，上述氧掺杂处理是兼作去除掩模103a及掩模103b的工序。
在氧180a中至少包含氧自由基、氧原子和氧离子中的一种。通过对绝缘膜102进行氧掺杂处理，可以使在绝缘膜102中含有氧。并且可以在后面形成的氧化物半导体膜108中、氧化物半导体膜108界面附近或在氧化物半导体膜108中及该界面附近含有氧。在此情况下，将绝缘膜102中的氧的含量设定为超过绝缘膜102的化学计量比的程度，优选为超过化学计量比且小于化学计量比的4倍，更优选为超过化学计量比且小于化学计量比的2倍。或者，当以单晶绝缘膜102中的氧量为Y时，可以将绝缘膜102中的氧含量设定为超过Y的程度，优选为超过Y且小于4Y。或者，当以不进行氧掺杂处理时的绝缘膜中的氧量Z为基准时，可以将绝缘膜102中的氧含量设定为超过Z的程度，优选为超过Z且小于4Z。
例如，在使用组成为GaOx(x>0)表示的氧化镓的情况下，由于单晶的氧化镓是Ga2O3，所以可以将x设定为超过1.5且小于6(即超过Ga的1.5倍且小于Ga的6倍)。此外，例如在使用组成为SiOx(x>0)表示的氧化硅的情况下，当采用SiO2(即O是Si的2倍)时，可以将x设定为超过2且小于8(即超过Si的2倍且小于Si的8倍)。注意，只要在绝缘膜的一部分(包括界面)存在有这样的氧过剩区域即可。
另外，添加到绝缘膜的氧180a的至少一部分优选在供应到氧化物半导体之后在氧化物半导体中具有悬空键。这是因为，具有悬空键可以与有可能残留在膜中的氢键合而使氢固定化(非可动离子化)的缘故。
上述氧180a可以利用等离子体产生装置或臭氧产生装置而产生。更具体来说，例如，可以通过利用能够对抗蚀剂掩模进行灰化处理的装置等产生氧180a，并对绝缘膜102进行处理。
通过该氧掺杂处理去除掩模103a及掩模103b。注意，与一般的掩模去除工序不同，该工序是以添加氧为目的的，所以优选对衬底施加较强的偏压。
此外，通过该氧掺杂处理，在绝缘膜102中形成存在有高浓度的氧的区域和存在有低浓度的氧的区域。具体而言，绝缘膜102中的不由源电极104a及漏电极104b覆盖的区域成为存在有高浓度的氧的区域，而由源电极104a及漏电极104b覆盖的区域成为存在有低浓度的氧的区域。
接着，在绝缘膜102上形成与源电极104a及漏电极104b接触的氧化物半导体膜，对该氧化物半导体膜进行加工来形成岛状氧化物半导体膜。然后，对岛形氧化物半导体膜进行热处理，形成被高纯度化的氧化物半导体膜108(参照图6C)。该工序的详细内容参考关于图4D及图4E的记载即可。
接着，对氧化物半导体膜108进行利用氧180b的处理(参照图6D)。详细内容参考关于图4F的记载即可。
接着，形成与氧化物半导体膜108的一部分接触且覆盖源电极104a及漏电极104b的栅极绝缘膜110。然后，对栅极绝缘膜110进行利用氧180c的处理(参照图6E)。详细内容参考关于图5A及图5B的记载即可。
然后，形成栅电极112(参照图6F)。详细内容参考关于图5C的记载即可。
另外，在形成栅电极112之后，还可以形成绝缘膜。该绝缘膜例如可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些材料的混合材料等形成。尤其是在作为绝缘膜使用氮化硅膜时，在可以防止所添加的氧放出到外部的同时，可以有效地抑制从外部氢等混入到氧化物半导体膜108中，因此是优选的。此外，还可以形成与源电极104a或漏电极104b、栅电极112等连接的布线。
通过上述工序形成晶体管120。
另外，上述说明是对绝缘膜102、氧化物半导体膜108及栅极绝缘膜110都进行氧掺杂处理的例子，但是所公开的发明的一个方式不局限于此。例如，也可以对绝缘膜102及氧化物半导体膜108进行氧掺杂处理。
根据本实施方式的晶体管采用如下氧化物半导体膜：即，通过进行热处理，从氧化物半导体排除氢、水、羟基或氢化物(也称为氢化合物)等的含氢原子的杂质，且通过供应在杂质排除工序中有可能减少的氧，来实现高纯度化及i型(本征)化的氧化物半导体膜。包括上述那样被高纯度化的氧化物半导体膜的晶体管的阈值电压等电特性变动被抑制，由此该晶体管在电性能上稳定。
另外，当作为氧化物半导体膜使用包含In的氧化物半导体材料时，由于In与氧的键合力较弱，当与氧化物半导体膜接触的绝缘膜中含有如硅等的与氧的键合力强的材料时，由于热处理氧化物半导体膜中的氧被抽出而有可能在氧化物半导体膜的界面附近形成氧缺损。但是，根据所公开的本发明的一个方式的晶体管，通过对接触于氧化物半导体膜的绝缘膜供给过剩的氧，可以抑制因氧被从氧化物半导体膜中抽出而导致的氧缺损的形成。
尤其是，通过利用氧掺杂处理增大氧化物半导体膜中的氧含量，可以抑制由电偏压应力或热应力所引起的退化，并可以降低由光导致的退化。
再者，在根据本实施方式的制造方法中，由于使工序简化所以可以抑制制造成本。
如上所述，根据所公开的发明的一个方式可以在抑制制造成本的同时实现高可靠性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式4
在本实施方式中，对可以用于氧掺杂处理的等离子体装置(也称为灰化装置)的例子进行说明。另外，由于该装置可以应用于例如第五代以后的大型玻璃衬底，所以比起离子注入装置等更适于工业化。
图17A示出板料送进方式多室设备的俯视图的一个例子。图17B示出进行氧等离子体掺杂的等离子体装置(也称为灰化装置)的截面图的一个例子。
图17A所示的板料送进方式多室设备包括：三个图17B所示的等离子体装置10、具有三个收纳被处理衬底的盒式接口(cassette port)14的衬底供给室11、装载闭锁室12及传送室13等。被供给到衬底供给室的衬底通过装载闭锁室12及传送室13被传送到等离子体装置10内的真空处理室15进行氧等离子体掺杂。进行完氧等离子体掺杂的衬底从等离子体装置10经过装载闭锁室12及传送室13被传送到衬底供给室11。另外，衬底供给室11及传送室13分别配置有用来搬送被处理衬底的传送机械。
参照图17B可知等离子体装置10备有真空处理室15。真空处理室15的上部配置有多个气体吹出口及等离子体发生源ICP线圈16(感应耦合等离子体线圈)。
从等离子体装置10的上面看在其中央部分设置有12个气体吹出口。各个气体吹出口通过气体流道17与供给氧气的气体供给源连接，气体供给源备有质量流量控制器等而可以通过气体流道17供给所希望的流量(大于0sccm且1000sccm以下)的氧气。由气体供给源供给的氧气从气体流道17通过12个气体吹出口供给到真空处理室15内。
ICP线圈16包括多个带状导体，其每个具有螺旋形式。各导体的一端通过用来进行阻抗控制的匹配电路电连接到第一高频电源18(13.56MHz)，另一端接地。
真空处理室的下部配置有用作下部电极的衬底工作台19。利用设置在衬底工作台19上的静电吸盘等，衬底工作台上的被处理衬底20被保持为能够装卸。衬底工作台19备有作为加热结构的加热器及作为冷却机构的He气体流道。衬底工作台连接于用来施加衬底偏压的第二高频电源21(3.2MHz)。
另外，真空处理室15设置有排气口并备有自动压力控制阀22(automaticpressure control valve，也称为APC)。APC连接于涡轮分子泵23，并且通过涡轮分子泵23连接于干燥泵24。APC进行真空处理室内的压力控制，涡轮分子泵23及干燥泵24对真空处理室15内进行减压。
接着，在图17B中示出在真空处理室15内生成等离子体来对设置在被处理衬底20上的氧化物半导体膜、基底绝缘膜或栅极绝缘膜进行氧等离子体掺杂的一个例子。
首先，利用涡轮分子泵23及干燥泵24等使真空处理室15内保持所希望的压力，然后将被处理衬底20设置在真空处理室15内的衬底工作台上。注意，被保持在衬底工作台上的被处理衬底20至少具有氧化物半导体膜或基底绝缘膜。在本实施方式中，将真空处理室15内的压力保持为1.33Pa。另外，将从气体吹出口供给到真空处理室15内的氧气流量设定为250sccm。
接着，由第一高频电源18对ICP线圈16施加高频电力来生成等离子体。并且，将生成等离子体的状态维持一定时间(30秒以上600秒以下)。另外，将对ICP线圈16施加的高频电力设定为1kW以上10kW以下。在本实施方式中设定为6000W。此时，也可以由第二高频电源21向衬底工作台施加衬底偏压电压。在本实施方式中将用于施加衬底偏压电压的电力设置为1000W。
在本实施方式中，将生成等离子体的状态维持60秒，然后将被处理衬底20从真空处理室15中搬出。由此，可以对设置在被处理衬底20上的氧化物半导体膜、基底绝缘膜或栅极绝缘膜进行氧等离子体掺杂。
上述本实施方式所示的结构或方法等可以与其他的实施方式所示的结构或方法等适当地组合而使用。
实施方式5
在本实施方式中作为半导体装置的一个例子示出存储介质(存储元件)。在本实施方式中，将实施方式1至实施方式3等所示的使用氧化物半导体的晶体管与使用氧化物半导体以外的材料的晶体管形成在同一衬底上。
图7A和图7B是半导体装置的结构的一个例子。图7A示出半导体装置的截面，而图7B示出半导体装置的平面。这里，图7A相当于沿图7B的线C1-C2及D1-D2的截面。另外，图7C示出将上述半导体装置作为存储元件而使用时的电路图的一个例子。图7A及图7B所示的半导体装置的下部具有使用第一半导体材料的晶体管240，上部具有实施方式1所示的晶体管120。另外，在晶体管120中，作为第二半导体材料使用氧化物半导体。在本实施方式中，将氧化物半导体材料以外的半导体材料作为第一半导体材料。作为氧化物半导体以外的半导体材料，例如可以使用硅、锗、硅锗、碳化硅或镓砷等，并且，优选使用单晶半导体。另外，还可以使用有机半导体材料。使用这样的氧化物半导体以外的半导体材料的晶体管可以容易地进行高速工作。另一方面，使用氧化物半导体的晶体管利用其特性而可以长时间地保持电荷。
另外，在本实施方式中，虽然示出使用晶体管120形成存储介质的例子，但是也可以使用实施方式1或实施方式2示出的晶体管130至晶体管160等代替晶体管120。
图7A至图7C中的晶体管240包括：设置在含有半导体材料(例如硅等)的衬底200中的沟道形成区216；以夹着沟道形成区216的方式设置的杂质区域220；接触于杂质区域220的金属化合物区域224；设置在沟道形成区216上的栅极绝缘膜208；以及设置在栅极绝缘膜208上的栅电极210。
作为含有半导体材料的衬底200，可以采用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、或SOI衬底等。注意，一般来说，“SOI衬底”是指在绝缘表面上设置有硅半导体膜的衬底，但是在本说明书等中，还包括在绝缘表面上设置有包括硅以外的材料的半导体膜的衬底。也就是说，“SOI衬底”所具有的半导体膜不局限于硅半导体膜。此外，SOI衬底还包括在玻璃衬底等绝缘衬底上隔着绝缘膜设置有半导体膜的衬底。
另外，在衬底200上，以围绕晶体管240的方式设置有元件分离绝缘膜206，以覆盖晶体管240的方式设置有绝缘膜228及绝缘膜230。此外，为了实现高集成化，如图7A所示晶体管240优选采用不设置侧壁绝缘膜的结构。另一方面，当重视晶体管240的特性时，可以在栅电极210的侧面设置侧壁绝缘膜而形成包含杂质浓度不同区域的杂质区域220。
晶体管240可以使用硅、锗、硅锗、碳化硅或镓砷等形成。该种晶体管240具有能够高速工作的特点。为此，通过将该晶体管用作读出用的晶体管，可以高速地进行信息的读出。
在形成晶体管240之后，作为晶体管120及电容器元件164的形成前的处理，对绝缘膜228、绝缘膜230进行CMP处理来使栅电极210的上表面露出。作为使栅电极210的上表面露出的处理，除了CMP处理之外还可以使用蚀刻处理等。但是，为了提高晶体管120的特性，优选使绝缘膜228、绝缘膜230的表面尽可能地平坦。
接着，在栅电极210、绝缘膜228、绝缘膜230等上形成导电膜，对该导电膜进行选择性的蚀刻来形成源电极104a及漏电极104b。
可以利用如溅射法等的PVD法或如等离子体CVD法等的CVD法来形成导电膜。另外，作为导电膜的材料，可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金等。也可以使用选自Mn、Mg、Zr、Be、Nd、Sc中的一种或多种的材料。
导电膜既可以采用单层结构也可以采用两层以上的叠层结构。例如可以举出：钛膜或氮化钛膜的单层结构；含有硅的铝膜的单层结构；在铝膜上层叠钛膜的双层结构；在氮化钛膜上层叠钛膜的双层结构；依序层叠钛膜、铝膜及钛膜的三层结构等。另外，当作为导电膜采用钛膜或氮化钛膜的单层结构时，具有易于将源电极104a及漏电极104b加工为锥形形状的优点。
上部的晶体管120的沟道长度(L)由源电极104a及漏电极104b的下端部的间隔决定。另外，当形成沟道长度(L)短于25nm的晶体管时，优选使用波长短即几nm至几十nm的超紫外线进行形成掩模时的曝光。
接着，在以覆盖源电极104a及漏电极104b的方式形成氧化物半导体膜之后，对该氧化物半导体膜进行选择性的蚀刻以形成氧化物半导体膜108。使用实施方式1所示的材料及形成工序形成氧化物半导体膜。
接下来，形成接触于氧化物半导体膜108的栅极绝缘膜110。栅极绝缘膜110使用实施方式1所示的材料及形成工序来形成。
接着，在栅极绝缘膜110上的与氧化物半导体膜108重叠的区域上形成栅电极112a，并在与源电极104a重叠的区域上形成电极112b。
优选在形成栅极绝缘膜110之后，在惰性气体气氛或者氧气氛下进行热处理(也称为加氧化等)。加热处理的温度为200℃以上450℃以下，优选为250℃以上350℃以下。例如，在氮气氛下以250℃进行1小时的加热处理即可。通过进行热处理，可以降低晶体管的电特性的不均匀。
另外，以加氧化为目的的热处理的时序不局限于此。例如，也可以在形成栅电极之后进行以加氧化为目的的热处理。另外，可以接着以脱水化等为目的的热处理进行以加氧化为目的的热处理，也可以在以脱水化等为目的的热处理中兼并以加氧化为目的的热处理，还可以在以加氧化为目的的热处理中兼并以脱水化等为目的的热处理。
如上所述，通过进行以脱水化等为目的的热处理、氧掺杂处理或以加氧化为目的的热处理，可以使氧化物半导体膜108尽量地不包含杂质而使其高纯度化。
通过在栅极绝缘膜110上形成导电膜之后，对该导电膜进行选择性的蚀刻来形成栅电极112a及电极112b。
接着，在栅极绝缘膜110、栅电极112a及电极112b上形成绝缘膜151及绝缘膜152。绝缘膜151及绝缘膜152可以利用溅射法或CVD法等形成。另外，还可以使用含有如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝、氧化镓等的无机绝缘材料的材料形成。
接下来，在栅极绝缘膜110、绝缘膜151及绝缘膜152中形成到达漏电极104b的开口。该开口通过进行使用掩模等的选择性的蚀刻而形成。
然后，在上述开口中形成电极154，并在绝缘膜152上形成接触于电极154的布线156。
电极154例如可以在利用PVD法或CVD法等在包括开口的区域中形成导电膜后，利用蚀刻处理或CMP等的方法去除上述导电膜的一部分来形成。
布线156是通过利用如溅射法等的PVD法或如等离子体CVD法等的CVD法形成导电膜之后对该导电膜进行构图而形成的。另外，作为导电膜的材料，可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以任意上述元素为成分的合金等。也可以使用选自Mn、Mg、Zr、Be、Nd、Sc中的一种或多种的材料。详细内容与源电极104a或漏电极104b等相同。
通过上述方法可以形成使用被高纯度化的氧化物半导体膜108的晶体管120及电容器元件164。电容器元件164包括源电极104a、氧化物半导体膜108、栅极绝缘膜110及电极112b。
另外，在图7A至图7C所示的电容器元件164中，通过层叠氧化物半导体膜108和栅极绝缘膜110，可以充分确保源电极104a与电极112b之间的绝缘性。当然，为了确保足够的电容，也可以采用不具有氧化物半导体膜108的结构的电容器元件164。再者，当不需要电容器时，也可以采用不设置电容器元件164的结构。
图7C示出将上述半导体装置用作存储元件时的电路图的一个例子。在图7C中，晶体管120的源电极和漏电极中的一方与电容器元件164的电极的一方及晶体管240的栅电极彼此电连接。另外，第一布线(1st Line：也称为源极线)与晶体管240的源电极电连接，第二布线(2nd Line：也称为位线)与晶体管240的漏电极电连接，第三布线(3rd Line：也称为第一信号线)与晶体管120的源电极和漏电极中的另一方电连接，第四布线(4th Line：也称为第二信号线)与晶体管120的栅电极电连接，并且，第五布线(5th Line：也称为字线)与电容器元件164的电极中的另一方电连接。
由于使用氧化物半导体的晶体管120的截止电流极小，通过使晶体管120成为截止状态，可以极长时间地保持晶体管120的源电极和漏电极中的一方、电容器元件164的电极的一方以及晶体管240的栅电极彼此电连接处的节点(以下，节点FG)的电位。此外，通过具有电容器元件164，可以容易地保持施加到节点FG的电荷，并且，可以容易地读出所保持的信息。
在对半导体装置存储信息时(写入)，首先，将第四布线的电位设定为使晶体管120成为导通状态的电位，而使晶体管120成为导通状态。由此，第三布线的电位被供给到节点FG，由此节点FG积蓄预定量的电荷。这里，向节点FG施加赋予两种不同电位电平的电荷(以下，称为低(Low)电平电荷、高(High)电平电荷)中的任一种。然后，通过使第四布线的电位成为使晶体管120成为截止状态的电位来使晶体管120成为截止状态，这使节点FG浮置，并且预定量的电荷保持在节点FG中。如上所述，通过使节点FG积蓄并保持预定量的电荷，可以使存储单元存储信息。
因为晶体管120的截止电流极小，所以供给到节点FG的电荷被保持很长时间。因此，不需要刷新操作或者可以使刷新操作的频度变为极低，从而可以充分降低耗电量。此外，即使没有电力供给，也可以在较长期间内保持存储内容。
在读出存储于存储单元的信息的情况(读出)下，当在对第一布线供给预定电位(固定电位)的情况下，对第五布线供给适当的电位(读出电位)时，根据保持于节点FG的电荷量，晶体管240改变其状态。这是因为如下原因：通常，当晶体管240是n沟道型时，节点FG保持高电平电荷的情况下的晶体管240的表观阈值Vth_H低于节点FG保持低电平电荷的情况下的晶体管240的表观阈值Vth_L。在此，表观阈值电压是指为使晶体管240成为“导通状态”而需要的第五布线的电位。所以，通过将第五布线的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别节点FG所保持的电荷。例如，在写入中，在被施加高电平电荷的情况下，当第五布线的电位成为V0(>Vth_H)时，晶体管240成为“导通状态”。在写入时被施加低电平电荷的情况下，即使第五布线的电位成为V0(<Vth_L)，晶体管240也保持“截止状态”。由此，通过控制第五布线的电位来读出晶体管240的导通状态或截止状态(读出第二布线的电位)，可以读出所存储的信息。
此外，当重写存储于存储单元的信息时，通过对利用上述写入而保持有预定量的电荷的节点FG供给新电位，使节点FG保持新信息的电荷。具体而言，将第四布线的电位设定为使晶体管120成为导通状态的电位，来使晶体管120成为导通状态。由此，第三布线的电位(新信息的电位)供给到节点FG，节点FG被积蓄预定量的电荷。然后，通过使第四布线的电位成为使晶体管120成为截止状态的电位，来使晶体管120成为截止状态，由此节点FG成为保持新信息的电荷的状态。也就是说，通过在利用第一写入使节点FG保持预定量的电荷的状态下，进行与第一写入相同的操作(第二写入)，可以对存储的信息进行重写。
本实施方式所示的晶体管120通过使用被高纯度化、本征化的氧化物半导体膜108，可以充分地降低晶体管120的截止电流。此外，通过使氧化物半导体膜108成为氧过剩的层，可以抑制晶体管120的电特性变动，从而可以形成电特性稳定的晶体管。并且，通过使用这种晶体管，可以得到可以极长时间地保持存储内容的可靠性高的半导体装置。
另外，在本实施方式所示的半导体装置中，通过使晶体管240与晶体管120重叠，可以实现集成度得到充分提高的半导体装置。
本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合而使用。
实施方式6
可以通过使用在实施方式1至实施方式3中例示的晶体管来制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一起形成在与该像素部相同的衬底上，可以形成系统整合型面板(system-on-panel)。
在图8A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006对像素部分4002进行密封。在图8A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002的各种信号及电位从柔性印刷电路FPC(Flexible printed circuit)4018a、4018b供给。
在图8B和图8C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图8B和图8C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图8B和图8C中，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002的各种信号及电位从FPC4018供给。
此外，实施方式不局限于图8A至图8C所示的结构。可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(ChipOn Glass，玻璃上芯片)方法、引线键合方法或者TAB(Tape Automated Bonding，带式自动接合)方法等。图8A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图8B是通过COG方法安装信号线驱动电路4003的例子，而图8C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括如下模块在其范畴内：安装有连接器诸如FPC、TAB带或TCP的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1至实施方式3中例示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，在其范畴内包括无机EL(Electro Luminescence，电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示介质。
参照图9、图10和图11说明半导体装置的一种方式。图9至图11相当于沿着图8B的M-N线的截面图。
如图9至图11所示，半导体装置包括连接端子电极4015及端子电极4016，并且，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所包括的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、4011的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管，并且，在图9至图11中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图10及图11中，在晶体管4010、4011上设置有绝缘层4021。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1至实施方式3中的任一个示出的晶体管。晶体管4010、晶体管4011的电特性变动被抑制，所以在电性上是稳定的。因此，作为图9至图11所示的本实施方式的半导体装置，可以提供可靠性高的半导体装置。
设置在像素部4002中的晶体管4010电连接到显示面板中的显示元件。只要可以进行显示就对显示元件没有特别的限制，而可以使用各种各样的显示元件。
图9示出作为显示元件使用液晶元件的液晶显示装置的例子。在图9中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。另外，图9相当于图8B所示的显示装置使用液晶元件作为显示元件时的M-N的截面。
此外，附图标记4035是通过对绝缘膜选择性地进行蚀刻而形成的柱状间隔物，并且它是为控制液晶层4008的厚度(单元间隙)而设置的。另外，间隔物的形状不局限于柱状，例如还可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，还可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性材料的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。
此外，液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的固有电阻率的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。通过使用具有高纯度的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器，就足够了。
在本实施方式中使用的具有高纯度化的氧化物半导体膜的晶体管可以降低截止状态下的电流值(截止电流值)。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新操作的频度，所以可以得到抑制耗电量的效果。
此外，在本实施方式中使用的具有高纯度化的氧化物半导体膜的晶体管可以具有较高的场效应迁移率，所以可以进行高速操作。因此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高图像质量的图像。此外，由于上述晶体管可以在同一衬底上分别设置在驱动电路部、像素部中，所以可以削减液晶显示装置的零部件数。
液晶显示装置可以采用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面内转换)模式、FFS(Fringe Field Switching，边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell，轴对称排列微单元)模式、OCB(OpticalCompensated Birefringence，光学补偿双折射)模式、FLC(Ferroelectric LiquidCrystal，铁电性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。在此，垂直配向模式是指控制液晶显示面板的液晶分子的排列的方式的一种，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直配向)模式、PVA(PatternedVertical Alignment：图案化垂直取向)模式、ASV模式等。此外，也可以使用将像素(pixel)分成几个区域(子像素)，并且使分子在各个区域中分别倒向不同方向的称为多畴化或者多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、诸如偏振构件、延迟构件、抗反射构件等的光学构件(光学衬底)等。例如，可以使用偏振衬底以及延迟衬底获得圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，也可以作为背光灯利用多个发光电二极管(LED)来进行分时显示方式(场序制驱动方式)。通过应用场序制驱动方式，可以不使用滤色片地进行彩色显示。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色因素不局限于RGB(R对应红色，G对应绿色，B对应蓝色)的三种颜色。例如，也可以采用RGBW(W对应白色)、或者对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意，也可以按每个颜色因素的点使其显示区域的大小不同。但是，本发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以流过电流。并且，这些载流子(电子及空穴)重新结合，具有发光性的有机化合物形成激发状态，当从该激发状态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层进一步由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光。注意，这里作为发光元件使用有机EL元件进行说明。
为了取出从发光元件发射的光，发光元件的一对电极中的至少一个为透明的。并且，在衬底上形成晶体管及发光元件，发光元件可以具有任意下列结构：从与衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构。
图10示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。注意，发光元件4513的结构不限于图10所示的包括第一电极层4030、场致发光层4511、第二电极层4031的叠层结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。另外，图10相当于图8B所示的显示装置使用发光元件作为显示元件时的M-N的截面。
分隔壁4510使用有机绝缘材料或者无机绝缘材料形成。尤其优选的是，分隔壁4510在第一电极层4030上使用感光树脂材料形成为具有开口部，从而开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧碳等侵入发光元件4513中，可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514用于密封。如此，为了面板不暴露于外部空气，而优选使用气密性高且脱气少的保护薄膜(层叠薄膜、紫外线固化树脂薄膜等)、覆盖材料对面板进行封装(封入)。
作为填充材料4514，除了诸如氮或氩等惰性气体以外，还可以使用紫外线固化树脂、热固化树脂，并且，可以使用例如PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作为填充材料而使用氮，即可。
另外，如果需要，则可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，偏振片、圆偏振片可设置有防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来漫射反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供使电子墨水驱动的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并且，具有如下优点：与常规纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，有各种各样的形式。电泳显示装置包括分散在溶剂中的多个微胶囊，每个微胶囊包括具有正电荷的第一粒子和具有负电荷的第二粒子。通过对微胶囊施加电场，使微胶囊中的粒子沿彼此相反的方向移动，只显示集合在一侧的粒子的颜色。注意，第一粒子和第二粒子每个都包括染料，并且，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同(包括无色)。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应(dielectrophoretic effect)的显示器。
上述微囊分散在溶剂中的混合物被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，作为微囊中的第一粒子及第二粒子，可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些的材料的复合材料。
此外，作为电子纸，还可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将每个都涂为白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的取向，以进行显示。
图11示出半导体装置的一个方式的有源矩阵型电子纸。图11所示的电子纸是使用旋转球显示方式的显示装置的例子。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有具有黑色区域4615a及白色区域4615b并且在该黑色区域4615a及白色区域4615b的周围包括填充有液体的空洞4612的球形粒子4613，并且，球形粒子4613周围的空间填充有树脂等填充材料4614。第二电极层4031相当于公共电极(对置电极)。第二电极层4031电连接到公共电位线。
注意，在图9至图11中，作为第一衬底4001、第二衬底4006，除了玻璃衬底以外，还可以使用具有挠性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
绝缘层4021可以使用无机绝缘材料或者有机绝缘材料来形成。注意，当使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料时，适于用作平坦化绝缘膜。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如喷墨法)、丝网印刷、胶版印刷、辊涂法、帘涂法、刮刀涂布法等形成。
显示装置通过透过来自光源或显示元件的光来进行显示。因此，设置在透过光的像素部中的衬底、诸如绝缘膜、导电膜等的薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
作为第一电极层4030和第二电极层4031中的任一个，可以使用诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(以下表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料。
此外，第一电极层4030、第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等的金属、其合金或者其氮化物中的一种或多种来形成。
此外，由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用在实施方式1至实施方式3中例示的晶体管，可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
通过使用由实施方式1至实施方式3中的任何一个示出的作为一例的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图12A示出具有图像传感器功能的半导体装置的一例。图12A示出光电传感器的等效电路，而图12B示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管用符号“OS”表示。在图12A中，晶体管640和晶体管656是使用氧化物半导体膜的晶体管。
图12B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。在光电二极管602和晶体管640上设置有衬底613，粘合层608设置在它们之间。另外，在晶体管640上设置有绝缘膜631、第一层间绝缘层633以及第二层间绝缘层634。
另外，以与晶体管640的栅电极645a电连接的方式在与该栅电极645a相同的层中设置电极层645b。电极层645b通过设置在绝缘膜631及第一层间绝缘层633中的开口电连接到电极层641a。由于电极层641a与形成在第二层间绝缘层634上的电极层642电连接，并且电极层642通过电极层641a与栅电极645a电连接，所以光电二极管602与晶体管640电连接。
光电二极管602设置在第一层间绝缘层633上，并且光电二极管602具有如下结构：在形成在第一层间绝缘层633上的电极层641b和设置在第二层间绝缘层634上的电极层642之间从第一层间绝缘层633一侧按顺序层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。
在本实施方式中，作为晶体管640可以使用实施方式1、实施方式2或实施方式3中任一个所示的晶体管。由于晶体管640、晶体管656的电特性变动得到抑制而在电方面稳定，所以作为图12A和图12B所示的本实施方式的半导体装置可以提供可靠性高的半导体装置。
在此，例示一种pin型的光电二极管，其中层叠用作第一半导体层606a的具有p型的导电型的半导体层、用作第二半导体层606b的高电阻的半导体层(i型半导体层)、用作第三半导体层606c的具有n型的导电型的半导体层。
第一半导体层606a是p型半导体层，而可以由包含赋予p型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体源气体通过等离子体CVD法形成第一半导体层606a。作为半导体源气体，可以使用硅烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、化学气相沉积方法或溅射方法等。优选将第一半导体层606a的厚度设定为10nm以上且50nm以下。
第二半导体层606b是i型半导体层(本征半导体层)，可以由非晶硅膜形成。为了形成第二半导体层606b，通过等离子体CVD法，使用半导体源气体形成非晶硅膜。作为半导体源气体，可以使用硅烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相沉积法、溅射法等形成第二半导体层606b。优选将第二半导体层606b的厚度设定为200nm以上且1000nm以下。
第三半导体层606c是n型半导体层，可以由包含赋予n型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体源气体通过等离子体CVD法形成第三半导体层606c。作为半导体源气体，可以使用硅烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、化学气相沉积方法或溅射方法等。优选将第三半导体层606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体层606a、第二半导体层606b以及第三半导体层606c可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体(半非晶半导体，Semi AmorphousSemiconductor：SAS)形成。
在考虑吉布斯自由能时，微晶半导体属于介于非晶和单晶之间的中间亚稳态。也就是说，微晶半导体是具有热力学上稳定的第三状态的半导体并具有短程有序和晶格畸变。此外，柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅，其拉曼光谱位于比表示单晶硅的拉曼光谱的峰的520cm-1低的波数中。亦即，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。该半导体包含至少1at.％的氢或卤素，以终结悬空键。还有，使微晶硅包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，提高稳定性而得到优良的微晶半导体膜。
微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD装置形成。典型地，可利用用氢稀释SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等而获得的气体来形成该微晶半导体膜。此外，除了氢化硅和氢之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。在上述情况下，将氢对氢化硅的流量比设定为5:1至200:1，优选50:1至150:1，更优选100:1。再者，也可以在含硅的气体中混入诸如CH4、C2H6等的碳化氢气体、诸如GeH4、GeF4等的锗化气体、F2等。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体层侧上的表面用作光接收面时，pin光电二极管具有更好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光622转换为电信号的例子。此外，来自其导电型与光接收面上的半导体层的导电型相反的半导体层的光是干扰光，因此，具有所述相反导电型的半导体层上的电极层642优选由具有遮光性的导电膜形成。注意，替代地，可以使用n型半导体层侧的表面作为光接收面。
作为第一层间绝缘层633、第二层间绝缘层634，优选采用用作平坦化绝缘膜的绝缘层以减小表面粗糙度。第一层间绝缘层633和第二层间绝缘层634中的任一个例如可以使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等的有机绝缘材料形成。除了上述有机绝缘材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
可以使用绝缘材料，且根据该材料使用溅射法、旋涂法、浸渍法、喷涂法、液滴喷出法(例如喷墨法)、丝网印刷、胶版印刷、辊涂法、帘涂法、刮刀涂布法等来形成绝缘膜631、第一层间绝缘层633和第二层间绝缘层634中的任一个。
通过检测进入光电二极管602的光622，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
作为晶体管640，可以使用实施方式1、实施方式2或实施方式3所示的晶体管。包含如下氧化物半导体膜的晶体管的电特性变动得到抑制而在电方面稳定，该氧化物半导体膜是通过意图性地去除诸如氢、水分、羟基或氢化物(也称为氢化合物)等杂质而被高纯度化并通过氧掺杂处理等含有过剩的氧的氧化物半导体膜。因此，可以提供高可靠性的半导体装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合使用。
实施方式8
可将本说明书中公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视机或电视接收机)、用于计算机等的监视器、诸如数码相机、数码摄像机等的影像拍摄装置、数码相框、移动电话机(也称为手机、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下，对具备在上述其他实施方式中说明的液晶显示装置的电子设备的例子进行说明。
图13A示出电子书阅读器(也称为e书阅读器)，可以具有框体9630、显示部9631、操作键9632、太阳能电池9633以及充放电控制电路9634。图13A所示的电子书阅读器可以具有如下功能：在显示部上显示各种各样的信息(例如静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑；通过各种各样的软件(程序)控制处理等。另外，在图13A中，充放电控制电路9634具有蓄电池9635和DCDC转换器(以下简称为转换器)9636。通过将任意前述实施方式所示的半导体装置应用于显示部9631，可以提供高可靠性电子书阅读器。
通过采用图13A所示的结构，当将半透过型液晶显示装置或反射型液晶显示装置用于显示部9631时，可以预料电子书阅读器在较明亮的情况下也被使用，所以可以高效地进行利用太阳能电池9633的发电以及对蓄电池9635的充电，所以是优选的。另外，太阳能电池9633是优选的，因为它可以适当地设置在框体9630的空间(表面或背面)而高效地进行蓄电池9635的充电。另外，当作为电池9635使用锂离子电池时，有可以谋求实现小型化等的优点。
此外，参照图13B所示的方框图说明图13A所示的充放电控制电路9634的结构及工作。图13B示出太阳能电池9633、蓄电池9635、转换器9636、转换器9637、开关SW1至SW3、显示部9631，并且，蓄电池9635、转换器9636、转换器9637、开关SW1至SW3相当于充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的实例。利用转换器9636对太阳能电池所发的电力进行升压或降压，从而该电力具有用来对蓄电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时，使开关SW1导通，并且，利用转换器9637将该电力升压或降压到显示部9631所需要的电压。此外，当不进行显示部9631上的显示时，使SW1截止并使SW2导通，从而可以对蓄电池9635进行充电。
接着，说明在不利用外光使太阳能电池9633发电时的工作的实例。通过使SW3导通并且利用转换器9637对蓄电池9635所蓄的电力进行升压或降压。并且，当来自蓄电池9635的电力用于显示部9631的工作。
注意，虽然作为充电手段的一例而示出太阳能电池9633，但是也可以利用其他手段对蓄电池9635进行充电。此外，也可以组合太阳能电池9633和其他充电手段进行充电。
图14A示出笔记本个人计算机，包括主体3001、框体3002、显示部3003以及键盘3004等。通过将任意前述实施方式所示的半导体装置应用于显示部3003，可以提供高可靠性笔记本个人计算机。
图14B示出便携式信息终端(PDA)，在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外，还具备作为操作附件的触屏笔3022。通过将任意上述实施方式所示的半导体装置应用于显示部3023，可以提供高可靠性便携式信息终端(PDA)。
图14C示出电子书阅读器的一个例子。例如，电子书阅读器2700包括两个框体，即框体2701及框体2703。框体2701及框体2703由铰链2711组合，从而可以以铰链2711为轴进行开闭工作。通过采用这种结构，可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707可以显示一幅图像或不同图像。在不同图像显示在不同显示部的结构中，例如在右边的显示部(图14C中的显示部2705)中可以显示文字，而在左边的显示部(图14C中的显示部2707)中可以显示图像。通过将任意前述实施方式所示的半导体装置应用于显示部2705和显示部2707，可以提供高可靠性电子书阅读器2700。
此外，在图14C中示出框体2701具备操作部等的例子。例如，在框体2701中具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，在与框体的其上设置显示部的表面上可以设置键盘、指向装置等。另外，也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用能够以无线的方式收发信息的结构。通过无线通信，可以从电子书服务器购买和下载所希望的书籍数据等。
图14D示出移动电话，其包括框体2800及框体2801的两个框体。框体2801具备显示面板2802、扬声器2803、麦克风2804、指向装置2806、摄像透镜2807、外部连接端子2808等。此外，框体2800具备对移动电话进行充电的太阳能电池单元2810、外部储存器槽2811等。另外，在框体2801内组装有天线。通过将任意前述实施方式所示的半导体装置应用于显示面板2802，可以提供高可靠性移动电话。
另外，显示面板2802具备触摸屏，图14D使用虚线示出作为图像而被显示出来的多个操作键2805。另外，还安装有用来将由太阳能电池单元2810输出的电压升压到各电路所需的足够高的电压的升压电路。
显示面板2802根据使用方式适当地改变显示的方向。另外，由于在与显示面板2802同一面上设置摄像透镜2807，所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话，还可以进行可视通话、录音、播放声音等。再者，滑动框体2800和框体2801而可以处于如图14D那样的展开状态和重叠状态，所以可以实现适于携带的小型化。
外部连接端子2808可以与AC适配器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机等的数据通讯。另外，通过将记录介质插入外部储存器槽2811中，可以对应于更大量数据的保存及移动。
另外，除了上述功能以外，还可以提供红外线通信功能、电视接收功能等。
图14E示出数码摄像机，其包括主体3051、显示部A 3057、取景器3053、操作开关3054、显示部B 3055以及蓄电池3056等。通过将上述实施方式中任一个所示的半导体装置应用于显示部A 3057及显示部B 3055，可以提供高可靠性数码摄像机。
图14F示出电视装置的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。通过将任意前述实施方式所示的半导体装置应用于显示部9603，可以提供高可靠性电视装置9600。
可以通过利用框体9601所具备的操作开关或另行提供的遥控操作机进行电视装置9600的操作。或者，也可以采用在遥控操作机中设置显示部的结构，该显示部显示从该遥控操作机输出的信息。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合使用。
本申请基于2010年4月23日提交的日本专利申请No.2010-100241，其全部内容通过引用合并于此。

Claims (11)

1.一种半导体装置的制造方法，该方法包括如下步骤：
在单晶半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜上形成氧化物半导体膜；
在惰性气体中然后在含有氧的气体中加热所述氧化物半导体膜；
用干蚀刻或湿蚀刻处理所加热的氧化物半导体膜；以及
在惰性气体中加热所处理的氧化物半导体膜。
2.一种半导体装置的制造方法，该方法包括如下步骤：
在第一晶体管上形成第二晶体管，所述第二晶体管的形成包括：
在所述第一晶体管上形成第一绝缘膜；
在所述第一绝缘膜上形成氧化物半导体膜；
在惰性气体中然后在含有氧的气体中加热所述氧化物半导体膜；
用干蚀刻或湿蚀刻处理所加热的氧化物半导体膜；以及
在惰性气体中加热所处理的氧化物半导体膜，
其中，所述第一晶体管包括单晶半导体衬底中的沟道形成区。
3.根据权利要求1或2所述的方法，其中所述氧化物半导体膜的形成在200℃以上且400℃以下的温度进行。
4.根据权利要求1或2所述的方法，其中在处理之前加热所述氧化物半导体膜的步骤在250℃以上且650℃以下的温度进行。
5.根据权利要求1或2所述的方法，其中所述惰性气体是氮气。
6.根据权利要求1或2所述的方法，其中加热所处理的氧化物半导体膜的步骤在250℃以上且650℃以下的温度进行。
7.根据权利要求1或2所述的方法，还包括：
在形成所述氧化物半导体膜之前，平坦化所述第一绝缘膜。
8.根据权利要求1或2所述的方法，还包括：
在加热所处理的氧化物半导体膜之后，在所述氧化物半导体膜上形成栅极绝缘膜；以及
在所述栅极绝缘膜上形成栅电极。
9.根据权利要求8所述的方法，还包括：
在形成所述栅电极之后进行加热。
10.根据权利要求1或2所述的方法，其中在处理之前加热所述氧化物半导体膜的步骤的进行使得氧被添加到所述氧化物半导体膜。
11.根据权利要求1或2所述的方法，其中加热所处理的氧化物半导体膜的步骤的进行使得氧被添加到所述氧化物半导体膜。
CN201510710998.9A 2010-04-23 2011-03-30 半导体装置的制造方法 Expired - Fee Related CN105321961B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-100241 2010-04-23
JP2010100241 2010-04-23
CN201180020385.2A CN102859703B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180020385.2A Division CN102859703B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN105321961A CN105321961A (zh) 2016-02-10
CN105321961B true CN105321961B (zh) 2018-10-02

Family

ID=44816147

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201510710998.9A Expired - Fee Related CN105321961B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法
CN201510155886.1A Expired - Fee Related CN104851810B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法
CN201180020385.2A Active CN102859703B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法
CN201310337883.0A Active CN103500709B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201510155886.1A Expired - Fee Related CN104851810B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法
CN201180020385.2A Active CN102859703B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法
CN201310337883.0A Active CN103500709B (zh) 2010-04-23 2011-03-30 半导体装置的制造方法

Country Status (7)

Country Link
US (5) US8530289B2 (zh)
JP (6) JP5798364B2 (zh)
KR (5) KR101854421B1 (zh)
CN (4) CN105321961B (zh)
DE (2) DE112011106082B3 (zh)
TW (3) TWI419209B (zh)
WO (1) WO2011132529A1 (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR102106460B1 (ko) 2009-07-03 2020-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102859704B (zh) 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102434906B1 (ko) 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102790068B (zh) * 2012-07-26 2014-10-22 北京京东方光电科技有限公司 一种传感器的制造方法
CN102790062B (zh) * 2012-07-26 2016-01-27 北京京东方光电科技有限公司 一种传感器的制造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI593025B (zh) * 2013-01-30 2017-07-21 半導體能源研究所股份有限公司 氧化物半導體層的處理方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP5920275B2 (ja) * 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6446258B2 (ja) 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
WO2015134904A1 (en) 2014-03-06 2015-09-11 The Regents Of The University Of Michigan Field effect transistor memory device
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
WO2015159179A1 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
DE112015003266T5 (de) * 2014-07-15 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101562932B1 (ko) 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
DE112015005339T5 (de) 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Modul und elektronisches Gerät
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6398000B2 (ja) 2014-12-16 2018-09-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板
JP6698549B2 (ja) * 2014-12-18 2020-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN107851667B (zh) * 2015-06-04 2021-03-23 夏普株式会社 有源矩阵基板
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN107526226B (zh) * 2017-07-25 2020-07-03 江苏繁华玻璃股份有限公司 一种组合型调光玻璃复合窗及其制备方法
KR20210027635A (ko) 2019-08-29 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN110828379A (zh) * 2019-10-15 2020-02-21 深圳大学 一种薄膜晶体管的制造方法、薄膜晶体管及显示面板
US11669709B2 (en) * 2020-03-02 2023-06-06 Avery Dennison Retail Information Services Llc Controlled energy adsorption by self-limiting heating for curing processes
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
CN114597276B (zh) * 2022-03-08 2023-01-31 晟高发新能源发展(江苏)有限公司 一种晶体硅太阳能电池组件制造加工设备及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2721157B2 (ja) 1987-03-26 1998-03-04 株式会社東芝 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03278466A (ja) 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10313114A (ja) 1997-05-14 1998-11-24 Nec Corp 半導体装置の製造方法
JPH10335325A (ja) 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4581159B2 (ja) 1998-10-08 2010-11-17 ソニー株式会社 半導体装置およびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6607948B1 (en) 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4462775B2 (ja) 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI281690B (en) 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101315282B1 (ko) 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP5248063B2 (ja) 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US7858495B2 (en) 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) * 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010087300A (ja) 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5431707B2 (ja) 2008-10-27 2014-03-05 中特建機株式会社 シャーシ上下荷台式トレーラ
JP5066122B2 (ja) 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法
KR102106460B1 (ko) 2009-07-03 2020-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101921047B1 (ko) 2010-03-26 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102859704B (zh) 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102434906B1 (ko) 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
TW201201259A (en) 2012-01-01
TWI539498B (zh) 2016-06-21
KR20130094195A (ko) 2013-08-23
JP5750174B2 (ja) 2015-07-15
JP5128001B2 (ja) 2013-01-23
CN104851810B (zh) 2018-08-28
JP6306674B2 (ja) 2018-04-04
DE112011106082B3 (de) 2019-05-16
KR101332374B1 (ko) 2013-11-22
WO2011132529A1 (en) 2011-10-27
CN105321961A (zh) 2016-02-10
TW201628069A (zh) 2016-08-01
US9099499B2 (en) 2015-08-04
JP2011243974A (ja) 2011-12-01
KR101754380B1 (ko) 2017-07-05
JP2016015500A (ja) 2016-01-28
JP5798364B2 (ja) 2015-10-21
JP2013009000A (ja) 2013-01-10
US20150072472A1 (en) 2015-03-12
US20140170809A1 (en) 2014-06-19
US8669148B2 (en) 2014-03-11
US20110263084A1 (en) 2011-10-27
CN102859703B (zh) 2015-12-02
JP5634634B2 (ja) 2014-12-03
CN103500709B (zh) 2015-09-23
US8530289B2 (en) 2013-09-10
DE112011101395B4 (de) 2014-10-16
TWI419209B (zh) 2013-12-11
KR20180043856A (ko) 2018-04-30
TWI629714B (zh) 2018-07-11
CN104851810A (zh) 2015-08-19
JP2014135496A (ja) 2014-07-24
KR101689378B1 (ko) 2016-12-26
KR20130085063A (ko) 2013-07-26
CN103500709A (zh) 2014-01-08
US9245983B2 (en) 2016-01-26
DE112011101395T5 (de) 2013-01-31
JP2014199931A (ja) 2014-10-23
KR101974927B1 (ko) 2019-05-03
US8895377B2 (en) 2014-11-25
US20150287813A1 (en) 2015-10-08
KR20160139058A (ko) 2016-12-06
CN102859703A (zh) 2013-01-02
KR20170080716A (ko) 2017-07-10
TW201403689A (zh) 2014-01-16
KR101854421B1 (ko) 2018-05-03
JP2017055136A (ja) 2017-03-16
US20130330877A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
CN105321961B (zh) 半导体装置的制造方法
CN106057907B (zh) 半导体装置的制造方法
JP6342053B2 (ja) 半導体装置の作製方法
CN102870219B (zh) 半导体装置的制造方法
JP6310978B2 (ja) 半導体装置の作製方法
CN105390402B (zh) 半导体装置及半导体装置的制造方法
CN105931967B (zh) 半导体装置的制造方法
TWI624877B (zh) 半導體裝置之製造方法
CN103066126B (zh) 半导体装置
US8753928B2 (en) Method of manufacturing semiconductor device
CN103035735B (zh) 半导体装置及半导体装置的制造方法
JP2019071451A (ja) 半導体装置
CN102738002B (zh) 半导体装置的制造方法
JP2016157959A (ja) 半導体装置の作製方法
CN107507805A (zh) 半导体装置以及半导体装置的制造方法
CN107403808A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181002

Termination date: 20210330

CF01 Termination of patent right due to non-payment of annual fee