KR101490148B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101490148B1
KR101490148B1 KR1020147019067A KR20147019067A KR101490148B1 KR 101490148 B1 KR101490148 B1 KR 101490148B1 KR 1020147019067 A KR1020147019067 A KR 1020147019067A KR 20147019067 A KR20147019067 A KR 20147019067A KR 101490148 B1 KR101490148 B1 KR 101490148B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
electrode
layer
thin film
wiring
Prior art date
Application number
KR1020147019067A
Other languages
English (en)
Other versions
KR20140094655A (ko
Inventor
순페이 야마자키
켄고 아키모토
시게키 고모리
히데키 우치
토모야 후타무라
다카히로 가사하라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140094655A publication Critical patent/KR20140094655A/ko
Application granted granted Critical
Publication of KR101490148B1 publication Critical patent/KR101490148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

보호 회로는 게이트 전극, 상기 게이트 전극을 피복하는 게이트 절연층, 상기 게이트 절연층 위의 상기 게이트 전극과 중첩하는 제 1 산화물 반도체층 및 단부가 상기 제 1 산화물 반도체층 위의 상기 게이트 전극과 중첩하고 도전층과 제 2 산화물 반도체층이 적층된 제 1 배선층과 제 2 배선층을 포함하는 비선형 소자를 포함한다. 상기 게이트 절연층 위에서, 상이한 특성을 갖는 산화물 반도체층이 서로 접합됨으로써 쇼트키 접합에 비하여 안정한 동작이 실행될 수 있다. 그러므로, 접합 누출이 저감되고 상기 비선형 소자의 특성이 향상될 수 있다.

Description

표시 장치{Display device}
본 발명은 산화물 반도체를 포함하는 표시 장치에 관한 것이다.
유리 기판과 같은 평면 위에 형성되는 박막 트랜지스터는 액정 표시 장치에서 전형적으로 볼 수 있듯이, 비정질 실리콘이나 다결정 실리콘을 사용하여 제조된다. 비정질 반도체를 사용하여 제조된 박막 트랜지스터는 낮은 전계 효과 이동도를 갖지만, 이러한 트랜지스터는 대면적으로 유리 기판 위에 형성될 수 있다. 한편, 결정성 실리콘을 사용하여 제조된 박막 트랜지스터는 높은 전계 효과 이동도를 가지지만, 레이저 어닐링과 같은 결정화 공정이 필요하여 이러한 트랜지스터는 항상 대면적 유리 기판에 적합하지는 않다.
이와 같은 점에서, 산화물 반도체를 사용하여 박막 트랜지스터를 제조하고 이러한 트랜지스터를 전자 장치 또는 광학 장치에 적용하는 기술이 주목된다. 예를 들어, 특허 문헌 1과 특허 문헌 2는 산화물 반도체와 같은 산화아연(ZnO) 또는 In-Ga-Zn-O 기반 산화물 반도체를 사용하여 박막 트랜지스터를 제조하고 이러한 트랜지스터가 화상 표시 장치의 스위칭 소자 등으로 사용되는 기술을 개시하고 있다.
일본공개특허출원 제 2007-123861호 일본공개특허출원 제 2007-96055호
채널 형성 영역이 산화물 반도체를 사용하여 형성된 박막 트랜지스터는 다음과 같은 특성을 갖는다: 동작 속도가 비정질 실리콘을 포함하는 박막 트랜지스터보다 빠르고 제조 공정이 다결정 실리콘을 포함하는 박막 트랜지스터보다 간단하다. 즉, 산화물 반도체의 사용은 300℃ 이하의 낮은 온도에서도 높은 전계 효과 이동도를 갖는 박막 트랜지스터를 제조하는 것을 가능하게 한다.
작동 특성에서 우수하고 낮은 온도에서 제조가 가능한 산화물 반도체를 포함하는 표시 장치의 특징을 이용하기 위해서는, 적합한 구조를 갖는 보호 회로 등이 필요하다. 게다가 산화물 반도체를 포함하는 상기 표시 장치의 신뢰도를 확보하는 것이 중요하다.
본 발명의 실시 형태의 목적은 보호 회로로서 적합한 구조를 제공하는 것이다.
산화물 반도체에 부가하여 절연막과 도전막을 적층하여 제조된 다양한 목적의 표시 장치에서, 본 발명의 실시 형태의 목적은 보호 회로의 기능을 향상시키고 동작을 안정화하는 것이다.
본 발명의 일 실시 형태는 보호 회로가 산화물 반도체를 포함하는 비선형 소자를 사용하여 형성된 표시 장치이다. 이러한 비선형 소자는 산소 함유량이 상이한 산화물 반도체의 조합을 포함한다.
본 발명의 일 예시적 실시 형태는 절연 표면을 갖는 기판 위에 서로 교차하도록 제공된 주사선들과 신호선들과 화소 전극들이 매트릭스형으로 배치되는 화소부, 및 화소부 외측 영역에 산화물 반도체로 형성된 비선형 소자를 포함하는 표시 장치이다. 화소부는 채널 형성 영역이 제 1 산화물 반도체층에 형성된 박막 트랜지스터를 포함한다. 상기 화소부내의 상기 박막 트랜지스터는 상기 주사선에 접속된 게이트 전극, 상기 신호선에 접속되고 상기 제 1 산화물 반도체층과 접하는 제 1 배선층, 및 상기 화소 전극과 접속되고 상기 제 1 산화물 반도체층과 접하는 제 2 배선층을 포함한다. 또한, 상기 비선형 소자는 상기 기판의 주변에 배설되는 신호 입력 단자와 상기 화소부 사이에 설치된다. 상기 비선형 소자는 상기 게이트 전극, 상기 게이트 전극을 피복하는 게이트 절연층, 상기 게이트 절연층 위에 상기 게이트 전극과 중첩하는 상기 제 1 산화물 반도체층 및 단부가 상기 제 1 산화물 반도체층 위에서 상기 게이트 전극과 중첩하고 도전층과 제 2 산화물 반도체층이 적층된 한 쌍의 상기 제 1 배선층과 상기 제 2 배선층을 포함한다. 상기 비선형 소자의 상기 게이트 전극은 상기 주사선 또는 상기 신호선에 접속되고 상기 비선형 소자의 상기 제 1 배선층 또는 상기 제 2 배선층은 상기 게이트 전극이 상기 제 1 배선층 또는 상기 제 2 배선층에 상기 게이트 전극의 전위가 인가되도록 제 3 배선층을 통하여 상기 게이트 전극에 접속된다.
본 발명의 일 실시 형태는 서로 교차하도록 절연 표면을 가지는 기판 위에 제공된 주사선 및 신호선, 매트릭스형으로 배치된 화소 전극을 포함하는 화소부, 및 상기 화소부 외부의 영역 내에 있는 보호 회로를 포함하는 표시 장치이다. 상기 화소부는 채널 형성 영역이 제 1 산화물 반도체 내에 형성된 박막 트랜지스터를 포함한다. 상기 화소부의 상기 박막 트랜지스터는 상기 주사선에 접속되는 게이트 전극, 상기 신호선에 접속되고 상기 제 1 산화물 반도체층과 접하는 제 1 배선층, 및 상기 화소 전극에 접속되고 상기 제 1 산화물 반도체층에 접하는 제 2 배선층을 포함한다. 상기 화소부 외부의 상기 영역 내에는, 상기 주사선과 공통 배선을 서로 접속하기 위한 보호 회로 및 상기 신호선과 공통 배선을 서로 접속하기 위한 보호 회로가 제공된다. 상기 보호 회로는 상기 게이트 전극, 상기 게이트 전극을 덮고 있는 게이트 절연층, 상기 게이트 절연층 위에 상기 게이트 전극과 중첩하는 상기 제 1 산화물 반도체층, 및 그 단부가 상기 제 1 산화물 반도체층 위의 상기 게이트 전극과 중첩하고 도전층과 제 2 산화물 반도체층이 적층된 제 1 배선층 및 제 2 배선층을 포함하는 비선형 소자를 포함한다. 또한, 상기 비선형 소자의 게이트 전극과 상기 제 1 배선층 또는 제 2 배선층이 제 3 배선층을 통해 접속된다.
여기서, 상기 제 1 산화물 반도체층은 상기 제 2 산화물 반도체층보다 높은 농도로 산소를 포함한다. 즉, 상기 제 1 산화물 반도체층이 산소-과잉형(oxygen-excess type)이고, 반면 상기 제 2 반도체층은 산소-결핍형(oxygen-deficiency type)이다. 상기 제 1 산화물 반도체층은 상기 제 2 산화물 반도체층보다 낮은 전기 전도도를 갖는다. 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층은 비단결정 구조를 가지며, 적어도 비정질 성분을 포함한다. 게다가, 상기 제 2 산화물 반도체층은 몇몇 경우에 비정질 구조에 나노크리스탈을 포함한다.
본 명세서에서 "제 1" 및 "제 2"와 같은 서수는 편의를 위해 사용되며 단계의 순서나 층들의 적층 순서를 의미하지 않는다. 또한, 본 명세서에서 상기 서수는 발명을 특정하는 특정 명칭을 의미하지 않는다.
본 발명의 일 실시 형태에 따라, 보호 회로에 적합한 구조를 갖는 표시 장치는 산화물 반도체를 포함하는 비선형 소자로 상기 보호 회로를 형성함으로써 제공될 수 있다. 상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이의 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합되는 상기 영역의 제공은 금속 배선만을 사용하는 경우와 비교하여 안정한 동작을 허용한다. 따라서, 상기 보호 회로의 기능이 개선되고 동작이 안정하게 이루어질 수 있다.
도 1은 표시 장치의 신호 입력 단자, 주사선, 신호선 및 비선형 소자를 포함하는 보호 회로와 화소부 사이의 위치 관계를 도시하는 도면.
도 2는 보호 회로의 일예를 도시하는 도면.
도 3은 보호 회로의 일예를 도시하는 도면.
도 4a 및 도 4b는 보호 회로의 일예를 도시한 평면도.
도 5a 및 도 5b는 보호 회로의 일예를 도시한 단면도.
도 6a 및 도 6b는 보호 회로의 일예를 도시한 평면도.
도 7a 및 도 7b는 보호 회로의 일예를 도시한 평면도.
도 8a 내지 도 8c는 보호 회로를 제조하는 공정을 도시한 단면도.
도 9a 내지 도 9c는 보호 회로를 제조하는 공정을 도시한 단면도.
도 10은 전자 종이의 단면도.
도 11a 및 11b는 각각 반도체 장치의 블록도.
도 12는 주사선 구동회로의 구성을 도시하는 도면.
도 13은 신호선 구동회로의 동작의 타이밍 차트.
도 14는 신호선 구동회로의 동작의 타이밍 차트.
도 15는 시프트 레지스터의 구성을 도시한 도면.
도 16은 도 14의 플립-플랍의 접속 구성을 도시하는 도면.
도 17a-1 및 도 17a-2는 상면도이고 도 17b는 단면도이고, 이는 실시 형태 6의 반도체 장치를 도시하는 도면.
도 18은 실시 형태 6의 반도체 장치를 도시한 단면도.
도 19는 실시 형태 7의 반도체 장치의 화소의 등가 회로를 도시하는 도면.
도 20a 내지 도 20c는 각각 실시 형태 7의 반도체 장치를 도시하는 도면.
도 21a는 상면도이고 도 21b는 단면도이며, 이는 실시 형태 7의 반도체 장치를 도시하는 도면.
도 22a 및 도 22b는 전자 종이의 응용의 일예를 도시하는 도면.
도 23은 전자 북의 일예를 도시하는 외관도.
도 24a는 텔레비젼 세트의 일예의 외관도이고 도 24b는 디지털 포토 프레임의 일예의 외관도.
도 25a 및 도 25b는 게임기의 일예를 도시한 외관도.
도 26은 휴대전화기의 일예를 도시한 외관도.
도 27은 보호 회로의 일예를 도시한 단면도.
이하, 본 발명의 실시 형태는 도면을 참조하여 이하 설명된다. 본 발명은 이하의 설명에 제한되지 않으며 모드와 상세 사항이 본 발명의 범위와 사상으로부터 벗어나지 않고 다양하게 변경될 수 있다는 것을 당업자에 의해 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시 형태에서 설명에 제한되어 해석되지 않아야 할 것이다. 모든 도면에서 동일한 부분을 나타내는 도면부호는 이하 설명될 본 발명의 구조에서 공통으로 사용된다.
(실시 형태 1)
실시 형태 1에서, 화소부와 상기 화소부 주변에 위치한 비선형 소자를 포함하는 보호 회로를 포함하는 표시 장치의 일예가 도면을 참조하여 설명된다.
도 1은 표시 장치의 신호 입력 단자, 주사선, 신호선 및 비선형 소자를 포함하는 보호 회로와 화소부 사이의 위치 관계를 도시한다. 절연 표면을 갖는 기판(10) 위에, 주사선(13)과 신호선(14)은 서로 교차하여 화소부(17)를 형성한다.
상기 화소부(17)는 매트릭스형으로 배치된 복수의 화소(18)를 포함한다. 상기 화소(18)는 상기 주사선(13)과 상기 신호선(14)과 접속되는 화소 트랜지스터(19)와 유지 용량부(20) 및 화소 전극(21)을 포함한다.
여기서 설명되는 상기 화소 구성에서, 상기 유지 용량부(20)의 하나의 전극은 상기 화소 트랜지스터(19)에 접속되고, 나머지 전극은 용량선(22)에 접속된다. 게다가, 상기 화소 전극(21)은 표시 소자(액정 소자, 발광 소자 또는 콘트라스트 매체(전자 잉크)와 같은)를 구동하는 하나의 전극을 형성한다. 이러한 표시 소자의 나머지 전극은 공통 단자(23)에 접속된다.
보호 회로는 상기 화소부(17)와 단자(11) 및 단자(12) 사이에 놓인다. 실시 형태 1에서, 복수의 보호 회로가 제공된다. 그러므로, 비록 정전기 등에 의한 서지 전압이 상기 주사선(13), 신호선(14) 및 용량 버스선(27)에 인가되더라도, 상기 화소 트랜지스터(19) 등은 단락되지 않는다. 따라서, 상기 보호 회로는 서지 전압이 인가되는 경우 공통 배선(29) 또는 공통 배선(28)에 전하를 방출하는 구조를 갖는다.
실시 형태 1에서, 보호 회로(24)는 상기 주사선(13)측에 놓이고, 보호 회로(25)는 신호선(14)측에 놓이고, 보호 회로(26)는 상기 용량 버스선(27)에 놓인다. 말할 것도 없이 상기 보호 회로의 구성은 이에 한정되는 것은 아니다.
도 2는 상기 보호 회로의 일예를 도시한다. 이 보호 회로는 상기 주사선(13)에 대하여 평행하게 배치된 비선형 소자(30) 및 비선형 소자(31)을 포함한다. 상기 비선형 소자(30)와 비선형 소자(31) 각각은 다이오드와 같은 2-단자 소자 또는 트랜지스터와 같은 3-단자 소자를 포함한다. 예를 들어, 비선형 소자는 상기 화소부의 상기 화소 트랜지스터와 동일한 단계를 통해 형성될 수 있다. 예를 들어, 다이오드와 유사한 특성이 상기 비선형 소자의 드레인 단자와 게이트 단자를 접속함으로써 성취될 수 있다.
상기 비선형 단자(30)의 제 1 단자(게이트)와 제 3 단자(드레인)는 상기 주사선(13)에 접속되고, 제 2 단자(소스)는 상기 공통 배선(29)에 접속된다. 상기 비선형 단자(31)의 제 1 단자(게이트)와 제 3 단자(드레인)는 상기 공통 배선(29)에 접속된, 제 2 단자(소스)는 상기 주사선(13)에 접속된다. 즉, 도 2에 도시된 상기 보호 회로는 정류 방향이 서로 반대이고 상기 주사선(13)과 상기 공통 배선(29)이 서로 접속하는 두 개의 트랜지스터를 포함한다. 다른 말로는, 상기 주사선(13)과 상기 공통 배선(29) 사이에 정류 방향이 상기 주사선(13)으로부터 상기 공통 배선(19)으로 향하는 상기 트랜지스터와 정류 방향이 상기 공통 배선(29)으로부터 상기 주사선(13)으로 향하는 상기 트랜지스터를 접속한 구성이다.
도 2에 도시된 상기 보호 회로에서, 상기 주사선(13)이 정전기 등에 의해 상기 공통 배선(29)에 대하여 양 또는 음전하를 띠는 경우, 전류는 전하를 없애는 방향으로 흐른다. 예를 들어, 상기 주사선(13)이 양으로 대전된 경우, 전류를 상기 양전하가 상기 공통 배선(29)으로 방출되는 방향으로 흐른다. 이러한 동작때문에, 상기 전하를 띠는 주사선(13)에 접속된 상기 화소 트랜지스터(19)의 임계 전압에서 시프트 또는 정전 파괴가 방지될 수 있다. 게다가, 상기 대전된 주사선(13)과 그 사이에 절연층을 갖는 상기 대전된 주사선(13)과 교차하는 다른 배선 사이에 있는 상기 절연막의 절연 파괴를 방지할 수 있다.
도 2에서, 제 1 단자(게이트)가 상기 주사선(13)에 접속되는 상기 비선형 소자(30)와 제 1 단자(게이트)가 상기 공통 배선(29)에 접속되는 상기 비선형 소자(31) 한 쌍이 사용된다; 즉, 상기 비선형 소자(30)와 상기 비선형 소자(31)의 정류 방향은 서로 반대이다. 상기 공통 배선(29)과 상기 주사선(13)은 각 비선형 소자의 상기 제 2 단자(소스)와 상기 제 3 단자(드레인)을 통해 접속된다; 즉, 상기 비선형 소자(30)와 상기 비선형 소자(31)는 평행하다. 다른 구조로서, 비선형 소자가 평행 접속에 더 추가될 수 있으며, 이로써 상기 보호 회로의 동작 안정성이 향상될 수 있다. 예를 들어, 도 3은 비선형 소자(30a)와 비선형 소자(30b), 비선형 소자(31a) 및 상기 비선형 소자(31b)를 포함하고, 상기 주사선(13)과 상기 공통 배선(29) 사이에 놓인 보호 회로를 도시한다. 이러한 보호 회로는 총 4 개의 비선형 소자를 포함한다.: 각각의 제 1 단자(게이트)가 상기 공통 배선(29)에 접속된 2 개의 비선형 소자(30b 및 31b) 및 각각의 제 1 단자(게이트)가 상기 주사선(13)에 접속된 2 개의 비선형 소자(30a 및 31a). 즉, 두 쌍의 비선형 소자는 상기 공통 배선(29)과 상기 주사선(13) 사이에서 접속되고, 각 쌍은 두 개의 비선형 소자를 포함하여, 그들의 정류 방향은 서로 반대이다. 다른 말로는, 상기 주사선(13)과 상기 공통 배선(29) 사이에, 그 정류 방향이 상기 주사선(13)으로부터 상기 공통 배선(29)으로 향하는 2 개의 트랜지스터와 그 정류 방향이 상기 공통 배선(29)으로부터 상기 주사선(13)으로 향하는 2 개의 트랜지스터가 있다. 상기 공통 배선(29)과 상기 주사선(13)이 이 방식에서 4 개의 비선형 소자와 서로 접속되는 경우, 서지 전압이 상기 주사선(13)에 인가되고 또한 상기 공통 배선(29)이 정전기 등에 의해 대전되더라도 상기 주사선(13)을 통해 직접 흐르는 전하를 방지할 수 있다. 도 6a는 4 개의 비선형 소자(740a, 740b, 740c, 740d)는 기판 위에 배치하는 일예를 도시하고 도 6b는 그 등가 회로도이다. 여기서, 도면부호 650과 651은 각각 주사선과 공통 배선을 나타낸다.
도 7a는 기판 위의 홀수의 비선형 소자를 사용하여 형성된 보호 회로의 일예를 도시하고, 도 7b는 그 등가 회로도이다. 이러한 회로에서, 비선형 소자(730b)와 비선형 소자(730a)는 스위칭 소자로서 비선형 소자(730c)에 접속된다. 이 방식에서 비선형 소자의 직렬 접속에 의해, 상기 보호 회로의 상기 비선형 소자에 인가되는 순간 부하가 분산될 수 있다. 여기서, 도면부호 650 및 651은 각각 주사선과 공통 배선을 나타낸다.
도 2는 상기 주사선(13) 측상에 놓인 상기 보호 회로를 도시한다; 그러나, 유사한 구성을 갖는 보호 회로는 상기 신호선(14)측 상에 놓일 수도 있다.
도 4a는 보호 회로의 일예를 도시한 평면도이고 도 4b는 그 등가 회로도이다. 도 5a 및 도 5b는 도 4a의 선 Q1-Q2를 따라 절취된 단면도이다. 상기 보호 회로의 구성예는 도 4a 및 도 4b와 도 5a 및 도 5b를 참조하여 이하 설명된다.
비선형 소자(170a)와 비선형 소자(170b)는 게이트 전극(101)과 게이트 전극(16)을 포함하고, 각각은 상기 주사선(13)과 동일한 층을 사용하여 형성된다. 게이트 절연층(102)은 상기 게이트 전극(101)과 상기 게이트 전극(16) 위에 형성된다. 제 1 산화물 반도체층(103)은 상기 게이트 절연층(102) 위에 형성되고, 제 1 배선층(38)과 제 2 배선층(39)은 상기 게이트 전극(101) 위에 각각 대면하도록 놓인다. 상기 게이트 절연층(102)은 산화실리콘 또는 산화알루미늄과 같은 산화물로 형성된다. 상기 비선형 소자(170a) 및 상기 비선형 소자(170b)는 주요부에서 동일한 구성을 갖는다.
상기 제 1 산화물 반도체층(103)은 그 사이에 상기 게이트 절연막을 갖고, 상기 제 1 배선층(38)과 서로 대향하는 상기 제 2 배선층(39)의 아래에 놓여서 상기 게이트 전극(101)을 피복하도록 제공된다. 즉, 상기 제 1 산화물 반도체층(103)은 상기 게이트 전극(101)과 중첩하고 상기 게이트 절연층(102)의 상면과 제 2 산화물 반도체층(104a, 104b)의 하면에 접한다. 여기서, 상기 제 1 배선층(38)은 상기 제 2 산화물 반도체층(104a)과 상기 도전층(105a)이 상기 제 1 산화물 반도체층(103) 측으로부터 순서대로 적층되는 구성을 갖고, 상기 제 2 배선층(39)은 상기 제 2 산화물 반도체층(104b)과 상기 도전층(105b)이 상기 제 1 산화물 반도체층(103) 측으로부터 순서대로 적층되는 구성을 갖는다.
상기 제 1 산화물 반도체층(103)은 상기 제 2 산화물 반도체층(104a 및 104b)보다 높은 산소 농도를 갖는다. 다른 말로는, 상기 제 1 산화물 반도체층(103)은 산소-과잉형인 반면, 상기 제 2 산화물 반도체층(104a 및 104b)은 산소-결핍형이다. 도너-형 결함이 상기 제 1 산화물 반도체층(103)의 상기 산소 농도를 증가시킴으로써 감소될 수 있기 때문에, 더 긴 캐리어 수명과 높은 이동도의 유익한 효과가 있다. 즉, 상기 제 2 산화물 반도체층(104a 및 104b)의 산소 농도가 상기 제 1 산화물 반도체층(103)보다 낮게 형성된 경우, 상기 캐리어 농도가 증가될 수 있고 상기 제 2 산화물 반도체층(104a 및 104b)는 소스 영역과 드레인 영역을 형성함에 있어서 유용할 수 있다.
상기 산화물 반도체의 구조에 있어서, 상기 제 1 산화물 반도체층(103)은 In, Ga, Zn 및 O를 포함하는 비-단결정 산화물 반도체층이고 적어도 하나의 비정질 성분을 가지며 상기 제 2 산화물 반도체층(104a 및 104b)은 각각 In, Ga, Zn 및 O를 포함하는 비-단결정 산화물 반도체층이고 어떤 경우에는 비-단결정 구조의 나노크리스탈을 포함한다. 그리고나서 상기 제 1 산화물 반도체층(103)은 그 전기 전도도가 상기 제 2 산화물 반도체층(104a 및 104b)보다 낮은 특성을 갖는다. 따라서, 실시 형태 1의 비선형 소자(170a)와 비선형 소자(170b)내의 상기 제 2 산화물 반도체층(104a 및 104b)은 트랜지스터의 소스 영역과 드레인 영역이 것과 유사한 기능을 가진다. 소스 영역으로 기능하는 상기 제 2 산화물 반도체층(104a)과 드레인 영역으로 기능하는 상기 제 2 산화물 반도체층(104b)은 n-형 도전형과 0.01eV 내지 0.1eV의 활성화 에너지(ΔE)를 가지며, 상기 제 2 산화물 반도체층(104a 및 104b)은 n+ 영역으로 불릴 수도 있다.
상기 제 1 산화물 반도체층(103) 및 상기 제 2 산화물 반도체층(104a 및 104b)은 전형적으로 산화아연(ZnO) 또는 In, Ga 및 Zn을 포함하는 산화물 반도체 재료로부터 형성된다.
상기 제 2 산화물 반도체층(104a 및 104b)은 상기 제 1 산화물 반도체층(103)과 상기 도전층(105a 및 105b)과 접하고 그 사이에 위치하고, 다른 특성을 갖는 상기 산화물 반도체층의 접합을 얻을 수 있다. 상기 제 1 산화물 반도체층과 상기 도전층 사이에, 상기 제 1 산화물 반도체층(103)보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층(104a 및 104b)의 제공에 의해, 상기 제 1 산화물 반도체층과 상기 도전층이 서로 직접 접하는 경우에 형성되는 쇼트키 접합에 비하여 안정한 동작을 가능하게 한다. 즉, 열 안정성이 증가되어, 상기 안정한 동작이 가능하게 된다. 따라서, 상기 보호 회로의 기능이 향상되고 안정한 동작이 달성될 수 있다. 게다가, 접합 누출이 저감될 수 있고 상기 비선형 소자(170a)와 상기 비선형 소자(170b)의 특성이 개선될 수 있다.
보호 절연막(107)은 상기 제 1 산화물 반도체(103) 위에 놓인다. 상기 보호 절연막(107)은 산화실리콘 또는 산화알루미늄과 같은 산화물로 형성된다. 또한, 질화실리콘, 질화알루미늄, 산화질화실리콘 또는 산화질화알루미늄을 산화실리콘 또는 산화알루미늄 위에 적층함으로써, 상기 보호막의 기능을 향상시킬 수 있다.
어떤 경우에는, 상기 제 1 산화물 반도체층(103)과 접하는 상기 보호 절연막(107)이 산화물인 경우, 상기 제 1 산화물 반도체층(103)으로부터 산소가 추출되는 것을 방지하고 상기 제 1 산화물 반도체층(103)이 산소-결핍형으로 변하는 것을 방지할 수 있다. 게다가, 상기 제 1 산화물 반도체층(103)이 질화물을 포함하는 절연층과 직접 접하지 않는 구성에 의해, 상기 질화물의 수소가 확산되고 하이드록실기 등 때문에 상기 제 1 산화물 반도체층(103)에서 결손을 일으키는 것을 방지할 수 있다.
상기 보호 절연막(107)에는 콘택트 홀(125 및 128)이 형성되어 상기 게이트 전극(101)과 동일층에 형성된 상기 주사선(13)과 상기 비선형 소자(170a)의 제 3 단자(드레인)에 접속된다. 상기 접속은 상기 화소부의 상기 화소 전극과 동일한 재료로 형성된 제 3 배선층(110)에 의해 형성된다. 상기 제 3 배선층(110)은 예를 들어 산화인듐주석(ITO), 산화아연(ZnO), 산화주석(SnO2) 등의 투명 도전막으로 형성된다. 그러므로, 상기 제 3 배선층(110)은 금속 재료로부터 형성된 배선보다 높은 저항을 갖는다. 상기 보호 회로가 이러한 저항 성분을 포함하는 상기 배선을 포함하는 경우, 과잉 전류량이 상기 비선형 소자(170a)를 통해 흘러 파괴되는 것을 방지할 수 있다.
도 4a와 도 4b 및 도 5a와 도 5b가 상기 주사선(13)에 제공되는 상기 보호 회로의 일예를 도시하고 있지만, 동일한 보호 회로가 신호선, 용량 버스선 등에 적용될 수 있다.
실시 형태 1에 따라, 이러한 방식으로 상기 산화물 반도체를 포함하는 상기 보호 회로의 제공에 의해, 보호 회로에 적합한 구조를 갖는 표시 장치를 제공할 수 있다. 따라서, 상기 보호 회로의 기능은 향상될 수 있고 동작이 안정화될 수 있다.
(실시 형태 2)
실시 형태 2에서, 실시 형태 1의 도 4a에 도시된 상기 화소부와 그 주변에 비선형 소자를 포함하는 보호 회로와 상기 화소부가 형성된 표시 장치를 제조하는 공정의 실시 형태가 도 8a 내지 도 8c 및 도 9a 내지 도 9c를 참조하여 설명된다. 도 8a 내지 도 8c 및 도 9a 내지 도 9c는 도 4a의 선 Q1-Q2을 따라 취해진 단면도이다.
도 8a에서, 시중에서 살 수 있는 바륨 보로실리케이트 글래스, 알루미노보로실리케이트 글래스, 알루미노실리케이트 글래스 등의 유리 기판이 투광성을 가지는 상기 기판(100)으로서 사용될 수 있다. 예를 들어, 성분비에서 붕산(B2O3)보다 산화바륨(BaO)을 더 포함하고 그 변경점이 730℃ 이상인 유리 기판이 바람직하다. 이는 유리 기판은 상기 산화물 반도체층이 약 700℃의 높은 온도에서 열적으로 처리되는 경우에도 변경이 되지 않기 때문이다.
다음으로, 도전층이 상기 기판(100) 위에 전체적으로 형성된다. 이 후, 레지스트 마스크가 제 1 포토리소프래피 공정에 의해 형성되고, 불필요한 부분이 에칭에 의해 제거되어 배선과 전극(게이트 전극(101)을 포함하는 게이트 배선, 용량 배선 및 단자와 같은)을 형성한다. 이 때, 상기 에칭은 적어도 상기 게이트 전극(101)의 단부가 테이퍼가 되도록 실시된다.
상기 게이트 전극(101)을 포함하는 상기 게이트 배선, 상기 용량 배선 및 단자부의 상기 단자는 알루미늄(Al) 또는 구리(Cu)와 같은 낮은 저항 도전성 재료로부터 형성되는 것이 소망된다; 그러나, 알루미늄 자체는 낮은 내열성과 부식되는 경향과 같은 문제점을 가지기 때문에, 내열성을 가지는 도전성 재료와 조합하여 사용된다. 내열성을 가지는 도전성 재료로서, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd) 또는 스칸듐(Sc)으로부터 선택된 원소, 또는 상기 원소들 중 하나를 포함하는 합금, 이러한 원소의 조합을 포함하는 합금막, 또는 상기 원소들 중 하나를 포함하는 질화막이 사용될 수 있다.
계속해서, 게이트 절연층(102)은 상기 게이트 전극(101) 위에 전체적으로 형성된다. 상기 게이트 절연층(102)은 50nm 내지 250nm의 두께로 스퍼터링법 등에 의해 형성된다.
예를 들어, 산화실리콘막은 상기 게이트 절연층(102)으로서 100nm의 두께로 스퍼터링법에 의해 형성된다. 말할 것도 없이, 상기 게이트 절연층(102)은 산화실리콘막에 한정되지 않으며, 산화질화실리콘막, 질화실리콘막, 산화알루미늄막 또는 산화탄탈막과 같은 다른 절연막을 포함하는 단일층 또는 적층일 수 있다.
다음으로, 플라즈마 처리는 상기 제 1 산화물 반도체층의 형성에 앞서 상기 게이트 절연층(102)상에 실시된다. 여기서, 산소 가스 및 아르곤 가스의 증착실로의 유입에 의해 플라즈마가 형성되는 역 스퍼터링이 실시되어, 상기 게이트 절연층은 산소 라디칼 또는 산소를 사용한 처리를 할 수 있다. 그러므로, 상기 표면에 부착된 먼지가 제거되고 또한 상기 게이트 절연층의 표면이 산소-과잉 영역으로 변경된다. 상기 게이트 절연층과 상기 제 1 산화물 반도체층 사이의 계면을 변경하기 위한 산소 공급원이 이후 단계에서 신뢰성을 증가시키기 위해 열 처리(200℃ 내지 600℃)로 형성되기 때문에 상기 게이트 절연층의 표면상에 상기 산소 라디칼 처리를 실시하여 상기 표면이 산소-과잉 영역으로 형성되는 것이 효과적이다.
상기 게이트 절연층, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층이 챔버에 유입되는 상기 가스와 상기 챔버의 타겟 세트를 적절하게 변경함으로써 공기에 노출되지 않고 연속적으로 스퍼터링법에 의해 형성될 수 있다. 공기에 노출 없이 연속 성막은 불순물의 혼합을 방지할 수 있다. 공기 노출 없이 연속 성막의 경우에, 멀티챔버형의 제조 장치가 바람직하다.
특히, 상기 제 1 산화물 반도체층과 상기 제 1 산화물 반도체층과 접하는 상기 게이트 절연층(102)을 연속적으로 형성하는 것이 바람직하다. 이와 같은 상기 연속 성막에 의해, 적층된 층 사이의 계면이 대기상에 존재하는 수분 또는 오염 불순물 원소 또는 먼지와 같은 대기상의 요소에 의해 오염되지 않고 형성될 수 있다. 따라서, 상기 비선형 소자와 박막 트랜지스터의 특성에서의 변경이 저감될 수 있다.
본 명세서에서 상기 용어 "연속 성막"은 스퍼터링에 의한 제 1 성막 공정으로부터 스퍼터링에 의한 제 2 성막 공정까지의 일련의 공정 동안, 처리 기판이 위치하는 대기가 공기와 같은 대기 오염물질에 노출되지 않고, 진공 또는 비활성가스 분위기(질소 분위기 또는 희가스 분위기)가 되도록 제어된다. 상기 연속 성막에 의해, 성막은 수분 등의 재부착 없이 깨끗한 기판에 실행될 수 있다.
다음으로, 상기 제 1 산화물 반도체층은 상기 플라즈마 처리된 상기 기판이 대기에 노출되지 않는 방식으로 형성된다. 상기 플라즈마 처리된 상기 기판이 대기에 노출되지 않는 방식으로 형성된 상기 제 1 산화물 반도체층은 먼지 또는 수분이 상기 게이트 절연층과 상기 반도체막 사이의 계면에 부착되는 문제를 피할 수 있다. 여기서, 8인치의 직경을 갖는 타겟이 In, Ga 및 Zn(조성비가 In2O3:Ga2O3:ZnO=1:1:1), 상기 기판과 상기 타겟 사이의 거리가 170nm로 설정되고, 상기 압력은 0.4Pa로 설정되고 직류(DC) 전원이 0.5kW로 설정된 조건하에 상기 제 1 산화물 반도체층은 산소 분위기에서 형성된다. 펄스 직류(DC) 전원은 먼지가 감소되고 막 두께가 균일할 수 있기 때문에 바람직하다. 상기 제 1 산화물 반도체층의 두께는 5nm 내지 200nm로 설정한다. 실시 형태 2에서 상기 제 1 산화물 반도체층의 두께는 100nm이다.
상기 제 1 산화물 반도체층이 상기 제 2 산화물 반도체층과 다른 조건하에 형성되는 경우, 상기 제 1 산화물 반도체층이 상기 제 2 산화물 반도체층와 다른 구성을 가진다; 예를 들어, 상기 제 1 산화물 반도체층은 상기 제 2 산화물 반도체층보다 더 많은 산소를 포함한다. 이 경우, 예를 들어, 상기 제 2 산화물 반도체층의 성막 조건에서 상기 산소 가스 유량과 상기 아르곤 가스 유량과 비교하여, 상기 제 1 산화물 반도체층의 상기 성막 조건에서 상기 산소 가스 유량이 증가된다. 상세하게는, 상기 제 2 산화물 반도체층이 희가스(아르곤 또는 헬륨) 분위기(또는 10% 이하의 산소와 90% 이상의 아르곤을 포함하는 가스)에서 형성되는 반면, 상기 제 1 산화물 반도체층은 산소 분위기(또는 산소의 유량이 아르곤보다 많고 상기 산소 가스 유량:아르곤 가스 유량=1:1인 산소와 아르곤의 혼합 가스)에서 형성된다. 상기 제 1 산화물 반도체층이 상기 제 2 산화물 반도체층보다 많은 산소를 포함하는 경우, 상기 제 1 산화물 반도체층이 상기 제 2 산화물 반도체층보다 낮은 도전율을 가질 수 있다. 게다가, 상기 제 1 산화물 반도체층이 대량의 산소를 포함하는 경우, 오프 전류의 양이 저감될 수 있다; 그러므로, 높은 온/오프비를 갖는 박막 트랜지스터가 제공될 수 있다.
상기 제 1 산화물 반도체층은 상기 역 스퍼터링이 먼저 실시되는 상기 챔버와 같은 챔버에서 형성되거나 상기 성막이 공기 노출 없이 실시될 수 있는 한 상기 역 스퍼터링이 우선 수행되는 상기 챔버와 다른 챔버에서 형성될 수도 있다.
다음으로, 제 2 산화물 반도체층이 스퍼터링법에 의해 상기 제 1 산화물 반도체층 위에 형성된다. 여기서, 스퍼터링 증착은 타겟이 1:1:1의 조성비(In2O3:Ga2O3:ZnO)로 산화인듐(In2O3), 산화갈륨(Ga2O3) 및 산화아연(ZnO)을 포함하고, 상기 타겟과 상기 기판 사이의 거리가 170nm이고, 증착 챔버의 압력이 0.4Pa로 설정되고, 상기 DC 전력이 0.5kW로 설정되고, 상기 증착 온도가 실온으로 설정되고 상기 아르곤 가스 유량이 40sccm으로 설정된 조건 하에서 실행된다. 그러므로, 성분으로서 In, Ga, Zn 및 산소를 포함하는 반도체막이 상기 제 2 산화물 반도체층으로 형성된다. 상기 조성비가 In2O3:Ga2O3:ZnO=1:1:1인 상기 타겟이 의도적으로 사용되더라도, 성막 직후 1nm 내지 10nm의 크기를 갖는 결정립을 포함하는 산화물 반도체막이 종종 형성될 수 있다. 상기 타겟 조성비, 상기 증착 압력(0.1Pa 내지 2.0Pa), 전력(250W 내지 3000W: 8인치φ), 상기 온도(실온 내지 100℃) 등과 같은 반응 스퍼터링의 성막 조건을 적절하게 조정함으로써 결정립의 존재 또는 부재 및 결정립의 밀도는 조절될 수 있고, 상기 결정립의 직경이 1nm 내지 10nm 내로 조정될 수 있다고 할 수 있다. 상기 제 2 산화물 반도체층의 두께는 5nm 내지 20nm로 설정된다. 말할 것도 없이 상기 막이 결정립을 포함하는 경우에는 상기 결정립의 크기가 상기 막 두께를 초과할 수 없다. 실시 형태 2에서, 상기 제 2 산화물 반도체층은 5nm의 두께를 갖는다.
다음으로, 제 2 포토리소그래피 공정이 실행되어 레지스트 마스크를 형성하고 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층이 에칭된다. 여기서, 웨트 에칭이 ITO07N(Kanto Chemical Co., Inc.의 제품)을 사용하여 실행되어 불필요한 부분을 제거한다; 따라서, 제 1 산화물 반도체층(103)과 상기 제 2 산화물 반도체층(111)이 형성된다. 여기서 상기 에칭은 웨트 에칭에 한정되지 않고 드라이 에칭일 수도 있다. 이 단계의 단면은 도 8b에 도시되어 있다.
다음으로, 도전막(132)이 스퍼터링법 또는 진공증착법에 의해 상기 제 2 산화물 반도체층(111)과 상기 게이트 절연층(102) 위에 금속 재료로부터 형성된다. 도전막(132)의 재료로서, Al, Cr, Ta, Ti, Mo 및 W로부터 선택된 원소, 또는 위의 원소를 포함하는 합금, 위의 원소의 일부를 조합한 합금막 등이 있다.
열 처리가 200℃ 내지 600℃에서 실시되는 경우, 상기 도전막은 이러한 열 처리를 견디도록 내열성을 가지는 것이 바람직하다. 알루미늄 자체는 낮은 내열성과 부식 경향과 같은 불리한 점을 가지고 있기 때문에, 내열성을 갖는 도전성 재료와 조합하여 사용된다. 내열성을 갖는 도전성 재료로는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd) 또는 스칸듐(Sc)으로부터 선택된 원소, 또는 상기 원소들 중 하나를 포함하는 합금, 이러한 원소의 조합을 포함하는 합금막, 또는 상기 원소들 중 하나를 포함하는 질화막이 사용될 수 있다.
본 실시 형태에서, 상기 도전막(132)은 Ti막이 형성되고 Nd(Al-Nd)를 포함하는 알루미늄막이 상기 Ti막 위에 적층되고 다른 Ti막이 그 위에 적층되는 3층 구조를 갖는다. 또는, 도전막(132)은 Ti막이 Al막 위에 적층되는 2층 구조를 가질 수도 있다. 또한, 상기 도전막(132)은 실리콘막 또는 티타늄막을 포함하는 알루미늄막의 단층 구조를 가질 수도 있다. 이러한 단계의 단면은 도 8c에 도시되어 있다.
다음으로, 제 3 포토리소그래피 공정이 실행되어 레지스트 마스크(131)를 형성하고, 상기 도전막(132)의 불필요한 부분이 에칭에 의해 제거된다. 그러므로, 도전층(105a 및 105b)이 형성된다(도 9a). 이때, 드라이 에칭 또는 웨트 에칭이 상기 에칭으로 사용될 수 있다. 여기서, 드라이 에칭은 SiCl4, Cl2 및 BCl3의 혼합 가스를 사용하여 상기 Ti막, Nd를 포함하는 알루미늄막(Al-Nd) 및 상기 Ti막이 적층된 상기 도전막을 에칭한다. 이러한 방식으로, 상기 도전막(105a 및 105b)이 형성된다.
다음으로, 상기 도전막(132)의 에칭을 위해 사용된 것과 동일한 레지스트 마스크를 사용하여 상기 제 2 산화물 반도체층이 에칭된다. 여기서, 웨트 에칭이 ITO07N(Kanto Chemical Co., Inc.의 제품)을 사용하여 실행되어 불필요한 부분이 제거된다; 따라서, 제 2 산화물 반도체층(104a 및 104b)이 형성된다. 이 때 상기 에칭은 웨트 에칭에 한정되지 않고, 드라이 에칭일 수도 있다. 또한, 상기 에칭 조건에 따라 상기 제 1 산화물 반도체층(103)의 노출된 영역이 상기 제 2 산화물 반도체층(111)의 상기 에칭 공정에서 또한 에칭된다. 따라서, 상기 제 2 산화물 반도체층(104a 및 104b) 사이의 상기 제 1 산화물 반도체층(103)의 채널 형성 영역이 도 9a에 도시된 바와 같이 얇은 두께의 영역이다.
또한, 상기 제 1 산화물 반도체층(103)은 산소 플라즈마 처리될 수도 있다. 상기 플라즈마 처리에 의해, 상기 제 1 산화물 반도체층(103)의 에칭에 의한 손상이 회복될 수 있다. 대표적인 산소 플라즈마 처리에서, 산화물 반도체의 상기 표면이 글로우 방전 플라즈마에 의해 산소 가스로부터 생성된 라디칼에 의해 진행된다. 그러나, 플라즈마가 생성된 가스로서, 산소 뿐 아니라 산소 가스와 희가스의 혼합 가스가 사용될 수도 있다.
다음으로, 200℃ 내지 600℃, 대표적으로 300℃ 내지 500℃에서 열처리가 바람직하게 실시된다. 이 경우에, 열 처리는 질소 분위기에서 한 시간동안 350℃에서 노에서 실행된다. 이러한 열 처리는 In, Ga 및 Zn를 포함하는 상기 반도체층의 원자가 재배열되도록 한다. 캐리어 이동을 방해하는 상기 왜곡이 이러한 열 처리에 의해 제거되기 때문에, 이 때의 열 처리(광-어닐링을 포함)는 중요하다. 상기 제 1 산화물 반도체층의 형성 후에 실행되는 한 상기 열 처리를 실행하는 시기에 특별한 제한은 없다; 예를 들어, 상기 보호막의 형성 후에 실행된다. 이러한 공정을 통해, 상기 제 1 산화물 반도체층(103)이 채널 형성 영역인 상기 비선형 소자(170a)가 완성된다. 이러한 단계의 단면도는 도 9a에 도시되어 있다.
다음으로, 상기 레지스트 마스크가 제거되고, In, Ga 및 Zn을 포함하는 상기 반도체층을 피복하는 보호 절연막(107)이 형성된다. 상기 보호 절연막(107)은 질화실리콘막, 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 산화탄탈막 등을 사용하여 스퍼터링법 등에 의해 형성될 수 있다.
다음으로, 제 4 포토리소그래피 공정이 실행되어 레지스트 마스크를 형성하고 상기 보호 절연막(107)이 에칭된다. 따라서, 상기 도전층(105b)에 도달하는 콘택트 홀(125)이 형성된다. 사용되는 마스크의 수를 줄이기 위하여, 상기 게이트 전극에 도달하는 콘택트 홀(128)을 형성하도록 동일한 레지스트 마스크를 사용하여 상기 게이트 절연층(102)을 에칭하는 것이 바람직하다. 이러한 단계의 단면도는 도 9b에 도시되어 있다.
그리고나서, 상기 레지스트 마스크가 제거되고, 투명 도전막이 형성된다. 상기 투명 도전막의 재료로서, 산화인듐(In2O3), 산화인듐-산화주석 합금(In2O3-SnO2, ITO로 축약) 등이 있을 수 있고, 이는 스퍼터링법, 진공증착법 등에 의해 형성될 수 있다. 이러한 재료의 에칭 처리는 염소계 용액을 사용하여 실행된다. 그러나 ITO의 에칭이 특히 잔여물을 남기는 경향이 있기 때문에, 산화인듐과 산화아연(In2O3-ZnO)의 합금이 에칭의 가공성을 개선시키기 위해 사용될 수 있다.
다음으로, 제 5 포토리소그래피 공정이 실시되어 레지스트 마스크를 형성하고, 상기 투명 도전막의 불필요한 부분이 제거된다. 따라서, 화소 전극이 형성되며, 이는 도시되지 않았다.
게다가, 이러한 제 5 포토리소그래피에서, 상기 게이트 절연층(102)과 상기 보호 절연막(107)을 유전체로 사용함으로써 용량 배선과 상기 화소 전극이 같이 용량부에서 유지 용량부를 형성하고, 이는 도시되지 않았다.
게다가, 이러한 제 5 포토리소그래피에서, 상기 레지스트 마스크는 단자부를 덮어서, 상기 단자부에 형성된 상기 투명 도전막이 남는다. 상기 투명 도전막은 FPC와 접속을 위해 사용되는 전극 또는 배선이나 소스 배선의 입력 단자로서 기능하는 접속을 위한 단자 전극이 된다.
또한, 실시 형태 2에서, 투명 전극으로 형성된 제 3 배선층(110)이 상기 비선형 소자(170a)의 드레인 전극층으로 기능하는 도전층(105b)과 상기 주사선(108)을 상기 콘택트 홀(125 및 126)을 통해 접속하고, 이로써 상기 보호 회로가 형성된다.
그리고나서, 상기 레지스트 마스크는 제거된다. 이러한 단계의 단면도는 도 9c에 도시되어 있다.
위의 방식으로 실행되는 상기 5회의 포토리소그래피를 통해, 상기 복수의 비선형 소자(실시 형태 2에서는, 두 개의 비선형 소자(170a 및 170b))를 갖는 상기 보호 회로는 상기 5개의 포토마스크를 사용하여 완성될 수 있다. 상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이의 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는, 상기 제 2 산화물 반도체층과 접합된 상기 영역의 제공은 오로지 금속 배선만을 사용하는 경우와 비교하여 안정한 동작을 가능하게 한다. 실시 형태 2에 따르면, 복수의 TFT는 상기 비선형 소자와 함께 유사한 방식에 의해 비선형 소자와 함께 완성될 수 있다. 그러므로, 보텀-게이트 n-채널 TFT를 포함하는 화소부와 보호 회로가 동시에 제조될 수 있다. 즉, 막 박리에 의해 더 낮은 결함을 갖는 보호 다이오드가 탑재된 액티브 매트릭스 표시 장치 기판이 실시 형태 2에서 설명된 공정에 따라 제조될 수 있다.
(실시 형태 3)
실시 형태 3에서, 실시 형태 2와 다른 화소부와 상기 화소부 주변에 있는 비선형 소자를 포함하는 보호 회로를 포함하는 표시 장치의 일예를 도 27을 참조하여 설명할 것이다.
도 27은 비선형 소자를 포함하는 보호 회로와 화소부에 배열된 박막 트랜지스터가 동일 기판 위에 형성된 표시 장치의 단면도이다. 비선형 소자(270a)에서, 소스 전극과 드레인 전극으로 기능하는 도전층(105a 및 105b)이 상기 제 1 산화물 반도체층(103)과 접하도록 제공된다.
상기 비선형 소자(270a)에서, 상기 도전층(105a)과 상기 도전층(105b)은 플라즈마 처리에 의해 변경된 상기 제 1 산화물 반도체층(103)과 접하는 것이 바람직하다. 실시 형태 3에서, 상기 제 1 산화물 반도체층(103)은 상기 도전층의 형성 전에 플라즈마 처리가 된다.
상기 플라즈마 처리 후, 예를 들어, 역 스퍼터링이 실시될 수 있다. 상기 플라즈마 처리는 아르곤 가스, 수소 가스, 또는 아르곤과 수소의 혼합 가스를 사용하여 실시될 수 있다. 또한 산소 가스가 이러한 가스에 함유될 수 있다. 또는 다른 희가스가 아르곤 가스 대신에 사용될 수도 있다.
상기 도전층이 소스 전극과 드레인 전극으로 기능하는 상기 도전층(105a 및 105b)을 형성하기 위해 에칭된다. 실시 형태 3에서, 티타늄막은 과산화수소 암모늄 혼합물(과산화수소:암모니아:물=5:2:2) 등에 의해 웨트 에칭되어 소스 전극과 드레인 전극으로 기능하는 상기 도전층(105a 및 105b)을 형성한다. 이러한 에칭 공정에서, In, Ga 및 Zn을 포함하는 상기 제 1 산화물 반도체층의 노출된 영역의 일부가 에칭된다. 그러므로, 상기 도전층(105a)과 상기 도전층(105b) 사이에 끼여있는 영역, 즉 상기 제 1 산화물 반도체층(103)의 채널 형성 영역이 도 27에 도시된 얇은 두께를 갖는다.
상기 플라즈마 처리에 의해 변경된 상기 제 1 산화물 반도체층(103)과 접하는 소스 전극과 드레인 전극으로 기능하는 상기 도전층(105a 및 105b)의 형성에 의해, 상기 제 1 산화물 반도체층(103)과 소스 전극 및 드레인 전극으로 기능하는 상기 도전층(105a 및 105b) 사이의 콘택트 저항이 저감될 수 있다. 또한, 상기 제 1 산화물 반도체층(103)과 소스 전극과 드레인 전극으로 기능하는 상기 도전층(105a 및 105b) 사이의 접합 강도가 상기 플라즈마 처리에 의해 개선되고, 이로써 막 박리에 기인한 결함이 발생하기 어렵다.
전술한 공정을 통해, 비선형 반도체 장치로서 매우 신뢰할 만한 보호 회로를 가지는 표시 장치가 제조될 수 있다.
(실시 형태 4)
실시 형태 4는 본 발명의 일 실시 형태에 따른 표시 장치로서, 화소부의 TFT와 보호 회로가 하나의 기판 위에 놓인 전자 종이의 일예를 설명한다.
도 10은 본 발명의 일 실시 형태에 따른 표시 장치의 일예로서 액티브 매트릭스 전자 페이퍼 장치를 도시하고 있다. 반도체 장치용으로 사용되는 박막 트랜지스터(581)는 실시 형태 2에서 설명된 상기 비선형 소자와 동일한 방법으로 제조될 수 있고, In, Ga 및 Zn을 포함하는 산화물 반도체가 반도체층과 소스 영역 및 드레인 영역으로 사용되는 높은 전기적 특성을 갖는다.
도 10에서 상기 전자 종이는 트위스트 볼 표시 시스템이 채택된 표시 장치의 일예이다. 트위스트 볼 표시 시스템은 각각 흑색과 백색인 구형 입자가 표시 소자로 사용되는 전극층인 제 1 전극층과 제 2 전극층 사이에 배치되고, 전위차가 상기 제 1 전극층과 상기 제 2 전극층 사이에서 발생되어 구형 입자의 배향을 조절하여 표시가 실행되는 방식을 말한다.
상기 박막 트랜지스터(581)는 상기 소스 전극층과 상기 드레인 전극층이 절연층내에 형성된 개구를 통하여 제 1 전극층(587)에 전기적으로 접속되는 보텀-게이트 구조를 갖는다. 상기 제 1 전극층(587)과 제 2 전극층(588) 사이에, 구형 입자(589)가 위치된다. 각 구형 입자(589)는 흑색 영역(590a)과 백색 영역(590b), 및 상기 흑색 영역(590a)과 상기 백색 영역(590b)의 주변의 액체로 충전된 공동(cavity)을 포함한다. 상기 구형 입자(589)의 둘레는 수지 등과 같은 충전재(595)로 충전된다(도 10 참조).
또한, 상기 트위스트 볼 대신에, 전기영동 소자가 사용될 수도 있다. 투명 액체, 양으로 대전된 백색 미립자 및 음전하 흑색 미립자로 충전된 약 10㎛ 내지 20㎛의 직경을 갖는 마이크로캡슐이 사용된다. 상기 제 1 전극층과 상기 제 2 전극층 사이에 놓인 상기 마이크로캡슐에서, 전기장이 상기 제 1 전극층과 상기 제 2 전극층에 의해 인가될 때, 상기 백색 미립자와 상기 흑색 미립자가 서로의 반대편으로 이동하여, 백색 또는 흑색이 표시될 수 있다. 이러한 원리를 이용하는 표시 소자는 전기영동 표시 소자이고 일반적으로 전자 종이로 불린다. 상기 전기영동 표시 소자는 액정 표시 소자보다 높은 반사율을 가지므로 보조 광이 필요없다. 게다가 전력 소비가 낮고 표시부가 어스레한(dusky) 장소에서도 인지될 수 있다. 또한, 전력이 상기 표시부에 공급되지 않을 때조차도 한번 표시된 영상이 유지될 수 있다. 따라서, 비록 표시 기능을 갖는 반도체 장치(표시 장치를 구비한 반도체 장치 또는 표시장치로 단순히 언급되는)가 전원으로 기능하는 전파발신원으로부터 떨어져 있어도 표시된 영상이 저장될 수 있다.
상기 공정을 통해, 상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이에 접속 구조내에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 구비는 금속 배선만을 사용한 경우와 비교하여 안정한 동작을 허용한다. 따라서, 상기 보호 회로의 상기 기능은 개선되고 상기 동작은 안정화될 수 있다. 게다가, 상기 박막의 박리에 의한 결함이 쉽게 일어나지 않는 상기 비선형 소자를 포함하는 보호 회로를 탑재함으로써, 안정한 동작을 갖는 신뢰성이 높은 전자 종이를 제조할 수 있다.
실시 형태 4는 다른 실시 형태의 구조와 적절하게 조합하여 실시될 수 있다.
(실시 형태 5)
실시 형태 5는 도 11a 및 11b, 도 12, 도 13, 도 14, 도 15와 도 16을 참조하여 본 발명의 일 실시 형태에 따른 반도체 장치의 일예인 표시 장치에서 하나의 기판 위에 적어도 보호 회로, 구동 회로의 일부 및 화소부의 박막 트랜지스터를 제조하는 일예를 설명한다.
상기 보호 기판과 동일한 기판 위에 형성된 상기 화소부의 상기 박막 트랜지스터는 실시 형태 2 또는 3에 서술된 상기 비선형 소자와 동일한 방식으로 형성된다. 상기 박막 트랜지스터는 n-채널형 TFT가 되도록 형성된다; 그러므로, n-채널형 TFT를 사용하여 형성될 수 있는 구동 회로의 일부가 상기 화소부에서 상기 박막 트랜지스터와 동일한 기판 위에 형성된다.
도 11a는 본 발명의 일 실시 형태에 따른 반도체 장치의 일예인 액티브 매트릭스 액정 표시 장치의 블록도의 일예를 도시한다. 도 11a에 도시된 상기 표시 장치는 기판(5300) 위에 각각 표시 소자를 구비한 복수의 화소를 포함하는 화소부(5301); 화소를 선택하는 주사선 구동회로(5302); 및 선택된 화소로 비디오 신호 입력을 조절하는 신호선 구동회로(5303)을 포함한다.
상기 화소부(5301)는 상기 신호선 구동회로(5303)로부터 열방향으로 연장하는 복수의 신호선들 S1 내지 Sm(미도시)와 상기 신호선 구동회로(5303)에 접속되고 상기 주사선 구동회로(5302)로부터 행방향으로 연장하는 복수의 주사선들 G1 내지 Gn(미도시)으로 상기 주사선 구동회로(5302)에 접속된다. 상기 화소부(5301)는 상기 신호선 S1 내지 Sm과 상기 주사선 G1 내지 Gn에 대응하여, 매트릭스형으로 배치된 복수의 화소(미도시)를 포함한다. 또한, 상기 화소 각각이 신호선 Sj(상기 신호선 S1 내지 Sm 중 하나)와 주사선 Gi(상기 주사선 G1 내지 Gn 중 하나)에 접속된다.
실시 형태 2 또는 실시 형태 3에 서술된 상기 비선형 소자와 동일한 방법에 의해 비선형 소자와 함께 형성될 수 있는 박막 트랜지스터는 n-채널형 TFT이고, n-채널형 TFT를 포함하는 신호선 구동회로는 도 12를 참조하여 설명된다.
도 12에서 상기 신호선 구동회로는 구동 IC(5601), 스위치 군(5602_1 내지 5692_M), 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)을 포함한다. 상기 스위치 군(5602_1 내지 5602_M) 각각은 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 및 제 3 박막 트랜지스터(5603c)를 포함한다.
상기 구동 IC(5601)는 상기 제 1 배선(5611), 상기 제 2 배선(5612), 상기 제 3 배선(5613) 및 상기 배선(5621_1 내지 5621_M)과 접속된다. 상기 스위치 군(5602_1 내지 5602_M) 각각은 상기 제 1 배선(5611), 상기 제 2 배선(5612), 상기 제 3 배선(5613) 및 각각 상기 스위치 군(5602_1 내지 5602_M)에 대응하는 상기 배선(5621_1 내지 5621_M) 중 하나와 접속된다. 상기 배선(5621_1 내지 5621_M) 각각이 상기 제 1 박막 트랜지스터(5603a), 상기 제 2 박막 트랜지스터(5603b) 및 상기 제 3 박막 트랜지스터(5603c)를 통해 세 개의 신호선에 접속된다. 예를 들어, J번째 열의 상기 배선 (5621_J)(상기 배선(5621_1 내지 5621_M) 중 하나)이 상기 스위치 군(5602_J)의 상기 제 1 박막 트랜지스터(5603a), 상기 제 2 박막 트랜지스터(5603b) 및 상기 제 3 박막 트랜지스터(5603c)를 통해 신호선(Sj-1), 신호선(Sj) 및 신호선(Sj+1)에 접속된다.
신호는 상기 제 1 배선(5611), 상기 제 2 배선(5612) 및 상기 제 3 배선(5613) 중 각각에 입력된다는 것을 알아두자.
상기 구동 IC(5601)은 단결정 기판 상에 바람직하게 형성된다. 상기 스위치 군(5602_1 내지 5602_M)이 상기 화소부와 동일한 기판 위에 바람직하게 형성된다. 그러므로, 상기 구동 IC(5601)는 FPC 등을 통해 상기 스위치 군(5602_1 내지 5602_M)에 접속될 수 있다.
다음으로, 도 12에서 상기 신호선 구동회로의 동작은 도 13의 타이밍 차트를 참조하여 설명된다. 도 13은 i번째 행에서 주사선(Gi)이 선택된 상기 타이밍 차트를 도시한다. i번째 행에서 상기 주사선(Gi)의 선택 기간은 제 1 서브-선택 기간(T1), 제 2 서브-선택 기간(T2) 및 제 3 서브-선택 기간(T3)으로 분할된다. 또한, 도 12에서 상기 신호선 구동회로는 다른 행의 주사선이 선택될 때에도 도 13과 동일하게 동작한다.
도 13에서 상기 타이밍 차트는 상기 J번째 열에서 상기 배선(5621_J)이 상기 제 1 박막 트랜지스터(5603a), 상기 제 2 박막 트랜지스터(5603b) 및 상기 제 3 박막 트랜지스터(5603c)를 통해 상기 신호선(Sj-1), 상기 신호선(Sj) 및 상기 신호선 (Sj+1)에 접속되는 경우를 도시하고 있다.
도 13의 상기 타이밍 차트는 i번째 행에서 상기 주사선(Gi)이 선택된 경우의 타이밍, 상기 제 1 박막 트랜지스터(5603a)가 온/오프되는 경우의 타이밍(5703a), 상기 제 2 박막 트랜지스터(5603b)가 온/오프되는 경우의 타이밍(5703b), 상기 제 3 박막 트랜지스터(5603c)가 턴-온/오프되는 경우의 타이밍(5703c) 및 J번째 열에서 상기 배선(5621_J)에 입력된 신호(5721_J)를 도시한다.
상기 제 1 서브-선택 기간(T1), 상기 제 2 서브-선택 기간(T2) 및 상기 제 3 서브-선택 기간(T3)에서, 상이한 비디오 신호가 상기 배선(5621_1 내지 5621_M)에 입력된다. 예를 들어, 상기 제 1 서브-선택 기간(T1)에서 상기 배선(5621_J)으로의 비디오 신호 입력이 상기 신호선(Sj-1)으로 입력되고, 상기 제 2 서브-선택 기간(T2)에서 상기 배선(5621_J)으로의 비디오 신호 입력이 상기 신호선(Sj)으로 입력되고, 상기 제 3 서브 선택 기간(T3)에서 상기 배선(5621_J)으로의 비디오 신호 입력이 상기 신호선(Sj+1)으로 입력된다. 또한, 상기 제 1 서브-선택 기간(T1), 상기 제 2 서브-선택 기간(T2) 및 상기 제 3 서브-선택 기간(T3)에서, 상기 배선(5621_J)으로의 비디오 신호 입력이 Data_j-1, Data_j, Data_j+1로 표시된다.
도 13에 도시된 바와 같이, 상기 제 1 서브-선택 기간(T1)에서, 상기 제 1 박막 트랜지스터(5603a)가 턴-온되고, 상기 제 2 박막 트랜지스터(5603b) 및 상기 제 3 박막 트랜지스터(5603c)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j-1 입력은 상기 제 1 박막 트랜지스터(5603a)를 통해 상기 신호선(Sj-1)으로 입력된다. 상기 제 2 서브-선택 기간(T2)에서, 상기 제 2 박막 트랜지스터(5603b)가 턴-온되고, 상기 제 1 박막 트랜지스터(5603a) 및 상기 제 3 박막 트랜지스터(5603c)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j 입력은 상기 제 2 박막 트랜지스터(5603b)를 통해 상기 신호선(Sj)으로 입력된다. 상기 제 3 서브-선택 기간(T3)에서, 상기 제 3 박막 트랜지스터(5603c)가 턴-온되고, 상기 제 1 박막 트랜지스터(5603a) 및 상기 제 2 박막 트랜지스터(5603b)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j+1 입력은 상기 제 3 박막 트랜지스터(5603c)를 통해 상기 신호선(Sj+1)으로 입력된다.
위에서 서술한 바와 같이, 도 12에서의 상기 신호선 구동회로에서, 하나의 게이트 선택 기간을 세 개로 분할함으로써, 비디오 신호는 하나의 게이트 선택 기간에서 하나의 배선(5621)으로부터 세 개의 신호선으로 입력될 수 있다. 그러므로, 도 12의 상기 신호선 구동회로에서, 상기 화소부가 구비된 상기 기판과 상기 구동 IC(5601)가 구비된 상기 기판의 접속의 개수는 신호선의 개수의 약 1/3일 수 있다. 접속의 개수는 상기 신호의 개수의 약 1/3으로 감소되어, 도 12에서 상기 신호선 구동회로의 신뢰도, 수율 등이 개선될 수 있다.
하나의 게이트 선택 기간이 복수의 서브-선택 기간으로 분할되고 비디오 신호가 도 12에 도시된 상기 각각의 서브-선택 기간에서 하나의 배선으로부터 복수의 신호선들으로 입력되는 한, 상기 박막 트랜지스터의 상기 배열, 상기 개수, 구동 방법 등에 특별한 제한은 없다.
예를 들어, 비디오 신호가 세 개 이상의 서브-선택 기간의 각각에서 하나의 배선으로부터 세 개 이상의 신호선으로 입력되는 경우, 박막 트랜지스터와 상기 박막 트랜지스터를 제어하기 위한 배선을 추가하는 것이 필요할 뿐이다. 하나의 게이트 선택 기간이 네 개 이상의 서브-선택 기간으로 분할되는 경우, 하나의 서브-선택 기간이 단축된다. 그러므로, 하나의 게이트 선택 기간은 두 개 또는 세 개의 서브-선택 기간으로 분할되는 것이 바람직하다.
또 다른 예로는, 하나의 게이트 선택 기간은 도 14의 타이밍 차트에 도시된 바와 같이 프리차지 기간(Tp), 상기 제 1 서브-선택 기간(T1), 상기 제 2 서브-선택 기간(T2) 및 상기 제 3 서브-선택 기간(T3)으로 분할될 수 있다. 도 14에서의 상기 타이밍 차트는 상기 i번째 행의 상기 주사선(Gi)이 선택되는 타이밍, 상기 제 1 박막 트랜지스터(5603a)의 온/오프의 타이밍(5803a), 상기 제 2 박막 트랜지스터(5603b)의 온/오프의 타이밍(5803b), 상기 제 3 박막 트랜지스터(5603c)의 온/오프의 타이밍(5803c) 및 상기 J번째 열의 상기 배선(5621_J)에 입력된 신호(5821_J)를 도시하고 있다. 도 14에 도시된 바와 같이, 상기 제 1 박막 트랜지스터(5603a), 상기 제 2 박막 트랜지스터(5603b), 상기 제 3 박막 트랜지스터(5603c)는 상기 프리차지 기간(Tp)에서 턴-온된다. 이 때, 상기 배선(5621_J)에 입력되는 프리차지 전압(Vp)은 상기 제 1 박막 트랜지스터(5603a), 상기 제 2 박막 트랜지스터(5603b), 상기 제 3 박막 트랜지스터(5603c)을 통해 상기 신호선(Sj-1), 상기 신호선(Sj), 상기 신호선(Sj+1) 각각에 입력된다. 상기 제 1 서브-선택 기간(T1)에서, 상기 제 1 박막 트랜지스터(5603a)가 턴-온되고, 상기 제 2 박막 트랜지스터(5603b)와 상기 제 3 박막 트랜지스터(5603c)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j-1 입력은 상기 제 1 박막 트랜지스터(5603a)를 통해 상기 신호선(Sj-1)으로 입력된다. 상기 제 2 서브-선택 기간(T2)에서, 상기 제 2 박막 트랜지스터(5603b)가 턴-온되고, 상기 제 1 박막 트랜지스터(5603a) 및 상기 제 3 박막 트랜지스터(5603c)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j 입력은 상기 제 2 박막 트랜지스터(5603b)를 통해 상기 신호선(Sj)으로 입력된다. 상기 제 3 서브-선택 기간(T3)에서, 상기 제 3 박막 트랜지스터(5603c)가 턴-온되고, 상기 제 1 박막 트랜지스터(5603a) 및 상기 제 2 박막 트랜지스터(5603b)가 턴-오프된다. 이 때, 상기 배선(5621_J)으로의 Data_j+1 입력은 상기 제 3 박막 트랜지스터(5603c)를 통해 상기 신호선(Sj+1)으로 입력된다.
전술한 바와 같이, 도 14에서의 상기 타이밍 차트가 적용되는 도 12에서의 상기 신호선 구동 회로에서, 상기 신호선이 서브-선택 기간 전에 프리차지 선택 기간을 제공함으로써 프리차지될 수 있기 때문에, 상기 비디오 신호는 빠른 속도로 상기 화소로 입력될 수 있다. 도 13과 동일한 도 14에서의 부분은 공통 도면부호로 표시하고 동일한 부분과 동일한 기능을 갖는 부분의 상세한 설명은 생략한다.
또한, 주사선 구동회로의 구성이 설명된다. 상기 주사선 구동회로는 시프트 레지스터와 버퍼를 포함한다. 또한, 상기 주사선 구동회로는 어떤 경우에 레벨 시프터를 포함할 수도 있다. 상기 주사선 구동회로에서, 상기 클록 신호(CLK)와 상기 시작 펄스 신호(SP)가 상기 시프트 레지스터에 입력되는 경우, 선택 신호가 생성된다. 상기 생성된 선택 신호는 상기 버퍼에 의해 버퍼링되고 증폭되고, 상기 결과 신호가 대응하는 주사선에 공급된다. 한 라인의 화소의 트랜지스터들의 게이트 전극들이 상기 주사선에 접속된다. 한 라인의 화소의 트랜지스터들이 동시에 턴-온되어야 하기 때문에, 대량의 전류가 흐를 수 있는 버퍼가 사용될 수 있다.
주사선 구동회로의 일부로 사용되는 시프트 레지스터의 일 모드는 도 15 및 도 16을 참조하여 설명된다.
도 15는 상기 시프트 레지스터의 회로 구성을 도시한다. 도 15에 도시된 상기 시프트 레지스터는 복수의 플립-플랍(플립-플랍(5701_1 내지 5701_n))을 포함한다. 상기 시프트 레지스터는 제 1 클록 신호, 제 2 클록 신호, 시작 펄스 신호 및 리셋 신호의 입력으로 동작된다.
도 15에서 상기 시프트 레지스터의 접속 관계가 설명된다. 도 15의 상기 시프트 레지스터에서 상기 i번째 단의 플립-플랍(5701_i)에서, 도 16에 도시된 제 1 배선(5501)이 제 7 배선(5717_i-1)에 접속되고; 도 16에 도시된 제 2 배선(5502)이 제 7 배선(5717_i+1)에 접속되고; 도 16에 도시된 제 3 배선(5503)이 제 7 배선(5717_i)에 접속되고; 도 16에 도시된 제 6 배선(5506)이 제 5 배선(5715)에 접속된다.
또한, 도 16에 도시된 제 4 배선(5504)은 홀수 단의 플립-플랍에서 제 2 배선(5712)에 접속되고, 짝수 단의 플립-플랍에서 제 3 배선(5713)에 접속된다. 도 16에 도시된 제 5 배선(5505)은 제 4 배선(5714)에 접속된다.
도 16에 도시된 상기 제 1 단계 플립-플랍(5701_1)의 상기 제 1 배선(5501)은 제 1 배선(5711)에 접속된다. 게다가, 도 16에 도시된 상기 n 번째 단계 플립-플랍(5701_n)의 제 2 배선(5502)은 제 6 배선(5716)에 접속된다.
상기 제 1 배선(5711), 상기 제 2 배선(5712), 상기 제 3 배선(5713) 및 상기 제 6 배선(5716)은 각각 제 1 신호선, 제 2 신호선, 제 3 신호선 및 제 4 신호선으로 언급될 수도 있다. 상기 제 4 배선(5714)과 각각 상기 제 5 배선(5715)은 제 1 전원선과 제 2 전원선으로 언급될 수도 있다.
다음으로, 도 16은 도 15에 도시된 상기 플립-플랍의 상세 사항을 도시한다. 도 16에서 도시된 플립-플랍은 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)를 포함한다. 상기 제 1 박막 트랜지스터(5571), 상기 제 2 박막 트랜지스터(5572), 상기 제 3 박막 트랜지스터(5573), 상기 제 4 박막 트랜지스터(5574), 상기 제 5 박막 트랜지스터(5575), 상기 제 6 박막 트랜지스터(5576), 상기 제 7 박막 트랜지스터(5577) 및 상기 제 8 박막 트랜지스터(5578) 각각은 n-채널 트랜지스터이고 상기 게이트-소스 전압(Vgs)이 상기 임계 전압(Vth)을 초과할 때 턴-온된다.
다음으로, 도 16에 도시된 상기 플립-플랍의 상기 접속 구조는 이하에서 설명된다.
상기 제 1 박막 트랜지스터(5571)의 제 1 전극(소스 전극과 드레인 전극 중 하나)은 상기 제 4 배선(5504)과 접속된다. 상기 제 1 박막 트랜지스터(5571)의 제 2 전극(상기 소스 전극과 상기 드레인 전극 중 다른 하나)은 상기 제 3 배선(5503)과 접속된다.
상기 제 2 박막 트랜지스터(5572)의 제 1 전극은 상기 제 6 배선(5506)과 접속된다. 상기 제 2 박막 트랜지스터(5572)의 제 2 전극은 상기 제 3 배선(5503)과 접속된다.
상기 제 3 박막 트랜지스터(5573)의 제 1 전극은 상기 제 5 배선(5505)과 접속된다. 상기 제 3 박막 트랜지스터(5573)의 제 2 전극은 상기 제 2 박막 트랜지스터(5572)의 게이트 전극과 접속된다. 상기 제 3 박막 트랜지스터(5573)의 게이트 전극은 상기 제 5 배선(5505)과 접속된다.
상기 제 4 박막 트랜지스터(5574)의 제 1 전극은 상기 제 6 배선(5506)과 접속된다. 상기 제 4 박막 트랜지스터(5574)의 제 2 전극은 상기 제 2 박막 트랜지스터(5572)의 상기 게이트 전극과 접속된다. 상기 제 4 박막 트랜지스터(5574)의 상기 게이트 전극은 상기 제 1 박막 트랜지스터(5571)의 게이트 전극과 접속된다.
상기 제 5 박막 트랜지스터(5575)의 제 1 전극은 상기 제 5 배선(5505)과 접속된다. 상기 제 5 박막 트랜지스터(5575)의 제 2 전극은 상기 제 1 박막 트랜지스터(5571)의 상기 게이트 전극과 접속된다. 상기 제 5 박막 트랜지스터(5575)의 게이트 전극은 상기 제 1 배선(5501)과 접속된다.
상기 제 6 박막 트랜지스터(5576)의 제 1 전극은 상기 제 6 배선(5506)과 접속된다. 상기 제 6 박막 트랜지스터(5576)의 제 2 전극은 상기 제 1 박막 트랜지스터(5571)의 상기 게이트 전극과 접속된다. 상기 제 6 박막 트랜지스터의 게이트 전극은 상기 제 2 박막 트랜지스터(5572)의 상기 게이트 전극과 접속된다.
상기 제 7 박막 트랜지스터(5577)의 제 1 전극은 상기 제 6 배선(5506)과 접속된다. 상기 제 7 박막 트랜지스터(5577)의 제 2 전극은 상기 제 1 박막 트랜지스터(5571)의 상기 게이트 전극과 접속된다. 상기 제 7 박막 트랜지스터(5577)의 게이트 전극은 상기 제 2 배선(5502)과 접속된다. 상기 제 8 박막 트랜지스터(5578)의 제 1 전극은 상기 제 6 배선(5506)과 접속된다. 상기 제 8 박막 트랜지스터(5578)의 제 2 전극은 상기 제 2 박막 트랜지스터(5572)의 상기 게이트 전극과 접속된다. 상기 제 8 박막 트랜지스터(5578)의 게이트 전극은 상기 제 1 배선(5501)과 접속된다.
상기 제 1 박막 트랜지스터(5571)의 상기 게이트 전극, 상기 제 4 박막 트랜지스터(5574)의 상기 게이트 전극, 상기 제 5 박막 트랜지스터(5575)의 상기 제 2 전극, 상기 제 6 박막 트랜지스터(5576)의 상기 제 2 전극 및 상기 제 7 박막 트랜지스터(5577)의 상기 제 2 전극이 접속되는 점은 각각 노드(5543)라 한다. 상기 제 2 박막 트랜지스터(5572)의 상기 게이트 전극, 상기 제 3 박막 트랜지스터(5573)의 상기 제 2 전극, 상기 제 4 박막 트랜지스터(5574)의 상기 제 2 전극, 상기 제 6 박막 트랜지스터(5576)의 상기 게이트 전극 및 상기 제 8 박막 트랜지스터(5578)의 상기 제 2 전극이 접속되는 점은 각각 노드(5544)라 한다.
상기 제 1 배선(5501), 상기 제 2 배선(5502), 상기 제 3 배선(5503) 및 상기 제 4 배선(5504)은 각각 제 1 신호선, 제 2 신호선, 제 3 신호선 및 제 4 신호선이라 한다. 상기 제 5 배선(5505) 및 상기 제 6 배선(5506)은 각각 제 1 전원선 및 제 2 전원선이라 한다.
또는, 상기 신호선 구동회로와 상기 주사선 구동회로는 실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법으로 비선형 소자와 함께 제조될 수 있는, n-채널형 TFT만을 사용하여 제조될 수 있다. 실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법으로 비선형 소자와 함께 형성될 수 있는 상기 n-채널형 TFT가 높은 이동도를 가지기 때문에, 상기 구동회로의 구동 주파수가 증가될 수 있다. 또한, 실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법으로 비선형 소자와 함께 형성될 수 있는 상기 n-채널형 TFT는 인듐, 갈륨, 및 아연을 포함하는 산소-결핍 산화물 반도체층을 사용하여 형성되는 소스 영역 또는 드레인 영역을 포함한다. 따라서, 상기 기생 용량이 감소되고 상기 주파수 특성(f-특성이라 불리는)이 증가된다. 예를 들어, 실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법으로 비선형 소자와 함께 형성될 수 있는 상기 n-채널형 TFT를 포함하는 주사선 구동회로는 빠른 속도로 동작할 수 있다; 그러므로, 예를 들어 흑색 화면의 삽입을 달성하거나 상기 프레임 주파수를 증가시킬 수 있다.
또한, 상기 주사선 구동회로에서 상기 트랜지스터의 상기 채널 폭이 증가되거나 복수의 주사선 구동회로가 제공되는 경우, 예를 들어 더 높은 프레임 주파수가 실현될 수 있다. 복수의 주사선 구동회로가 제공되는 경우, 짝수의 주사선을 구동하기 위한 주사선 구동회로는 한 편에 제공되고 홀수의 주사선을 구동하기 위한 주사선 구동회로는 반대편에 제공된다; 따라서, 프레임 주파수의 증가가 실현될 수 있다.
본 발명의 일 실시 형태에 따른 반도체 장치의 일 예인 액티브 매트릭스형 발광 표시 장치를 제조하는 경우, 복수의 박막 트랜지스터가 적어도 하나의 화소에 배치되기 때문에, 복수의 주사선 구동회로가 바람직하게 배치된다. 액티브 매트릭스 발광 표시 장치의 블록도의 일예가 도 11b에 도시되어 있다.
도 11b에 도시된 상기 발광 표시 장치는 기판(5400) 위에 표시 소자를 각각 구비하고 있는 복수의 화소를 포함하는 화소부(5401); 각 화소를 선택하는 제 1 주사선 구동회로(5402)와 제 2 주사선 구동회로(5404); 및 선택된 화소에 비디오 신호 입력을 제어하는 신호선 구동회로(5403)를 포함한다.
도 11b의 상기 발광 표시 장치의 상기 화소로 디지털 비디오 신호를 입력하는 경우, 상기 화소는 상기 트랜지스터의 스위칭 온/오프에 의해 발광 상태 또는 비발광 상태에 놓인다. 따라서, 면적계조법 또는 시간계조법을 이용하여 계조가 표시될 수 있다. 면적계조법은 하나의 화소가 복수의 부화소로 분할되고 각 부화소는 비디오 신호에 기초하여 개별적으로 구동되어 계조가 표시되는 구동 방법을 말한다. 또한, 시간계조법은 화소가 발광 상태에 있는 동안의 기간을 제어하여 계조가 표시되는 구동 방법을 말한다.
발광 소자의 상기 응답 속도가 액정 소자 등보다 짧기 때문에, 상기 발광 소자는 시간계조법에 적합하다. 상세하게는, 시간계조법에 의해 표시하는 경우, 하나의 프레임 기간은 복수의 서브프레임 기간으로 분할된다. 그리고나서, 비디오 신호에 응답하여, 상기 화소의 상기 발광 소자는 각 서브프레임 주기에서 발광 상태 또는 비발광 상태로 놓인다. 하나의 프레임을 복수의 서브프레임으로 분할함으로써, 화소가 실질적으로 하나의 프레임 기간에서 발광하는 기간의 총 길이는 계조를 표시하는 비디오 신호로 제어될 수 있다.
도 11b의 상기 발광 표시 장치에서, 하나의 화소가 두 개의 TFT, 즉 스위칭 TFT 및 전류 제어 TFT를 포함하는 경우, 상기 스위칭 TFT의 게이트 배선으로 기능하는 제 1 주사선에 입력되는 신호는 상기 제 1 주사선 구동회로(5402)로부터 생성되고 상기 전류 제어 TFT의 게이트 배선으로 기능하는 제 2 주사선으로 입력되는 신호는 상기 제 2 주사선 구동회로(5404)로부터 생성된다. 그러나, 상기 제 1 주사선으로 입력되는 상기 신호와 상기 제 2 주사선으로 입력되는 상기 신호는 하나의 주사선 구동회로로부터 함께 생성될 수 있다. 또한, 예를 들어, 상기 스위칭 소자의 동작을 제어하기 위해 사용되는 복수의 상기 제 1 주사선은 상기 스위칭 소자에 포함된 트랜지스터의 개수에 따라 각 화소에 제공되는 것이 가능하다. 이러한 경우, 상기 제 1 주사선에 입력되는 상기 신호선은 하나의 주사선 구동회로로부터 모두 생성되거나 복수의 주사선 구동회로로부터 생성될 수 있다.
상기 발광 표시 장치에서조차, 상기 n-채널형 TFT를 사용하여 형성된 상기 구동회로의 일부는 상기 화소부의 상기 박막 트랜지스터과 함께 하나의 기판 위에 제공될 수 있다. 게다가, 상기 신호선 구동회로와 상기 주사선 구동회로는 실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법으로 비선형 소자와 함께 형성될 수 있는 상기 n-채널형 TFT만을 이용하여 제조될 수 있다.
상기 전술한 구동회로는 액정 표시 장치 또는 발광 표시 장치 뿐 아니라 전자 잉크가 스위칭 소자에 전기적으로 접속된 소자를 활용함으로써 구동되는 전자 종이를 위해서도 사용될 수 있다. 상기 전자 종이는 또한 전기영동 표시 장치(전기영동 디스플레이)로 불리기도 하며 일반 종이와 동일한 수준의 가독성을 가지고, 다른 표시 장치보다 적은 전력 소모를 하며, 얇고 가벼운 형태를 갖도록 설정될 수 있는 이점이 있다.
전기영동 디스플레이는 다양한 모드를 가질 수 있다. 전기영동 디스플레이는 용매 또는 용질에 분산되는 복수의 마이크로캡슐로서, 각 마이크로캡슐이 양전하를 띠는 제 1 입자와 음전하를 띠는 제 2 입자를 포함하는 복수의 마이크로캡슐을 함유한다. 상기 마이크로캡슐에 전계를 인가함으로써, 상기 마이크로캡슐의 상기 입자는 반대방향으로 이동하고 한 쪽상에 집중하는 상기 입자의 상기 색만이 표시된다. 상기 제 1 입자와 상기 제 2 입자는 각각 안료를 함유하고 전계 없이는 이동하지 않는다는 것을 염두에 두어야 한다. 게다가, 상기 제 1 입자와 상기 제 2 입자의 색상은 서로 다르다(상기 색상은 무채색 또는 무색(achroma)를 포함한다).
이 방식에서, 전기영동 디스플레이는 높은 유전상수를 갖는 물질이 높은 전계 영역으로 이동하는 소위 유전영동 효과를 활용하는 디스플레이다. 전기영동 디스플레이는 액정 표시 장치에서 요구되는 편광판과 대향 기판을 필요로 하지 않으며, 상기 전기영동 표시 장치의 두께와 무게가 액정 표시 장치의 절반일 수 있다.
전술한 마이크로캡슐이 용매에 분산된 용액을 전자잉크라 말한다. 이 전자잉크는 유리, 플라스틱, 옷감, 종이 등의 표면 상에 인쇄될 수 있다. 또한, 안료를 갖는 컬러 필터 또는 입자의 사용에 의해, 컬러 표시가 가능하다.
또한, 액티브 매트릭스형 표시 장치는 두 개의 전극 사이에 개재되도록 액티브 매트릭스 기판 상에 복수의 상기 마이크로캡슐을 적절하게 제공함으로써 완성될 수 있고, 상기 마이크로캡슐의 전계 인가로 표시를 실행할 수 있다. 예를 들어,실시 형태 2 또는 3에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법에 의한 비선형 소자와 함께 형성되는 상기 박막 트랜지스터를 사용하여 얻은 상기 액티브 매트릭스 기판이 사용될 수 있다.
상기 제 1 입자 및 상기 제 2 입자는 도전성 재료, 절연성 재료, 반도체 재료, 자기성 재료, 액정 재료, 강유전성 재료, 일렉트로루미네선스 재료, 일렉트로크로믹 재료 및 자기 영동 재료 또는 이들의 합성물질 중 하나로부터 형성될 수 있다.
상기 공정을 통해, 상기 비선형 소자의 제 1 산화물 반도체층과 상기 배선층 사이의 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 구비 또는 플라즈마 처리에 의해 변경된 상기 영역의 구비는 금속 배선만을 사용한 경우와 비교할 때 안정한 동작을 가능하게 한다. 따라서, 보호 회로의 기능이 향상되고 동작이 안정된다. 또한, 상기 박막의 상기 박리로 인한 결함이 쉽게 일어나지 않는 비선형 소자를 포함하는 보호 회로를 탑재함으로써, 안정한 동작을 갖는 신뢰성이 높은 표시 장치를 제조할 수 있다.
실시 형태 5는 나머지 실시 형태의 어떤 구조와 적합하게 조합하여 실시될 수 있다.
(실시 형태 6)
박막 트랜지스터는 본 발명의 일 실시 형태에 따른 비선형 소자와 함께 제조될 수 있고 상기 박막 트랜지스터는 화소부로 사용될 수 있고 또한 구동회로로 사용될 수도 있어서, 표시 기능을 갖는 반도체 장치(소위 표시 장치)가 제조될 수 있다. 게다가, 본 발명의 일 실시 형태에 따른 박막 트랜지스터와 비선형 소자는 화소부와 함께 하나의 기판 위에 형성되는 구동회로의 일부나 구동회로 전체를 위해 사용될 수 있어서, 시스템-온-패널이 형성될 수 있다.
상기 표시 장치는 표시 소자를 포함한다. 상기 표시 소자로서, 액정 소자(액정 표시 소자라고 언급되기도 하는) 또는 발광 소자(발광 표시 소자라고 언급되기도 하는)가 사용될 수 있다. 발광 소자는 그 범위에, 발광이 전류 또는 전압에 의해 제어되는 소자를 포함하고, 상세하게는 무기 EL 소자, 유기 EL 소자 등을 포함한다. 또한, 전자 잉크와 같은 전기적 작용에 의해 콘트라스트가 변하는 표시 매체가 사용될 수 있다.
또한, 상기 표시 장치는 표시 소자가 밀봉되는 패널과 제어기를 포함하는 IC 등이 상기 패널 상에 실장되는 모듈을 포함한다. 본 발명의 일 실시 형태는 상기 표시 소자가 상기 표시 장치를 제조하는 공정에서 완성되기 전의 소자 기판의 한 모드에 관련이 있고 상기 소자 기판이 복수의 화소 각각에서 상기 표시 소자로 전류를 제공하는 수단을 구비한다. 상세하게는, 상기 소자 기판은 상기 표시 소자의 화소 전극만을 구비한 상태, 화소 전극이 되는 도전막 형성 후 및 상기 도전막이 에칭되어 상기 화소 전극을 형성하기 전의 상태 또는 다른 상태에 있을 수 있다.
본 명세서에서 표시 장치는 화상 표시 장치, 표시 장치 또는 광원(조명 장치)를 말한다. 또한, 상기 표시 장치는 그 범주에 다음의 모듈 중 어느 것을 포함한다: FPC(flexible printed circuit), TAB(tape automated bonding) 테이프 또는 TCP(tape carrier package)와 같은 커넥터를 포함하는 모듈; 그 단부에 인쇄 배선 보드를 구비한 TAB 테이프 또는 TCP를 갖는 모듈; 및 칩-온-글래스(chip-on glass: COP) 방법에 의해 표시 소자 상에 직접 탑재된 집적 회로(IC)를 갖는 모듈.
본 발명의 일 실시 형태에 따른 표시 장치의 일 모드인 액정 표시 장치의 외관과 단면도가 도 17a 및 도 17b를 참조하여 실시 형태 6에서 설명될 것이다. 도 17a는 상기 비선형 소자를 제조하는 방법과 같은 방법에 의해 비선형 소자와 함께 제조될 수 있는 높은 전기적 특성을 갖는 박막 트랜지스터(4010, 4011)와 액정 소자(4013)가 씰재(4005)로 제 2 기판(4006)의 사이에 밀봉된 패널의 상면도이다. 도 17b는 도 17a-1 및 도 17a-2의 M-N을 따른 단면도에 대응한다.
상기 씰재(4005)는 상기 제 1 기판(4001) 위에 놓인 화소부(4002)와 주사선 구동회로(4004)를 둘러싸도록 제공된다. 상기 제 2 기판(4006)은 상기 화소부(4002) 및 상기 주사선 구동회로(4004) 위에 제공된다. 따라서, 액정층(4008) 뿐 아니라 상기 화소부(4002)와 상기 주사선 구동회로(4004)도 상기 제 1 기판(4001)과 상기 제 2 기판(4006) 사이의 상기 씰재(4005)로 밀봉된다. 별개로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 신호선 구동회로(4003)는 상기 제 1 기판(4001) 위에 상기 씰재(4005)에 의해 둘러싸인 상기 영역과 다른 영역 내에 탑재된다.
별개로 형성된 상기 구동 회로의 접속 방법에 특별한 제한은 없고, 공지된 COG법, 와이어본딩법, TAB법 등이 사용될 수 있다. 도 17a-1은 상기 신호선 구동회로(4003)가 COG법에 의해 실장된 일예를 도시하고 도 17a-2는 상기 신호선 구동회로(4003)가 TAB법에 의해 실장된 일예를 도시한다.
상기 제 1 기판(4001) 위에 놓인 상기 화소부(4002)와 상기 주사선 구동회로(4004) 각각은 복수의 박막 트랜지스터를 포함한다. 도 17b는 상기 화소부(4002)에 포함된 상기 박막 트랜지스터(4010)와 상기 주사선 구동회로(4004)에 포함된 상기 박막 트랜지스터(4011)를 도시한다. 절연층(4020, 4021)은 상기 박막 트랜지스터(4010, 4011) 위에 놓인다.
In, Ga 및 Zn을 포함하는 산화물 반도체가 그 반도체층과 그 소스 및 드레인 영역으로 사용되는 상기 박막 트랜지스터(4010, 4011) 각각은 높은 전기적 특성을 가지고, 실시 형태 2 또는 3에 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법에 의한 비선형 소자와 함께 제조될 수 있다. 실시 형태 6에서, 상기 박막 트랜지스터(4010, 4011)는 n-채널형 박막 트랜지스터이다.
상기 액정 소자(4013)에 포함된 화소 전극층(4030)은 상기 박막 트랜지스터(4010)에 전기적으로 접속된다. 상기 액정 소자(4013)의 대향 전극층(4031)은 상기 제 2 기판(4006) 상에 형성된다. 상기 화소 전극층(4030), 상기 대향 전극층(4031) 및 상기 액정층(4008)은 상기 액정 소자(4013)에 대응하여 서로 겹쳐있다. 상기 화소 전극층(4030)과 상기 대향 전극층(4031)은 배향막으로 기능하는 절연층(4032) 및 절연층(4033)을 구비하고 그 사이에 상기 절연층(4032, 4033)을 개재하여 상기 액정층(4008)을 갖는다.
상기 제 1 기판(4001)과 상기 제 2 기판(4002)은 유리, 금속(전형적으로 스테인레스 스틸), 세라믹 또는 플라스틱으로부터 형성될 수 있다. 플라스틱으로, FRP(fiberglass-reinforced plastic) 플레이트, PVF(polyvinyl fluoride) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름이 사용될 수 있다. 또한, 알루미늄 포일은 PVF 필름 또는 폴리에스테르 필름 사이에 끼워넣는 구조의 시트가 사용될 수 있다.
절연막을 선택적으로 에칭하여 형성된 주상 스페이서(4035)는 상기 화소 전극층(4030)과 상기 대향 전극층(4031) 사이의 거리(셀 간격)를 제어하기 위해 제공된다. 또는, 구형 스페이서가 사용될 수 있다.
또는, 배향막이 없는 블루상 액정이 사용될 수 있다. 블루상은 콜레스테릭 액정의 온도가 증가하는 경우 등방상으로 콜레스테릭 액정이 전이하기 전에 일어나는 액정 상의 일종이다. 블루상은 좁은 온도 범위에서만 나타난다; 그러므로, 상기 액정층(4008)은 5중량% 이상의 키랄제가 상기 온도 범위를 확장하기 위해 혼합된 액정 조성물을 사용하여 형성된다. 블루상 액정과 키랄제를 포함하는 상기 액정 조성물은 10㎲ 내지 100㎲의 짧은 응답 속도를 가지며, 광학적으로 등방성이다; 그러므로 배향 처리는 필요하지 않고 시야각 의존도가 작다.
실시 형태 6은 투과형 액정 표시 장치의 일예를 설명한다; 그러나, 본 발명의 일 실시 형태는 반사형 액정 표시 장치 또는 반투과 액정 표시 장치에 적용될 수 있다.
비록 실시 형태 6의 액정 표시 장치가 상기 기판보다 바깥쪽에 놓인(시청자 쪽) 편광판과 착색층 그리고 상기 기판보다 안쪽에 높인 표시 소자의 전극층을 위의 순서대로 가짐에도 불구하고, 상기 편광판은 상기 기판보다 안에 있을 수 있다. 상기 편광판과 상기 착색층의 상기 적층 구조는 실시 형태 6에 서술된 것에 제한되지 않고 상기 편광판과 상기 착색층의 재료와 상기 제조 공정의 조건에 따라 적절하게 설정될 수 있다. 또한, 블랙 매트릭스로 기능하는 차광막이 구비될 수도 있다.
실시 형태 6에서, 상기 박막 트랜지스터의 상기 표면의 불균일성을 저감시키고 상기 박막 트랜지스터의 신뢰성을 향상시키기 위해서, 실시 형태 2 또는 3에 서술된 상기 비선형 소자와 상기 비선형 소자를 제조하는 상기 방법과 동일한 방법에 의해 비선형 소자와 함께 형성될 수 있는 상기 박막 트랜지스터는 평탄화 절연막으로 기능하는 절연층(상기 절연층(4020, 4021)) 또는 보호막으로 피복된다. 상기 보호막은 공기 중에 존재하는 수분 또는 금속 재료, 유기 물질과 같은 오염 불순물의 유입을 방지하도록 제공되므로 조밀한 막이 바람직하다. 상기 보호막은 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막의 단층 또는 적층을 사용하여 형성될 수도 있다. 비록 상기 보호막이 실시 형태 6에서 스퍼터링법에 의해 형성된다 하더라도, 상기 방법이 특별한 방법에 한정되지는 않으며 다양한 방법으로부터 선택될 수 있다.
여기서, 상기 절연층(4020)은 상기 보호막으로서 적층구조를 갖도록 형성된다. 여기서, 산화실리콘막이 상기 절연층(4020)의 제 1 층으로 스퍼터링법에 의해 형성된다. 상기 보호막을 위한 산화실리콘막의 사용이 소스 전극층과 드레인 전극층으로 사용되는 알루미늄막의 힐록을 방지하는 유리한 효과를 제공한다.
게다가, 절연층이 상기 보호막의 제 2 층으로 형성된다. 여기서, 질화실리콘막이 상기 절연층(4020)의 제 2 층으로 스퍼터링법에 의해 형성된다. 질화실리콘막이 상기 보호막을 위해 사용되는 경우, 나트륨과 같은 이동가능한 이온이 상기 TFT의 전기적 특성을 변경하는 반도체 영역에 유입하는 것을 방지할 수 있다.
또한, 상기 보호막이 형성된 후, 상기 IGZO 반도체층이 어닐링될 수 있다(300℃ 내지 400℃에서).
또한, 상기 절연층(4021)은 상기 평탄화 절연막으로 형성된다. 상기 절연층(4021)은 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드 또는 에폭시와 같은 내열성을 갖는 유기 재료로부터 형성될 수 있다. 이러한 유기 물질에 대한 대안으로서, 낮은 유전상수 재료(낮은-k 재료), 실록산계 수지, PSG(인유리), BPSG(인붕소유리) 등을 사용할 수 있다. 실록산계 수지는 수소 뿐 아니라 불소, 알킬 그룹 및 아릴 그룹 중 적어도 하나를 치환기로 포함할 수 있다. 상기 절연층(4021)은 이러한 물질로 형성된 복수의 절연막을 적층하여 형성될 수 있다.
실록산계 수지는 출발 재료로서 실록산계 재료로 형성되고 Si-O-Si의 상기 결합을 갖는 수지이다. 상기 실록산계 수지는 수소 뿐 아니라 불소, 알킬 그룹 및 방향족 탄화수소 중 적어도 하나를 치환기로 포함할 수 있다.
상기 절연층(4021)의 형성을 위한 방법은 특별한 방법에 제한되지 않고 다음 방법이 상기 절연층(4021)의 재료에 따라 사용될 수 있다: 스퍼터링법, SOG법, 스핀 코팅, 딥 코팅, 스프레이 코팅, 액적 토출법(예를 들어 잉크젯법, 스크린 프린팅 또는 오프셋 프린팅), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등. 재료액의 사용으로 상기 절연층(4021)을 형성하는 경우, 어닐링(300℃ 내지 400℃)은 베이킹 단계와 동시에 상기 IGZO 반도체층 상에 실행될 수 있다. 상기 절연층(4021)의 상기 베이킹과 상기 IGZO 반도체층의 상기 어닐링이 동시에 실행되는 경우, 반도체 장치는 효율적으로 제조될 수 있다.
상기 화소 전극층(4030)과 상기 대향 전극층(4031)은 산화텅스텐을 함유한 산화인듐, 산화텅스텐을 함유한 산화아연인듐, 산화티타늄을 함유한 산화인듐, 산화티타늄을 함유한 산화주석인듐, 산화주석인듐(이하 ITO라 함), 산화아연인듐 또는 산화실리콘이 첨가된 산화주석인듐과 같은 투광성 도전성 재료로부터 형성될 수 있다.
도전성 고분자(또한 도전성 폴리머라 함)를 포함한 도전성 조성물은 상기 화소 전극층(4030)과 상기 대향전극층(4031)으로 사용될 수 있다. 상기 도전성 조성물로 형성된 상기 화소 전극은 550nm의 파장에서 70% 이상의 투과율과 10000Ω/□ 이하의 시트저항을 갖는 것이 바람직하다. 또한, 상기 도전성 조성물에 포함된 도전성 고분자의 저항율은 0.1Ωㆍ㎝ 이하가 바람직하다.
상기 도전성 고분자로서, 소위 π-전자 공액계 도전성 폴리머가 사용될 수 있다. 예로서, 폴리어닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 그들의 두 개 이상의 코폴리머 등이 있을 수 있다.
또한, 다양한 신호와 전위는 FPC(4018)로부터 별개로 형성된 상기 신호선 구동회로(4003), 상기 주사선 구동회로(4004) 및 상기 화소부(4002)로 공급된다.
실시 형태 6에서, 접속 단자 전극(4015)은 액정 소자(4013)에 포함된 화소 전극층(4030)과 동일한 도전막을 사용하여 형성된다. 단자 전극(4016)은 박막 트랜지스터들(4010 및 4011)에 포함된 소스 및 드레인 전극층들과 동일한 도전막을 사용하여 형성된다.
접속 단자 전극(4015)은 및 이방성 도전막(4019)을 통해 상기 FPC(4018)의 단자로 전기적으로 접속된다.
도 17a 및 도 17b가 상기 신호선 구동회로(4003)가 상기 제 1 기판(4001) 상에 탑재되고 별개로 형성된 일예를 도시하고 있으나, 실시 형태 6은 이러한 구성에 한정되지는 않는다. 상기 주사선 구동회로는 별개로 형성된 후 실장될 수 있거나 상기 신호선 구동회로 또는 상기 주사선 구동회로의 일부가 별개로 형성되고나서 실장될 수도 있다.
도 18은 액정 표시 모듈이 본 발명의 일 실시 형태에 따라 제조된 TFT 기판(2600)을 사용하여 반도체 장치로서 형성되는 일예를 도시하고 있다.
도 18은 상기 TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)와 서로 부착되고, TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604)와 착색층(2605)이 상기 기판들 사이에 놓여서 표시 영역을 형성한다. 상기 착색층(2605)은 색 표시를 실행하는 데 필요하다. 상기 RGB 시스템의 경우에, 적, 녹 및 청의 색상에 대응하는 각 착색층은 각 화소를 위해 제공된다. 편광판(2606, 2607)과 확산판(2613)은 상기 TFT 기판(2600)과 상기 대향 기판(2601) 외부에 놓인다. 광원은 냉음극관(2610)과 반사판(2611)을 포함하고, 회로기판(2612)은 플렉시블 배선기판(2609)을 통해 상기 TFT 기판(2600)의 배선 회로부(2608)에 접속되고 제어 회로나 전원 회로와 같은 외부 회로를 포함한다. 상기 편광판과 상기 액정층은 그 사이에 위상차판으로 적층될 수도 있다.
상기 액정 표시 모듈로서, TN 모듈(Twisted Nematics) 모드, IPS(in-plane-switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등이 사용될 수 있다.
상기 공정을 통해, 상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이에 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 제공은 금속 배선만을 사용하는 경우와 비교하여 안정한 동작을 허용한다. 따라서, 상기 보호 회로의 상기 기능은 향상될 수 있고 상기 동작은 안정하게 될 수 있다. 또한, 상기 박막의 상기 박리에 의한 결함이 쉽게 일어나지 않는 비선형 소자를 포함하는 보호 회로를 포함함으로써 안정한 동작을 갖는 신뢰성이 높은 액정 표시 패널을 제조할 수 있다.
실시 형태 6은 나머지 실시 형태의 어떤 구조와 적절하게 조합하여 실시될 수 있다.
(실시 형태 7)
박막 트랜지스터는 본 발명의 일 실시 형태에 따른 비선형 소자와 함께 형성되고, 표시 기능을 갖는 반도체 장치(또는 표시 장치라 함)는 구동 회로와 화소부내의 상기 박막 트랜지스터를 사용함으로써 제조될 수 있다.
실시 형태 7은 본 발명의 일 실시 형태에 따른 표시 장치로서 발광 표시 장치의 일예를 설명한다. 여기서 상기 표시 장치의 표시 소자의 일예로서, 일렉트로루미네선스를 활용하는 발광 소자가 사용된다. 일렉트로루미네선스를 활용하는 발광 소자는 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 분류된다. 일반적으로, 전자는 유기 EL 소자라 하고, 후자는 EL 소자라 한다.
유기 EL 소자에서, 발광 소자로의 전압 인가에 의해, 전자와 정공이 한 쌍의 전극으로부터 발광 유기 화합물을 포함하는 층으로 별개로 주입되므로 전류가 흐른다. 그리고나서, 이러한 캐리어(즉, 전자 및 정공)가 재결합되므로, 상기 발광 유기 화합물이 여기된다. 상기 발광 유기 화합물이 기저 상태에서 여기 상태로 복귀하는 경우, 광이 발광된다. 이러한 메카니즘때문에, 이러한 발광 소자를 전류-여기 발광 소자라 한다.
상기 무기 EL 소자가 그들의 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자가 바인더에서 분산되는 발광층을 가지고, 이러한 발광 메카니즘은 도너 준위와 억셉터 준위를 활용하여 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층이 전극 사이에 끼워넣어진 유전체층 사이에 끼워넣어지고, 이러한 발광 메카니즘은 금속 이온의 내부-쉘 전자 전이를 활용하는 국재형 발광이다. 여기서 유기 EL 소자가 발광 소자로 사용된다.
도 19는 본 발명의 실시 형태에 따른 반도체 장치의 일예로서, 디지털 시간 계조 구동이 적용될 수 있는 화소 구성의 일예를 도시하고 있다.
디지털 시간 계조 구동이 적용되는 화소의 구성과 동작이 설명된다. 실시 형태 7에서, 하나의 화소는 각 채널 형성 영역이 IGZO 반도체층을 포함하고 실시 형태 2에서 서술된 상기 비선형 소자를 제조하는 방법과 동일한 방법에 의한 비선형 소자와 함께 형성될 수 있는 두 개의 n-채널형 트랜지스터를 포함한다.
화소(6400)는 스위칭 트랜지스터(6401), 구동 트랜지스터(6402), 발광 소자(6404) 및 용량소자(6403)를 포함한다. 상기 스위칭 트랜지스터(6401)의 게이트는 주사선(6406)과 접속되고, 상기 스위칭 트랜지스터(6401)의 제 1 전극(소스 전극과 드레인 전극 중 하나)은 신호선(6405)에 접속되고 제 2 전극(소스 전극과 드레인 전극 중 다른 하나)은 상기 구동 트랜지스터(6402)의 게이트와 접속된다. 상기 구동 트랜지스터(6402)의 상기 게이트는 용량소자(6403)를 통해 전원선(6407)에 접속되고, 상기 구동 트랜지스터(6402)의 제 1 전극은 상기 전원선(6407)에 접속되고, 상기 구동 회로(6402)의 제 2 전극은 상기 발광 소자(6404)의 제 1 전극(화소 전극)에 접속된다. 상기 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다.
상기 발광 소자(6404)의 제 2 전극(공통 전극(6408))은 낮은 전원 전위로 설정된다. 상기 전원선(6407)에 설정된 높은 전원 전위가 기준인 경우 상기 낮은 전원 전위는 상기 낮은 전원 전위 < 상기 높은 전원 전위를 만족하는 전위이다. 상기 낮은 전위로서, 예를 들어 GND, 0 V 등이 채택될 수 있다. 상기 높은 전원 전위와 상기 낮은 전원 전위 간의 차이는 상기 발광 소자(6404)에 인가되고 전류가 상기 발광 소자(6404)로 제공되어, 상기 발광 소자(6404)가 발광을 한다. 여기서, 상기 발광 소자(6404)가 발광하도록 하기 위하여, 각 전위가 상기 높은 전원 전위와 상기 낮은 전원 전위 간의 차이가 순방향 임계 전압보다 크거나 같도록 설정된다.
상기 구동 트랜지스터(6402)의 게이트 용량을 용량소자의 대체로 사용될 수 있어서, 상기 용량소자(6403)가 생략될 수 있다. 상기 구동 트랜지스터(6402)의 상기 게이트 용량은 상기 채널 형성 영역과 상기 게이트 전극 사이에 형성될 수도 있다.
전압-입력 전압 구동 방법의 경우에는, 구동 트랜지스터(6402)가 충분하게 턴-온 및 턴-오프되는 두 개의 상태 중 하나가 되도록 상기 구동 트랜지스터(6402)의 상기 게이트에 비디오 신호가 입력된다. 즉, 상기 구동 트랜지스터(6402)는 선형 영역에서 동작한다. 상기 구동 트랜지스터(6402)가 선형 영역에서 동작하기 때문에, 상기 전원선(6407)의 상기 전압보다 높은 전압이 상기 구동 트랜지스터(6402)의 상기 게이트에 인가된다. (상기 구동 트랜지스터(6402)의 Vth + 상기 전원선의 전압)보다 높거나 동일한 전압이 상기 신호선(6405)에 인가된다.
디지털 시간 계조 구동 대신에 아날로그 계조 구동을 실시하는 경우, 도 19에서와 같은 화소 구성이 신호 입력을 변경함으로써 사용될 수 있다.
아날로그 계조 구동을 실시하는 경우, (상기 구동 트랜지스터(6402)의 Vth + 상기 발광 소자(6404)의 순방향 전압)보다 높거나 같은 전압이 상기 구동 트랜지스터(6402)의 상기 게이트에 인가된다. 상기 발광 소자(6404)의 상기 순방향 전압은 소망하는 휘도가 획득되는 전압을 나타내며, 적어도 순방향 임계 전압을 포함한다. 상기 구동 트랜지스터(6402)가 포화 영역에서 동작하는 상기 비디오 신호가 입력되어, 전류가 상기 발광 소자(6404)에 제공될 수 있다. 포화 영역에서 상기 구동 트랜지스터(6402)가 동작하기 위하여, 상기 전원선(6407)의 상기 전위가 상기 구동 트랜지스터(6402)의 상기 게이트 전위보다 높게 설정된다. 아날로그 비디오 신호가 사용되는 경우, 상기 비디오 신호에 따라 상기 발광 소자(6404)에 전류를 공급하고 아날로그 계조 구동을 실시하는 것이 가능하다.
도 19에 도시된 상기 화소 구성은 이에 한정되는 것은 아니다. 예를 들어, 스위치, 저항소자, 용량소자, 트랜지스터, 논리 회로 등이 도 19에 도시된 상기 화소에 추가될 수도 있다.
다음으로, 발광 소자의 구성은 도 20a 내지 도 20c를 참조하여 설명된다. 화소의 단면 구조가 n-채널형 구동 TFT를 일예로 들어 여기서 설명된다. 도 20a, 도 20b 및 도 20c에 도시된 반도체 장치에 사용되는 구동 TFT로 기능하는 TFT(7001, 7011 및 7021)는 실시 형태 2에 설명된 상기 비선형 소자를 제조하는 방법과 동일한 방법에 의한 비선형 소자와 함께 형성된다. 상기 TFT(7001, 7011 및 7021)는 In, Ga 및 Zn을 포함하는 산화물 반도체가 반도체층과 소스 영역 및 드레인 영역에 사용되어 높은 전기적 특성을 갖는다.
또한, 상기 발광 소자로부터 발광되는 광을 추출하기 위하여, 양극과 음극 중 적어도 하나가 광을 투과하도록 투명하여야 한다. 박막 트랜지스터와 발광 소자는 기판 위에 형성된다. 발광 소자는 발광이 상기 기판의 반대편의 상기 표면을 통해 추출되는 상면-사출 구조; 발광이 상기 기판 측의 상기 표면을 통해 추출되는 하면-사출 구조; 또는 발광이 상기 기판의 반대편의 상기 표면과 상기 기판 측의 상기 표면을 통해 추출되는 양면-사출 구조를 가질 수 있다. 본 발명의 일 실시 형태에 따른 상기 화소 구성은 이러한 사출 구조 중 하나를 가지는 발광 소자에 적용될 수 있다.
상면-사출 구조를 갖는 발광 소자가 도 20a를 참조하여 설명된다.
도 20a는 구동 TFT로 기능하는 상기 TFT(7001)이 n-채널형 TFT이고 발광 소자(7002)에서 생성된 광이 양극(7005)측으로 발광되는 경우의 화소의 단면도이다. 도 20a에서, 상기 발광 소자(7002)의 음극(7003)은 구동 TFT로 기능하는 상기 TFT(7001)에 전기적으로 접속되고, 발광층(7004)과 상기 양극(7005)은 상기 음극(7003) 위에 이 순서대로 적층된다. 상기 음극(7003)은 낮은 일 함수를 갖고 광을 반사하는 한 다양한 도전성 재료 중 하나를 사용하여 형성된다. 예를 들어, Ca, Al, CaF, MgAg, AlLi 등이 바람직하게 사용된다. 상기 발광층(7004)은 단층을 사용하거나 복수의 층을 적층하여 형성될 수 있다. 상기 발광층(7004)이 복수의 층을 사용하여 형성되는 경우, 상기 발광층(7004)은 전자-주입층, 전자-수송층, 발광층, 정공-수송층 및 정공-주입층을 순서대로 상기 음극(7003) 위에 적층하여 형성된다. 이러한 층 모두를 형성할 필요는 없다. 상기 양극(7005)은 산화텅스텐을 함유한 산화인듐, 산화텅스텐을 포함한 산화인듐, 산화텅스텐을 포함한 산화아연인듐, 산화티타늄을 포함한 산화인듐, 산화티타늄을 포함한 산화주석인듐, 산화주석인듐(이하 ITO라 함), 산화아연인듐 또는 산화실리콘이 첨가된 산화주석인듐의 막과 같은 투광성 도전막을 사용하여 형성된다.
상기 발광 소자(7002)는 상기 음극(7003)과 상기 양극(7005)에 상기 발광층(7004)을 끼워넣는 영역에 대응한다. 도 20a에 도시된 상기 화소의 경우에, 광이 도 20a의 화살표에 의해 표시된 것처럼 상기 발광 소자(7002)로부터 상기 양극(7005)으로 발광된다.
다음으로, 하면-사출 구조를 갖는 발광 소자가 도 20b를 참조하여 설명된다. 도 20b는 구동 TFT(7011)이 n-채널형이고, 광이 발광 소자(7012)로부터 상기 음극(7013)측으로 발광되는 경우의 화소의 단면도이다. 도 20b에서, 상기 발광 소자(7012)의 상기 음극(7013)이 상기 구동 TFT(7011)에 전기적으로 접속된 투광성 도전막(7017) 위에 형성되고, 발광층(7014)과 양극(7015)이 상기 음극(7013) 위에 순서대로 적층된다. 광을 반사하거나 차단하기 위한 차광막(7016)은 상기 양극(7015)이 투광성을 갖는 경우 상기 양극(7015)을 덮도록 형성될 수 있다. 상기 음극(7013)으로서, 다양한 물질이 상기 음극(7013)이 낮은 일 함수를 갖는 도전막인 한 도 20a의 경우와 같이 사용될 수 있다. 상기 음극(7013)은 광을 투과할 수 있는 두께(바람직하게, 약 5nm 내지 30nm)를 갖도록 형성된다. 예를 들어, 20nm의 두께를 갖는 알루미늄막은 상기 음극(7013)으로서 사용될 수 있다. 상기 발광층(7014)은 도 20a의 경우와 같이 복수의 층을 적층하거나 단층으로 형성될 수 있다. 상기 양극(7015)은 광을 투과할 필요는 없으나 도 20a의 경우와 같이 투광성 도전성 재료를 사용하여 형성될 수 있다. 상기 차광막(7016)으로, 광을 반사하는 금속 등이 사용될 수 있다; 그러나, 금속막에 한정되는 것은 아니다. 예를 들어, 흑색 안료가 첨가된 수지 등이 사용될 수 있다.
상기 발광 소자(7012)는 상기 음극(7013) 및 상기 양극(7015)에 상기 발광층(7014)을 끼워넣은 영역에 대응한다. 도 20b에 도시된 상기 화소의 경우에, 도 20b의 상기 화살표로 나타낸 바와 같이 상기 발광 소자(7012)로부터 상기 음극(7013)으로 광이 발광된다.
다음으로, 양면-사출 구조를 갖는 발광 소자가 도 20c를 참조하여 설명된다. 도 20c에서, 발광 소자(7022)의 음극(7023)이 상기 구동 TFT(7021)에 전기적으로 접속된 투광성 도전막(7027) 위에 형성되고, 발광층(7024)과 양극(7025)가 순서대로 상기 음극(7023) 위에 적층된다. 도 20a의 경우에서와 같이, 상기 음극(7023)은 도전성이 있고 낮은 일 함수를 갖는 한 다양한 도전성 재료 중 하나로 형성될 수 있다. 상기 음극(7023)이 광을 투과할 수 있는 두께를 갖도록 형성된다. 예를 들어, 20nm의 두께를 갖는 Al막이 상기 음극(7023)으로 사용될 수 있다. 상기 발광층(7024)은 도 20a의 경우과 같이 복수의 층을 적층하거나 단층을 사용하여 형성될 수 있다. 도 20a와 같은 방법으로, 상기 양극(7025)은 투광성 도전성 재료를 사용하여 형성될 수 있다.
상기 발광 소자(7022)는 상기 음극(7023), 상기 발광층(7024) 및 상기 음극층(7025)이 서로 겹치는 영역에 대응한다. 도 20c에서 도시된 상기 화소에서, 광은 도 20c의 상기 화살표에 의해 표시된 바와 같이 상기 발광 소자(7022)로부터 상기 양극(7025)쪽 및 상기 음극(7023) 쪽 모두로 발광된다.
유기 EL소자가 발광 소자로 여기서 설명되더라도, 무기 EL소자도 택일적으로 발광 소자로 제공될 수 있다.
실시 형태 7은 발광 소자의 상기 구동을 제어하는 박막 트랜지스터(구동 TFT)가 상기 발광 소자에 전기적으로 접속되는 예를 설명하지만, 전류 제어 TFT가 상기 구동 TFT와 상기 발광 소자 사이에서 접속되는 구성이 적용될 수도 있다.
실시 형태 7에서 설명된 상기 반도체 장치는 도 20a 내지 도 20c에 도시된 상기 구성에 한정되는 것은 아니며, 본 발명의 기술적 사상에 기초하여 다양한 방식으로 변경될 수도 있다.
다음으로, 본 발명에 따른 반도체 장치의 일 모드에 대응하는 발광 표시 패널(또한 발광 패널이라고 함)의 외관과 단면이 도 21a와 도 21b를 참조하여 설명될 것이다. 도 21a는 본 발명의 일 실시 형태에 따라 비선형 소자를 제조하는 방법과 동일한 방법에 의한 비선형 소자와 함께 형성된 반도체층과 소스 및 드레인 영역으로 In, Ga 및 Zn을 포함하는 산화물 반도체가 사용된 높은 전기 전도도를 갖는 발광 소자와 박막 트랜지스터가 상기 제 1 기판과 상기 제 2 기판 사이에 씰재로 밀봉된 패널의 상면도이고, 도 21b는 도 21a의 H-I를 따른 단면도이다.
씰재(4505)는 제 1 기판(4501) 위에 놓인 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)를 둘러싸도록 제공된다. 또한, 제 2 기판(4506)은 상기 화소부(4502), 상기 신호선 구동회로(4503a, 4503b) 및 상기 주사선 구동회로(4504a, 4504b) 위에 형성된다. 따라서, 상기 화소부(4502), 상기 신호선 구동회로(4503a, 4503b) 및 상기 주사선 구동회로(4504a, 4504b)가 충전재(4507)와 함께, 상기 제 1 기판(4501), 상기 씰재(4505) 및 상기 제 2 기판(4506)으로 밀봉된다. 이러한 방식으로, 상기 화소부(4502), 상기 신호선 구동회로(4503a, 4503b) 및 상기 주사선 구동회로(4504a, 4504b)가 외부 공기에 노출되지 않도록 높은 기밀성 및 작은 탈기성을 갖는 보호막(부착막 또는 자외선 경화 수지막)과 같은 피복막이나 보호막을 사용한 패키징(밀봉)이 바람직하게 실행된다.
상기 제 1 기판(4501) 위에 형성된 상기 화소부(4502), 상기 신호선 구동회로(4503a, 4503b) 및 상기 주사선 구동회로(4504a, 4504b)는 각각 복수의 박막 트랜지스터를 포함하고, 상기 화소부(4502)에 포함된 상기 박막 트랜지스터(4510) 및 상기 신호선 구동회로(4503a)에 포함된 상기 박막 트랜지스터(4509)는 도 21b에 일예로 도시되어 있다.
높은 전기적 특성을 갖는 상기 박막 트랜지스터(4509, 4510) 각각은 In, Ga 및 Zn을 포함하는 산화물 반도체가 반도체층과 소스 및 드레인 영역으로 사용되고, 실시 형태 2에서 서술된 상기 비선형 소자를 제조하는 상기 방법과 동일한 방법으로 비선형 소자와 함께 제조될 수 있다. 이 실시 형태에서, 상기 박막 트랜지스터(4509, 4510)는 n-채널형 박막 트랜지스터이다.
게다가, 도면부호 4511은 발광 소자를 나타낸다. 상기 발광 소자(4511)에 포함된 화소 전극인 제 1 전극층(4517)은 상기 박막 트랜지스터(4510)의 소스 및 드레인 전극층에 전기적으로 접속된다. 상기 발광 소자(4511)가 상기 제 1 전극층(4517), 일렉트로루미네선스층(4512) 및 제 2 전극층(4513)의 적층 구조를 가짐에도 불구하고, 상기 발광 소자(4511)의 상기 구성이 실시 형태 7에 설명된 상기 구성에 한정되는 것은 아니다. 상기 발광 소자(4511)의 상기 구성은 상기 발광 소자(4511) 등으로부터 추출되는 방향에 따라 적절하게 변할 수 있다.
격벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성된다. 특히 바람직하게는, 상기 격벽(4520)은 감광성 물질을 사용하여 형성되고 개구가 제 1 전극층(4517) 위에 형성되어 상기 개구의 측벽이 연속적 곡률로 기울어진 표면으로 형성되도록 한다.
상기 일렉트로루미네선스층(4512)은 단층 또는 적층된 복수의 층을 사용하여 형성될 수도 있다.
산소, 수소, 수분, 이산화탄소 등의 발광 소자(4511)로의 유입을 방지하기 위하여, 보호막이 상기 제 2 전극층(4513)과 상기 격벽(4520) 위에 형성될 수 있다. 상기 보호막으로서, 질화실리콘막, 질화산화실리콘막, DLC(diamond like carbon)막 등이 사용될 수 있다.
또한, 다양한 신호와 전위가 FPC(4518a, 4518b)로부터 상기 신호선 구동회로(4503a, 4503b), 상기 주사선 구동회로(4504a, 4504b) 또는 상기 화소부(4502)로 제공된다.
실시 형태 7에서, 접속단자 전극(4515)은 상기 발광 소자(4511)에 포함된 상기 제 1 전극층(4517)과 동일한 도전막을 사용하여 형성된다. 단자 전극(4516)은 상기 박막 트랜지스터(4509, 4510)에 포함된 상기 소스 및 드레인 전극층과 동일한 도전막을 사용하여 형성된다.
상기 접속단자 전극(4515)은 이방성 도전막(4519)을 통해 상기 FPC(4518a)에 포함된 단자에 전기적으로 접속된다.
광이 상기 발광 소자(4511)로부터 추출된 상기 방향에 위치된 상기 제 2 기판(4506)은 투광성을 가져야한다. 이 경우에, 유리판, 플라스틱판, 폴리에스테르막 또는 아크릴막과 같은 투광성 물질이 사용된다.
상기 충전재(4507)로서, 질소 또는 아르곤과 같은 비활성 기체 뿐 아니라 자외선 경화 수지 또는 열경화 수지도 사용될 수 있다. 예를 들어, PVC, 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, 폴리비닐 부티랄(PVB) 또는 에틸렌 비닐 아세테이트(EVA)가 사용될 수 있다. 실시 형태 7에서, 질소가 상기 충전재(4507)로 사용된다.
또한, 필요하면, 편광판, 원편광판(타원편광판을 포함), 위상차판(λ/4 판, λ/2 판) 및 컬러 필터와 같은 광학막이 적절하게 상기 발광 소자의 사출면 상에 제공될 수 있다. 또한, 상기 편광판 또는 원편광판은 반사방지막이 구비될 수도 있다. 예를 들어, 안티 글레어 처리가 반사된 광이 상기 표면의 상기 오목/볼록부에서 확산됨으로써 실시될 수 있고, 눈부심이 저감될 수 있다.
상기 신호선 구동회로(4503a, 4503b)와 상기 주사선 구동회로(4504a, 4504b)로서, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 구동 회로가 실장될 수도 있다. 또는, 상기 신호선 구동회로만 또는 그 일부만 또는 상기 주사선 구동회로만 또는 그 일부만이 별도로 실장되도록 형성될 수도 있다. 실시 형태 7은 도 21a 및 도 21b에 도시된 상기 구조에 제한되지는 않는다.
상기 공정을 통해, 상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이에 상기 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 제공 또는 상기 플라즈마 처리에 의해 변경된 상기 영역의 제공은 금속 배선만을 사용한 경우와 비교할 때 안정된 동작을 허용한다. 따라서, 상기 보호 회로의 기능이 향상되고 상기 동작이 안정될 수 있다. 또한, 상기 박막의 상기 박리에 기인한 결함이 쉽게 일어나지 않는 비선형 소자를 포함하는 보호 회로를 탑재함으로써, 안정한 동작을 갖는 신뢰성이 높은 발광 소자 표시 장치(표시 패널)를 제조하는 것이 가능하다.
실시 형태 7은 나머지 실시 형태의 구조와 적절하게 조합하여 실시될 수 있다.
(실시 형태 8)
본 발명의 실시 형태에 따른 표시 장치는 전자 종이로 적용될 수 있다. 전자 종이는 정보를 표시하는 모든 분야의 전자 장치에 사용될 수 있다. 예를 들어, 전자 종이는 전자서적(e-book), 포스터, 기차와 같은 차량의 광고, 신용카드와 같은 다양한 카드의 표시 등에 사용될 수 있다. 이러한 장치의 예들이 도 22a와 도 22b 및 도 23에 도시되어 있다.
도 22a는 전자 종이를 사용하여 형성된 포스터(2631)를 도시한다. 만약 상기 광고 매체가 인쇄된 종이인 경우, 상기 광고는 인력에 의해 교체된다; 그러나, 본 발명의 일 실시 형태에 따른 전자 종이가 사용되는 경우, 상기 광고 디스플레이는 단시간에 변경될 수 있다. 게다가, 안정된 영상이 표시 훼손 없이 얻어질 수 있다. 또한, 상기 포스터는 무선으로 정보를 전송하고 수신할 수 있다.
도 22b는 기차와 같은 차량의 광고(2632)를 도시한다. 만약 상기 광고 매체가 인쇄된 종이인 경우, 상기 광고는 인력에 의해 교체된다; 그러나, 본 발명의 일 실시 형태에 따른 전자 종이가 사용되는 경우, 상기 광고 디스플레이는 많은 인력 없이 단시간에 변경이 가능하다. 게다가, 안정된 영상이 표시 훼손 없이 얻어질 수 있다. 또한, 상기 차내 광고는 무선으로 정보를 전송하고 수신할 수 있다.
도 23은 전자서적 장치(2700)의 일예를 도시한다. 예를 들어, 상기 전자서적 장치(2700)는 두 개의 하우징(2701, 2703)을 포함한다, 상기 하우징(2701, 2703)은 축부(2711)에 의해 서로 일체화가 되며, 이러한 축부를 따라 상기 전자서적 장치(2700)는 개폐된다. 이러한 구조로, 종이 서적과 같은 동작이 이루어진다.
표시부(2705)는 상기 하우징(2701)에 포함되고 표시부(2707)는 상기 하우징(2703)에 포함된다. 상기 표시부(2705)와 상기 표시부(2707)는 하나의 영상을 표시할 수 있거나 상이한 영상을 표시할 수 있다. 상기 표시부들이 서로 다른 영상을 표시하는 구성에서, 예를 들어, 상기 오른쪽 표시부(도 23에서 상기 표시부(2705))는 문자를 표시할 수 있고 상기 왼쪽 표시부(도 23에서 상기 표시부(2705)는 영상을 표시할 수 있다.
도 23은 상기 하우징(2701)이 조작부 등을 구비한 예를 도시한다. 예를 들어, 상기 하우징(2701)은 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 상기 종이는 상기 조작키(2723)로 넘겨진다. 키보드, 포인팅 장치 등이 상기 하우징의 상기 표시부와 동일한 면상에 제공될 수 있다. 또한, 상기 하우징의 후면 또는 측면이 외부 접속 단자(이어폰 단자, USB 단자, AC 어댑터 또는 USB 케이블과 같은 다양한 케이블로 접속될 수 있는 단자 등), 기록 매체 삽입부 등을 구비할 수도 있다. 게다가, 상기 전자서적 장치(2700)는 전자사전이 기능을 가질 수도 있다.
또한, 상기 전자서적 장치(2700)는 무선으로 정보를 전송하고 수신할 수 있다. 소망하는 책 데이터 등이 무선으로 전자서적 서버로부터 구매되고 다운로드될 수 있다.
상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이에 상기 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 제공 또는 상기 플라즈마 처리에 의해 변경된 상기 영역의 제공은 금속 배선만을 사용한 경우와 비교할 때 안정된 동작을 허용한다. 따라서, 상기 보호 회로의 기능이 향상되고 상기 동작이 안정될 수 있다. 또한, 상기 박막의 상기 박리에 기인한 결함이 쉽게 일어나지 않는 비선형 소자를 포함하는 보호 회로를 포함함으로써, 안정한 동작을 갖는 신뢰성이 높은 전자 종이 장치를 제조하는 것이 가능하다.
실시 형태 8은 나머지 실시 형태의 구조와 적절하게 조합하여 실시될 수 있다.
(실시 형태 9)
본 발명의 일 실시 형태에 따른 반도체 장치는 다양한 전자 기기(게임기를 포함)에 적용될 수 있다. 상기 전자 기기로서, 예를 들어, 텔레비젼 세트(또는 TV 또는 TV 수신기라 불림), 컴퓨터용 모니터 등, 디지털 카메라와 같은 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대전화기(또는 휴대폰이나 휴대용 전화기라 불림), 휴대용 게임기, 휴대용 정보 단말기, 오디오 재생 장치 및 파칭코기와 같은 대형 게임기가 있다.
도 24a는 텔레비젼 세트(9600)의 일예를 도시한다. 표시부(9603)가 상기 텔레비젼 세트(9600)의 하우징(9601)에 포함된다. 상기 표시부(9603)는 영상을 표시할 수 있다. 여기서, 상기 하우징(9601)은 스탠드(9605) 상에 지지된다.
상기 텔레비젼 세트(9600)는 상기 하우징(9601)의 조작 스위치 또는 별개의 리모트 조작기(9610)에 의해 조작될 수 있다. 상기 채널과 볼륨은 상기 리모트 조작기(9610)의 조작키(9609)로 제어될 수 있고 상기 표시부(9603)에 표시되는 상기 영상이 조절될 수 있다. 게다가, 상기 리모트 조작기(9610)는 상기 리모트 조작기(9610)로부터 나오는 상기 정보가 표시되는 표시부(9607)를 가질 수 있다.
상기 텔레비젼 세트(9600)는 수신기, 모뎀 등을 구비할 수 있다. 상기 수신기의 사용으로, 일반 텔레비젼 방송이 수신될 수 있다. 게다가, 상기 표시 장치가 모뎀을 통해 무선 또는 유선으로 통신 네트워크에 접속되는 경우, 일방향(송신자로부터 수신자로) 또는 양방향(송신자와 수신자간 또는 수신자간) 정보 통신이 실행될 수 있다.
도 24b는 디지털 포토 프레임(9700)의 일예를 도시한다. 예를 들어, 표시부(9703)가 상기 디지털 포토 프레임(9700)의 하우징(9701)에 포함된다. 상기 표시부(9703)는 다양한 영상, 예를 들어, 디지털 카메라 등으로 찍은 영상 데이터를 표시할 수 있어서, 상기 디지털 포토 프레임은 일반 사진 프레임과 동일한 방식으로 기능할 수 있다.
상기 디지털 포토 프레임(9700)은 조작부, 외부 접속 단자(USB 단자 또는 USB 케이블을 포함하는 다양한 케이블에 접속될 수 있는 단자), 기록 매체 삽입부 등을 구비한다. 상기 구성은 상기 표시부와 동일 평면 상에 포함될 수 있다; 그러나, 상기 디자인이 개선될 수 있기 때문에 이들은 상기 표시부의 상기 측면 또는 후면 상에 놓이는 것이 바람직하다. 예를 들어, 디지털 카메라에 의해 찍힌 영상의 데이터를 저장한 메모리가 상기 디지털 포토 프레임의 상기 기록 매체 삽입부에 삽입됨으로써, 상기 영상 데이터는 상기 디지털 포토 프레임(9700)으로 전송되고 상기 표시부(9703)상에 표시될 수 있다.
상기 디지털 포토 프레임(9700)은 무선으로 데이터를 전송하고 수신할 수 있다. 소망하는 영상 데이터를 표시될 상기 디지털 포토 프레임(9700)으로 무선으로 전송되는 상기 구성이 적용될 수 있다.
도 25a는 개폐가 가능하도록 연결부(9893)로 결합된 하우징(9881)과 하우징(9891)를 포함하는 휴대용 게임기를 도시한다. 표시부(9882)와 표시부(9883)는 상기 하우징(9881)과 상기 하우징(9891)에 각각 포함된다. 도 25a에 도시된 휴대용 게임기는 추가적으로 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학물질, 소리, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사각, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는), 마이크로폰(9889) 등)를 포함한다. 말할 것도 없이, 상기 게임기의 구성은 위에 한정되는 것은 아니며 본 발명의 일 실시 형태에 따른 반도체 장치가 제공되는 한 어떠한 구조도 될 수 있다. 게다가, 다른 악세사리가 적절하게 제공될 수 있다. 도 25a에 도시된 상기 휴대용 게임기는 기록 매체에 저장된 프로그램 또는 데이터를 독출하여 상기 표시부에 표시하는 기능을 가지고, 무선 통신에 의해 다른 휴대용 게임기와 정보를 공유하는 기능을 가진다. 도 25a의 상기 휴대용 게임기는 위의 것보다 다양한 기능을 가질 수 있다.
도 25b는 대형 게임기인 슬롯 머신(9900)의 일예를 도시한다. 표시부(9903)는 상기 슬롯 머신(9900)의 하우징(9901)에 포함된다. 상기 슬롯 머신(9900)은 추가적으로 시작 레버 또는 멈춤 스위치와 같은 조작 수단, 동전 투입구, 스피커 등을 포함한다. 말할 것도 없이 상기 슬롯 머신(9900)의 상기 구성은 위에 한정되지 않으며, 본 발명의 일 실시 형태에 따른 적어도 하나의 반도체 장치가 제공되는 한 어떠한 구조일 수도 있다. 게다가, 다른 악세사리가 적절하게 제공될 수 있다.
도 26은 휴대전화기(1000)의 일예를 도시한다. 상기 휴대전화기(1000)는 표시부(1002)가 포함된 하우징(1001)을 포함하고, 또한, 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크로폰(1006) 등을 포함한다.
정보는 손가락 등으로 상기 표시부(1002)를 터치함으로써 도 26에 도시된 상기 휴대전화기(1000)에 입력될 수 있다. 게다가, 전화나 문자 메시지가 손가락 등으로 상기 표시부(1002)를 터치함으로써 실행될 수도 있다.
상기 표시부(1002)의 주요 세 개의 스크린 모드가 있다. 상기 제 1 모드는 주로 영상을 표시하는 표시 모드이다. 상기 제 2 모드는 주로 문자와 같은 정보를 입력하는 입력 모드이다. 상기 제 3 모드는 상기 표시 모드와 입력 모드의 두 개의 모드를 조합시킨 표시 + 입력 모드이다.
예를 들어, 전화 또는 문자 메시지의 경우에, 상기 표시부(1002)가 문자 입력이 주로 실시되는 문자 입력 모드로 설정되고, 문자 입력 동작은 화면 상에 실행될 수 있다. 이 경우에, 상기 표시부(1002)의 전체 화면에 거의 키보드 또는 숫자 버튼을 표시하는 것이 바람직하다.
자이로스콥 또는 가속센서기와 같은 기울임을 측정하기 위한 센서를 포함하는 감지 장치가 상기 휴대전화기(1000) 내부에 구비된 경우, 상기 표시부(1002)의 상기 화면내의 표시는 상기 휴대전화기(1000)의 상기 방향을(상기 휴대전화기(1000)가 가로방향 모드 또는 세로방향 모드를 위해 수평으로 또는 수직으로 위치되는지) 판단함으로써 자동적으로 변환될 수 있다.
또한, 상기 화면 모드는 상기 표시부(1002)를 터치하거나 상기 하우징(1001)의 상기 조작 버튼(1003)을 조작함으로써 변환된다. 또는, 상기 화면 모드는 상기 표시부(1002)에 표시된 영상의 종류에 따라 변환될 수도 있다. 예를 들어, 상기 표시부에 표시된 영상을 위한 신호가 동영상 데이터인 경우, 상기 화면 모드는 상기 표시 모드로 변환된다. 상기 신호가 문자 데이터인 경우, 상기 영상 모드는 상기 입력 모드로 변환된다.
게다가, 상기 입력 모드에서, 상기 표시부(1002)를 터치함으로써 입력이 상기 표시부(1002)에서 광학 센서에 의해 검출되는 신호가 검출되는 특정 기간동안 실행되지 않는 경우, 상기 화면 모드는 상기 입력 모드로부터 상기 표시 모드로 변환되기 위해 제어될 수 있다.
상기 표시부(1002)는 영상 센서로 기능할 수 있다. 예를 들어, 장문, 지문 등의 영상이 상기 손이나 손가락으로 상기 영상부(1002)를 터치하여 취득함으로써, 개인 인증이 실행될 수 있다. 게다가, 근적외선광을 발광하는 백라이트 또는 근적외선광을 발광하는 감지 광원이 상기 표시부에 구비되는 경우, 손가락 정맥, 손 정맥 등의 영상 또는 데이터가 취득될 수도 있다.
상기 비선형 소자의 상기 제 1 산화물 반도체층과 상기 배선층 사이에 상기 접속 구조에서, 상기 제 1 산화물 반도체층보다 높은 전기 전도도를 갖는 상기 제 2 산화물 반도체층과 접합된 상기 영역의 제공 또는 상기 플라즈마 처리에 의해 변경된 상기 영역의 제공은 금속 배선만을 사용한 경우와 비교할 때 안정된 동작을 허용한다. 따라서, 상기 보호 회로의 기능이 향상되고 상기 동작이 안정될 수 있다. 또한, 상기 박막의 상기 박리에 기인한 결함이 쉽게 일어나지 않는 비선형 소자를 포함하는 보호 회로를 포함함으로써, 안정한 동작을 갖는 높은 신뢰성을 갖는 전자 장치를 제조하는 것이 가능하다.
실시 형태 9는 나머지 실시 형태의 구성과 적절하게 조합하여 실시될 수 있다.
본 출원은 2008년 9월 19일에 일본 특허청에 출원된 일본특허출원 제 2008-241645호에 기초하고, 그 전체 내용이 참조로 여기에 포함된다.
10: 기판 11: 단자 12: 단자 13: 주사선 14: 신호선 16: 게이트 전극 17: 화소부 18: 화소 19: 화소 트랜지스터 20: 유지 용량부 21: 화소 전극 22: 용량선 23: 공통 단자 24: 보호 회로 25: 보호 회로 26: 보호 회로 27: 용량 버스선 28: 공통 배선 29: 공통 배선 30: 비선형 소자 30a: 비선형 소자 30b: 비선형 소자 31: 비선형 소자 31a: 비선형 소자 31b: 비선형 소자 38: 배선층 39: 배선층 100: 기판 101: 게이트 전극 102: 게이트 절연층 103: 산화물 반도체층 104a: 산화물 반도체층 104b: 산화물 반도체층 105a: 도전층 105b: 도전층 107: 보호 절연막 108: 주사선 110: 배선층 111: 산화물 반도체층 125: 콘택트 홀 131: 레지스트 마스크 132: 도전막 170a: 비선형 소자 170b: 비선형 소자 270a: 비선형 소자 581: 박막 트랜지스터 585: 절연층 587: 전극층 588: 전극층 589: 구형 입자 590a: 흑색 영역 590b: 백색 영역 594: 캐비티 595: 충전재 730a: 비선형 소자 730b: 비선형 소자 730c: 비선형 소자 1000: 휴대전화기 1001: 하우징 1002: 표시부 1003: 조작 버튼 1004: 외부 접속 포트 1005: 스피커 1006: 마이크로폰 2600: TFT 기판 2601: 대향 기판 2602: 씰재 2603: 화소부 2604: 표시 소자 2605: 착색층 2606: 편광판 2607: 편광판 2608: 배선 회로부 2609: 플렉시블 배선기판 2610: 냉음극관 2611: 반사판 2612: 회로기판 2613: 확산판 2631: 포스터 2632: 차내 광고 2700: 전자서적 장치 2701: 하우징 2703: 하우징 2705: 표시부 2707: 표시부 2711: 축부 2721: 전원 2723: 조작키 2725: 스피커 4001: 기판 4002: 화소부 4003: 신호선 구동회로 4004: 주사선 구동회로 4005: 씰재 4006: 기판 4008: 액정층 4010: 박막 트랜지스터 4011: 박막 트랜지스터 4013: 액정 소자 4015: 접속 단자 전극 4016: 단자 전극 4018: FPC 4019: 이방성 도전막 4020: 절연층 4021: 절연층 4030: 화소 전극층 4031: 대향 전극층 4032: 절연층 4501: 기판 4502: 화소부 4503a: 신호선 구동회로 4504a: 주사선 구동회로 4505: 씰재 4506: 기판 4507: 충전재 4509: 박막 트랜지스터 4510: 박막 트랜지스터 4511: 발광 소자 4512: 일렉트로루미네선스층 4513: 전극층 4515: 접속 단자 전극 4516: 단자 전극 4517: 전극층 4518a: FPC 4519: 이방성 도전막 4520: 격벽 5300: 기판 5301: 화소부 5302: 주사선 구동회로 5303: 신호선 구동회로 5400: 기판 5401: 화소부 5402: 주사선 구동회로 5403: 신호선 구동회로 5404: 주사선 구동회로 5501: 배선 5502: 배선 5503: 배선 5504: 배선 5505: 배선 5506: 배선 5543: 노드 5544: 노드 5571: 박막 트랜지스터 5572: 박막 트랜지스터 5573: 박막 트랜지스터 5574: 박막 트랜지스터 5576: 박막 트랜지스터 5577: 박막 트랜지스터 5578: 박막 트랜지스터 5601: 구동 IC 5602: 스위치 군 5603a: 박막 트랜지스터 5603b: 박막 트랜지스터 5603c: 박막 트랜지스터 5611: 배선 5612: 배선 5613: 배선 5621: 배선 5701: 플립-플랍 5703a: 타이밍 5703b: 타이밍 5703c: 타이밍 5711: 배선 5712: 배선 5713: 배선 5714: 배선 5715: 배선 5716: 배선 5717: 배선 5721: 신호 5803a: 타이밍 5803b: 타이밍 5803c: 타이밍 5821: 신호 6400: 화소 6401: 스위칭 트랜지스터 6402: 구동 트랜지스터 6403: 용량소자 6404: 발광 소자 6405: 신호선 6406: 주사선 6407: 전원선 6408: 공통 전극 7001: TFT 7002: 발광 소자 7003: 음극 7004: 발광층 7005: 양극 7011: 구동 TFT 7012: 발광 소자 7013: 음극 7014: 발광층 7015: 음극 7016: 차광막 7017: 도전막 7021: 구동 TFT 7022: 발광 소자 7023: 음극 7024: 발광층 7025: 양극 7027: 도전막 9600: 텔레비젼 세트 9601: 하우징 9603: 표시부 9605: 스탠드 9607: 표시부 9609: 조작키 9610: 리모트 조작부 9700: 디지털 포토 프레임 9701: 하우징 9703: 표시부 9881: 하우징 9882: 표시부 9883: 표시부 9884: 스피커부 9885: 입력 수단(조작키) 9886: 기록 매체 삽입부 9887: 접속 단자 9888: 센서 9889: 마이크로폰 9890: LED 램프 9891: 하우징 9893: 연결부 9900: 슬롯 머신 9901: 하우징 9903: 표시부

Claims (4)

  1. 보호 회로와,
    화소와,
    단자부를 가지고,
    상기 보호 회로는 제 1 트랜지스터를 가지고,
    상기 화소는,
    제 2 트랜지스터와,
    화소 전극을 가지고,
    상기 단자부는,
    제 1 도전층과,
    상기 제 1 도전층 위의 제 2 도전층과,
    FPC를 가지고,
    상기 제 1 트랜지스터는,
    제 1 게이트 전극과,
    게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 1 게이트 전극과 겹치는 영역을 갖는 제 1 산화물 반도체와,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 소스 전극과,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 드레인 전극을 가지고,
    상기 제 2 트랜지스터는,
    제 2 게이트 전극과,
    상기 게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 2 게이트 전극과 겹치는 영역을 갖는 제 2 산화물 반도체와,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 소스 전극과,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 드레인 전극을 가지고,
    상기 화소 전극은 상기 제 2 소스 전극 또는 상기 제 2 드레인 전극과 전기적으로 접속되고,
    상기 제 1 산화물 반도체와 상기 제 2 산화물 반도체 위에, 절연막을 가지고,
    상기 절연막은 산소를 가지고,
    상기 제 1 도전층과, 상기 제 1 소스 전극과, 상기 제 1 드레인 전극과, 상기 제 2 소스 전극과, 상기 제 2 드레인 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 제 2 도전층과 상기 화소 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 FPC는 상기 제 2 도전층을 개재하여, 상기 제 1 도전층과 전기적으로 접속되어 있는 것을 특징으로 하는 표시 장치.
  2. 보호 회로와,
    화소와,
    단자부를 가지고,
    상기 보호 회로는 제 1 트랜지스터를 가지고,
    상기 화소는,
    제 2 트랜지스터와,
    화소 전극을 가지고,
    상기 단자부는,
    제 1 도전층과,
    상기 제 1 도전층 위의 제 2 도전층과,
    FPC를 가지고,
    상기 제 1 트랜지스터는,
    제 1 게이트 전극과,
    게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 1 게이트 전극과 겹치는 영역을 갖는 제 1 산화물 반도체와,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 소스 전극과,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 드레인 전극을 가지고,
    상기 제 2 트랜지스터는,
    제 2 게이트 전극과,
    상기 게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 2 게이트 전극과 겹치는 영역을 갖는 제 2 산화물 반도체와,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 소스 전극과,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 드레인 전극을 가지고,
    상기 화소 전극은 상기 제 2 소스 전극 또는 상기 제 2 드레인 전극과 전기적으로 접속되고,
    상기 제 1 산화물 반도체와 상기 제 2 산화물 반도체 위에, 절연막을 가지고,
    상기 절연막은 산소를 가지고,
    상기 제 1 도전층과, 상기 제 1 소스 전극과, 상기 제 1 드레인 전극과, 상기 제 2 소스 전극과 상기 제 2 드레인 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 제 2 도전층과 상기 화소 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 FPC는 상기 제 2 도전층을 개재하여, 상기 제 1 도전층과 전기적으로 접속되고,
    상기 제 1 산화물 반도체는 인듐, 갈륨, 및 아연을 가지고,
    상기 제 2 산화물 반도체는 인듐, 갈륨, 및 아연을 갖는 것을 특징으로 하는 표시 장치.
  3. 보호 회로와,
    화소와,
    단자부를 가지고,
    상기 보호 회로는 제 1 트랜지스터를 가지고,
    상기 화소는,
    제 2 트랜지스터와,
    화소 전극을 가지고,
    상기 단자부는,
    제 1 도전층과,
    상기 제 1 도전층 위의 제 2 도전층과,
    FPC를 가지고,
    상기 제 1 트랜지스터는,
    제 1 게이트 전극과,
    게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 1 게이트 전극과 겹치는 영역을 갖는 제 1 산화물 반도체와,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 소스 전극과,
    상기 제 1 산화물 반도체와 전기적으로 접속된 제 1 드레인 전극을 가지고,
    상기 제 2 트랜지스터는,
    제 2 게이트 전극과,
    상기 게이트 절연막과,
    상기 게이트 절연막을 개재하여, 상기 제 2 게이트 전극과 겹치는 영역을 갖는 제 2 산화물 반도체와,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 소스 전극과,
    상기 제 2 산화물 반도체와 전기적으로 접속된 제 2 드레인 전극을 가지고,
    상기 화소 전극은 상기 제 2 소스 전극 또는 상기 제 2 드레인 전극과 전기적으로 접속되고,
    상기 제 1 산화물 반도체와 상기 제 2 산화물 반도체 위에, 절연막을 가지고,
    상기 절연막은 산소를 가지고,
    상기 제 1 도전층과, 상기 제 1 소스 전극과, 상기 제 1 드레인 전극과, 상기 제 2 소스 전극과, 상기 제 2 드레인 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 제 2 도전층과 상기 화소 전극은 동일한 도전막을 가공하는 공정을 거쳐 형성되고,
    상기 FPC는 상기 제 2 도전층을 개재하여, 상기 제 1 도전층과 전기적으로 접속되고,
    상기 제 1 산화물 반도체는 인듐, 갈륨, 및 아연을 가지고,
    상기 제 2 산화물 반도체는 인듐, 갈륨, 및 아연을 가지고,
    상기 제 1 트랜지스터는 n형을 나타내고,
    상기 제 2 트랜지스터는 n형을 나타내는 것을 특징으로 하는 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 보호 회로는 상기 제 1 트랜지스터와 제 3 트랜지스터를 가지고,
    상기 제 3 트랜지스터는 인듐, 갈륨, 및 아연을 갖는 제 3 산화물 반도체를 가지고,
    상기 제 1 트랜지스터의 상기 제 1 소스 전극 및 상기 제 1 드레인 전극의 한쪽은 상기 제 3 트랜지스터의 제 3 소스 전극 및 제 3 드레인 전극의 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 소스 전극 및 상기 제 1 드레인 전극의 다른 쪽은 제 1 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 게이트 전극은 제 2 배선과 전기적으로 접속되고, 상기 제 3 트랜지스터의 상기 제 3 소스 전극 및 상기 제 3 드레인 전극의 한쪽은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 3 소스 전극 및 상기 제 3 드레인 전극의 다른 쪽은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 제 3 게이트 전극은 상기 제 1 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 표시 장치.
KR1020147019067A 2008-09-19 2009-08-27 표시 장치 KR101490148B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-241645 2008-09-19
JP2008241645 2008-09-19
PCT/JP2009/065371 WO2010032619A1 (en) 2008-09-19 2009-08-27 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008839A Division KR101507324B1 (ko) 2008-09-19 2009-08-27 표시 장치

Publications (2)

Publication Number Publication Date
KR20140094655A KR20140094655A (ko) 2014-07-30
KR101490148B1 true KR101490148B1 (ko) 2015-02-05

Family

ID=42036717

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127008108A KR101273913B1 (ko) 2008-09-19 2009-08-27 표시 장치
KR1020117008839A KR101507324B1 (ko) 2008-09-19 2009-08-27 표시 장치
KR1020147019067A KR101490148B1 (ko) 2008-09-19 2009-08-27 표시 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020127008108A KR101273913B1 (ko) 2008-09-19 2009-08-27 표시 장치
KR1020117008839A KR101507324B1 (ko) 2008-09-19 2009-08-27 표시 장치

Country Status (6)

Country Link
US (6) US9196633B2 (ko)
JP (11) JP5091209B2 (ko)
KR (3) KR101273913B1 (ko)
CN (3) CN102881696A (ko)
TW (7) TW202403881A (ko)
WO (1) WO2010032619A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101722409B1 (ko) * 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101424950B1 (ko) * 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR20130004238A (ko) * 2009-11-27 2013-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102480055B1 (ko) 2010-02-26 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP5744366B2 (ja) 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
CN104851810B (zh) * 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
JP6023994B2 (ja) 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US20140034952A1 (en) * 2012-07-31 2014-02-06 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid Crystal Display Device, Array Substrate and Manufacturing Method Thereof
US20150287799A1 (en) * 2012-09-26 2015-10-08 Sharp Kabushiki Kaisha Semiconductor device, display panel, and semiconductor device manufacturing method
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI820614B (zh) 2012-11-28 2023-11-01 日商半導體能源研究所股份有限公司 顯示裝置
JP6254834B2 (ja) 2012-12-06 2017-12-27 株式会社半導体エネルギー研究所 半導体装置
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
WO2014163116A1 (ja) * 2013-04-03 2014-10-09 旭硝子株式会社 有機エレクトロルミネッセンス装置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN111830758B (zh) 2015-02-12 2021-07-13 株式会社半导体能源研究所 显示装置
US9958993B2 (en) 2015-06-30 2018-05-01 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-TFT pixel architecture for display integration
US10325131B2 (en) 2015-06-30 2019-06-18 Synaptics Incorporated Active matrix capacitive fingerprint sensor for display integration based on charge sensing by a 2-TFT pixel architecture
US9946375B2 (en) 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
US9880688B2 (en) 2015-08-05 2018-01-30 Synaptics Incorporated Active matrix capacitive sensor for common-mode cancellation
US10690975B2 (en) * 2016-03-31 2020-06-23 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method therefor and display device
JP6776060B2 (ja) * 2016-08-29 2020-10-28 株式会社ジャパンディスプレイ 表示装置
CN106338870A (zh) * 2016-11-10 2017-01-18 深圳市华星光电技术有限公司 一种静电防护电路及液晶显示器
US10430633B2 (en) 2017-01-13 2019-10-01 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
US10216972B2 (en) 2017-01-13 2019-02-26 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
CN110718150B (zh) * 2019-10-10 2022-07-26 云谷（固安）科技有限公司 一种卷曲式柔性显示装置
CN110828579B (zh) 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308027A (ja) 2002-04-15 2003-10-31 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008034829A (ja) 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法

Family Cites Families (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3819952A (en) * 1973-01-29 1974-06-25 Mitsubishi Electric Corp Semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH0449652A (ja) 1990-06-19 1992-02-19 Nec Corp 半導体装置の入出力保護回路
JPH05216068A (ja) 1992-02-04 1993-08-27 Sony Corp 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05257168A (ja) 1992-03-13 1993-10-08 Fujitsu Ltd 液晶表示パネルとその製造方法
JP2701738B2 (ja) * 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
US5684555A (en) 1994-12-19 1997-11-04 Kabushiki Kaisha Toshiba Liquid crystal display panel
JPH08179262A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネルの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09281525A (ja) * 1996-02-15 1997-10-31 Hitachi Ltd 液晶表示基板およびその製造方法
JP3629798B2 (ja) 1996-02-20 2005-03-16 カシオ計算機株式会社 配線パターン
JPH09297321A (ja) 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
KR100252308B1 (ko) 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
TW468273B (en) 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
JP3750285B2 (ja) 1997-06-24 2006-03-01 ソニー株式会社 半導体装置の保護回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6043971A (en) 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW457690B (en) 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4390991B2 (ja) 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100386849B1 (ko) 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR100840318B1 (ko) 2001-12-10 2008-06-20 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
JP4197404B2 (ja) * 2001-10-02 2008-12-17 シャープ株式会社 液晶表示装置およびその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
CN100394283C (zh) 2002-04-12 2008-06-11 西铁城控股株式会社 液晶显示板
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP2004118132A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 直流電流駆動表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4360128B2 (ja) 2003-06-03 2009-11-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
KR100527195B1 (ko) * 2003-07-25 2005-11-08 삼성에스디아이 주식회사 유기전계 발광표시장치
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
US7009435B2 (en) * 2004-03-09 2006-03-07 Nano Silicon Pte Ltd. Output buffer with controlled slew rate for driving a range of capacitive loads
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR101121620B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4895538B2 (ja) * 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006178426A (ja) 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
CN1790143A (zh) * 2004-11-24 2006-06-21 三洋电机株式会社 显示装置及显示装置的制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101694766A (zh) 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
JP5238140B2 (ja) 2005-05-02 2013-07-17 株式会社半導体エネルギー研究所 発光装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
TWI260094B (en) * 2005-06-13 2006-08-11 Au Optronics Corp Active device matrix substrate
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4039446B2 (ja) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007042775A (ja) 2005-08-02 2007-02-15 Sanyo Epson Imaging Devices Corp 保護ダイオード、保護ダイオードの製造方法、及び電気光学装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7329915B2 (en) 2005-11-21 2008-02-12 Hewlett-Packard Development Company, L.P. Rectifying contact to an n-type oxide material or a substantially insulating oxide material
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
JP4916859B2 (ja) 2005-12-20 2012-04-18 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び半導体装置の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
JP5312728B2 (ja) 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4142066B2 (ja) 2006-06-01 2008-08-27 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP4211805B2 (ja) 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) * 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US7781768B2 (en) 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7636135B2 (en) * 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100499138C (zh) * 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP5210594B2 (ja) 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101363714B1 (ko) 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101301155B1 (ko) 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
JP5258277B2 (ja) 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
KR100993420B1 (ko) * 2006-12-29 2010-11-09 엘지디스플레이 주식회사 액정표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7679284B2 (en) * 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8035789B2 (en) * 2007-03-19 2011-10-11 Sony Corporation Mounting structure, electro-optical device, input device, method of manufacturing mounting structure, and electronic apparatus
TWI369556B (en) * 2007-03-27 2012-08-01 Sony Corp Electro-optic device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101878502B (zh) 2007-11-29 2013-04-10 株式会社半导体能源研究所 液晶显示器件和电子器件
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101665734B1 (ko) 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101722409B1 (ko) 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308027A (ja) 2002-04-15 2003-10-31 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008034829A (ja) 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法

Also Published As

Publication number Publication date
US20150236054A1 (en) 2015-08-20
TW201515199A (zh) 2015-04-16
TWI467698B (zh) 2015-01-01
CN103400838A (zh) 2013-11-20
TWI478306B (zh) 2015-03-21
US9196633B2 (en) 2015-11-24
KR101273913B1 (ko) 2013-06-17
JP5550684B2 (ja) 2014-07-16
TWI757532B (zh) 2022-03-11
TW201717367A (zh) 2017-05-16
JP2023062042A (ja) 2023-05-02
US20120300150A1 (en) 2012-11-29
KR20110081984A (ko) 2011-07-15
JP2013048248A (ja) 2013-03-07
JP7024005B2 (ja) 2022-02-22
JP2010097204A (ja) 2010-04-30
KR101507324B1 (ko) 2015-03-31
US20210327916A1 (en) 2021-10-21
JP2019176166A (ja) 2019-10-10
JP7495538B2 (ja) 2024-06-04
JP2020126261A (ja) 2020-08-20
US10559598B2 (en) 2020-02-11
JP2016042589A (ja) 2016-03-31
CN103400838B (zh) 2016-03-30
JP2014207455A (ja) 2014-10-30
TW201244009A (en) 2012-11-01
WO2010032619A1 (en) 2010-03-25
US20200091202A1 (en) 2020-03-19
JP2018036654A (ja) 2018-03-08
CN102160103A (zh) 2011-08-17
CN102881696A (zh) 2013-01-16
JP2012235141A (ja) 2012-11-29
KR20140094655A (ko) 2014-07-30
CN102160103B (zh) 2013-09-11
JP2022068248A (ja) 2022-05-09
JP5468657B2 (ja) 2014-04-09
US11646321B2 (en) 2023-05-09
JP5091209B2 (ja) 2012-12-05
JP7228725B2 (ja) 2023-02-24
TWI641118B (zh) 2018-11-11
TW201027701A (en) 2010-07-16
TWI815122B (zh) 2023-09-11
US20100072471A1 (en) 2010-03-25
TW201921494A (zh) 2019-06-01
TW202403881A (zh) 2024-01-16
US11152397B2 (en) 2021-10-19
US20230290789A1 (en) 2023-09-14
TWI569424B (zh) 2017-02-01
TW202209486A (zh) 2022-03-01
KR20120040754A (ko) 2012-04-27
JP2024116172A (ja) 2024-08-27

Similar Documents

Publication Publication Date Title
US11646321B2 (en) Display device
US20230170345A1 (en) Display device
US20190172847A1 (en) Display device
KR101657957B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 6