JP2003308027A - 半導体表示装置 - Google Patents

半導体表示装置

Info

Publication number
JP2003308027A
JP2003308027A JP2002112151A JP2002112151A JP2003308027A JP 2003308027 A JP2003308027 A JP 2003308027A JP 2002112151 A JP2002112151 A JP 2002112151A JP 2002112151 A JP2002112151 A JP 2002112151A JP 2003308027 A JP2003308027 A JP 2003308027A
Authority
JP
Japan
Prior art keywords
insulating film
film
inorganic insulating
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002112151A
Other languages
English (en)
Other versions
JP3989763B2 (ja
JP2003308027A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Tomohito Murakami
智史 村上
Masahiko Hayakawa
昌彦 早川
Kiyoshi Kato
清 加藤
Mitsuaki Osame
光明 納
Takashi Hirosue
崇 廣末
Saishi Fujikawa
最史 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002112151A priority Critical patent/JP3989763B2/ja
Priority to US10/412,687 priority patent/US6911688B2/en
Publication of JP2003308027A publication Critical patent/JP2003308027A/ja
Priority to US11/151,260 priority patent/US7148510B2/en
Publication of JP2003308027A5 publication Critical patent/JP2003308027A5/ja
Priority to US11/633,579 priority patent/US7375376B2/en
Application granted granted Critical
Publication of JP3989763B2 publication Critical patent/JP3989763B2/ja
Priority to US12/122,823 priority patent/US7964874B2/en
Priority to US13/162,791 priority patent/US8115210B2/en
Priority to US13/371,524 priority patent/US8643021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】成膜時間を抑えつつ表面の平坦性を得ることが
でき、水分除去を目的とした加熱処理の処理時間を抑え
ることができ、なおかつ層間絶縁膜中の水分が隣接する
膜または電極に放出されるのを防ぐことができる層間絶
縁膜を有する半導体表示装置の提供。 【解決手段】ＴＦＴ８００１を覆うように、水分を透過
させにくい窒素を含む第１無機絶縁膜８００８を成膜す
る。次に、感光性のアクリル樹脂を含む有機樹脂８００
９を塗布し、部分的に露光することで開口する。その
後、開口された有機樹脂膜を覆うように、水分を透過さ
せにくい窒素を含む第２無機絶縁膜８０１０を成膜す
る。そして、有機樹脂膜の開口部において、ゲート絶縁
膜と、２層の窒素を含む無機絶縁膜とをエッチングによ
り部分的に開口し、ＴＦＴの活性層を露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機樹脂膜を層間
絶縁膜に用いた半導体表示装置に関し、特に入出力部に
保護回路を設けて静電気等の高電圧負荷による破壊から
内部回路を保護できるように構成した半導体表示装置に
関する。
【０００２】
【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、半導体装置の１つであるアクティブマト
リクス型の半導体表示装置への応用開発が進められてい
る。特に、多結晶半導体膜を用いたＴＦＴは、従来の非
晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モ
ビリティともいう）が高いので、高速動作が可能であ
る。そのため、従来基板の外に設けられた駆動回路で行
っていた画素の制御を、画素と同一の基板上に形成した
駆動回路で行うことが可能である。
【０００３】ＴＦＴは、半導体膜に一導電型を付与する
不純物が添加されることで得られる活性層と、ゲート電
極と、活性層とゲート電極の間に設けられたゲート絶縁
膜とからなる。そして一般的には、該ＴＦＴを覆って絶
縁膜からなる層間絶縁膜が形成され、該層間絶縁膜上に
ＴＦＴに電気的に接続される配線が形成される。
【０００４】層間絶縁膜の表面は十分に平坦化されてい
ないと、ＴＦＴに電気的に接続される配線を該層間絶縁
膜上に形成したときに、配線の断線を引き起こしたり、
配線が部分的に薄くなることで配線抵抗が高まったりす
る。また配線の他に、層間絶縁膜上に画素電極を形成す
る場合、層間絶縁膜の表面の凹凸によって画素電極の表
面に凹凸が形成されたり、画素電極の厚さを均一にする
ことができなかったりし、それが表示にむらとなって現
れることがある。
【０００５】よって、ＴＦＴの有する形状によって該層
間絶縁膜の表面に凹凸が現れないように、例えば１〜５
μm程度に層間絶縁膜を十分厚くしておく必要がある。
【０００６】層間絶縁膜には、無機の絶縁膜（以下、無
機絶縁膜とする）と、絶縁性を有する有機樹脂からなる
絶縁膜（以下、有機樹脂膜とする）とに大別される。
【０００７】無機絶縁膜は、ＣＶＤ法やスパッタ法など
の気相成長法を用いて成膜される。よって、無機絶縁膜
を層間絶縁膜とする場合、気相成長法を用いて、表面が
平坦化できる程度に厚く成膜しなくてはならないため、
処理に時間がかかるという欠点がある。
【０００８】一方、有機樹脂膜を用いる場合、ＴＦＴが
形成された基板に有機樹脂を塗布することで成膜できる
ので、容易に表面が平坦化された層間絶縁膜を形成する
ことができる。
【０００９】
【発明が解決しようとする課題】ところで、ＴＦＴに接
続される配線は、コンタクトホールを開口した層間絶縁
膜上に導電性を有する膜（以下、導電膜）を成膜し、該
導電膜をエッチングすることによって形成される。
【００１０】このとき導電膜のエッチングは、ウェット
エッチングでもドライエッチングでもどちらでも用いる
ことができるが、ウェットエッチは等方性のエッチング
であるため、３μm以下の配線パターンの微細化に対応
できない。一方、ドライエッチは異方性のエッチングが
可能であるため、配線パターンの微細化に対応可能であ
る。
【００１１】しかし、ドライエッチングの問題点は、有
機樹脂膜からなる層間絶縁膜上の導電膜をドライエッチ
ングしたときに、該有機樹脂膜の表面が荒れてしまうこ
とである。該有機樹脂膜の表面が荒れてしまうと、該有
機樹脂膜上に形成される画素電極の表面の平坦性が損な
われるため、画素の表示に影響を与える。
【００１２】また、有機樹脂は吸水性が高く、現像の際
に用いられるアルカリ性の水溶液中の水分を含んで膨潤
してしまうので、現像後に加熱処理して膜中の水分を飛
ばす工程を設ける必要がある。さらに、加熱処理して水
分を飛ばしても、隣接する膜や大気中の水分を吸湿し、
その膜中の水分が、有機樹脂膜に接して形成されている
配線を時間の経過と共に腐食させ、長期的なパネルの信
頼性を損なわせうる。
【００１３】本発明は上記問題に鑑み、成膜時間を抑え
つつ表面の平坦性を得ることができ、水分除去を目的と
した加熱処理の処理時間を抑えることができ、なおかつ
層間絶縁膜中の水分が隣接する膜または電極に放出され
るのを防ぐことができる、層間絶縁膜を有する半導体表
示装置の提供を課題とする。
【００１４】また、層間絶縁膜として樹脂膜を用いドラ
イエッチングでコンタクトホールを形成した場合、完成
した薄膜トランジスタのしきい値電圧（Ｖｔｈ）が大き
くばらついてしまうという事実が、本出願人の研究によ
り判明している。例えば、図２９に示すデータは、ＳＯ
Ｉ基板上に形成した薄膜トランジスタのしきい値電圧の
ばらつきについて、調べた結果である。図中の黒丸印
は、層間絶縁膜として窒化シリコン膜（ＳｉＮ）とアク
リル膜の積層構造を用いた場合、また図中の白抜き三角
印は、層間絶縁膜として窒化酸化シリコン膜（ＳｉＮ
Ｏ）と酸化窒化シリコン膜（ＳｉＯＮ）の積層構造を用
いた場合を示している。また、いずれの場合もコンタク
トホールの開口にはドライエッチング技術を用いてい
る。なお、「ＳｉＮＯ」と「ＳｉＯＮ」の表記の違い
は、前者は酸素よりも窒素のatomic%が多く、後者は窒
素よりも酸素のatomic%が多いという意味で使い分けて
いる。
【００１５】図２９のデータは、しきい値電圧のばらつ
きを統計処理により評価したグラフであり、横軸にチャ
ネル長（キャリア移動の長さ）、縦軸にＶｔｈばらつき
を表している。近年、統計処理として「四分位偏差」と
いうものが知られている。四分位偏差とは、正規確率グ
ラフにおいて、２５％の値と７５％の値の差であり、異
常値に影響されない統計処理として注目されている。本
出願人は、この四分位偏差（２５％分位偏差ともい
う。）を元に、１６％の値と８４％の値の差を１６％分
位偏差と定義し、その値を「Ｖｔｈばらつき」として縦
軸にプロットしている。なお、１６％分位偏差は、正規
確率分布で言う±σに相当するため、それぞれ係数をか
けて±３σと見なせる値としたものをデータプロットに
用いている。同データを見る限り、層間絶縁膜にアクリ
ル膜を用いたものは、ばらつきがｎチャネル型ＴＦＴで
約４倍、ｐチャネル型ＴＦＴで約２倍の差が出ており、
明らかにアクリル膜を用いた方がばらつきが大きい。本
出願人は、ドライエッチング時のプラズマダメージがア
クリル膜に電荷を捕獲させ、その結果としてしきい値電
圧がばらつく要因となっているのではないかと推測して
いる。
【００１６】本発明は、前掲の問題に鑑みてなされたも
のであり、有機樹脂膜を層間絶縁膜として用いた半導体
表示装置の作製にあたって、薄膜トランジスタをそのし
きい値電圧をばらつかせることなく作製する技術を提供
し、表示装置の動作性能の安定性の向上及び回路設計に
おける設計マージンの拡大を達成させることを課題とす
る。また、併せて表示装置の画質の向上を達成すること
を課題とする。
【００１７】
【課題を解決するための手段】本発明では、ポジ型の感
光性アクリル樹脂を含む有機樹脂膜の周囲を、有機樹脂
と比較して水分を透過させにくい窒素を含む絶縁膜で囲
むようにした。
【００１８】具体的には、ＴＦＴを形成した後、該ＴＦ
Ｔを覆うように、有機樹脂と比較して水分を透過させに
くい窒素を含む無機絶縁膜を成膜する。次に、感光性の
アクリル樹脂を含む有機樹脂を塗布し、該膜を部分的に
露光することで開口する。その後、開口された有機樹脂
膜を覆うように、有機樹脂と比較して水分を透過させに
くい窒素を含む無機絶縁膜を成膜する。そして、該有機
樹脂膜の開口部において、ゲート絶縁膜と、２層の窒素
を含む無機絶縁膜とをエッチングにより部分的に開口
し、ＴＦＴの活性層を露出させる。
【００１９】このエッチングの際に、後の工程において
表面に配線または画素電極等の、水分の影響及び表面の
凹凸の影響を回避したい部分が形成される領域におい
て、有機樹脂膜が露出しないようにすることが肝要であ
る。またそれ以外の領域においても、完全に無機絶縁膜
で覆ってしまっても良い。
【００２０】一般的に無機絶縁膜は、アクリル樹脂に代
表されるような有機樹脂膜に比べて、ドライエッチング
によるエッチングダメージが少ないため、表面の荒れが
小さい。よって、後に形成される画素電極等の表面に凹
凸が現れたり、画素電極の厚さが不均一になったりする
のを防ぐことができるので、表示にむらが生じるのを防
ぐことができる。
【００２１】また有機樹脂膜を、該有機樹脂と比較して
水分を透過させにくい窒素を含む無機絶縁膜で覆うこと
で、有機樹脂膜からの水分の放出を抑えることができ、
また逆に有機樹脂が水分を含んで膨潤するのを防ぐこと
ができる。よって、配線が有機樹脂膜から放出される水
分により腐食するのを防ぐことができる。さらに、有機
発光素子（ＯＬＥＤ：Organic Light Emitting Diode）
に代表される発光素子を用いた発光装置の場合、有機樹
脂膜から放出される水分により発光素子の輝度が劣化す
るのを防ぐことができる。
【００２２】さらに、有機樹脂膜が露出しないように無
機絶縁膜で全体を覆ってしまうことで、現像の際に用い
られるアルカリ性の水溶液中の水分を含んで膨潤するの
を防ぐことができ、現像後の水分除去を目的とした加熱
処理の処理時間を抑えることができる。さらに、有機樹
脂膜中の水分が隣接する膜または電極に放出されるのを
より防ぐことができ、長期的なパネルの信頼性を高める
ことができる。
【００２３】なお、本発明では有機樹脂膜として、感光
性のアクリル樹脂を用いている。感光性の有機樹脂に
は、光、電子、イオンなどのエネルギー線が露光された
箇所が除去されるポジ型と、露光された箇所が残るネガ
型とがある。図１に、ポジ型のアクリル樹脂の開口部
と、ネガ型のアクリル樹脂の開口部の断面図を示す。
【００２４】ポジ型のアクリル樹脂の場合図１（Ａ）に
示すように、第１無機絶縁膜７０００を成膜した後に、
ポジ型のアクリルの有機樹脂膜を成膜し、該有機樹脂膜
の開口しようとする部分を感光させる。その後、現像に
より感光した部分を除去し、第１無機絶縁膜７０００を
露出させる。そして、該開口部が形成されたポジ型有機
樹脂膜７００１と、第１無機絶縁膜７０００の露出した
部分を覆うように、第２無機絶縁膜７００２を成膜す
る。
【００２５】図１（Ｂ）に、開口されたポジ型有機樹脂
膜７００１の断面の拡大図を示す。図１（Ｂ）に示すよ
うに、開口部の断面は曲線を描いており、ポジ型有機樹
脂膜７００１の表面の各部位における接線の、基板方向
（水平方向）に対する傾きは、開口部から離れるほど小
さくなっている。言いかえると、各接点Ｒ１、Ｒ２、Ｒ
３における曲率半径は、開口部から離れるほど連続的に
長くなっていて、基板と平行な面内に主軸を有する放物
線を描いている。例えばポジ型の感光性アクリルの場
合、露光の条件にもよるが、端部において最小の曲率半
径が３〜３０μｍ程度になる。そして、全ての接点Ｒ
１、Ｒ２、Ｒ３の曲率中心はポジ型有機樹脂膜７００６
側（基板側）に存在する。
【００２６】ポジ型のアクリルを用いた場合、開口部の
ポジ型有機樹脂膜７００１の途切れる部分の接点におけ
る接線の、基板に対する角度θを３０°以上６５°以下
にすることができる。
【００２７】このように、ポジ型の有機樹脂膜の場合、
開口部における有機樹脂膜の表面の曲率中心が全て基板
側に存在しており、エッチング不良によって膜の一部が
開口したい部分に残りにくい。よって、コンタクト不良
が発生しにくく、歩留りの向上につながる。
【００２８】ネガ型のアクリル樹脂の場合図１（Ｃ）に
示すように、第１無機絶縁膜７００５を成膜した後に、
ネガ型のアクリルの有機樹脂膜を成膜し、該有機樹脂膜
の開口しようとする部分以外を感光させる。その後、現
像により感光していない部分を除去し、第１無機絶縁膜
７００５を露出させる。そして、該開口部が形成された
ネガ型有機樹脂膜７００６と、第１無機絶縁膜７００５
の露出した部分を覆うように、第２無機絶縁膜７００７
を成膜する。
【００２９】図１（Ｄ）に、開口されたネガ型有機樹脂
膜７００６の断面の拡大図を示す。図１（Ｄ）に示すよ
うに、開口部の断面は曲線を描いており、ネガ型有機樹
脂膜７００６の表面の各部位における接線の、基板方向
（水平方向）に対する傾きは、開口部の接点Ｒ０から開
口部の外側に向かって離れるほど小さくなっている。言
いかえると、各接点Ｒ１、Ｒ２、Ｒ３における曲率半径
は、接点Ｒ０から開口部の外側に向かって離れるほど連
続的に長くなっている。そして接点Ｒ０から開口部の中
心に向かって接線の傾きが小さくなり、曲率半径も連続
的に長くなっている。そして、接点Ｒ０から開口部の外
側にある接点Ｒ１、Ｒ２、Ｒ３の曲率中心はネガ型有機
樹脂膜７００６側（基板側）に存在し、接点Ｒ０から開
口部の中心側にある接点Ｒ−１の曲率中心はネガ型有機
樹脂膜７００６の反対側（基板とは反対側）に存在す
る。
【００３０】このように、ネガ型の有機樹脂膜の場合、
開口部における有機樹脂膜の表面の曲率中心が、接点Ｒ
０から中心に向かって、基板とは反対側に存在する。接
点Ｒ０からネガ型の有機樹脂膜７００６が途切れる所ま
での距離が長ければ長いほど、開口部の面積が小さくな
り、コンタクト不良を引き起こしやすくなる。この距離
はエッチングの条件や、開口する前の有機樹脂膜の厚さ
によって変わる。また図１ではアクリル樹脂の場合を例
に挙げて説明しているが、アクリル以外の有機樹脂膜を
用いた場合、その樹脂の組成によっても、接点Ｒ０から
有機樹脂膜７００６が途切れる所までの距離が変わって
くる。よって、ネガ型の感光性有機樹脂を用い、図１
（Ｃ）、（Ｄ）に示した断面形状を形成する場合でも、
接点Ｒ０からネガ型の感光性有機樹脂７００６が途切れ
る所までの距離を、開口部の面積を十分確保できる程
度、例えば接点Ｒ０からネガ型の有機樹脂膜７００６が
途切れる所までの長さが１μｍ程度になるように短くす
ることができれば、用いることも可能である。
【００３１】しかしやはり、図１（Ａ）、（Ｂ）に示し
た断面形状を形成することができる有機樹脂のほうが、
図１（Ｃ）、（Ｄ）に示した断面形状を形成する有機樹
脂よりも、層間絶縁膜の一部として用いるのに好まし
い。ただし全てのポジ型の感光性有機樹脂が、図１
（Ａ）、（Ｂ）に示した断面形状を形成することができ
るとは限らない。ポジ型のアクリルは図１（Ａ）、
（Ｂ）に示した断面形状を形成することができるが、ポ
ジ型のポリイミドは形成することができない。
【００３２】また、非感光性の有機樹脂を用いた場合、
層間絶縁膜に開口を形成するためには一般的にドライエ
ッチングが用いられる。ドライエッチングは活性なラジ
カルや反応性ガスのプラズマを用いたエッチング法であ
る。層間絶縁膜はゲート絶縁膜の１０倍程度の厚さを有
しているため、開口を目的としたドライエッチングに時
間がかかり、その分被処理物が長くプラズマに曝される
ことになる。ＴＦＴの形成された基板がプラズマに曝さ
れている時間が長いと、ゲート絶縁膜にホールがトラッ
プされる所謂チャージングダメージにより、ＴＦＴの閾
値がプラス側へバラツキやすくなる。よって本発明のよ
うに感光性の有機樹脂を用いて、ウェットエッチングに
より開口を形成することで、ドライエッチングを用いる
時間を大幅に削減することができ、ＴＦＴの閾値のバラ
ツキを抑えることができる。
【００３３】そして本発明ではさらに、ＴＦＴのゲート
電極と、半導体表示装置の駆動回路に用いられる容量の
電極とを同時に形成し、またＴＦＴに電気的に接続され
る配線と該容量のもう一方の電極とを同時に形成する。
そして、有機樹脂膜の開口部において、２層の無機絶縁
膜を２つの電極で挟んで重ね合わせることで、保持容量
を形成する。
【００３４】そして本発明の半導体表示装置は該保持容
量を用いた保護回路を有している。
【００３５】摩擦等により発生する静電気は、数十Ｖか
ら時には数十ｋＶに及ぶ高電圧になることがある。帯電
した人間や物が半導体表示装置に接触すると、半導体表
示装置の入力端子、配線または回路を介して、該電荷が
数μｓ〜数ｍｓ程度の短い時間で一気に放電されること
がある。このような急激な放電が生じた場合、半導体表
示装置内の回路に用いられている、非常に薄いゲート絶
縁膜および非常に短いチャネル長を有するＴＦＴ等の半
導体素子が、劣化あるいは破壊されてしまう。
【００３６】また、半導体表示装置の入力端子に与えら
れるクロック信号等に、一定の周波数で雑音が含まれて
いることがある。この雑音により、瞬間的に所望の電圧
よりも高いまたは低い電圧が半導体素子に与えられてし
まうので、該半導体素子の誤作動を引き起こしたりする
原因にもなっている。特に半導体表示装置の場合、該ノ
イズが画像の乱れの原因になったりする。
【００３７】本発明では、静電気の放電による劣化ある
いは破壊から半導体素子を保護したり、ノイズによる半
導体素子の誤作動を防いだりするための保護回路が有す
る容量を、上記保持容量で形成する。上記構成により、
保護回路を画素部と同じ基板上に容易に作りこむことが
でき、また、静電気により半導体素子が劣化または破壊
されたり、ノイズにより誤作動したりするのを防ぎ、画
像に乱れを防ぐことができる。
【００３８】
【発明の実施の形態】図２に、ポジ型の感光性ポリイミ
ドを用いた場合の、開口部における断面の拡大図を示
す。ポジ型のアクリルを用いた場合と同様に、図２に示
すように、第１無機絶縁膜を成膜した後、ポジ型ポリイ
ミドを成膜する。そして、開口する部分を感光させ、現
像することによって開口部を形成し、第１無機絶縁膜７
０１０を露出させる。そして開口部が形成されたポジ型
ポリイミド膜７０１１と、第１無機絶縁膜７０１０の露
出した部分を覆うように、第２無機絶縁膜７０１２を成
膜する。
【００３９】開口部が形成されたポジ型ポリイミド膜７
０１１は、開口部において端部が十分に丸みを帯びてい
ないため、第２無機絶縁膜７０１２上に配線を形成した
ときに該端部において配線の膜厚が薄くなり、配線抵抗
を高めてしまう。また第２無機絶縁膜を気相成長法で形
成した場合、ポジ型ポリイミド膜７０１１の開口部にお
ける端部が、十分に丸みを帯びていないため、成膜した
際に端部７０１３に第２無機絶縁膜７０１２が他の部分
に比べて厚く成膜されてしまうことがある。これは、薄
膜を構成する材料分子が、被形成面に付着すると安定な
サイトを求めて表面を移動するが、コンタクトホールの
上端部の如き鋭角をもった形状（凸部となる形状）の部
分に集まりやすいためである。この傾向は、特に蒸着法
において顕著である。端部７０１３において第２無機絶
縁膜７０１２が部分的に厚く成膜されてしまうと、こと
さら端部において配線の膜厚が薄くなってしまい、配線
抵抗を高めてしまう。
【００４０】よって、図２に示すように、開口部の端部
が曲線を描かない断面形状を形成するポジ型の感光性ポ
リイミドや、その他の有機樹脂を、本発明の層間絶縁膜
の一部として用いるのは好ましくない。
【００４１】次に、無機絶縁膜をエッチングして開口す
ることにより、コンタクトホールを形成したときの、コ
ンタクトホール付近の断面について説明する。図１
（Ａ）に示した状態まで形成した後、図３（Ａ）に示す
ようにレジストマスク７０２１を形成し、第１無機絶縁
膜７０００、第２無機絶縁膜７００２及び第１無機絶縁
膜と半導体膜との間に形成されているゲート絶縁膜７０
２２とをドライエッチングして、コンタクトホール７０
２３を形成する。
【００４２】なお、図３（Ｂ）は、基板の上面から見た
コンタクトホール付近の様子であり、図面を見やすくす
るため、レジストマスク７０２１を除去した後の様子を
示している。図３（Ｂ）のＡ−Ａ’における断面が、図
３（Ａ）に相当する。
【００４３】コンタクトホール７０２３は、ポジ型有機
樹脂膜７００１に形成された開口部７０２４内に形成さ
れる。そして、図３（Ｃ）に示すように、コンタクトホ
ール７０２３を覆って第２無機絶縁膜７００２上に、導
電膜７０２５を成膜する。そして導電膜７０２５をパタ
ーニングして、配線を形成する。
【００４４】図４に、配線と、ポジ型有機樹脂膜７００
１の開口部７０２４と、コンタクトホール７０２３との
位置関係を示す。図４（Ａ）に、コンタクトホール７０
２３付近の上面図を示す。なお、図４（Ｂ）に、図４
（Ａ）のＡ−Ａ’における断面図を示す。
【００４５】導電膜７０２５をパターニングすることで
得られる配線７０２６は、開口部７０２４のほぼ中心に
形成されたコンタクトホール７０２３を介して、ゲート
絶縁膜７０２２の下に形成されている半導体膜７３００
と接続している。
【００４６】このように、コンタクトホール７０２３
は、必ず開口部７０２４内に収まるように形成し、コン
タクトホール７０２３の形成により、コンタクトホール
７０２３においてポジ型有機樹脂膜７００１が露出しな
いようにする。
【００４７】なお、図４（Ａ）、（Ｂ）では、コンタク
トホール７０２３が開口部７０２４のほぼ中心に位置す
るようにレイアウトされているが、本発明はこの構成に
限定されない。コンタクトホール７０２３は開口部７０
２４内に収まっていれば良く、一方向に寄っていても良
い。
【００４８】図４（Ｃ）に、コンタクトホール７０２３
が開口部７０２４内において一方向に寄っている場合
の、コンタクトホール７０２３付近の上面図を示す。な
お、図４（Ｄ）に、図４（Ｃ）のＢ−Ｂ’における断面
図を示す。
【００４９】導電膜７０２５をパターニングすることで
得られる配線７０２６は、開口部７０２４内において、
図面で上側の方向に寄っているコンタクトホール７０２
３を介して、ゲート絶縁膜７０２２の下に形成されてい
る半導体膜（図示していない）と接続している。
【００５０】なお、図４では配線と半導体膜とのコンタ
クトについて示したが、配線とゲート電極とのコンタク
トにおいても同様のことが言える。
【００５１】次に、本発明の半導体表示装置における、
ＴＦＴと容量の構造について、図５を用いて説明する。
【００５２】図５（Ａ）において、絶縁表面８０００上
にＴＦＴ８００１が形成されている。ＴＦＴ８００１は
トップゲート型であり、半導体膜８００２と、該半導体
膜８００２と接しているゲート絶縁膜８００３と、該ゲ
ート絶縁膜に接しているゲート電極８００４とを有して
いる。半導体膜８００２は絶縁表面８０００と接してい
る。半導体膜８００２はチャネル形成領域８００５と、
該チャネル形成領域を挟んで存在している不純物領域８
００６とを有している。
【００５３】一方、ゲート絶縁膜８００３上に形成され
ている容量用第１電極８００７は、ゲート電極８００４
と同じ導電膜から形成することができる。
【００５４】そして、ＴＦＴ８００１及び容量用電極８
００７を覆うように、第１無機絶縁膜８００８が形成さ
れている。第１無機絶縁膜は、窒素を含む絶縁膜であ
り、後に形成される有機樹脂膜よりも水分を透過しにく
い性質を有している。
【００５５】そして、第１無機絶縁膜上に感光性の有機
樹脂を塗布した後、焼成し、開口したい部分を感光して
現像することで、開口部を有する有機樹脂膜８００９が
形成されている。この時点で、開口部において第１無機
絶縁膜８００８の一部が露出している。
【００５６】そして、有機樹脂膜８００９と、開口部に
おいて露出している第１無機絶縁膜８００８の一部を覆
って、第２無機絶縁膜８０１０を形成する。第２無機絶
縁膜８０１０は、第１無機絶縁膜８００８と同様に、窒
素を含む絶縁膜であり、後に形成される有機樹脂膜より
も水分を透過しにくい性質を有している。
【００５７】なお、第１無機絶縁膜８００８と第２無機
絶縁膜８０１０は、容量の誘電体として用いるため、厚
すぎると容量の容量値を小さくしてしまい、成膜にかか
る処理時間が抑えられなくなる。逆に薄すぎると、水分
の透過を防ぐという効果が薄くなってしまう。第１無機
絶縁膜８００８と第２無機絶縁膜８０１０は、それぞれ
１０ｎｍ〜２００ｎｍ程度の膜厚を有しているのが好ま
しく、２層合わせた膜厚が２０ｎｍ〜４００ｎｍ程度で
あるのが好ましい。
【００５８】そして、有機樹脂膜８００９の開口部にお
いて、半導体膜の一部を露出させるように、ゲート絶縁
膜８００３、第１無機絶縁膜８００８及び第２無機絶縁
膜８０１０を、ドライエッチングして、コンタクトホー
ルを形成する。このとき、半導体膜８００２はエッチン
グストッパーとしての効果を有している。
【００５９】このとき、容量用第１電極８００７の上に
存在する第１無機絶縁膜８００８及び第２無機絶縁膜８
０１０は、エッチングされないように、レジストマスク
で覆っておく。
【００６０】そして、レジストマスクを現像液で除去す
る。現像液は一般的にアルカリの水溶液が用いられてお
り、水分を多く含んでいる。本発明では、有機樹脂膜８
００９が第１無機絶縁膜８００８及び第２無機絶縁膜８
０１０に覆われているため、直接現像液に曝されること
がない。よって、現像液の水分が有機樹脂膜８００９に
入り込みにくく、膨潤しにくい。よって、現像液によっ
てレジストマスクを除去した後、水分除去を目的とした
加熱処理の時間を短縮化することができる。
【００６１】そして、コンタクトホールを覆うように、
第２無機絶縁膜８０１０上に導電膜を成膜する。そし
て、該導電膜をエッチングすることで、半導体膜８００
２に接続された配線８０１１と、容量用第２電極８０１
２とが形成される。容量用第２電極８０１２は、第１無
機絶縁膜８００８及び第２無機絶縁膜８０１０を間に挟
んで、容量用第１電極８００７と重なっている。この、
容量用第２電極８０１２と、第１無機絶縁膜８００８及
び第２無機絶縁膜８０１０と、容量用第１電極８００７
とによって、保持容量８０１３が形成されている。
【００６２】本発明では、この保持容量８０１３を、半
導体表示装置の保護回路に含まれる容量として用いるこ
とに特徴を有している。さらに、該保護回路が有するト
ランジスタを、上記構成のＴＦＴで形成する。
【００６３】有機樹脂膜８００９の開口部において、開
口部の端部における断面の丸みがなだらかになればなる
ほど、ゲート電極が開口部の端部に近くなる。しかし、
もしゲート電極が開口部の端部を突き出て露出してしま
っても、本発明では有機樹脂膜８００９上に第２無機絶
縁膜を成膜しているので、ゲート電極と開口部に形成さ
れる配線等が接触するのを防ぐことができる。
【００６４】なお、ＴＦＴ８００１は、トップゲート型
でもボトムゲート型でもどちらでも良い。
【００６５】なお、図５（Ａ）の保持容量に加えて、さ
らに、半導体膜と容量用第１電極８００７との間で保持
容量を形成しても良い。図２８（Ａ）に、容量用の半導
体膜８０５０と、容量用第１電極８０５１とを、ゲート
絶縁膜８０５２を間に挟んで重ね合わせることで、第１
の保持容量８０５３を形成している例を示す。また図５
（Ａ）と同様に、容量用第１電極８０５１と容量用第２
電極８０５４とを、間に第１無機絶縁膜８０５５及び第
２無機絶縁膜８０５６を挟んで重ね合わせることで、第
２の保持容量８０５７を形成している。このように、容
量を上下で形成することで、同じ面積での容量値を高め
ることができる。
【００６６】また、チャネル形成領域を間に挟んで２つ
のゲート電極が重なり合っている、いわゆるデュアルゲ
ート型のＴＦＴを用いていても良い。図２８（Ｂ）に、
デュアルゲート型のＴＦＴを用いた半導体装置の断面図
を示す。ＴＦＴ８６００が第１ゲート電極８６０１と、
第１のゲート絶縁膜８６０２と、半導体膜８６０３と、
第２のゲート絶縁膜８６０４と、第２ゲート電極８６０
５とを有している。第１ゲート電極８６０１は、半導体
膜８６０３が有するチャネル形成領域８６０６と、第１
のゲート絶縁膜８６０２を間に挟んで重なっている。ま
た、第２ゲート電極８６０５は、チャネル形成領域８６
０６と、第２のゲート絶縁膜８６０４を間に挟んで重な
っている。さらに、第１ゲート電極８６０１と第２ゲー
ト電極８６０５とは、チャネル形成領域８６０６を間に
挟んで重なり合っている。
【００６７】第１のゲート電極と第２のゲート電極に同
じ電圧を印加することで、実質的に半導体膜の膜厚を薄
くしたのと同じように空乏層が早く広がるので、サブス
レッショルド係数（Ｓ値）を小さくすることができ、オ
ン電流を大きくすることができる。さらに界面散乱を抑
え、トランスコンダクタンス（ｇｍ）を増加させること
ができる。また、第１または第２のゲート電極にコモン
電圧を印加することで、電極が１つの場合に比べて閾値
のばらつきを抑えることができ、なおかつオフ電流を抑
えることができる。
【００６８】そして、第１ゲート電極８６０１と同じ導
電膜から形成された容量用第１電極８６１０に接するよ
うに第１ゲート絶縁膜８６０２が形成されており、また
該第１ゲート絶縁膜に接するように第２ゲート絶縁膜８
６０４が形成されている。そして第２ゲート絶縁膜に接
するように、第２ゲート電極８６０４と同じ導電膜から
形成された容量用第２電極８６１１が形成されている。
この、容量用第１電極８６１０と容量用第２電極８６１
１とが、間に第１ゲート絶縁膜８６０２及び第２ゲート
絶縁膜８６０４を挟んで重なり合っている部分におい
て、第１の保持容量８６１２が形成されている。
【００６９】また、容量用第２電極８６１１は、有機樹
脂膜８６１３の開口部において第１無機絶縁膜８６１４
に接しており、さらに第１無機絶縁膜８６１４に接して
第２無機絶縁膜８６１５が形成されている。そして、第
２無機絶縁膜８６１５に接するように、容量用第３電極
８６１６が形成されている。この、容量用第２電極８６
１１と容量用第３電極８６１６とが、間に第１無機絶縁
膜８６１４及び第２無機絶縁膜８６１５を挟んで重なり
合っている部分において、第２の保持容量８６１７が形
成されている。このように、容量を上下で形成すること
で、同じ面積での容量値を高めることができる。
【００７０】図５（Ｂ）に、ＴＦＴがボトムゲートの場
合の、本発明の半導体表示装置の構造を示す。
【００７１】図５（Ｂ）において、絶縁表面８１００上
にＴＦＴ８１０１が形成されている。ＴＦＴ８１０１は
ボトムゲート型であり、半導体膜８１０２と、該半導体
膜８１０２と接しているゲート絶縁膜８１０３と、該ゲ
ート絶縁膜に接しているゲート電極８１０４とを有して
いる。ゲート電極８１０４は絶縁表面８１００と接して
いる。半導体膜８１０２はチャネル形成領域８１０５
と、該チャネル形成領域を挟んで存在している不純物領
域８１０６とを有している。また８１１５は半導体膜に
不純物を添加するときにマスクとして用いる絶縁膜であ
り、ここではチャネル保護膜と呼ぶ。
【００７２】一方、絶縁表面８１００上に形成されてい
る容量用第１電極８１０７は、ゲート電極８１０４と同
じ導電膜から形成することができる。
【００７３】そして、ＴＦＴ８１０１及び容量用第１電
極８１０７を覆うように、第１無機絶縁膜８１０８が形
成されている。そして、第１無機絶縁膜上に感光性の有
機樹脂を塗布した後、焼成し、開口したい部分を感光し
て現像することで、開口部を有する有機樹脂膜８１０９
が形成されている。この時点で、開口部において第１無
機絶縁膜８１０８の一部が露出している。
【００７４】そして、有機樹脂膜８１０９と、開口部に
おいて露出している第１無機絶縁膜８１０８の一部を覆
って、第２無機絶縁膜８１１０を形成する。第２無機絶
縁膜８１１０は、第１無機絶縁膜８１０８と同様に、窒
素を含む絶縁膜であり、後に形成される有機樹脂膜より
も水分を透過しにくい性質を有している。
【００７５】なお、第１無機絶縁膜８１０８と第２無機
絶縁膜８１１０は、容量の誘電体として用いるため、厚
すぎると容量の容量値を小さくしてしまい、成膜にかか
る処理時間が抑えられなくなる。逆に薄すぎると、水分
の透過を防ぐという効果が薄くなってしまう。また、ボ
トムゲート型のＴＦＴの場合、容量用第１電極８１０７
と容量用第２電極８１１２との間にゲート絶縁膜８１０
３も存在しており、誘電体の一部として用いられる。よ
って、ゲート絶縁膜８１０３の膜厚を考慮して、第１無
機絶縁膜８１０８と第２無機絶縁膜８１１０の膜厚を決
める必要がある。第１無機絶縁膜８１０８と第２無機絶
縁膜８１１０は、それぞれ１０ｎｍ〜２００ｎｍ程度の
膜厚を有しているのが好ましく、ゲート絶縁膜と３層合
わせた膜厚が３０ｎｍ〜５００ｎｍ程度であるのが好ま
しい。
【００７６】そして、有機樹脂膜８１０９の開口部にお
いて、半導体膜の一部を露出させるように、ゲート絶縁
膜８１０３、第１無機絶縁膜８１０８及び第２無機絶縁
膜８１１０を、ドライエッチングして、コンタクトホー
ルを形成する。このとき、半導体膜８１０２はエッチン
グストッパーとしての効果を有している。
【００７７】このとき、容量用第１電極８１０７の上に
存在する第１無機絶縁膜８１０８及び第２無機絶縁膜８
１１０は、エッチングされないように、レジストマスク
で覆っておく。
【００７８】そして、レジストマスクを現像液で除去す
る。現像液は一般的にアルカリの水溶液が用いられてお
り、水分を多く含んでいる。本発明では、有機樹脂膜８
１０９が第１無機絶縁膜８１０８及び第２無機絶縁膜８
１１０に覆われているため、直接現像液に曝されること
がない。よって、現像液の水分が有機樹脂膜８１０９に
入り込みにくく、膨潤しにくい。よって、現像液によっ
てレジストマスクを除去した後、水分除去を目的とした
加熱処理の時間を短縮化することができる。
【００７９】そして、コンタクトホールを覆うように、
第２無機絶縁膜８１１０上に導電膜を成膜する。そし
て、該導電膜をエッチングすることで、半導体膜８１０
２に接続された配線８１１１と、容量用第２電極８１１
２とが形成される。容量用第２電極８１１２は、第１無
機絶縁膜８１０８及び第２無機絶縁膜８１１０を間に挟
んで、容量用第１電極８１０７と重なっている。この、
容量用第２電極８１１２と、第１無機絶縁膜８１０８及
び第２無機絶縁膜８１１０と、容量用第１電極８１０７
とによって、保持容量８１１３が形成されている。
【００８０】次に、本発明の半導体表示装置が有する保
護回路の構成について説明する。図６に、本発明の半導
体表示装置の、半導体素子が形成されている素子基板の
上面図を示す。
【００８１】素子基板は、基板４００１上に、画素部４
００２と、信号線駆動回路４００３と、第１の走査線駆
動回路４００４ａと、第２の走査線駆動回路４００４ｂ
とが設けられている。なお本発明において信号線駆動回
路と走査線駆動回路の数は図６（Ａ）に示した数に限定
されない。信号線駆動回路と走査線駆動回路の数は、設
計者が適宜設定することが可能である。
【００８２】４００５は画素部４００２、第１及び第２
の走査線駆動回路４００４ａ、４００４ｂに電源電圧ま
たは各種信号を供給するための引き回し配線である。
【００８３】入力端子４００６に与えられた信号は、保
護回路４００９においてそのノイズが除去されてから、
引き回し配線４００５に供給されている。また保護回路
４００９では、入力端子４００６から放電された静電気
が、後段の回路に与えられるのを防ぐことができる。
【００８４】次に、保護回路４００９の等価回路図を図
７に示す。図７に示す保護回路は、本発明の半導体表示
装置が有する保護回路のほんの一実施例であり、本発明
はこの構成に限定されない。
【００８５】図７に示す保護回路は、１つの入力端子に
対応しており、２つのｐチャネル型ＴＦＴ４０１０、４
０１１と、２つの保持容量４０１２、４０１３と、抵抗
４０１４を有している。なお図７ではＴＦＴとしてｐチ
ャネル型ＴＦＴを用いているが、ｎチャネル型ＴＦＴで
あってもよい。また、２つのｐチャネル型ＴＦＴ４０１
０、４０１１は、チャネル形成領域が２つ以上に分離し
ているマルチチャネル型のＴＦＴであってもよい。
【００８６】ｐチャネル型ＴＦＴ４０１０は、ゲートに
電源電圧Ｖｄｄが与えられている。また２つの不純物領
域には、一方に電源電圧Ｖｄｄが、もう一方に入力端子
からの電圧Ｖｉｎが与えられている。
【００８７】なお本明細書において電圧とは、特に記載
のない限り、グラウンドの電圧Ｇｎｄとの電位差を意味
する。
【００８８】もう１つのｐチャネル型ＴＦＴ４０１１
は、ゲートに入力端子からの電圧Ｖｉｎが与えられてい
る。また２つの不純物領域には、一方にグラウンドの電
圧Ｇｎｄが、もう一方に入力端子からの電圧Ｖｉｎが与
えられている。
【００８９】また保持容量４０１２が有する２つの電極
（容量用第１電極及び第２電極）は、一方に入力端子か
らの電圧Ｖｉｎが、もう一方に電源電圧Ｖｄｄが与えら
れている。そして、保持容量４０１２が有する２つの電
極（容量用第１電極及び第２電極）は、一方に入力端子
からの電圧Ｖｉｎが、もう一方にグラウンドの電圧Ｇｎ
ｄが与えられている。
【００９０】抵抗４０１４は２端子の抵抗であり、一端
には入力端子からの電圧Ｖｉｎが、もう一端にはグラウ
ンドの電圧Ｇｎｄが与えられている。抵抗４０１４は、
入力端子に電圧Ｖｉｎが与えられなくなったときに、引
き回し配線の電圧をＧｎｄにおとすために設けられてお
り、その抵抗値は、引き回し配線の配線抵抗よりも十分
に大きく設定する必要がある。
【００９１】次に、図７に示した保護回路の動作につい
て説明する。なおここでは、一定の周波数のクロック信
号の電圧を、入力電圧Ｖｉｎとして入力端子に入力した
場合を例に挙げて説明する。クロック信号は電圧Ｖｄｄ
と電圧Ｇｎｄとの間で、その電圧が振動している。
【００９２】図９（Ａ）に、クロック信号に雑音が含ま
れている場合の、入力電圧Ｖｉｎのタイミングチャート
を示す。入力電圧Ｖｉｎは立ち上がりと立下りの瞬間に
おいて、電圧が一次的にＶｄｄよりも高くなったり、Ｇ
ｎｄよりも低くなったりしている。
【００９３】入力電圧Ｖｉｎが電圧Ｖｄｄよりも高くな
った場合、図７に示したｐチャネル型ＴＦＴ４０１０の
ゲート及び一方の不純物領域に印加されている電圧Ｖｄ
ｄよりも、もう一方の不純物領域に印加されている電圧
Ｖｉｎの方が高くなる。よって、ｐチャネル型ＴＦＴ４
０１０はオンになる。またｐチャネル型ＴＦＴ４０１１
は、ゲート及び一方の不純物領域に印加されている電圧
Ｖｉｎが、もう一方の不純物領域に印加されている電圧
Ｇｎｄよりも十分高いので、オフのままである。
【００９４】図８（Ａ）に、入力電圧Ｖｉｎが電圧Ｖｄ
ｄよりも高くなった場合の、保護回路における接続の様
子を簡単に示す。なお図８（Ａ）では、ｐチャネル型Ｔ
ＦＴ４０１０、４０１１を単にスイッチとして示す。ｐ
チャネル型ＴＦＴ４０１０がオン、ｐチャネル型ＴＦＴ
４０１１がオフになると、電源電圧Ｖｄｄがｐチャネル
型ＴＦＴ４０１０を介して引き回し配線に与えられる。
よって、雑音により入力端子からの電圧がＶｄｄより高
くなっても、引き回し配線に与えられる電圧はＶｄｄよ
り高くならない。
【００９５】逆に、入力電圧Ｖｉｎが電圧Ｇｎｄよりも
低くなった場合、図７に示したｐチャネル型ＴＦＴ４０
１０のゲート及び一方の不純物領域に印加されている電
圧Ｖｄｄよりも、もう一方の不純物領域に印加されてい
る電圧Ｖｉｎの方が十分低い。よって、ｐチャネル型Ｔ
ＦＴ４０１０はオフになる。またｐチャネル型ＴＦＴ４
０１１は、ゲート及び一方の不純物領域に印加されてい
る電圧Ｖｉｎが、もう一方の不純物領域に印加されてい
る電圧Ｇｎｄよりも低くなるので、オンになる。
【００９６】図８（Ｂ）に、入力電圧Ｖｉｎが電圧Ｇｎ
ｄよりも低くなった場合の、保護回路における接続の様
子を簡単に示す。なお図８（Ｂ）では、ｐチャネル型Ｔ
ＦＴ４０１０、４０１１を単にスイッチとして示す。ｐ
チャネル型ＴＦＴ４０１０がオフ、ｐチャネル型ＴＦＴ
４０１１がオンになると、電源電圧Ｇｎｄがｐチャネル
型ＴＦＴ４０１１を介して引き回し配線に与えられる。
よって、雑音により入力端子からの電圧がＧｎｄより低
くなっても、引き回し配線に与えられる電圧はＧｎｄよ
り低くならない。
【００９７】さらに、保持容量４０１２、４０１３によ
り、入力端子からの電圧にパルス状の雑音を鈍らせるこ
とができ、雑音による電圧の急峻な変化をある程度小さ
くすることができる。
【００９８】したがって、引く回し配線の電圧は、図９
（Ｂ）に示すように、電圧Ｇｎｄから電源電圧Ｖｄｄ間
での範囲内に保たれ、この範囲外の異常に高いまたは低
い電圧の印加から保護される。
【００９９】そして、信号が入力される入力端子に保護
回路を設けることで、信号が入力されていないときに、
信号が与えられる全ての引き回し配線の電圧を、一定
（ここではＧｎｄ）の高さに保つことができる。つまり
信号が入力されていないときは、配線どうしをショート
した状態にすることができるショートリングとしての機
能を有している。そのため、引き回し配線間での電圧差
に起因する静電破壊を防ぐことができる。また、信号を
入力しているときは、抵抗４０１４の抵抗値が十分に大
きいので、引き回し配線に与えられる信号がグラウンド
の電圧に引っ張られることがない。
【０１００】なお、図７に示した保護回路において、ｐ
チャネル型ＴＦＴ４０１０、４０１１のオン電流が大き
ければ大きいほど、入力電圧Ｖｉｎが電源電圧Ｖｄｄよ
りも高くなったときに、引き回し配線の電圧をすばやく
電源電圧Ｖｄｄに保つことができる。逆に、入力電圧Ｖ
ｉｎが電圧Ｇｎｄよりも低くなったときに、引き回し配
線の電圧をすばやく電圧Ｇｎｄに保つことができる。
【０１０１】図１０に、図７の保護回路のｐチャネル型
ＴＦＴ４０１０、４０１１を、それぞれダブルゲート型
の２つのＴＦＴで代用した例について示す。図１０に示
す保護回路は、ダブルゲート型のｐチャネル型ＴＦＴ４
１００〜４１０３と、保持容量４１０４、４１０５と、
抵抗４１０６とを有している。
【０１０２】なお、ダブルゲート型、トリプルゲート
型、またはそれ以上のマルチゲート型のＴＦＴは、１つ
の活性層中に２つ、３つまたはそれ以上のチャネル形成
領域が形成されており、なおかつ全てのチャネル形成領
域がソースとドレインとして機能する不純物領域の間に
設けられているＴＦＴである。勿論、これらのマルチゲ
ート型ＴＦＴの代替として、１つの活性層中に１つまた
はそれ以上のチャネル形成領域を有するＴＦＴを、直列
に接続し、各ゲートを互いに接続して用いても良い。
【０１０３】ｐチャネル型ＴＦＴ４１００、４１０１
は、ゲートと、一方の不純物領域に電源電圧Ｖｄｄが与
えられており、もう一方の不純物領域には入力電圧Ｖｉ
ｎが与えられている。また、ｐチャネル型ＴＦＴ４１０
２、４１０３は、ゲートと、一方の不純物領域に入力電
圧Ｖｉｎが与えられており、もう一方の不純物領域には
電圧Ｇｎｄが与えられている。
【０１０４】また保持容量４１０４が有する２つの電極
（容量用第１電極及び第２電極）は、一方に入力端子か
らの電圧Ｖｉｎが、もう一方に電源電圧Ｖｄｄが与えら
れている。そして、保持容量４１０５が有する２つの電
極（容量用第１電極及び第２電極）は、一方に入力端子
からの電圧Ｖｉｎが、もう一方にグラウンドの電圧Ｇｎ
ｄが与えられている。
【０１０５】抵抗４１０４は２端子の抵抗であり、一端
には入力端子からの電圧Ｖｉｎが、もう一端にはグラウ
ンドの電圧Ｇｎｄが与えられている。抵抗４１０６は、
入力端子に電圧Ｖｉｎが与えられなくなったときに、引
き回し配線の電圧をＧｎｄにおとすために設けられてお
り、その抵抗値は、引き回し配線の配線抵抗よりも十分
に大きく設定する必要がある。
【０１０６】なお、図７、図１０に示した保護回路にお
いて、グラウンドの電圧Ｇｎｄの代わりに、グラウンド
の電圧ではなく、なおかつ電圧Ｖｄｄよりも低い電源電
圧Ｖｓｓを用いていても良い。
【０１０７】図１１に、図１０に示した保護回路の上面
図の一例を示す。図１１のＡ−Ａ’における断面図を図
１２に示す。絶縁膜からなる下地膜４２０８上に半導体
膜４２２０が形成されている。半導体膜４２２０は、不
純物領域４２２５〜４２２９と、各不純物領域間にチャ
ネル形成領域４２２１〜４２２４を有している。半導体
膜４２２０はゲート絶縁膜４２０９に覆われている。
【０１０８】そしてチャネル形成領域４２２１〜４２２
４上に、ゲート絶縁膜４２０９を間に挟んでゲート電極
４２０２〜４２０５が形成されている。またゲート絶縁
膜４２０９上に、ゲート電極４２０２〜４２０５と同じ
導電膜を用いて形成された容量用第１電極４２０６が設
けられている。
【０１０９】ゲート電極４２０２〜４２０５は全て電気
的に接続されている。半導体膜４２２０と、ゲート絶縁
膜４２０９と、ゲート電極４２０２〜４２０５とで、Ｔ
ＦＴ４１０２、４１０３が形成されている。
【０１１０】そして、ＴＦＴ４１０２、４１０３と、容
量用第１電極４２０６を覆うように、第１無機絶縁膜４
２１０が形成されている。そして、第１無機絶縁膜４２
１０を覆って、開口部を有する有機樹脂膜４２１１が形
成されている。有機樹脂膜４２１１は感光性ポジ型アク
リルを用いており、開口部は露光した後現像することで
形成されている。有機樹脂膜４２１１の開口部において
第１無機絶縁膜４２１０が露出している。
【０１１１】そして、開口部を覆うように、有機樹脂膜
４２１１上に第２無機絶縁膜４２１２が形成されてい
る。第２無機絶縁膜４２１２は、ＲＦスパッタ法を用い
て形成されている。
【０１１２】そして、有機樹脂膜４２１１の開口部にお
いて、ゲート絶縁膜４２０９、第１無機絶縁膜４２１０
及び第２無機絶縁膜４２１２をドライエッチングするこ
とでコンタクトホールを形成する。コンタクトホールに
おいて、不純物領域４２２５、４２２７、４２２９が一
部露出している。このとき、容量用第１電極４２０６上
の第１無機絶縁膜４２１０及び第２無機絶縁膜４２１２
はエッチングされないようにする。また、開口部におい
て有機樹脂膜４２１１が露出しないようにエッチングす
る。
【０１１３】そして、第２無機絶縁膜４２１２上に、コ
ンタクトホールを覆うように導電膜を形成し、パターニ
ングすることで、ソース又はドレインとして機能する不
純物領域４２２５、４２２９と接続されている配線４２
００を、ソース又はドレインとして機能する不純物領域
４２２７と接続されている配線４２０１を、それぞれ形
成する。
【０１１４】配線４２００の一部容量用第２電極として
機能しており、有機樹脂膜４２１１の開口部において、
第１無機絶縁膜４２１０及び第２無機絶縁膜４２１２を
間に挟んで容量用第１電極４２０６と重なっている。
【０１１５】本発明では、有機樹脂膜を無機絶縁膜で覆
うことで、ドライエッチングによる表面の荒れを抑える
ことができる。よって、後に形成される画素電極等の表
面に凹凸が現れたり、画素電極の厚さが不均一になった
りするのを防ぐことができるので、表示にむらが生じる
のを防ぐことができる。
【０１１６】また有機樹脂膜を、該有機樹脂と比較して
水分を透過させにくい窒素を含む無機絶縁膜で覆うこと
で、有機樹脂膜からの水分の放出を抑えることができ、
また逆に有機樹脂が水分を含んで膨潤するのを防ぐこと
ができる。よって、配線が有機樹脂膜から放出される水
分により腐食するのを防ぐことができる。さらに、有機
発光素子（ＯＬＥＤ：Organic Light Emitting Diode）
に代表される発光素子を用いた発光装置の場合、有機樹
脂膜から放出される水分により発光素子の輝度が劣化す
るのを防ぐことができる。
【０１１７】さらに、有機樹脂膜が露出しないように無
機絶縁膜で全体を覆ってしまうことで、現像の際に用い
られるアルカリ性の水溶液中の水分を含んで膨潤するの
を防ぐことができ、現像後の水分除去を目的とした加熱
処理の処理時間を抑えることができる。さらに、有機樹
脂膜中の水分が隣接する膜または電極に放出されるのを
より防ぐことができ、長期的なパネルの信頼性を高める
ことができる。
【０１１８】また、非感光性の有機樹脂を用いた場合、
層間絶縁膜に開口を形成するためには一般的にドライエ
ッチングが用いられる。ドライエッチングは活性なラジ
カルや反応性ガスのプラズマを用いたエッチング法であ
る。層間絶縁膜はゲート絶縁膜の１０倍程度の厚さを有
しているため、開口を目的としたドライエッチングに時
間がかかる。ＴＦＴの形成された基板がプラズマに曝さ
れている時間が長いと、ゲート絶縁膜にホールがトラッ
プされる所謂チャージングダメージにより、ＴＦＴの閾
値がプラス側へバラツキやすくなる。よって本発明のよ
うに感光性の有機樹脂を用いて、ウェットエッチングに
より開口を形成することで、ドライエッチングを用いる
時間を大幅に削減することができ、ＴＦＴの閾値のバラ
ツキを抑えることができる。
【０１１９】また、静電気の放電による劣化あるいは破
壊から半導体素子を保護したり、ノイズによる半導体素
子の誤作動を防いだりするための保護回路が有する容量
を上記保持容量で形成する。上記構成により、保護回路
を画素部と同じ基板上に容易に作りこむことができ、ま
た、静電気により半導体素子が劣化または破壊された
り、ノイズにより誤作動したりするのを防ぎ、画像に乱
れを防ぐことができる。
【０１２０】
【実施例】以下、本発明の実施例について説明する。
【０１２１】（実施例１）本実施例では、本発明の半導
体表示装置の１つである発光装置の作製方法について説
明する、なお本実施例では、画素部および保護回路が有
する保持容量を同時に作製する方法について詳細に説明
する。
【０１２２】まず、図１３（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板５００１上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏか
ら作製される酸化窒化シリコン膜５００２ａを１０〜２
００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様
にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコ
ン膜５００２ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０ｎｍ）の厚さに積層形成する。本実施例では下
地膜５００２を２層構造として示したが、前記絶縁膜の
単層膜または２層以上積層させた構造として形成しても
良い。
【０１２３】島状半導体層５００３、５００４は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３、５００４の厚さは２５〜８
０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。
【０１２４】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３００Ｈｚとし、レーザー
エネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的に
は２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレ
ーザーを用いる場合にはその第２高調波を用いパルス発
振周波数３０〜３００ｋＨｚとし、レーザーエネルギー
密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜
５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１
０００μm、例えば４００μmで線状に集光したレーザー
光を基板全面に渡って照射し、この時の線状レーザー光
の重ね合わせ率（オーバーラップ率）を５０〜９０％と
して行う。
【０１２５】なお、半導体膜は珪素だけではなくシリコ
ンゲルマニウムを用いるようにしても良い。シリコンゲ
ルマニウムを用いる場合、ゲルマニウムの濃度は０．０
１〜４．５atomic％程度であることが好ましい。
【０１２６】次いで、島状半導体層５００３、５００４
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で
形成する。本実施例では、１２０ｎｍの厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力
密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成するこ
とができる。このようにして作製される酸化シリコン膜
は、その後４００〜５００℃の熱アニールによりゲート
絶縁膜として良好な特性を得ることができる。また窒化
アルミニウムをゲート絶縁膜として用いることができ
る。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴ
で発生した熱を効果的に拡散させることができる。また
アルミニウムの含まれない酸化珪素や酸化窒化珪素等を
形成した後、窒化アルミニウムを積層したものをゲート
絶縁膜として用いても良い。
【０１２７】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００ｎｍの厚さに形成し、
第２の導電膜５００９をＷで１００〜３００ｎｍの厚さ
に形成する。
【０１２８】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することができる。また、α
相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電
極に使用することができるが、β相のＴａ膜の抵抗率は
１８０μΩｃｍ程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることができる。
【０１２９】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９または９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０μΩｃｍを実現することができる。
【０１３０】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成してもよい。また、リン
等の不純物元素をドーピングした多結晶シリコン膜に代
表される半導体膜を用いてもよい。本実施例以外の他の
組み合わせの一例は、第１の導電膜を窒化タンタル（Ｔ
ａＮ）で形成し、第２の導電膜をＷとする組み合わせ、
第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２
の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとす
る組み合わせで形成することが好ましい。また、第１の
導電膜及び第２の導電膜としてリン等の不純物元素をド
ーピングした多結晶シリコン膜に代表される半導体膜
や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１３１】また、２層構造に限定されず、例えば、タ
ングステン膜、アルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、窒化チタン膜を順次積層した３層構造として
もよい。また、３層構造とする場合、タングステンに代
えて窒化タングステンを用いてもよいし、アルミニウム
とシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウ
ムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、
窒化チタン膜に代えてチタン膜を用いてもよい。
【０１３２】なお、導電膜の材料によって、適宜最適な
エッチングの方法や、エッチャントの種類を選択するこ
とが重要である。
【０１３３】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧
力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。
【０１３４】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッ
チングされることになる。こうして、第１のエッチング
処理により第１の導電層と第２の導電層から成る第１の
形状の導電層５０１１〜５０１４（第１の導電層５０１
１ａ〜５０１４ａと第２の導電層５０１１ｂ〜５０１４
ｂ）を形成する。このとき、ゲート絶縁膜５００７にお
いては、第１の形状の導電層５０１１〜５０１４で覆わ
れない領域は２０〜５０ｎｍ程度エッチングされ薄くな
った領域が形成される。（図１３（Ｂ））
【０１３５】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。（図１３（Ｃ））ド
ーピングの方法はイオンドープ法もしくはイオン注入法
で行えば良い。イオンドープ法の条件はドーズ量を１×
１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧
を６０〜１００ｋｅＶとして行う。Ｎ型を付与する不純
物元素として１５族に属する元素、典型的にはリン
（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン
（Ｐ）を用いる。この場合、導電層５０１１〜５０１３
がＮ型を付与する不純物元素に対するマスクとなり、自
己整合的に第１の不純物領域５０１７〜５０２１が形成
される。第１の不純物領域５０１７〜５０２１には１×
１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ
型を付与する不純物元素を添加する。
【０１３６】次に、図１４（Ａ）に示すように第２のエ
ッチング処理を行う。同様にＩＣＰエッチング法を用
い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、
１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ(１
３．５６ＭＨｚ)電力を供給し、プラズマを生成して行
う。基板側（試料ステージ）には５０ＷのＲＦ(１３．
５６ＭＨｚ)電力を投入し、第１のエッチング処理に比
べ低い自己バイアス電圧を印加する。このような条件に
よりＷ膜を異方性エッチングし、かつ、それより遅いエ
ッチング速度で第１の導電層であるＴａを異方性エッチ
ングして第２の形状の導電層５０２６〜５０２９（第１
の導電層５０２６ａ〜５０２９ａと第２の導電層５０２
６ｂ〜５０２９ｂ）を形成する。このとき、ゲート絶縁
膜５００７においては、第２の形状の導電層５０２６〜
５０２９で覆われない領域はさらに２０〜５０ｎｍ程度
エッチングされ薄くなった領域が形成される。
【０１３７】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【０１３８】そして、図１４（Ｂ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてＮ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍ
ｓ／ｃｍ2のドーズ量で行い、図１３（Ｃ）で島状半導
体層に形成された第１の不純物領域の内側に新たな不純
物領域を形成する。ドーピングは、第２の形状の導電層
５０２６〜５０２８を不純物元素に対するマスクとして
用い、第２の導電層５０２６ａ〜５０２８ａの下側の領
域にも不純物元素が添加されるようにドーピングする。
こうして、第２の導電層５０２６ａ〜５０２８ａと重な
る第３の不純物領域５０３２〜５０３７と、第１の不純
物領域と第３の不純物領域との間の第２の不純物領域５
０４２〜５０４７とを形成する。Ｎ型を付与する不純物
元素は、第２の不純物領域で１×１０17〜１×１０19ａ
ｔｏｍｓ／ｃｍ3の濃度となるようにし、第３の不純物
領域で１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3の濃
度となるようにする。
【０１３９】そして、図１４（Ｃ）に示すように、Ｐチ
ャネル型ＴＦＴを形成する島状半導体層５００４に、第
1の導電型とは逆の導電型の第４の不純物領域５０５２
〜５０５７を形成する。第２の導電層５０２８ｂを不純
物元素に対するマスクとして用い、自己整合的に不純物
領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成
する島状半導体層５００３および容量用第１電極５０２
９は、レジストマスク５２００で全面を被覆しておく。
不純物領域５０５２〜５０５７にはそれぞれ異なる濃度
でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用い
たイオンドープ法で形成し、そのいずれの領域において
も不純物濃度を２×１０20〜２×１０21ａｔｏｍｓ／ｃ
ｍ3となるようにする。
【０１４０】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第２
の導電層５０２６〜５０２８がゲート電極として機能す
る。また、５０２９は容量用第１電極として機能する。
【０１４１】そして、導電型の制御を目的とし、それぞ
れの島状半導体層に添加された不純物元素を活性化する
工程を行う。この工程はファーネスアニール炉を用いる
熱アニール法で行う。その他に、レーザーアニール法、
またはラピッドサーマルアニール法（ＲＴＡ法）を適用
することができる。熱アニール法では酸素濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜７００℃、代表的には５００〜６００℃で行う
ものであり、本実施例では５００℃で４時間の熱処理を
行う。ただし、５０２６〜５０２９に用いた配線材料が
熱に弱い場合には、配線等を保護するため層間絶縁膜
（シリコンを主成分とする）を形成した後で活性化を行
うことが好ましい。
【０１４２】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０１４３】次いで、図１５（Ａ）に示すように、１０
〜２００ｎｍの厚さの酸化窒化シリコンからなる第１無
機絶縁膜５０６０を、ＣＶＤ法を用いて形成する。な
お、第１無機絶縁膜は酸化窒化シリコン膜に限定され
ず、後に形成される有機樹脂膜への水分の出入りを抑え
ることができる、窒素を含む無機の絶縁膜であれば良
く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化
アルミニウムを用いることができる。
【０１４４】なお、窒化アルミニウムは熱伝導率が比較
的高く、ＴＦＴや発光素子などで発生した熱を効果的に
拡散させることができる。
【０１４５】次に、第１無機絶縁膜５０６０の上に、ポ
ジ型の感光性有機樹脂から成る有機樹脂膜５０６１を成
膜する。本実施例ではポジ型の感光性のアクリルを用い
て有機樹脂膜５０６１を形成するが、本発明はこれに限
定されない。
【０１４６】本実施例では、スピンコート法によりポジ
型の感光性アクリルを塗布し、焼成することで、有機樹
脂膜５０６１を形成する。なお有機樹脂膜５０６１の膜
厚は、焼成後、０．７〜５μm（さらに好ましくは２〜
４μm）程度になるようにする。
【０１４７】次に、フォトマスクを用いて開口部を形成
したい部分を露光する。そして、ＴＭＡＨ（テトラメチ
ルアンモニウムハイドロオキサイド）を主成分とする現
像液で現像した後、基板を乾燥させ、２２０℃、１時間
程度の焼成を行う。そして、図１５（Ｂ）に示したよう
に有機樹脂膜５０６１に開口部が形成され、該開口部に
おいて第１無機絶縁膜５０６０が一部露出された状態に
なる。
【０１４８】なお、ポジ型の感光性アクリルは薄茶色に
着色しているので、発光素子から発せられる光が基板側
に向かっているときは、脱色処理を施す。この場合、焼
成する前に、再び現像後の感光性アクリル全体を露光す
る。このときの露光は、開口部を形成するための露光に
比べて、やや強い光を照射したり、照射時間を長くした
りするようにし、完全に露光が行なわれるようにする。
例えば、２μｍの膜厚のポジ型のアクリル樹脂を脱色す
るとき、超高圧水銀灯のスペクトル光であるｇ線（４３
６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成
る多波長光を利用する等倍投影露光装置（具体的にはＣ
ａｎｏｎ製のＭＰＡ）を用いる場合、６０ｓｅｃ程度照
射する。この露光により、ポジ型のアクリル樹脂が完全
に脱色される。
【０１４９】また本実施例では、現像後に２２０℃で焼
成を行なっているが、現像後にプリベークとして１００
℃程度の低温で焼成してから、２２０℃の高温で焼成す
るようにしても良い。
【０１５０】そして図１５（Ｃ）に示すように、第１無
機絶縁膜５０６０が一部露出された該開口部と、有機樹
脂膜５０６１を覆って、ＲＦスパッタ法を用いて窒化珪
素からなる第２無機絶縁膜５０６２を成膜する。第２無
機絶縁膜５０６２の膜厚は１０〜２００ｎｍ程度が望ま
しい。また、第２無機絶縁膜は酸化窒化シリコン膜に限
定されず、有機樹脂膜５０６１への水分の出入りを抑え
ることができる、窒素を含む無機の絶縁膜であれば良
く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化
アルミニウムを用いることができる。
【０１５１】なお、酸化窒化珪素膜または酸化窒化アル
ミニウム膜は、その酸素と窒素のatomic%の割合が、そ
のバリア性に大きく関与している。酸素に対する窒素の
割合が高ければ高いほど、バリア性が高められる。ま
た、具体的には、窒素の割合が酸素の割合よりも高い方
が望ましい。
【０１５２】またＲＦスパッタ法を用いて成膜された膜
は緻密性が高く、バリア性に優れている。ＲＦスパッタ
の条件は、例えば酸化窒化珪素膜を成膜する場合、Ｓｉ
ターゲットで、Ｎ2、Ａｒ、Ｎ2Ｏをガスの流量比が３
１：５：４となるように流し、圧力０．４Ｐａ、電力３
０００Ｗとして成膜する。また、例えば窒化珪素膜を成
膜する場合、Ｓｉターゲットで、チャンバー内のＮ2、
Ａｒをガスの流量比が２０：２０となるように流し、圧
力０．８Ｐａ、電力３０００Ｗ、成膜温度を２１５℃と
して成膜する。
【０１５３】この有機樹脂膜５０６１と、第１無機絶縁
膜５０６０と、第２無機絶縁膜とで、第１の層間絶縁膜
が形成される。
【０１５４】次に、図１６（Ａ）に示すように、有機樹
脂膜５０６１の開口部において、ゲート絶縁膜５００
７、第１無機絶縁膜５０６０及び第２無機絶縁膜５０６
２に、ドライエッチング法を用いてコンタクトホールを
形成する。
【０１５５】このコンタクトホールの開口により、第１
の不純物領域５０１７、５０１９と、第４の不純物領域
５０５２、５０５７とが、一部露出された状態になる。
このドライエッチングの条件は、ゲート絶縁膜５００
７、第１無機絶縁膜５０６０及び第２無機絶縁膜５０６
２の材料によって適宜設定する。本実施例では、ゲート
絶縁膜５００７に酸化珪素、第１無機絶縁膜５０６０に
酸化窒化珪素、第２無機絶縁膜５０６２に窒化珪素を用
いているので、まず、ＣＦ4、Ｏ2、Ｈｅをエッチングガ
スとして窒化珪素からなる第２無機絶縁膜５０６２と酸
化窒化珪素からなる第１無機絶縁膜５０６０をエッチン
グし、その後ＣＨＦ3を用いて酸化珪素からなるゲート
絶縁膜５００７をエッチングする。
【０１５６】なお、このドライエッチングの際、第１の
容量用電極５０２９上の第１無機絶縁膜５０６０及び第
２無機絶縁膜５０６２は、保持容量の誘電体として用い
るので、エッチングされないようレジストマスク等で保
護しておく。
【０１５７】また、エッチングの際に、開口部において
有機樹脂膜５０６１が露出しないようにすることが肝要
である。
【０１５８】次に、コンタクトホールを覆うように、第
２無機絶縁膜５０６２上に導電膜を成膜し、パターニン
グすることで、第１の不純物領域５０１７、５０１９
と、第４の不純物領域５０５２、５０５７とに接続され
た配線５０６４〜５０６７と、入力端子と電気的に接続
される引き出し用配線５０６８と、第２の容量用電極５
０６９とが形成される。なお、第２の容量用電極５０６
９と第１の容量用電極５０２９とが、有機樹脂膜５０６
１の開口部において、第１無機絶縁膜５０６０及び第２
無機絶縁膜５０６２を間に挟んで重なり合っている部分
において、保持容量５０７０が形成されている。
【０１５９】なお本実施例では、第２無機絶縁膜５０６
２上に、Ｔｉ膜を１００ｎｍ、Ａｌ膜３００ｎｍ、Ｔｉ
膜１５０ｎｍをスパッタ法で連続して形成した３層構造
の導電膜としたが本発明はこの構成に限定されない。単
層の導電膜で形成しても良いし、３層以外の複数の層か
らなる導電膜で形成しても良い。また材料もこれに限定
されない。
【０１６０】例えば、Ｔｉ膜を成膜した後、Ｔｉを含む
Ａｌ膜を積層した導電膜を用いてもよいし、Ｔｉ膜を成
膜した後、Ｗを含むＡｌ膜を積層した導電膜を用いても
良い。
【０１６１】次に、透明導電膜、例えばＩＴＯ膜を１１
０ｎｍの厚さに形成し、パターニングを行うことで、配
線５０６７に接する画素電極５０７２を形成する。画素
電極５０７２を配線５０６７と接して重なるように配置
することで、コンタクトを取っている。また、酸化イン
ジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透
明導電膜を用いても良い。この画素電極５０７２が発光
素子の陽極となる（図１６（Ｂ））。
【０１６２】次に、感光性のネガ型またはポジ型の有機
樹脂膜を成膜し、開口したい部分を露光することで、開
口部を有する第２の層間絶縁膜５０７３を形成する。な
おこの工程により、画素電極５０７２と引き出し用配線
５０６８の一部が露出する。
【０１６３】感光性の有機樹脂を用いることで、開口部
の断面に丸みをもたせることができるので、後に形成さ
れる電界発光層や陰極のカバレッジを良好とすることが
でき、発光領域が減少するシュリンクとよばれる不良を
低減させることができる。
【０１６４】そして、画素電極５０７２と引き出し用配
線５０６８の露出している部分を覆うように、第２の層
間絶縁膜５０７３上に窒化珪素からなる第３の層間絶縁
膜５０７４をＲＦスパッタ法を用いて形成する。なお、
第３の層間絶縁膜５０７４は窒化珪素に限定されず、第
２の層間絶縁膜５０７３への水分の出入りを抑えること
ができる、窒素を含む無機の絶縁膜であれば良く、例え
ば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニ
ウムを用いることができる。
【０１６５】そして、第３の層間絶縁膜５０７４をパタ
ーニングすることで、第２の層間絶縁膜５０７３の開口
部において、画素電極５０７２と引き出し用配線５０６
８の一部を露出させる。
【０１６６】このエッチングの際に、コンタクトホール
において第２の層間絶縁膜５０７３が露出しないように
することが肝要である。
【０１６７】次に、電界発光層５０７５を蒸着法により
形成し、更に蒸着法により陰極（ＭｇＡｇ電極）５０７
６を形成する。このとき電界発光層５０７５及び陰極５
０７６を形成するに先立って画素電極５０７２に対して
熱処理を施し、水分を完全に除去しておくことが望まし
い。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ
電極を用いるが、仕事関数の小さい導電膜であれば公知
の他の材料、例えばＣａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａ
ｌＬｉであっても良い。
【０１６８】なお陰極としてＡｌＬｉを用いた場合、窒
素を含んだ第３の層間絶縁膜５０７４によって、ＡｌＬ
ｉ中のＬｉが、第３の層間絶縁膜５０７４よりも基板側
に入り込んでしまうのを防ぐことができる。
【０１６９】ここで高周波放電によるスパッタ法で形成
した窒化シリコン膜のリチウムに対するブロッキング効
果を示すデータを図３０に示す。図３０（Ａ）は、高周
波放電によるスパッタ法で形成した窒化シリコン膜（Ｒ
Ｆ−ＳＰ ＳｉＮと表記）を誘電体としたＭＯＳ構造の
Ｃ−Ｖ特性である。なお、「Ｌｉ−ｄｉｐ」とは、窒化
シリコン膜上にリチウムを含む溶液をスピンコートした
という意味であり、試験のため、意図的にリチウムで汚
染させたことを意味する。また、図３０（Ｂ）は、比較
のためプラズマＣＶＤ法で形成した窒化シリコン膜（Ｃ
ＶＤ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−
Ｖ特性である。なお、図３０（Ｂ）のデータは、金属電
極としてアルミニウムにリチウムを添加した合金膜を用
いている。これらに通常のＢＴ試験を施した（具体的に
は、１．７ＭＶの電圧印加に加えて±１５０℃で１時間
の加熱処理を行った。）結果、図３０（Ａ）に示すよう
に、高周波放電によるスパッタ法で形成した窒化シリコ
ン膜は殆どＣ−Ｖ特性に変化が見られなかったのに比
べ、プラズマＣＶＤ法で形成した窒化シリコン膜はＣ−
Ｖ特性に大きな変化が見られ、リチウムによる汚染が確
認された。これらのデータは、高周波放電によるスパッ
タ法で形成した窒化シリコン膜がリチウム拡散に対して
非常に有効なブロッキング効果を有していることを示唆
している。
【０１７０】なお、電界発光層５０７５としては、公知
の材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を電界発光層とするが、正孔注入
層、電子注入層若しくは電子輸送層のいずれかを設ける
場合もある。このように組み合わせは既に様々な例が報
告されており、そのいずれの構成を用いても構わない。
【０１７１】例えば、電子輸送層またはホールブロッキ
ング層として、ＳＡｌｑやＣＡｌｑなどを用いても良
い。
【０１７２】なお、電界発光層５０７５の膜厚は１０〜
４００[nm]（典型的には６０〜１５０[nm]）、陰極５０
７６の厚さは８０〜２００[nm]（典型的には１００〜１
５０[nm]）とすれば良い。
【０１７３】こうして図１７（Ａ）に示すような構造の
発光装置が完成する。図１７（Ａ）において５０８１は
画素部であり、５０８２は駆動回路やその他の回路に相
当する。なお、画素電極５０７２、電界発光層５０７
５、陰極５０７６の重なっている部分５０８０がＯＬＥ
Ｄに相当する。
【０１７４】また陰極５０７６の一部は引き出し用配線
５０６８と接続されている。引き出し用配線５０６８
は、ＦＰＣに接続される端子と電気的に接続されてい
る。このＦＰＣと接続される部分（ＦＰＣ接続部）５０
８３の断面構造を図１７（Ｂ）に示す。
【０１７５】ゲート電極と同じ導電膜から形成された引
き回し配線５０８５が、ゲート絶縁膜５００７上に形成
されている。そして、引き回し配線５０８は、有機樹脂
膜５０６１の開口部において、第１無機絶縁膜５０６０
及び第２無機絶縁膜５０６２に形成されたコンタクトホ
ール５０８６を介して、引き出し用配線５０６８と接続
されている。
【０１７６】そして、引き回し配線５０８５上におい
て、有機樹脂膜５０６１の開口部が設けられ、さらに、
第１無機絶縁膜５０６０及び第２無機絶縁膜５０６２が
エッチングされて除去されることで、引き回し配線５０
８５を露出する。その後、引き回し配線５０８５上に、
画素電極５０７５と同じ透明導電膜から形成された入力
端子５０８４が形成される。
【０１７７】この入力端子５０８４に、異方性を有する
導電性の樹脂を介して、ＦＰＣの端子が接続される。
【０１７８】５０８７はカバー材であり、気密性が高
く、脱ガスの少ないシーリング材５０８８により封止さ
れている。なお図１７（Ｂ）に示すように、カバー材５
０８７と、発光素子が形成された素子基板との密着性を
より高めるために、シーリング材５０８８を塗布する部
分において、第２の層間絶縁膜５０７３の表面に開口部
を複数形成することで凹凸を設けても良い。
【０１７９】なお、本実施例で示すＴＦＴの構成及び具
体的な作製方法はほんの一例であり、本発明はこの構成
に限定されない。
【０１８０】（実施例２）アクティブマトリクス型半導
体表示装置において、画素部には複数の画素が設けられ
ており、走査線に入力される信号によって選択された画
素に、信号線を介してビデオ信号が供給される。本実施
例では、走査線駆動回路から該走査線に入力される信号
の雑音の振幅を、保持容量を用いて抑える例について説
明する。
【０１８１】まずはじめに、一般的なアクティブマトリ
クス型の液晶表示装置の構成について説明する。なお本
実施例では液晶表示装置を例に挙げて説明するが、その
他のアクティブマトリクス型の半導体表示装置にも、本
発明の構成を用いることは可能である。
【０１８２】図１８（Ａ）に、図１８（Ａ）に、本発明
の半導体表示装置のブロック図を示す。１１５は信号線
駆動回路、１１６は走査線駆動回路、１２０は画素部で
ある。信号線駆動回路１１５は、シフトレジスト回路１
１５＿１、レベルシフト回路１１５＿２、サンプリング
回路１１５＿３を有している。なお、図１８（Ａ）で
は、レベルシフト回路１１５＿２をシフトレジスト回路
１１５＿１とサンプリング回路１１５＿３の間に設けて
いるが、シフトレジスト回路１１５＿１の中にレベルシ
フト回路１１５＿２が組み込まれている構成にしても良
い。
【０１８３】クロック信号（ＣＬＫ）、スタートパルス
信号（ＳＰ）がシフトレジスト回路１１５＿１に供給さ
れると、シフトレジスト回路１１５＿１ではビデオ信号
をサンプリングするタイミングを制御するための、タイ
ミング信号を生成する。
【０１８４】生成されたタイミング信号は、レベルシフ
ト回路１１５＿２に供給される。レベルシフト回路１１
５＿２では供給されたタイミング信号の電圧の振幅を増
幅する。
【０１８５】レベルシフト回路１１５＿２において増幅
されたタイミング信号は、サンプリング回路１１５＿３
に入力される。そしてサンプリング回路１１５＿３に入
力されたビデオ信号は、サンプリング回路１１５＿３に
入力されたタイミング信号に同期してサンプリングさ
れ、信号線を介して画素部１２０に入力される。
【０１８６】一方、走査線駆動回路１１６は、シフトレ
ジスト回路１１７、バッファ１１８を有している。また
場合によってはレベルシフト回路を有していても良い。
【０１８７】走査線駆動回路１１６において、シフトレ
ジスト回路１１７からのタイミング信号がバッファ１１
８に入力され、対応する走査線に入力される。
【０１８８】図１８（Ｂ）に画素部の一部を示す。各走
査線には、１ライン分の画素の画素ＴＦＴ１１９のゲー
ト電極が接続されている。そして、１ライン分の画素の
画素ＴＦＴ１１９を一斉にＯＮにしなくてはならないの
で、バッファ１１８は大きな電流を流すことが可能なも
のが用いられる。
【０１８９】本実施例では、このバッファ１１８に電圧
Ｖｄｄを供給する配線と、走査線との間に実施の形態で
示した構成を有する容量を形成し、走査線に入力される
選択信号の雑音の振幅を小さくする。
【０１９０】図１９に、本実施例の走査線駆動回路が有
するバッファ１１８の構成を示す。バッファ１１８は、
３つのインバータ１２０〜１２２で構成されており、イ
ンバータ１２０はｎチャネル型ＴＦＴ１３０とｐチャネ
ル型ＴＦＴ１３１を有している。また、インバータ１２
１はｎチャネル型ＴＦＴ１３２とｐチャネル型ＴＦＴ１
３３を有している。また、インバータ１２２はｎチャネ
ル型ＴＦＴ１３４とｐチャネル型ＴＦＴ１３５を有して
いる。
【０１９１】保持容量１２３が有する２つの電極（容量
用第１電極及び容量用第２電極）は、一方には電源電圧
Ｖｄｄが与えられており、もう一方は走査線と電気的に
接続されている。
【０１９２】図１９に示した本実施例のバッファの上面
図を、図２０（Ａ）に示す。図２０（Ｂ）は、図２０
（Ａ）のＡ−Ａ’における断面図に相当する。電源電圧
Ｖｄｄが供給されている配線１４３は容量１２３の容量
用第２電極として機能しており、容量１２３は、容量用
第１電極１４０と、配線１４３とが、有機樹脂膜１４５
の開口部において、第１無機絶縁膜１４１及び第２無機
絶縁膜１４２を間に挟んで重なっている部分に形成され
ている。
【０１９３】本実施例は、実施例１と組み合わせて実施
することが可能である。
【０１９４】（実施例３）本実施例では、実施例１に示
した発光装置とは異なる断面構造を有する発光装置の構
成について説明する。
【０１９５】図２１（Ａ）に示す発光装置は、第２無機
絶縁膜７５００を形成した後、コンタクトホールを形成
する前に透明導電膜を成膜し、パターニングすること
で、画素電極７５０１を形成する。そして、ゲート絶縁
膜７５０２、第１無機絶縁膜７５０３及び第２無機絶縁
膜７５００を、有機樹脂膜７５０４の開口部においてエ
ッチングしてコンタクトホールを形成し、ＴＦＴ７５０
５と画素電極７５０１とを電気的に接続する配線７５０
６を形成する。
【０１９６】このように、配線７５０６を形成する前に
画素電極７５０１を形成することで、画素電極の表面を
研磨する工程を設けることができる。
【０１９７】図２１（Ｂ）に示す発光装置は、第２無機
絶縁膜７５１０を形成した後、ゲート絶縁膜７５１２、
第１無機絶縁膜７５１３及び第２無機絶縁膜７５１０
を、有機樹脂膜７５１４の開口部においてエッチングし
てコンタクトホールを形成し、ＴＦＴ７５１５と電気的
に接続する配線７５１６を形成する。
【０１９８】そして、配線７５１６と、第２無機絶縁膜
７５１０を覆って、第２の層間絶縁膜７５１７を形成す
る。第２の層間絶縁膜７５１７は、ポジ型の感光性有機
樹脂膜でも、ネガ型の感光性有機樹脂膜でも良い。図２
１（Ｂ）では、ポジ型のアクリルを用いて第２の層間絶
縁膜７５１７を形成している。
【０１９９】そして第２の層間絶縁膜７５１７に、露光
により開口部を形成して配線７５１６の一部を露出させ
る。その後、開口部を覆って、第２の層間絶縁膜７５１
７上に第３の層間絶縁膜７５１８を形成し、開口部にお
いて第３の層間絶縁膜７５１８を一部除去して配線７５
１６を一部露出させる。このとき、開口部において第２
の層間絶縁膜７５１７が露出しないようにする。
【０２００】そして、第３の層間絶縁膜７５１８上に透
明導電膜を成膜し、パターニングすることで、配線７５
１６に接続された画素電極が形成される。
【０２０１】図２１（Ｃ）に示す発光装置は、第２無機
絶縁膜７５２０上に画素電極７５２１を形成した後、ネ
ガ型のアクリルを用いて第３の層間絶縁膜７５２２を形
成した例を示している。ネガ型のアクリルを用いて第３
の層間絶縁膜７５２２を形成した場合、第３の層間絶縁
膜７５２２を脱色を目的とした露光をする必要がない。
【０２０２】図２１（Ｄ）では、発光素子の電界発光層
の一部に正孔注入層としてポリチオフェン（ＰＥＤＯ
Ｔ）を用いた場合に、該ＰＥＤＯＴ膜をパターニングし
て除去する例について説明する。
【０２０３】ポリチオフェン（ＰＥＤＯＴ）は一般的に
スピン塗布法を用いて成膜されるため、ＰＥＤＯＴを成
膜したくない部分にまで成膜される。そのため、画素電
極７５３０上にＰＥＤＯＴ膜７５３１を成膜した後、蒸
着用のマスクを用いて発光層７５３２及び陰極７５３３
を蒸着により成膜する。本実施例では発光層としてパラ
フェニレンビニレン（ＰＰＶ）膜を用いるが、蒸着法に
より成膜することができる膜であれば良い。また本実施
例では陰極７５３３としてＣａを用いるが、仕事関数の
小さい材料で、蒸着法により成膜することができる材料
であるならば、用いることができる。
【０２０４】次に、陰極７５３３をマスクとし、酸素プ
ラズマを用いたアッシングによりＰＥＤＯＴをパターニ
ングする。
【０２０５】次に、補助電極７５３４を形成する。補助
電極は、陰極の抵抗を下げるために設ける電極であり、
陰極よりも抵抗の低い金属材料からなる。補助電極７５
３４は、陰極よりも抵抗の低い金属材料からなる導電膜
を成膜した後パターニングすることで得られる。
【０２０６】そして、補助電極７５３４と陰極７５３３
とを電気的に接続する保護膜７５３５を、蒸着用のマス
クを用いて蒸着により成膜する。保護膜７５３５は金属
材料からなり、陰極７５３３と同じ材料を用いていても
良い。
【０２０７】なお図２１（Ｄ）では、発光素子の陰極を
マスクとして、正孔注入層をパターニングする例を示し
ている。しかし、本実施例はこの構成に限定されない。
陰極をマスクとして正孔注入層以外の電界発光層をパタ
ーニングしても良い。
【０２０８】図２２（Ａ）に示す発光装置は、第２無機
絶縁膜７６１０を形成した後、陰極よりも抵抗の低い金
属材料からなる導電膜を成膜した後、パターニングする
ことで補助電極７６３４を形成する。そして、ゲート絶
縁膜７６１２、第１無機絶縁膜７６１３及び第２無機絶
縁膜７６１０を、有機樹脂膜７６１４の開口部において
エッチングしてコンタクトホールを形成し、ＴＦＴ７６
１５及び補助電極７６３４と電気的に接続する配線７６
１６を形成する。
【０２０９】配線７６１６はその一部が電界発光層７６
１５と接しており、陰極として機能している。
【０２１０】図２２（Ｂ）に示す発光装置は、第２無機
絶縁膜７７０１上に陰極７７００を形成した後、電界発
光層７７０２とＩＴＯ膜７７０３を形成する。このとき
ＩＴＯ膜７７０３にＬｉを添加することで、仕事関数を
小さくすることができる。そして、Ｌｉが添加されたＩ
ＴＯ膜７７０３を覆って、別途新たにＩＴＯ膜７７０４
を成膜する。
【０２１１】本実施例は、実施例２と組み合わせて実施
することが可能である。
【０２１２】（実施例４）本実施例では、陰極の抵抗を
下げるための補助電極と、ＦＰＣの端子に接続される入
力端子との、電気的な接続について説明する。
【０２１３】図２３（Ａ）では、開口部を有する第２の
層間絶縁膜６２００上に、第３の層間絶縁膜６２０１が
形成された後、該第３の層間絶縁膜６２０１上に補助電
極６２０２が形成された時点での、発光装置の断面図を
示す。補助電極６２０２は、後に形成される陰極よりも
配線抵抗の低い材料で形成する。
【０２１４】なお、ＴＦＴのゲート電極６２０３と同じ
導電膜で形成されたＦＰＣ用電極６２０４は、第２の層
間絶縁膜６２００の開口部に形成されている。また、Ｆ
ＰＣ用電極６２０４上に、画素電極６２０６と同じ透明
導電膜で形成された入力端子６２０５が形成されてい
る。
【０２１５】図２３（Ａ）の時点では、ＦＰＣ接続部６
２０５において入力端子６２０５は、第３の層間絶縁膜
６２０１に覆われている。
【０２１６】次に、図２３（Ｂ）に示すように、第３の
層間絶縁膜６２０１を一部エッチングして除去すること
で、入力端子６２０５と、画素電極６２０６を一部露出
させる。このとき、開口部において第２の層間絶縁膜６
２００が露出しないようにする。
【０２１７】そして、画素電極６２０６上に電界発光層
６２１０と陰極６２１１を積層した後、入力端子６２０
５と、陰極６２１１とに接続された保護電極６２１２を
形成する。
【０２１８】上記構成では、補助電極６２０２をエッチ
ングにより形成するとき、第３の層間絶縁膜６２０１で
画素電極６２０６が覆われているため、画素電極の表面
がエッチングにより荒れるのを防ぐことができる。
【０２１９】図２４に、本実施例の発光装置の、発光素
子が形成された基板（素子基板）の上面図を示す。基板
８３０に、画素部８３１、走査線駆動回路８３２、信号
線駆動回路８３３、入力端子６２０５が形成された状態
を示している。入力端子６２０５と各駆動回路、画素部
に形成されている電源線及び対向電極は、引き回し配線
８３５で接続されている。発光素子は、ストライプ状に
レイアウトされた補助電極６２０２の間に形成される。
【０２２０】また、必要に応じてＣＰＵ、メモリーなど
を形成したＩＣチップがＣＯＧ（Chip on Glass）法な
どにより素子基板に実装されていても良い。
【０２２１】本実施例は、実施例２と自由に組み合わせ
て実施することが可能である。
【０２２２】（実施例５）本実施例では、本発明の半導
体表示装置の１つである液晶表示装置の構成について説
明する。
【０２２３】図２５に本実施例の液晶表示装置の断面図
を示す。図２５において、絶縁表面上にＴＦＴ９００１
が形成されている。ＴＦＴ９００１はトップゲート型で
あり、半導体膜９００２と、該半導体膜９００２と接し
ているゲート絶縁膜９００３と、該ゲート絶縁膜に接し
ているゲート電極９００４とを有している。
【０２２４】一方、ゲート絶縁膜９００３上に形成され
ている容量用第１電極９００７は、ゲート電極９００４
と同じ導電膜から形成することができる。
【０２２５】そして、ＴＦＴ９００１及び容量用電極９
００７を覆うように、第１無機絶縁膜９００８が形成さ
れている。第１無機絶縁膜９００８は、窒素を含む絶縁
膜であり、後に形成される有機樹脂膜よりも水分を透過
しにくい性質を有している。
【０２２６】そして、第１無機絶縁膜上に感光性の有機
樹脂を塗布した後、焼成し、開口したい部分を感光して
現像することで、開口部を有する有機樹脂膜９００９が
形成されている。この時点で、開口部において第１無機
絶縁膜９００８の一部が露出している。
【０２２７】そして、有機樹脂膜９００９と、開口部に
おいて露出している第１無機絶縁膜９００８の一部を覆
って、第２無機絶縁膜９０１０を形成する。第２無機絶
縁膜９０１０は、第１無機絶縁膜９００８と同様に、窒
素を含む絶縁膜であり、後に形成される有機樹脂膜より
も水分を透過しにくい性質を有している。
【０２２８】そして、有機樹脂膜９００９の開口部にお
いて、半導体膜９００２の一部を露出させるように、ゲ
ート絶縁膜９００３、第１無機絶縁膜９００８及び第２
無機絶縁膜９０１０をドライエッチングして、コンタク
トホールを形成する。半導体膜９００２はエッチングス
トッパーとしての効果を有している。
【０２２９】このとき、容量用第１電極９００７上に存
在する第１無機絶縁膜９００８及び第２無機絶縁膜９０
１０は、エッチングされないように、レジストマスクで
覆っておく。
【０２３０】そして、コンタクトホールを覆うように、
第２無機絶縁膜９０１０上に導電膜を成膜する。そし
て、該導電膜をエッチングすることで、半導体膜９００
２に接続された配線９０１１と、容量用第２電極９０１
２とが形成される。容量用第２電極９０１２は、第１無
機絶縁膜９００８及び第２無機絶縁膜９０１０を間に挟
んで、容量用第１電極９００７と重なっている。この、
容量用第２電極９０１２と、第１無機絶縁膜９００８及
び第２無機絶縁膜９０１０と、容量用第１電極９００７
とによって、保持容量９０１３が形成されている。
【０２３１】そして、配線９０１１及び容量用第２電極
９０１２を覆うように、第２無機絶縁膜９０１０上に透
明導電膜を形成し、パターニングすることで、画素電極
９０１５を形成する。画素電極９０１５は配線９０１１
の１つと、容量用第２電極９０１２と接続されている。
【０２３２】そして画素電極９０１５と、配線９０１１
及び容量用第２電極９０１２とを覆って、第２無機絶縁
膜９０１０上にポジ型のアクリルを塗布し、焼成した後
部分的に露光し、現像することで、開口部を有する第３
の層間絶縁膜９０１７を形成する。第３の層間絶縁膜９
０１７は本実施例ではポジ型のアクリル用いたが、ネガ
型のアクリルであってもよい。画素電極９０１５は開口
部において露出している。この第３の層間絶縁膜９０１
７は基板間の間隔を一定に保つためのスペーサとして用
いる。その厚さは液晶の種類によって変わるが、０．７
μｍ〜数μｍ程度であることが望ましい。
【０２３３】そして、配向膜９０１８を形成する。通常
液晶表示装置の配向膜にはポリイミド樹脂を用いる。配
向膜を形成した後、ラビング処理を施して液晶分子があ
る一定のプレチルト角を持って配向するようにした。
【０２３４】対向側の対向基板９０２０には、遮光膜９
０２１、対向電極９０２２および配向膜９０２３を形成
する。遮光膜９０２１はＴｉ膜、Ｃｒ膜、Ａｌ膜などを
１５０〜３００nmの厚さで形成する。そして、画素部と
駆動回路が形成された素子基板と対向基板とをシール材
９０２４で貼り合わせる。シール材９０２４にはフィラ
ー（図示せず）が混入されていて、このフィラーと第３
の層間絶縁膜９０１７によって、均一な間隔を持って２
枚の基板が貼り合わせられる。その後、両基板の間に液
晶９０２５を注入する。液晶材料には公知の液晶材料を
用いれば良い。例えば、ＴＮ液晶の他に、電場に対して
透過率が連続的に変化する電気光学応答性を示す、無し
きい値反強誘電性混合液晶を用いることもできる。この
無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学
応答特性を示すものもある。このようにして図２５に示
すアクティブマトリクス型液晶表示装置が完成する。
【０２３５】本実施例で示した液晶表示装置は、本発明
の液晶表示装置のほんの一例であり、本発明は図２５に
示した構成に限定されない。
【０２３６】なお本実施例は、実施例２と自由に組み合
わせることが可能である。
【０２３７】（実施例６）本実施例では、本発明の半導
体表示装置の１つである、液晶表示装置の駆動回路の構
成について説明する。
【０２３８】図２６（Ａ）は、本実施例のアクティブマ
トリクス型液晶表示装置の概略ブロック図である。５０
１は信号線駆動回路、５０３は走査線駆動回路、５０４
は画素部である。
【０２３９】信号線駆動回路５０１は、シフトレジスト
回路５０１−１、ラッチ回路Ａ５０１−２、ラッチ回路
Ｂ５０１−３、Ｄ／Ａ変換回路５０１−５を有してい
る。その他、バッファやレベルシフト回路（いずれも図
示せず）を有している。また、説明の便宜上、ＤＡＣ５
０１−５にはレベルシフト回路が含まれている。
【０２４０】また、５０３は走査線駆動回路であり、シ
フトレジスト回路、バッファ、レベルシフタ回路を有し
ていても良い。
【０２４１】画素部５０４は複数の画素を有している。
各画素にはスイッチング素子としてのＴＦＴが配置され
ており、各画素ＴＦＴのソースとドレインは、一方が信
号線に、もう一方が画素電極に接続されている。また、
ゲートは走査線に電気的に接続されている。各画素ＴＦ
Ｔは、各画素ＴＦＴに電気的に接続された画素電極への
ビデオ信号の供給を制御している。各画素電極にビデオ
信号が供給され、各画素電極と対向電極の間に挟まれた
液晶に電圧が印加され液晶が駆動される。
【０２４２】まず、信号線駆動回路５０１の動作を説明
する。シフトレジスト回路５０１−１では、入力された
クロック信号及びスタートパルスに基づいて、デジタル
ビデオ信号がラッチ回路Ａ５０１−２にラッチされるタ
イミングを制御するタイミング信号を生成する。
【０２４３】ラッチ回路Ａ（５０１−２）では、生成さ
れたタイミング信号に同期して、デジタルビデオ信号が
ラッチされる。ラッチ回路Ａ（５０１−２）の全てのス
テージにおいてデジタルビデオ信号がラッチされると、
シフトレジスト回路５０１−１の動作タイミングに合わ
せて、ラッチ回路Ｂ（５０１−３）にラッチシグナル
（Latch Signal）が供給される。この瞬間、ラッチ回路
Ａ（５０１−２）にラッチされているデジタルビデオ信
号は、ラッチ回路Ｂ（５０１−３）に一斉に送出され、
ラッチ回路Ｂ（５０１−３）の全ステージのラッチ回路
にラッチされる。
【０２４４】デジタルビデオ信号をラッチ回路Ｂ（５０
１−３）に送出し終えたラッチ回路Ａ（５０１−２）に
は、シフトレジスト回路５０１−１からのタイミング信
号に基づき、再びデジタルビデオ信号のラッチが順次行
われる。
【０２４５】一方、ラッチ回路Ｂ（５０１−３）にラッ
チされているデジタルビデオ信号が、Ｄ／Ａ変換回路
（ＤＡＣ）５０１−５に供給される。ＤＡＣ５０１−５
は、デジタルビデオ信号をアナログのビデオ信号（アナ
ログビデオ信号）に変換し、各信号線に順次供給する。
【０２４６】走査線駆動回路５０３においては、シフト
レジスト回路（図示せず）からのタイミング信号がバッ
ファ（図示せず）に供給され、対応する走査線（走査
線）に供給される。走査線には、１ライン分の画素ＴＦ
Ｔのゲート電極が接続されており、１ライン分全ての画
素ＴＦＴを同時にＯＮにしなくてはならないので、バッ
ファには電流容量の大きなものが用いられる。
【０２４７】このように、走査線駆動回路からの走査信
号によって対応する画素ＴＦＴのスイッチングが行わ
れ、信号線駆動回路からのアナログビデオ信号（階調電
圧）が画素ＴＦＴに供給され、液晶分子が駆動される。
【０２４８】本実施例の液晶表示装置において、Ｄ／Ａ
変換回路５０１−５が容量分割型の場合、実施の形態で
示した構成の容量を有していても良い。
【０２４９】なお本実施例で示した信号線駆動回路と走
査線駆動回路は、液晶表示装置の駆動回路として用いら
れているが、発光装置やその他の半導体表示装置の駆動
回路として用いても良い。
【０２５０】（実施例７）本発明の半導体表示装置は、
様々な電子機器への適用が可能である。その一例は、携
帯情報端末(電子手帳、モバイルコンピュータ、携帯電
話等)、ビデオカメラ、デジタルカメラ、パーソナルコ
ンピュータ、テレビ受像器、携帯電話、投影型表示装置
等が挙げられる。それら電子機器の具体例を図２７に示
す。
【０２５１】図２７（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
半導体表示装置を表示部２００３に用いることで、本発
明の表示装置が完成する。なお、表示装置は、パソコン
用、ＴＶ放送受信用、広告表示用などの全ての情報表示
用表示装置が含まれる。
【０２５２】図２７（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の半導体表示装置を表示部
２１０２に用いることで、本発明のデジタルスチルカメ
ラが完成する。
【０２５３】図２７（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
半導体表示装置を表示部２２０３に用いることで、本発
明のノート型パーソナルコンピュータが完成する。
【０２５４】図２７（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の半導体表示装置を表示部２３０２に用いる
ことで、本発明のモバイルコンピュータが完成する。
【０２５５】図２７（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の半導体表示装置を表示部Ａ、Ｂ
２４０３、２４０４に用いることで、本発明の画像再生
装置が完成する。
【０２５６】図２７（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の半導体表示装置を表示部２５０２に用いることで、本
発明のゴーグル型ディスプレイが完成する。
【０２５７】図２７（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の半導体表示装置を表示部
２６０２に用いることで、本発明のビデオカメラが完成
する。
【０２５８】ここで図２７（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の半導体表示装置を表示部２７０３に用いること
で、本発明の携帯電話が完成する。
【０２５９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例は実施例１〜６に示したいずれの構
成とも組み合わせて実施することが可能である。
【０２６０】（実施例８）図３１（Ａ）に示す写真は、
非感光性アクリル膜（膜厚：約１．３μｍ）に対してド
ライエッチング処理を施してパターン化した状態の断面
ＳＥＭ（走査型電子顕微鏡）写真であり、図３１（Ｂ）
はその模式図である。従来のように非感光性アクリル膜
に対してドライエッチング処理を施した場合、パターン
上部に曲面は殆ど形成されず、実質的に曲率半径（Ｒ）
のない上端部となる。また、パターンの下部は、テーパ
ー角（接触角）が約６３°となっているが、この下端部
においても曲面は観察されない。
【０２６１】次に、図３２（Ａ）に示す写真は、ポジ型
感光性アクリル膜（膜厚：約２．０μｍ）に対して露光
及び現像処理を施してパターン化した状態の断面ＳＥＭ
写真であり、図３２（Ｂ）はその模式図である。ポジ型
感光性アクリル膜の断面形状については、現像液による
エッチング処理後において非常になだらかな曲面を有
し、連続的に曲率半径（Ｒ）が変化している。また、接
触角も約３２〜３３°と小さな値が得られている。即
ち、図１（Ｂ）に示した形状そのままであり、本発明の
薄膜トランジスタ及び半導体表示装置を作製するにあた
って、非常に有用な形状と言える。勿論、接触角の値は
エッチング条件や膜厚等によって変わるが、前掲のよう
に３０°＜θ＜６５°を満たせば良い。
【０２６２】次に、図３３（Ａ）に示す写真は、ネガ型
感光性アクリル膜（膜厚：約１．４μｍ）に対して露光
及び現像処理を施してパターン化した状態の断面ＳＥＭ
写真であり、図３３（Ｂ）はその模式図である。ネガ型
感光性アクリル膜の断面形状については、現像液による
エッチング処理後においてなだらかなＳ字状の曲面を形
成し、パターン上端部においてはある曲率半径（Ｒ）を
もって湾曲している。また、接触角は約４７°という値
が得られている。この場合、図３３（Ｂ）のＷで表すテ
ール（裾）の部分の長さが問題となる。特に、微細加工
の必要なコンタクトホール（開口部）においては、この
テール部分が長くなってしまうと、コンタクトホール内
で下層の電極もしくは配線が露出しない状況が発生する
恐れがあり、接触不良による断線が懸念される。ただ
し、このテール部分の長さ（Ｗ）が１μｍ以下（好まし
くは、コンタクトホールの半径未満の長さ）であれば、
そのような断線の可能性は低くなる。
【０２６３】次に、図３４（Ａ）に示す写真は、ポジ型
感光性ポリイミド膜（膜厚：約１．５μｍ）に対して露
光及び現像処理を施してパターン化した状態の断面ＳＥ
Ｍ写真であり、図３４（Ｂ）はその模式図である。ポジ
型感光性ポリイミド膜の断面形状については、現像液に
よるエッチング処理後において若干のテール部分（長さ
Ｗで表される。）と湾曲した上端部を有しているが、そ
の曲率半径（Ｒ）は小さい。
【０２６４】以上の断面形状を観察してみると、次のよ
うな考察をすることができる。コンタクトホール（開口
部）形成後、電極もしくは配線となる金属膜を成膜する
際、スパッタ法、蒸着法もしくはＣＶＤ法等が用いられ
る。薄膜を構成する材料分子は、被形成面に付着すると
安定なサイトを求めて表面を移動するが、コンタクトホ
ールの上端部の如き鋭角をもった形状（凸部となる形
状）の部分に集まりやすいことが知られている。この傾
向は、特に蒸着法において顕著である。そのため、開口
部の断面形状が図３１（Ａ）に示したような形状である
と、開口部の縁に材料分子が集中してしまうため、その
部分だけ局部的に膜厚が厚くなり、ひさし状の凸部を形
成してしまう。これが後に断線（段切れ）等の不良の原
因となるため、好ましいものではない。従って、図３１
（Ａ）に示した非感光性アクリル膜及び図３４（Ａ）に
示したポジ型感光性ポリイミド膜は、被覆率（カバレッ
ジ）の観点から不利な材料と言える。
【０２６５】また、前掲の図３３（Ａ）、図３４（Ａ）
ように、コンタクトホールの下端部においてテール部分
が形成されるような形状は、場合によってはテール部分
がコンタクトホールの底面を覆ってしまい、接触不良を
招く恐れがあるため、接触性の観点から不利な材料と言
える。勿論、テール部分の長さが１μｍ以下（好ましく
は、コンタクトホールの半径未満の長さ）であれば問題
はない。
【０２６６】（実施例９）本実施例では、本発明の半導
体表示装置の作製方法について説明する。なお本実施例
では、ＦＰＣが接続される部分（ＦＰＣ接続部）９２０
０と、容量用第１電極９２２２と、画素部９２２０と、
保護回路９２０１の一部について、各工程における断面
構造を示す。
【０２６７】まず、基板上にＴＦＴ９２０２と、ゲート
絶縁膜９２０４上に引き回し配線９２２１とを形成す
る。ＴＦＴ９２０２は半導体膜９２０３と、該半導体膜
９２０３に接しているゲート絶縁膜９２０４と、該ゲー
ト絶縁膜９２０４に接しているゲート電極９２０５とを
有している。引き回し配線９２２１及び容量用第１電極
９２２２は、ゲート電極９２０５と同じ導電膜から形成
されている。
【０２６８】なお本実施例ではゲート絶縁膜９２０４と
してＳｉＯＮを用いる。ゲート絶縁膜の成膜方法及びそ
の膜厚については、実施例１の記載を参照することがで
きる。
【０２６９】そして、該引き回し配線９２２１、容量用
第１電極９２２２及びＴＦＴ９２０２を覆って、第１無
機絶縁膜９２０６が成膜されている。本実施例では第１
無機絶縁膜９２０６としてＳｉＮを用いる。第１無機絶
縁膜９２０６の成膜方法及びその膜厚については、実施
例１の記載を参照することができる。
【０２７０】そして、本実施例では第１無機絶縁膜９２
０６を覆って、バリア膜９２０７を成膜する（図３５
（Ａ））。バリア膜９２０７は、本実施例ではＳｉＯ2
を用いる。本実施例ではバリア膜９２０７をＣＶＤ法を
用いて３０ｎｍ〜１２０ｎｍ程度の厚さに成膜する。
【０２７１】次に、バリア膜９２０７上に有機樹脂を塗
布し、部分的に露光した後、現像することで、開口部を
有する有機樹脂膜９２０８を形成する（図３５
（Ｂ））。なお実施例１で記載したように、部分的に露
光した後、現像する前に全体を露光することで、有機樹
脂膜９２０８を脱色するようにしても良い。
【０２７２】次に、有機樹脂膜９２０８をマスクとし
て、ＳｉＯ2からなるバリア膜９２０７をウエットエッ
チングする。なお本実施例では、フッ酸系のエッチャン
トを用いて、２０℃においてウエットエッチングを行
い、有機樹脂膜９２０８の開口部においてバリア膜９２
０７を除去し、機樹脂膜９２０８の開口部において第１
無機絶縁膜９２０６を露出させる（図３５（Ｃ））。
【０２７３】次に、開口部を覆うように有機樹脂膜９２
０８上にＳｉＮからなる第２無機絶縁膜９２０９を成膜
する。なお、第２無機絶縁膜９２０９の膜厚及びその成
膜方法については、実施例１の記載を参照することがで
きる。
【０２７４】そして、有機樹脂膜９２０８の開口部にお
いて、第１無機絶縁膜９２０６、第２無機絶縁膜９２０
９及びゲート絶縁膜９２０４をドライエッチングするこ
とで、コンタクトホールを形成する。該コンタクトホー
ルにおいて、引き回し配線９２２１及び半導体膜９２０
３の不純物領域９２２５、９２２６の一部が露出する。
このとき、容量用第１電極９２２２が露出しないよう
に、エッチングの際にマスクで覆っておく。
【０２７５】そして、コンタクトホールを覆って、第２
無機絶縁膜９２０９上に導電膜を成膜し、パターニング
することで、引き回し配線９２２１に接する引き出し用
配線９２１０と、半導体膜９２０３の不純物領域９２２
６に接する配線９２１１と、有機樹脂膜９２０８の開口
部において、第１無機絶縁膜９２０６及び第２無機絶縁
膜９２０９を間に挟んで容量用第１電極９２２２と重な
っている容量用第２電極９２１２が形成される。
【０２７６】そして、透明導電膜を成膜してパターニン
グすることで、コンタクトホールにおいて引き回し配線
９２２１に接する入力端子９２１３と、配線９２１１に
接する画素電極９２１４が形成される。
【０２７７】ＳｉＯ2で形成されているバリア膜９２０
７よりも、ＳｉＮで形成されている第１無機絶縁膜９２
０６の方が電気伝導度が高いため、コンタクトホールの
形成のためにドライエッチングを行なうことでプラズマ
雰囲気化に曝されても、ゲート絶縁膜９２０４にホール
がトラップされる所謂チャージングダメージを防ぐこと
ができ、ＴＦＴの閾値がプラス側へばらつくのを防ぐこ
とができる。
【０２７８】本実施例は、実施例１〜８と自由に組み合
わせて実施することが可能である。
【０２７９】（実施例１０）本実施例では、本発明の半
導体表示装置の作製方法において、第１及び第２無機絶
縁膜にコンタクトホールを形成した後の、工程順序のバ
リエーションについて説明する。
【０２８０】図３７（Ａ）では、ＦＰＣ接続部９１００
においてゲート絶縁膜９１０３上に引き回し配線９１０
４が形成されている。また画素部９１２０においてＴＦ
Ｔ９１０１が形成されている。ＴＦＴ９１０１は半導体
膜９１０２と、半導体膜９１０２に接するゲート絶縁膜
９１０３と、ゲート絶縁膜９１０３に接するゲート電極
９１２１とを有している。そして引き回し配線９１０４
及びＴＦＴ９１０１を覆って、第１無機絶縁膜９１０５
が形成されており、第１無機絶縁膜９１０５上に開口部
を有する有機樹脂膜９１０６が形成されている。さらに
開口部を覆って有機樹脂膜９１０６上に第２無機絶縁膜
９１０７が形成されている。
【０２８１】そして、有機樹脂膜９１０６の開口部にお
いて、第１無機絶縁膜９１０５及び第２無機絶縁膜９１
０７にコンタクトホールが形成されている。コンタクト
ホールにおいて、引き回し配線９１０４及び半導体膜９
１０２が有する不純物領域の一部が露出している。
【０２８２】次に図３７（Ｂ）に示すように、コンタク
トホールを覆って、第２無機絶縁膜９１０７上に透明導
電膜９１０８を成膜する。
【０２８３】そして、図３７（Ｃ）に示すように透明導
電膜９１０８をパターニングして、コンタクトホールに
おいて引き回し配線９１０４に接する入力端子９１０９
と、画素電極９１１０とを形成する。
【０２８４】次に、導電膜を成膜し、パターニングする
ことで、コンタクトホールにおいて引き回し配線９１０
４に接する引き出し用配線９１１１と、半導体膜９１０
２の不純物領域及び画素電極に接する配線９１１２が形
成される。
【０２８５】なお図３７では、透明導電膜９１０８また
は画素電極９１１０の表面を研磨する工程が設けられ
る。表面研磨は透明導電膜９１０８を成膜後、パターニ
ングする前、つまり図３７（Ｂ）と図３７（Ｃ）の間に
設けることができる。また、表面研磨を、パターニング
による画素電極９１１０の形成後、配線を形成する前、
つまり図３７（Ｃ）と図３７（Ｄ）の間に設けることが
できる。上記表面研磨により、配線が形成される前なの
で、透明導電膜９１０８または画素電極９１１０の表面
のみを研磨することができる。
【０２８６】また、表面研磨を、配線９１１２形成後、
つまり図３７（Ｄ）の後に設けることができる。上記表
面研磨により、透明導電膜または画素電極の研磨により
生じた微細な粒子がコンタクトホール内に入り込むのを
防ぐことができ、コンタクト不良が生じるのを防ぐこと
ができる。
【０２８７】次に、本発明の半導体表示装置の作製方法
において、図３７で示したのとは異なる順序の作製工程
について説明する。
【０２８８】図３８（Ａ）では、ＦＰＣ接続部９０００
においてゲート絶縁膜９００３上に引き回し配線９００
４が形成されている。また画素部９０２０においてＴＦ
Ｔ９００１が形成されている。ＴＦＴ９００１は半導体
膜９００２と、半導体膜９００２に接するゲート絶縁膜
９００３と、ゲート絶縁膜９００３に接するゲート電極
９０２１とを有している。そして引き回し配線９００４
及びＴＦＴ９００１を覆って、第１無機絶縁膜９００５
が形成されており、第１無機絶縁膜９００５上に開口部
を有する有機樹脂膜９００６が形成されている。さらに
開口部を覆って有機樹脂膜９００６上に第２無機絶縁膜
９００７が形成されている。
【０２８９】そして、有機樹脂膜９００６の開口部にお
いて、第１無機絶縁膜９００５及び第２無機絶縁膜９０
０７にコンタクトホールが形成されている。コンタクト
ホールにおいて、引き回し配線９００４及び半導体膜９
００２が有する不純物領域の一部が露出している。
【０２９０】そして、図３８（Ｂ）に示すように、コン
タクトホールを覆うように導電膜を成膜した後、パター
ニングすることで、コンタクトホールにおいて引き回し
配線９００４に接する引き出し用配線９０１１と、半導
体膜９００２の不純物領域に接する配線９００８が形成
される。
【０２９１】次に、図３８（Ｃ）に示すように、透明導
電膜９０１０を成膜する。透明導電膜９０１０はコンタ
クトホールにおいて引き回し配線９００４に接してい
る。また透明導電膜９０１０は、配線９００８と接して
いる。
【０２９２】次に図３８（Ｄ）に示すように、透明導電
膜９０１０をパターニングして、引き回し配線９００４
に接する入力端子９０１２と、配線９００８に接する画
素電極９０１３とが形成される。
【０２９３】なお本実施例では、透明導電膜９０１０ま
たは画素電極９０１３の表面を研磨する工程が設けられ
る。表面研磨は透明導電膜９０１０を成膜後、パターニ
ングする前、つまり図３８（Ｃ）と図３８（Ｄ）の間に
設けることができる。また、表面研磨を、パターニング
による画素電極９０１３の形成後、つまり図３８（Ｄ）
の後に設けることができる。上記表面研磨により、透明
導電膜または画素電極の研磨により生じた微細な粒子が
コンタクトホール内に入り込むのを防ぐことができ、コ
ンタクト不良が生じるのを防ぐことができる。
【０２９４】なお、アクリル樹脂膜上にＩＴＯ膜を成膜
した場合、ＩＴＯ膜を研磨するとＩＴＯ膜がアクリル樹
脂膜から剥離する場合があった。しかし、間に無機絶縁
膜を介してＩＴＯ膜を成膜すると、研磨によるＩＴＯ膜
の剥離が抑えられる。
【０２９５】本実施例は、実施例１〜９と自由に組み合
わせて実施することが可能である。
【０２９６】
【発明の効果】有機樹脂膜を無機絶縁膜で覆うことで、
ドライエッチングによる表面の荒れを抑えることができ
る。よって、後に形成される画素電極等の表面に凹凸が
現れたり、画素電極の厚さが不均一になったりするのを
防ぐことができるので、表示にむらが生じるのを防ぐこ
とができる。
【０２９７】また有機樹脂膜を、該有機樹脂と比較して
水分を透過させにくい窒素を含む無機絶縁膜で覆うこと
で、有機樹脂膜からの水分の放出を抑えることができ、
また逆に有機樹脂が水分を含んで膨潤するのを防ぐこと
ができる。よって、配線が有機樹脂膜から放出される水
分により腐食するのを防ぐことができる。さらに、有機
発光素子（ＯＬＥＤ：Organic Light Emitting Diode）
に代表される発光素子を用いた発光装置の場合、有機樹
脂膜から放出される水分により発光素子の輝度が劣化す
るのを防ぐことができる。
【０２９８】さらに、有機樹脂膜が露出しないように無
機絶縁膜で全体を覆ってしまうことで、現像の際に用い
られるアルカリ性の水溶液中の水分を含んで膨潤するの
を防ぐことができ、現像後の水分除去を目的とした加熱
処理の処理時間を抑えることができる。さらに、有機樹
脂膜中の水分が隣接する膜または電極に放出されるのを
より防ぐことができ、長期的なパネルの信頼性を高める
ことができる。
【０２９９】また、非感光性の有機樹脂を用いた場合、
層間絶縁膜に開口を形成するためには一般的にドライエ
ッチングが用いられる。ドライエッチングは活性なラジ
カルや反応性ガスのプラズマを用いたエッチング法であ
る。層間絶縁膜はゲート絶縁膜の１０倍程度の厚さを有
しているため、開口を目的としたドライエッチングに時
間がかかる。ＴＦＴの形成された基板がプラズマに曝さ
れている時間が長いと、ゲート絶縁膜にホールがトラッ
プされる所謂チャージングダメージにより、ＴＦＴの閾
値がプラス側へバラツキやすくなる。よって本発明のよ
うに感光性の有機樹脂を用いて、ウェットエッチングに
より開口を形成することで、ドライエッチングを用いる
時間を大幅に削減することができ、ＴＦＴの閾値のバラ
ツキを抑えることができる。
【０３００】また、静電気の放電による劣化あるいは破
壊から半導体素子を保護したり、ノイズによる半導体素
子の誤作動を防いだりするための保護回路が有する容量
を上記保持容量で形成する。上記構成により、保護回路
を画素部と同じ基板上に容易に作りこむことができ、ま
た、静電気により半導体素子が劣化または破壊された
り、ノイズにより誤作動したりするのを防ぐことができ
る。
【図面の簡単な説明】
【図１】 開口部における感光性アクリル膜の断面
図。
【図２】 開口部における感光性ポジ型ポリイミド膜
の断面図。
【図３】 コンタクトホールの断面図。
【図４】 コンタクトホールと配線との位置関係を示
す図。
【図５】 本発明の半導体表示装置が有するＴＦＴと
保持容量の断面図。
【図６】 本発明の半導体表示装置の駆動回路のブロ
ック図。
【図７】 保護回路の回路図。
【図８】 保護回路の動作を示す図。
【図９】 クロック信号のタイミングチャート。
【図１０】 保護回路の回路図。
【図１１】 保護回路のマスク図面。
【図１２】 保護回路が有する保持容量の断面図。
【図１３】 本発明の半導体表示装置の作製方法を示
す図。
【図１４】 本発明の半導体表示装置の作製方法を示
す図。
【図１５】 本発明の半導体表示装置の作製方法を示す
図。
【図１６】 本発明の半導体表示装置の作製方法を示す
図。
【図１７】 本発明の半導体表示装置の作製方法を示す
図。
【図１８】 本発明の半導体表示装置の構成を示すブロ
ック図と画素部の回路図。
【図１９】 バッファと走査線と保持容量の回路図。
【図２０】 バッファと保持容量のマスク図面と、該保
持容量の断面図。
【図２１】 本発明の半導体表示装置の断面図。
【図２２】 本発明の半導体表示装置の断面図。
【図２３】 本発明の半導体表示装置の作製方法を示す
図。
【図２４】 本発明の半導体表示装置の上面図。
【図２５】 本発明の半導体表示装置の断面図。
【図２６】 本発明の半導体表示装置の駆動回路のブロ
ック図。
【図２７】 本発明の半導体表示装置を用いた電子機器
の図。
【図２８】 本発明の半導体表示装置の断面図。
【図２９】 ＴＦＴのチャネル長と閾値の関係を示す
図。
【図３０】 ＴＦＴのＣＶ特性を示す図。
【図３１】 開口部における非感光性アクリル膜の断面
図。
【図３２】 開口部におけるポジ型感光性アクリル膜の
断面図。
【図３３】 開口部におけるネガ型感光性アクリル膜の
断面図。
【図３４】 開口部におけるポジ型感光性ポリイミド膜
の断面図。
【図３５】 本発明の半導体表示装置の作製方法を示す
図。
【図３６】 本発明の半導体表示装置の作製方法を示す
図。
【図３７】 本発明の半導体表示装置の作製方法を示す
図。
【図３８】 本発明の半導体表示装置の作製方法を示す
図。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１９Ａ ６２３Ａ (72)発明者 加藤 清 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 納 光明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 廣末 崇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 藤川 最史 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 3K007 AB13 AB17 AB18 BA06 BB07 DB03 FA01 GA04 5C094 AA21 AA32 AA38 AA43 AA55 BA03 BA27 CA19 DA09 DA15 DB02 DB04 DB05 EA04 FA01 FA02 FB01 FB15 FB20 5F058 AA10 AB07 AC07 AD02 AD12 AF04 AH02 BA07 BC11 BD10 BD15 BD19 BF13 5F110 AA21 AA22 BB02 CC02 CC08 DD01 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE11 EE15 EE23 EE28 EE30 EE44 EE45 FF01 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL12 HL23 HM15 NN03 NN04 NN12 NN22 NN24 NN27 NN34 NN35 NN36 NN40 NN72 NN73 PP01 PP02 PP03 PP05 PP06 QQ04 QQ11 QQ24 QQ25

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】保護回路を有する半導体表示装置であっ
    て、 前記保護回路はＴＦＴと、容量とを有し、 前記ＴＦＴは活性層と、前記活性層に接するゲート絶縁
    膜と、前記ゲート絶縁膜に接するゲート電極とを有し、 前記ＴＦＴは第１無機絶縁膜で覆われており、 前記第１無機絶縁膜に接するように、第１の開口部と第
    ２の開口部を有するポジ型の感光性の有機樹脂膜が形成
    されており、 前記有機樹脂膜を覆って第２無機絶縁膜が形成されてお
    り、 前記第１及び第２無機絶縁膜は、前記第１の開口部にお
    いて接しており、 前記第１の開口部において、前記ゲート絶縁膜と前記第
    １及び第２無機絶縁膜とに、前記活性層が露出するよう
    にコンタクトホールが形成されており、 前記第２無機絶縁膜上に前記コンタクトホールを介して
    前記活性層に接している配線が形成されており、 前記容量は前記ゲート電極と同じ導電膜から形成された
    第１の電極と、前記配線と同じ導電膜から形成された第
    ２の電極と、前記第２の開口部において前記第１の電極
    及び前記第２の電極と重なっている前記第１及び第２無
    機絶縁膜の一部を有しており、 前記有機樹脂膜の表面の曲率半径は、前記第１及び第２
    の開口部から離れるに従って連続的に長くなっているこ
    とを特徴とする半導体表示装置。
  2. 【請求項２】保護回路を有する半導体表示装置であっ
    て、 前記保護回路はＴＦＴと、容量とを有し、 前記ＴＦＴは活性層と、前記活性層に接するゲート絶縁
    膜と、前記ゲート絶縁膜に接するゲート電極とを有し、 前記ＴＦＴは第１無機絶縁膜で覆われており、 前記第１無機絶縁膜に接するように、第１の開口部と第
    ２の開口部を有するポジ型の感光性の有機樹脂膜が形成
    されており、 前記有機樹脂膜を覆って第２無機絶縁膜が形成されてお
    り、 前記第１及び第２無機絶縁膜は、前記第１の開口部にお
    いて接しており、 前記第１の開口部において、前記ゲート絶縁膜と前記第
    １及び第２無機絶縁膜とに、前記活性層が露出するよう
    にコンタクトホールが形成されており、 前記第２無機絶縁膜上に前記コンタクトホールを介して
    前記活性層に接している配線が形成されており、 前記容量は前記ゲート電極と同じ導電膜から形成された
    第１の電極と、前記配線と同じ導電膜から形成された第
    ２の電極と、前記第２の開口部において前記第１の電極
    及び前記第２の電極と重なっている前記第１及び第２無
    機絶縁膜の一部を有しており、 前記有機樹脂膜表面の、前記第１及び第２の開口部の端
    部における断面形状は、基板と平行な面内に主軸を有す
    る放物線を描いていることを特徴とする半導体表示装
    置。
  3. 【請求項３】画素部と、保護回路とを有する半導体表示
    装置であって、 前記画素部と前記保護回路はＴＦＴと、容量とを有し、 前記ＴＦＴは活性層と、前記活性層に接するゲート絶縁
    膜と、前記ゲート絶縁膜に接するゲート電極とを有し、 前記ＴＦＴは第１無機絶縁膜で覆われており、 前記第１無機絶縁膜に接するように、第１の開口部と第
    ２の開口部を有するポジ型の感光性の有機樹脂膜が形成
    されており、 前記有機樹脂膜を覆って第２無機絶縁膜が形成されてお
    り、 前記第１及び第２無機絶縁膜は、前記第１の開口部にお
    いて接しており、 前記第１の開口部において、前記ゲート絶縁膜と前記第
    １及び第２無機絶縁膜とに、前記活性層が露出するよう
    にコンタクトホールが形成されており、 前記第２無機絶縁膜上に前記コンタクトホールを介して
    前記活性層に接している配線が形成されており、 前記容量は前記ゲート電極と同じ導電膜から形成された
    第１の電極と、前記配線と同じ導電膜から形成された第
    ２の電極と、前記第２の開口部において前記第１の電極
    及び前記第２の電極と重なっている前記第１及び第２無
    機絶縁膜の一部を有しており、 前記有機樹脂膜の表面の曲率半径は、前記第１及び第２
    の開口部から離れるに従って連続的に長くなっているこ
    とを特徴とする半導体表示装置。
  4. 【請求項４】画素部と、保護回路とを有する半導体表示
    装置であって、 前記画素部と前記保護回路はＴＦＴと、容量とを有し、 前記ＴＦＴは活性層と、前記活性層に接するゲート絶縁
    膜と、前記ゲート絶縁膜に接するゲート電極とを有し、 前記ＴＦＴは第１無機絶縁膜で覆われており、 前記第１無機絶縁膜に接するように、第１の開口部と第
    ２の開口部を有するポジ型の感光性の有機樹脂膜が形成
    されており、 前記有機樹脂膜を覆って第２無機絶縁膜が形成されてお
    り、 前記第１及び第２無機絶縁膜は、前記第１の開口部にお
    いて接しており、 前記第１の開口部において、前記ゲート絶縁膜と前記第
    １及び第２無機絶縁膜とに、前記活性層が露出するよう
    にコンタクトホールが形成されており、 前記第２無機絶縁膜上に前記コンタクトホールを介して
    前記活性層に接している配線が形成されており、 前記容量は前記ゲート電極と同じ導電膜から形成された
    第１の電極と、前記配線と同じ導電膜から形成された第
    ２の電極と、前記第２の開口部において前記第１の電極
    及び前記第２の電極と重なっている前記第１及び第２無
    機絶縁膜の一部を有しており、 前記有機樹脂膜表面の、前記第１及び第２の開口部の端
    部における断面形状は、基板と平行な面内に主軸を有す
    る放物線を描いていることを特徴とする半導体表示装
    置。
  5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
    いて、 前記半導体表示装置に入力される信号は、前記保護回路
    においてその波形が整形されていることを特徴とする半
    導体表示装置。
  6. 【請求項６】請求項１乃至請求項５のいずれか１項にお
    いて、 前記保護回路は抵抗を有することを特徴とする半導体表
    示装置。
  7. 【請求項７】請求項１乃至請求項６のいずれか１項にお
    いて、前記有機樹脂膜はアクリルであることを特徴とす
    る半導体表示装置。
  8. 【請求項８】請求項１乃至請求項７のいずれか１項にお
    いて、前記第１または第２無機絶縁膜は、窒化珪素、酸
    化窒化珪素または酸化窒化アルミニウムであることを特
    徴とする半導体表示装置。
JP2002112151A 2002-04-15 2002-04-15 半導体表示装置 Expired - Fee Related JP3989763B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002112151A JP3989763B2 (ja) 2002-04-15 2002-04-15 半導体表示装置
US10/412,687 US6911688B2 (en) 2002-04-15 2003-04-14 Semiconductor display device and manufacturing method thereof
US11/151,260 US7148510B2 (en) 2002-04-15 2005-06-14 Electronic apparatus having a protective circuit
US11/633,579 US7375376B2 (en) 2002-04-15 2006-12-05 Semiconductor display device and method of manufacturing the same
US12/122,823 US7964874B2 (en) 2002-04-15 2008-05-19 Semiconductor device having a protective circuit
US13/162,791 US8115210B2 (en) 2002-04-15 2011-06-17 Semiconductor display device
US13/371,524 US8643021B2 (en) 2002-04-15 2012-02-13 Semiconductor device including multiple insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002112151A JP3989763B2 (ja) 2002-04-15 2002-04-15 半導体表示装置

Publications (3)

Publication Number Publication Date
JP2003308027A true JP2003308027A (ja) 2003-10-31
JP2003308027A5 JP2003308027A5 (ja) 2005-09-22
JP3989763B2 JP3989763B2 (ja) 2007-10-10

Family

ID=29394744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002112151A Expired - Fee Related JP3989763B2 (ja) 2002-04-15 2002-04-15 半導体表示装置

Country Status (2)

Country Link
US (6) US6911688B2 (ja)
JP (1) JP3989763B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024573A (ja) * 2004-07-09 2006-01-26 Au Optronics Corp エレクトロルミネセンスディスプレイ
JP2006065320A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 表示装置、及びそれらの作製方法
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006085146A (ja) * 2004-09-15 2006-03-30 Lg Phillips Lcd Co Ltd 液晶表示装置用カラーフィルター基板及びその製造方法
JP2007102181A (ja) * 2005-09-09 2007-04-19 Seiko Epson Corp 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器
JP2007121537A (ja) * 2005-10-26 2007-05-17 Seiko Epson Corp 電気光学装置、および電気光学装置の製造方法
JP2008098583A (ja) * 2006-10-16 2008-04-24 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2012235141A (ja) * 2008-09-19 2012-11-29 Semiconductor Energy Lab Co Ltd 表示装置
JP2013083993A (ja) * 2004-09-17 2013-05-09 Semiconductor Energy Lab Co Ltd 表示装置
KR20150092707A (ko) * 2014-02-05 2015-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
CN107230680A (zh) * 2016-03-24 2017-10-03 三星显示有限公司 显示装置
JP2018101791A (ja) * 2007-12-21 2018-06-28 株式会社半導体エネルギー研究所 半導体装置
WO2020158086A1 (ja) * 2019-01-31 2020-08-06 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
CN113851598A (zh) * 2020-06-28 2021-12-28 北京小米移动软件有限公司 显示模组及其制作方法、终端设备
JP2022095867A (ja) * 2006-10-26 2022-06-28 株式会社半導体エネルギー研究所 表示装置
CN113311623B (zh) * 2020-02-27 2023-11-21 夏普株式会社 显示面板

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100917766B1 (ko) 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7423373B2 (en) * 2004-03-26 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060138403A1 (en) * 2004-12-29 2006-06-29 Gang Yu Organic electronic devices including pixels
KR20070002518A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 듀얼 게이트 산화막 형성방법
US20070158647A1 (en) * 2005-11-10 2007-07-12 Chunghwa Picture Tubes, Ltd. Junction structure of organic semiconductor device, organic thin film transistor and fabricating method thereof
US20070102697A1 (en) * 2005-11-10 2007-05-10 Fang-Chung Chen Junction structure of organic semiconductor device, organic thin film transistor and fabricating method thereof
KR100688792B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
KR100759666B1 (ko) * 2006-01-27 2007-09-17 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
JP4200458B2 (ja) 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
US20080001937A1 (en) * 2006-06-09 2008-01-03 Samsung Electronics Co., Ltd. Display substrate having colorable organic layer interposed between pixel electrode and tft layer, plus method of manufacturing the same and display device having the same
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100899426B1 (ko) * 2007-09-14 2009-05-27 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 제조방법
JP2011501361A (ja) * 2007-10-15 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
KR20100105673A (ko) 2007-12-14 2010-09-29 이 아이 듀폰 디 네모아 앤드 캄파니 전자 소자용 백플레인 구조물
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
KR101533098B1 (ko) * 2008-06-04 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101572084B1 (ko) * 2008-07-16 2015-11-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
BRPI1012070A2 (pt) * 2009-06-18 2018-06-12 Sharp Kk "dispositivo semicondutor"
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
JP5935557B2 (ja) * 2012-07-09 2016-06-15 ソニー株式会社 実装基板および光学装置
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
TWI757837B (zh) * 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN107768408A (zh) 2013-04-15 2018-03-06 株式会社半导体能源研究所 发光装置
TWI517412B (zh) * 2013-08-23 2016-01-11 業鑫科技顧問股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102322016B1 (ko) * 2016-06-01 2021-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110178207A (zh) * 2017-01-16 2019-08-27 夏普株式会社 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法
CN107093611B (zh) 2017-06-16 2020-07-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109243305B (zh) * 2018-09-17 2021-10-12 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
CN109540344B (zh) * 2018-11-23 2024-02-13 佛山市铂彩光电有限公司 一种不易开裂的oled显示器
CN111370439A (zh) * 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08152651A (ja) * 1994-09-29 1996-06-11 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JPH08181214A (ja) * 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JPH1048668A (ja) * 1996-08-02 1998-02-20 Sharp Corp 液晶表示装置及びその製造方法
JPH11183929A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JPH11345981A (ja) * 1999-05-19 1999-12-14 Seiko Epson Corp 半導体装置の製造方法
JP2001223267A (ja) * 2000-02-07 2001-08-17 Canon Sales Co Inc 半導体装置の製造方法
JP2001318628A (ja) * 2000-02-28 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法
JP2002006777A (ja) * 2000-04-17 2002-01-11 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電気器具

Family Cites Families (243)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
JPS606040B2 (ja) 1979-06-07 1985-02-15 日本電気株式会社 集積回路
US4313782A (en) 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
DE3146981A1 (de) 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4566175A (en) 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
FR2585167B1 (fr) 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS62130018A (ja) 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4851370A (en) 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
NL8801379A (nl) 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5198685A (en) * 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
US5234850A (en) 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
DE69126949T2 (de) 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
US5424752A (en) 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
KR960000225B1 (ko) 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US6556257B2 (en) 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP3116478B2 (ja) 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5525534A (en) * 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
US6078316A (en) 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
TW231343B (ja) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5292677A (en) 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
US5457415A (en) * 1992-10-30 1995-10-10 International Business Machines Corporation Charge metering sampling circuit and use thereof in TFT/LCD
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
TW425637B (en) 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP2897095B2 (ja) * 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1994018706A1 (en) 1993-02-10 1994-08-18 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US5747355A (en) 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
US5893623A (en) 1993-11-12 1999-04-13 Seiko Epson Corporation Structure and method for mounting semiconductor devices, and liquid crystal display
JP3325992B2 (ja) 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08130254A (ja) * 1994-10-31 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
EP0731440B1 (en) * 1995-03-06 2002-08-28 THOMSON multimedia Data line drivers with common reference ramp for a display device
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3999824B2 (ja) * 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) * 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
US5815226A (en) * 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
US6335770B1 (en) * 1997-07-22 2002-01-01 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP3024618B2 (ja) * 1997-11-19 2000-03-21 日本電気株式会社 液晶駆動回路
JPH11242207A (ja) * 1997-12-26 1999-09-07 Sony Corp 電圧発生回路、光学空間変調素子、画像表示装置並びに画素の駆動方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US6278502B1 (en) * 1998-09-28 2001-08-21 International Business Machines Corporation Pixel capacitor formed from multiple layers
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
KR100469109B1 (ko) 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6306559B1 (en) 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6992698B1 (en) * 1999-08-31 2006-01-31 Micron Technology, Inc. Integrated field emission array sensor, display, and transmitter, and apparatus including same
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
KR100351440B1 (ko) * 1999-12-31 2002-09-09 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
WO2001054107A1 (en) * 2000-01-21 2001-07-26 Emagin Corporation Gray scale pixel driver for electronic display and method of operation therefor
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3734664B2 (ja) * 2000-02-24 2006-01-11 株式会社日立製作所 表示デバイス
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
WO2001064591A1 (en) * 2000-03-01 2001-09-07 Heraeus Amersil, Inc. Method, apparatus, and article of manufacture for determining an amount of energy needed to bring a quartz workpiece to a fusion weldable condition
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
US6528824B2 (en) * 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN1658266A (zh) * 2000-07-07 2005-08-24 精工爱普生株式会社 驱动电流驱动元件的驱动电路及其方法
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6822629B2 (en) * 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6586842B1 (en) * 2001-02-28 2003-07-01 Advanced Micro Devices, Inc. Dual damascene integration scheme for preventing copper contamination of dielectric layer
SG118117A1 (en) * 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002258810A (ja) 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
JP2004523924A (ja) * 2001-03-21 2004-08-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス
JP3612494B2 (ja) * 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP3977997B2 (ja) 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
US6562712B2 (en) * 2001-07-03 2003-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Multi-step planarizing method for forming a patterned thermally extrudable material layer
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6747639B2 (en) * 2001-12-28 2004-06-08 Osram Opto Semiconductors Gmbh Voltage-source thin film transistor driver for active matrix displays
SG113448A1 (en) * 2002-02-25 2005-08-29 Semiconductor Energy Lab Fabrication system and a fabrication method of a light emitting device
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7190000B2 (en) 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08152651A (ja) * 1994-09-29 1996-06-11 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JPH08181214A (ja) * 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JPH1048668A (ja) * 1996-08-02 1998-02-20 Sharp Corp 液晶表示装置及びその製造方法
JPH11183929A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JPH11345981A (ja) * 1999-05-19 1999-12-14 Seiko Epson Corp 半導体装置の製造方法
JP2001318622A (ja) * 1999-12-27 2001-11-16 Sanyo Electric Co Ltd 表示装置およびその製造方法
JP2001223267A (ja) * 2000-02-07 2001-08-17 Canon Sales Co Inc 半導体装置の製造方法
JP2001318628A (ja) * 2000-02-28 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP2002006777A (ja) * 2000-04-17 2002-01-11 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電気器具

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024573A (ja) * 2004-07-09 2006-01-26 Au Optronics Corp エレクトロルミネセンスディスプレイ
US8823009B2 (en) 2004-07-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2006065320A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 表示装置、及びそれらの作製方法
US11310457B2 (en) 2004-07-30 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9520410B2 (en) 2004-07-30 2016-12-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8829527B2 (en) 2004-07-30 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006085146A (ja) * 2004-09-15 2006-03-30 Lg Phillips Lcd Co Ltd 液晶表示装置用カラーフィルター基板及びその製造方法
JP2019125580A (ja) * 2004-09-17 2019-07-25 株式会社半導体エネルギー研究所 発光装置
US9444069B2 (en) 2004-09-17 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
US10096795B2 (en) 2004-09-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
JP2013083993A (ja) * 2004-09-17 2013-05-09 Semiconductor Energy Lab Co Ltd 表示装置
US7456922B2 (en) 2005-09-09 2008-11-25 Seiko Epson Corporation Electrooptic device, substrate therefor, method for making the electrooptic device, and electronic apparatus
JP2007102181A (ja) * 2005-09-09 2007-04-19 Seiko Epson Corp 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器
JP2007121537A (ja) * 2005-10-26 2007-05-17 Seiko Epson Corp 電気光学装置、および電気光学装置の製造方法
JP2008098583A (ja) * 2006-10-16 2008-04-24 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2022095867A (ja) * 2006-10-26 2022-06-28 株式会社半導体エネルギー研究所 表示装置
US11887535B2 (en) 2006-10-26 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2018101791A (ja) * 2007-12-21 2018-06-28 株式会社半導体エネルギー研究所 半導体装置
US9196633B2 (en) 2008-09-19 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US11152397B2 (en) 2008-09-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101490148B1 (ko) 2008-09-19 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2012235141A (ja) * 2008-09-19 2012-11-29 Semiconductor Energy Lab Co Ltd 表示装置
US10559598B2 (en) 2008-09-19 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US11646321B2 (en) 2008-09-19 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102646595B1 (ko) * 2014-02-05 2024-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102307729B1 (ko) * 2014-02-05 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR20210119934A (ko) * 2014-02-05 2021-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP2020145443A (ja) * 2014-02-05 2020-09-10 株式会社半導体エネルギー研究所 半導体装置
KR20230141710A (ko) * 2014-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2022033792A (ja) * 2014-02-05 2022-03-02 株式会社半導体エネルギー研究所 半導体装置
KR102381183B1 (ko) * 2014-02-05 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR20220042342A (ko) * 2014-02-05 2022-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP2015188064A (ja) * 2014-02-05 2015-10-29 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
KR20150092707A (ko) * 2014-02-05 2015-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102584384B1 (ko) * 2014-02-05 2023-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP7274553B2 (ja) 2014-02-05 2023-05-16 株式会社半導体エネルギー研究所 半導体装置
CN107230680A (zh) * 2016-03-24 2017-10-03 三星显示有限公司 显示装置
CN107230680B (zh) * 2016-03-24 2023-04-18 三星显示有限公司 显示装置
US11635663B2 (en) 2019-01-31 2023-04-25 Japan Display Inc. Display device and transistor
JP7183061B2 (ja) 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
JP2020123696A (ja) * 2019-01-31 2020-08-13 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
WO2020158086A1 (ja) * 2019-01-31 2020-08-06 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
CN113311623B (zh) * 2020-02-27 2023-11-21 夏普株式会社 显示面板
CN113851598A (zh) * 2020-06-28 2021-12-28 北京小米移动软件有限公司 显示模组及其制作方法、终端设备

Also Published As

Publication number Publication date
US20080230871A1 (en) 2008-09-25
US6911688B2 (en) 2005-06-28
US8115210B2 (en) 2012-02-14
US7375376B2 (en) 2008-05-20
US20120205658A1 (en) 2012-08-16
US8643021B2 (en) 2014-02-04
JP3989763B2 (ja) 2007-10-10
US7964874B2 (en) 2011-06-21
US20070096106A1 (en) 2007-05-03
US20040075094A1 (en) 2004-04-22
US20110241008A1 (en) 2011-10-06
US20050233507A1 (en) 2005-10-20
US7148510B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP3989763B2 (ja) 半導体表示装置
US11101299B2 (en) Semiconductor display device
US7323716B2 (en) Manufacturing method of thin film transistor substrate
JP2001250777A (ja) 半導体装置の作製方法
JP3980960B2 (ja) 半導体装置及び発光装置の作製方法
JP2001326178A (ja) 半導体装置及びその作製方法
JP2004061825A6 (ja) 半導体装置及び発光装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees