JPH1039334A - アレイ基板および液晶表示装置 - Google Patents
アレイ基板および液晶表示装置Info
- Publication number
- JPH1039334A JPH1039334A JP19501296A JP19501296A JPH1039334A JP H1039334 A JPH1039334 A JP H1039334A JP 19501296 A JP19501296 A JP 19501296A JP 19501296 A JP19501296 A JP 19501296A JP H1039334 A JPH1039334 A JP H1039334A
- Authority
- JP
- Japan
- Prior art keywords
- film
- array substrate
- silicon oxynitride
- films
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素電極のクラック、はがれを防止し、不純
物の影響による画素電極の動作不良、光の干渉の影響を
防止した液晶表示装置を提供する。 【解決手段】 薄膜トランジスタ14上に窒化シリコン膜
15を形成し、有機系絶縁膜のアクリル樹脂膜16を形成
し、アクリル系樹脂膜16にコンタクトホール17を形成
し、コンタクトホール17の内周面の含めてアクリル系樹
脂膜16上に酸窒化シリコン膜18を形成する。画素電極19
をコンタクトホール17の表面の酸窒化シリコン膜18の表
面を介して薄膜トランジスタ14のドレイン電極５に電気
的に接続し、アクティブマトリクスアレイ基板20を形成
する。酸化シリコンでは、有機膜中の不純物、金属イオ
ン、水の導通が良く、画素電極の動作不良に影響し、窒
化シリコンでは、有機系絶縁膜であるポリイミド樹脂膜
およびＩＴＯの画素電極との屈折率が違いすぎ、光の干
渉が生じ、酸窒化シリコンであればこれらの問題は生じ
ない。
物の影響による画素電極の動作不良、光の干渉の影響を
防止した液晶表示装置を提供する。 【解決手段】 薄膜トランジスタ14上に窒化シリコン膜
15を形成し、有機系絶縁膜のアクリル樹脂膜16を形成
し、アクリル系樹脂膜16にコンタクトホール17を形成
し、コンタクトホール17の内周面の含めてアクリル系樹
脂膜16上に酸窒化シリコン膜18を形成する。画素電極19
をコンタクトホール17の表面の酸窒化シリコン膜18の表
面を介して薄膜トランジスタ14のドレイン電極５に電気
的に接続し、アクティブマトリクスアレイ基板20を形成
する。酸化シリコンでは、有機膜中の不純物、金属イオ
ン、水の導通が良く、画素電極の動作不良に影響し、窒
化シリコンでは、有機系絶縁膜であるポリイミド樹脂膜
およびＩＴＯの画素電極との屈折率が違いすぎ、光の干
渉が生じ、酸窒化シリコンであればこれらの問題は生じ
ない。
Description
【０００１】
【発明の属する技術分野】本発明は、画素電極を制御す
るスイッチング素子を有するアレイ基板および液晶表示
装置に関する。
るスイッチング素子を有するアレイ基板および液晶表示
装置に関する。
【０００２】
【従来の技術】従来、この種の液晶表示装置としては、
たとえば特開平４−６８３１８号公報に記載の構成が知
られている。
たとえば特開平４−６８３１８号公報に記載の構成が知
られている。
【０００３】この特開平４−６８３１８号公報に記載の
液晶表示装置は、絶縁性基板であるガラス基板上に、マ
トリクス状に薄膜トランジスタを配設し、この薄膜トラ
ンジスタを覆うように有機絶縁膜としてのポリイミド樹
脂膜を形成し、このポリイミド樹脂膜上に無機絶縁膜と
しての酸化シリコン（ＳｉＯ2 ）膜を形成している。ま
た、ポリイミド樹脂膜にコンタクトホールを形成して薄
膜トランジスタの電極と接続できるようにし、コンタク
トホールを含めた酸化シリコン膜上にＩＴＯ（Indium T
in Oxide）の画素電極を形成し、コンタクトホールを介
して薄膜トランジスタの電極に接続している。
液晶表示装置は、絶縁性基板であるガラス基板上に、マ
トリクス状に薄膜トランジスタを配設し、この薄膜トラ
ンジスタを覆うように有機絶縁膜としてのポリイミド樹
脂膜を形成し、このポリイミド樹脂膜上に無機絶縁膜と
しての酸化シリコン（ＳｉＯ2 ）膜を形成している。ま
た、ポリイミド樹脂膜にコンタクトホールを形成して薄
膜トランジスタの電極と接続できるようにし、コンタク
トホールを含めた酸化シリコン膜上にＩＴＯ（Indium T
in Oxide）の画素電極を形成し、コンタクトホールを介
して薄膜トランジスタの電極に接続している。
【０００４】そして、有機系絶縁膜であるポリイミド樹
脂膜と画素電極との間に無機絶縁膜である酸化シリコン
膜を介在させることにより、画素電極の密着性を向上さ
せ、ポリイミド樹脂膜との熱膨張、その他プロセス工程
上使用される各種溶剤によりポリイミド樹脂膜が膨潤す
ることなどで、画素電極にクラックやはがれが起きるこ
とを防止し、歩留りの低下、あるいは、コスト高を防い
でいる。
脂膜と画素電極との間に無機絶縁膜である酸化シリコン
膜を介在させることにより、画素電極の密着性を向上さ
せ、ポリイミド樹脂膜との熱膨張、その他プロセス工程
上使用される各種溶剤によりポリイミド樹脂膜が膨潤す
ることなどで、画素電極にクラックやはがれが起きるこ
とを防止し、歩留りの低下、あるいは、コスト高を防い
でいる。
【０００５】ところが、この特開平４−６８３１８号公
報に記載の構成では、ポリイミド樹脂膜に形成されたコ
ンタクトホールの内周には酸化シリコン膜は形成されて
いないため、コンタクトホール内で画素電極とポリイミ
ド樹脂膜が接触して、コンタクトホール内で画素電極に
クラックやはがれが生ずるおそれがある。
報に記載の構成では、ポリイミド樹脂膜に形成されたコ
ンタクトホールの内周には酸化シリコン膜は形成されて
いないため、コンタクトホール内で画素電極とポリイミ
ド樹脂膜が接触して、コンタクトホール内で画素電極に
クラックやはがれが生ずるおそれがある。
【０００６】そこで、コンタクトホール内でこのような
クラックやはがれが生ずることを防止する構成として、
たとえば特開平４−１６３５２８号公報に記載の構成が
知られている。
クラックやはがれが生ずることを防止する構成として、
たとえば特開平４−１６３５２８号公報に記載の構成が
知られている。
【０００７】この特開平４−１６３５２８号公報に記載
の構成は、絶縁性基板上に、マトリクス状に薄膜トラン
ジスタを配設し、この薄膜トランジスタを覆うように有
機絶縁膜としてのポリイミド樹脂膜を形成し、このポリ
イミド樹脂膜にコンタクトホールを形成して薄膜トラン
ジスタの電極と接続できるようにし、このポリイミド樹
脂膜上にコンタクトホールの内周面も含めて無機絶縁膜
としての酸化シリコン（ＳｉＯ2 ）膜あるいは窒化シリ
コン（ＳｉＮ）膜を形成している。さらに、コンタクト
ホールの内周面の酸化シリコン膜あるいは窒化シリコン
膜を含めた酸化シリコン膜または窒化シリコン膜上にＩ
ＴＯ（Indium Tin Oxide）の画素電極を形成し、コンタ
クトホールを介して薄膜トランジスタの電極に接続して
いる。
の構成は、絶縁性基板上に、マトリクス状に薄膜トラン
ジスタを配設し、この薄膜トランジスタを覆うように有
機絶縁膜としてのポリイミド樹脂膜を形成し、このポリ
イミド樹脂膜にコンタクトホールを形成して薄膜トラン
ジスタの電極と接続できるようにし、このポリイミド樹
脂膜上にコンタクトホールの内周面も含めて無機絶縁膜
としての酸化シリコン（ＳｉＯ2 ）膜あるいは窒化シリ
コン（ＳｉＮ）膜を形成している。さらに、コンタクト
ホールの内周面の酸化シリコン膜あるいは窒化シリコン
膜を含めた酸化シリコン膜または窒化シリコン膜上にＩ
ＴＯ（Indium Tin Oxide）の画素電極を形成し、コンタ
クトホールを介して薄膜トランジスタの電極に接続して
いる。
【０００８】そして、コンタクトホール内も含めて画素
電極と有機絶縁膜としてのポリイミド樹脂膜とが接触す
ることを防止し、画素電極のクラックやはがれを防止し
ている。
電極と有機絶縁膜としてのポリイミド樹脂膜とが接触す
ることを防止し、画素電極のクラックやはがれを防止し
ている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記特
開平４−１６３５２８号公報に記載のように、無機絶縁
膜を酸化シリコン膜または窒化シリコン膜とした場合、
酸化シリコン膜では、有機膜中に含まれる不純物、金属
イオン、水などの導通が良く、画素電極の動作不良に影
響し、一方、窒化シリコン膜では、有機系絶縁膜である
ポリイミド樹脂膜およびＩＴＯの画素電極との屈折率が
違いすぎ、光の干渉などが生じ液晶表示素子としては、
好ましくない問題を有している。
開平４−１６３５２８号公報に記載のように、無機絶縁
膜を酸化シリコン膜または窒化シリコン膜とした場合、
酸化シリコン膜では、有機膜中に含まれる不純物、金属
イオン、水などの導通が良く、画素電極の動作不良に影
響し、一方、窒化シリコン膜では、有機系絶縁膜である
ポリイミド樹脂膜およびＩＴＯの画素電極との屈折率が
違いすぎ、光の干渉などが生じ液晶表示素子としては、
好ましくない問題を有している。
【００１０】本発明は、上記問題点に鑑みなされたもの
で、画素電極のクラック、はがれを防止し、不純物の影
響による画素電極の動作不良、屈折率の違いによる干渉
の影響を防止したアレイ基板および液晶表示装置を提供
することを目的とする。
で、画素電極のクラック、はがれを防止し、不純物の影
響による画素電極の動作不良、屈折率の違いによる干渉
の影響を防止したアレイ基板および液晶表示装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、絶縁性基板
と、この絶縁性基板上に形成されたスイッチング素子
と、このスイッチング素子上に絶縁膜を介して画素電極
が形成されたアレイ基板において、前記絶縁膜は、スイ
ッチング素子側に有機系絶縁膜、画素電極側に酸窒化シ
リコン膜を有するもので、画素電極側に酸窒化シリコン
膜を設けたことにより、画素電極の密着性が増し、はが
れ、クラックを防止できるだけでなく、酸化膜では不純
物金属イオンの導通が良く、画素電極の動作への悪影響
が現れ、窒化膜では、有機系絶縁膜、画素電極との屈折
率が違いすぎ光の干渉が起きるが、酸窒化シリコン膜に
することにより、動作の悪影響および光の干渉を排除す
る。
と、この絶縁性基板上に形成されたスイッチング素子
と、このスイッチング素子上に絶縁膜を介して画素電極
が形成されたアレイ基板において、前記絶縁膜は、スイ
ッチング素子側に有機系絶縁膜、画素電極側に酸窒化シ
リコン膜を有するもので、画素電極側に酸窒化シリコン
膜を設けたことにより、画素電極の密着性が増し、はが
れ、クラックを防止できるだけでなく、酸化膜では不純
物金属イオンの導通が良く、画素電極の動作への悪影響
が現れ、窒化膜では、有機系絶縁膜、画素電極との屈折
率が違いすぎ光の干渉が起きるが、酸窒化シリコン膜に
することにより、動作の悪影響および光の干渉を排除す
る。
【００１２】また、画素電極は、有機系絶縁膜に形成さ
れスイッチング素子の電極に通ずるコンタクトホールを
備え、酸窒化シリコン膜は、コンタクトホールの内周面
にも連続して形成され、画素電極は、コンタクトホール
の内周面の酸窒化シリコン膜の表面を介してスイッチン
グ素子の電極に接続されたもので、画素電極が有機系絶
縁膜に接触せずより確実に画素電極のクラック、はがれ
を防止する。
れスイッチング素子の電極に通ずるコンタクトホールを
備え、酸窒化シリコン膜は、コンタクトホールの内周面
にも連続して形成され、画素電極は、コンタクトホール
の内周面の酸窒化シリコン膜の表面を介してスイッチン
グ素子の電極に接続されたもので、画素電極が有機系絶
縁膜に接触せずより確実に画素電極のクラック、はがれ
を防止する。
【００１３】さらに、本発明は、絶縁性基板と、この絶
縁性基板上に形成されゲート電極上にゲート絶縁膜を有
する薄膜トランジスタと、この薄膜トランジスタのゲー
ト絶縁膜上に画素電極が形成されたアレイ基板におい
て、前記ゲート絶縁膜は、前記ゲート電極側に有機系絶
縁膜、画素電極側に酸窒化シリコン膜を有するもので、
同様に、画素電極の密着性が増し、はがれ、クラックを
防止できるだけでなく、酸化膜では不純物金属イオンの
導通が良く、画素電極の動作への悪影響が現れ、窒化膜
では、有機系絶縁膜、画素電極との屈折率が違いすぎ光
の干渉が起きるが、酸窒化シリコン膜にすることによ
り、動作の悪影響および光の干渉を排除する。
縁性基板上に形成されゲート電極上にゲート絶縁膜を有
する薄膜トランジスタと、この薄膜トランジスタのゲー
ト絶縁膜上に画素電極が形成されたアレイ基板におい
て、前記ゲート絶縁膜は、前記ゲート電極側に有機系絶
縁膜、画素電極側に酸窒化シリコン膜を有するもので、
同様に、画素電極の密着性が増し、はがれ、クラックを
防止できるだけでなく、酸化膜では不純物金属イオンの
導通が良く、画素電極の動作への悪影響が現れ、窒化膜
では、有機系絶縁膜、画素電極との屈折率が違いすぎ光
の干渉が起きるが、酸窒化シリコン膜にすることによ
り、動作の悪影響および光の干渉を排除する。
【００１４】
【発明の実施の形態】以下、本発明の液晶表示装置の一
実施の形態を図面を参照して説明する。
実施の形態を図面を参照して説明する。
【００１５】図１に示すように、第１の透明絶縁性基板
としてのガラス基板１の一主面上にマトリクス状にブラ
ックマトリクスとなる２０００オングストロームの酸化
ビスマス層２が形成され、この酸化ビスマス層２を含む
ガラス基板１上に約４０００オングストロームの酸化シ
リコン（ＳｉＯX ）のアンダーコート膜３が形成されて
いる。
としてのガラス基板１の一主面上にマトリクス状にブラ
ックマトリクスとなる２０００オングストロームの酸化
ビスマス層２が形成され、この酸化ビスマス層２を含む
ガラス基板１上に約４０００オングストロームの酸化シ
リコン（ＳｉＯX ）のアンダーコート膜３が形成されて
いる。
【００１６】また、このアンダーコート膜３上には、酸
化ビスマス層２の両側に位置して４０００オングストロ
ームのモリブデン・タングステン（ＭｏＷ）などのソー
ス電極４およびドレイン電極５が形成され、このソース
電極４は図５に示すソースバスライン６と一体にこのソ
ースバスライン６から突出して形成されている。
化ビスマス層２の両側に位置して４０００オングストロ
ームのモリブデン・タングステン（ＭｏＷ）などのソー
ス電極４およびドレイン電極５が形成され、このソース
電極４は図５に示すソースバスライン６と一体にこのソ
ースバスライン６から突出して形成されている。
【００１７】さらに、ソース電極４およびドレイン電極
５間には、チャネル領域を形成する１０００オングスト
ロームのアモルファス・シリコン（ａ−Ｓｉ）の半導体
層および５０００オングストロームの窒化シリコン（Ｓ
ｉＮx ）のアモルファス・シリコン層７が形成され、こ
のアモルファス・シリコン層７の中央部分には、窒化ケ
イ素（ＳｉＮx ）のゲート絶縁層11が形成されている。
５間には、チャネル領域を形成する１０００オングスト
ロームのアモルファス・シリコン（ａ−Ｓｉ）の半導体
層および５０００オングストロームの窒化シリコン（Ｓ
ｉＮx ）のアモルファス・シリコン層７が形成され、こ
のアモルファス・シリコン層７の中央部分には、窒化ケ
イ素（ＳｉＮx ）のゲート絶縁層11が形成されている。
【００１８】また、このゲート絶縁層11上には、それぞ
れ３００オングストロームおよび５００オングストロー
ムのアルミニウム／モリブデン（Ａｌ／Ｍｏ）などのゲ
ート電極12が形成され、このゲート電極12は図５に示す
ゲートバスライン13と一体にこのゲートバスライン13か
ら突出して形成され、スイッチング素子としての正スタ
ガ型の薄膜トランジスタ14が形成される。これら薄膜ト
ランジスタ14上には無機系絶縁膜として２０００オング
ストロームの薄膜トランジスタ14を保護する窒化シリコ
ン膜15が形成されている。
れ３００オングストロームおよび５００オングストロー
ムのアルミニウム／モリブデン（Ａｌ／Ｍｏ）などのゲ
ート電極12が形成され、このゲート電極12は図５に示す
ゲートバスライン13と一体にこのゲートバスライン13か
ら突出して形成され、スイッチング素子としての正スタ
ガ型の薄膜トランジスタ14が形成される。これら薄膜ト
ランジスタ14上には無機系絶縁膜として２０００オング
ストロームの薄膜トランジスタ14を保護する窒化シリコ
ン膜15が形成されている。
【００１９】さらに、この窒化シリコン膜15を含む全面
上に、０．７μｍ〜７μｍ程度の厚さでたとえば２μｍ
の有機系絶縁膜としてアクリル系樹脂膜16が形成され、
このアクリル系樹脂膜16にはコンタクトホール17が形成
されている。そして、このアクリル系樹脂膜16上にはコ
ンタクトホール17の内周面の含めて４００オングストロ
ーム〜４０００オングストローム程度の厚さでたとえば
１０００オングストロームの無機系絶縁膜である酸窒化
シリコン膜18が形成されている。なお、酸窒化シリコン
膜18の孔をコンタクトホール17の径より径小にすること
により、酸窒化シリコン膜18をコンタクトホール17の内
周面にまで位置させている。さらに、酸窒化シリコン膜
18上には透明導電性金属であるＩＴＯ（Indium Tin Oxi
de）の画素電極19が形成され、この画素電極19はコンタ
クトホール17の表面の酸窒化シリコン膜18の表面を介し
てドレイン電極５に電気的に接続され、アクティブマト
リクスアレイ基板20が形成される。
上に、０．７μｍ〜７μｍ程度の厚さでたとえば２μｍ
の有機系絶縁膜としてアクリル系樹脂膜16が形成され、
このアクリル系樹脂膜16にはコンタクトホール17が形成
されている。そして、このアクリル系樹脂膜16上にはコ
ンタクトホール17の内周面の含めて４００オングストロ
ーム〜４０００オングストローム程度の厚さでたとえば
１０００オングストロームの無機系絶縁膜である酸窒化
シリコン膜18が形成されている。なお、酸窒化シリコン
膜18の孔をコンタクトホール17の径より径小にすること
により、酸窒化シリコン膜18をコンタクトホール17の内
周面にまで位置させている。さらに、酸窒化シリコン膜
18上には透明導電性金属であるＩＴＯ（Indium Tin Oxi
de）の画素電極19が形成され、この画素電極19はコンタ
クトホール17の表面の酸窒化シリコン膜18の表面を介し
てドレイン電極５に電気的に接続され、アクティブマト
リクスアレイ基板20が形成される。
【００２０】一方、第２の絶縁性基板としてのガラス基
板21の一主面上に赤色、緑色および青色のカラーフィル
タ22が形成され、これらカラーフィルタ22上にはカラー
フィルタ22を被覆して平坦化するする平坦化保護膜23が
形成され、この平坦化保護膜23上にＩＴＯの対向透明電
極24が形成され、対向基板25が形成される。
板21の一主面上に赤色、緑色および青色のカラーフィル
タ22が形成され、これらカラーフィルタ22上にはカラー
フィルタ22を被覆して平坦化するする平坦化保護膜23が
形成され、この平坦化保護膜23上にＩＴＯの対向透明電
極24が形成され、対向基板25が形成される。
【００２１】そして、アクティブマトリクスアレイ基板
20および対向基板25の対向する面にはそれぞれポリイミ
ド膜31，32が形成され、これらポリイミド膜31，32の反
対の面には偏光板33，34が接着されている。
20および対向基板25の対向する面にはそれぞれポリイミ
ド膜31，32が形成され、これらポリイミド膜31，32の反
対の面には偏光板33，34が接着されている。
【００２２】さらに、アクティブマトリクスアレイ基板
20および対向基板25は周囲が接着されて、これらアクテ
ィブマトリクスアレイ基板20および対向基板25の間には
液晶35が挟持されて封止されている。また、アクティブ
マトリクスアレイ基板20の裏面には、偏光板33を介して
バックライト36が設置され、液晶表示装置37が形成され
ている。
20および対向基板25は周囲が接着されて、これらアクテ
ィブマトリクスアレイ基板20および対向基板25の間には
液晶35が挟持されて封止されている。また、アクティブ
マトリクスアレイ基板20の裏面には、偏光板33を介して
バックライト36が設置され、液晶表示装置37が形成され
ている。
【００２３】次に、上記実施の形態の製造工程を図１な
いし図５を参照して説明する。
いし図５を参照して説明する。
【００２４】まず、図２に示すように、ガラス基板１上
にブラックマトリクスとなる酸化ビスマス層２をスパッ
タリング法により約２０００オングストローム蒸着し、
フォトリソグラフィによりパターニングして形成する。
そして、これら酸化ビスマス層２を含めたガラス基板１
上に酸化シリコンのアンダーコート膜３を約４０００オ
ングストローム程度の厚さでＣＶＤ法により形成する。
にブラックマトリクスとなる酸化ビスマス層２をスパッ
タリング法により約２０００オングストローム蒸着し、
フォトリソグラフィによりパターニングして形成する。
そして、これら酸化ビスマス層２を含めたガラス基板１
上に酸化シリコンのアンダーコート膜３を約４０００オ
ングストローム程度の厚さでＣＶＤ法により形成する。
【００２５】さらに、このアンダーコート膜３上にスパ
ッタリング法により４０００オングストロームのＭｏＷ
膜を形成してパターニングし、ソース電極４およびドレ
イン電極５を形成し、図５に示すソースバスライン６を
同時に形成される。続いて、プラズマＣＶＤ法により１
０００オングストロームのａ−Ｓｉの半導体層および５
０００オングストロームの窒化シリコンのを堆積させ、
ａ−Ｓｉをパターニングしてアモルファス・シリコン層
７を形成する。次に、３５００オングストロームのゲー
ト絶縁層11をＣＶＤで堆積させ、それぞれ、３０００オ
ングストロームおよび５００オングストロームのＡｌ／
Ｍｏを連続してスパッタリングし、パターニングしてゲ
ート電極12を形成する。このとき同時にゲートバスライ
ン13配線も形成される。次に、燐（Ｐ）を加速器でドー
ピングさせ、アモルファス・シリコン層７をｎ+ −ａ−
Ｓｉにし、レーザアニーリングにより燐を活性化させ
る。さらに、窒化シリコンを２０００オングストローム
程度ＣＶＤで堆積させ、パターニングし窒化シリコン膜
15とする。
ッタリング法により４０００オングストロームのＭｏＷ
膜を形成してパターニングし、ソース電極４およびドレ
イン電極５を形成し、図５に示すソースバスライン６を
同時に形成される。続いて、プラズマＣＶＤ法により１
０００オングストロームのａ−Ｓｉの半導体層および５
０００オングストロームの窒化シリコンのを堆積させ、
ａ−Ｓｉをパターニングしてアモルファス・シリコン層
７を形成する。次に、３５００オングストロームのゲー
ト絶縁層11をＣＶＤで堆積させ、それぞれ、３０００オ
ングストロームおよび５００オングストロームのＡｌ／
Ｍｏを連続してスパッタリングし、パターニングしてゲ
ート電極12を形成する。このとき同時にゲートバスライ
ン13配線も形成される。次に、燐（Ｐ）を加速器でドー
ピングさせ、アモルファス・シリコン層７をｎ+ −ａ−
Ｓｉにし、レーザアニーリングにより燐を活性化させ
る。さらに、窒化シリコンを２０００オングストローム
程度ＣＶＤで堆積させ、パターニングし窒化シリコン膜
15とする。
【００２６】また、図３に示すように、アクリル系樹脂
を約２μｍ程塗布してパターニングし、アクリル系樹脂
膜16を形成する。次に、ＣＶＤ法により１０００オング
ストローム程度の酸窒化シリコンを形成して、酸窒化シ
リコン膜18をパターニングする。
を約２μｍ程塗布してパターニングし、アクリル系樹脂
膜16を形成する。次に、ＣＶＤ法により１０００オング
ストローム程度の酸窒化シリコンを形成して、酸窒化シ
リコン膜18をパターニングする。
【００２７】そして、図４に示すように、スパッタリン
グ法により１２００オングストロームのＩＴＯ（Indium
Tin Oxide）を形成してパターニングして画素電極19を
形成し、アクティブマトリクスアレイ基板20を形成す
る。
グ法により１２００オングストロームのＩＴＯ（Indium
Tin Oxide）を形成してパターニングして画素電極19を
形成し、アクティブマトリクスアレイ基板20を形成す
る。
【００２８】さらに、このアクティブマトリクスアレイ
基板20および対向基板25の対向する面にポリイミド膜3
1，32を形成し、反対側の面に偏光板33，34を接着し、
アクティブマトリクスアレイ基板20および対向基板25間
に、液晶35を封入挟持し、バックライト36を装着して液
晶表示装置37を形成する。
基板20および対向基板25の対向する面にポリイミド膜3
1，32を形成し、反対側の面に偏光板33，34を接着し、
アクティブマトリクスアレイ基板20および対向基板25間
に、液晶35を封入挟持し、バックライト36を装着して液
晶表示装置37を形成する。
【００２９】ここで、酸窒化シリコン膜18の形成方法の
一例について説明する。
一例について説明する。
【００３０】まず、作製装置としてはプラズマＣＶＤを
用い、プラズマＣＶＤ装置は、１０〜５Ｐａ程度の高真
空に維持れた真空容器に１３．５６ＭＨｚのマイクロ波
を導入し、この真空容器に導入されたガスを励起分解さ
せ真空容器中にあるアクティブマトリクスアレイ基板20
上に酸窒化シリコンを堆積させる。また、ガスの種類に
は、シラン、酸化二窒素、窒素を用い、たとえば２０sc
cm、５sccm、２sccm程度、反応圧力として１００mTorr
程度とする。このとき、堆積させる酸窒化シリコンは堆
積させる時の基板の温度により酸窒化シリコン膜18の組
成、屈折率は変化し、特に基板温度が大きな変動の要因
となる。したがって、基板温度は１８０℃なしい３３０
℃以下の温度範囲が望ましく、屈折率（ｎ）は１．５５
＜ｎ＜１．６５の範囲の酸窒化シリコンとなる。
用い、プラズマＣＶＤ装置は、１０〜５Ｐａ程度の高真
空に維持れた真空容器に１３．５６ＭＨｚのマイクロ波
を導入し、この真空容器に導入されたガスを励起分解さ
せ真空容器中にあるアクティブマトリクスアレイ基板20
上に酸窒化シリコンを堆積させる。また、ガスの種類に
は、シラン、酸化二窒素、窒素を用い、たとえば２０sc
cm、５sccm、２sccm程度、反応圧力として１００mTorr
程度とする。このとき、堆積させる酸窒化シリコンは堆
積させる時の基板の温度により酸窒化シリコン膜18の組
成、屈折率は変化し、特に基板温度が大きな変動の要因
となる。したがって、基板温度は１８０℃なしい３３０
℃以下の温度範囲が望ましく、屈折率（ｎ）は１．５５
＜ｎ＜１．６５の範囲の酸窒化シリコンとなる。
【００３１】また、上記実施の形態では、ゲート電極12
がソース電極４およびドレイン電極５より上方に位置す
る正スタガ型について説明したが、ゲート電極12がソー
ス電極４およびドレイン電極５より下方に位置する逆ス
タガ型のものでも同様の効果を得ることができる。
がソース電極４およびドレイン電極５より上方に位置す
る正スタガ型について説明したが、ゲート電極12がソー
ス電極４およびドレイン電極５より下方に位置する逆ス
タガ型のものでも同様の効果を得ることができる。
【００３２】次に、他の実施の形態の液晶表示装置を図
６ないし図９を参照して説明する。
６ないし図９を参照して説明する。
【００３３】図６に示すように、第１の透明絶縁性基板
としてのガラス基板41の一主面上に４０００オングスト
ロームのアンダーコート膜42が形成され、このアンダー
コート膜42上に約２０００オングストロームのモリブデ
ン・タンタル（ＭｏＴａ）のゲート電極43が形成され、
このゲート電極43とともに一体に形成された図示しない
ゲートバスラインも形成される。
としてのガラス基板41の一主面上に４０００オングスト
ロームのアンダーコート膜42が形成され、このアンダー
コート膜42上に約２０００オングストロームのモリブデ
ン・タンタル（ＭｏＴａ）のゲート電極43が形成され、
このゲート電極43とともに一体に形成された図示しない
ゲートバスラインも形成される。
【００３４】また、このゲート電極43を含むアンダーコ
ート膜42上には、ゲート絶縁膜の有機系絶縁膜である４
０００オングストロームのアクリル系樹脂膜44が形成さ
れ、このアクリル系樹脂膜44上にはゲート絶縁膜の無機
系絶縁膜としての１０００オングストロームの酸窒化シ
リコン膜45が形成されている。
ート膜42上には、ゲート絶縁膜の有機系絶縁膜である４
０００オングストロームのアクリル系樹脂膜44が形成さ
れ、このアクリル系樹脂膜44上にはゲート絶縁膜の無機
系絶縁膜としての１０００オングストロームの酸窒化シ
リコン膜45が形成されている。
【００３５】さらに、ゲート電極43の上方の酸窒化シリ
コン膜45上には、約５００オングストロームのアモルフ
ァスシリコン層46が形成され、このアモルファスシリコ
ン層46の中央上には３０００オングストロームの窒化シ
リコン層47が形成され、この窒化シリコン層47を挟んだ
両端には、アモルファスシリコン（ｎ+ −ａ−Ｓｉ）の
半導体層48，49が形成され、これら半導体層48，49上に
５００オングストロームのモリブデン層51，52がそれぞ
れ形成されている。
コン膜45上には、約５００オングストロームのアモルフ
ァスシリコン層46が形成され、このアモルファスシリコ
ン層46の中央上には３０００オングストロームの窒化シ
リコン層47が形成され、この窒化シリコン層47を挟んだ
両端には、アモルファスシリコン（ｎ+ −ａ−Ｓｉ）の
半導体層48，49が形成され、これら半導体層48，49上に
５００オングストロームのモリブデン層51，52がそれぞ
れ形成されている。
【００３６】一方、酸窒化シリコン膜45上には、ＩＴＯ
の画素電極53が形成され、この画素電極53は図示しない
パッド部のスルーホールを有している。
の画素電極53が形成され、この画素電極53は図示しない
パッド部のスルーホールを有している。
【００３７】また、モリブデン層52上でかつ画素電極53
に接続した状態で、モリブデン・アルミニウム・モリブ
デン（Ｍｏ／Αｌ／Ｍｏ）などのソース電極54が形成さ
れ、モリブデン層51上には同様にモリブデン・アルミニ
ウム・モリブデンなどのドレイン電極55が形成され、ド
レイン電極55には図示しないドレインバスラインが一体
に形成されている。そして、これらにてスイッチング素
子としての逆スタガ型の薄膜トランジスタ56が形成され
る。
に接続した状態で、モリブデン・アルミニウム・モリブ
デン（Ｍｏ／Αｌ／Ｍｏ）などのソース電極54が形成さ
れ、モリブデン層51上には同様にモリブデン・アルミニ
ウム・モリブデンなどのドレイン電極55が形成され、ド
レイン電極55には図示しないドレインバスラインが一体
に形成されている。そして、これらにてスイッチング素
子としての逆スタガ型の薄膜トランジスタ56が形成され
る。
【００３８】さらに、薄膜トランジスタ56上には、２０
００オングストロームの窒化シリコンの窒化シリコン膜
57が形成され、アクティブマトリクスアレイ基板60が形
成される。
００オングストロームの窒化シリコンの窒化シリコン膜
57が形成され、アクティブマトリクスアレイ基板60が形
成される。
【００３９】一方、第２の絶縁性基板としてのガラス基
板61の一主面上に赤色、緑色および青色のカラーフィル
タ62が形成され、これらカラーフィルタ62上にはカラー
フィルタ62を被覆して平坦化するする平坦化保護膜63が
形成され、この平坦化保護膜63上にＩＴＯの対向透明電
極64が形成され、対向基板65が形成される。
板61の一主面上に赤色、緑色および青色のカラーフィル
タ62が形成され、これらカラーフィルタ62上にはカラー
フィルタ62を被覆して平坦化するする平坦化保護膜63が
形成され、この平坦化保護膜63上にＩＴＯの対向透明電
極64が形成され、対向基板65が形成される。
【００４０】そして、アクティブマトリクスアレイ基板
60および対向基板65の対向する面にはそれぞれポリイミ
ド膜71，72が形成され、これらポリイミド膜71，72の反
対の面には偏光板73，74が接着されている。
60および対向基板65の対向する面にはそれぞれポリイミ
ド膜71，72が形成され、これらポリイミド膜71，72の反
対の面には偏光板73，74が接着されている。
【００４１】さらに、アクティブマトリクスアレイ基板
60および対向基板65は周囲が接着されて、これらアクテ
ィブマトリクスアレイ基板60および対向基板65の間には
液晶75が挟持されて封止されている。また、アクティブ
マトリクスアレイ基板60の裏面には、偏光板73を介して
バックライト76が設置され、液晶表示装置77が形成され
ている。
60および対向基板65は周囲が接着されて、これらアクテ
ィブマトリクスアレイ基板60および対向基板65の間には
液晶75が挟持されて封止されている。また、アクティブ
マトリクスアレイ基板60の裏面には、偏光板73を介して
バックライト76が設置され、液晶表示装置77が形成され
ている。
【００４２】次に、上記実施の形態の製造工程につい
て、図６ないし図９を参照して説明する。
て、図６ないし図９を参照して説明する。
【００４３】まず、図７に示すように、ガラス基板上41
に酸化シリコンのアンダーコート膜42を約４０００オン
グストローム程度にＣＶＤ法で形成する。次に、スパッ
タリング法によりモリブデン・タンタルを約２０００オ
ングストローム蒸着し、フォトリソグラフィによりパタ
ーニングしてゲート電極43を形成し、このゲート電極43
と同時にゲートバスラインも同時に形成する。そして、
このゲート電極43を含むアンダーコート膜42上に、アク
リル系樹脂を約４０００オングストローム塗布し、アク
リル系樹脂膜44を形成する。
に酸化シリコンのアンダーコート膜42を約４０００オン
グストローム程度にＣＶＤ法で形成する。次に、スパッ
タリング法によりモリブデン・タンタルを約２０００オ
ングストローム蒸着し、フォトリソグラフィによりパタ
ーニングしてゲート電極43を形成し、このゲート電極43
と同時にゲートバスラインも同時に形成する。そして、
このゲート電極43を含むアンダーコート膜42上に、アク
リル系樹脂を約４０００オングストローム塗布し、アク
リル系樹脂膜44を形成する。
【００４４】さらに、図８に示すように、アクリル系樹
脂膜44上にＣＶＤ法により無機系絶縁層として酸窒化シ
リコン層45を約１０００オングストローム堆積させる。
脂膜44上にＣＶＤ法により無機系絶縁層として酸窒化シ
リコン層45を約１０００オングストローム堆積させる。
【００４５】続いて、図９に示すように、ａ−Ｓｉ半導
体を約５００オングストロームを堆積させ、ＳｉＮｘを
約３０００オングストローム連続堆積させてパターニン
グし、窒化シリコン層47を形成する。次に、ｎ+ −ａ−
Ｓｉ半導体をＣＶＤ法で堆積させ、モリブデン層を約５
００オングストロームスパッタリングする。そして、モ
リブデン層、ｎ+ −ａ−Ｓｉおよびａ−Ｓｉ半導体をパ
ターニングし、アモルファスシリコン層46、窒化シリコ
ン層47、半導体層48，49およびモリブデン層51，52を形
成する。
体を約５００オングストロームを堆積させ、ＳｉＮｘを
約３０００オングストローム連続堆積させてパターニン
グし、窒化シリコン層47を形成する。次に、ｎ+ −ａ−
Ｓｉ半導体をＣＶＤ法で堆積させ、モリブデン層を約５
００オングストロームスパッタリングする。そして、モ
リブデン層、ｎ+ −ａ−Ｓｉおよびａ−Ｓｉ半導体をパ
ターニングし、アモルファスシリコン層46、窒化シリコ
ン層47、半導体層48，49およびモリブデン層51，52を形
成する。
【００４６】さらに、ＩＴＯをスパッタリングしてパタ
ーニングし、画素電極53を形成する。その後、画素電極
53に図示しないパッド部のスルーホールをパターニング
し形成する。
ーニングし、画素電極53を形成する。その後、画素電極
53に図示しないパッド部のスルーホールをパターニング
し形成する。
【００４７】次に、モリブデン、アルミニウム、モリブ
デンをそれぞれ７００オングストローム、３５００オン
グストローム、３００オングストロームずつこの順に連
続してスパッタリングし、ソース電極54、ドレイン電極
55をパターニングして形成する。このとき図示しないド
レインバスラインも同時にパターニングする。
デンをそれぞれ７００オングストローム、３５００オン
グストローム、３００オングストロームずつこの順に連
続してスパッタリングし、ソース電極54、ドレイン電極
55をパターニングして形成する。このとき図示しないド
レインバスラインも同時にパターニングする。
【００４８】さらに、プラズマＣＶＤ法により約２００
０オングストロームの窒化シリコンをＣＶＤで堆積させ
てパターニングし、窒化シリコン膜57を形成し、アクテ
ィブマトリクスアレイ基板60を形成する。
０オングストロームの窒化シリコンをＣＶＤで堆積させ
てパターニングし、窒化シリコン膜57を形成し、アクテ
ィブマトリクスアレイ基板60を形成する。
【００４９】さらに、図６に示すように、このアクティ
ブマトリクスアレイ基板60および対向基板65の対向する
面にポリイミド膜71，72を形成し、反対側の面に偏光板
73，74を接着し、アクティブマトリクスアレイ基板60お
よび対向基板65間に、液晶75を封入挟持し、バックライ
ト76を装着して液晶表示装置77を形成する。
ブマトリクスアレイ基板60および対向基板65の対向する
面にポリイミド膜71，72を形成し、反対側の面に偏光板
73，74を接着し、アクティブマトリクスアレイ基板60お
よび対向基板65間に、液晶75を封入挟持し、バックライ
ト76を装着して液晶表示装置77を形成する。
【００５０】次に、上記いずれの実施の形態の酸窒化シ
リコン膜18，45の酸窒化シリコンについて説明する。
リコン膜18，45の酸窒化シリコンについて説明する。
【００５１】酸窒化シリコンは適正な組成範囲が存在
し、組成範囲が屈折率１．５５＜ｎ＜１．６５の範囲、
Ｏ／ＳｉおよびＮ／Ｓｉの組成範囲がそれぞれ０．５＜
Ｏ／Ｓｉ＜０．８４、０．１６＜Ｎ／Ｓｉ＜０．５の組
成であると有効であり、特に、１．６＜ｎ＜１．６５の
組成であるとさらに望ましい組成範囲である。これは、
図１０に示すように、酸窒化膜シリコンの組成におい
て、１．５５＜ｎの範囲において金属イオンの移動度が
顕著に減少することから、この範囲で不純物である金属
イオンの影響による画素電極19，53の保持電圧などに影
響がでてくることを防止できる。
し、組成範囲が屈折率１．５５＜ｎ＜１．６５の範囲、
Ｏ／ＳｉおよびＮ／Ｓｉの組成範囲がそれぞれ０．５＜
Ｏ／Ｓｉ＜０．８４、０．１６＜Ｎ／Ｓｉ＜０．５の組
成であると有効であり、特に、１．６＜ｎ＜１．６５の
組成であるとさらに望ましい組成範囲である。これは、
図１０に示すように、酸窒化膜シリコンの組成におい
て、１．５５＜ｎの範囲において金属イオンの移動度が
顕著に減少することから、この範囲で不純物である金属
イオンの影響による画素電極19，53の保持電圧などに影
響がでてくることを防止できる。
【００５２】
【表１】 また、ｎ＞１．６５の範囲において、表１に示すよう
に、５００オングストロームの膜厚、屈折率２．０のＩ
ＴＯ、２０００オングストロームの膜厚、屈折率ｎの酸
窒化シリコン膜18，45、窒化膜では光による干渉が大き
く認められ、画素電極19，53に特定の着色などが認めれ
動作が不適当である。
に、５００オングストロームの膜厚、屈折率２．０のＩ
ＴＯ、２０００オングストロームの膜厚、屈折率ｎの酸
窒化シリコン膜18，45、窒化膜では光による干渉が大き
く認められ、画素電極19，53に特定の着色などが認めれ
動作が不適当である。
【００５３】さらに、たとえば図１１に示す屈折率ｎ＝
１．５３の酸化シリコン（ＳｉＯx）では、有機膜中に
含まれる不純物、金属イオン、水などの導通が良く、画
素電極の動作不良に影響し、一方、図１３に示す屈折率
ｎ＝１．８の窒化シリコン（ＳｉＮx ）では、有機系絶
縁膜であるポリイミド樹脂膜およびＩＴＯの画素電極と
の屈折率が違いすぎ、光の干渉などが生じ液晶表示素子
としては、好ましくなく、図１２に示す屈折率ｎ＝１．
６５の酸窒化シリコン（ＳｉＮ0.53Ｏ0.47）であればこ
れらの問題は生じない。
１．５３の酸化シリコン（ＳｉＯx）では、有機膜中に
含まれる不純物、金属イオン、水などの導通が良く、画
素電極の動作不良に影響し、一方、図１３に示す屈折率
ｎ＝１．８の窒化シリコン（ＳｉＮx ）では、有機系絶
縁膜であるポリイミド樹脂膜およびＩＴＯの画素電極と
の屈折率が違いすぎ、光の干渉などが生じ液晶表示素子
としては、好ましくなく、図１２に示す屈折率ｎ＝１．
６５の酸窒化シリコン（ＳｉＮ0.53Ｏ0.47）であればこ
れらの問題は生じない。
【００５４】すなわち、有機系絶縁膜としてのアクリル
系樹脂膜16，44の上に無機系絶縁膜である酸窒化シリコ
ン膜18，45が形成され、ＩＴＯの画素電極19，53が形成
されていることにより、液晶35，75の配向材たるポリイ
ミド樹脂膜によるアクリル系樹脂膜16，44の膨潤と、こ
の膨潤による画素電極19，53のクラック、膜はがれを抑
えることができる。また、屈折率ｎがｎ＜１．５５の酸
窒化シリコンでは金属不純物などが画素電極19，53を保
持電圧以上にして動作に問題が生じ、１．６５＜ｎの酸
窒化シリコンではこの問題が発生しないかわりに、屈折
率が上下の画素電極19，53またはアクリル系樹脂膜16，
44と異なり、光の干渉による着色の問題が発生する。し
たがって、１．５５＜ｎ＜１．６５の酸窒化シリコンを
形成することで金属不純物および光の干渉による着色の
問題を抑制できる。
系樹脂膜16，44の上に無機系絶縁膜である酸窒化シリコ
ン膜18，45が形成され、ＩＴＯの画素電極19，53が形成
されていることにより、液晶35，75の配向材たるポリイ
ミド樹脂膜によるアクリル系樹脂膜16，44の膨潤と、こ
の膨潤による画素電極19，53のクラック、膜はがれを抑
えることができる。また、屈折率ｎがｎ＜１．５５の酸
窒化シリコンでは金属不純物などが画素電極19，53を保
持電圧以上にして動作に問題が生じ、１．６５＜ｎの酸
窒化シリコンではこの問題が発生しないかわりに、屈折
率が上下の画素電極19，53またはアクリル系樹脂膜16，
44と異なり、光の干渉による着色の問題が発生する。し
たがって、１．５５＜ｎ＜１．６５の酸窒化シリコンを
形成することで金属不純物および光の干渉による着色の
問題を抑制できる。
【００５５】
【発明の効果】本発明によれば、画素電極側に酸窒化シ
リコン膜を設け、有機系絶縁膜と画素電極の接触を少な
くとも減少させたため、画素電極の密着性が増し、はが
れ、クラックを防止できるだけでなく、酸化膜では不純
物金属イオンの導通が良く、画素電極の動作への悪影響
が現れ、窒化膜では有機系絶縁膜、画素電極との屈折率
が違いすぎ光の干渉が起きるが、酸窒化シリコン膜にす
ることにより、動作の悪影響および光の干渉を排除でき
る。
リコン膜を設け、有機系絶縁膜と画素電極の接触を少な
くとも減少させたため、画素電極の密着性が増し、はが
れ、クラックを防止できるだけでなく、酸化膜では不純
物金属イオンの導通が良く、画素電極の動作への悪影響
が現れ、窒化膜では有機系絶縁膜、画素電極との屈折率
が違いすぎ光の干渉が起きるが、酸窒化シリコン膜にす
ることにより、動作の悪影響および光の干渉を排除でき
る。
【図１】本発明の液晶表示装置の一実施の形態を示す断
面図である。
面図である。
【図２】同上液晶表示装置の一製造工程を示す断面図で
ある。
ある。
【図３】同上図２の次の工程を示す断面図である。
【図４】同上図３の次の工程を示す断面図である。
【図５】同上図４の次の工程を示す断面図である。
【図６】同上他の実施の形態の液晶表示装置の一実施の
形態を示す断面図である。
形態を示す断面図である。
【図７】同上液晶表示装置の一製造工程を示す断面図で
ある。
ある。
【図８】同上図７の次の工程を示す断面図である。
【図９】同上図８の次の工程を示す断面図である。
【図１０】同上金属イオンと屈折率の関係を示すグラフ
である。
である。
【図１１】同上酸化シリコンの波長および透過率の関係
を示すグラフである。
を示すグラフである。
【図１２】同上酸窒化シリコンの波長および透過率の関
係を示すグラフである。
係を示すグラフである。
【図１３】同上窒化シリコンの波長および透過率の関係
を示すグラフである。
を示すグラフである。
１，41 絶縁性基板としてのガラス基板 ５ ドレイン電極 14 スイッチング素子としての薄膜トランジスタ 16，44 有機系絶縁膜としてのアクリル系樹脂膜 17 コンタクトホール 18，45 酸窒化シリコン膜 19，53 画素電極 20，60 マトリクスアレイ基板 25，65 対向基板 37，77 液晶表示装置
Claims (9)
- 【請求項１】 絶縁性基板と、この絶縁性基板上に形成
されたスイッチング素子と、このスイッチング素子上に
絶縁膜を介して画素電極が形成されたアレイ基板におい
て、 前記絶縁膜は、スイッチング素子側に有機系絶縁膜、画
素電極側に酸窒化シリコン膜を有することを特徴とする
アレイ基板。 - 【請求項２】 有機系絶縁膜に形成されスイッチング素
子の電極に通ずるコンタクトホールを備え、 酸窒化シリコン膜は、コンタクトホールの内周面にも連
続して形成され、 画素電極は、コンタクトホールの内周面の酸窒化シリコ
ン膜の表面を介してスイッチング素子の電極に接続され
たことを特徴とする請求項１記載のアレイ基板。 - 【請求項３】 絶縁性基板と、この絶縁性基板上に形成
されゲート電極上にゲート絶縁膜を有する薄膜トランジ
スタと、この薄膜トランジスタのゲート絶縁膜上に画素
電極が形成されたアレイ基板において、 前記ゲート絶縁膜は、前記ゲート電極側に有機系絶縁
膜、画素電極側に酸窒化シリコン膜を有することを特徴
とするアレイ基板。 - 【請求項４】 有機系絶縁膜は、アクリル系樹脂である
ことを特徴とする請求項１ないし３いずれか記載のアレ
イ基板。 - 【請求項５】 酸窒化シリコンは、屈折率が１．５５＜
ｎ＜１．６５の範囲であることを特徴とする請求項１な
いし４いずれか記載のアレイ基板。 - 【請求項６】 酸窒化シリコンは、Ｏ／ＳｉおよびＮ／
Ｓｉを有し、０．７８＜Ｏ／Ｓｉ＜０．４７、かつ、
０．２２＜Ｎ／Ｓｉ＜０．５３の組成範囲であることを
特徴とする請求項１ないし５いずれか記載のアレイ基
板。 - 【請求項７】 酸窒化シリコンは、基板温度が１８０℃
ないし３３０℃でプラズマＣＶＤにより形成されること
を特徴とする請求項１ないし６いずれか記載のアレイ基
板。 - 【請求項８】 酸窒化シリコンは、基板温度が２７０℃
以下でスパッタリングにより形成されることを特徴とす
る請求項１ないし６いずれか記載のアレイ基板。 - 【請求項９】 請求項１ないし８いずれか記載のアレイ
基板と、 このアレイ基板に対向して設けられた対向基板と、 前記アレイ基板および対向基板間に挟持された液晶とを
具備したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19501296A JPH1039334A (ja) | 1996-07-24 | 1996-07-24 | アレイ基板および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19501296A JPH1039334A (ja) | 1996-07-24 | 1996-07-24 | アレイ基板および液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1039334A true JPH1039334A (ja) | 1998-02-13 |
Family
ID=16334072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19501296A Pending JPH1039334A (ja) | 1996-07-24 | 1996-07-24 | アレイ基板および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1039334A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243204A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及びその液晶表示装置 |
| JP2001356711A (ja) * | 2000-06-13 | 2001-12-26 | Sony Corp | 表示装置 |
| KR100371795B1 (ko) * | 1999-04-20 | 2003-02-11 | 닛뽄덴끼 가부시끼가이샤 | 액정 표시장치 및 박막 트랜지스터 패널의 제조방법 |
| JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2005165047A (ja) * | 2003-12-03 | 2005-06-23 | Nec Corp | 電気光学装置及び投射型表示装置 |
| US6911688B2 (en) | 2002-04-15 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP2007102181A (ja) * | 2005-09-09 | 2007-04-19 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器 |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| KR100838504B1 (ko) * | 2000-11-10 | 2008-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| US7450201B2 (en) * | 2004-06-14 | 2008-11-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabrication thereof |
| KR100336889B1 (ko) * | 1998-10-27 | 2008-11-28 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시장치 |
| JP2011043833A (ja) * | 1999-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器、及び携帯型情報端末 |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
-
1996
- 1996-07-24 JP JP19501296A patent/JPH1039334A/ja active Pending
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243204A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及びその液晶表示装置 |
| KR100336889B1 (ko) * | 1998-10-27 | 2008-11-28 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시장치 |
| KR100371795B1 (ko) * | 1999-04-20 | 2003-02-11 | 닛뽄덴끼 가부시끼가이샤 | 액정 표시장치 및 박막 트랜지스터 패널의 제조방법 |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2013243372A (ja) * | 1999-07-22 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | コンタクト構造 |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2011043833A (ja) * | 1999-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器、及び携帯型情報端末 |
| JP2001356711A (ja) * | 2000-06-13 | 2001-12-26 | Sony Corp | 表示装置 |
| US7633223B2 (en) | 2000-11-10 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Organic light emitting device provided with drying agent at side surfaces of a sealing member |
| KR100838504B1 (ko) * | 2000-11-10 | 2008-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| KR100868667B1 (ko) * | 2000-11-10 | 2008-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US6911688B2 (en) | 2002-04-15 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US7148510B2 (en) | 2002-04-15 | 2006-12-12 | Semiconductor Energy Laboratory Co. Ltd. | Electronic apparatus having a protective circuit |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7554116B2 (en) | 2002-05-13 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US7723179B2 (en) | 2002-05-15 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| JP2020177240A (ja) * | 2002-05-17 | 2020-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2022037166A (ja) * | 2002-05-17 | 2022-03-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2014041386A (ja) * | 2002-05-17 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2019091085A (ja) * | 2002-05-17 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2020060767A (ja) * | 2002-05-17 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2017173838A (ja) * | 2002-05-17 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2005165047A (ja) * | 2003-12-03 | 2005-06-23 | Nec Corp | 電気光学装置及び投射型表示装置 |
| US7450201B2 (en) * | 2004-06-14 | 2008-11-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabrication thereof |
| JP2007102181A (ja) * | 2005-09-09 | 2007-04-19 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器 |
| US7456922B2 (en) | 2005-09-09 | 2008-11-25 | Seiko Epson Corporation | Electrooptic device, substrate therefor, method for making the electrooptic device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| US7864256B2 (en) | Liquid crystal display and method of manufacturing thereof | |
| JPH11337976A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 | |
| US20070058097A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| TW201234437A (en) | Semiconductor device and method for manufacturing the same | |
| KR20110051582A (ko) | 액정표시장치 및 그 제조방법 | |
| US20020158994A1 (en) | Manufacturing method of liquid crystal display device | |
| US5978057A (en) | Common line contact of liquid crystal display and method of fabricating the same | |
| US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
| US8174660B2 (en) | Metal line, method of forming the same, and a display using the same | |
| KR101290282B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101399214B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2685086B2 (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH02179615A (ja) | 液晶表示装置 | |
| WO2013008359A1 (ja) | 液晶表示装置およびその製造方法 | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH09199728A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH0569219B2 (ja) | ||
| KR20040095761A (ko) | 액정표시장치의 어레이기판 제조방법 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |