JP2004004757A - 表示装置及びその作製方法 - Google Patents
表示装置及びその作製方法 Download PDFInfo
- Publication number
- JP2004004757A JP2004004757A JP2003109613A JP2003109613A JP2004004757A JP 2004004757 A JP2004004757 A JP 2004004757A JP 2003109613 A JP2003109613 A JP 2003109613A JP 2003109613 A JP2003109613 A JP 2003109613A JP 2004004757 A JP2004004757 A JP 2004004757A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- active layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000011347 resin Substances 0.000 claims abstract description 100
- 229920005989 resin Polymers 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 claims description 65
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 35
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims 5
- 239000010410 layer Substances 0.000 abstract description 40
- 239000011229 interlayer Substances 0.000 abstract description 15
- 238000013461 design Methods 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 483
- 238000002161 passivation Methods 0.000 description 85
- 239000010409 thin film Substances 0.000 description 74
- 239000003990 capacitor Substances 0.000 description 43
- 239000000463 material Substances 0.000 description 32
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 25
- 238000003860 storage Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 8
- 229910052744 lithium Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000002985 plastic film Substances 0.000 description 4
- 229920006255 plastic film Polymers 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004042 decolorization Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- NLSXASIDNWDYMI-UHFFFAOYSA-N triphenylsilanol Chemical group C=1C=CC=CC=1[Si](C=1C=CC=CC=1)(O)C1=CC=CC=C1 NLSXASIDNWDYMI-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させる。
【解決手段】基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、前記半導体素子は、層間絶縁膜として感光性有機樹脂膜を有し、該感光性有機樹脂膜に設けられた第１開口部の内壁面が第２窒化絶縁膜に覆われ、かつ、該第１開口部の内側に無機絶縁膜に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記半導体と前記配線が接続されており、前記画素電極は、前記活性層よりも下層に設けられていることを特徴とする。
【選択図】 図１
【解決手段】基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、前記半導体素子は、層間絶縁膜として感光性有機樹脂膜を有し、該感光性有機樹脂膜に設けられた第１開口部の内壁面が第２窒化絶縁膜に覆われ、かつ、該第１開口部の内側に無機絶縁膜に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記半導体と前記配線が接続されており、前記画素電極は、前記活性層よりも下層に設けられていることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子（代表的にはトランジスタ）及びその作製方法に関するものであり、特に薄膜トランジスタをデバイスとして用いた表示装置の技術分野に属する。即ち、液晶表示装置もしくはエレクトロルミネセンス表示装置等に代表される表示装置に係る技術分野又はＣＭＯＳセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【０００２】
【従来の技術】
近年、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を集積化してなる液晶表示装置やエレクトロルミネセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に液晶素子やエレクトロルミネセンス（以下、単にＥＬと略す。）素子を形成して表示装置として機能させることを特徴とした半導体装置の一つである。
【０００３】
薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子やＥＬ素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行われている。表示装置の表示部に設けられた各画素は、その内側に画素電極を有し、この画素電極が、前掲の平坦化用有機樹脂膜に設けられたコンタクトホールを介して薄膜トランジスタに接続された構成をなしている。このような技術は、特許文献１及び特許文献２に記載されている。
【０００４】
【特許文献１】
特開平１０−５６１８２号公報
【特許文献２】
特開平１０−６８９７２号公報
【０００５】
しかしながら、本出願人の研究により以下の事実が判明した。即ち、層間絶縁膜として樹脂膜を用い、ドライエッチング技術を用いてコンタクトホールを形成した場合、完成した薄膜トランジスタのしきい値電圧（Ｖｔｈ）が大きくばらついてしまうのである。例えば、図４に示すデータは、ＳＯＩ基板上に形成した薄膜トランジスタのしきい値電圧のばらつきについて、調べた結果である。図中の黒丸印は、層間絶縁膜として窒化シリコン膜（ＳｉＮ）とアクリル膜の積層構造を用いた場合、また図中の白抜き三角印は、層間絶縁膜として窒化酸化シリコン膜（ＳｉＮＯ）と酸化窒化シリコン膜（ＳｉＯＮ）の積層構造を用いた場合を示している。また、いずれの場合もコンタクトホールの開口にはドライエッチング技術を用いている。なお、「ＳｉＮＯ」と「ＳｉＯＮ」の表記の違いは、前者は酸素よりも窒素を多く含み、後者は窒素よりも酸素を多く含むという意味で使い分けている。
【０００６】
図６のデータは、しきい値電圧のばらつきを統計処理により評価したグラフであり、横軸にチャネル長（キャリア移動の長さ）、縦軸にＶｔｈばらつきを表している。近年、統計処理として「四分位偏差」というものが知られている。四分位偏差とは、正規確率グラフにおいて、２５％の値と７５％の値の差であり、異常値に影響されない統計処理として注目されている。本出願人は、この四分位偏差（２５％分位偏差ともいう。）を元に、１６％の値と８４％の値の差を１６％分位偏差と定義し、その値を「Ｖｔｈばらつき」として縦軸にプロットしている。なお、１６％分位偏差は、正規確率分布で言う±σに相当するため、それぞれ係数をかけて±３σと見なせる値としたものをデータプロットに用いている。同データを見る限り、層間絶縁膜にアクリル膜を用いたものは、ばらつきがｎチャネル型ＴＦＴで約４倍、ｐチャネル型ＴＦＴで約２倍の差が出ており、明らかにアクリル膜を用いた方がばらつきが大きい。本出願人は、ドライエッチング時のプラズマダメージがアクリル膜に電荷を捕獲させ、その結果としてしきい値電圧がばらつく要因となっているのではないかと推測している。
【０００７】
【発明が解決しようとする課題】
本発明は、前掲の問題に鑑みてなされたものであり、有機樹脂膜を層間絶縁膜として用いた表示装置の作製にあたって、薄膜トランジスタをそのしきい値電圧をばらつかせることなく作製する技術を提供し、表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させることを第１の課題とする。さらに、当該技術の工程数を削減する上で好適な作製プロセスを提供することにより、表示装置、特に発光装置の製造コストの低減を図ることを第２の課題とする。
【０００８】
【課題を解決するための手段】
本発明は、以下の手段により前掲の第１の課題を解決することを特徴とするものである。即ち、有機樹脂膜として感光性有機樹脂膜（好ましくは感光性アクリル膜、特にポジ型感光性アクリル膜が望ましい。）を用い、当該感光性有機樹脂膜に第１の開口を形成した後、該第１の開口を覆う窒化絶縁膜を形成し、改めてフォトレジスト等を用いて窒化絶縁膜に第２の開口を形成し、有機樹脂膜を挟んで存在する上部電極と下部電極とを電気的に接続することを特徴とする。
【０００９】
前掲の第１の課題を解決するための手段（以下、本発明１という。）について、図３を用いて説明する。図３（Ａ）において、１０１は基板、１０２は下地膜、１０３はソース領域、１０４はドレイン領域、１０５はチャネル形成領域であり、これらは下地膜１０２上に設けられた半導体膜を用いて構成されている。また、１０６はゲート絶縁膜、１０７はゲート電極、１０８は第１パッシベーション膜である。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【００１０】
次に、本発明１に係る薄膜トランジスタは、無機絶縁膜である第１パッシベーション膜１０８上に層間絶縁膜１０９として感光性有機樹脂膜、特にポジ型の感光性アクリル膜を用いる点に第１の特徴がある。感光性有機樹脂膜１０９の膜厚は、１〜４μｍ（好ましくは１．５〜３μｍ）の範囲で選択すれば良い。そして、感光性有機樹脂膜１０９には第１開口部（直径φ１で表される。）１１０が設けられ、感光性有機樹脂膜１０９の上面及び前記第１開口部１１０の内壁面を覆うように無機絶縁膜である第２パッシベーション膜１１１が設けられている点が第２の特徴と言える。さらに、第２パッシベーション膜１１１は、前記第１開口部１１０の底面において、第２開口部（直径φ２で表される。）１１２を有しており、この第２開口部１１２と同じ径で前記第１パッシベーション膜１０８及びゲート絶縁膜１０６にも開口部が形成されている点が第３の特徴である。即ち、第１開口部１１０の内側にゲート絶縁膜１０６、第１パッシベーション膜１０８及び第２パッシベーション膜１１１を含む積層体に設けられた第２開口部を有する点に特徴がある。また、ソース電極１１３は、第１開口部１１０及び第２開口部１１２を介してソース領域１０３に接続され、ドレイン電極１１４は同様にドレイン領域１０４に接続される。
【００１１】
なお、第１パッシベーション膜１０８及び第２パッシベーション膜１１１としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ１は、２〜１０μｍ（好ましくは３〜５μｍ）とし、直径φ２は、１〜５μｍ（好ましくは２〜３μｍ）とすれば良い。但し、フォトリソグラフィ工程の精度によっても開口部の直径のデザインルールは変わるため、これらの数値範囲に限定する必要はない。即ち、いずれにしてもφ１＞φ２の関係を満たせば良いのである。
【００１２】
ここで点線で囲まれた領域１１５の部分についての拡大図を図３（Ｂ）に示す。図３（Ｂ）は、第１開口部１１０及び第２開口部１１２の一部を示している。第１開口部１１０は、その内壁面がなだらかな曲面を形成しており、連続的に変化する曲率半径を有する。例えば、順番に３点の曲率半径Ｒ１、Ｒ２、Ｒ３に注目した時、それぞれの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となっており、その数値は３〜３０μｍ（代表的には１０〜１５μｍ）となっている。また、第１開口部１１０の底面において、感光性有機樹脂膜１０９と第１パッシベーション膜１０８のなす角（接触角θ）は、３０°＜θ＜６５°（代表的には４０°＜θ＜５０°）の範囲に収まるようにする。
【００１３】
このとき、図３（Ｂ）において、１１６で示される部分では、第１パッシベーション膜１０８と第２パッシベーション膜１１１が密着し、感光性有機樹脂膜１０９を封止した状態を構成している。このとき、密着した領域、即ち第１パッシベーション膜１０８と第２パッシベーション膜１１１が接する領域の長さは、０．３〜３μｍ（好ましくは１〜２μｍ）もあれば良いが、基本的には、第１開口部１１０の半径が第２開口部１１２の半径よりも０．３〜３μｍだけ大きければ良い。
【００１４】
本発明１で用いる感光性有機樹脂膜（ここではポジ型の感光性アクリル膜）は、薄膜トランジスタの形成中及び形成後においてもガス成分を発生させることがあるため、密着性の良い無機絶縁膜同士（特に、バリア性の高い窒化シリコン膜もしくは窒化酸化シリコン膜が好適である。）で封止しておくことは、薄膜トランジスタの上に形成する液晶素子やＥＬ素子の劣化を防ぐという意味においても非常に重要である。
【００１５】
また、図３（Ｂ）に示す接触角（θ）が小さくなると、第１開口部１１０の内壁面の傾斜がなだらかなものとなるため、図３（Ａ）において、ゲート電極１０７の上端部（角）と第１開口部１１０の内壁面との間の距離が短くなるように思われるが、実際にゲート電極１０７と配線１１３との間には、第１パッシベーション膜１０８、感光性有機樹脂膜１０９及び第２パッシベーション膜１１１の３層の絶縁膜が存在するため、短絡等の問題は起こり得ない。
【００１６】
次に、図３に示した構造を有する薄膜トランジスタの作製方法について、図４を用いて説明する。まず、図４（Ａ）について説明する。基板１０１上に、下地膜１０２を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜１０６を形成し、ゲート電極１０７を形成し、ゲート電極１０７をマスクに用いて自己整合的にソース領域１０３及びドレイン領域１０４を形成する。このとき、同時にチャネル形成領域１０５が画定する。ソース領域１０３及びドレイン領域１０４を形成したら、加熱処理によりソース領域１０３及びドレイン領域１０４を活性化し、さらに第１パッシベーション膜１０８を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。次に、層間絶縁膜１０９として、感光性有機樹脂膜、ここではポジ型の感光性アクリル膜を形成する。
【００１７】
次に、図４（Ｂ）について説明する。感光性有機樹脂膜１０９を形成したら、フォトリソグラフィ工程による露光処理を行い、感光性有機樹脂膜１０９をエッチングし、第１開口部１１０を形成する。これは感光性有機樹脂膜だから可能な技術であり、また、エッチング自体は現像液によるウェットエッチングであるため、前掲のプラズマダメージの如き問題は発生しないという効果が得られる。現像液によるエッチング後は、感光性有機樹脂膜１０９の脱色処理を行う。脱色処理は、露光に用いた光よりも強い光をパターン全体に照射して行えば良い。なお、脱色処理は、露光直後、即ち焼成処理の前に行う必要がある。焼成後は、感光性有機樹脂膜１０９の架橋が完了してしまうため、光照射による脱色が不可能だからである。
【００１８】
また、第１開口部１１０の断面形状は、図３（Ｂ）のようになり、非常になだらかな内壁面を有する。そのため、後に形成される電極の被覆率（カバレッジ）が極めて良好なものとなる。なお、エッチング後の焼成工程においては、樹脂中への水分や酸素の吸着もしくは吸収を防ぐため、不活性雰囲気（窒素雰囲気、希ガス雰囲気もしくは水素雰囲気）で加熱することが望ましい。このとき、昇温から降温に至るまで徹底して不活性雰囲気としておくことにより、水分及び酸素の吸着（もしくは吸収）量を１０ｐｐｍ以下（好ましくは１ｐｐｍ以下）に抑えることが望ましい。
【００１９】
次に、図４（Ｃ）について説明する。第１開口部１１０を形成したら、感光性有機樹脂膜１０９の上面及び第１開口部１１０の内壁面を覆うように第２パッシベーション膜１１１を形成する。第２パッシベーション膜１１１は、第１パッシベーション膜１０８と同一の材料としても良い。第２パッシベーション膜１１１の形成は、高周波放電によるスパッタ法を用いることが好ましい。条件としては、シリコンターゲットを用い、スパッタガスとして窒素ガスを用いれば良い。圧力は適宜設定すれば良いが、０．５〜１．０Ｐａ、放電電力は２．５〜３．５ＫＷ、成膜温度は室温（２５℃）から２５０℃の範囲内とすれば良い。そして、第２パッシベーション膜１１１を形成したら、フォトレジスト２０１を形成する。このフォトレジスト２０１は、第２パッシベーション膜１１１に対して第２開口部１１２を形成するためのマスクである。
【００２０】
次に、図４（Ｄ）について説明する。フォトレジスト２０１を形成したら、エッチング処理を行って第２パッシベーション膜１１１、第１パッシベーション膜１０８及びゲート絶縁膜１０６を順次エッチングし、第２開口部１１２を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第２開口部１１２の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、ここでドライエッチング処理を行っても感光性有機樹脂膜１０９がプラズマに直接曝されることがない。このように、感光性有機樹脂膜に設けられた開口部の内壁面を窒化シリコン膜等の窒化絶縁膜で保護しながら、その開口部の底面にさらに径の小さな開口部を設ける点が本発明１の特徴の一つと言える。
【００２１】
また、ドライエッチング処理により第２開口部１１２を形成する際、ゲート絶縁膜１０６及び第１パッシベーション膜１０８をエッチングすることになるが、このエッチングは無機絶縁膜の組み合わせによって生産性を高めることが可能である。即ち、第１パッシベーション膜１０８として窒化シリコン膜を用い、ゲート絶縁膜１０６として酸化窒化シリコン膜を用いれば、第１パッシベーション膜１０８のエッチングの際にはゲート絶縁膜１０６をエッチングストッパーとして機能させ、ゲート絶縁膜１０６のエッチングの際にはソース領域（シリコン膜）１０３をエッチングストッパーとして機能させることができる。
【００２２】
例えば、ゲート絶縁膜１０６に酸化窒化シリコン膜、第１パッシベーション膜１０８に窒化シリコン膜を用いた場合を考える。第１パッシベーション膜１０８として機能する窒化シリコン膜は、四フッ化炭素（ＣＦ４）ガス、ヘリウム（Ｈｅ）ガス及び酸素（Ｏ２）ガスを用いてエッチングできるが、これらのガスはシリコン膜もエッチングしてしまう。しかしながら、下地のゲート絶縁膜１０６として機能する酸化窒化シリコン膜がエッチングストッパーとして働くため、ソース領域１０３として機能するシリコン膜を消失させてしまうことはない。また、ゲート絶縁膜（ここでは酸化窒化シリコン膜）１０６は、三フッ化炭化水素（ＣＨＦ３）ガスを用いることでエッチングでき、かつ、シリコン膜を殆どエッチングしないので、ソース領域１０３をエッチングストッパーとして機能させることが可能となる。
【００２３】
次に、図４（Ｅ）について説明する。第２開口部１１２を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極１１３及びドレイン電極１１４を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜（合金を含む。）、アルミニウム膜（合金を含む。）もしくはこれらの積層膜を用いれば良い。
【００２４】
以上のようにして、図３（Ａ）、（Ｂ）で説明した構造の薄膜トランジスタを得ることができる。こうして得た薄膜トランジスタは、感光性有機樹脂膜を有すると共に、当該感光性有機樹脂膜が平坦化膜としても機能する。また、この感光性有機樹脂膜が窒化絶縁膜（代表的には、窒化シリコン膜もしくは窒化酸化シリコン膜）に封止されているため、脱ガスによる問題も生じない。
【００２５】
ここで、感光性有機樹脂膜１０９として、特にポジ型の感光性アクリル膜が好ましいとした理由について以下に説明する。
【００２６】
まず、図５（Ａ））に示す写真は、非感光性アクリル膜（膜厚：約１．３μｍ）に対してドライエッチング処理を施してパターン化した状態の断面ＳＥＭ（走査型電子顕微鏡）写真であり、図５（Ｂ）はその模式図である。従来のように非感光性アクリル膜に対してドライエッチング処理を施した場合、パターン上部に曲面は殆ど形成されず、実質的に曲率半径（Ｒ）のない上端部となる。また、パターンの下部は、テーパー角（接触角）が約６３°となっているが、この下端部においても曲面は観察されない。
【００２７】
次に、図７（Ａ）に示す写真は、ポジ型感光性アクリル膜（膜厚：約２．０μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図７（Ｂ）はその模式図である。ポジ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後において非常になだらかな曲面を有し、連続的に曲率半径（Ｒ）が変化している。また、接触角も約３２〜３３°と小さな値が得られている。即ち、図３（Ｂ）に示した形状そのままであり、本発明の薄膜トランジスタ及び表示装置を作製するにあたって、非常に有用な形状と言える。勿論、接触角の値はエッチング条件や膜厚等によって変わるが、前掲のように３０°＜θ＜６５°を満たせば良い。
【００２８】
次に、図８（Ａ）に示す写真は、ネガ型感光性アクリル膜（膜厚：約１．４μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図８（Ｂ）はその模式図である。ネガ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後においてなだらかなＳ字状の曲面を形成し、パターン上端部においてはある曲率半径（Ｒ）をもって湾曲している。また、接触角は約４７°という値が得られている。この場合、図８（Ｂ）のＷで表すテール（裾）の部分の長さが問題となる。特に、微細加工の必要なコンタクトホール（開口部）においては、このテール部分が長くなってしまうと、コンタクトホール内で下層の電極もしくは配線が露出しない状況が発生する恐れがあり、接触不良による断線が懸念される。ただし、このテール部分の長さ（Ｗ）が１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば、そのような断線の可能性は低くなる。
【００２９】
次に、図９（Ａ）に示す写真は、ポジ型感光性ポリイミド膜（膜厚：約１．５μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図９（Ｂ）はその模式図である。ポジ型感光性ポリイミド膜の断面形状については、現像液によるエッチング処理後において若干のテール部分（長さＷで表される。）と湾曲した上端部を有しているが、その曲率半径（Ｒ）は小さい。
【００３０】
以上の断面形状を観察してみると、次のような考察をすることができる。コンタクトホール（開口部）形成後、電極もしくは配線となる金属膜を成膜する際、スパッタ法、蒸着法もしくはＣＶＤ法等が用いられる。薄膜を構成する材料分子は、被形成面に付着すると安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった形状（凸部となる形状）の部分に集まりやすいことが知られている。この傾向は、特に蒸着法において顕著である。そのため、開口部の断面形状が図５（Ａ）に示したような形状であると、開口部の縁に材料分子が集中してしまうため、その部分だけ局部的に膜厚が厚くなり、ひさし状の凸部を形成してしまう。これが後に断線（段切れ）等の不良の原因となるため、好ましいものではない。従って、図５（Ａ）に示した非感光性アクリル膜及び図９（Ａ）に示したポジ型感光性ポリイミド膜は、被覆率（カバレッジ）の観点から不利な材料と言える。
【００３１】
また、前掲の図８（Ａ）、図９（Ａ）ように、コンタクトホールの下端部においてテール部分が形成されるような形状は、場合によってはテール部分がコンタクトホールの底面を覆ってしまい、接触不良を招く恐れがあるため、接触性の観点から不利な材料と言える。勿論、テール部分の長さが１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば問題はない。
【００３２】
以上の点より、本発明を実施するには図７（Ａ）に示した形状をなすポジ型感光性アクリル膜が最も好適と言える。即ち、ポジ型感光性アクリル膜を用いれば、コンタクトホールの上端部において非常になだらかな曲面を有するため被覆率は全く問題なく、また、コンタクトホールの下端部においては、テール部分を形成せずに３０°＜θ＜６５°を満たす接触角をもって確実のコンタクトホールの底面が画定しているため、接触不良の問題も生じない。本出願人は、以上の理由により、本発明を実施するにあたって、特に有機樹脂からなる層間絶縁膜としては、ポジ型感光性アクリル膜が最も好ましい材料であると考えている。
【００３３】
以上のように、有機樹脂膜を層間絶縁膜として用いた薄膜トランジスタを作製するにあたって、層間絶縁膜として感光性有機樹脂膜を用い、かつ、図３に示すコンタクト構造とすることにより、薄膜トランジスタをしきい値電圧をばらつかせることなく作製することが可能となり、薄膜トランジスタのみならずそれを用いた表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成することができる。
【００３４】
さらに、図１を用いて説明する。図１に示すのは、本発明１を実施する上で好適な作製プロセスにより作製された発光装置（具体的には、ＥＬ表示装置）である。
【００３５】
図１において、図１（Ａ）は、発光装置の一画素における上面図（ただし、画素電極を形成したところまで。）であり、図１（Ｂ）はその回路図であり、図１（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面である。
【００３６】
図１（Ａ）、（Ｂ）に示すように、発光装置の表示部は、ゲート配線９５１、データ配線９５２及び電源配線（定電圧もしくは定電流を供給する配線）９５３で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという。）９５４、ＥＬ素子を発光させるための電流もしくは電圧を供給する手段として機能するＴＦＴ（以下、駆動用ＴＦＴという。）９５５、容量部９５６及びＥＬ素子９５７が設けられている。ＥＬ素子９５７は、ここでは図示されていなが、画素電極９５８の上方にＥＬ層を設けることにより形成することができる。
【００３７】
なお、本実施の形態において、スイッチング用ＴＦＴ９５４として、マルチゲート構造のｎチャネル型ＴＦＴを用い、駆動用ＴＦＴ９５５として、ｐチャネル型ＴＦＴを用いているが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対しても実施することができる。
【００３８】
図１（Ｃ）の断面図には、ｎチャネル型ＴＦＴ９５４及び容量部９５６が示されている。９００は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、９０１は第１下地膜としての窒化酸化シリコン膜、９０２は第２下地膜としての酸化窒化シリコン膜である。勿論、これらの材料に限定する必要はない。また、第１下地膜９０１、第２下地膜９０２は薄膜トランジスタなどの有する活性層よりも下層に形成されていればよいので、必ずしも画素電極よりも下層に設ける必要はない。第１下地膜または第２下地膜を画素電極よりも上層に形成し、画素部上は下地膜も含めて開口してもよい。
【００３９】
第２下地膜９０２の上には、予め酸化物導電膜をパターニングして形成した画素電極９５８を形成しておく。この点が最も重要な特徴である。画素電極９５８を薄膜トランジスタ形成前（即ち、活性層よりも下層）に予め設けておくことにより、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合に問題となる、画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないため、薄膜トランジスタの動作性能の安定性の向上を図ることが可能である。また、画素電極の下層には下地膜１及び下地膜２のみしか存在しないため、より平坦な状態での研磨が可能となる。なお、画素電極９５８として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極９５８の上に第３下地膜としての酸化窒化シリコン膜９０３を設ける点にも特徴があり、後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましい。そういう意味において、第３下地膜９０３の代わりに、酸化シリコン膜としても良い。
【００４０】
以上のように、第１下地膜９０１、第２下地膜９０２及び第３下地膜９０３の積層体をもって下地膜となし、画素電極９５８はこの積層体である下地膜に覆われた状態（埋め込まれた状態）で設けられる。
【００４１】
さらに、酸化シリコン膜９０３の上には、ｎチャネル型ＴＦＴ９５１の活性層が設けられ、該活性層は、ソース領域９０４、ドレイン領域９０５、ＬＤＤ領域９０６ａ〜９０６ｄ及びチャネル形成領域９０７ａ、９０７ｂを有し、ソース領域９０４とドレイン領域９０５の間に、二つのチャネル形成領域及び四つのＬＤＤ領域を有している。このとき、活性層を構成する半導体膜は、公知の技術で形成することができるが、予め形成してある酸化物導電膜に悪影響を与えない温度範囲で形成することが好ましい。代表的には、レーザー結晶化技術もしくはニッケルを用いた結晶化技術等の低温プロセスを用いることが好ましい。
【００４２】
また、ｎチャネル型ＴＦＴ９５４の活性層は、ゲート絶縁膜９０８に覆われ、その上にゲート電極９０９ａ、９０９ｂ及びゲート電極９１０ａ、９１０ｂが設けられている。ゲート絶縁膜９０８は、本発明２では酸化窒化シリコン膜を用いるが、比誘電率の高い窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるため、集積度の向上に有効である。
【００４３】
また、ゲート電極９０９ａ及び９１０ａとしては、窒化タンタル膜を用い、ゲート電極９０９ｂ及び９１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図１（Ｂ）に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報を参照すれば良い。
【００４４】
また、ゲート電極を覆う第１パッシベーション膜９１１として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜９１２（本発明２ではポジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜９１１には第１開口部（図１参照）を覆うように第２パッシベーション膜９１３が設けられ、第１開口部の底面において第２開口部（図１参照）が設けられる。本発明２では、第２パッシベーション膜９１３として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【００４５】
また、データ配線９５２は、第１開口部を介してソース領域９０４に接続され、接続配線９１５は、第２開口部を介してドレイン領域９０５に接続される。接続配線９１５は、駆動用ＴＦＴ９５４のゲートに接続される配線である。これらデータ配線９５２及び接続配線９１５は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【００４６】
また、９１６は駆動用ＴＦＴ９５５のソース領域であり、電源配線９５３が接続される。この接続に係るコンタクト部は、本発明１の実施により第１開口部及び第２開口部が形成されている。さらに電源配線９５３は、駆動用ＴＦＴ９５５のゲート配線９１７に第１パッシベーション膜９１１及び第２パッシベーション膜９１３を介して対向すると共に保持容量９５６ａを形成している。さらに、ゲート配線９１７は、半導体膜９１８にゲート絶縁膜９０８を介して対向すると共に保持容量９５６ｂを形成している。この半導体膜９１８は、電源配線９５３が半導体膜９１９に接続されているため、そこから電荷を供給されて電極として機能する。このように、容量部９５６は、保持容量９５６ａ及び９５６ｂを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量９５６ａは、誘電体として比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。また、保持容量９５６ａの誘電体は、第１パッシベーション膜９１１及び第２パッシベーション膜９１３の積層構造からなるため、ピンホールの発生確率が極めて低く、信頼性の高い容量を形成することができる。
【００４７】
本発明１を実施する場合、従来に比べて第２開口部を形成するためにフォトリソグラフィ工程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、本実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発明１の大きな特徴の一つである。このような特徴は、マスク増加のデメリットを補って余りあるものであり、結果的に産業の発達に大きく寄与するものである。例えば、高精細な画像表示を得るためには、表示部において各画素の面積に対する保持容量の相対的な占有面積を減らし開口率を向上させることが必要であるが、そのためには保持容量の増加は極めて有用である。
【００４８】
また、図１（Ｄ）において、９２０は駆動用ＴＦＴ９５５のドレイン領域であり、ドレイン配線９２１に接続される。そして、ドレイン配線９２１は、画素電極９５８上に設けられた第１開口部９２２及び第２開口部９２３を介して画素電極９５８に接続されて画素を構成する。このとき、第２開口部９２３を形成する際、第２パッシベーション膜９１３、第１パッシベーション膜９１１、ゲート絶縁膜９０８とエッチングした後、さらに続けて酸化シリコン膜９０３をもエッチングして第２開口部９２３を形成することになる。即ち、酸化シリコン膜９０３をエッチングしている間、ソース領域９０４、ドレイン領域９０５及びドレイン領域９２０などの半導体膜がエッチングされないようにする必要がある。そのため、前述のように、ゲート絶縁膜９０８と同一材料である酸化窒化シリコン膜９０３を選択したのである。
【００４９】
以上の画素構成を有する発光装置において、実際にＥＬ素子まで形成した例を図２に示す。なお、図２中で図１と同じ部分は図１と同じ数字で表されているものとする。図２（Ａ）は、図１（Ｄ）に示した断面に相当する図面であり、画素電極９５８上に、ＥＬ素子９５７を形成した状態を示している。なお、図２（Ａ）の構造とした場合、画素電極９５８はＥＬ素子９５７の陽極に相当する。また、本明細書において、ＥＬ素子とは、陰極及び陽極の間にＥＬ層を設け、該ＥＬ層に電圧を印加するもしくは電流を注入することにより発光させる素子を指す。
【００５０】
この画素電極９５８の端部及び基板上に形成された薄膜トランジスタは、感光性有機樹脂膜９６１で覆われる。画素電極９５８の端部にＥＬ層が設けられると段切れ等による陽極と陰極の短絡が問題となったり、電界集中による優先的なＥＬ層の劣化が懸念されるため、画素電極９５８の端部を絶縁膜（第１の感光性有機樹脂膜９１２）で保護することは有用な意味を有する。また、感光性有機樹脂膜９６１は各画素を縁取るように格子状に設けられるか、又は行単位もしくは列単位でストライプ状に設けられる。本発明の構造の発光装置は、画素電極９５８が予め形成されてあるため、画素電極の端部の保護機能を有する。
【００５１】
なお、図２に示す構造の発光装置では、感光性有機樹脂膜（第２の感光性有機樹脂膜）９６１として、前掲の層間絶縁膜として用いた感光性有機樹脂膜（第１の感光性有機樹脂膜）９１２と同一の材料（本発明２ではポジ型感光性アクリル膜）を用いているため、生産設備を最小限に抑えることができる。また、図示しないが、図８に示したＳ字状の断面形状となるネガ型感光性アクリル膜を用いても良い。勿論、このとき開口部の上端部及び下端部における曲率半径は、３〜３０μｍ（代表的には１０〜１５μｍ）とすることが望ましい。また、その場合は、Ｗで示されるテール部分の長さを極力短くしないと開口率が低下してしまうため好ましくない。また、公知のレジスト材料（クロモフォアを含む高分子材料）を用いることも可能である。
【００５２】
また、感光性有機樹脂膜９６１の表面は、第３パッシベーション膜９６２としての窒化絶縁膜で覆われており、これにより感光性有機樹脂膜９６１からの脱ガスを抑制することができる。また、画素電極９５８上において、第３パッシベーション膜９６２はエッチングされて開口部が設けられており、該開口部において、ＥＬ層９６３と画素電極９５８が接する。ＥＬ層９６３は、発光層、電荷注入層もしくは電荷輸送層といった薄膜を積層して構成することが一般的であるが、発光が確認されているあらゆる構造及び材料を用いることができる。例えば、電子輸送層もしくはホールブロッキング層としてシリコンを含む有機系材料であるＳＡｌｑ（Ａｌｑ３の３つの配位子の１つをトリフェニルシラノール構造で置換したもの）を用いることも可能である。
【００５３】
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造としても良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
【００５４】
また、ＥＬ層９６３の上には、陰極９６４が設けられ、さらにその上には最終的に第４パッシベーション膜９６５としての窒化絶縁膜が設けられている。陰極９６４は、周期表の１族もしくは２族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに０．２〜１．５ｗｔ％（好ましくは０．５〜１．０ｗｔ％）のリチウムを添加した金属膜が電荷注入性その他の点で好適である。なお、リチウムは拡散することによってＴＦＴの動作に害を及ぼすことが懸念されるが、本実施の形態は、第１パッシベーション９１１、第２パッシベーション膜９１３及び第３パッシベーション膜９６２で完全に保護されているため、リチウムの拡散は気にする必要がない。
【００５５】
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロッキング効果を示すデータを図１７に示す。図１７（Ａ）は、高周波放電によるスパッタ法で形成した窒化シリコン膜（ＲＦ−ＳＰ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。なお、「Ｌｉ−ｄｉｐ」とは、窒化シリコン膜上にリチウムを含む溶液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたことを意味する。この高周波放電によるスパッタ法で形成した窒化シリコン膜は、半径１２ｉｎｃｈの円型Ｓｉターゲットを用い、ガス流量比をＮ２：Ａｒ＝２０：２０（ｓｃｃｍ）、成膜ガス圧力を０．８Ｐａ、成膜電力を高周波電力で３ｋＷ、基板温度を２００℃の条件にて成膜したものである。高周波放電によるスパッタ法で形成した窒化シリコン膜の組成をＳＩＭＳで測定した結果を図２０及び表１に示す。図２０及び表１から、窒化シリコン膜中には、水素が５×１０２０、炭素が４×１０１９、酸素が２×１０２１、アルゴンが３×１０２０ａｔｏｍｓ／ｃｍ３含まれることがわかる。
【００５６】
【表１】
【００５７】
また、図１７（Ｂ）は、比較のためプラズマＣＶＤ法で形成した窒化シリコン膜（ＣＶＤ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。プラズマＣＶＤ法で形成した窒化シリコン膜は、ガス流量をＳｉＨ４：ＮＨ３：Ｎ２：Ｈ２＝３０：２４０：３００：６０（ｓｃｃｍ）、圧力を１５９Ｐａ、周波数を１３．５６ＭＨｚ、電力を０．３５Ｗ／ｃｍ２、基板温度を３２５℃の条件にて成膜したものである。なお、図１７（Ｂ）のデータは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これら（高周波放電によるスパッタ法で形成した窒化シリコン膜、プラズマＣＶＤ法で形成した窒化シリコン膜）に通常のＢＴ試験を施した（具体的には、１．７ＭＶの電圧印加に加えて±１５０℃で１時間の加熱処理を行った。）結果、図１７（Ａ）に示すように、高周波放電によるスパッタ法で形成した窒化シリコン膜は殆どＣ−Ｖ特性に変化が見られなかったのに比べ、プラズマＣＶＤ法で形成した窒化シリコン膜はＣ−Ｖ特性に大きな変化が見られ、リチウムによる汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを示唆している。
【００５８】
さらに、第２パッシベーション膜９１３もしくは第３パッシベーション膜９６２として窒化絶縁膜を用いることによって放熱効果を期待することができる。例えば、酸化シリコン膜の熱伝導率を１とすれば、窒化シリコン膜では約５、窒化アルミニウム膜では約３５〜１３０というように非常に高い熱伝導率を有するため、ＥＬ素子が発熱した場合においても効果的に放熱が行われ、自己発熱によるＥＬ層９６３の劣化を抑制することが可能である。
【００５９】
なお、第３パッシベーション膜９６２及び第４パッシベーション膜９６５としては、第１パッシベーション膜９１１や第２パッシベーション膜９１３で用いた窒化絶縁膜と同じ材料を用いることが可能である。
【００６０】
図２（Ａ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９５８を透過して基板９０１側から出射される下方出射型となる。下方出射型の場合、本発明は画素電極を薄膜トランジスタの活性層よりも下層に設ける構造であるため、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合と比較してＥＬ層から発する光が通過する層の数は少ない（画素電極、下地膜１、下地膜２及びガラス基板のみを通過する）ため、光の透過率の面で有利である。
【００６１】
次に、図２（Ｂ）は、画素電極９５８の代わりに反射性を有する金属膜９７１とした例であり、反射性を有する金属膜９７１としては、陽極として機能させるために白金（Ｐｔ）や金（Ａｕ）といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜、タングステン膜もしくはシリコン膜といった適当な導電膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。特に、シリコン膜を用いると、薄膜トランジスタの活性層と同時形成が可能であるため好ましい。９７２はＥＬ層であり、図２（Ａ）の場合と同様に、発光が確認されているあらゆる構造及び材料を用いることができる。また、９７３は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために周期表の１族もしくは２族に属する元素を含む金属膜を用いる。さらに、金属膜９７３に積層して酸化物導電膜（代表的にはＩＴＯ膜）９７４を設け、その上に第４パッシベーション膜９７５を設ける。
【００６２】
図２（Ｂ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９７１で反射され、金属膜９７３及び酸化物導電膜９７４等を透過して基板出射される。
【００６３】
図２（Ａ）では、ＥＬ素子から発した光が画素電極９５８を透過して基板９０１から出射される場合（下方出射型）、図２（Ｂ）では、ＥＬ素子から発した光が画素電極９７１で反射され、金属膜９７３及び酸化物導電膜９７４等を透過して出射する場合（上方出射型）を示したが、ＥＬ素子から発した光が上方及び下方の両側から出射するような構造にすることもできる。この場合、例えば、図２（Ｂ）の反射性を有する金属膜９７１を透光性を有する酸化物導電膜（代表的にはＩＴＯ膜）に置きかえて画素電極を形成すればよい。具体的な構造の例を図１９に示す。図１９において、９８１はＩＴＯ膜などの酸化物導電膜で形成された画素電極、９８２はＥＬ層、９８３は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜である。金属膜９８３は、陰極として機能させるために周期表の１族もしくは２族に属する元素を含む金属膜を用いる。さらに、金属膜９８３に積層して酸化物導電膜（代表的にはＩＴＯ膜）９８４を設け、その上に第４パッシベーション膜９８５を設ける。
【００６４】
さらに、前掲の第２の課題を解決するための手段（以下、本発明２という。）について、図２１を用いて以下に説明する。本発明２は、本発明１を実施する上で好適な作製プロセスにより作製された発光装置（具体的には、ＥＬ表示装置）であり、全体として積層数を減らすことにより作成プロセスの低減を図り、結果的に製造コストの低減を図ることを特徴とする発明である。
【００６５】
図２で示した構造では、画素電極が薄膜トランジスタの形成前に予め設けてあるため、画素電極を通常のように薄膜トランジスタよりも上層に設ける場合に必要な平坦化膜（図２においては、感光性有機樹脂膜９６１）を必ずしも設ける必要はない。感光性有機樹脂膜９６１を設けない場合の構造を図２１に示す。図２１（Ａ）は、図２（Ａ）の感光性有機樹脂膜９６１を設けない場合を示し、図２１（Ｂ）は、図２（Ｂ）の感光性有機樹脂膜９６１を設けない場合を示す。図２１（Ａ）において、９９１は第３パッシベーション膜である窒化絶縁膜、９９２は陰極、９９３は第４パッシベーション膜である窒化絶縁膜である。図２１（Ａ）は、感光性有機樹脂膜を設けないことのみが図２（Ａ）と異なる。図２１（Ｂ）において、９９４は第３パッシベーション膜である窒化絶縁膜、９９５は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜、９９６は酸化物導電膜（代表的にはＩＴＯ膜）、９９７は第４パッシベーション膜である窒化絶縁膜である。図２１（Ｂ）は、感光性有機樹脂膜を設けないことのみが図２（Ｂ）と異なる。これらのように感光性有機樹脂膜９６１を設けない場合、マスク数を１枚（感光性有機樹脂膜９６１を形成するためのマスク）減らすことができる、工程数を削減することができるなどのメリットがあり、本発明の第２の課題を解決することができる。もちろん、前述した図２に示す構造における効果、すなわち画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないという効果、より平坦な状態での研磨が可能となる等の効果も生じる。
【００６６】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態では、図３において、第１開口部１１０の形成位置を異なるものとした例について図１０を用いて説明する。なお、図１０（Ａ）、（Ｂ）は、共に第２開口部まで形成した時点における断面構造を表している。また、必要に応じて図３で用いた符号を参考にする。
【００６７】
図１０（Ａ）において、８０１は直径φ１の第１開口部であり、８０２は直径φ２の第２開口部である。図１０（Ａ）の特徴は、第１開口部８０１が、ソース領域１０３の端部からはみ出して設けられている点にある。感光性有機樹脂膜１０９は、第１パッシベーション膜１０８がエッチングストッパーとなってエッチングの進行が止まるため、本実施の形態の如き位置に形成することが可能である。なお、同構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極１０７とのコンタクト部においても同様の構成とすることができる。
【００６８】
また、図１０（Ｂ）において、８０３は直径φ３の第１開口部であり、８０４は直径φ２の第２開口部である。図１０（Ｂ）の特徴も、第１開口部８０３が、ソース領域１０３の側端部からはみ出して設けられている点にある。この場合もまた感光性有機樹脂膜１０９は、第１パッシベーション膜１０８がエッチングストッパーとなってエッチングの進行が止まる。なお、コンタクト構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極１０７とのコンタクト部においても同様の構成とすることができる。
【００６９】
以上のように、層間絶縁膜として用いる感光性有機樹脂膜の下にエッチングストッパーとなり得る無機絶縁膜が存在するため、第１開口部の直径を大きくとっても何ら問題はなく、コンタクトホールを形成する際の設計マージンを広くとることができるという意味で非常に有用である。
【００７０】
〔実施の形態２〕
本実施の形態では、本発明１もしくは本発明２の実施にあたって、薄膜トランジスタとしてボトムゲート型の薄膜トランジスタ（具体的には、逆スタガ型ＴＦＴ）を用いた例、即ち、図１に示した発光装置実施において、スイッチング用ＴＦＴ及び駆動用ＴＦＴとして、逆スタガ型ＴＦＴを用いた例を示す。
【００７１】
本実施の形態について、図１１を用いて説明する。図１１（Ａ）において、３０１は基板、３０２はゲート電極、３０３はゲート絶縁膜、３０４はソース領域、３０５はドレイン領域、３０６ａ、３０６ｂはＬＤＤ領域、３０７はチャネル形成領域であり、これらはゲート電極３０２を覆って設けられたゲート絶縁膜３０３上に設けられた半導体膜を用いて構成されている。また、３０８、３０９は無機絶縁膜であり、本実施の形態では、３０８は酸化シリコン膜であり、３０９は窒化シリコン膜である。３０９は第１パッシベーション膜として機能し、３０８は下層になる半導体層と窒化シリコンからなる第１パッシベーション膜３０９との間のバッファ層として機能する。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【００７２】
次に、第１パッシベーション膜３０９上には、層間絶縁膜３１０として感光性有機樹脂膜、具体的にはポジ型感光性アクリル膜を設けられ、感光性有機樹脂膜３１０には第１開口部（直径φ１で表される。）３１１が設けられている。さらに、感光性有機樹脂膜３１０の上面及び前記第１開口部３１１の内壁面を覆うように無機絶縁膜からなる第２パッシベーション膜３１２が設けられ、該第２パッシベーション膜３１２には前記第１開口部３１１の底面において、第２開口部（直径φ２で表される。）３１３が設けられている。また、３１４はソース電極、３１５はドレイン電極である。
【００７３】
本実施の形態においても、図３の薄膜トランジスタと同様に、第１パッシベーション膜３０９及び第２パッシベーション膜３１２としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ１は、２〜１０μｍ（好ましくは３〜５μｍ）とし、直径φ２は、１〜５μｍ（好ましくは２〜３μｍ）とすれば良く、φ１＞φ２の関係を満たせば良い。なお、第１開口部３１１の断面形状については、〔課題を解決するための手段〕で詳細に説明したのでここでは省略するが、その内壁面がなだらかな曲面を形成し、連続的に変化する曲率半径を有することが望ましい。具体的には、順番に３点の曲率半径Ｒ１、Ｒ２、Ｒ３に注目した時、それぞれの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となり、その数値は３〜３０μｍ（代表的には１０〜１５μｍ）となることが望ましい。また、第１開口部３１１の底面において、感光性有機樹脂膜３１０と第１パッシベーション膜３０９のなす角（接触角θ）が３０°＜θ＜６５°（代表的には４０°＜θ＜５０°）の範囲に収まるようにすると良い。
【００７４】
以上のように、本発明１もしくは本発明２を実施するにあたって薄膜トランジスタの構造をトップゲート型のみもしくはボトムゲート型のみに限定する必要はなく、あらゆる構造の薄膜トランジスタに適用することができる。さらに、薄膜トランジスタに限らず、シリコンウェハ上にウェルを形成して作製されたＭＯＳ構造のトランジスタに適用しても良い。
【００７５】
〔実施の形態３〕
本実施の形態では、本発明１もしくは本発明２を液晶表示装置に適用した例について説明する。図１２において、図１２（Ａ）は、液晶表示装置の一画素における上面図（ただし、画素電極を形成したところまで。）であり、図１２（Ｂ）はその回路図であり、図１２（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面である。
【００７６】
図１２（Ａ）、（Ｂ）に示すように、液晶表示装置の表示部は、ゲート配線８５１、データ配線８５２で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという。）８５３、容量部８５４及び液晶素子８５５が設けられている。また、図１２（Ａ）では、液晶素子８５５は図示されていないが、画素電極８５７の上方に液晶層を設けることにより形成することができる。図１２（Ｂ）に示す回路図では、容量部８５４及び液晶素子８５５の双方が定電位線８５６に接続されているが、同一電位に保持する必要はなく、一方がコモン電位で他方がグラウンド電位（接地電位）であっても良い。なお、本実施の形態において、スイッチング用ＴＦＴ８５３として、マルチゲート構造のｎチャネル型ＴＦＴを用いているが、ｐチャネル型ＴＦＴを用いても良い。また、スイッチング用ＴＦＴのレイアウトは、実施者が適宜設定すれば良い。
【００７７】
図１２（Ｃ）の断面図には、スイッチング用ＴＦＴ８５３及び容量部８５４が示されている。８００は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、８０１は窒化酸化シリコン膜、８０２は酸化窒化シリコン膜であり、積層して下地膜として機能させる。勿論、これらの材料に限定する必要はない。
【００７８】
酸化窒化シリコン膜８０２の上には、予め酸化物導電膜をパターニングして形成した画素電極８５７を形成しておく。即ち、画素電極８５７を薄膜トランジスタ形成前に予め設けておくことにより、回路全体の積層数を低減することができる。なお、画素電極８５７として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極８５７の上には、酸化窒化シリコン膜８０３が設けられる。後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましいという点は、本発明２の場合と同様である。
【００７９】
さらに、酸化窒化シリコン膜８０３の上にはスイッチング用ＴＦＴ８５３の活性層が設けられ、該活性層は、ソース領域８０４、ドレイン領域８０５、ＬＤＤ領域８０６ａ〜８０６ｄ及びチャネル形成領域８０７ａ、８０７ｂを有し、ソース領域８０４とドレイン領域８０５の間に、二つのチャネル形成領域及び四つのＬＤＤ領域を有している。
【００８０】
また、スイッチング用ＴＦＴ８５３の活性層は、ゲート絶縁膜８０８に覆われ、その上にゲート電極８０９ａ、８０９ｂ及びゲート電極８１０ａ、８１０ｂが設けられている。ゲート絶縁膜８０８は、本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電極８０９ａ及び８１０ａとしては、窒化タンタル膜を用い、ゲート電極８０９ｂ及び８１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図１２（Ｂ）に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報を参照すれば良い。
【００８１】
また、ゲート電極を覆う第１パッシベーション膜８１１として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜８１２（本実施の形態ではポジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜８１２には第１開口部（図３参照）を覆うように第２パッシベーション膜８１３が設けられ、第１開口部の底面において第２開口部（図３参照）が設けられる。本実施の形態では、第２パッシベーション膜８１３として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【００８２】
また、データ配線８５２は、第１開口部を介してソース領域８０４に接続され、ドレイン配線８１５は、第２開口部を介してドレイン領域８０５に接続される。ドレイン配線８１５は、容量部において保持容量を構成する電極として用いられると共に、画素電極８５７と電気的に接続される。なお、本実施の形態では、画素電極８５７として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定されない。また、これらデータ配線８５２及びドレイン配線８１５は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【００８３】
ドレイン配線８１５は、ゲート電極と同時に形成された（即ち、ゲート電極と同一面に形成された）容量配線８１６に第１パッシベーション膜８１１及び第２パッシベーション膜８１３を介して対向すると共に保持容量８５４ａを形成している。さらに、容量配線８１６は、半導体膜８１７にゲート絶縁膜８０８を介して対向すると共に保持容量８５４ｂを形成している。この半導体膜８１７は、ドレイン領域８０５と電気的に接続されているため、容量配線８１６に定電圧を印加することにより電極として機能する。このように、容量部８５４は、保持容量８５４ａ及び８５４ｂを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量８５４ａは、誘電体として、比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。
【００８４】
以上の画素構成を有する液晶表示装置において、実際に液晶素子まで形成した例を図１３に示す。図１３（Ａ）は、図１２（Ｃ）に示した断面に相当する図面であり、画素電極８５７上に、液晶素子８５５を形成した状態を示している。ドレイン配線８１５上には有機樹脂からなるスペーサ８２１が設けられ、その上から配向膜８２２が設けられている。スペーサ８２１及び配向膜８２２の形成順序は逆でも良い。さらに、別の基板（対向基板）８２３上に金属膜でなる遮光膜８２４、酸化物導電膜からなる対向電極８２５及び配向膜８２６を設けて、シール材（図示せず）を用いて配向膜８２２と配向膜８２６が向かい合うように貼り合わせる。さらに、シール材に設けられた液晶注入口から液晶８２７を注入し、液晶注入口を封止して液晶表示装置が完成する。なお、スペーサ８２１の形成以降の工程は、一般的な液晶のセル組み工程を適用すれば良いので、特に詳細な説明は行わない。
【００８５】
また、配向膜８２２のラビング処理は、一般的なラビング処理を行っても良いし、ラビングレス技術を用いても良いが、図１２において第３下地膜８０３としてダイヤモンドライクカーボン（ＤＬＣ）膜を用いれば、画素電極８５７上に第２開口部を形成する際にＤＬＣ膜のみを選択的に残すことができるため、ＤＬＣ膜にレーザー照射して配向性を得る技術を用いることができる。
【００８６】
図１３（Ａ）に示した構造とした場合、光は、対向基板８２３側から入射し、液晶８２７で変調されて、基板８０１側から出射する。このとき、透過光は、層間絶縁膜に用いた感光性有機樹脂膜８１２を透過することになるため、感光性有機樹脂膜８１２に対して脱色処理を十分に行って、十分に透明にしておく必要がある。
【００８７】
また、図１３（Ａ）に示した構造とした場合、スペーサ８２１の高さは必要以上に高くする必要がない点で有用である。即ち、通常のＴＮ液晶を用いる場合、セルギャップは４μｍ前後であり、その場合はスペーサの高さも４μｍ前後が必要であったが、本実施の形態の構造とすると、薄膜トランジスタに起因する高さ（約１．５〜２μｍ）にスペーサの高さを加えた高さがセルギャップとなる。従って、スペーサ８２１自体の高さは、２．０〜２．５μｍ程度で十分となり、十分に均一な膜厚で塗布形成が可能な範囲である。また、画素の表示領域（画素電極８５７が占有する領域）を透過する光が薄膜トランジスタの方へ散乱しても、図１２（Ａ）、（Ｂ）及び図１３（Ａ）からも明らかなように、ドレイン配線８１５が感光性有機樹脂膜８１２の壁面を覆うように設けられるため、横方向からの光散乱に対しても遮光膜として機能するという利点が得られる。さらに、画素の表示領域を透過する光が、絶縁膜を透過する距離が短くなるため、界面散乱による光損失を抑制することが可能である。
【００８８】
次に、図１３（Ｂ）は、画素電極８５７の代わりに反射性を有する金属膜からなるドレイン配線８３１をそのまま利用した例であり、反射性を有する金属膜としては、アルミニウム膜（アルミニウム合金膜を含む。）もしくは少なくとも表面に銀薄膜を有した導電膜を用いることができる。その他の図１３（Ａ）と同一の符号を付してある部分は、説明を省略する。図１３（Ｂ）に示した構造とした場合、光は、対向基板８２３側から入射し、液晶８２７で変調されて、再び対向基板８２３側から出射する。このときも図１３（Ａ）の場合と同様な効果が得られる。
【００８９】
また、図２２に示すように、感光性有機樹脂膜を厚く形成することによって、スペーサを兼ねる構造にすることができる。図２２において、８４１がスペーサを兼ねて形成した感光性有機樹脂膜である。図２２のような構造の場合、図１３のようなスペーサ８２１を設ける必要がないため、マスク数を１枚（スペーサを形成するためのマスク）減らすことができ、また、スペーサを形成する工程を省略することができる。なお、図２２は図１３（Ａ）において、感光性有機樹脂膜を厚く形成し、スペーサを兼ねる構造にしたものであり、感光性有機樹脂膜とスペーサ以外は同様の構造となっているため、図１３（Ａ）と同じものには同じ数字で示してある。
【００９０】
〔実施の形態４〕
本実施の形態では、図１に示した発光装置の全体の構成について、図１４を用いて説明する。図１４は、薄膜トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）のＢ−Ｂ’における断面図、図１４（Ｃ）は、図１４（Ａ）のＡ−Ａ’における断面図である。
【００９１】
基板４０１上には、画素部（表示部）４０２、該画素部４０２を囲むように設けられたデータ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４ｂ及び保護回路４０５が配置され、これらを囲むようにしてシール材４０６が設けられている。画素部４０２の構造については、図１及びその説明を参照すれば良い。シーリング材４０６としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができるが、図１に示したように絶縁膜のみで封止することも可能である。また、ＥＬ素子からの光の放射方向によっては、透光性材料を用いる必要がある。
【００９２】
このシール材４０６は、データ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４ｂ及び保護回路４０５の一部に重畳させて設けても良い。そして、該シール材４０６を用いてシーリング材４０７が設けられ、基板４０１、シール材４０６及びシーリング材４０７によって密閉空間４０８が形成される。シーリング材４０７には予め凹部の中に吸湿剤（酸化バリウムもしくは酸化カルシウム等）４０９が設けられ、上記密閉空間４０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、ＥＬ層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材４１０で覆われており、該カバー材４１０は、空気や水分は通し、吸湿剤４０９は通さない。なお、密閉空間４０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【００９３】
また、基板４０１上には、データ線駆動回路４０３及びゲート線駆動回路４０４ａ、４０４ｂに信号を伝達するための入力端子部４１１が設けられ、該入力端子部４１１へはＦＰＣ（フレキシブルプリントサーキット）４１２を介してビデオ信号等のデータ信号が伝達される。入力端子部４１１の断面は、図１４（Ｂ）の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線４１３の上に酸化物導電膜４１４を積層した構造の入力配線とＦＰＣ４１２側に設けられた配線４１５とを、導電体４１６を分散させた樹脂４１７を用いて電気的に接続してある。なお、導電体４１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【００９４】
また、図１４（Ｃ）において、点線で囲まれた領域４１８の拡大図を図１４（Ｄ）に示す。保護回路４０５は、薄膜トランジスタ４１９やコンデンサ４２０を組み合わせて構成すれば良く、公知の如何なる構成を用いても良い。本発明１は、コンタクトホールの改善と同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴の一つとしており、本実施の形態では、その特徴を活かしてコンデンサ４２０を形成しているのである。なお、薄膜トランジスタ４１９及びコンデンサ４２０の構造については、図１及びその説明を参照すれば十分に理解できるので、ここでの説明は省略する。
【００９５】
本実施の形態において、保護回路４０５は入力端子部４１１とデータ線駆動回路４０３との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ４２０によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部４０２とデータ線駆動回路４０３との間や画素部４０２とゲート線駆動回路４０４ａ、４０４ｂの間などに設けても構わない。
【００９６】
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けられた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、他の実施の形態１、２のいずれの構成とも組み合わせて実施することが可能である。
【００９７】
〔実施の形態５〕
本実施の形態では、実施の形態４とは異なる構成の発光装置の例を示す。説明には図１５を用いる。図１５は、図１４（Ｃ）に対応する断面図であり、基板４０１上に画素部４０２、データ線駆動回路４０３及び保護回路４０５が設けられ、それらの回路の延長線上に入力端子部４１１が設けられている。これらの画素部４０２、データ線駆動回路４０３及び保護回路４０５は、図１に示した発光装置と同様に、保護膜４２１を用いてＥＬ素子の封止を行っており非常に薄く構成されている。
【００９８】
また、本実施の形態では、ＴＣＰ（テープキャリアパッケージ）４２２を用いて外部駆動回路との電気的接続を確保している。ＴＣＰ４２２は、ＴＡＢ（テープオートメーテッドボンディング）テープ部分にＩＣチップ４２２ａ〜４２２ｄを設けた構成を有し、ＩＣチップ４２２ａ〜４２２ｄが基板４０１上に位置するような向きにＴＣＰ４２２を接着してある。そのため、発光装置の厚さを非常に薄くすることが可能となり、該発光装置を表示部に用いることにより携帯性に優れた電機器具を得ることができる。さらに、基板として可撓性基板（代表的にはプラスチックフィルム）を用いれば、フレキシブルな発光装置が得られ、ひいては曲面に貼り付け可能な可撓性の電気器具を実現することも可能となる。
【００９９】
なお、本実施の形態に示す構成は、図１、２及び実施の形態１〜４のいずれに示した構成とも自由に組み合わせることができる。
【０１００】
〔実施の形態６〕
本実施の形態では、図４とは異なるプロセスで薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を形成する例について図１８を用いて説明する。まず、図１８（Ａ）について説明する。基板２０１上に、下地膜２０２を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜２０７を形成し、ゲート電極２０８及び容量電極２０９を形成し、ゲート電極２０８をマスクに用いて自己整合的にソース領域２０３及びドレイン領域２０４を形成する。このとき、同時にチャネル形成領域２０５及び保持容量の一方の電極として機能する半導体領域２０６が画定する。ソース領域２０３及びドレイン領域２０４を形成したら、加熱処理によりソース領域２０３及びドレイン領域２０４を活性化し、さらに第１パッシベーション膜２１０を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。
【０１０１】
次に、第１パッシベーション膜２１０上に保護膜２１１を形成する。膜厚は、３０〜７０ｎｍ（好ましくは４５〜５５ｎｍ）の範囲で選択すれば良い。保護膜２１１としては、酸化シリコン膜もしくは酸化窒化シリコン膜を用いる。そして、保護膜２１１上に第１開口部２１２を設けた感光性有機樹脂膜２１３（ここではポジ型の感光性アクリル膜）を形成する。感光性有機樹脂膜２１３は感光性であるため、直接露光することによりパターニングが可能であり、現像することでエッチングできる。勿論、現像液によるエッチング後は、感光性有機樹脂膜２１３の脱色処理及び焼成処理を行う。なお、脱色処理及び焼成処理については、図４の説明を参照すれば良い。
【０１０２】
次に、図１８（Ｂ）について説明する。第１開口部２１２を形成したら、感光性有機樹脂膜２１３をマスクにして、露出している保護膜２１１をエッチングする。このとき、第１パッシベーション膜２１０がエッチングストッパーとして機能する。次に、感光性有機樹脂膜２１３の上面及び第１開口部２１２の内壁面を覆うように第２パッシベーション膜２１４を形成する。第２パッシベーション膜２１４は、第１パッシベーション膜２１０と同一の材料としても良い。図４の説明で述べたように、第２パッシベーション膜２１０の形成は、高周波放電によるスパッタ法を用いることが好ましい。その際、条件は図４の説明を参照すれば良い。そして、第２パッシベーション膜２１４を形成したら、フォトレジスト２１５を形成する。このフォトレジスト２１５は、第２パッシベーション膜２１４に対して第２開口部を形成するためのマスクである。
【０１０３】
次に、図１８（Ｃ）について説明する。フォトレジスト２１５を形成したら、エッチング処理を行って第２パッシベーション膜２１４、第１パッシベーション膜２１０及びゲート絶縁膜２０７を順次エッチングし、第２開口部２１６を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第２開口部２１６の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、第２開口部２１６の形成にあたって、ドライエッチング処理を行っても感光性有機樹脂膜２１３がプラズマに直接曝すことがない。
【０１０４】
次に、図１８（Ｄ）について説明する。第２開口部２１６を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極２１７及びドレイン電極２１８及を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜（合金を含む。）、アルミニウム膜（合金を含む。）もしくはこれらの積層膜を用いれば良い。また、ドレイン電極２１８は、前記容量電極２０９の上に重畳するように延長される。このような構造とすると、半導体領域２０６、ゲート絶縁膜２０７及び容量電極２０９で第１保持容量２１９ａが構成され、かつ、容量電極２０９、第１パッシベーション膜２１０、第２パッシベーション膜２１４及びドレイン電極２１８で第２保持容量２１９ｂが構成される。従って、第１保持容量２１９ａ及び第２保持容量２１９ｂを並列に設けることができるため、小さい面積で大きな容量値を確保することが可能となる。さらに、第２保持容量２１９ｂの誘電体は、二層の積層構造となっているため、ピンホールの発生確率が低く、信頼性の高い保持容量とすることができる。
【０１０５】
以上のようにして、図１８（Ｄ）に示す構造の薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を得ることができる。なお、本実施の形態では単純な構造の薄膜トランジスタに適用して説明したが、本実施の形態は、公知のあらゆる構造の薄膜トランジスタに適用することも可能であり、実施の形態１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１０６】
〔実施の形態７〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１６に示す。
【０１０７】
図１６（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【０１０８】
図１６（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。
【０１０９】
図１６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
【０１１０】
図１６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。
【０１１１】
図１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１１２】
図１６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。
【０１１３】
図１６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は、表示部２６０２に適用することができる。
【０１１４】
図１６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１１５】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。本発明により表示装置の動作性能の安定性を向上させ、かつ、回路設計における設計マージンの拡大を達成させることができるため、コストの低い表示装置を提供することができ、電子機器の部品コストを低減することができる。なお、本実施の形態の電子機器には、実施の形態１〜６に示したいずれの構成を有した表示装置を用いても良い。
【０１１６】
【発明の効果】
本発明１により、回路設計における設計マージンの高いプロセスで、薄膜トランジスタのしきい値電圧をばらつかせることなく表示装置の作製が可能となり、表示装置の動作性能の安定性の向上を達成することができる。さらに、前掲の薄膜トランジスタを作製すると同時に、特にフォトリソ工程を増やすことなく小さな面積で大きな容量を形成することができ、表示装置の画質の向上を図ることができる。また、本発明２により、当該技術の工程数を削減する上で好適な作製プロセスが提供され、表示装置、特に発光装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】発光装置の画素構成を示す図。
【図２】発光装置の断面構造を示す図。
【図３】薄膜トランジスタの構造を示す図。
【図４】薄膜トランジスタの作製工程を示す図。
【図５】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図６】しきい値電圧のバラツキを示す図。
【図７】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図８】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図９】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図１０】薄膜トランジスタの構造を示す図。
【図１１】薄膜トランジスタの構造を示す図。
【図１２】液晶表示装置の画素構成を示す図。
【図１３】液晶表示装置の断面構造を示す図。
【図１４】発光装置の外観構成を示す図。
【図１５】発光装置の外観構成を示す図。
【図１６】電気器具の具体例を示す図。
【図１７】窒化シリコン膜を誘電体するＭＯＳ構造のＣ−Ｖ特性を示す図。
【図１８】薄膜トランジスタ及び保持容量の作製工程を示す図。
【図１９】発光装置の断面構造を示す図。
【図２０】窒化シリコン膜のＳＩＭＳ測定データ。
【図２１】発光装置の断面構造を示す図。
【図２２】液晶表示装置の断面構造を示す図。
【発明の属する技術分野】
本発明は、半導体素子（代表的にはトランジスタ）及びその作製方法に関するものであり、特に薄膜トランジスタをデバイスとして用いた表示装置の技術分野に属する。即ち、液晶表示装置もしくはエレクトロルミネセンス表示装置等に代表される表示装置に係る技術分野又はＣＭＯＳセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【０００２】
【従来の技術】
近年、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を集積化してなる液晶表示装置やエレクトロルミネセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に液晶素子やエレクトロルミネセンス（以下、単にＥＬと略す。）素子を形成して表示装置として機能させることを特徴とした半導体装置の一つである。
【０００３】
薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子やＥＬ素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行われている。表示装置の表示部に設けられた各画素は、その内側に画素電極を有し、この画素電極が、前掲の平坦化用有機樹脂膜に設けられたコンタクトホールを介して薄膜トランジスタに接続された構成をなしている。このような技術は、特許文献１及び特許文献２に記載されている。
【０００４】
【特許文献１】
特開平１０−５６１８２号公報
【特許文献２】
特開平１０−６８９７２号公報
【０００５】
しかしながら、本出願人の研究により以下の事実が判明した。即ち、層間絶縁膜として樹脂膜を用い、ドライエッチング技術を用いてコンタクトホールを形成した場合、完成した薄膜トランジスタのしきい値電圧（Ｖｔｈ）が大きくばらついてしまうのである。例えば、図４に示すデータは、ＳＯＩ基板上に形成した薄膜トランジスタのしきい値電圧のばらつきについて、調べた結果である。図中の黒丸印は、層間絶縁膜として窒化シリコン膜（ＳｉＮ）とアクリル膜の積層構造を用いた場合、また図中の白抜き三角印は、層間絶縁膜として窒化酸化シリコン膜（ＳｉＮＯ）と酸化窒化シリコン膜（ＳｉＯＮ）の積層構造を用いた場合を示している。また、いずれの場合もコンタクトホールの開口にはドライエッチング技術を用いている。なお、「ＳｉＮＯ」と「ＳｉＯＮ」の表記の違いは、前者は酸素よりも窒素を多く含み、後者は窒素よりも酸素を多く含むという意味で使い分けている。
【０００６】
図６のデータは、しきい値電圧のばらつきを統計処理により評価したグラフであり、横軸にチャネル長（キャリア移動の長さ）、縦軸にＶｔｈばらつきを表している。近年、統計処理として「四分位偏差」というものが知られている。四分位偏差とは、正規確率グラフにおいて、２５％の値と７５％の値の差であり、異常値に影響されない統計処理として注目されている。本出願人は、この四分位偏差（２５％分位偏差ともいう。）を元に、１６％の値と８４％の値の差を１６％分位偏差と定義し、その値を「Ｖｔｈばらつき」として縦軸にプロットしている。なお、１６％分位偏差は、正規確率分布で言う±σに相当するため、それぞれ係数をかけて±３σと見なせる値としたものをデータプロットに用いている。同データを見る限り、層間絶縁膜にアクリル膜を用いたものは、ばらつきがｎチャネル型ＴＦＴで約４倍、ｐチャネル型ＴＦＴで約２倍の差が出ており、明らかにアクリル膜を用いた方がばらつきが大きい。本出願人は、ドライエッチング時のプラズマダメージがアクリル膜に電荷を捕獲させ、その結果としてしきい値電圧がばらつく要因となっているのではないかと推測している。
【０００７】
【発明が解決しようとする課題】
本発明は、前掲の問題に鑑みてなされたものであり、有機樹脂膜を層間絶縁膜として用いた表示装置の作製にあたって、薄膜トランジスタをそのしきい値電圧をばらつかせることなく作製する技術を提供し、表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させることを第１の課題とする。さらに、当該技術の工程数を削減する上で好適な作製プロセスを提供することにより、表示装置、特に発光装置の製造コストの低減を図ることを第２の課題とする。
【０００８】
【課題を解決するための手段】
本発明は、以下の手段により前掲の第１の課題を解決することを特徴とするものである。即ち、有機樹脂膜として感光性有機樹脂膜（好ましくは感光性アクリル膜、特にポジ型感光性アクリル膜が望ましい。）を用い、当該感光性有機樹脂膜に第１の開口を形成した後、該第１の開口を覆う窒化絶縁膜を形成し、改めてフォトレジスト等を用いて窒化絶縁膜に第２の開口を形成し、有機樹脂膜を挟んで存在する上部電極と下部電極とを電気的に接続することを特徴とする。
【０００９】
前掲の第１の課題を解決するための手段（以下、本発明１という。）について、図３を用いて説明する。図３（Ａ）において、１０１は基板、１０２は下地膜、１０３はソース領域、１０４はドレイン領域、１０５はチャネル形成領域であり、これらは下地膜１０２上に設けられた半導体膜を用いて構成されている。また、１０６はゲート絶縁膜、１０７はゲート電極、１０８は第１パッシベーション膜である。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【００１０】
次に、本発明１に係る薄膜トランジスタは、無機絶縁膜である第１パッシベーション膜１０８上に層間絶縁膜１０９として感光性有機樹脂膜、特にポジ型の感光性アクリル膜を用いる点に第１の特徴がある。感光性有機樹脂膜１０９の膜厚は、１〜４μｍ（好ましくは１．５〜３μｍ）の範囲で選択すれば良い。そして、感光性有機樹脂膜１０９には第１開口部（直径φ１で表される。）１１０が設けられ、感光性有機樹脂膜１０９の上面及び前記第１開口部１１０の内壁面を覆うように無機絶縁膜である第２パッシベーション膜１１１が設けられている点が第２の特徴と言える。さらに、第２パッシベーション膜１１１は、前記第１開口部１１０の底面において、第２開口部（直径φ２で表される。）１１２を有しており、この第２開口部１１２と同じ径で前記第１パッシベーション膜１０８及びゲート絶縁膜１０６にも開口部が形成されている点が第３の特徴である。即ち、第１開口部１１０の内側にゲート絶縁膜１０６、第１パッシベーション膜１０８及び第２パッシベーション膜１１１を含む積層体に設けられた第２開口部を有する点に特徴がある。また、ソース電極１１３は、第１開口部１１０及び第２開口部１１２を介してソース領域１０３に接続され、ドレイン電極１１４は同様にドレイン領域１０４に接続される。
【００１１】
なお、第１パッシベーション膜１０８及び第２パッシベーション膜１１１としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ１は、２〜１０μｍ（好ましくは３〜５μｍ）とし、直径φ２は、１〜５μｍ（好ましくは２〜３μｍ）とすれば良い。但し、フォトリソグラフィ工程の精度によっても開口部の直径のデザインルールは変わるため、これらの数値範囲に限定する必要はない。即ち、いずれにしてもφ１＞φ２の関係を満たせば良いのである。
【００１２】
ここで点線で囲まれた領域１１５の部分についての拡大図を図３（Ｂ）に示す。図３（Ｂ）は、第１開口部１１０及び第２開口部１１２の一部を示している。第１開口部１１０は、その内壁面がなだらかな曲面を形成しており、連続的に変化する曲率半径を有する。例えば、順番に３点の曲率半径Ｒ１、Ｒ２、Ｒ３に注目した時、それぞれの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となっており、その数値は３〜３０μｍ（代表的には１０〜１５μｍ）となっている。また、第１開口部１１０の底面において、感光性有機樹脂膜１０９と第１パッシベーション膜１０８のなす角（接触角θ）は、３０°＜θ＜６５°（代表的には４０°＜θ＜５０°）の範囲に収まるようにする。
【００１３】
このとき、図３（Ｂ）において、１１６で示される部分では、第１パッシベーション膜１０８と第２パッシベーション膜１１１が密着し、感光性有機樹脂膜１０９を封止した状態を構成している。このとき、密着した領域、即ち第１パッシベーション膜１０８と第２パッシベーション膜１１１が接する領域の長さは、０．３〜３μｍ（好ましくは１〜２μｍ）もあれば良いが、基本的には、第１開口部１１０の半径が第２開口部１１２の半径よりも０．３〜３μｍだけ大きければ良い。
【００１４】
本発明１で用いる感光性有機樹脂膜（ここではポジ型の感光性アクリル膜）は、薄膜トランジスタの形成中及び形成後においてもガス成分を発生させることがあるため、密着性の良い無機絶縁膜同士（特に、バリア性の高い窒化シリコン膜もしくは窒化酸化シリコン膜が好適である。）で封止しておくことは、薄膜トランジスタの上に形成する液晶素子やＥＬ素子の劣化を防ぐという意味においても非常に重要である。
【００１５】
また、図３（Ｂ）に示す接触角（θ）が小さくなると、第１開口部１１０の内壁面の傾斜がなだらかなものとなるため、図３（Ａ）において、ゲート電極１０７の上端部（角）と第１開口部１１０の内壁面との間の距離が短くなるように思われるが、実際にゲート電極１０７と配線１１３との間には、第１パッシベーション膜１０８、感光性有機樹脂膜１０９及び第２パッシベーション膜１１１の３層の絶縁膜が存在するため、短絡等の問題は起こり得ない。
【００１６】
次に、図３に示した構造を有する薄膜トランジスタの作製方法について、図４を用いて説明する。まず、図４（Ａ）について説明する。基板１０１上に、下地膜１０２を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜１０６を形成し、ゲート電極１０７を形成し、ゲート電極１０７をマスクに用いて自己整合的にソース領域１０３及びドレイン領域１０４を形成する。このとき、同時にチャネル形成領域１０５が画定する。ソース領域１０３及びドレイン領域１０４を形成したら、加熱処理によりソース領域１０３及びドレイン領域１０４を活性化し、さらに第１パッシベーション膜１０８を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。次に、層間絶縁膜１０９として、感光性有機樹脂膜、ここではポジ型の感光性アクリル膜を形成する。
【００１７】
次に、図４（Ｂ）について説明する。感光性有機樹脂膜１０９を形成したら、フォトリソグラフィ工程による露光処理を行い、感光性有機樹脂膜１０９をエッチングし、第１開口部１１０を形成する。これは感光性有機樹脂膜だから可能な技術であり、また、エッチング自体は現像液によるウェットエッチングであるため、前掲のプラズマダメージの如き問題は発生しないという効果が得られる。現像液によるエッチング後は、感光性有機樹脂膜１０９の脱色処理を行う。脱色処理は、露光に用いた光よりも強い光をパターン全体に照射して行えば良い。なお、脱色処理は、露光直後、即ち焼成処理の前に行う必要がある。焼成後は、感光性有機樹脂膜１０９の架橋が完了してしまうため、光照射による脱色が不可能だからである。
【００１８】
また、第１開口部１１０の断面形状は、図３（Ｂ）のようになり、非常になだらかな内壁面を有する。そのため、後に形成される電極の被覆率（カバレッジ）が極めて良好なものとなる。なお、エッチング後の焼成工程においては、樹脂中への水分や酸素の吸着もしくは吸収を防ぐため、不活性雰囲気（窒素雰囲気、希ガス雰囲気もしくは水素雰囲気）で加熱することが望ましい。このとき、昇温から降温に至るまで徹底して不活性雰囲気としておくことにより、水分及び酸素の吸着（もしくは吸収）量を１０ｐｐｍ以下（好ましくは１ｐｐｍ以下）に抑えることが望ましい。
【００１９】
次に、図４（Ｃ）について説明する。第１開口部１１０を形成したら、感光性有機樹脂膜１０９の上面及び第１開口部１１０の内壁面を覆うように第２パッシベーション膜１１１を形成する。第２パッシベーション膜１１１は、第１パッシベーション膜１０８と同一の材料としても良い。第２パッシベーション膜１１１の形成は、高周波放電によるスパッタ法を用いることが好ましい。条件としては、シリコンターゲットを用い、スパッタガスとして窒素ガスを用いれば良い。圧力は適宜設定すれば良いが、０．５〜１．０Ｐａ、放電電力は２．５〜３．５ＫＷ、成膜温度は室温（２５℃）から２５０℃の範囲内とすれば良い。そして、第２パッシベーション膜１１１を形成したら、フォトレジスト２０１を形成する。このフォトレジスト２０１は、第２パッシベーション膜１１１に対して第２開口部１１２を形成するためのマスクである。
【００２０】
次に、図４（Ｄ）について説明する。フォトレジスト２０１を形成したら、エッチング処理を行って第２パッシベーション膜１１１、第１パッシベーション膜１０８及びゲート絶縁膜１０６を順次エッチングし、第２開口部１１２を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第２開口部１１２の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、ここでドライエッチング処理を行っても感光性有機樹脂膜１０９がプラズマに直接曝されることがない。このように、感光性有機樹脂膜に設けられた開口部の内壁面を窒化シリコン膜等の窒化絶縁膜で保護しながら、その開口部の底面にさらに径の小さな開口部を設ける点が本発明１の特徴の一つと言える。
【００２１】
また、ドライエッチング処理により第２開口部１１２を形成する際、ゲート絶縁膜１０６及び第１パッシベーション膜１０８をエッチングすることになるが、このエッチングは無機絶縁膜の組み合わせによって生産性を高めることが可能である。即ち、第１パッシベーション膜１０８として窒化シリコン膜を用い、ゲート絶縁膜１０６として酸化窒化シリコン膜を用いれば、第１パッシベーション膜１０８のエッチングの際にはゲート絶縁膜１０６をエッチングストッパーとして機能させ、ゲート絶縁膜１０６のエッチングの際にはソース領域（シリコン膜）１０３をエッチングストッパーとして機能させることができる。
【００２２】
例えば、ゲート絶縁膜１０６に酸化窒化シリコン膜、第１パッシベーション膜１０８に窒化シリコン膜を用いた場合を考える。第１パッシベーション膜１０８として機能する窒化シリコン膜は、四フッ化炭素（ＣＦ４）ガス、ヘリウム（Ｈｅ）ガス及び酸素（Ｏ２）ガスを用いてエッチングできるが、これらのガスはシリコン膜もエッチングしてしまう。しかしながら、下地のゲート絶縁膜１０６として機能する酸化窒化シリコン膜がエッチングストッパーとして働くため、ソース領域１０３として機能するシリコン膜を消失させてしまうことはない。また、ゲート絶縁膜（ここでは酸化窒化シリコン膜）１０６は、三フッ化炭化水素（ＣＨＦ３）ガスを用いることでエッチングでき、かつ、シリコン膜を殆どエッチングしないので、ソース領域１０３をエッチングストッパーとして機能させることが可能となる。
【００２３】
次に、図４（Ｅ）について説明する。第２開口部１１２を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極１１３及びドレイン電極１１４を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜（合金を含む。）、アルミニウム膜（合金を含む。）もしくはこれらの積層膜を用いれば良い。
【００２４】
以上のようにして、図３（Ａ）、（Ｂ）で説明した構造の薄膜トランジスタを得ることができる。こうして得た薄膜トランジスタは、感光性有機樹脂膜を有すると共に、当該感光性有機樹脂膜が平坦化膜としても機能する。また、この感光性有機樹脂膜が窒化絶縁膜（代表的には、窒化シリコン膜もしくは窒化酸化シリコン膜）に封止されているため、脱ガスによる問題も生じない。
【００２５】
ここで、感光性有機樹脂膜１０９として、特にポジ型の感光性アクリル膜が好ましいとした理由について以下に説明する。
【００２６】
まず、図５（Ａ））に示す写真は、非感光性アクリル膜（膜厚：約１．３μｍ）に対してドライエッチング処理を施してパターン化した状態の断面ＳＥＭ（走査型電子顕微鏡）写真であり、図５（Ｂ）はその模式図である。従来のように非感光性アクリル膜に対してドライエッチング処理を施した場合、パターン上部に曲面は殆ど形成されず、実質的に曲率半径（Ｒ）のない上端部となる。また、パターンの下部は、テーパー角（接触角）が約６３°となっているが、この下端部においても曲面は観察されない。
【００２７】
次に、図７（Ａ）に示す写真は、ポジ型感光性アクリル膜（膜厚：約２．０μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図７（Ｂ）はその模式図である。ポジ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後において非常になだらかな曲面を有し、連続的に曲率半径（Ｒ）が変化している。また、接触角も約３２〜３３°と小さな値が得られている。即ち、図３（Ｂ）に示した形状そのままであり、本発明の薄膜トランジスタ及び表示装置を作製するにあたって、非常に有用な形状と言える。勿論、接触角の値はエッチング条件や膜厚等によって変わるが、前掲のように３０°＜θ＜６５°を満たせば良い。
【００２８】
次に、図８（Ａ）に示す写真は、ネガ型感光性アクリル膜（膜厚：約１．４μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図８（Ｂ）はその模式図である。ネガ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後においてなだらかなＳ字状の曲面を形成し、パターン上端部においてはある曲率半径（Ｒ）をもって湾曲している。また、接触角は約４７°という値が得られている。この場合、図８（Ｂ）のＷで表すテール（裾）の部分の長さが問題となる。特に、微細加工の必要なコンタクトホール（開口部）においては、このテール部分が長くなってしまうと、コンタクトホール内で下層の電極もしくは配線が露出しない状況が発生する恐れがあり、接触不良による断線が懸念される。ただし、このテール部分の長さ（Ｗ）が１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば、そのような断線の可能性は低くなる。
【００２９】
次に、図９（Ａ）に示す写真は、ポジ型感光性ポリイミド膜（膜厚：約１．５μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図９（Ｂ）はその模式図である。ポジ型感光性ポリイミド膜の断面形状については、現像液によるエッチング処理後において若干のテール部分（長さＷで表される。）と湾曲した上端部を有しているが、その曲率半径（Ｒ）は小さい。
【００３０】
以上の断面形状を観察してみると、次のような考察をすることができる。コンタクトホール（開口部）形成後、電極もしくは配線となる金属膜を成膜する際、スパッタ法、蒸着法もしくはＣＶＤ法等が用いられる。薄膜を構成する材料分子は、被形成面に付着すると安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった形状（凸部となる形状）の部分に集まりやすいことが知られている。この傾向は、特に蒸着法において顕著である。そのため、開口部の断面形状が図５（Ａ）に示したような形状であると、開口部の縁に材料分子が集中してしまうため、その部分だけ局部的に膜厚が厚くなり、ひさし状の凸部を形成してしまう。これが後に断線（段切れ）等の不良の原因となるため、好ましいものではない。従って、図５（Ａ）に示した非感光性アクリル膜及び図９（Ａ）に示したポジ型感光性ポリイミド膜は、被覆率（カバレッジ）の観点から不利な材料と言える。
【００３１】
また、前掲の図８（Ａ）、図９（Ａ）ように、コンタクトホールの下端部においてテール部分が形成されるような形状は、場合によってはテール部分がコンタクトホールの底面を覆ってしまい、接触不良を招く恐れがあるため、接触性の観点から不利な材料と言える。勿論、テール部分の長さが１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば問題はない。
【００３２】
以上の点より、本発明を実施するには図７（Ａ）に示した形状をなすポジ型感光性アクリル膜が最も好適と言える。即ち、ポジ型感光性アクリル膜を用いれば、コンタクトホールの上端部において非常になだらかな曲面を有するため被覆率は全く問題なく、また、コンタクトホールの下端部においては、テール部分を形成せずに３０°＜θ＜６５°を満たす接触角をもって確実のコンタクトホールの底面が画定しているため、接触不良の問題も生じない。本出願人は、以上の理由により、本発明を実施するにあたって、特に有機樹脂からなる層間絶縁膜としては、ポジ型感光性アクリル膜が最も好ましい材料であると考えている。
【００３３】
以上のように、有機樹脂膜を層間絶縁膜として用いた薄膜トランジスタを作製するにあたって、層間絶縁膜として感光性有機樹脂膜を用い、かつ、図３に示すコンタクト構造とすることにより、薄膜トランジスタをしきい値電圧をばらつかせることなく作製することが可能となり、薄膜トランジスタのみならずそれを用いた表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成することができる。
【００３４】
さらに、図１を用いて説明する。図１に示すのは、本発明１を実施する上で好適な作製プロセスにより作製された発光装置（具体的には、ＥＬ表示装置）である。
【００３５】
図１において、図１（Ａ）は、発光装置の一画素における上面図（ただし、画素電極を形成したところまで。）であり、図１（Ｂ）はその回路図であり、図１（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面である。
【００３６】
図１（Ａ）、（Ｂ）に示すように、発光装置の表示部は、ゲート配線９５１、データ配線９５２及び電源配線（定電圧もしくは定電流を供給する配線）９５３で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという。）９５４、ＥＬ素子を発光させるための電流もしくは電圧を供給する手段として機能するＴＦＴ（以下、駆動用ＴＦＴという。）９５５、容量部９５６及びＥＬ素子９５７が設けられている。ＥＬ素子９５７は、ここでは図示されていなが、画素電極９５８の上方にＥＬ層を設けることにより形成することができる。
【００３７】
なお、本実施の形態において、スイッチング用ＴＦＴ９５４として、マルチゲート構造のｎチャネル型ＴＦＴを用い、駆動用ＴＦＴ９５５として、ｐチャネル型ＴＦＴを用いているが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対しても実施することができる。
【００３８】
図１（Ｃ）の断面図には、ｎチャネル型ＴＦＴ９５４及び容量部９５６が示されている。９００は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、９０１は第１下地膜としての窒化酸化シリコン膜、９０２は第２下地膜としての酸化窒化シリコン膜である。勿論、これらの材料に限定する必要はない。また、第１下地膜９０１、第２下地膜９０２は薄膜トランジスタなどの有する活性層よりも下層に形成されていればよいので、必ずしも画素電極よりも下層に設ける必要はない。第１下地膜または第２下地膜を画素電極よりも上層に形成し、画素部上は下地膜も含めて開口してもよい。
【００３９】
第２下地膜９０２の上には、予め酸化物導電膜をパターニングして形成した画素電極９５８を形成しておく。この点が最も重要な特徴である。画素電極９５８を薄膜トランジスタ形成前（即ち、活性層よりも下層）に予め設けておくことにより、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合に問題となる、画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないため、薄膜トランジスタの動作性能の安定性の向上を図ることが可能である。また、画素電極の下層には下地膜１及び下地膜２のみしか存在しないため、より平坦な状態での研磨が可能となる。なお、画素電極９５８として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極９５８の上に第３下地膜としての酸化窒化シリコン膜９０３を設ける点にも特徴があり、後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましい。そういう意味において、第３下地膜９０３の代わりに、酸化シリコン膜としても良い。
【００４０】
以上のように、第１下地膜９０１、第２下地膜９０２及び第３下地膜９０３の積層体をもって下地膜となし、画素電極９５８はこの積層体である下地膜に覆われた状態（埋め込まれた状態）で設けられる。
【００４１】
さらに、酸化シリコン膜９０３の上には、ｎチャネル型ＴＦＴ９５１の活性層が設けられ、該活性層は、ソース領域９０４、ドレイン領域９０５、ＬＤＤ領域９０６ａ〜９０６ｄ及びチャネル形成領域９０７ａ、９０７ｂを有し、ソース領域９０４とドレイン領域９０５の間に、二つのチャネル形成領域及び四つのＬＤＤ領域を有している。このとき、活性層を構成する半導体膜は、公知の技術で形成することができるが、予め形成してある酸化物導電膜に悪影響を与えない温度範囲で形成することが好ましい。代表的には、レーザー結晶化技術もしくはニッケルを用いた結晶化技術等の低温プロセスを用いることが好ましい。
【００４２】
また、ｎチャネル型ＴＦＴ９５４の活性層は、ゲート絶縁膜９０８に覆われ、その上にゲート電極９０９ａ、９０９ｂ及びゲート電極９１０ａ、９１０ｂが設けられている。ゲート絶縁膜９０８は、本発明２では酸化窒化シリコン膜を用いるが、比誘電率の高い窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるため、集積度の向上に有効である。
【００４３】
また、ゲート電極９０９ａ及び９１０ａとしては、窒化タンタル膜を用い、ゲート電極９０９ｂ及び９１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図１（Ｂ）に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報を参照すれば良い。
【００４４】
また、ゲート電極を覆う第１パッシベーション膜９１１として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜９１２（本発明２ではポジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜９１１には第１開口部（図１参照）を覆うように第２パッシベーション膜９１３が設けられ、第１開口部の底面において第２開口部（図１参照）が設けられる。本発明２では、第２パッシベーション膜９１３として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【００４５】
また、データ配線９５２は、第１開口部を介してソース領域９０４に接続され、接続配線９１５は、第２開口部を介してドレイン領域９０５に接続される。接続配線９１５は、駆動用ＴＦＴ９５４のゲートに接続される配線である。これらデータ配線９５２及び接続配線９１５は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【００４６】
また、９１６は駆動用ＴＦＴ９５５のソース領域であり、電源配線９５３が接続される。この接続に係るコンタクト部は、本発明１の実施により第１開口部及び第２開口部が形成されている。さらに電源配線９５３は、駆動用ＴＦＴ９５５のゲート配線９１７に第１パッシベーション膜９１１及び第２パッシベーション膜９１３を介して対向すると共に保持容量９５６ａを形成している。さらに、ゲート配線９１７は、半導体膜９１８にゲート絶縁膜９０８を介して対向すると共に保持容量９５６ｂを形成している。この半導体膜９１８は、電源配線９５３が半導体膜９１９に接続されているため、そこから電荷を供給されて電極として機能する。このように、容量部９５６は、保持容量９５６ａ及び９５６ｂを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量９５６ａは、誘電体として比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。また、保持容量９５６ａの誘電体は、第１パッシベーション膜９１１及び第２パッシベーション膜９１３の積層構造からなるため、ピンホールの発生確率が極めて低く、信頼性の高い容量を形成することができる。
【００４７】
本発明１を実施する場合、従来に比べて第２開口部を形成するためにフォトリソグラフィ工程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、本実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発明１の大きな特徴の一つである。このような特徴は、マスク増加のデメリットを補って余りあるものであり、結果的に産業の発達に大きく寄与するものである。例えば、高精細な画像表示を得るためには、表示部において各画素の面積に対する保持容量の相対的な占有面積を減らし開口率を向上させることが必要であるが、そのためには保持容量の増加は極めて有用である。
【００４８】
また、図１（Ｄ）において、９２０は駆動用ＴＦＴ９５５のドレイン領域であり、ドレイン配線９２１に接続される。そして、ドレイン配線９２１は、画素電極９５８上に設けられた第１開口部９２２及び第２開口部９２３を介して画素電極９５８に接続されて画素を構成する。このとき、第２開口部９２３を形成する際、第２パッシベーション膜９１３、第１パッシベーション膜９１１、ゲート絶縁膜９０８とエッチングした後、さらに続けて酸化シリコン膜９０３をもエッチングして第２開口部９２３を形成することになる。即ち、酸化シリコン膜９０３をエッチングしている間、ソース領域９０４、ドレイン領域９０５及びドレイン領域９２０などの半導体膜がエッチングされないようにする必要がある。そのため、前述のように、ゲート絶縁膜９０８と同一材料である酸化窒化シリコン膜９０３を選択したのである。
【００４９】
以上の画素構成を有する発光装置において、実際にＥＬ素子まで形成した例を図２に示す。なお、図２中で図１と同じ部分は図１と同じ数字で表されているものとする。図２（Ａ）は、図１（Ｄ）に示した断面に相当する図面であり、画素電極９５８上に、ＥＬ素子９５７を形成した状態を示している。なお、図２（Ａ）の構造とした場合、画素電極９５８はＥＬ素子９５７の陽極に相当する。また、本明細書において、ＥＬ素子とは、陰極及び陽極の間にＥＬ層を設け、該ＥＬ層に電圧を印加するもしくは電流を注入することにより発光させる素子を指す。
【００５０】
この画素電極９５８の端部及び基板上に形成された薄膜トランジスタは、感光性有機樹脂膜９６１で覆われる。画素電極９５８の端部にＥＬ層が設けられると段切れ等による陽極と陰極の短絡が問題となったり、電界集中による優先的なＥＬ層の劣化が懸念されるため、画素電極９５８の端部を絶縁膜（第１の感光性有機樹脂膜９１２）で保護することは有用な意味を有する。また、感光性有機樹脂膜９６１は各画素を縁取るように格子状に設けられるか、又は行単位もしくは列単位でストライプ状に設けられる。本発明の構造の発光装置は、画素電極９５８が予め形成されてあるため、画素電極の端部の保護機能を有する。
【００５１】
なお、図２に示す構造の発光装置では、感光性有機樹脂膜（第２の感光性有機樹脂膜）９６１として、前掲の層間絶縁膜として用いた感光性有機樹脂膜（第１の感光性有機樹脂膜）９１２と同一の材料（本発明２ではポジ型感光性アクリル膜）を用いているため、生産設備を最小限に抑えることができる。また、図示しないが、図８に示したＳ字状の断面形状となるネガ型感光性アクリル膜を用いても良い。勿論、このとき開口部の上端部及び下端部における曲率半径は、３〜３０μｍ（代表的には１０〜１５μｍ）とすることが望ましい。また、その場合は、Ｗで示されるテール部分の長さを極力短くしないと開口率が低下してしまうため好ましくない。また、公知のレジスト材料（クロモフォアを含む高分子材料）を用いることも可能である。
【００５２】
また、感光性有機樹脂膜９６１の表面は、第３パッシベーション膜９６２としての窒化絶縁膜で覆われており、これにより感光性有機樹脂膜９６１からの脱ガスを抑制することができる。また、画素電極９５８上において、第３パッシベーション膜９６２はエッチングされて開口部が設けられており、該開口部において、ＥＬ層９６３と画素電極９５８が接する。ＥＬ層９６３は、発光層、電荷注入層もしくは電荷輸送層といった薄膜を積層して構成することが一般的であるが、発光が確認されているあらゆる構造及び材料を用いることができる。例えば、電子輸送層もしくはホールブロッキング層としてシリコンを含む有機系材料であるＳＡｌｑ（Ａｌｑ３の３つの配位子の１つをトリフェニルシラノール構造で置換したもの）を用いることも可能である。
【００５３】
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造としても良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
【００５４】
また、ＥＬ層９６３の上には、陰極９６４が設けられ、さらにその上には最終的に第４パッシベーション膜９６５としての窒化絶縁膜が設けられている。陰極９６４は、周期表の１族もしくは２族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに０．２〜１．５ｗｔ％（好ましくは０．５〜１．０ｗｔ％）のリチウムを添加した金属膜が電荷注入性その他の点で好適である。なお、リチウムは拡散することによってＴＦＴの動作に害を及ぼすことが懸念されるが、本実施の形態は、第１パッシベーション９１１、第２パッシベーション膜９１３及び第３パッシベーション膜９６２で完全に保護されているため、リチウムの拡散は気にする必要がない。
【００５５】
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロッキング効果を示すデータを図１７に示す。図１７（Ａ）は、高周波放電によるスパッタ法で形成した窒化シリコン膜（ＲＦ−ＳＰ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。なお、「Ｌｉ−ｄｉｐ」とは、窒化シリコン膜上にリチウムを含む溶液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたことを意味する。この高周波放電によるスパッタ法で形成した窒化シリコン膜は、半径１２ｉｎｃｈの円型Ｓｉターゲットを用い、ガス流量比をＮ２：Ａｒ＝２０：２０（ｓｃｃｍ）、成膜ガス圧力を０．８Ｐａ、成膜電力を高周波電力で３ｋＷ、基板温度を２００℃の条件にて成膜したものである。高周波放電によるスパッタ法で形成した窒化シリコン膜の組成をＳＩＭＳで測定した結果を図２０及び表１に示す。図２０及び表１から、窒化シリコン膜中には、水素が５×１０２０、炭素が４×１０１９、酸素が２×１０２１、アルゴンが３×１０２０ａｔｏｍｓ／ｃｍ３含まれることがわかる。
【００５６】
【表１】
また、図１７（Ｂ）は、比較のためプラズマＣＶＤ法で形成した窒化シリコン膜（ＣＶＤ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。プラズマＣＶＤ法で形成した窒化シリコン膜は、ガス流量をＳｉＨ４：ＮＨ３：Ｎ２：Ｈ２＝３０：２４０：３００：６０（ｓｃｃｍ）、圧力を１５９Ｐａ、周波数を１３．５６ＭＨｚ、電力を０．３５Ｗ／ｃｍ２、基板温度を３２５℃の条件にて成膜したものである。なお、図１７（Ｂ）のデータは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これら（高周波放電によるスパッタ法で形成した窒化シリコン膜、プラズマＣＶＤ法で形成した窒化シリコン膜）に通常のＢＴ試験を施した（具体的には、１．７ＭＶの電圧印加に加えて±１５０℃で１時間の加熱処理を行った。）結果、図１７（Ａ）に示すように、高周波放電によるスパッタ法で形成した窒化シリコン膜は殆どＣ−Ｖ特性に変化が見られなかったのに比べ、プラズマＣＶＤ法で形成した窒化シリコン膜はＣ−Ｖ特性に大きな変化が見られ、リチウムによる汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを示唆している。
【００５８】
さらに、第２パッシベーション膜９１３もしくは第３パッシベーション膜９６２として窒化絶縁膜を用いることによって放熱効果を期待することができる。例えば、酸化シリコン膜の熱伝導率を１とすれば、窒化シリコン膜では約５、窒化アルミニウム膜では約３５〜１３０というように非常に高い熱伝導率を有するため、ＥＬ素子が発熱した場合においても効果的に放熱が行われ、自己発熱によるＥＬ層９６３の劣化を抑制することが可能である。
【００５９】
なお、第３パッシベーション膜９６２及び第４パッシベーション膜９６５としては、第１パッシベーション膜９１１や第２パッシベーション膜９１３で用いた窒化絶縁膜と同じ材料を用いることが可能である。
【００６０】
図２（Ａ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９５８を透過して基板９０１側から出射される下方出射型となる。下方出射型の場合、本発明は画素電極を薄膜トランジスタの活性層よりも下層に設ける構造であるため、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合と比較してＥＬ層から発する光が通過する層の数は少ない（画素電極、下地膜１、下地膜２及びガラス基板のみを通過する）ため、光の透過率の面で有利である。
【００６１】
次に、図２（Ｂ）は、画素電極９５８の代わりに反射性を有する金属膜９７１とした例であり、反射性を有する金属膜９７１としては、陽極として機能させるために白金（Ｐｔ）や金（Ａｕ）といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜、タングステン膜もしくはシリコン膜といった適当な導電膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。特に、シリコン膜を用いると、薄膜トランジスタの活性層と同時形成が可能であるため好ましい。９７２はＥＬ層であり、図２（Ａ）の場合と同様に、発光が確認されているあらゆる構造及び材料を用いることができる。また、９７３は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために周期表の１族もしくは２族に属する元素を含む金属膜を用いる。さらに、金属膜９７３に積層して酸化物導電膜（代表的にはＩＴＯ膜）９７４を設け、その上に第４パッシベーション膜９７５を設ける。
【００６２】
図２（Ｂ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９７１で反射され、金属膜９７３及び酸化物導電膜９７４等を透過して基板出射される。
【００６３】
図２（Ａ）では、ＥＬ素子から発した光が画素電極９５８を透過して基板９０１から出射される場合（下方出射型）、図２（Ｂ）では、ＥＬ素子から発した光が画素電極９７１で反射され、金属膜９７３及び酸化物導電膜９７４等を透過して出射する場合（上方出射型）を示したが、ＥＬ素子から発した光が上方及び下方の両側から出射するような構造にすることもできる。この場合、例えば、図２（Ｂ）の反射性を有する金属膜９７１を透光性を有する酸化物導電膜（代表的にはＩＴＯ膜）に置きかえて画素電極を形成すればよい。具体的な構造の例を図１９に示す。図１９において、９８１はＩＴＯ膜などの酸化物導電膜で形成された画素電極、９８２はＥＬ層、９８３は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜である。金属膜９８３は、陰極として機能させるために周期表の１族もしくは２族に属する元素を含む金属膜を用いる。さらに、金属膜９８３に積層して酸化物導電膜（代表的にはＩＴＯ膜）９８４を設け、その上に第４パッシベーション膜９８５を設ける。
【００６４】
さらに、前掲の第２の課題を解決するための手段（以下、本発明２という。）について、図２１を用いて以下に説明する。本発明２は、本発明１を実施する上で好適な作製プロセスにより作製された発光装置（具体的には、ＥＬ表示装置）であり、全体として積層数を減らすことにより作成プロセスの低減を図り、結果的に製造コストの低減を図ることを特徴とする発明である。
【００６５】
図２で示した構造では、画素電極が薄膜トランジスタの形成前に予め設けてあるため、画素電極を通常のように薄膜トランジスタよりも上層に設ける場合に必要な平坦化膜（図２においては、感光性有機樹脂膜９６１）を必ずしも設ける必要はない。感光性有機樹脂膜９６１を設けない場合の構造を図２１に示す。図２１（Ａ）は、図２（Ａ）の感光性有機樹脂膜９６１を設けない場合を示し、図２１（Ｂ）は、図２（Ｂ）の感光性有機樹脂膜９６１を設けない場合を示す。図２１（Ａ）において、９９１は第３パッシベーション膜である窒化絶縁膜、９９２は陰極、９９３は第４パッシベーション膜である窒化絶縁膜である。図２１（Ａ）は、感光性有機樹脂膜を設けないことのみが図２（Ａ）と異なる。図２１（Ｂ）において、９９４は第３パッシベーション膜である窒化絶縁膜、９９５は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜、９９６は酸化物導電膜（代表的にはＩＴＯ膜）、９９７は第４パッシベーション膜である窒化絶縁膜である。図２１（Ｂ）は、感光性有機樹脂膜を設けないことのみが図２（Ｂ）と異なる。これらのように感光性有機樹脂膜９６１を設けない場合、マスク数を１枚（感光性有機樹脂膜９６１を形成するためのマスク）減らすことができる、工程数を削減することができるなどのメリットがあり、本発明の第２の課題を解決することができる。もちろん、前述した図２に示す構造における効果、すなわち画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないという効果、より平坦な状態での研磨が可能となる等の効果も生じる。
【００６６】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態では、図３において、第１開口部１１０の形成位置を異なるものとした例について図１０を用いて説明する。なお、図１０（Ａ）、（Ｂ）は、共に第２開口部まで形成した時点における断面構造を表している。また、必要に応じて図３で用いた符号を参考にする。
【００６７】
図１０（Ａ）において、８０１は直径φ１の第１開口部であり、８０２は直径φ２の第２開口部である。図１０（Ａ）の特徴は、第１開口部８０１が、ソース領域１０３の端部からはみ出して設けられている点にある。感光性有機樹脂膜１０９は、第１パッシベーション膜１０８がエッチングストッパーとなってエッチングの進行が止まるため、本実施の形態の如き位置に形成することが可能である。なお、同構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極１０７とのコンタクト部においても同様の構成とすることができる。
【００６８】
また、図１０（Ｂ）において、８０３は直径φ３の第１開口部であり、８０４は直径φ２の第２開口部である。図１０（Ｂ）の特徴も、第１開口部８０３が、ソース領域１０３の側端部からはみ出して設けられている点にある。この場合もまた感光性有機樹脂膜１０９は、第１パッシベーション膜１０８がエッチングストッパーとなってエッチングの進行が止まる。なお、コンタクト構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極１０７とのコンタクト部においても同様の構成とすることができる。
【００６９】
以上のように、層間絶縁膜として用いる感光性有機樹脂膜の下にエッチングストッパーとなり得る無機絶縁膜が存在するため、第１開口部の直径を大きくとっても何ら問題はなく、コンタクトホールを形成する際の設計マージンを広くとることができるという意味で非常に有用である。
【００７０】
〔実施の形態２〕
本実施の形態では、本発明１もしくは本発明２の実施にあたって、薄膜トランジスタとしてボトムゲート型の薄膜トランジスタ（具体的には、逆スタガ型ＴＦＴ）を用いた例、即ち、図１に示した発光装置実施において、スイッチング用ＴＦＴ及び駆動用ＴＦＴとして、逆スタガ型ＴＦＴを用いた例を示す。
【００７１】
本実施の形態について、図１１を用いて説明する。図１１（Ａ）において、３０１は基板、３０２はゲート電極、３０３はゲート絶縁膜、３０４はソース領域、３０５はドレイン領域、３０６ａ、３０６ｂはＬＤＤ領域、３０７はチャネル形成領域であり、これらはゲート電極３０２を覆って設けられたゲート絶縁膜３０３上に設けられた半導体膜を用いて構成されている。また、３０８、３０９は無機絶縁膜であり、本実施の形態では、３０８は酸化シリコン膜であり、３０９は窒化シリコン膜である。３０９は第１パッシベーション膜として機能し、３０８は下層になる半導体層と窒化シリコンからなる第１パッシベーション膜３０９との間のバッファ層として機能する。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【００７２】
次に、第１パッシベーション膜３０９上には、層間絶縁膜３１０として感光性有機樹脂膜、具体的にはポジ型感光性アクリル膜を設けられ、感光性有機樹脂膜３１０には第１開口部（直径φ１で表される。）３１１が設けられている。さらに、感光性有機樹脂膜３１０の上面及び前記第１開口部３１１の内壁面を覆うように無機絶縁膜からなる第２パッシベーション膜３１２が設けられ、該第２パッシベーション膜３１２には前記第１開口部３１１の底面において、第２開口部（直径φ２で表される。）３１３が設けられている。また、３１４はソース電極、３１５はドレイン電極である。
【００７３】
本実施の形態においても、図３の薄膜トランジスタと同様に、第１パッシベーション膜３０９及び第２パッシベーション膜３１２としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ１は、２〜１０μｍ（好ましくは３〜５μｍ）とし、直径φ２は、１〜５μｍ（好ましくは２〜３μｍ）とすれば良く、φ１＞φ２の関係を満たせば良い。なお、第１開口部３１１の断面形状については、〔課題を解決するための手段〕で詳細に説明したのでここでは省略するが、その内壁面がなだらかな曲面を形成し、連続的に変化する曲率半径を有することが望ましい。具体的には、順番に３点の曲率半径Ｒ１、Ｒ２、Ｒ３に注目した時、それぞれの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となり、その数値は３〜３０μｍ（代表的には１０〜１５μｍ）となることが望ましい。また、第１開口部３１１の底面において、感光性有機樹脂膜３１０と第１パッシベーション膜３０９のなす角（接触角θ）が３０°＜θ＜６５°（代表的には４０°＜θ＜５０°）の範囲に収まるようにすると良い。
【００７４】
以上のように、本発明１もしくは本発明２を実施するにあたって薄膜トランジスタの構造をトップゲート型のみもしくはボトムゲート型のみに限定する必要はなく、あらゆる構造の薄膜トランジスタに適用することができる。さらに、薄膜トランジスタに限らず、シリコンウェハ上にウェルを形成して作製されたＭＯＳ構造のトランジスタに適用しても良い。
【００７５】
〔実施の形態３〕
本実施の形態では、本発明１もしくは本発明２を液晶表示装置に適用した例について説明する。図１２において、図１２（Ａ）は、液晶表示装置の一画素における上面図（ただし、画素電極を形成したところまで。）であり、図１２（Ｂ）はその回路図であり、図１２（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面である。
【００７６】
図１２（Ａ）、（Ｂ）に示すように、液晶表示装置の表示部は、ゲート配線８５１、データ配線８５２で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという。）８５３、容量部８５４及び液晶素子８５５が設けられている。また、図１２（Ａ）では、液晶素子８５５は図示されていないが、画素電極８５７の上方に液晶層を設けることにより形成することができる。図１２（Ｂ）に示す回路図では、容量部８５４及び液晶素子８５５の双方が定電位線８５６に接続されているが、同一電位に保持する必要はなく、一方がコモン電位で他方がグラウンド電位（接地電位）であっても良い。なお、本実施の形態において、スイッチング用ＴＦＴ８５３として、マルチゲート構造のｎチャネル型ＴＦＴを用いているが、ｐチャネル型ＴＦＴを用いても良い。また、スイッチング用ＴＦＴのレイアウトは、実施者が適宜設定すれば良い。
【００７７】
図１２（Ｃ）の断面図には、スイッチング用ＴＦＴ８５３及び容量部８５４が示されている。８００は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、８０１は窒化酸化シリコン膜、８０２は酸化窒化シリコン膜であり、積層して下地膜として機能させる。勿論、これらの材料に限定する必要はない。
【００７８】
酸化窒化シリコン膜８０２の上には、予め酸化物導電膜をパターニングして形成した画素電極８５７を形成しておく。即ち、画素電極８５７を薄膜トランジスタ形成前に予め設けておくことにより、回路全体の積層数を低減することができる。なお、画素電極８５７として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極８５７の上には、酸化窒化シリコン膜８０３が設けられる。後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましいという点は、本発明２の場合と同様である。
【００７９】
さらに、酸化窒化シリコン膜８０３の上にはスイッチング用ＴＦＴ８５３の活性層が設けられ、該活性層は、ソース領域８０４、ドレイン領域８０５、ＬＤＤ領域８０６ａ〜８０６ｄ及びチャネル形成領域８０７ａ、８０７ｂを有し、ソース領域８０４とドレイン領域８０５の間に、二つのチャネル形成領域及び四つのＬＤＤ領域を有している。
【００８０】
また、スイッチング用ＴＦＴ８５３の活性層は、ゲート絶縁膜８０８に覆われ、その上にゲート電極８０９ａ、８０９ｂ及びゲート電極８１０ａ、８１０ｂが設けられている。ゲート絶縁膜８０８は、本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電極８０９ａ及び８１０ａとしては、窒化タンタル膜を用い、ゲート電極８０９ｂ及び８１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図１２（Ｂ）に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報を参照すれば良い。
【００８１】
また、ゲート電極を覆う第１パッシベーション膜８１１として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜８１２（本実施の形態ではポジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜８１２には第１開口部（図３参照）を覆うように第２パッシベーション膜８１３が設けられ、第１開口部の底面において第２開口部（図３参照）が設けられる。本実施の形態では、第２パッシベーション膜８１３として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【００８２】
また、データ配線８５２は、第１開口部を介してソース領域８０４に接続され、ドレイン配線８１５は、第２開口部を介してドレイン領域８０５に接続される。ドレイン配線８１５は、容量部において保持容量を構成する電極として用いられると共に、画素電極８５７と電気的に接続される。なお、本実施の形態では、画素電極８５７として可視光に対して透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定されない。また、これらデータ配線８５２及びドレイン配線８１５は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【００８３】
ドレイン配線８１５は、ゲート電極と同時に形成された（即ち、ゲート電極と同一面に形成された）容量配線８１６に第１パッシベーション膜８１１及び第２パッシベーション膜８１３を介して対向すると共に保持容量８５４ａを形成している。さらに、容量配線８１６は、半導体膜８１７にゲート絶縁膜８０８を介して対向すると共に保持容量８５４ｂを形成している。この半導体膜８１７は、ドレイン領域８０５と電気的に接続されているため、容量配線８１６に定電圧を印加することにより電極として機能する。このように、容量部８５４は、保持容量８５４ａ及び８５４ｂを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量８５４ａは、誘電体として、比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。
【００８４】
以上の画素構成を有する液晶表示装置において、実際に液晶素子まで形成した例を図１３に示す。図１３（Ａ）は、図１２（Ｃ）に示した断面に相当する図面であり、画素電極８５７上に、液晶素子８５５を形成した状態を示している。ドレイン配線８１５上には有機樹脂からなるスペーサ８２１が設けられ、その上から配向膜８２２が設けられている。スペーサ８２１及び配向膜８２２の形成順序は逆でも良い。さらに、別の基板（対向基板）８２３上に金属膜でなる遮光膜８２４、酸化物導電膜からなる対向電極８２５及び配向膜８２６を設けて、シール材（図示せず）を用いて配向膜８２２と配向膜８２６が向かい合うように貼り合わせる。さらに、シール材に設けられた液晶注入口から液晶８２７を注入し、液晶注入口を封止して液晶表示装置が完成する。なお、スペーサ８２１の形成以降の工程は、一般的な液晶のセル組み工程を適用すれば良いので、特に詳細な説明は行わない。
【００８５】
また、配向膜８２２のラビング処理は、一般的なラビング処理を行っても良いし、ラビングレス技術を用いても良いが、図１２において第３下地膜８０３としてダイヤモンドライクカーボン（ＤＬＣ）膜を用いれば、画素電極８５７上に第２開口部を形成する際にＤＬＣ膜のみを選択的に残すことができるため、ＤＬＣ膜にレーザー照射して配向性を得る技術を用いることができる。
【００８６】
図１３（Ａ）に示した構造とした場合、光は、対向基板８２３側から入射し、液晶８２７で変調されて、基板８０１側から出射する。このとき、透過光は、層間絶縁膜に用いた感光性有機樹脂膜８１２を透過することになるため、感光性有機樹脂膜８１２に対して脱色処理を十分に行って、十分に透明にしておく必要がある。
【００８７】
また、図１３（Ａ）に示した構造とした場合、スペーサ８２１の高さは必要以上に高くする必要がない点で有用である。即ち、通常のＴＮ液晶を用いる場合、セルギャップは４μｍ前後であり、その場合はスペーサの高さも４μｍ前後が必要であったが、本実施の形態の構造とすると、薄膜トランジスタに起因する高さ（約１．５〜２μｍ）にスペーサの高さを加えた高さがセルギャップとなる。従って、スペーサ８２１自体の高さは、２．０〜２．５μｍ程度で十分となり、十分に均一な膜厚で塗布形成が可能な範囲である。また、画素の表示領域（画素電極８５７が占有する領域）を透過する光が薄膜トランジスタの方へ散乱しても、図１２（Ａ）、（Ｂ）及び図１３（Ａ）からも明らかなように、ドレイン配線８１５が感光性有機樹脂膜８１２の壁面を覆うように設けられるため、横方向からの光散乱に対しても遮光膜として機能するという利点が得られる。さらに、画素の表示領域を透過する光が、絶縁膜を透過する距離が短くなるため、界面散乱による光損失を抑制することが可能である。
【００８８】
次に、図１３（Ｂ）は、画素電極８５７の代わりに反射性を有する金属膜からなるドレイン配線８３１をそのまま利用した例であり、反射性を有する金属膜としては、アルミニウム膜（アルミニウム合金膜を含む。）もしくは少なくとも表面に銀薄膜を有した導電膜を用いることができる。その他の図１３（Ａ）と同一の符号を付してある部分は、説明を省略する。図１３（Ｂ）に示した構造とした場合、光は、対向基板８２３側から入射し、液晶８２７で変調されて、再び対向基板８２３側から出射する。このときも図１３（Ａ）の場合と同様な効果が得られる。
【００８９】
また、図２２に示すように、感光性有機樹脂膜を厚く形成することによって、スペーサを兼ねる構造にすることができる。図２２において、８４１がスペーサを兼ねて形成した感光性有機樹脂膜である。図２２のような構造の場合、図１３のようなスペーサ８２１を設ける必要がないため、マスク数を１枚（スペーサを形成するためのマスク）減らすことができ、また、スペーサを形成する工程を省略することができる。なお、図２２は図１３（Ａ）において、感光性有機樹脂膜を厚く形成し、スペーサを兼ねる構造にしたものであり、感光性有機樹脂膜とスペーサ以外は同様の構造となっているため、図１３（Ａ）と同じものには同じ数字で示してある。
【００９０】
〔実施の形態４〕
本実施の形態では、図１に示した発光装置の全体の構成について、図１４を用いて説明する。図１４は、薄膜トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）のＢ−Ｂ’における断面図、図１４（Ｃ）は、図１４（Ａ）のＡ−Ａ’における断面図である。
【００９１】
基板４０１上には、画素部（表示部）４０２、該画素部４０２を囲むように設けられたデータ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４ｂ及び保護回路４０５が配置され、これらを囲むようにしてシール材４０６が設けられている。画素部４０２の構造については、図１及びその説明を参照すれば良い。シーリング材４０６としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができるが、図１に示したように絶縁膜のみで封止することも可能である。また、ＥＬ素子からの光の放射方向によっては、透光性材料を用いる必要がある。
【００９２】
このシール材４０６は、データ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４ｂ及び保護回路４０５の一部に重畳させて設けても良い。そして、該シール材４０６を用いてシーリング材４０７が設けられ、基板４０１、シール材４０６及びシーリング材４０７によって密閉空間４０８が形成される。シーリング材４０７には予め凹部の中に吸湿剤（酸化バリウムもしくは酸化カルシウム等）４０９が設けられ、上記密閉空間４０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、ＥＬ層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材４１０で覆われており、該カバー材４１０は、空気や水分は通し、吸湿剤４０９は通さない。なお、密閉空間４０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【００９３】
また、基板４０１上には、データ線駆動回路４０３及びゲート線駆動回路４０４ａ、４０４ｂに信号を伝達するための入力端子部４１１が設けられ、該入力端子部４１１へはＦＰＣ（フレキシブルプリントサーキット）４１２を介してビデオ信号等のデータ信号が伝達される。入力端子部４１１の断面は、図１４（Ｂ）の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線４１３の上に酸化物導電膜４１４を積層した構造の入力配線とＦＰＣ４１２側に設けられた配線４１５とを、導電体４１６を分散させた樹脂４１７を用いて電気的に接続してある。なお、導電体４１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【００９４】
また、図１４（Ｃ）において、点線で囲まれた領域４１８の拡大図を図１４（Ｄ）に示す。保護回路４０５は、薄膜トランジスタ４１９やコンデンサ４２０を組み合わせて構成すれば良く、公知の如何なる構成を用いても良い。本発明１は、コンタクトホールの改善と同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴の一つとしており、本実施の形態では、その特徴を活かしてコンデンサ４２０を形成しているのである。なお、薄膜トランジスタ４１９及びコンデンサ４２０の構造については、図１及びその説明を参照すれば十分に理解できるので、ここでの説明は省略する。
【００９５】
本実施の形態において、保護回路４０５は入力端子部４１１とデータ線駆動回路４０３との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ４２０によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部４０２とデータ線駆動回路４０３との間や画素部４０２とゲート線駆動回路４０４ａ、４０４ｂの間などに設けても構わない。
【００９６】
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けられた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、他の実施の形態１、２のいずれの構成とも組み合わせて実施することが可能である。
【００９７】
〔実施の形態５〕
本実施の形態では、実施の形態４とは異なる構成の発光装置の例を示す。説明には図１５を用いる。図１５は、図１４（Ｃ）に対応する断面図であり、基板４０１上に画素部４０２、データ線駆動回路４０３及び保護回路４０５が設けられ、それらの回路の延長線上に入力端子部４１１が設けられている。これらの画素部４０２、データ線駆動回路４０３及び保護回路４０５は、図１に示した発光装置と同様に、保護膜４２１を用いてＥＬ素子の封止を行っており非常に薄く構成されている。
【００９８】
また、本実施の形態では、ＴＣＰ（テープキャリアパッケージ）４２２を用いて外部駆動回路との電気的接続を確保している。ＴＣＰ４２２は、ＴＡＢ（テープオートメーテッドボンディング）テープ部分にＩＣチップ４２２ａ〜４２２ｄを設けた構成を有し、ＩＣチップ４２２ａ〜４２２ｄが基板４０１上に位置するような向きにＴＣＰ４２２を接着してある。そのため、発光装置の厚さを非常に薄くすることが可能となり、該発光装置を表示部に用いることにより携帯性に優れた電機器具を得ることができる。さらに、基板として可撓性基板（代表的にはプラスチックフィルム）を用いれば、フレキシブルな発光装置が得られ、ひいては曲面に貼り付け可能な可撓性の電気器具を実現することも可能となる。
【００９９】
なお、本実施の形態に示す構成は、図１、２及び実施の形態１〜４のいずれに示した構成とも自由に組み合わせることができる。
【０１００】
〔実施の形態６〕
本実施の形態では、図４とは異なるプロセスで薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を形成する例について図１８を用いて説明する。まず、図１８（Ａ）について説明する。基板２０１上に、下地膜２０２を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜２０７を形成し、ゲート電極２０８及び容量電極２０９を形成し、ゲート電極２０８をマスクに用いて自己整合的にソース領域２０３及びドレイン領域２０４を形成する。このとき、同時にチャネル形成領域２０５及び保持容量の一方の電極として機能する半導体領域２０６が画定する。ソース領域２０３及びドレイン領域２０４を形成したら、加熱処理によりソース領域２０３及びドレイン領域２０４を活性化し、さらに第１パッシベーション膜２１０を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。
【０１０１】
次に、第１パッシベーション膜２１０上に保護膜２１１を形成する。膜厚は、３０〜７０ｎｍ（好ましくは４５〜５５ｎｍ）の範囲で選択すれば良い。保護膜２１１としては、酸化シリコン膜もしくは酸化窒化シリコン膜を用いる。そして、保護膜２１１上に第１開口部２１２を設けた感光性有機樹脂膜２１３（ここではポジ型の感光性アクリル膜）を形成する。感光性有機樹脂膜２１３は感光性であるため、直接露光することによりパターニングが可能であり、現像することでエッチングできる。勿論、現像液によるエッチング後は、感光性有機樹脂膜２１３の脱色処理及び焼成処理を行う。なお、脱色処理及び焼成処理については、図４の説明を参照すれば良い。
【０１０２】
次に、図１８（Ｂ）について説明する。第１開口部２１２を形成したら、感光性有機樹脂膜２１３をマスクにして、露出している保護膜２１１をエッチングする。このとき、第１パッシベーション膜２１０がエッチングストッパーとして機能する。次に、感光性有機樹脂膜２１３の上面及び第１開口部２１２の内壁面を覆うように第２パッシベーション膜２１４を形成する。第２パッシベーション膜２１４は、第１パッシベーション膜２１０と同一の材料としても良い。図４の説明で述べたように、第２パッシベーション膜２１０の形成は、高周波放電によるスパッタ法を用いることが好ましい。その際、条件は図４の説明を参照すれば良い。そして、第２パッシベーション膜２１４を形成したら、フォトレジスト２１５を形成する。このフォトレジスト２１５は、第２パッシベーション膜２１４に対して第２開口部を形成するためのマスクである。
【０１０３】
次に、図１８（Ｃ）について説明する。フォトレジスト２１５を形成したら、エッチング処理を行って第２パッシベーション膜２１４、第１パッシベーション膜２１０及びゲート絶縁膜２０７を順次エッチングし、第２開口部２１６を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第２開口部２１６の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、第２開口部２１６の形成にあたって、ドライエッチング処理を行っても感光性有機樹脂膜２１３がプラズマに直接曝すことがない。
【０１０４】
次に、図１８（Ｄ）について説明する。第２開口部２１６を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極２１７及びドレイン電極２１８及を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜（合金を含む。）、アルミニウム膜（合金を含む。）もしくはこれらの積層膜を用いれば良い。また、ドレイン電極２１８は、前記容量電極２０９の上に重畳するように延長される。このような構造とすると、半導体領域２０６、ゲート絶縁膜２０７及び容量電極２０９で第１保持容量２１９ａが構成され、かつ、容量電極２０９、第１パッシベーション膜２１０、第２パッシベーション膜２１４及びドレイン電極２１８で第２保持容量２１９ｂが構成される。従って、第１保持容量２１９ａ及び第２保持容量２１９ｂを並列に設けることができるため、小さい面積で大きな容量値を確保することが可能となる。さらに、第２保持容量２１９ｂの誘電体は、二層の積層構造となっているため、ピンホールの発生確率が低く、信頼性の高い保持容量とすることができる。
【０１０５】
以上のようにして、図１８（Ｄ）に示す構造の薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を得ることができる。なお、本実施の形態では単純な構造の薄膜トランジスタに適用して説明したが、本実施の形態は、公知のあらゆる構造の薄膜トランジスタに適用することも可能であり、実施の形態１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１０６】
〔実施の形態７〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１６に示す。
【０１０７】
図１６（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【０１０８】
図１６（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。
【０１０９】
図１６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
【０１１０】
図１６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。
【０１１１】
図１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１１２】
図１６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。
【０１１３】
図１６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は、表示部２６０２に適用することができる。
【０１１４】
図１６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１１５】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。本発明により表示装置の動作性能の安定性を向上させ、かつ、回路設計における設計マージンの拡大を達成させることができるため、コストの低い表示装置を提供することができ、電子機器の部品コストを低減することができる。なお、本実施の形態の電子機器には、実施の形態１〜６に示したいずれの構成を有した表示装置を用いても良い。
【０１１６】
【発明の効果】
本発明１により、回路設計における設計マージンの高いプロセスで、薄膜トランジスタのしきい値電圧をばらつかせることなく表示装置の作製が可能となり、表示装置の動作性能の安定性の向上を達成することができる。さらに、前掲の薄膜トランジスタを作製すると同時に、特にフォトリソ工程を増やすことなく小さな面積で大きな容量を形成することができ、表示装置の画質の向上を図ることができる。また、本発明２により、当該技術の工程数を削減する上で好適な作製プロセスが提供され、表示装置、特に発光装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】発光装置の画素構成を示す図。
【図２】発光装置の断面構造を示す図。
【図３】薄膜トランジスタの構造を示す図。
【図４】薄膜トランジスタの作製工程を示す図。
【図５】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図６】しきい値電圧のバラツキを示す図。
【図７】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図８】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図９】有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。
【図１０】薄膜トランジスタの構造を示す図。
【図１１】薄膜トランジスタの構造を示す図。
【図１２】液晶表示装置の画素構成を示す図。
【図１３】液晶表示装置の断面構造を示す図。
【図１４】発光装置の外観構成を示す図。
【図１５】発光装置の外観構成を示す図。
【図１６】電気器具の具体例を示す図。
【図１７】窒化シリコン膜を誘電体するＭＯＳ構造のＣ−Ｖ特性を示す図。
【図１８】薄膜トランジスタ及び保持容量の作製工程を示す図。
【図１９】発光装置の断面構造を示す図。
【図２０】窒化シリコン膜のＳＩＭＳ測定データ。
【図２１】発光装置の断面構造を示す図。
【図２２】液晶表示装置の断面構造を示す図。
Claims (15)
- 基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、
前記半導体素子は、活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第１窒化絶縁膜、該第１窒化絶縁膜の上に設けられた感光性有機樹脂膜、該感光性有機樹脂膜の上に設けられた第２窒化絶縁膜及び該第２窒化絶縁膜の上に設けられた配線を有し、前記感光性有機樹脂膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われると共に、該第１開口部の内側に前記ゲート絶縁膜、前記第１窒化絶縁膜及び前記第２窒化絶縁膜を含む積層体に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記活性層と前記配線が接続されており、
前記画素電極は、前記活性層よりも下層に設けられると共に前記半導体素子に前記配線を介して接続されていることを特徴とする表示装置。 - 基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、
前記半導体素子は、活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第１窒化絶縁膜、該第１窒化絶縁膜の上に設けられた感光性有機樹脂膜、該感光性有機樹脂膜の上に設けられた第２窒化絶縁膜及び該第２窒化絶縁膜の上に設けられた配線を有し、前記感光性有機樹脂膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われると共に、前記第１開口部の底面において前記第１絶縁膜と前記第２絶縁膜が０．３〜３μｍに渡って接する領域を有し、該第１開口部の内側に前記ゲート絶縁膜、前記第１窒化絶縁膜及び前記第２窒化絶縁膜を含む積層体に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記活性層と前記配線が接続されており、
前記画素電極は、前記活性層よりも下層に設けられると共に前記半導体素子に前記配線を介して接続されていることを特徴とする表示装置。 - 基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、
前記半導体素子は、活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第１窒化絶縁膜、該第１窒化絶縁膜の上に設けられたポジ型感光性アクリル膜、該ポジ型感光性アクリル膜の上に設けられた第２窒化絶縁膜及び該第２窒化絶縁膜の上に設けられた配線を有し、前記ポジ型感光性アクリル膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われると共に、該第１開口部の内側に前記ゲート絶縁膜、前記第１窒化絶縁膜及び前記第２窒化絶縁膜を含む積層体に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記活性層と前記配線が接続されており、
前記画素電極は、前記活性層よりも下層に設けられると共に前記半導体素子に前記配線を介して接続されていることを特徴とする表示装置。 - 基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、
前記半導体素子は、活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第１窒化絶縁膜、該第１窒化絶縁膜の上に設けられたポジ型感光性アクリル膜、該ポジ型感光性アクリル膜の上に設けられた第２窒化絶縁膜及び該第２窒化絶縁膜の上に設けられた配線を有し、前記ポジ型感光性アクリル膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われると共に、前記第１開口部の底面において前記第１絶縁膜と前記第２絶縁膜が０．３〜３μｍに渡って接する領域を有し、該第１開口部の内側に前記ゲート絶縁膜、前記第１窒化絶縁膜及び前記第２窒化絶縁膜を含む積層体に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記活性層と前記配線が接続されており、
前記画素電極は、前記活性層よりも下層に設けられると共に前記半導体素子に前記配線を介して接続されていることを特徴とする表示装置。 - 基板上に半導体素子及び該半導体素子に接続された画素電極を設けた複数の画素を有する画素部を有した表示装置において、
前記半導体素子は、活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられたアルゴンを含む第１窒化絶縁膜、該第１窒化絶縁膜の上に設けられた第１感光性有機樹脂膜、該感光性有機樹脂膜の上に設けられたアルゴンを含む第２窒化絶縁膜及び該第２窒化絶縁膜の上に設けられた配線、該配線の上に設けられた第２感光性有機樹脂膜、該第２感光性有機樹脂膜の上に設けられたアルゴンを含む第３窒化絶縁膜、該第３窒化絶縁膜の上に設けられたＬｉが添加された金属膜を有し、前記感光性有機樹脂膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われると共に、該第１開口部の内側に前記ゲート絶縁膜、前記第１窒化絶縁膜及び前記第２窒化絶縁膜を含む積層体に設けられた第２開口部を有し、前記第１開口部及び前記第２開口部を介して前記活性層と前記配線が接続されており、
前記画素電極は、前記活性層よりも下層に設けられると共に前記半導体素子に前記配線を介して接続されていることを特徴とする表示装置。 - 請求項１乃至請求項５のいずれか一において、前記第１窒化絶縁膜及び前記第２窒化絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜であることを特徴とする表示装置。
- 請求項１乃至請求項６のいずれか一において、前記第１開口部の上端部における曲率半径は、３〜３０μｍであることを特徴とする表示装置。
- 請求項１乃至請求項６のいずれか一において、前記第１開口部の上端部における曲率半径は、３〜３０μｍの範囲内で連続的に変化することを特徴とする表示装置。
- 請求項１乃至請求項８のいずれか一において、前記第１開口部の下端部における接触角（θ）は、３０°＜θ＜６５°を満たすことを特徴とする表示装置。
- 基板上に下地膜に覆われた画素電極を形成し、該下地膜上に半導体膜を形成し、該半導体膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成し、前記半導体膜に不純物領域を形成し、前記ゲート電極上に第１窒化絶縁膜を形成し、該第１窒化絶縁膜上に感光性有機樹脂膜を形成し、前記不純物領域上において前記感光性有機樹脂膜に第１開口部を形成し、該第１開口部を覆って第２窒化絶縁膜を形成し、前記第１開口部の底面において前記第２窒化絶縁膜、前記第１窒化絶縁膜及び前記ゲート絶縁膜をエッチングして第２開口部を形成し、前記第２窒化絶縁膜上に配線を形成すると共に前記第１開口部及び前記第２開口部を介して前記不純物領域と前記配線を接続する表示装置の作製方法であって、
前記第１開口部の形成の際、前記画素電極上において前記感光性有機樹脂膜をエッチングし、前記第２開口部の形成の際、前記第２窒化絶縁膜、前記第１窒化絶縁膜、前記ゲート絶縁膜及び前記下地膜をエッチングして前記画素電極を露出させた後、前記画素電極と前記配線を接続することを特徴とする表示装置の作製方法。 - 基板上に下地膜に覆われた画素電極を形成し、該下地膜上に半導体膜を形成し、該半導体膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成し、前記半導体膜に不純物領域を形成し、前記ゲート電極上に第１窒化絶縁膜を形成し、該第１窒化絶縁膜上にポジ型感光性アクリル膜を形成し、前記不純物領域上において前記感光性有機樹脂膜に第１開口部を形成し、該第１開口部を覆って第２窒化絶縁膜を形成し、前記第１開口部の底面において前記第２窒化絶縁膜、前記第１窒化絶縁膜及び前記ゲート絶縁膜をエッチングして第２開口部を形成し、前記第２窒化絶縁膜上に配線を形成すると共に前記第１開口部及び前記第２開口部を介して前記不純物領域と前記配線を接続する表示装置の作製方法であって、
前記第１開口部の形成の際、前記画素電極上において前記ポジ型感光性アクリル膜をエッチングし、前記第２開口部の形成の際、前記第２窒化絶縁膜、前記第１窒化絶縁膜、前記ゲート絶縁膜及び前記下地膜をエッチングして前記画素電極を露出させた後、前記画素電極と前記配線を接続することを特徴とする表示装置の作製方法。 - 請求項１０または請求項１１において、前記第１窒化絶縁膜及び前記第２窒化絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることを特徴とする表示装置の作製方法。
- 請求項１０乃至請求項１２のいずれか一において、前記第１開口部の上端部における曲率半径を、３〜３０μｍとすることを特徴とする表示装置の作製方法。
- 請求項１０乃至請求項１２のいずれか一において、前記第１開口部の上端部における曲率半径を、３〜３０μｍの範囲内で連続的に変化させることを特徴とする表示装置の作製方法。
- 請求項１０乃至請求項１４のいずれか一において、前記第１開口部の下端部における接触角（θ）を、３０°＜θ＜６５°とすることを特徴とする表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109613A JP4463493B2 (ja) | 2002-04-15 | 2003-04-14 | 表示装置及びその作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111745 | 2002-04-15 | ||
| JP2003109613A JP4463493B2 (ja) | 2002-04-15 | 2003-04-14 | 表示装置及びその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004004757A true JP2004004757A (ja) | 2004-01-08 |
| JP2004004757A5 JP2004004757A5 (ja) | 2006-06-01 |
| JP4463493B2 JP4463493B2 (ja) | 2010-05-19 |
Family
ID=28786654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003109613A Expired - Fee Related JP4463493B2 (ja) | 2002-04-15 | 2003-04-14 | 表示装置及びその作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7411215B2 (ja) |
| JP (1) | JP4463493B2 (ja) |
| KR (1) | KR100968496B1 (ja) |
| CN (1) | CN100357992C (ja) |
| TW (1) | TWI270919B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242338A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2007299913A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US7573070B2 (en) | 2004-09-23 | 2009-08-11 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
| JP2012190042A (ja) * | 2004-01-26 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2013097093A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2017108163A (ja) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9793329B2 (en) | 2008-10-16 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device including light-emitting layer |
| US20200341344A1 (en) * | 2019-04-23 | 2020-10-29 | E Ink Holdings Inc. | Reflective active device array substrate and manufacturing method thereof and reflective display apparatus and manufacturing method thereof |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822629B2 (en) * | 2000-08-18 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) * | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7452257B2 (en) * | 2002-12-27 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a display device |
| KR100552975B1 (ko) * | 2003-11-22 | 2006-02-15 | 삼성에스디아이 주식회사 | 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법 |
| JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| JP2005134755A (ja) * | 2003-10-31 | 2005-05-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| KR100615222B1 (ko) * | 2004-06-17 | 2006-08-25 | 삼성에스디아이 주식회사 | 전계 발광 디스플레이 장치 및 이의 제조 방법 |
| KR100611652B1 (ko) * | 2004-06-28 | 2006-08-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
| US8217396B2 (en) | 2004-07-30 | 2012-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| JP2006251049A (ja) * | 2005-03-08 | 2006-09-21 | Toshiba Matsushita Display Technology Co Ltd | 表示装置及びアレイ基板 |
| JP2008204966A (ja) * | 2005-05-23 | 2008-09-04 | Sharp Corp | 半導体装置及びその製造方法並びに液晶表示装置 |
| US7414262B2 (en) * | 2005-09-30 | 2008-08-19 | Lexmark International, Inc. | Electronic devices and methods for forming the same |
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP5170985B2 (ja) | 2006-06-09 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP5512931B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5512930B2 (ja) | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5142831B2 (ja) * | 2007-06-14 | 2013-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| WO2009052089A1 (en) * | 2007-10-15 | 2009-04-23 | E.I. Du Pont De Nemours And Company | Backplane structures for solution processed electronic devices |
| US8772774B2 (en) | 2007-12-14 | 2014-07-08 | E. I. Du Pont De Nemours And Company | Backplane structures for organic light emitting electronic devices using a TFT substrate |
| KR20230165355A (ko) | 2009-09-16 | 2023-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20120129592A (ko) | 2011-05-20 | 2012-11-28 | 삼성디스플레이 주식회사 | 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법 |
| KR20130136063A (ko) * | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6186697B2 (ja) * | 2012-10-29 | 2017-08-30 | セイコーエプソン株式会社 | 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器 |
| KR102138280B1 (ko) * | 2013-04-30 | 2020-07-28 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
| JP2017191183A (ja) * | 2016-04-12 | 2017-10-19 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| KR20180077834A (ko) * | 2016-12-29 | 2018-07-09 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| KR102349279B1 (ko) * | 2017-09-08 | 2022-01-11 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN111856832B (zh) * | 2019-04-23 | 2024-09-10 | 元太科技工业股份有限公司 | 反射式主动元件阵列基板及其制作方法与反射式显示设备 |
| CN114497315A (zh) * | 2022-02-15 | 2022-05-13 | 中国科学院半导体研究所 | Led芯片结构及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261017A (ja) * | 1991-02-14 | 1992-09-17 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法 |
| JPH08152651A (ja) * | 1994-09-29 | 1996-06-11 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
| JPH08181214A (ja) * | 1994-12-26 | 1996-07-12 | Nkk Corp | 半導体装置 |
| JPH1039334A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | アレイ基板および液晶表示装置 |
| JPH1048668A (ja) * | 1996-08-02 | 1998-02-20 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JPH11183929A (ja) * | 1997-12-24 | 1999-07-09 | Toshiba Corp | 液晶表示素子 |
| JPH11345981A (ja) * | 1999-05-19 | 1999-12-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2001223267A (ja) * | 2000-02-07 | 2001-08-17 | Canon Sales Co Inc | 半導体装置の製造方法 |
| JP2001318628A (ja) * | 2000-02-28 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置および電気器具 |
| JP2001318622A (ja) * | 1999-12-27 | 2001-11-16 | Sanyo Electric Co Ltd | 表示装置およびその製造方法 |
| JP2002006777A (ja) * | 2000-04-17 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電気器具 |
Family Cites Families (213)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3597667A (en) | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
| JPS606040B2 (ja) | 1979-06-07 | 1985-02-15 | 日本電気株式会社 | 集積回路 |
| US4313782A (en) * | 1979-11-14 | 1982-02-02 | Rca Corporation | Method of manufacturing submicron channel transistors |
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| US4409724A (en) | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
| US4342617A (en) | 1981-02-23 | 1982-08-03 | Intel Corporation | Process for forming opening having tapered sides in a plasma nitride layer |
| DE3146981A1 (de) * | 1981-11-26 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb. |
| US5365079A (en) | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| US4566175A (en) * | 1982-08-30 | 1986-01-28 | Texas Instruments Incorporated | Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations |
| US4447272A (en) * | 1982-11-22 | 1984-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating MNOS structures utilizing hydrogen ion implantation |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| FR2585167B1 (fr) * | 1985-07-19 | 1993-05-07 | Gen Electric | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince |
| JPS62130018A (ja) * | 1985-12-02 | 1987-06-12 | Hitachi Ltd | 半導体電子回路 |
| JPH0740711B2 (ja) | 1986-06-20 | 1995-05-01 | キヤノン株式会社 | 光センサの駆動方法及び画像入力装置 |
| KR100212098B1 (ko) * | 1987-09-19 | 1999-08-02 | 가나이 쓰도무 | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 |
| JPH0654774B2 (ja) | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US4851370A (en) | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| JPH0766946B2 (ja) | 1989-03-31 | 1995-07-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5113511A (en) * | 1989-06-02 | 1992-05-12 | Atari Corporation | System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions |
| US4951100A (en) | 1989-07-03 | 1990-08-21 | Motorola, Inc. | Hot electron collector for a LDD transistor |
| JP3009438B2 (ja) | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| US5191373A (en) * | 1989-08-31 | 1993-03-02 | Asahi Kogaku Kogyo Kabushiki Kaisha | Display system of a camera selective display system for a camera |
| JP2714993B2 (ja) | 1989-12-15 | 1998-02-16 | セイコーエプソン株式会社 | 液晶表示装置 |
| US5063378A (en) | 1989-12-22 | 1991-11-05 | David Sarnoff Research Center, Inc. | Scanned liquid crystal display with select scanner redundancy |
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| DE69127395T2 (de) * | 1990-05-11 | 1998-01-02 | Asahi Glass Co Ltd | Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter |
| US5198685A (en) * | 1990-08-01 | 1993-03-30 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with shock-absorbing layer |
| US5234850A (en) | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
| CA2055400C (en) | 1990-11-15 | 1998-08-04 | Kenji Yamagata | Method of forming crystal |
| KR930009549B1 (ko) * | 1990-11-28 | 1993-10-06 | 현대전자산업 주식회사 | 고저항용 다결정 실리콘의 저항치 유지방법 |
| US5424752A (en) | 1990-12-10 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving an electro-optical device |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5468987A (en) | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| JPH0824104B2 (ja) | 1991-03-18 | 1996-03-06 | 株式会社半導体エネルギー研究所 | 半導体材料およびその作製方法 |
| US5946561A (en) | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3071851B2 (ja) | 1991-03-25 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| US5680147A (en) | 1991-05-20 | 1997-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5280280A (en) | 1991-05-24 | 1994-01-18 | Robert Hotto | DC integrating display driver employing pixel status memories |
| US5414442A (en) | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5414278A (en) * | 1991-07-04 | 1995-05-09 | Mitsushibi Denki Kabushiki Kaisha | Active matrix liquid crystal display device |
| JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US5650338A (en) | 1991-08-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistor |
| KR960000225B1 (ko) | 1991-08-26 | 1996-01-03 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 절연게이트형 반도체장치의 제작방법 |
| US6556257B2 (en) * | 1991-09-05 | 2003-04-29 | Sony Corporation | Liquid crystal display device |
| JP3116478B2 (ja) * | 1991-10-29 | 2000-12-11 | ソニー株式会社 | 半導体メモリ装置 |
| US5576655A (en) | 1991-11-29 | 1996-11-19 | Fuji Electric Co., Ltd. | High-withstand-voltage integrated circuit for driving a power semiconductor device |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| JPH05249478A (ja) | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| US5485019A (en) | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6078316A (en) | 1992-03-16 | 2000-06-20 | Canon Kabushiki Kaisha | Display memory cache |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| GB9206086D0 (en) | 1992-03-20 | 1992-05-06 | Philips Electronics Uk Ltd | Manufacturing electronic devices comprising,e.g.tfts and mims |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| TW223178B (en) | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| US5343066A (en) | 1992-03-30 | 1994-08-30 | Sony Corporation | Semiconductor device and method of manufacturing same |
| US5674771A (en) | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
| JPH05308128A (ja) | 1992-04-30 | 1993-11-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| CN100442532C (zh) * | 1992-07-06 | 2008-12-10 | 株式会社半导体能源研究所 | 有源矩阵显示器件 |
| US5808315A (en) | 1992-07-21 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having transparent conductive film |
| JP3013624B2 (ja) | 1992-09-01 | 2000-02-28 | 日本電気株式会社 | 半導体集積回路装置 |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
| US5292677A (en) * | 1992-09-18 | 1994-03-08 | Micron Technology, Inc. | Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts |
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3158749B2 (ja) | 1992-12-16 | 2001-04-23 | ヤマハ株式会社 | 半導体装置 |
| DE69332142T2 (de) | 1992-12-25 | 2003-03-06 | Sony Corp., Tokio/Tokyo | Substrat mit aktiver Matrix |
| JP3437863B2 (ja) | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| TW435820U (en) | 1993-01-18 | 2001-05-16 | Semiconductor Energy Lab | MIS semiconductor device |
| JP2897095B2 (ja) | 1993-02-02 | 1999-05-31 | 富士通株式会社 | キャパシタの製造方法 |
| JP3355181B2 (ja) | 1993-02-10 | 2002-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO1994018706A1 (en) | 1993-02-10 | 1994-08-18 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
| JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US5747355A (en) | 1993-03-30 | 1998-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a transistor using anodic oxidation |
| US5498562A (en) * | 1993-04-07 | 1996-03-12 | Micron Technology, Inc. | Semiconductor processing methods of forming stacked capacitors |
| US6150692A (en) | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JPH07142743A (ja) * | 1993-09-22 | 1995-06-02 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5426315A (en) | 1993-10-04 | 1995-06-20 | Motorola Inc. | Thin-film transistor having an inlaid thin-film channel region |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| US5576231A (en) | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
| WO1995013625A1 (en) | 1993-11-12 | 1995-05-18 | Seiko Epson Corporation | Structure and method for mounting semiconductor device and liquid crystal display device |
| JP3325992B2 (ja) | 1994-01-08 | 2002-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5616935A (en) * | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US5789762A (en) | 1994-09-14 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor active matrix circuit |
| JP3097945B2 (ja) | 1994-10-03 | 2000-10-10 | シャープ株式会社 | 反射型液晶表示装置の製造方法 |
| US5635423A (en) | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JP3240858B2 (ja) | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| TW345654B (en) * | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| JPH08250743A (ja) * | 1995-03-07 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5706064A (en) | 1995-03-31 | 1998-01-06 | Kabushiki Kaisha Toshiba | LCD having an organic-inorganic hybrid glass functional layer |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US5771110A (en) | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| KR0171102B1 (ko) | 1995-08-29 | 1999-03-20 | 구자홍 | 액정표시장치 구조 및 제조방법 |
| US5728608A (en) * | 1995-10-11 | 1998-03-17 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
| US5917563A (en) | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JPH09134973A (ja) * | 1995-11-07 | 1997-05-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
| US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| KR100192370B1 (ko) | 1996-01-10 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| US5815226A (en) | 1996-02-29 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of fabricating same |
| TW334581B (en) | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
| JP3302262B2 (ja) * | 1996-06-10 | 2002-07-15 | ティーディーケイ株式会社 | 有機エレクトロ・ルミネッセンス表示装置及びその製造方法 |
| US6037712A (en) | 1996-06-10 | 2000-03-14 | Tdk Corporation | Organic electroluminescence display device and producing method thereof |
| JP3126661B2 (ja) | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6288764B1 (en) | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3284262B2 (ja) | 1996-09-05 | 2002-05-20 | セイコーエプソン株式会社 | 液晶表示装置及びそれを用いた電子機器 |
| KR100198634B1 (ko) | 1996-09-07 | 1999-06-15 | 구본준 | 반도체 소자의 배선구조 및 제조방법 |
| KR100225097B1 (ko) | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3123450B2 (ja) | 1996-11-26 | 2001-01-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3264364B2 (ja) * | 1997-01-21 | 2002-03-11 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JPH10221712A (ja) * | 1997-02-04 | 1998-08-21 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH10229197A (ja) | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| TW477907B (en) | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| JPH10268360A (ja) | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6069443A (en) | 1997-06-23 | 2000-05-30 | Fed Corporation | Passive matrix OLED display |
| KR100254567B1 (ko) | 1997-07-16 | 2000-05-01 | 윤종용 | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 |
| JP3599964B2 (ja) * | 1997-07-29 | 2004-12-08 | パイオニア株式会社 | 発光ディスプレイ及びその製造方法 |
| JP3156765B2 (ja) | 1997-08-29 | 2001-04-16 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
| TW408246B (en) | 1997-09-12 | 2000-10-11 | Sanyo Electric Co | Semiconductor device and display device having laser-annealed semiconductor element |
| US6274516B1 (en) | 1997-10-27 | 2001-08-14 | Canon Kabushiki Kaisha | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
| JP3980156B2 (ja) | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP3941901B2 (ja) | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6310066B1 (en) * | 1998-04-29 | 2001-10-30 | American Home Products Corp. | Antipsychotic indolyl derivatives |
| KR100289490B1 (ko) | 1998-07-01 | 2001-11-22 | 박종섭 | 단차성 절연막을 가지는 반도체 장치의 형성 방법 |
| US6372558B1 (en) | 1998-08-18 | 2002-04-16 | Sony Corporation | Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP2000111952A (ja) | 1998-10-07 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US7141821B1 (en) * | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| CN1153180C (zh) * | 1998-11-26 | 2004-06-09 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| JP3424234B2 (ja) | 1998-11-30 | 2003-07-07 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6306559B1 (en) | 1999-01-26 | 2001-10-23 | Mitsubishi Chemical Corporation | Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same |
| JP4372943B2 (ja) | 1999-02-23 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| US6306694B1 (en) | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
| US6281552B1 (en) | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW517260B (en) | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
| TW527735B (en) | 1999-06-04 | 2003-04-11 | Semiconductor Energy Lab | Electro-optical device |
| JP3844913B2 (ja) | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
| TW480554B (en) | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| US6348420B1 (en) * | 1999-12-23 | 2002-02-19 | Asm America, Inc. | Situ dielectric stacks |
| US6573162B2 (en) | 1999-12-24 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method of fabricating a semiconductor device |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| US7060153B2 (en) * | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| US20010053559A1 (en) | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW525305B (en) | 2000-02-22 | 2003-03-21 | Semiconductor Energy Lab | Self-light-emitting device and method of manufacturing the same |
| WO2001062275A1 (en) | 2000-02-24 | 2001-08-30 | The Board Of Trustees Of The Leland Stanford Junior University | Adjuvant treatment by in vivo activation of dendritic cells |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| JP2001267578A (ja) | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| TWI226205B (en) | 2000-03-27 | 2005-01-01 | Semiconductor Energy Lab | Self-light emitting device and method of manufacturing the same |
| US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| TW493282B (en) | 2000-04-17 | 2002-07-01 | Semiconductor Energy Lab | Self-luminous device and electric machine using the same |
| TW531901B (en) | 2000-04-27 | 2003-05-11 | Semiconductor Energy Lab | Light emitting device |
| US6580475B2 (en) | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| TW536836B (en) * | 2000-05-22 | 2003-06-11 | Semiconductor Energy Lab | Light emitting device and electrical appliance |
| JP4581187B2 (ja) | 2000-06-13 | 2010-11-17 | ソニー株式会社 | 表示装置の製造方法 |
| JP4519278B2 (ja) | 2000-07-06 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6828950B2 (en) | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US6822629B2 (en) | 2000-08-18 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6605826B2 (en) | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
| US6739931B2 (en) | 2000-09-18 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| US6774578B2 (en) | 2000-09-19 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and method of driving thereof |
| US6599818B2 (en) | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
| US6664732B2 (en) | 2000-10-26 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| JP4831874B2 (ja) | 2001-02-26 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| SG160191A1 (en) | 2001-02-28 | 2010-04-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2002258810A (ja) | 2001-03-05 | 2002-09-11 | Hitachi Ltd | 液晶表示装置 |
| US6830994B2 (en) | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
| US6737653B2 (en) | 2001-03-12 | 2004-05-18 | Lg. Philips Lcd Co., Ltd. | X-ray detector and method of fabricating therefore |
| WO2002075780A2 (en) | 2001-03-21 | 2002-09-26 | Koninklijke Philips Electronics N.V. | Electronic device having dielectric material of high dielectric constant |
| JP3977997B2 (ja) * | 2001-05-11 | 2007-09-19 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP2003017273A (ja) | 2001-07-05 | 2003-01-17 | Sony Corp | 表示装置および表示装置の製造方法 |
| JP4876341B2 (ja) | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| CN107230450A (zh) | 2001-09-21 | 2017-10-03 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
| US6842660B2 (en) * | 2001-10-31 | 2005-01-11 | Brooks Automation, Inc. | Device and method for communicating data in a process control system |
| US6903377B2 (en) | 2001-11-09 | 2005-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| US20050132549A1 (en) | 2001-11-16 | 2005-06-23 | Wong-Cheng Shih | Method for making metal capacitors with low leakage currents for mixed-signal devices |
| JP2003255562A (ja) | 2002-03-04 | 2003-09-10 | Sharp Corp | パターン形成方法及びその方法を用いた表示装置 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US20040115934A1 (en) | 2002-12-13 | 2004-06-17 | Jerry Broz | Method of improving contact resistance |
| TWI380080B (en) * | 2003-03-07 | 2012-12-21 | Semiconductor Energy Lab | Liquid crystal display device and method for manufacturing the same |
| JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| US7494923B2 (en) | 2004-06-14 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of wiring substrate and semiconductor device |
-
2003
- 2003-04-14 TW TW092108554A patent/TWI270919B/zh not_active IP Right Cessation
- 2003-04-14 US US10/412,234 patent/US7411215B2/en not_active Expired - Fee Related
- 2003-04-14 KR KR1020030023370A patent/KR100968496B1/ko not_active IP Right Cessation
- 2003-04-14 JP JP2003109613A patent/JP4463493B2/ja not_active Expired - Fee Related
- 2003-04-15 CN CNB031104525A patent/CN100357992C/zh not_active Expired - Fee Related
-
2008
- 2008-07-31 US US12/183,330 patent/US8368072B2/en not_active Expired - Fee Related
-
2013
- 2013-01-31 US US13/755,614 patent/US8709847B2/en not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261017A (ja) * | 1991-02-14 | 1992-09-17 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法 |
| JPH08152651A (ja) * | 1994-09-29 | 1996-06-11 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
| JPH08181214A (ja) * | 1994-12-26 | 1996-07-12 | Nkk Corp | 半導体装置 |
| JPH1039334A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | アレイ基板および液晶表示装置 |
| JPH1048668A (ja) * | 1996-08-02 | 1998-02-20 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JPH11183929A (ja) * | 1997-12-24 | 1999-07-09 | Toshiba Corp | 液晶表示素子 |
| JPH11345981A (ja) * | 1999-05-19 | 1999-12-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2001318622A (ja) * | 1999-12-27 | 2001-11-16 | Sanyo Electric Co Ltd | 表示装置およびその製造方法 |
| JP2001223267A (ja) * | 2000-02-07 | 2001-08-17 | Canon Sales Co Inc | 半導体装置の製造方法 |
| JP2001318628A (ja) * | 2000-02-28 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置および電気器具 |
| JP2002006777A (ja) * | 2000-04-17 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電気器具 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242338A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2012190042A (ja) * | 2004-01-26 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7573070B2 (en) | 2004-09-23 | 2009-08-11 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
| JP2007299913A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US9793329B2 (en) | 2008-10-16 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device including light-emitting layer |
| KR101846151B1 (ko) * | 2008-10-16 | 2018-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
| KR101912584B1 (ko) | 2008-10-16 | 2018-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| US10340319B2 (en) | 2008-10-16 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Organic light-emitting device having a color filter |
| US11189676B2 (en) | 2008-10-16 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having fluorescent and phosphorescent materials |
| US11930668B2 (en) | 2008-10-16 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device and EL module including transparent conductive film |
| JP2017108163A (ja) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9905702B2 (en) | 2011-09-29 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2013097093A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US20200341344A1 (en) * | 2019-04-23 | 2020-10-29 | E Ink Holdings Inc. | Reflective active device array substrate and manufacturing method thereof and reflective display apparatus and manufacturing method thereof |
| US11921395B2 (en) * | 2019-04-23 | 2024-03-05 | E Ink Holdings Inc. | Reflective active device array substrate and manufacturing method thereof and reflective display apparatus and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1452142A (zh) | 2003-10-29 |
| CN100357992C (zh) | 2007-12-26 |
| US8368072B2 (en) | 2013-02-05 |
| JP4463493B2 (ja) | 2010-05-19 |
| US20030193054A1 (en) | 2003-10-16 |
| TWI270919B (en) | 2007-01-11 |
| US20090020762A1 (en) | 2009-01-22 |
| KR100968496B1 (ko) | 2010-07-07 |
| TW200305920A (en) | 2003-11-01 |
| US7411215B2 (en) | 2008-08-12 |
| US8709847B2 (en) | 2014-04-29 |
| US20130157398A1 (en) | 2013-06-20 |
| KR20030082413A (ko) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463493B2 (ja) | 表示装置及びその作製方法 | |
| JP4652470B2 (ja) | 表示装置 | |
| JP4409196B2 (ja) | 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4463493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |