JP2924506B2 - アクティブマトリックス型液晶表示装置の画素構造 - Google Patents

アクティブマトリックス型液晶表示装置の画素構造

Info

Publication number
JP2924506B2
JP2924506B2 JP28803992A JP28803992A JP2924506B2 JP 2924506 B2 JP2924506 B2 JP 2924506B2 JP 28803992 A JP28803992 A JP 28803992A JP 28803992 A JP28803992 A JP 28803992A JP 2924506 B2 JP2924506 B2 JP 2924506B2
Authority
JP
Japan
Prior art keywords
film
liquid crystal
gate
light
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28803992A
Other languages
English (en)
Other versions
JPH06138484A (ja
Inventor
啓明 御子柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP28803992A priority Critical patent/JP2924506B2/ja
Priority to KR1019930022285A priority patent/KR960014498B1/ko
Priority to EP93308546A priority patent/EP0604006B1/en
Priority to DE69327571T priority patent/DE69327571T2/de
Priority to US08/141,880 priority patent/US5499123A/en
Publication of JPH06138484A publication Critical patent/JPH06138484A/ja
Application granted granted Critical
Publication of JP2924506B2 publication Critical patent/JP2924506B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
型液晶表示装置の画素構造に関する。
【０００２】
【従来の技術】液晶表示装置の画素構造の断面図である
図８を参照すると、従来のアクティブマトリックス型液
晶表示装置の画素構造は、アモルファスシリコン１０５
を用いたボトムゲート型構造の薄膜トランジスタの一方
のソース・ドレイン電極１０７ａに、透明画素電極１０
８が接続されている。この薄膜トランジスタは、ゲート
電極１０３，ゲート絶縁膜１０４，アモルファスシリコ
ン１０５，ドープドアモルファスシリコン１０６，ソー
ス・ドレイン電極１０７，およびソース・ドレイン電極
１０７ａよりなる。透明画素電極１０８の下部には、ゲ
ート絶縁膜１０４を介して、ゲート電極１０３ａに接続
された透明電極１０２がある。これら透明画素電極１０
８，ゲート絶縁膜１０４，および透明電極１０２によ
り、蓄積容量が形成される。
【０００３】薄膜トランジスタおよび透明画素電極１０
８が形成されたガラス基板１０１と、透明対向電極１１
１を有する対向ガラス基板１１２との間に、液晶１０９
が充填されている。この薄膜トランジスタを入射光から
守るためと、光もれを防ぎ，コントラストを増加させる
ために、遮光膜１１０が対向ガラス基板１１２側に設け
られている。
【０００４】
【発明が解決しようとする課題】この従来の液晶表示装
置の画素構造は、画素数を増大させるために、画素寸法
を５０μｍ×５０μｍ以下に小さくしようとした場合、
２つの問題がある。
【０００５】第１に、遮光膜１１０が対向ガラス基板１
１２側にあるため、薄膜トランジスタを完全に入射光か
ら保護し，かつ透明電極１０２周辺での光もれを防止す
るためには、遮光膜１１０を薄膜トランジスタおよび透
明画素電極１０８の外側まで十分に広げる必要がある。
通常、ガラス基板１０１に対する対向ガラス基板１１２
の位置決め精度として、１０μｍ程度必要になる。ま
た、透明電極１０２周辺での光もれを防止するのに、透
明電極１０２と遮光膜１１０との重なりは、５μｍ程度
必要である。これらの合計である１５μｍの重なりを設
計で持たせなければならない。このためには両側で３０
μｍ必要となることから、画素寸法の一辺が５０μｍの
場合、有効な画素部は２０μｍ×２０μｍになってしま
い、光の利用効率が低下していまう。
【０００６】第２の問題点は、蓄積容量が透明画素電極
１０８および透明電極１０２を用いて形成されているこ
とにある。透明対向電極１１１や透明画素電極１０８等
の透明電極は、通常、ＩＴＯ膜が用いられている。この
場合の光の透過率は９０％程度であるので、これら２枚
の透明対向電極１１１と透明画素電極１０８とによっ
て、透過率は８０％に低下してしまう。さらに、透明電
極１０２は導電率が低いために、ゲート電極１０３ａと
接続した低抵抗配線が必要となる。このゲート電極１０
３ａの線幅を５μｍとすると、有効な画素部は１５μｍ
×２０μｍと更に減少する。
【０００７】以上説明したように、従来の画素構造は、
微細化してゆくと、光の利用効率が著しく低下してしま
い、明るい画像が得られないという問題点がある。
【０００８】
【課題を解決するための手段】本発明のアクティブマト
リックス型液晶表示装置の画素構造は、一対のソース・
ドレイン領域が設けられた半導体層とゲート絶縁膜とゲ
ート電極とからなる薄膜トランジスタが石英基板上に規
則的に設けられ、上記ソース・ドレイン領域の一方およ
び他方がそれぞれ一方および他方のソース・ドレイン電
極に接続され、ソース・ドレイン電極の少なくとも上面
並びに側面を覆う絶縁性の層間膜が備えられ、上記石英
基板上には上記ゲート電極と同層の複数のゲート線と、
上記ソース・ドレイン電極と同層の複数の信号線とがマ
トリックス状に配置され、それぞれのこれらのゲート線
は複数のゲート電極に接続され、それぞれのこれらの信
号線は複数のソース・ドレイン電極の一方に接続され、
上記ゲート線および上記信号線より上層には、上記層間
膜を挟んで遮光膜が備えられ、上記前記遮光膜は、上面
および側面が容量絶縁膜に覆われ、上記遮光膜より上層
には、液晶を駆動し，前記ソース・ドレイン電極の他方
に接続される画素側の透明電極が設けられ、上記透明電
極と上記遮光膜とが上記容量絶縁膜を介して重なり合っ
ている。このましくは、上記容量絶縁膜は遮光膜の陽極
酸化膜または陽極酸化膜を含む多層膜または他の多層膜
である。
【０００９】
【作用】透明電極と遮光膜との重なり部分は、光もれを
防止するために必要な領域であり、同時に、蓄積容量を
形成する。陽極酸化膜あるいは多層膜は、必要な蓄積容
量を確保するための高誘電率膜として機能する。さら
に、蓄積容量を増加させるためには、重なり部分の下部
に薄膜トランジスタのゲート容量を設ける。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１１】アクティブマトリックス型液晶表示装置の
画素構造の平面図である図１（ａ）と図１（ａ）の折線
ＡＢＣでの断面図である図１（ｂ）とを参照すると、本
発明の第１の実施例は、以下のように構成されている。
【００１２】石英基板１上には、ポリシリコン２，ゲー
ト絶縁膜３，ゲート電極４，およびソース・ドレイン電
極５，５ａよりなるトップゲート型の薄膜トランジスタ
が設けられている。ソース・ドレイン電極５は信号線１
４に接続され、ゲート電極４はゲート線１３に接続され
る。この薄膜トランジスタの上部には、層間膜６を介し
て、遮光膜７が形成される。遮光膜７としては、光の透
過率の低いアルミニウムが適している。層間膜６表面に
アルミニウムを形成した後、これをパターニングして遮
光膜７を形成し、この遮光膜７を陽極酸化し、遮光膜７
の上面および側面にＡｌ2 Ｏ3 からなる陽極酸化膜８が
形成される。この陽極酸化膜７を誘電体として、その上
に被着される透明画素電極９と遮光膜７との間に蓄積容
量が形成される。陽極酸化膜８の膜厚としては、１００
〜２００ｎｍが適している。この陽極酸化膜８は、低温
で形成されるプラズマＣＶＤ膜やスパッタ膜に比べ、ピ
ンホール等の欠陥が少ない。従って、大面積の容量を歩
留り良く作成することができる。透明画素電極９とガラ
ス基板１２下面に被着された透明対向電極１１との間
に、液晶１０が充填されている。
【００１３】図１（ａ）の線分Ｄに示すように、遮光膜
７と透明画素電極９との重なりは、４〜８μｍ程度必要
になる。この薄膜トランジスタのソース・ドレイン電極
５ａと透明画素電極９とが接続される部分は、遮光膜７
を設けることができない。この部分では、ソース・ドレ
イン電極５ａが遮光膜として用いられている。
【００１４】アクティブマトリックス型液晶表示装置の
画素構造の等価回路図である図２を参照すると、上記第
１の実施例は、透明画素電極９に対し、液晶１０と透明
対向電極１１とからなる容量と、陽極酸化膜８と遮光膜
７とからなる容量とが並列に形成される。それぞれの容
量には、バイアス電圧Ｖ1 ，Ｖ2 が印加される。
【００１５】アクティブマトリックス型液晶表示装置の
画素構造の要部断面図である図３を参照すると、本発明
の第２の実施例は、容量膜がＡｌ2 Ｏ3 からなる陽極酸
化膜８と他の方法で形成した絶縁膜１５との２層膜から
なる。２層膜にすることにより、本実施例は上記第１の
実施例に比べて、容量膜の欠陥を一層低減することが可
能になる。例えば、陽極酸化膜８としてのＡｌ2 Ｏ3 を
１００ｎｍ形成し、その上に絶縁膜１５としてプラズマ
シリコン窒化膜を１００ｎｍ形成する。
【００１６】容量膜の形成方法としては、陽極酸化法を
用いない方法も勿論可能である。アクティブマトリック
ス型液晶表示装置の画素構造の要部断面図である図４を
参照すると、本発明の第３の実施例は、ＣＶＤ法あるい
はスパッタ法による単層の絶縁膜１５〔図４（ａ）〕、
あるいは２層の絶縁膜１６，１７〔図４（ｂ）〕を用い
ても良い。単層膜の場合には、絶縁膜１５としてプラズ
マＣＶＤ法によるシリコン窒化膜を例えば２００ｎｍの
膜厚に形成する。２層膜では、絶縁膜１６としてプラズ
マＣＶＤ法によるシリコン窒化膜を例えば１００ｎｍの
膜厚に形成し、その上に絶縁膜１７としてスパッタシリ
コン酸化膜を１００ｎｍ形成する。これらはほんの一例
であり、他の膜厚および成長法法および他の種類の絶縁
膜でも良い。絶縁膜の膜厚は、欠陥および耐圧が許す限
り薄い方が容量値を大きくでき有利である。
【００１７】アクティブマトリックス型液晶表示装置の
画素構造の要部断面図である図５を参照すると、本発明
の第４の実施例は、アルミニウムからなる遮光膜７の上
にタンタルからなる遮光膜１８が被着された２層膜から
なる遮光膜が用いられている。タンタルも容易に陽極酸
化されて誘電率の高いＴａ2 Ｏ5 を形成する。このた
め、遮光膜１８の上面および側面にはＴａ2 Ｏ5 からな
る陽極酸化膜１９が形成され、遮光膜７の側面にはＡｌ
2 Ｏ3 からなる陽極酸化膜８が形成されている。従っ
て、本実施例は、他の実施例に比べて、蓄積容量値を大
幅に増大させることが可能となる。この場合、アルミニ
ウムからなる遮光膜７は遮光性を高めるために用いる。
【００１８】アクティブマトリックス型液晶表示装置の
画素構造の平面図である図６（ａ）と図６（ａ）のＸＹ
線での断面図である図６（ｂ）とを参照すると、本発明
の第５の実施例は、透明画素電極９と遮光膜７のとオー
バーラップ部分の下部領域に、ポリシリコン２ａとゲー
ト絶縁膜３とゲート電極４ａとからなる容量を有する。
このゲート電極４ａはゲート線１３ａに接続される。そ
の他の構成は、上記第１の実施例と同じである。このオ
ーバーラップ部は光が透過しない無効領域であり、この
部分に容量を形成しても、光の利用効率は減少しない。
ポリシリコン２ａはポリシリコン２と接続している。こ
のポリシリコン２ａは、石英基板１表面にポリシリコン
を形成し、これをパターニングし、この表面にゲート絶
縁膜３を形成した後、ゲート電極４ａにより覆われる部
分のポリシリコンにあらかじめイオン注入によりドーピ
ングし、形成する。
【００１９】アクティブマトリックス型液晶表示装置の
画素構造の等価回路図である図７を参照すると、上記第
５の実施例は、上記第１の実施例（図２参照）に比べ
て、透明画素電極９に並列に接続する容量として、ポリ
シリコン２ａとゲート絶縁膜３とゲート電極４ａとから
なる容量（ゲート容量）が加わる。本実施例などで用い
る薄膜トランジスタは、通常、１ｐＡから０．１ｐＡ程
度のリーク電流があるから、蓄積容量が大きい程、１画
素のスキャンが行なわれる間、信号電圧を低下させるこ
となく保持できる。従って、蓄積容量値を大きくするこ
とは、高画質化にとって有利である。画素面積を小さく
して行くと、透明画素電極９と液晶１０と透明対向電極
１１とからなる容量，および遮光膜７と陽極酸化膜８と
透明画素電極９とからなる容量とは、合計しても１００
ｐＦ程度しか確保できなくなる。薄膜トランジスタのリ
ーク電流を考えると、１００ｐＦ程度の値では十分と言
えない。従って、このポリシリコン２ａとゲート絶縁膜
３とゲート電極４ａとからなるゲート容量を追加する利
点は極めて大きい。なお、このゲート容量はトランジス
タＱ1 のドレインとトランジスタＱ2 のゲートとの間に
接続される。
【００２０】
【発明の効果】本発明のアクティブマトリックス型液晶
表示装置の画素構造は、透明画素電極の下に遮光膜を設
け、遮光膜（例えばアルミニウム）の表面に設けた陽極
酸化膜等を誘電体とする蓄積容量を、透明画素電極と遮
光膜との間に形成する。これにより、以下の効果が得ら
れる。
【００２１】第１に、遮光膜表面に設けた誘電体膜によ
り、膜の欠陥密度が少なく，大きな容量値を有する蓄積
容量が得られる。第２に、遮光膜が透明画素電極の下部
にあるため、透明対向電極のエッジ部の横方向電解に起
因する液晶の光もれを、光の透過効率（開口率）を犠牲
にすることなく遮断させることができる。第３に、蓄積
容量値の増大により、高画質化が有利になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の平面図，および断面図
である。
【図２】上記第１の実施例の等価回路図である。
【図３】本発明の第２の実施例の要部断面図である。
【図４】本発明の第３の実施例の要部断面図である。
【図５】本発明の第４の実施例の要部断面図である。
【図６】本発明の第５の実施例の平面図，および断面図
である。
【図７】上記第５の実施例の等価回路図である。
【図８】従来のアクティブマトリックス型液晶表示装置
の画素構造の断面図である。
【符号の説明】
１ 石英基板 ２，２ａ ポリシリコン ３，１０４ ゲート絶縁膜 ４，４ａ，１０３ ゲート電極 ５，５ａ，１０７，１０７ａ ソース・ドレイン電極 ６ 層間膜 ７，１８，１１０ 遮光膜 ８，１９ 陽極酸化膜 ９，１０８ 透明画素電極 １０，１０９ 液晶 １１，１１１ 透明対向電極 １２，１０１ ガラス基板 １３，１３ａ ゲート線 １４ 信号線 １５，１６，１７ 絶縁膜 １０５ アモルファスシリコン １０６ ドープドアモルファスシリコン １１２ 対向ガラス基板
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 G02F 1/1335 G02F 1/1333 G09F 9/30

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 アクティブマトリックス型液晶表示装置
    において、一対のソース・ドレイン領域が設けられた半導体層とゲ
    ート絶縁膜とゲート電極とからなる薄膜トランジスタ
    が、石英基板上に規則的に設けられ、 前記ソース・ドレイン領域の一方および他方がそれぞれ
    一方および他方のソース・ドレイン電極に接続され、該
    ソース・ドレイン電極の少なくとも上面並びに側面を覆
    う絶縁性の層間膜が備えられ、 前記石英基板上には前記ゲート電極と同層の複数のゲー
    ト線と、前記ソース・ドレイン電極と同層の複数の信号
    線とがマトリックス状に配置され、それぞれの該ゲート
    線は複数の該ゲート電極に接続され、それぞれの該信号
    線は複数の該ソース・ドレイン電極の一方に接続され、 前記ゲート線並びに前記信号線より上層には、前記層間
    膜を挟んで遮光膜が備えられ、 前記遮光膜は、上面および側面が容量絶縁膜に覆われ、 前記遮光膜より上層には 液晶を駆動し，前記ソース・ド
    レイン電極の他方に接続される画素側の透明電極が設け
    られ、 前記透明電極と前記遮光膜とが、前記透明電極の外周部
    の所定部分以外の領域において重なり合い、 前記透明電極と前記容量絶縁膜と前記遮光膜とが、容量
    として用いられることを特徴とするアクティブマトリッ
    クス型液晶表示装置の画素構造。
  2. 【請求項２】 前記遮光膜がアルミニウムからなり、前
    記絶縁膜が前記アルミニウムの陽極酸化膜であることを
    特徴とする請求項１記載のアクティブマトリックス型液
    晶表示装置の画素構造。
  3. 【請求項３】 前記遮光膜がタンタルを含む膜であり、
    前記絶縁膜が前記タンタルの陽極酸化膜を含む膜である
    ことを特徴とする請求項１記載のアクティブマトリック
    ス型液晶表示装置の画素構造。
  4. 【請求項４】 前記絶縁膜が少なくとも２種類の絶縁膜
    からなる積層膜であることを特徴とする請求項１記載の
    アクティブマトリックス型液晶表示装置の画素構造。
  5. 【請求項５】 前記積層膜が前記遮光膜の陽極酸化膜を
    含むことを特徴とする請求項４記載のアクティブマトリ
    ックス型液晶表示装置の画素構造。
  6. 【請求項６】 前記薄膜トランジスタがトップゲート型
    であり、前記半導体層が多結晶シリコンからなり、前記
    ソース・ドレイン領域が該多結晶シリコンにイオンドー
    プされてなることと、 前記絶縁性の層間膜を介して前記遮光膜の下部に、それ
    ぞれの前記薄膜トランジスタの前記ソース・ドレイン領
    域の他方が延在してなる部分と、前記ゲート絶縁膜と、
    該薄膜トランジスタに接続される前記ゲート線にそれぞ
    れ隣接したゲート線が延在してなる部分とからなる第２
    の容量を有することとを併せて特徴とする請求項１，請
    求項２，請求項３，請求項４，あるいは請求項５記載の
    アクティブマトリックス型液晶表示装置の画素構造。
JP28803992A 1992-10-27 1992-10-27 アクティブマトリックス型液晶表示装置の画素構造 Expired - Lifetime JP2924506B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28803992A JP2924506B2 (ja) 1992-10-27 1992-10-27 アクティブマトリックス型液晶表示装置の画素構造
KR1019930022285A KR960014498B1 (ko) 1992-10-27 1993-10-26 밝은 영상을 제공할 수 있는 능동 매트릭스 액정 표시 셀 및 능동 매트릭스 액정 표시 셀을 포함하는 패널
EP93308546A EP0604006B1 (en) 1992-10-27 1993-10-27 Active matrix liquid crystal display cell
DE69327571T DE69327571T2 (de) 1992-10-27 1993-10-27 Flüssigkristallzelle mit aktiver Matrix
US08/141,880 US5499123A (en) 1992-10-27 1993-10-27 Active matrix liquid crystal display cell with light blocking capacitor electrode above insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28803992A JP2924506B2 (ja) 1992-10-27 1992-10-27 アクティブマトリックス型液晶表示装置の画素構造

Publications (2)

Publication Number Publication Date
JPH06138484A JPH06138484A (ja) 1994-05-20
JP2924506B2 true JP2924506B2 (ja) 1999-07-26

Family

ID=17725042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28803992A Expired - Lifetime JP2924506B2 (ja) 1992-10-27 1992-10-27 アクティブマトリックス型液晶表示装置の画素構造

Country Status (5)

Country Link
US (1) US5499123A (ja)
EP (1) EP0604006B1 (ja)
JP (1) JP2924506B2 (ja)
KR (1) KR960014498B1 (ja)
DE (1) DE69327571T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182244A (ja) * 2000-12-15 2002-06-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003043950A (ja) * 2001-07-31 2003-02-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9219157B2 (en) * 2001-06-01 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
KR100343376B1 (ko) * 1993-12-31 2002-11-23 고려화학 주식회사 반도체소자봉지용경화제의제조방법및이를함유하는반도체소자봉지용수지조성물
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP2934875B2 (ja) * 1994-09-30 1999-08-16 カシオ計算機株式会社 マトリックス型液晶表示装置
JP2777545B2 (ja) * 1994-12-05 1998-07-16 株式会社フロンテック アクティブマトリクス液晶表示素子
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
FR2731526B1 (fr) * 1995-03-09 1997-04-04 Thomson Consumer Electronics Ecran a cristaux liquides a angle de vue ameliore
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
JP3604106B2 (ja) * 1995-09-27 2004-12-22 シャープ株式会社 液晶表示装置
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型ｅｌ表示装置
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6225218B1 (en) 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5782665A (en) * 1995-12-29 1998-07-21 Xerox Corporation Fabricating array with storage capacitor between cell electrode and dark matrix
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6005648A (en) * 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JPH10115840A (ja) * 1996-10-08 1998-05-06 Casio Comput Co Ltd マトリックス型液晶表示装置
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6069405A (en) * 1997-08-12 2000-05-30 Thomson Licensing S.A. High capacitance mirror driver cell
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11274509A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び液晶表示装置
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3433101B2 (ja) 1998-06-03 2003-08-04 三洋電機株式会社 表示装置
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4860293B2 (ja) * 1999-02-12 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6531993B1 (en) 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6690434B1 (en) 1999-03-15 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
JP4651777B2 (ja) * 1999-06-02 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6995753B2 (en) 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6828584B2 (en) * 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4798907B2 (ja) 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP4095518B2 (ja) 2002-10-31 2008-06-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4561552B2 (ja) * 2005-09-16 2010-10-13 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の製造方法、及び、電子機器
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
JP4818839B2 (ja) 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP4628393B2 (ja) * 2007-04-24 2011-02-09 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
US10690978B2 (en) 2018-05-28 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display
CN108761939A (zh) * 2018-05-28 2018-11-06 武汉华星光电技术有限公司 阵列基板、显示面板及显示器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JP2536766B2 (ja) * 1987-08-11 1996-09-18 旭硝子株式会社 アクティブマトリックス型表示素子
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
DE69022010T2 (de) * 1989-12-22 1996-04-18 Philips Electronics Nv Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet.
US5305128A (en) * 1989-12-22 1994-04-19 North American Philips Corporation Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0451121A (ja) * 1990-06-18 1992-02-19 Sharp Corp アクティブマトリクス液晶表示装置
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
EP0569601B1 (en) * 1991-11-29 1999-10-13 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JPH05216067A (ja) * 1992-02-04 1993-08-27 Sony Corp 薄膜トランジスタアレイ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182244A (ja) * 2000-12-15 2002-06-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9219157B2 (en) * 2001-06-01 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US9362410B2 (en) 2001-06-01 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP2003043950A (ja) * 2001-07-31 2003-02-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
EP0604006A2 (en) 1994-06-29
US5499123A (en) 1996-03-12
KR960014498B1 (ko) 1996-10-16
DE69327571D1 (de) 2000-02-17
EP0604006B1 (en) 2000-01-12
KR940009922A (ko) 1994-05-24
DE69327571T2 (de) 2000-08-17
EP0604006A3 (en) 1994-11-23
JPH06138484A (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
JP2924506B2 (ja) アクティブマトリックス型液晶表示装置の画素構造
KR100403932B1 (ko) 액티브 매트릭스 기판, 그 제조방법 및 그 기판을 이용한 이미지 센서
US6246453B1 (en) Electro-optical device
EP0338822B1 (en) A liquid crystal active-matrix display device
JP3401589B2 (ja) Ｔｆｔアレイ基板および液晶表示装置
JP3267011B2 (ja) 液晶表示装置
US6259200B1 (en) Active-matrix display apparatus
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
JPH0816756B2 (ja) 透過型アクティブマトリクス液晶表示装置
JPH1031235A (ja) 液晶表示装置
JPS6045219A (ja) アクテイブマトリクス型表示装置
JP2850850B2 (ja) 半導体装置の製造方法
EP0347117B1 (en) An active-matrix display device
JP3143996B2 (ja) 液晶表示装置
JP3924384B2 (ja) 薄膜トランジスタ
JPH08179355A (ja) アクティブマトリクス基板
US6278502B1 (en) Pixel capacitor formed from multiple layers
JP3423380B2 (ja) 液晶表示装置
JP2870072B2 (ja) 液晶表示装置
JPH1010580A (ja) 表示装置
JP2711020B2 (ja) 液晶表示装置
JPH05216067A (ja) 薄膜トランジスタアレイ
JPH06160901A (ja) 液晶表示装置
JP4427842B2 (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14