JP4628393B2 - アクティブマトリクス型液晶表示装置の作製方法 - Google Patents

アクティブマトリクス型液晶表示装置の作製方法 Download PDF

Info

Publication number
JP4628393B2
JP4628393B2 JP2007113630A JP2007113630A JP4628393B2 JP 4628393 B2 JP4628393 B2 JP 4628393B2 JP 2007113630 A JP2007113630 A JP 2007113630A JP 2007113630 A JP2007113630 A JP 2007113630A JP 4628393 B2 JP4628393 B2 JP 4628393B2
Authority
JP
Japan
Prior art keywords
film
insulating film
black mask
interlayer insulating
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007113630A
Other languages
English (en)
Other versions
JP2007279753A (ja
Inventor
久 大谷
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007113630A priority Critical patent/JP4628393B2/ja
Publication of JP2007279753A publication Critical patent/JP2007279753A/ja
Application granted granted Critical
Publication of JP4628393B2 publication Critical patent/JP4628393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本明細書で開示する発明は、薄膜トランジスタ(TFT)を用いたアクティブマトリクス型の表示装置の画素領域の回路構成に関し、特に、補助容量の構成に関する。
近年、アクティブマトリクス型液晶表示装置の需要が高まっており、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数十〜数百nm程度)を用いて薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置され、また、各画素電極には、液晶を挟んで対向基板に対向電極が設けられており、一種のコンデンサを形成している。そして、各画素電極に印加する電位をTFTのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して、映像を表示するものである。
このコンデンサは電流のリークにより次第にその保持容量が減少するため、透過光量が変化して画像表示のコントラストの低下を招いていた。
そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ(補助容量)を直列に配置している。この補助容量は、液晶を誘電体とするコンデンサが電流のリークで損失する電荷を補う働きをしている。
この補助容量の代表的な構成としては、誘電体として(1)ゲート絶縁膜を用いるもの、(2)層間絶縁膜を用いるもの、(3)パッシベーション絶縁膜を用いるものが挙げられる。特に、(1)の構成が単位当たりの容量が大きいため頻繁に利用されている。
しかしながら、従来では容量配線を用いた補助容量を形成して、十分な容量を確保しようとすると、開口率が低下していた。特に、プロジェクター表示装置に用いられるような小型(3型以下)の高精細パネルにおいては、画素面積が小さいため容量配線の占有面積による開口率の低下が問題となっていた。
また、液晶を用いた表示装置に特有の現象として、液晶の僅かな配向不良から発生する光漏れが生じる。液晶は画素電極と対向電極の間にある規則性をもった配向性をもって配列しているが、電極表面の凹凸やラビング不良等に起因して配向性が乱れる場合がある。この液晶配向が乱れた領域と正常な領域との間で生じる光漏れをディスクリネーションと呼んでいる。このディスクリネーションは、表示コントラストを低下させていた。
このディスクリネーションを防ぐ手段として、発生する箇所をブラックマスク(BM)で隠す手段がとられていた。しかしながら、このディスクリネーションは、液晶の僅かな配向不良から発生するため、発生する箇所を予想することは困難であった。また、光漏れを隠すためのブラックマスクを設けることで開口率が低下してしまうという問題があった。
本発明は、上記問題点を解消して、十分な補助容量を有し、且つ、開口率の高いアクティブマトリクス型表示装置を提供することを目的とする。
本明細書で開示する本発明の第1の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには容量が接続され、
前記容量は、ブラックマスクと、該ブラックマスクと接する無機層と、前記無機層と接する画素電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
さらに本発明の第2の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには、第1の容量と第2の容量が接続され、
前記第1の容量は、ブラックマスクと、該ブラックマスク上の第1の無機層と、前記無機層上の画素電極とで構成され、
前記第2の容量は、ブラックマスクと、該ブラックマスク下の第2の無機層と、前記無機層下のドレイン電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
また、上記各構成におけるブラックマスクは、バルブメタルで構成されていることを特徴としている。
また、上記各構成における容量を構成する前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、DLC膜、酸化アルミニウム、酸化タンタル、酸化チタンから選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
加えて、上記各構成における前記ブラックマスクのエッジは、テーパー形状を有していることを特徴としている。
なお、上記各構成における前記ブラックマスクは、有機性樹脂膜上に形成されていることを特徴としている。
さらに本発明の第3の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第1の工程と、
前記薄膜トランジスタを覆って第1の層間絶縁膜を形成する第2の工程と、
前記第1の層間絶縁膜を覆って第2の層間絶縁膜を形成する第3の工程と、
前記第2の層間絶縁膜を覆ってブラックマスクを形成する第4の工程と、
前記ブラックマスクを覆って無機層を形成する第5の工程と、
前記ブラックマスク及び無機層とを選択的に除去する第6の工程と、
前記ブラックマスク及び無機層を覆って第3の層間絶縁膜を形成する第7の工程と、
前記第3の層間絶縁膜を選択的に除去し、無機層を露出する第8の工程と、
前記第3の層間絶縁膜を覆って透明性導電膜を形成する第9の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
前記第5の工程において、前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、DLC膜、酸化アルミニウム、酸化タンタル、酸化チタン、から選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
前記第5の工程において、前記無機層は、バルブメタルで構成されたブラックマスクを陽極酸化して形成することを特徴としている。
さらに本発明の第4の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第1の工程と、
前記薄膜トランジスタを覆って第1の層間絶縁膜を形成する第2の工程と、
前記第1の層間絶縁膜を覆って第2の層間絶縁膜を形成する第3の工程と、
前記第2の層間絶縁膜を覆ってバルブメタルで構成されたブラックマスクを形成する第4の工程と、
前記ブラックマスクを選択的に除去する第5の工程と、
前記ブラックマスクを陽極酸化して無機層を形成する第6の工程と、
前記無機層を覆って透明性導電膜を形成する第7の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
上記第4の構成における第5の工程において、前記ブラックマスクのエッジは、テーパー形状に形成されることを特徴としている。
上記作製方法の各構成において、前記ブラックマスクは有機性樹脂で構成される第2の層間絶縁膜上に形成されることを特徴としている。
本願発明はAMLCDの画素マトリクス回路を構成する各画素の構造に関する発明である。
本発明の画素の構造におけるブラックマスクは、表示不良や素子特性劣化の原因となる電磁波や光等から配線やスイッチング素子を保護するとともに、補助容量を形成する電極の役目を果たしている。
また、画素電極のパターニング工程において、位置ズレが生じても補助容量は殆ど変化しないため、各画素の容量のバラツキをなくすことが可能である。
そして、本発明を実施することで凹凸を故意に形成し、画素に発生するディスクリネーションの発生位置を制御し、ディスクリネーションを効率よく隠すブラックマスクの占有面積を縮小化することが可能である。
本発明の構成とすることで、各画素における有効画素領域、即ち、有効画素面積が大幅に拡大され、実質的な画像表示領域が増加する。そして、より高精細なLCDディスプレイにおいても高いコントラストを実現することが可能である。
本発明の実施の形態を図1(E)を用いて以下に説明する。図1においては、簡略化のため、有機性樹脂膜からなる層間絶縁膜(第2の層間絶縁膜)の下に存在する、絶縁基板並びに該基板上に作製された各配線、スイッチング素子及び第1の層間絶縁膜は図示しない。なお、本発明は如何なるスイッチング素子及び第1の層間絶縁膜であっても適用可能である。
本発明においては、無機層105と、無機層と接したブラックマスク104と、無機層と接する画素電極109とを用いた補助容量110を有機性樹脂膜からなる層間絶縁膜上に形成することを特徴としている。
本発明の構成で、ブラックマスク104としては、バルブメタルや、遮光性及び導電性を有する金属材料を用いる。例えば、Al、Ta、Ti、CrまたはTiN等を用いることができる。
また、無機膜103としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜(SiOx y )、DLC(diamond like carbon )膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。特に誘電率が大きく、選択的にエッチングが可能な窒化珪素膜を用いることが好ましい。
また、画素電極109としては、透光性を有する導電膜であるITOを用い、透過型の液晶表示装置を構成する。他の構成としては、画素電極としてAlやTi等の反射電極を用い、反射型の液晶表示装置を構成することも可能である。
次に、本発明の作製工程を図1を用いて以下に説明する。
まず、図示しないTFT及び第1の層間絶縁膜を覆って、ポリイミドやアクリル等の有機性樹脂で構成される平坦な第2の層間絶縁膜101を成膜する。本発明においては、各信号配線とブラックマスクとの間で発生する寄生容量を低減するために、膜厚0.6〜2μmの範囲を有する層間絶縁膜101を設ける。
その後、この第2の層間絶縁膜101の表面と接して、膜厚50〜400nmの範囲を有するブラックマスク膜102を成膜する。
続いて、ブラックマスク膜102と接して、後に誘電体となる無機膜103を成膜する。(図1(A))
無機膜103を設ける際、その膜厚が重要になる。十分な容量を得るために膜厚を薄くして電極間の距離を短くすることが好ましいが、補助容量の絶縁破壊電圧は少なくとも20V以上としたい。
また、無機膜の膜厚が10〜30nmと薄くなると、均一な膜厚を得ることが難しくピンホールの発生などを引き起こす。
また、無機膜の膜厚が厚くなると、ブラックマスクと無機膜による段差が大きくなり、第3の層間絶縁膜を用いた平坦化が困難になる。そのため、無機膜の膜厚は、ブラックマスク膜と無機膜の合計の膜厚が700nm以下、好ましくは500nm以下とする。ただし、無機膜に陽極酸化膜を用いて、第3の層間絶縁膜を形成しない場合は、その限りではない。
そのため、窒化珪素膜を単層で用いるのであれば、少なくとも50nm以上の膜厚を必要とする。代表的には、窒化珪素膜の膜厚は50〜300nmとする。好ましくは、50〜200nm、更に好ましくは50〜100nmの膜厚で用いる。
また、CVD法等で作製される無機膜をブラックマスクの上に設ける際、表面に第2の層間絶縁膜が露呈していると有機性樹脂から水やメタン等のガスが発生し、良質な窒化珪素膜を得ることは難しかった。また、第2の層間絶縁膜として、酸化珪素膜等の無機膜を利用してもよいが、各信号配線とブラックマスクとの間で発生する寄生容量を低減する程度の厚さが必要となるため、コンタクトホールの形成が困難となり、実用的でなかった。
本発明の作製工程においては、第2の層間絶縁膜上のブラックマスク膜102をパターニングする前に無機膜103を成膜することを基本とする。つまり、無機膜の形成後で第3の層間絶縁膜を形成する前に少なくとも1回のパターニング工程(図1(B))を有する。その結果、有機性樹脂からなる第2の層間絶縁膜からのガスの放出を防ぐことが実現できる。また、レジスト106を利用して、ブラックマスク104と無機層105は概略同一形状にパターニングされる。ただし、陽極酸化膜を無機層として用いる場合はその限りではない。エッチング方法としては、RIE等による異方性のドライエッチングによってエッチングする。
ブラックマスク及び無機膜のパターニング工程後、第3の層間絶縁膜107を形成する。(図1(C))ただし、本発明においては無機層に陽極酸化膜を利用すると、第3の層間絶縁膜を形成しない構成とすることが可能である。
その後、補助容量110を形成するために、無機層105上の第3の層間絶縁膜107をドライエッチング法によりレジスト108を用いて選択的に除去する。この工程により、凹部が形成され、その底面には無機層105が露出する。この際、無機層105をエッチングストッパーとして用いる。(図1(D))
加えて、図示しないが、TFTと画素電極を接続するためのコンタクトホールの形成を行う。
次いで、透明性導電膜(ITO)を成膜し、パターニングを施すことにより画素電極109を形成する。(図1(E))
本発明では、無機層105を誘電体として、ドライエッチング法により露出した無機層と接して形成された画素電極109と、無機層と接したブラックマスク104とが重なった箇所に補助容量110が形成される。
通常、ブラックマスクは、光による劣化からスイッチング素子を防ぐために設けられている。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。なお、有効画素領域とは、実際に画像表示領域として機能しうる領域のことを指す。また、ディスクリネーションもブラックマスクで隠すことができる。
本明細書中では、層間絶縁膜の除去を行うためにドライエッチング法を用いているが、エッチャントとして、塩素系、フッ素系、酸素系、を必要に応じて適宜使用する。
本明細書中でいう塩素系のエッチャントとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Cl2 、BCl3 、SiCl4 、HCl、CCl4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体(例えばH2 、O2 、N2 等)で希釈したものを指す。
更に、本明細書中でいうフッ素系のエッチャントとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、F2 、BF3 、SiF4 、HF、CF4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体(例えばH2 、O2 、N2 等)で希釈したものを指す。
また、本明細書中でいう酸素系のエッチャントとは、酸素を含む気体を指し、例えば、O2 、O3 等およびO2 、O3 等を酸素を含まない気体(例えばN2 、He等)で希釈したものを指す。
以上の構成は、ブラックマスク104と画素電極109と無機層105とからなる補助容量のみに着目した例を説明した。さらに、以下に示す実施例でもってアクティブマトリクス型表示装置の詳細な説明を行うものとする。
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
本実施例では、アクティブマトリクスアレイ基板上に、補助容量を作製した工程を示す。まず、画素内に配置されるスイッチング素子としてTFTを作製した例を図2を用いて説明する。
まず、絶縁表面を有する基板(図示せず)上に活性層201を形成した。活性層201は膜厚が20〜100 nm(好ましくは25〜70nm)の結晶性半導体膜(代表的には結晶性珪素膜)で構成すれば良い。(図2(A))
結晶性珪素膜の形成方法は公知の如何なる手段を用いても良いが、本実施例では特願平8−335152号公報記載の技術を用いた。
こうして形成した結晶性珪素膜をパターニングして活性層201を形成し、プラズマCVD法によりゲート絶縁膜(図示せず)を形成した後、熱酸化行程を行って活性層501とゲート絶縁膜との界面特性を向上させた。なお、熱酸化後の最終的な活性層膜厚は10〜75nm(好ましくは15〜45nm)となる様にする。
次に、アルミニウムまたはアルミニウムを主成分とする材料(本実施例では2wt%のスカンジウムを含有したアルミニウム膜)を成膜し、パターニングしてゲート配線202を形成した。(図2(B))
次に、特開平7−135318号公報記載の技術を用いてソース/ドレイン領域、チャネル形成領域及びLDD(Lightly doped drain )領域の形成を行った。本実施例ではソース/ドレイン領域とチャネル形成領域との間に 0.5〜1.5 μm(代表的には 0.7〜1μm)のLDD領域203を形成した。(図2(C))
次に、活性層に添加した不純物元素(13族または15族元素)を熱アニールによって活性化し、その後ゲート配線202を覆って第1の層間絶縁膜(図示せず)を形成した。さらに、第1の層間絶縁層にコンタクトホール204、205を形成して、ソース配線206とドレイン電極207を形成した。
なお、本実施例ではソース配線206及びドレイン電極207として、チタン/アルミニウム/チタンの三層積層構造を用いる。膜厚は 150/500/100nmとすれば良い。(図2(D))
以上の作製工程で画素電極に液晶制御用の電圧を印加するためのスイッチング素子(TFT)208が完成した。なお、本明細書中では、図3(A)において208で示される領域内に構成された素子をスイッチング素子(代表的にはTFT、MIM素子でも良い)と呼ぶ。なお、本明細書中では、この後で形成されるブラックマスクや画素電極等をスイッチング素子の構造には含まないものとする。
次に、上記スイッチング素子を用いてアクティブマトリクスアレイ基板を作製する工程を図3〜図6を用いて以下に説明する。なお、図2(D)は、図3(A)と対応している。
図3(A)に示すのはスイッチング素子208を作製した上記工程後において、アクティブマトリクス型液晶表示装置の画素マトリクス回路を構成する画素の一つを拡大した上面図である。なお、図3(B)は図3(A)中のA−A’断面構造図、図3(C)は図3(A)中のB−B’断面構造図を示した図である。
本実施例では、第1の補助容量700と第2の補助容量500を同一画素内に構成した。
第1の補助容量は、ブラックマスクと、ブラックマスク上の無機層と、画素電極とによって構成する。この第1の補助容量の作製工程は、図5〜7中のA−A’断面構造図及びにB−B’断面構造図に図示する。本明細書で開示した補助容量とは、第1の補助容量を示しているが、さらに、第2の補助容量と組み合わせて用いることにより、十分な容量を確保し、有効画素領域を増やすことができる。
なお、第2の補助容量はブラックマスクと、ブラックマスク下の無機積層と、ドレイン電極によって構成する。この第2の補助容量の作製工程は、図3〜5中のB−B’断面構造図に図示する。
以下に、アクティブマトリクスアレイ基板上に、第1の補助容量と第2の補助容量を同一画素内に作製する工程を示した。
スイッチング素子208の作製工程後、図4(A)〜(C)に示すように、ソース配線206、ドレイン電極207及び第1層間絶縁膜209を覆って第2の層間絶縁層210を形成し、後に第2の補助容量を構成する部分のみに開口領域211を設けた。
本実施例では第2の層間絶縁層210〔無機積層膜210(a)と有機性樹脂膜210(b)の積層膜〕として、下から窒化珪素膜(50nm)、酸化珪素膜(20nm)、アクリル膜(1μm)からなる積層構造の絶縁層を用いた。有機性樹脂膜210(b)として、アクリルの代わりにポリイミド等の他の有機性樹脂材料を用いても構わない。また、第2の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。
なお、図4(C)に示した開口領域211を形成するには、ドライエッチング法によりフッ素系のエッチャントを用いてアクリル膜を開口した。なお、図4(A)中に点線で示した領域が、開口領域211を示している。この時、酸化珪素膜がエッチングストッパとして機能する。従って、開口領域211の底面には窒化珪素膜と酸化珪素膜とでなる無機積層膜210(a)が残った。本実施例の場合には、この無機積層膜を第2の補助容量の誘電体として利用した。勿論、酸化珪素膜をウェットエッチングによって選択的に除去して窒化珪素膜のみを残す構成とすることも可能である。
なお、本実施例では第2の層間絶縁膜210として、窒化珪素膜/酸化珪素膜/有機性樹脂膜の積層構造を用いたが、最上層が有機性樹脂で構成されていれば、この構造に限定されないことは言うまでもない。本実施例を効果的に実施するためには、なるべく比誘電率が高い絶縁膜を薄く下層に設け、その上に比誘電率が低い絶縁膜を厚く設ければ良い。即ち、開口領域211では第2の補助容量の誘電体として効果的に機能し、それ以外では層間絶縁膜として効果的に機能する様な構成であることが必要である。
また、第2の層間絶縁膜210を単層(有機性樹脂膜等)とする場合、ハーフエッチングにより開口領域を形成して薄膜化された部分を第2の補助容量の誘電体として使用しても良い。
こうして有機性樹脂膜210(b)に対して開口領域211を形成した後、ブラックマスク膜を形成した。本実施例ではブラックマスク膜としてはチタンをRFスパッタ法で、150℃に加熱しつつ200nmの膜厚に成膜したものを用いたが、構成材料としてクロム、タンタル、アルミニウム、窒化チタン等を適宜用いても良い。なお、蒸着法を用いて成膜することも可能である。図示しないが、後の工程によりブラックマスクは、補助容量の一方の電極となり、0Vの電位に保つため、ソース配線と同時に形成された引き出し配線と電気的に連絡する。
また、後の工程であるパターニング工程をブラックマスク膜に施すと、図5(C)に断面構造図の1例を示したように、ドレイン電極207、ブラックマスク212を上下電極とし、無機積層膜210(正確には窒化珪素/酸化珪素の積層膜)を誘電体とする第2の補助容量500を形成することができる。
次に、ブラックマスク膜上に、無機膜を形成した。無機膜としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜(SiOx y )、DLC(diamond like carbon )膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。
無機膜として酸化珪素膜を用いる場合は、プラズマCVD法において反応ガスをSiH4 又はTEOSと酸素又はオゾンとを用いれば良い。窒化酸化珪素膜を用いる場合は、反応ガスをSiH4 とN2 Oまたは/およびN2 とすればよい。DLC膜を用いる場合は、水素雰囲気中で炭素ターゲットをスパッタする方法や、イオンビーム堆積法、ECR(electron cyclotron resonance)CVD法を用いて炭化水素化物またはそれに加えて水素を反応ガスとして成膜すればよい。なお、無機膜として、酸化アルミニウム 、酸化タンタル、酸化チタンまたは窒化タンタル(TaN)を利用する場合は、スパッタ法を用いて成膜すれば良い。
なお、無機膜に結晶性の被膜を用いると、結晶粒界によってピンホールや亀裂が生じ、表示不良やムラの原因になる可能性が高いため、蓄積容量に用いる無機膜は均一な膜質の非晶質被膜が好ましい。そのため、無機膜の成膜の際に、反応圧力を高くするまたは/および温度を低くするなどにより無機層を非晶質とすることが好ましい。
本実施例では、無機膜としてプラズマCVD法を用いた窒化珪素膜を形成した。なお、本実施例では窒化珪素膜の単層構造を用いているが、この構造に限定されないことは言うまでもない。
本実施例の諸条件は、反応ガスとしてSiH4 、NH3 およびN2 を5sccm/38sccm/87sccmで用い、反応温度250℃で、100nmの膜厚に成膜した。その後、無機膜上にレジストを設け、パターニングを施し、フッ素系のエッチャントを用いたドライエッチング法により、無機層213を形成した。加えて、同一のマスクを用い、塩素系のエッチャントを用いてブラックマスク膜をエッチングした。(図5(A)〜(C))
次に、無機層上に第3の層間絶縁層214として1μm厚のアクリル膜を形成した。勿論、ポリイミド等の他の絶縁性を有する膜であっても良い。また、第3の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。また、第2の層間絶縁膜を第2の層間絶縁膜と同一材料を用いると、応力を抑制することができ、優れた密着性を得ることができる。さらに、コンタクトホールの開口に際して、エッチングレートが等しいのでエッチング残りを減らすことができ、コンタクト不良を抑制することが可能であった。
そして、後に第1の補助容量を構成する部分となる箇所をエッチングして開口領域215を設けた。(図6(A)〜(C))
開口領域215を形成するには、ドライエッチング法によりアクリル膜を開口した。本実施例では、CF4 /O2 /Heを5sccm/95sccm/40sccmで用いたドライエッチングによって形成した。なお、図6(A)中に点線で示した領域が、開口領域215を示している。この開口領域215の底面には窒化珪素膜が残った。本実施例の場合には、この窒化珪素膜を第1の補助容量の誘電体として利用した。
そして、開口領域215の形成と同一、または、別のエッチング工程によりコンタクトホール216を形成して、画素電極217となる透明導電膜(代表的にはITO膜)を形成し、パターニングした。(図7(A)〜(C))
断面構造図(図7(B)と(C))では、図示しないが、コンタクトホール216を用いて、ドレイン電極207と画素電極217とを電気的に接続した。この様に、ブラックマスク212上には絶縁層を介して画素電極が設けられた。
上記工程により画素電極217、ブラックマスク212を上下電極とし、無機層213(正確には窒化珪素膜)を誘電体とする第1の補助容量700が形成された。図7(A)中の太線で示される領域と、ブラックマスク上に第3層間絶縁膜が積層されていない領域の重なった箇所が第1の補助容量(Cs)を形成する領域となる。従って、画素電極のパターニング工程においてズレが生じても補助容量(Cs)はほとんど変化しない。
なお、ソース配線上に形成されたブラックマスクを用いて形成された第1の補助容量700を図7(B)に示した。ブラックマスクは各配線やスイッチング素子及びディスクリネーションを隠すために配置される。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。
加えて、図7(C)には、ゲート配線上に形成されたブラックマスクを用いて形成された第1の補助容量(画素電極/無機層/ブラックマスク)を示した。図7(C)においては、第2の補助容量(ブラックマスク/無機積層/ドレイン電極)も形成されており、さらに十分な容量を得ることができ、有効画素領域を増やすことができた。
なお、言うまでもなく、図7(B)及び図7(C)に示すブラックマスク端部において、第3の層間絶縁膜が積層されている箇所でも、補助容量(画素電極/第3の層間絶縁膜及び無機層/ブラックマスク)が形成される。
また、図7(A)〜(C)に示したように、第1の補助容量を形成した箇所は凹部を有しているため、その箇所にディスクリネーションが発生する。従って、故意にブラックマスク上にディスクリネーションを集中させることができるため有効である。
なお、本実施例は、図7(A)の上面から見た画素配置に限定されないことはいうまでもない。また、図7(B)及び図7(C)には、ドレイン電極やソース配線や、ゲート配線が存在しているが、特にこの構造に限定されない。
こうして画素構造が完成した後、水素化を行ってTFTの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。
以上の作製工程によって、複数の画素を形成して画素マトリクス回路を有するアクティブマトリクス基板を完成した。画素マトリクス回路内の各画素には少なくとも一つのスイッチング素子と第1の補助容量とを配置すれば良い。
なお、アクティブマトリクス基板上には画素マトリクス回路以外にも駆動回路(ドライバー回路)や信号処理回路(γ補正回路、D/Aコンバータ等のロジック回路)を形成することが可能である。これらの回路の作製工程は、基本的には本実施例に示した作製工程と同一(実際には図1(D)の工程で完成する)であるため、詳細な説明は省略する。
また、本願発明は画素の配置構成に関する発明であるため、同一基板上に形成される他の回路(上述の駆動回路やロジック回路)の構成は如何なるものであっても良い。その様な回路の作製工程や構造は実施者が適宜決定すれば良い。
また、本実施例では画素電極として透明導電膜を用いた透過型LCDを例に挙げているが、画素電極として反射性電極を用いることで容易に反射型LCDを作製することが可能である。
本実施例では、上記実施例1の無機層213(単層の窒化珪素膜)に代えて、窒化珪素膜と酸化珪素膜の積層構造を利用した例を図8に示す。また、無機層形成工程以外は、実施例1と同一工程であるため記載を省略する。なお、上面図は、実施例1と同一のマスクを用いたため図7(A)と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
本実施例においては、第1無機層として窒化珪素膜(50nm)、第2無機層として、酸化珪素膜(20nm)を用いた。
また、酸化珪素膜は、絶縁性が高く漏洩電流が少ない。そのため、ショート等に対する高い信頼性が得ることができ、補助容量の絶縁膜として用いることは有効であった。特に、本実施例のように、無機層を多層構造とする際に、酸化珪素膜を最上層として用いると、ドライエッチング法を用いた場合、エッチングストッパーとすることができるため有効であった。
図8(1)及び(2)に示すのは、本実施例2における第1の補助容量800の断面構造である。図8(1)及び(2)において、801は絶縁表面を有する基板、802は第1の層間絶縁層、803はソース配線、804は無機積層膜、805は第2層間絶縁層、806はブラックマスク、807は第1無機層、808は第2無機層、809は第3層間絶縁層、810は画素電極である。
本実施例では、上記実施例2において、第2無機層(酸化珪素膜)をドライエッチングのストッパーとして用いた後、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを利用した例を図9(2)に示す。また、窒化珪素膜と酸化珪素膜を積層する工程(図9(1))までは、実施例2と同一工程であるため記載を省略する。なお、上面図は、実施例1と同一のマスクを用いたため図7(A)と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
本実施例では、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを残存させた後、実施例1と同様に、第3層間絶縁層、画素電極の形成を行った。
こうして画素構造が完成した後、水素化を行ってTFTの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。
図9(2)に示すのは、本実施例3における補助容量900の断面構造である。図9(1)及び(2)において、901は絶縁表面を有する基板、902は第1の層間絶縁層、903はソース配線、904は無機積層膜、905は第2層間絶縁層、906はブラックマスク、907は第1無機層、908は第2無機層、909は第3層間絶縁層、910は画素電極である。
本実施例は、実施例2と比較して工程は増えるが、誘電体として窒化珪素膜のみとしたため、十分な容量を得ることができた。
本実施例では、上記実施例1における無機層として、ブラックマスクの陽極酸化膜を利用した例を図10に示す。また、TFT及び第1層間絶縁膜を得る工程までは、実施例1と同一工程であるため記載を省略する。なお、上面図は、実施例1と同一のマスクを用いたため図7(A)と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
また、ブラックマスク膜にAl或いはTaを用いた場合、陽極酸化を行うことにより、Al2 3 やTa2 5 を表面に形成すると、誘電率の大きい無機層が、ブラックマスクとの応力により発生するピーリングを少なくでき、自己整合的に形成できるため有効である。また、パーティクル等により発生する表示不良を更に低減することができた。本実施例においては、ブラックマスク膜にTa(150nm)を用いた。
次に、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを施した。この工程によりブラックマスクを形成した。
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ta2 5 を70〜300nm、本実施例では150nmの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
本実施例では、ブラックマスク膜をパターニングしてから陽極酸化を行ったが、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成してもよい。特に、無機層として陽極酸化膜と他の無機層との積層構造とするときには、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成後、他の無機層、例えば酸化珪素膜を形成する必要がある。
次に、第3の層間絶縁膜としてアクリルを形成した。アクリルはスピナーを用いて、0.2〜0.7μm、本実施例では0.3μmの膜厚に形成後250℃で焼成してアクリルを成膜した。
この工程以降は、第3層間絶縁層の選択エッチング、コンタクトホールの形成、画素電極のパターニング、水素化、配向膜形成を行い、アクティブマトリクスアレイ基板を完成させた。その結果、図10に示した構成(補助容量1000)が得られた。上面図は図7(A)図と同一である。
図10(1)及び(2)に示すのは、図7(A)図における補助容量1000の断面構造である。図10(1)及び(2)において、1001は絶縁表面を有する基板、1002は第1の層間絶縁層、1003はソース配線、1004は無機積層膜、1005は第2層間絶縁層、1006はブラックマスク、1007は陽極酸化膜、1009は第3層間絶縁層、1010は画素電極である。
本実施例では、上記実施例4において、第3層間絶縁膜を形成しない例を図11に示す。また、ブラックマスク膜を形成する工程までは、実施例4と同一工程であるため記載を省略する。上面図は、実施例1と同一のマスクを用いたため図7(A)と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
本実施例においては、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを過剰に施した。この工程によりブラックマスク(Ta)のエッジを故意にテーパー形状にした。
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ta2 5 を70〜300nm、本実施例では100nmの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
そして、エッチング工程によりコンタクトホールを形成して、画素電極217となる透明導電膜(代表的にはITO膜)を形成し、パターニングした。(図11(A))
こうして画素構造が完成した後、水素化を行ってTFTの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。その結果、図11(A)に示した構成(補助容量1100)が得られた。
本実施例の構成においては、上記各実施例と比較して、第3層間絶縁膜を形成しないため、コンタクトホール形成が容易であった。また、ブラックマスクのエッジを故意にテーパー状(好ましくはテーパー角を20°以下)とすることで、層間絶縁膜を形成しなくとも、十分な平坦性が得られた。また、本実施例で用いたTaは、他のバルブメタルと比較してエッジをテーパー状とすることが容易な材料である。
また、本実施例の応用例として、補助容量1112の下方に素子部1111を有したアクティブマトリクス型表示装置の断面図を図11(B)に示した。同様に補助容量1112は、陽極酸化膜1113を誘電体として、ブラックマスク1114と、画素電極1115で構成した。
実施例2では無機層の例として窒化珪素膜と酸化珪素膜の積層を利用する場合を例にとったが、多層構造からなる無機層の下層としてDLC膜を用いた例を以下に示す。上面図は、実施例1と同一のマスクを用いたため図7(A)と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
まず、ブラックマスク膜上に誘電率の大きいDLC膜を形成し、その上に窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜からなる上層を設けた構成を利用した。
このような構成を採ることにより、塩素系のエッチャントによるエッチングにより上層を選択的にエッチングした後に、酸素系のエッチャントによるエッチングによりDLC膜をエッチングした。このエッチングにより同時に、レジストのアッシングも行うことができ、他の多層構造に比べてより少ない工程でパターニングされた無機層を得ることができた。
実施例1ではトップゲート構造の例としてプレーナ型TFTを作製する場合を例にとったが、画素のスイッチング素子としてボトムゲート型TFT(代表的には逆スタガ型TFT)を用いても構わない。なお、典型的なプレーナ型TFT1202を用いたアクティブマトリクスアレイ基板の断面構造図を図12(A)に示した。また、ボトムゲート型TFT1212を用いたアクティブマトリクスアレイ基板の断面構造図を図12(B)示した。図12(A)において、1200、1210は基板、1201、1211は第2層間絶縁膜、1203、1213はドレイン電極、1204、1214はソース配線、1205、1215は保護膜、1206、1216はブラックマスク、1207、1217は無機層、1208、1218は第3層間絶縁膜、1209、1219は画素電極である。
勿論、逆スタガ型TFTを用いる場合においても実施例1〜6の構成をとることは可能である。
本実施例では上記各実施例1〜7に示した構成のアクティブマトリクスアレイ基板(素子形成側基板)を用いてAMLCDを構成した場合の例について説明する。ここで本実施例のAMLCDの外観を図13に示す。
図13において、1301はアクティブマトリクスアレイ基板であり、画素マトリクス回路1302、ソース側駆動回路1303、ゲート側駆動回路1304が形成されている。駆動回路はN型TFTとP型TFTとを相補的に組み合わせたCMOS回路で構成することが好ましい。また、信号処理を、同一基板上にTFTでもって形成されたロジック回路1307によって行う。なお、1305は対向基板である。
図13に示すAMLCDはアクティブマトリクスアレイ基板1301と対向基板1305とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板1305を取り除き、露出したアクティブマトリクスアレイ基板に対してFPC(フレキシブル・プリント・サーキット)1306を接続してある。このFPC1306によって外部信号を回路内部へと伝達する。
また、本実施例のAMLCDはブラックマスクをアクティブマトリクス基板に設ける構成(BM on TFT)を採用するが、それに加えて対向側にブラックマスクを設ける構成とすることも可能である。
また、カラーフィルターを用いてカラー表示を行っても良いし、ECB(電界制御複屈折)モード、GH(ゲストホスト)モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
また、特開昭8-15686 号公報に記載された技術の様に、マイクロレンズアレイを用いる構成にしても良い。
実施例8に示したAMLCDは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図14に示す。
図14(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明は表示装置2004等に適用することができる。
図14(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明は表示装置2102に適用することができる。
図14(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明は表示装置2205等に適用できる。
図14(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302に適用することができる。
図14(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。
図14(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
本発明の作製工程の1例を示す図。 実施例1における作製工程図 実施例1における作製工程図 実施例1における作製工程図 実施例1における作製工程図 実施例1における作製工程図 実施例1における作製工程図 実施例2における画素断面構造図 実施例3における作製工程図 実施例4における画素断面構造図 実施例5における画素断面構造図 実施例7における画素断面構造図 AMLCDの構成を示す図 本願発明のAMLCDを搭載した電子機器を示す図
符号の説明
101 第2層間絶縁膜(有機性樹脂)
102 ブラックマスク膜
103 無機膜
104 ブラックマスク
105 無機層
106、108 レジスト
107 第3層間絶縁膜
109 画素電極
110 補助容量

Claims (3)

  1. 絶縁表面を有する基板上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆って第1の層間絶縁膜を形成し、
    前記第1の層間絶縁膜を覆って有機性樹脂で構成される第2の層間絶縁膜を形成し、
    前記第2の層間絶縁膜を覆ってブラックマスクを形成し、
    前記ブラックマスクを覆って無機絶縁膜を形成し、
    前記ブラックマスク及び前記無機絶縁膜を選択的に除去し、
    前記ブラックマスク及び前記無機絶縁膜を覆って第3の層間絶縁膜を形成し、
    前記第3の層間絶縁膜を選択的に除去することにより前記無機絶縁膜を露出し、
    前記第3の層間絶縁膜及び露出した前記無機絶縁膜上に透明性導電膜からなる画素電極を形成し、
    前記無機絶縁膜を誘電体として、前記ブラックマスク、前記画素電極及び前記無機絶縁膜によって補助容量を形成することを特徴とするアクティブマトリクス型液晶表示装置の作製方法。
  2. 請求項1において、前記無機絶縁膜は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、DLC膜、酸化アルミニウム、酸化タンタル、酸化チタンから選ばれた膜、またはこれらの積層膜で構成されていることを特徴とするアクティブマトリクス型液晶表示装置の作製方法。
  3. 請求項1において、前記無機絶縁膜は、バルブメタルで構成されたブラックマスクを陽極酸化して形成することを特徴とするアクティブマトリクス型液晶表示装置の作製方法。
JP2007113630A 2007-04-24 2007-04-24 アクティブマトリクス型液晶表示装置の作製方法 Expired - Fee Related JP4628393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007113630A JP4628393B2 (ja) 2007-04-24 2007-04-24 アクティブマトリクス型液晶表示装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007113630A JP4628393B2 (ja) 2007-04-24 2007-04-24 アクティブマトリクス型液晶表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP06228198A Division JP3980156B2 (ja) 1998-02-26 1998-02-26 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2007279753A JP2007279753A (ja) 2007-10-25
JP4628393B2 true JP4628393B2 (ja) 2011-02-09

Family

ID=38681177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007113630A Expired - Fee Related JP4628393B2 (ja) 2007-04-24 2007-04-24 アクティブマトリクス型液晶表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4628393B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102317994A (zh) * 2009-03-18 2012-01-11 夏普株式会社 有源矩阵基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138484A (ja) * 1992-10-27 1994-05-20 Nec Corp アクティブマトリックス型液晶表示装置の画素構造
JPH06160902A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH0895082A (ja) * 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示素子
JPH09236825A (ja) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1010581A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138484A (ja) * 1992-10-27 1994-05-20 Nec Corp アクティブマトリックス型液晶表示装置の画素構造
JPH06160902A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH0895082A (ja) * 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示素子
JPH09236825A (ja) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1010581A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2007279753A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
JP3980156B2 (ja) アクティブマトリクス型表示装置
JP3919900B2 (ja) 液晶表示装置およびその作製方法
JP4118485B2 (ja) 半導体装置の作製方法
JP4118484B2 (ja) 半導体装置の作製方法
US9177974B2 (en) Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
JP5330603B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
US7977677B2 (en) Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
US20070058097A1 (en) Liquid crystal display device and method for manufacturing the same
US9502536B2 (en) Manufacturing method of thin film transistor display panel
US7098062B2 (en) Manufacturing method of pixel structure of thin film transistor liquid crystal display
US20070273800A1 (en) Liquid crystal display device and manufacturing method thereof
JP2003107523A (ja) 液晶表示装置
JP4285533B2 (ja) 液晶表示装置及びその製造方法
JP2008145578A (ja) 表示装置及びその製造方法
WO2010119689A1 (ja) 半導体装置およびその製造方法
JP4118706B2 (ja) 液晶表示装置の作製方法
US9876039B2 (en) Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
JP6436333B2 (ja) 表示装置
US8421941B2 (en) TFT substrate and method of manufacturing the same
US7521298B2 (en) Thin film transistor array panel of active liquid crystal display and fabrication method thereof
JP4628393B2 (ja) アクティブマトリクス型液晶表示装置の作製方法
JPWO2013011601A1 (ja) 液晶表示装置およびその製造方法
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP2008209931A (ja) 液晶表示装置
US8450160B2 (en) Flattening method of a substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees