JP2536766B2

JP2536766B2 - アクティブマトリックス型表示素子

Info

Publication number: JP2536766B2
Application number: JP62199032A
Authority: JP
Inventors: 信彦今城; 正記結城
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1987-08-11
Filing date: 1987-08-11
Publication date: 1996-09-18
Anticipated expiration: 2011-09-18
Also published as: JPS6442635A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、各画素毎に能動素子を形成した能動素子基
板を用いたアクティブマトリックス型表示素子に関する
ものである。

［従来の技術］最近OA機器端末やポータブルテレビ等の実現のため
に、平面ディスプレイの開発が盛んに行われている。

これを実現するための手段として行列状に電極を配し
た表示素子において、行列状電極の交差点近傍に能動素
子を配して、これによってスタティック駆動に近い表示
素子の駆動を行う、いわゆるアクティブマトリックス方
式が盛んに研究開発されている。

このような目的に用いられる能動素子の構造及び材料
に関しては、種々の提案がなされている。

このような表示素子の代表例としては薄膜トランジス
タがあり、第２図に従来からよく知られている逆スタガ
ー構造を有する薄膜トランジスタ（TFT）の断面図を示
す。

この第２図において、21はガラス等の絶縁性基板、22
はIn₂O₃−SnO₂（ITO）、SnO₂、Al、Cr等の表示画素電
極、23はITO、SnO₂、Al、Cr等のゲート電極兼ゲート
線、24はゲート絶縁膜、25はアモルファスシリコン、ポ
リシリコン、単結晶シリコン、CdSe等の半導体層、26は
Al、Cr等のソース電極、27はAl、Cr等のドレイン電極を
示している。

従来、このような構造のTFTを液晶表示素子の１画素
当り１個ずつ形成して能動素子として用い、スタティッ
ク駆動に近い表示品位を有する液晶表示素子を得てい
た。

［発明の解決しようとする問題点］しかし、１画素に少なくとも１個必要な能動素子を大
面積にわたって形成するためには、大面積にわたって均
一に種々の膜を堆積させる技術が必要とされる。種々の
膜の中でも、素子特性を規定するということから半導体
層についての要求条件が最も厳しいものである。

この観点から考えた時に最適な半導体層は、製膜法を
大型化することが容易なアモルファスシリコン等の薄膜
半導体層である。このような薄膜半導体層を用いる場合
には、光誘起電流の効果を無視して考えることは不可能
である。

一方、液晶表示素子として一般的には透過型の表示素
子が用いられており、薄膜半導体層の上下いずれの方向
からも光が入射してくることを防ぐことは困難である。
この光誘起電流を抑止するために、従来次ぎのような方
法が提案されている。

外部からの光の入射を防止するために、金属からなる
遮光膜を形成する。

光誘起電流を抑止するために、半導体層を極薄膜化
し、全体として誘起されるキャリアの数を減少させる。

光誘起電流を抑止できるような不純物を半導体層を中
にドープし、光誘起電流を抑止する。

上記のまたはの方法は、光誘起電流を抑止する効
果がないわけではないが、この効果と同時に能動素子の
特性自体を劣化させる傾向もあり、非常に製膜法が限定
されるために量産を想定した場合に制約条件になる可能
性を秘めている。そのためにの方法が主に用いられて
いる。

一方、上記の問題とは別に大規模情報表示素子として
の要求に対応していくと、基板の大型化の過程におい
て、外部駆動回路の負担を低減するため、及び表示素子
としての表示品位を向上させるために１画素あたりにあ
る程度の容量成分を、液晶層の固有の容量成分と並列に
入れることが必要になる。

このために、従来フォトリソグラフィーの工程を増や
すことで対応してきた。

ところが、TFTの製造プロセスという観点から考える
と、工程数を増やすことは新たなる欠陥発生の原因とな
ることがあるので、望ましくはない。

また、容量成分の形成を前述した遮光膜と兼用するこ
とでも対応してきた。

この場合には、遮光膜の形成により同時に容量成分が
形成されるため、新たな工程の増加なしに両方の問題点
を解決できる。

このような容量成分兼用の遮光膜を設けた能動素子を
使用した液晶表示素子では、容量成分によるより安定し
たスタティック駆動による表示が得られるとともに、半
導体層に光が入射しない構成となっているため、アモル
ファスシリコンのように光誘起電流を生じ易い半導体層
を使用しても光誘起電流を生じなく、安定した表示が得
られる。

このような欠陥が抑制されてきた結果、つぎには電圧
が印加されていない部分からの非旋光性透過光が問題と
なってきた。

即ち、液晶表示素子では電極間には電極間電気絶縁の
ために無電極の部分を設けなくてはならなく、この部分
から光が漏れてくる。このため、コントラストが低下し
たり、視野角が狭くなってしまうというような欠点を生
じさせ、表示素子としての表示品位が低下してしまうと
いう問題点を有していた。

これを防止するために、この電極の存在しない部分に
遮光膜を設け、光の漏れを無くす、所謂ブラックマトリ
ックスが行われている。このブラックマトリックスは通
常は対向電極基板側に設けられているが、この形成のた
めに工程が増加し、かつセル化時に極めて正確な位置合
せを要するようになり、生産性が低下し、歩留まりが低
下するという問題点を有していた。

［問題を解決するための手段］本発明は、かかる問題点を解決すべくなされたもので
あり、透明絶縁性基板上に行列状に電極を配し、行列状
の電極の交差点付近に、ソース電極とドレイン電極とゲ
ート電極とゲート絶縁膜と半導体チャネルを備えた薄膜
トランジスタを配置し、ドレイン電極は画素電極に接続
され、半導体チャネルの上部に遮光膜を配置したアクテ
ィブマトリックス型表示素子において、画素電極及び薄
膜トランジタの上部に300〜600nmの厚みの絶縁膜が設け
られ、薄膜トランジスタは逆スタガー型とされ、ソース
電極とドレイン電極により遮蔽されていない半導体チャ
ネルの上部、画素電極とソース電極との間隙の上部、ド
レイン電極と画素電極の間隙の上部、及び画素電極の一
部の上部に前記絶縁膜を介して導電性物質による遮光膜
が少なくとも形成され、ゲート電極とソース電極とドレ
イン電極のそれぞれの上部に遮光膜が設けられていない
開口部が配置され、遮光膜が外部に取り出されるリード
に接続され、外部から入力される信号により電位を制御
されることを特徴とするアクティブマトリックス型表示
素子を提供するものである。

本発明によれば、１回のフォトリソグラフィーの工程
により、従来から問題とされてきた前述の３つの問題点
である半導体層の遮光による光誘起電流、画素毎の蓄積
容量及びブラックマトリックスの問題点をすべて解決す
ることができるものである。

以下の説明では、能動素子として薄膜トランジスタ
（TFT）を例にして説明するが、TFT以外の能動素子であ
っても光誘起電流を生じ易い能動素子であれば本発明の
効果を生じることができる。

以下図面を参照して説明する。

第１図は、本発明のアクティブマトリックス型表示素
子の代表的な例を示しており、（ａ）はその画素付近の
平面図、（ｂ）はそのTFT部分のＡ−Ａ′面断面図を示
している。

第１図において、１はAl、Cr等のゲート電極（ゲート
バスライン）、２はSiON等のゲート絶縁膜、３はアモル
ファスシリコン、ポリシリコン、単結晶シリコン、CdSe
等の半導体層、４はn⁺アモルファスシリコンのような不
純物をドープした半導体層、５はAl、Cr等のソース電極
（ソースバスライン）、６はAl、Cr等のドレイン電極、
７はITO（In₂O₃−SnO₂）、SnO₂等の表示画素電極、８は
SiO₂、SiON、TiO₂等の絶縁膜、９は本発明の遮光膜兼蓄
積容量兼ブラックマトリックス用の遮光膜を示してい
る。この遮光膜は、外部に引き出される端子に接続され
て蓄積容量として使用される。

第１図（ａ）において、ハッチングで示した部分が本
発明の遮光膜兼蓄積容量兼ブラックマトリックス用の遮
光膜９の部分であり、第１図（ｂ）の範囲11の部分は半
導体層に対する遮光膜（光誘起電流を防止する）、12の
部分は蓄積容量を形成する部分（安定したスタティック
駆動を可能にする）、13の部分はブラックマトリックス
部分（電極間隙からの光の漏れを防止する）、11,12,13
以外の部分はこれらの何れの機能も持たないが、遮光膜
が形成され、位置合せの許容度を増加させる効果を持つ
部分を示している。

半導体層の部分であってソース電極又はドレイン電極
が形成されていない部分には遮光膜が11で示されるよう
に設けられ、TFTの上側からの半導体層のトランジスタ
構成部分への光の入射を防止し、これにより光誘起電流
が大幅に減少するので、表示の安定化に大きな効果を生
じる。なお、TFTの下側からの光は、半導体層下側のゲ
ート電極によってその入射が防止されるので、この方向
からの光の入射による光誘起電流の問題も生じない。

また、表示画素電極とその一部が対向する部分12は蓄
積容量を構成する部分であり、安定なスタティック駆動
が可能となる。それと同時に位置合せ時にずれを生じた
場合にも後述するブラックマトリックス効果を損しない
という役目も有している。

図中13で示される部分が、ブラックマトリックスを構
成する部分であり、不透明なゲート電極、ソース電極、
ドレイン電極及び透明な表示画素電極以外の部分を不透
明な遮光膜で覆うことにより、これらの部分から制御さ
れない光が漏れ出してくることを防止できる。この電極
間の空隙は絶縁のためある程度は必ず必要とされるた
め、遮光膜によって光の透過を防止しないと、この部分
からは常に光が漏れてきてしまうこととなり、表示のコ
ントラストが充分にとれないことになってしまう。この
ため、この部分を遮光してやることにより、液晶層によ
るコントラストを完全に生かすことができ、スタティッ
ク駆動に近い高コントラスト表示を得ることができる。

本発明の遮光膜兼蓄積容量兼ブラックマトリックス用
の遮光膜は、導電性を有するものであれば何でも使用で
きるが、蓄積容量として使用されることから、外部から
入力された信号を波形の鈍化無しに伝ぱんさせることが
必要とされるので、低抵抗の材料が好ましい。このた
め、通常は電極を形成するのに使用されるAl、Cr、Ti等
の金属材料の膜が好適であり、電極の形成と同様のプロ
セスで製膜及びパターニングできる。もちろん、この遮
光膜は１層であってもよいし、複層としても良い。

この遮光膜は、前述した３つの機能に必要最小限の部
分及びこれに位置合せの許容度を考慮して設けることが
好ましい。これは蓄積容量を増加させるということは表
示画素電極の開口部が減少することになり、表示が暗く
なってしまうためである。この場合、表示画素電極と重
なる遮光膜の部分は、表示画素電極の全周囲にわたって
いることが好ましく、位置合せ時に何れの方向にずれを
生じても、この重なり部分の巾以内であればブラックマ
トリックス効果を損しない。また、全周囲に設けておく
ことにより、いずれかの方法にずれても、蓄積容量の変
化がほとんど無いという利点も生じる。これは、例えば
第１図（ａ）で遮光膜が上にずれたとすると、表示画素
電極の上の端側での表示画素電極と遮光膜との重なり巾
が減少して蓄積容量が減少しても、逆の表示画素電極の
下の端側での表示画素電極と遮光膜との重なり巾が増大
して蓄積容量が増加することとなり、その蓄積容量はほ
とんど同一となる。

それと同時に、第１図（ａ）に示されるように半導体
層と関係無い部分及び半導体緒層の上に電極が形成され
ている部分のゲート電極、ソース電極、ドレイン電極部
分には遮光膜を設けないようにすることが好ましい。こ
れは、ゲート電極、ソース電極との間での容量を減少さ
せて信号に悪影響を生じにくくするため及び遮光膜が導
電性であり、この遮光膜とその下に形成された電極とで
の短絡の危険を減少させるためである。もちろん、この
場合にも、前述したように位置合せのずれを考慮して、
その開口部はやや小さくされる。

なお、この好ましくない容量を小さくするため及び電
極との短絡を防止するために遮光膜の下に設けられる絶
縁膜８はある程度厚くすることが好ましい。具体的には
200〜1000nm程度とされればよい。これは、あまり厚く
しすぎると絶縁膜に内在する膜ストレスや膜中の不純物
によりTFTの特性に悪影響を与えることがあるので、特
に300〜600nm程度とされることが好ましい。もちろん、
この絶縁膜を複層にして連続して、または間を切って断
続して異なる材料で形成しても良い。

以上の例では、逆スタガー型TFTについて説明した
が、他の構造の能動素子であっても適用できる。

このようにして形成された能動素子基板と対向電極基
板との間に液晶、エレクトロクロミック材料等を挟持し
て表示を行う。

本発明では、これらの外に種々の応用が可能であり、
カラーフィルターを設けてカラー表示を行うことができ
る。このカラーフィルターは能動素子基板側に設けても
よいし、対向電極基板側に設けてもよい。また、電極の
上に形成してもよいし、電極の下に形成しても良く、印
刷法、蒸着法、染色法等公知のカラーフィルター形成法
が使用できる。本発明では、高コントラストとすること
ができるので、特にカラーの階調表示に好適である。

画素電極の形状も前記の例では正方形状としたが、長
方形、六角形、三角形、円形等にしてもよいし、表示色
によって表示画素電極の大きさや形状を変えたりしても
よい。

また、液晶を特定の方向に配向させる配向膜、反射電
極、偏光膜、強誘電体膜等を積層してもよく、液晶中に
２色性色素等を添加してもよく、周辺に駆動回路用の能
動素子を形成または駆動回路ICを取付する等してもよ
い。

本発明では能動素子は１画素に１個形成されていれば
よいが、冗長性を増すために能動素子を複数個並列に、
または駆動電流値を増加させるために能動素子を複数個
直列に形成するようにしてもよい。さらに、冗長性を増
すために、ゲート電極やソース電極の予備配線を形成す
る等してもよい。

この外、本発明の効果を損しない範囲内で能動素子基
板に用いられる他の構成が付加されていてもよい。

［実施例］第１図の構造である逆スタガー構造のTFTによる能動
素子基板を作成した。

まず、ガラス基板上にゲート電極を形成するためのCr
を150nm電子ビーム蒸着法により堆積し、エッチングし
てパターニングした。次に、プラズマCVD法でゲート絶
縁膜としてのSiON膜200nm及び半導体層としてのアモル
ファスシリコン（ａ−Si）層120nm及び電極／半導体層
接合部のコンタクト特性改善のためのn⁺a−Si層50nmを
連続的に堆積した。その後、n⁺a−Si層及びａ−Si層を
選択的にパターニングして薄膜トランジスタの半導体層
を形成した。次に、ソース電極とドレイン電極とを形成
するためにCrとAlを連続的に電子ビーム蒸着法で300nm
厚となるように堆積し、パターニングしてソース電極と
ドレイン電極とを形成した。ここでTFTのチャネル部分
に残されているn⁺a−Si層を除去するために、ソース電
極とドレイン電極のパターンを利用して選択的にエッチ
ングした。さらに、表示画素電極を形成するためのITO
を100nm電子ビーム蒸着法により堆積し、リフトオフ法
によってパターニングした。

さらにその上に、本発明の遮光膜と電極との間を絶縁
するための絶縁膜であるSiON膜をプラズマCVD法で400nm
に堆積し、その後、本発明の遮光膜としてAlを200nm蒸
着して、パターニングして遮光膜兼蓄積容量兼ブラック
マトリックス用の遮光膜を形成した。

比較のために、本発明の遮光膜兼蓄積容量兼ブラック
マトリックス用の遮光膜を形成していない能動素子基板
（比較例）を製造した。

本発明の実施例の能動素子基板と比較例の能動素子基
板との特性評価を行った。この特性評価には、まず暗状
態における静特性を測定し、次に明状態における静特性
を測定するという方法で行った。なお、明状態における
光の入射方向は、ガラス基板とは反対側、即ち、半導体
層上部から入射するようにした。

実施例の能動素子基板においては、明状態におけるオ
フ電流の増加は、たかだか１ケタ程度以下であったのに
対し、比較例の能動素子基板においてはオフ電流の増加
は３ケタ程度以上にもなった。

次いで、これらの能動素子基板上に配向を制御するた
めのポリイミドの膜を形成し、静電気による破壊を生じ
ないようにラビングした。

また、対向電極基板は、ガラス基板上にITO膜を形成
し、各画素に対応する部分に夫々の色のカラーインクを
印刷による付与して、カラーフィルターを形成し、さら
にポリイミドの膜を形成し、これをラビングして形成し
た。

これらの能動素子基板の周辺にシール材と基板間の導
電接続用のインクを印刷し、能動素子基板と対向電極基
板とを圧着してセル化を行い、液晶を注入して、その両
面に一対の偏光膜を配置してTNアクティブマトリックス
型液晶表示素子を製造した。

この実施例の液晶表示素子は、遮光膜を設けたことに
よりオフ電流の増加が抑止され、蓄積容量を並列に設け
たことにより駆動電圧のシフトの程度が少なくなり安定
な駆動が可能となり、ブラックマトリックスとしたこと
により非旋光性透過光によるコントラストの低下が防止
されることとなり、大幅な表示品位の改善効果が見られ
た。

また、これらの３つの機能を有する遮光膜を１工程で
同時に形成できたため、単に遮光膜のみを形成した従来
例と同等の工程でよく、製造プロセスの工程増加という
問題を生じなく、生産性の低下及び歩留まりの低下とい
う問題点を生じなかった。

さらに、遮光膜の位置合せの許容度も高いものであっ
た。

［発明の効果］本発明では、遮光膜兼蓄積容量兼ブラックマトリック
ス用の遮光膜を設けることにより明状態におけるオフ電
流の増加が抑止され、蓄積容量を並列に設けることによ
り駆動電圧のシフトの程度が少なくなり安定した駆動が
可能となり、さらにブラックマトリックス構成としたこ
とにより電極間隙からの非旋光性透過光によるコントラ
ストの低下が防止されるものである。

これにより、大幅な表示品位の改善効果が得られる。

本発明では、このような大きな効果を生じるにもかか
わらず、これらの３つの機能を有する遮光膜を１工程で
同時に形成できるため、極めて生産性が高いものであ
る。即ち、従来の単に遮光膜のみ、または蓄積容量のみ
を形成するのと同等の工程でよく、３つの機能を持たせ
るために新たに工程の追加を必要としない。このため製
造プロセスの工程増加という問題を生じなく、生産性の
低下及び歩留まりの低下という問題点を生じない。

さらに、蓄積容量構成のために表示画素電極周辺で表
示画素電極と遮光膜とが重なる構成を採っているため、
位置合せ時に位置が若干ずれても、ブラックマトリック
ス構成が保たれ、製造工程における遮光膜の位置合せの
許容度も大きいという利点も有する。

本発明は、このほか、本発明の効果を損しない範囲内
で種々の応用が可能なものである。

【図面の簡単な説明】

第１図は本発明の代表的な例の能動素子基板を示してお
り、（ａ）はその平面図であり、（ｂ）はそのＡ−Ａ′
面断面図である。第２図は、逆スタガー型の薄膜トランジスタの断面図で
ある。ゲート電極:1 ゲート絶縁膜:2 半導体層:3 ソース電極:5 ドレイン電極:6 表示画素電極:7 絶縁膜:8 遮光膜:9

Claims

(57)【特許請求の範囲】

【請求項１】透明絶縁性基板上に行列状に電極を配し、
行列状の電極の交差点付近に、ソース電極とドレイン電
極とゲート電極とゲート絶縁膜と半導体チャネルを備え
た薄膜トランジスタを配置し、ドレイン電極は画素電極
に接続され、半導体チャネルの上部に遮光膜を配置した
アクティブマトリックス型表示素子において、画素電極
及び薄膜トランジタの上部に300〜600nmの厚みの絶縁膜
が設けられ、薄膜トランジスタは逆スタガー型とされ、
ソース電極とドレイン電極により遮蔽されていない半導
体チャネルの上部、画素電極とソース電極との間隙の上
部、ドレイン電極と画素電極の間隙の上部、及び画素電
極の一部の上部に前記絶縁膜を介して導電性物質による
遮光膜が少なくとも形成され、ゲート電極とソース電極
とドレイン電極のそれぞれの上部に遮光膜が設けられて
いない開口部が配置され、遮光膜が外部に取り出される
リードに接続され、外部から入力される信号により電位
を制御されることを特徴とするアクティブマトリックス
型表示素子。
【請求項２】遮光膜が金属材料である特許請求の範囲第
１項記載のアクティブマトリックス型表示素子。
【請求項３】半導体がシリコンである特許請求の範囲第
１項または２項記載のアクティブマトリックス型表示素
子。
【請求項４】表示が液晶によって行われる特許請求の範
囲第１項、第２項または第３項記載のアクティブマトリ
ックス型表示素子。