JPH0766132B2 - アクティブマトリックス型表示素子 - Google Patents

アクティブマトリックス型表示素子

Info

Publication number
JPH0766132B2
JPH0766132B2 JP62219032A JP21903287A JPH0766132B2 JP H0766132 B2 JPH0766132 B2 JP H0766132B2 JP 62219032 A JP62219032 A JP 62219032A JP 21903287 A JP21903287 A JP 21903287A JP H0766132 B2 JPH0766132 B2 JP H0766132B2
Authority
JP
Japan
Prior art keywords
shielding layer
active matrix
active
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62219032A
Other languages
English (en)
Other versions
JPS6462617A (en
Inventor
聡 高藤
信彦 今城
正記 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP62219032A priority Critical patent/JPH0766132B2/ja
Publication of JPS6462617A publication Critical patent/JPS6462617A/ja
Publication of JPH0766132B2 publication Critical patent/JPH0766132B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、各画素毎に能動素子を形成した能動素子基板
を用いたアクティブマトリックス型表示素子に関するも
のである。
[従来の技術] 最近OA機器端末やポータブルテレビ等の実現のために、
平面ディスプレイの開発が盛んに行われている。
これを実現するための手段として行列状に電極を配した
表示素子において、行列状電極の交差点近傍に能動素子
を配して、これによってスタティック駆動に近い表示素
子の駆動を行う、いわゆるアクティブマトリックス方式
が盛んに研究開発されている。
このような目的に用いられる能動素子の構造及び材料に
関しては、種々の提案がなされている。
このような表示素子の代表例として薄膜トランジスタが
あり、第2図に従来からよく知られている薄膜トランジ
スタ(TFT)を用いたアクティブマトリックス型液晶表
示素子の各画素の回路図を示す。
この第2図において、21は液晶層であり、22は前記液晶
層を駆動するための能動素子であるスイッチング用のTF
Tである。23は液晶層を駆動するために必要な電圧をTFT
のソースに供給するためのデータ線(ソース信号線)で
あり、24はTFTのゲートを制御するための選択信号線
(ゲート信号線)である。25は表示特性を改善するため
のキャパシターである。
また、第3図は、このTFTを1画素に2個ずつ形成し、
冗長性を向上させた例の各画素の回路図を示している。
この第3図において、31は液晶層であり、32A,32Bは各
画素に2個設けられたスイッチング用のTFTであり、33
はデータ線であり、34は選択信号線であり、35は表示特
性を改善するためのキャパシターであり、36はデータ線
と選択信号線との交差点部分に設けられた並列接続され
た予備の選択信号線である。
このような冗長性を設けることにより、行列状に配置し
た電極(データ線と選択信号線)がその交差点で短絡し
たり、各画素に設けた能動素子に欠陥があった場合に、
その欠陥部分を切り離して使用することにより、その欠
陥を補修し、表示素子として使用に耐えるものとするこ
とができる。
具体的には、データ線と選択信号線との交差点部分で短
絡を生じた場合には、2本の並列接続された選択信号線
の短絡している方の選択信号線を切り離し、短絡してい
ない方の選択信号線のみによって導通させることによ
り、データ線と選択信号線との短絡により生じる線欠陥
を修復できる。
また、各画素の2個のTFTの内、一方のTFTに欠陥を生じ
た場合、その欠陥の生じたTFTのみを切り離し、残ったT
FTで画素電極を駆動することにより、点欠陥を防止でき
る。
[発明の解決しようとする問題点] TFT等の能動素子を用いることで、画素毎に液晶層の駆
動を行うことが可能になるので、視認性の良い、高密度
情報表示が可能になる。しかし、1画素に少なくとも1
個の能動素子を大面積にわたって形成するためには、大
面積にわたって均一に種々の膜を形成させる技術が必要
とされる。種々の膜の中でも、素子特性を規定するとい
うことから半導体層についての要求条件が最も厳しいも
のである。
この観点から考えた時に最適な半導体層は、製膜法を大
型化することが容易なアモルファスシリコン等の薄膜半
導体層である。このような薄膜半導体層を用いる場合に
は、光誘起電流の効果を無視して考えることは不可能で
ある。
一方、液晶表示素子として一般的には透過型の表示素子
が用いられており、薄膜半導体層の上下いずれの方向か
らも光が入射してくることを防ぐことは困難である。こ
の光誘起電流を抑止するために、従来次ぎのような方法
が提案されている。
外部からの光の入射を防止するために、金属からなる
遮光膜を形成する。
光誘起電流を抑止するために、半導体層を極薄膜化
し、全体として誘起されるキャリヤの数を減少させる。
光誘起電流を抑止できるような不純物を半導体層を中
にドープし、光誘起電流を抑止する。
上記のまたはの方法は、光誘起電流を抑止する効果
がないわけではないが、この効果と同時に能動素子の特
性自体を劣化させる傾向もあり、非常に製膜法が限定さ
れるために量産を想定した場合に制約条件になる可能性
を秘めている。そのためにの方法が主に用いられてい
る。
一方、逆スタガー構造に代表されるような遮光層が能動
素子の上から覆いかぶさるような構造のアクティブマト
リックス基板においては、遮光層形成後、能動素子や行
列状の電極の交差点に生じた欠陥が発見された場合、そ
の修復が極めて困難であった。
即ち、欠陥の生じた配線やTFTをレーザー光線等により
切り離す際に、切り離す部分に遮光層が形成されている
と、レーザー光線等の照射によって、遮光層に邪魔され
て切り離しがうまく行かなかったり、遮光層と電極との
間に短絡を生じ、新たな短絡を発生してしまうという問
題点を有していた。
このように遮光層と電極とが積層されている部分では、
レーザー光線等の照射によって欠陥部分の修復に際し
て、切り離しをスムースにいかせるため、または切り離
しにより積層されていた遮光層と電極とが短絡してしま
うのを防ぐため、極めて面倒な操作を必要としていた。
[問題を解決するための手段] 本発明は、かかる問題点を解決すべくなされたものであ
り、透明絶縁性基板上に行列状に電極を配し、行列状の
電極の交差点付近に能動素子を配し画素電極に接続し、
その電極交差部または能動素子部に不良を生じた場合に
修復するための重複配線構造を有し、その画素電極以外
の少なくとも一部に遮光層を形成してなるアクティブマ
トリックス型表示素子において、その重複配線構造部分
の遮光層が開口部を有していることを特徴とするアクテ
ィブマトリックス型表示素子を提供するものである。
本発明によれば、レーザー光線等の照射により電極を切
り離す可能性のある部分の遮光層に開口部を形成するこ
とによっり、欠陥を生じた際に、容易にレーザー光線等
の照射により電極を切り離すことができ、欠陥の修復が
できる。
なお、それにもかかわらず半導体層の遮光による光誘起
電流の問題点を解決できるものであり、さらにこの遮光
層と兼用して画素毎にキャパシターを形成することもで
き表示品位が向上し、また、ブラックマトリックスとし
て光の漏れによるコントラスト比低下という問題点も減
少させることもできる。
以下の説明では、能動素子として薄膜トランジスタ(TF
T)を例にして説明するが、TFT以外の能動素子であって
も光誘起電流を生じ易い能動素子であれば本発明の効果
を生じることができる。
以下図面を参照して説明する。
第1図は、本発明のアクティブマトリックス型表示素子
の代表的な例の画素付近の平面図を示している。
第1図において、11はAl、Cr等のゲート信号線(兼ゲー
ト電極)、12はAl、Cr等のソース信号線、12A、12Bはゲ
ート信号線との交差部で2つに分離されたソース信号
線、13A、13Bはソース信号線と同時に形成された2個の
TFTのソース電極、14はアモルファスシリコン、ポリシ
リコン、単結晶シリコン、CdSe等の半導体層、15A、15B
は2個のTFTのAl、Cr等のドレイン電極、16はドレイン
電極に接続されたITO(In2O3−SnO2)、SnO2等の画素電
極、17は遮光層、18は遮光層の開口部を示している。な
お、第1図において、ハッチングで示した部分が本発明
の遮光層の部分である。
この第1図のような平面図を有するアクティブマトリッ
クス型表示素子のTFTを逆スタガー構造のTFTを例にとっ
てその製法を説明する。
まず、ガラス、プラスチック等の絶縁性基板上に、ゲー
ト電極をAl、Cr等の金属によって形成する。この後、Si
ON等のゲート絶縁膜、アモルファスシリコン(a−Si)
等の半導体層及び金属−半導体接合部のコンタクト特性
改善のためのn+a−Si等の不純物添加半導体層を連続的
に堆積する。その後、これら3層構造をパターニング
し、島化する。さらに、ソース電極、ドレイン電極をA
l、Cr等の金属によって形成し、このパターンのままチ
ャネル部分の不純物添加半導体層をエッチング除去して
トランジスタを形成する。その後、画素電極としてのIT
O、SnO2等を堆積し、SiON等の絶縁膜及びAl、Cr等の金
属等の遮光層を堆積し、パターニングしてアクティブマ
トリックス基板を製造する。
本発明では、アクティブマトリックス基板の冗長性を増
すために、1画素に複数個の能動素子を設けたり、行列
状の電極の交差部に分離された電極を設ける。
第1図の例においては、1画素に2個のTFTが並列され
て設けられているとともに、行列状に配置されたゲート
信号線とソース信号線の交差部においてソース信号線が
2本に分離されて配置されている。そしてこのTFTのソ
ース電極13A、13Bとソース信号線12との接続部、TFTの
ドレイン電極15A、15Bと画素電極16との接続部及びソー
ス信号線12A、12Bとゲート信号線11との交差部の両端
に、遮光層17の開口部18が形成されている。
これにより、一方のTFTに不良が生じた場合には、遮光
層の開口部からレーザー光等を照射してその不良を生じ
たTFTを切り離し、他方のTFTのみで画素電極を駆動する
ようにすることにより画素の点欠陥を防止できる。例え
ば、第1図の例で左側のTFTに不良が発見された場合に
は、左側のTFTのソース電極13Aとソース信号線12との接
続部及びドレイン電極15Aと画素電極16との接続部とを
遮光層の開口部からレーザー光を照射して切断し、左側
のTFTを切り離し、右側のTFTのみで画素電極を駆動する
ようにすれば良い。
同様にソース信号線とゲート信号線との交差部に短絡が
生じた場合には、2つに分離されたソース信号線の短絡
を生じた側のソース信号線を遮光層の開口部からレーザ
ー光等を照射して切り離して使用することにより、ソー
ス信号線とゲート信号線との短絡による線欠陥を防止で
きる。例えば、第1図の例で左側のソース信号線12Aと
ゲート信号線11とに短絡が発生した場合には、左側のソ
ース信号線12Aをその両端でソース信号線12から切り離
し、右側のソース信号線12Bで接続するようにすればよ
い。
このように本発明では、将来切断をする可能性のある部
分の遮光層に開口部を設けているので、切断部が容易に
判別できるとともに、レーザー光等の照射の邪魔にもな
らなく、容易に切断が可能となる。さらに、遮光層に導
電性材料が使用されていても、レーザー光等の照射によ
る溶融により遮光層と電極との新たな短絡を生むことも
ない。
本発明の遮光層としては、半導体層部分に光が入射する
ことを防止できるものであれば何でも良く、カーボン、
酸化チタン顔料等を混入した着色インク、金属等種々の
材料が使用可能である。
もっとも、この遮光層を能動素子のキャパシタとして使
用する場合には、遮光層自体を導電性材料とする。これ
により、駆動がよりスタティック駆動に近いものとな
り、表示品位が向上する。
また、導電性材料の中でも、金属材料またはその化合物
を使用することにより、容易に真空系の能動素子製造工
程の延長上で製造できる。特に、Al、Cr、Ti等の金属材
料の膜が製膜が容易で好適である。また、この遮光層
は、1層であってもよいし、複層にされてもよい。
この遮光層は光の遮断ができる厚さであればよく、金属
等の薄膜の場合と着色インクによる厚膜の場合とでは異
なるが、薄膜では200〜1000nm程度、厚膜では1〜5μ
m程度とされればよい。
なお、第1図の例では、能動素子としてのTFTは2個並
列接続されたが、最初は1個のみが接続され、他方は、
非接続状態で形成されていてもよい。具体的には、第1
図の左側のTFTのみが最初は接続されており、この左側
のTFTに不良を生じた場合には、その左側のTFTのソース
電極13Aとソース信号線12との接続部及びドレイン電極1
5Aと画素電極16との接続部とを遮光層の開口部からレー
ザー光を照射して切断し、左側のTFTを切り離すととも
に、右側の接続されていないTFTのソース電極13Bとソー
ス信号線12とを導電性材料の付与等により接続し、さら
にドレイン電極15Bと画素電極16とも導電性材料の付与
等により接続し、右側のTFTを生かして使用するように
されてもよい。
同様にソース信号線とゲート信号線との交差部において
も、2本の電極を並列接続しておくのではなく、単に夫
々1本のソース信号線とゲート信号線と交差させてお
き、その様に予備の接続されていない予備電極を設けて
おくようにしてもよい。具体的には、第1図の例を参考
にした場合、最初の状態では、ソース信号線がゲート信
号線と交差している部分において、左側のソース信号線
12Aのみがソース信号線12に接続されていて、右側のソ
ース信号線12Bはソース信号線12に接続されていない状
態にされている。そこで、もし左側のソース信号線12A
とゲート信号線とに短絡が生じた場合には、左側のソー
ス信号線12Aをその両端でソース信号線12から切り離
し、右側のソース信号線12Bを導電性材料の付与等によ
りソース信号線12に接続するようにすればよい。
本発明の遮光層は、少なくとも半導体層の露出部分、即
ち、半導体層が電極等により遮光されていない部分には
設けられるものであるが、より広い範囲にまで形成され
ていてもよい。
この遮光層は、画素電極の中心部を除いて他のほとんど
の部分を覆っていても良く、前述したようにキャパシタ
としても機能したり、画素電極以外からの光の漏れを防
止するブラックマトリックスの機能を持たせたりしても
よい。この場合には、画素電極の周辺部内側まで遮光層
が延長されていることとなり、ちょうど画素電極部分及
び本発明の修復用の開口部のみが開口していることとな
る。
この遮光層により、半導体層への光の入射を防止し、こ
れにより光誘起電流が大幅に減少するので、表示の安定
化に大きな効果を生じる。なお、TFTの下側からの光
は、半導体層下側のゲート電極によってその入射が防止
されるので、この方向からの光の入射による光誘起電流
の問題も生じない。
また、遮光層と画素電極の一部が対向するようにするこ
とにより、キャパシタを構成して安定なスタティック駆
動が可能となる。
なお、遮光膜の下に設けられるSiON等の絶縁膜はある程
度厚くすることが好ましい。具体的には200〜1000nm程
度とされればよい。
これは、あまり厚くしすぎると絶縁膜に内在する膜スト
レスや膜中の不純物により能動素子の特性に悪影響を与
えることがあるので、特に300〜600mn程度とされること
が好ましい。もちろん、この絶縁膜を複層にして連続し
て、または間を切って断続して異なる材料で形成しても
良い。
以上の例では、能動素子を逆スタガー型TFTについて説
明したが、他の構造の能動素子であっても適用できる。
このため、構造によっては、本発明の遮光膜を基板側、
即ち、能動素子の下側に形成することもある。
このようにして形成されたアクティブマトリックス基板
と対向電極基板との間に液晶、エレクトロクロミック材
料等の電気光学媒体を挟持して表示を行う。
本発明では、これらの外に種々の応用が可能であり、カ
ラーフィルターを設けてカラー表示を行うことができ
る。このカラーフィルターはアクティブマトリックス基
板側に設けてもよいし、対向電極基板側に設けてもよ
い。また、電極の上に形成してもよいし、電極の下に形
成しても良く、印刷法、蒸着法、染色法等公知のカラー
フィルター形成法が使用できる。本発明では、高コント
ラストとすることができるので、特にカラーの階調表示
に好適である。
画素電極の形状も正方形、長方形、六角形、三角形、円
形等にしてもよいし、表示色によって画素電極の大きさ
や形状を変えたりしてもよい。
また、液晶を特定の方向に配向させる配向膜、反射電
極、偏光膜、強誘電体膜等を積層してもよく、液晶中に
2色性色素等を添加してもよく、周辺に駆動回路用の能
動素子を形成または駆動回路ICを取付する等してもよ
い。
この外、本発明の効果を損しない範囲内でアクティブマ
トリックス基板に用いられる他の構成が付加されていて
もよい。
[実施例] 第1図のような配置で逆スタガー構造のTFTによるアク
ティブマトリックス基板を作成した。
まず、ガラス基板上にゲート電極兼ゲート信号線を形成
するためのCrを50nm電子ビーム蒸着法により堆積して、
エッチングしてパターニングした。次に、プラズマCVD
法でゲート絶縁膜としてのSiON膜200nm及び半導体層と
してのアモルファスシリコン(a−Si)層100nm及び電
極/半導体層接合部のコンタクト特性改善のためのn+a
−Si層50nmを連続的に堆積した。
その後、n+a−Si層及びa−Si層を選択的にパターニン
グしてTFTの半導体層を形成した。次に、ソース電極、
ソース信号線とドレイン電極とを形成するためにCrとAl
を連続的に電子ビーム蒸着法で50nm厚となるように堆積
し、パターニングしてソース電極とドレイン電極とを形
成した。ここでTFTのチャネル部分に残されているn+a−
Si層を除去するために、ソース電極とドレイン電極のパ
ターンを利用して選択的にエッチングした。
さらに、画素電極を形成するためのITOを50nm電子ビー
ム蒸着法により堆積し、リフトオフ法によってパターニ
ングした。
さらにその上に、遮光層と電極との間を絶縁するための
絶縁膜であるSiON膜をプラズマCVD法で400nmに堆積し、
その後、遮光層としてAlを300nm蒸着して、パターニン
グして遮光層を形成した。
この実施例では、第1図に示したように、1画素に2個
のTFTが形成され、並列接続されているとともに、ソー
ス信号線とゲート信号線との交差部では、ソース信号線
が2分割されている配置を取っており、この接続部に
は、遮光層に開口部18が形成されている。
この実施例と比較のために、遮光層に開口部18が形成さ
れていないアクティブマトリックス基板(比較例)も形
成した。
この実施例と比較例の両方の基板について、レーザーを
用いて、TFTの欠陥の補修と、ソース信号線とゲート信
号線との交差部における短絡の補修を行った。
この結果、実施例の基板の補修は比較例の基板の補修に
比して切断個所が容易に判別でき、遮光層がレーザー光
の照射の邪魔をしなく、作業性が良いものであった。
さらに、100個のこれらの欠陥の補修による新たな短絡
の発生を調査したところ、実施例の補修では全く新たな
短絡が発生しなかったのに対し、比較例の補修ではその
半数以上に遮光層の金属膜と切断した電極膜との間の短
絡が新たに発生した。
このように、本発明の実施例では、アクティブマトリッ
クス基板の欠陥を容易に修復でき、その修復によって新
たな欠陥を引き起こすことがなく、極めて生産性を向上
させることができる。
この補修したアクティブマトリックス基板の画素電極上
にポリイミドのオーバーコートを行い、ラビングして配
向膜を形成した。他方、ガラス基板上にITOによる対向
電極をパターニングし、その上にカラーフィルターを形
成し、さらにその上にポリイミドのオーバーコートを行
い、ラビングして配向膜を形成して対向電極基板を作成
した。
この配向膜を有するアクティブマトリックス基板と対向
電極基板とを電極面が相対向するように配置して周辺を
シール材でシールして、内部に液晶を注入して、アクテ
ィブマトリックス型液晶セルを製造した。
このアクティブマトリックス型液晶セルの両面に一対の
偏光膜を配置し、裏側に照射を設けて透過型のアクティ
ブマトリックス型液晶表示素子を製造した。
この実施例の液晶表示素子は、遮光層を設けたことによ
り半導体層に光が入射しにくくされているため光誘起電
流の増加が抑止され、かつこの遮光層をキャパシタとし
ても活用したことにより駆動電圧のシフトの程度が少な
くなり安定な駆動が可能となり、さらに不完全ではある
が半導体層以外の表示に関係のない部分も遮光層で覆っ
たブラックマトリックス構造としたことにより非旋光性
透過光によるコントラストの低下が抑止されることとな
り、表示品位の改善効果が見られた。
[発明の効果] 本発明では、アクティブマトリックス基板に冗長性を付
与し、かつその部分を切り離しまたは接続可能なように
遮光層に開口部を形成しているので、補修が必要な際に
切断または接続する個所が容易に判別でき、遮光層がレ
ーザー光の照射の邪魔をしなく、修復作業の作業性が良
いものである。
さらに、レーザー光等による切断を行った場合において
も、そのレーザー光照射による切断箇所には遮光層が存
在していないので、遮光層に金属のような導電性材料を
使用していたとしても、この遮光層と切断した電極との
間での新たな短絡の発生という問題点を生じない。この
ため、補修により歩留まりが著しく向上する。
その結果、遮光層を単に半導体層の遮光層としてのみで
なく、キャパシタとしても、またブラックマトリックス
としても使用でき、表示素子の特性を大幅に向上させる
ことができる。
即ち、遮光層により半導体層に光が入射しにくくされて
いるため光誘起電流の増加が抑止され、半導体層への光
の入射による誤動作が抑止され、かつ、この遮光層をキ
ャパシタとしても使用することにより駆動電圧のシフト
の程度が少なくなり安定な駆動が可能となり、さらに画
素電極以外の表示に関係のない部分も遮光層で覆ったブ
ラックマトリックス構造とすることにより不要な非旋光
性透過光が減少し、コントラストの低下が抑止されると
いう利点も生じる。また、これらを全て1つの遮光層で
兼用できるため、1工程で同時に形成でき、極めて生産
性が高いものである。
本発明は、このほか、本発明の効果を損しない範囲内で
種々の応用が可能なものである。
【図面の簡単な説明】
第1図は、本発明の代表的な例のアクティブマトリック
ス基板の平面図である。 第2図及び第3図は、能動素子にTFTを用いた例の各画
素の回路図である。 ゲート信号線:11 ソース信号線:12 ソース電極:13 半導体層:14 ドレイン電極:15 画素電極:16 遮光層:17 開口部:18

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】透明絶縁性基板上に行列状に電極を配し、
    行列状の電極の交差点付近に能動素子を配し画素電極に
    接続し、その電極交差部または能動素子部に不良を生じ
    た場合に修復するための重複配線構造を有し、その画素
    電極以外の少なくとも一部に遮光層を形成してなるアク
    ティブマトリックス型表示素子において、その重複配線
    構造部分の遮光層が開口部を有していることを特徴とす
    るアクティブマトリックス型表示素子。
  2. 【請求項2】電極交差部において、一方の電極が複数に
    分離されている特許請求の範囲第1項記載のアクティブ
    マトリックス型表示素子。
  3. 【請求項3】電極交差部において、一方の電極に平行し
    てかつ接続されていない予備電極が設けられている特許
    請求の範囲第1項記載のアクティブマトリックス型表示
    素子。
  4. 【請求項4】能動素子が複数個形成されて並列接続され
    てている構造を有する特許請求の範囲第1項記載のアク
    ティブマトリックス型表示素子。
  5. 【請求項5】能動素子が複数個形成されて、その内の一
    個の能動素子は接続され、他の能動素子は接続されてい
    ない構造を有する特許請求の範囲第1項記載のアクティ
    ブマトリックス型表示素子。
  6. 【請求項6】遮光層が導電性材料で形成され、絶縁層を
    介して設けられている特許請求の範囲第1項〜第5項の
    いずれか一項記載のアクティブマトリックス型表示素
    子。
  7. 【請求項7】遮光層が金属材料である特許請求の範囲第
    6項記載のアクティブマトリックス型表示素子。
  8. 【請求項8】遮光層がキャパシターとしても働く特許請
    求の範囲第6項または第7項記載のアクティブマトリッ
    クス型表示素子。
  9. 【請求項9】能動素子がトランジスタである特許請求の
    範囲第1項〜第8項のいずれか一項記載のアクティブマ
    トリックス型表示素子。
  10. 【請求項10】半導体がシリコンである特許請求の範囲
    第1項〜第9項のいずれか一項記載のアクティブマトリ
    ックス型表示素子。
  11. 【請求項11】表示が液晶によって行われる特許請求の
    範囲第1項〜第10項のいずれか一項記載のアクティブマ
    トリックス型表示素子。
JP62219032A 1987-09-03 1987-09-03 アクティブマトリックス型表示素子 Expired - Lifetime JPH0766132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62219032A JPH0766132B2 (ja) 1987-09-03 1987-09-03 アクティブマトリックス型表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62219032A JPH0766132B2 (ja) 1987-09-03 1987-09-03 アクティブマトリックス型表示素子

Publications (2)

Publication Number Publication Date
JPS6462617A JPS6462617A (en) 1989-03-09
JPH0766132B2 true JPH0766132B2 (ja) 1995-07-19

Family

ID=16729185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62219032A Expired - Lifetime JPH0766132B2 (ja) 1987-09-03 1987-09-03 アクティブマトリックス型表示素子

Country Status (1)

Country Link
JP (1) JPH0766132B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272028B2 (ja) * 1992-05-13 2002-04-08 株式会社東芝 電子回路
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100660808B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판, 액정 표시장치
JP3932833B2 (ja) * 2001-06-21 2007-06-20 セイコーエプソン株式会社 コンデンサ付き電気光学装置および電子機器
JP4689161B2 (ja) * 2003-12-10 2011-05-25 シャープ株式会社 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法
TWI372378B (en) 2007-12-26 2012-09-11 Au Optronics Corp Gate driver-on-array and display panel
KR20140054240A (ko) 2011-08-12 2014-05-08 다우 글로벌 테크놀로지스 엘엘씨 광학 위상지연 필름 및 제조 방법

Also Published As

Publication number Publication date
JPS6462617A (en) 1989-03-09

Similar Documents

Publication Publication Date Title
KR100430773B1 (ko) 액티브 매트릭스형 액정표시장치
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
US6630976B2 (en) Array substrate for use in LCD device
JPH0736058A (ja) アクティブマトリックス型液晶表示装置
KR101086487B1 (ko) 폴리 박막 트랜지스터 기판 및 그 제조 방법
US5434686A (en) Active matrix display device
KR20020055784A (ko) 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR20080044645A (ko) 액정표시패널 및 이의 제조방법
KR19980027502A (ko) 액정 표시 소자 및 그 제조방법
JPH095793A (ja) 液晶表示装置
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
KR20040018883A (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
EP2200007A2 (en) A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
JPS6222455A (ja) 薄膜能動素子基板
JP3076030B2 (ja) アクティブマトリクス型液晶表示装置
JP4476892B2 (ja) ポリシリコン液晶表示装置の製造方法
JPH0766132B2 (ja) アクティブマトリックス型表示素子
US6094248A (en) Circuit array substrate for a display device and a method of making the same
JPH08313933A (ja) 液晶表示装置
JP2784027B2 (ja) 液晶表示装置
KR101398641B1 (ko) 액정 표시 장치
KR100943469B1 (ko) 액정표시장치 및 그의 제조방법
KR100669077B1 (ko) 액정표시장치 액티브패널의 구조 및 그 제조방법
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법