JP2731044B2 - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP2731044B2 JP2731044B2 JP8808891A JP8808891A JP2731044B2 JP 2731044 B2 JP2731044 B2 JP 2731044B2 JP 8808891 A JP8808891 A JP 8808891A JP 8808891 A JP8808891 A JP 8808891A JP 2731044 B2 JP2731044 B2 JP 2731044B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- electrode
- active matrix
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下では「ＴＦＴ」と称する）を用いたアクティブマトリ
クス表示装置に関する。
下では「ＴＦＴ」と称する）を用いたアクティブマトリ
クス表示装置に関する。
【０００２】
【従来の技術】上記アクティブマトリクス表示装置とし
ては、従来、図７（断面図）に示すものが知られてい
る。この表示装置は、アクティブマトリクス基板１５０
と対向基板１６０とを備えている。アクティブマトリク
ス基板１５０には、ガラス等からなる第１の絶縁性基板
１０１上に配したＴＦＴ１０２及び絵素電極１０３がマ
トリクス状に設けられ、このＴＦＴ１０２に接続して走
査信号を供給するゲートバス配線１１４と映像信号を供
給するソースバス配線１１５が設けられている（図５参
照）。更には、図７に示すようにその上に全面にわたっ
て形成した保護膜としてのパッシベーション膜（図示せ
ず）と、その上に形成した通常ポリイミド膜からなる配
向膜１０４が設けられている。この配向膜１０４にはラ
ビング法によって配向処理が施されている。
ては、従来、図７（断面図）に示すものが知られてい
る。この表示装置は、アクティブマトリクス基板１５０
と対向基板１６０とを備えている。アクティブマトリク
ス基板１５０には、ガラス等からなる第１の絶縁性基板
１０１上に配したＴＦＴ１０２及び絵素電極１０３がマ
トリクス状に設けられ、このＴＦＴ１０２に接続して走
査信号を供給するゲートバス配線１１４と映像信号を供
給するソースバス配線１１５が設けられている（図５参
照）。更には、図７に示すようにその上に全面にわたっ
て形成した保護膜としてのパッシベーション膜（図示せ
ず）と、その上に形成した通常ポリイミド膜からなる配
向膜１０４が設けられている。この配向膜１０４にはラ
ビング法によって配向処理が施されている。
【０００３】一方の対向基板１６０には、ガラス等から
なる第２の絶縁性基板１０５上に、クロム膜をスパッタ
リング法で成膜し、図６に斜線で示した形状にパターニ
ングして開口部１２１を有する遮光膜１２０が形成され
ている。この遮光膜１２０は上記アクティブマトリクス
基板１５０からの漏れ光を遮断する機能を果たし、開口
部１２１が有効表示部となる。遮光膜１２０上には更
に、図７に示すように透明電極からなる対向電極１０６
がほぼ全面に形成され、対向電極１０６上には、配向処
理が施された配向膜１０７が形成されている。
なる第２の絶縁性基板１０５上に、クロム膜をスパッタ
リング法で成膜し、図６に斜線で示した形状にパターニ
ングして開口部１２１を有する遮光膜１２０が形成され
ている。この遮光膜１２０は上記アクティブマトリクス
基板１５０からの漏れ光を遮断する機能を果たし、開口
部１２１が有効表示部となる。遮光膜１２０上には更
に、図７に示すように透明電極からなる対向電極１０６
がほぼ全面に形成され、対向電極１０６上には、配向処
理が施された配向膜１０７が形成されている。
【０００４】そして、対向配置になしたアクティブマト
リクス基板１５０及び対向基板１６０の間には、両基板
１５０、１６０の間隔を一定に保持するスペーサとして
のプラスチックビーズ１０９が挟まれた状態で、液晶層
１１０がシール樹脂１０８によって封入されている。
リクス基板１５０及び対向基板１６０の間には、両基板
１５０、１６０の間隔を一定に保持するスペーサとして
のプラスチックビーズ１０９が挟まれた状態で、液晶層
１１０がシール樹脂１０８によって封入されている。
【０００５】このように構成したアクティブマトリクス
表示装置では、絵素電極１０３と対向電極１０６との間
に液晶層１１０及び配向膜１０４、１０７が存在する。
これらによってコンデンサが形成され、絵素電極１０３
が該コンデンサの一方の電極をなし、対向電極１０６が
他方の電極をなす。この一方の電極をなす絵素電極１０
３には、図５に示すようにＴＦＴ１０２のドレイン電極
が接続され、ＴＦＴ１０２のソース電極にはソースバス
配線１１５が接続されている。このソースバス配線１１
５と前記ゲートバス配線１１４とは、それぞれシール樹
脂１０８の外側で電極端子に接続されている。
表示装置では、絵素電極１０３と対向電極１０６との間
に液晶層１１０及び配向膜１０４、１０７が存在する。
これらによってコンデンサが形成され、絵素電極１０３
が該コンデンサの一方の電極をなし、対向電極１０６が
他方の電極をなす。この一方の電極をなす絵素電極１０
３には、図５に示すようにＴＦＴ１０２のドレイン電極
が接続され、ＴＦＴ１０２のソース電極にはソースバス
配線１１５が接続されている。このソースバス配線１１
５と前記ゲートバス配線１１４とは、それぞれシール樹
脂１０８の外側で電極端子に接続されている。
【０００６】このアクティブマトリクス表示装置の駆動
は、例えば図５に示すようにして多数形成したゲートバ
ス配線１１４のうち最上段のゲートバス配線１１４から
順次走査パルス信号を入力していき、ゲートバス配線１
１４に接続されたそれぞれのＴＦＴ１０２をオン状態と
し、この走査パルス信号に同期させてソースバス配線１
１５から映像信号を入力する。これにより、各絵素電極
１０３と対向電極１０６とに電圧が印加され、液晶層１
１０内の液晶分子の配向変化が起こり、アクティブマト
リクス表示装置において表示が行われる。
は、例えば図５に示すようにして多数形成したゲートバ
ス配線１１４のうち最上段のゲートバス配線１１４から
順次走査パルス信号を入力していき、ゲートバス配線１
１４に接続されたそれぞれのＴＦＴ１０２をオン状態と
し、この走査パルス信号に同期させてソースバス配線１
１５から映像信号を入力する。これにより、各絵素電極
１０３と対向電極１０６とに電圧が印加され、液晶層１
１０内の液晶分子の配向変化が起こり、アクティブマト
リクス表示装置において表示が行われる。
【０００７】さて、この表示動作の際、例えば前記液晶
層１１０の誘電率異方性が正である場合、電圧を印加し
ないときは図８に示すように、液晶層１１０の液晶分子
１３０の分子軸は絵素電極１０３の表面に対してプレテ
ィルト角θをもって配向している。このプレティルト角
θは、電圧印加時に液晶分子１３０の配向変化の方向を
同一にして、均質な表示を行うために設定されている。
一方、電圧印加時には液晶分子１３０の分子軸は絵素電
極１０３の表面に対して略垂直に配向状態を変える。な
お、上記誘電率異方性が負の場合には、液晶分子１３０
の分子軸の方向は、電圧が印加されたときと印加されな
いときとで逆になるが、液晶分子１３０は同様に配向状
態を変える。
層１１０の誘電率異方性が正である場合、電圧を印加し
ないときは図８に示すように、液晶層１１０の液晶分子
１３０の分子軸は絵素電極１０３の表面に対してプレテ
ィルト角θをもって配向している。このプレティルト角
θは、電圧印加時に液晶分子１３０の配向変化の方向を
同一にして、均質な表示を行うために設定されている。
一方、電圧印加時には液晶分子１３０の分子軸は絵素電
極１０３の表面に対して略垂直に配向状態を変える。な
お、上記誘電率異方性が負の場合には、液晶分子１３０
の分子軸の方向は、電圧が印加されたときと印加されな
いときとで逆になるが、液晶分子１３０は同様に配向状
態を変える。
【０００８】
【発明が解決しようとする課題】ところで、上記の従来
装置においては絵素電極１０３と対向電極１０６との間
で電界が発生するが、その電界が絵素電極１０３の近傍
にあるソースバス配線１１５及びゲートバス配線１１４
の電圧により影響を受ける。これにより、図９に示すよ
うに絵素電極１０３の端部Ａにおける電気力線１３２が
基板１０１と平行な方向の成分を有して湾曲した状態と
なりやすい。このような状態になると、図１０に示すよ
うに絵素電極１０３の端部Ａの上側に位置する液晶分子
１３０が、上記プレティルト角θの方向とは逆向きに配
向（リバースティルト）し、リバースティルトによるデ
ィスクリネーションが発生する。そして、ディスクリネ
ーションが発生した部分では、液晶分子１３０による光
制御が正常に行われず、よってディスクリネーション発
生部が有効表示部内に位置する場合には、コントラスト
が低下するなどして表示品位が損なわれるという問題点
があった。
装置においては絵素電極１０３と対向電極１０６との間
で電界が発生するが、その電界が絵素電極１０３の近傍
にあるソースバス配線１１５及びゲートバス配線１１４
の電圧により影響を受ける。これにより、図９に示すよ
うに絵素電極１０３の端部Ａにおける電気力線１３２が
基板１０１と平行な方向の成分を有して湾曲した状態と
なりやすい。このような状態になると、図１０に示すよ
うに絵素電極１０３の端部Ａの上側に位置する液晶分子
１３０が、上記プレティルト角θの方向とは逆向きに配
向（リバースティルト）し、リバースティルトによるデ
ィスクリネーションが発生する。そして、ディスクリネ
ーションが発生した部分では、液晶分子１３０による光
制御が正常に行われず、よってディスクリネーション発
生部が有効表示部内に位置する場合には、コントラスト
が低下するなどして表示品位が損なわれるという問題点
があった。
【０００９】なお、有効表示部を狭くしてディスクリネ
ーション発生部を覆うようにすれば、表示品位が損なわ
れることを防止できるが、表示部が狭くなる難点があ
る。
ーション発生部を覆うようにすれば、表示品位が損なわ
れることを防止できるが、表示部が狭くなる難点があ
る。
【００１０】本発明は、このような従来技術の問題点を
解決するものであり、有効表示部を狭くすることなく、
ディスクリネーションの発生を防止して、表示品位を向
上できるアクティブマトリクス表示装置を提供すること
を目的とする。
解決するものであり、有効表示部を狭くすることなく、
ディスクリネーションの発生を防止して、表示品位を向
上できるアクティブマトリクス表示装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明にかかるアクティ
ブマトリクス液晶表示装置は、一対の絶縁性基板の間に
プレティルト角を定めて液晶層を設けたアクティブマト
リクス液晶表示装置において、該一対の基板のいずれか
一方の基板内面にマトリクス状に配列された絵素電極
と、該絵素電極と接続され該絵素電極を制御する薄膜ト
ランジスタと、マトリクス状に配線して該薄膜トランジ
スタと接続され該絵素電極に信号を供給する走査線及び
信号線と、該走査線及び該信号線とは独立して該絵素電
極の周辺部に該絵素電極と電気的に絶縁した状態で該薄
膜トランジスタ、該走査線及び該信号線の形成領域を避
けて該走査線及び該信号線に並行して形成されたガード
電極とを備え、該ガード電極に、該液晶層を通る電気力
線が該走査線又は該信号線の電位により影響を受けて生
じる電気力線の横方向成分と逆方向の横方向成分が現れ
る電位が設定される構成をなしてなり、そのことにより
上記目的が達成される。
ブマトリクス液晶表示装置は、一対の絶縁性基板の間に
プレティルト角を定めて液晶層を設けたアクティブマト
リクス液晶表示装置において、該一対の基板のいずれか
一方の基板内面にマトリクス状に配列された絵素電極
と、該絵素電極と接続され該絵素電極を制御する薄膜ト
ランジスタと、マトリクス状に配線して該薄膜トランジ
スタと接続され該絵素電極に信号を供給する走査線及び
信号線と、該走査線及び該信号線とは独立して該絵素電
極の周辺部に該絵素電極と電気的に絶縁した状態で該薄
膜トランジスタ、該走査線及び該信号線の形成領域を避
けて該走査線及び該信号線に並行して形成されたガード
電極とを備え、該ガード電極に、該液晶層を通る電気力
線が該走査線又は該信号線の電位により影響を受けて生
じる電気力線の横方向成分と逆方向の横方向成分が現れ
る電位が設定される構成をなしてなり、そのことにより
上記目的が達成される。
【００１２】
【作用】本発明にあっては、走査線及び信号線とは独立
して絵素電極の周辺部に絵素電極と電気的に絶縁した状
態で薄膜トランジスタ、走査線及び信号線の形成領域を
避けてガード電極を走査線及び信号線に並行して形成す
る。このガード電極に、液晶層を通る電気力線が走査線
又は信号線の電位により影響を受けて生じる電気力線の
横方向成分と逆方向の横方向成分が現れる電位を設定す
る。このため、走査線又は信号線の電位から受ける電気
力線への影響が、ガード電極電位の電気力線へ及ぼす影
響により打ち消され、液晶層の電気力線が基板に対して
ほぼ垂直な理想的な形に近くなり、リバースティルトに
よるディスクリネーションの発生を防止することが可能
となる。また、ガード電極が薄膜トランジスタ、走査線
及び信号線の形成領域と重なっていないので、ガード電
極と薄膜トランジスタとの間並びにガード電極と走査線
及び信号線との間でリーク不良が発生することがなくな
る。
して絵素電極の周辺部に絵素電極と電気的に絶縁した状
態で薄膜トランジスタ、走査線及び信号線の形成領域を
避けてガード電極を走査線及び信号線に並行して形成す
る。このガード電極に、液晶層を通る電気力線が走査線
又は信号線の電位により影響を受けて生じる電気力線の
横方向成分と逆方向の横方向成分が現れる電位を設定す
る。このため、走査線又は信号線の電位から受ける電気
力線への影響が、ガード電極電位の電気力線へ及ぼす影
響により打ち消され、液晶層の電気力線が基板に対して
ほぼ垂直な理想的な形に近くなり、リバースティルトに
よるディスクリネーションの発生を防止することが可能
となる。また、ガード電極が薄膜トランジスタ、走査線
及び信号線の形成領域と重なっていないので、ガード電
極と薄膜トランジスタとの間並びにガード電極と走査線
及び信号線との間でリーク不良が発生することがなくな
る。
【００１３】
【実施例】本発明の実施例について以下に説明する。
【００１４】図４は本発明のアクティブマトリクス液晶
表示装置を示す断面図である。この表示装置は、対向配
置したアクティブマトリクス基板３０及び対向基板４０
と、両基板３０と４０との間に設けた液晶層５０とから
なる。
表示装置を示す断面図である。この表示装置は、対向配
置したアクティブマトリクス基板３０及び対向基板４０
と、両基板３０と４０との間に設けた液晶層５０とから
なる。
【００１５】上記アクティブマトリクス基板３０は、図
１（平面図）に示す構成となっている。このアクティブ
マトリクス基板３０は、次のようにして作製される。図
４に示したガラス基板１０の上にスパッタリング法によ
りＴａ金属薄膜を形成し、このＴａ金属薄膜をフォトリ
ソグラフィ法によりパターニングして、図２Ａ（平面
図）及び図３Ａ（図２ＡのＸ−Ｘによる断面図）に示す
ようにゲートバス配線２及びゲートバス支線２ａを形状
した。このゲートバス支線２ａの先端部は、後に形成さ
れるＴＦＴ１（図１参照）のゲート電極として機能す
る。
１（平面図）に示す構成となっている。このアクティブ
マトリクス基板３０は、次のようにして作製される。図
４に示したガラス基板１０の上にスパッタリング法によ
りＴａ金属薄膜を形成し、このＴａ金属薄膜をフォトリ
ソグラフィ法によりパターニングして、図２Ａ（平面
図）及び図３Ａ（図２ＡのＸ−Ｘによる断面図）に示す
ようにゲートバス配線２及びゲートバス支線２ａを形状
した。このゲートバス支線２ａの先端部は、後に形成さ
れるＴＦＴ１（図１参照）のゲート電極として機能す
る。
【００１６】次に、この基板１０の上に全面にわたっ
て、窒化シリコン膜、ノンドープアモルファスシリコン
膜、ｎ+型アモルファスシリコン膜を順次プラズマＣＶ
Ｄ法により形成する。その後、アモルファスシリコン
膜、及びｎ+型アモルファスシリコン膜を同様にパター
ニングし、図２Ｂ（平面図）及び図３Ｂ（図２ＢのＸ−
Ｘによる断面図）に示すように、基板１０の上にわたっ
て窒化シリコン膜からなるゲート絶縁膜１２を形成する
と共に、ゲートバス支線２ａの先端部の上に、ノンドー
プアモルファスシリコン膜からなる半導体層１３と、ｎ
+型アモルファスシリコン膜からなるコンタクト層１４
を形成した。
て、窒化シリコン膜、ノンドープアモルファスシリコン
膜、ｎ+型アモルファスシリコン膜を順次プラズマＣＶ
Ｄ法により形成する。その後、アモルファスシリコン
膜、及びｎ+型アモルファスシリコン膜を同様にパター
ニングし、図２Ｂ（平面図）及び図３Ｂ（図２ＢのＸ−
Ｘによる断面図）に示すように、基板１０の上にわたっ
て窒化シリコン膜からなるゲート絶縁膜１２を形成する
と共に、ゲートバス支線２ａの先端部の上に、ノンドー
プアモルファスシリコン膜からなる半導体層１３と、ｎ
+型アモルファスシリコン膜からなるコンタクト層１４
を形成した。
【００１７】次に、この基板１０上の全面にＴｉ金属薄
膜を形成した後、この金属薄膜をパターニングして、図
２Ｃ（平面図）及び図３Ｃ（図２ＣのＸ−Ｘによる断面
図）に示す形状のソース電極１５、ドレイン電極１６及
びソースバス配線２０を形成した。このとき、前記コン
タクト層１４の中央部もエッチング除去し、ソース電極
１５の下方の部分と、ドレイン電極１６の下方の部分と
に分割した。以上によりＴＦＴ１が完成する。
膜を形成した後、この金属薄膜をパターニングして、図
２Ｃ（平面図）及び図３Ｃ（図２ＣのＸ−Ｘによる断面
図）に示す形状のソース電極１５、ドレイン電極１６及
びソースバス配線２０を形成した。このとき、前記コン
タクト層１４の中央部もエッチング除去し、ソース電極
１５の下方の部分と、ドレイン電極１６の下方の部分と
に分割した。以上によりＴＦＴ１が完成する。
【００１８】次に、この基板１０上の全面に窒化シリコ
ン膜をプラズマＣＶＤ法によって形成し、パターニング
を行って、図３Ｄ（図１のＹ−Ｙ線による断面図）に示
すようにＴＦＴ１上に保護膜１８を形成した。この保護
膜１８はポリイミドでもよいが、この場合にはスピンナ
ーでポリイミドを塗布し、焼成パターニングを行う。次
に、この基板１０上の全面にＩＴＯ膜を形成した後パタ
ーニングを行って、図１に示すような形状の絵素電極１
７を形成した。
ン膜をプラズマＣＶＤ法によって形成し、パターニング
を行って、図３Ｄ（図１のＹ−Ｙ線による断面図）に示
すようにＴＦＴ１上に保護膜１８を形成した。この保護
膜１８はポリイミドでもよいが、この場合にはスピンナ
ーでポリイミドを塗布し、焼成パターニングを行う。次
に、この基板１０上の全面にＩＴＯ膜を形成した後パタ
ーニングを行って、図１に示すような形状の絵素電極１
７を形成した。
【００１９】次に、この基板１０上の全面に窒化シリコ
ン膜をプラズマＣＶＤ法によって形成しパターニングを
行って、図３Ｄに示すように絵素電極１７の周辺部に絶
縁膜１９を形成した。更に、この基板１０上の全面にＴ
ｉ金属薄膜を形成した後パターニングを行い、図１に示
す形状のガード電極２１を形成した。更にその上の全面
に図４（図１のＺ−Ｚによる断面図）に示すように配向
膜２４を形成した。これにより、アクティブマトリクス
基板３０が完成する。
ン膜をプラズマＣＶＤ法によって形成しパターニングを
行って、図３Ｄに示すように絵素電極１７の周辺部に絶
縁膜１９を形成した。更に、この基板１０上の全面にＴ
ｉ金属薄膜を形成した後パターニングを行い、図１に示
す形状のガード電極２１を形成した。更にその上の全面
に図４（図１のＺ−Ｚによる断面図）に示すように配向
膜２４を形成した。これにより、アクティブマトリクス
基板３０が完成する。
【００２０】一方、上記アクティブマトリクス基板３０
と組み合わせられる対向基板４０は、図４に示すよう
に、ガラス基板４１上に透明な対向電極４２が形成さ
れ、更にその上にラビング処理の施された配向膜４３が
形成されている。このラビング処理は、上述したアクテ
ィブマトリクス基板３０に設けた配向膜２４にも施され
ており、両基板３０、４０の間に封入される液晶層５０
の液晶分子のプレティルト角を設定するために行ってい
る。
と組み合わせられる対向基板４０は、図４に示すよう
に、ガラス基板４１上に透明な対向電極４２が形成さ
れ、更にその上にラビング処理の施された配向膜４３が
形成されている。このラビング処理は、上述したアクテ
ィブマトリクス基板３０に設けた配向膜２４にも施され
ており、両基板３０、４０の間に封入される液晶層５０
の液晶分子のプレティルト角を設定するために行ってい
る。
【００２１】このような対向基板４０と上述したアクテ
ィブマトリクス基板３０とを、前述の従来例と同様にシ
ール樹脂などを用いて貼合わせ、両基板３０、４０の間
に液晶を封入して液晶層５０を形成する。
ィブマトリクス基板３０とを、前述の従来例と同様にシ
ール樹脂などを用いて貼合わせ、両基板３０、４０の間
に液晶を封入して液晶層５０を形成する。
【００２２】これにより本発明のアクティブマトリクス
液晶表示装置が完成される。なお、上記シール樹脂の外
側には、外部の制御回路と接続するための複数の電極端
子（図示せず）が設けられ、その電極端子に上述したガ
ード電極２１、ソースバス配線２０及びゲートバス配線
２が接続されている。
液晶表示装置が完成される。なお、上記シール樹脂の外
側には、外部の制御回路と接続するための複数の電極端
子（図示せず）が設けられ、その電極端子に上述したガ
ード電極２１、ソースバス配線２０及びゲートバス配線
２が接続されている。
【００２３】このような構成のアクティブマトリクス液
晶表示装置において、例えば絵素電極１７の電位が−６
Ｖ、ゲートバス配線２の電位が−１５Ｖ、対向電極４２
の電位が０Ｖのとき、ガード電極２１の電位を０Ｖにす
ると、ゲート電極電位が液晶層中の電界に与える影響
と、ガード電極２１の電位が液晶層中の電界に与える影
響とが打ち消し合い、図４に示すように電気力線６０が
基板に対してほぼ垂直な理想的な形に近くなる。これに
より、有効表示部を狭くすることなくリバースティルト
が発生するのを防止できる。
晶表示装置において、例えば絵素電極１７の電位が−６
Ｖ、ゲートバス配線２の電位が−１５Ｖ、対向電極４２
の電位が０Ｖのとき、ガード電極２１の電位を０Ｖにす
ると、ゲート電極電位が液晶層中の電界に与える影響
と、ガード電極２１の電位が液晶層中の電界に与える影
響とが打ち消し合い、図４に示すように電気力線６０が
基板に対してほぼ垂直な理想的な形に近くなる。これに
より、有効表示部を狭くすることなくリバースティルト
が発生するのを防止できる。
【００２４】
【発明の効果】本発明による場合には、ガード電極が走
査線及び信号線とは独立して設けられているため自由に
電位を設定することができるので、走査線及び信号線に
並行して形成されたガード電極に、走査線又は信号線の
電位により影響を受けて生じる電気力線の横方向成分と
逆方向の横方向成分が現れる電位を設定して、液晶層の
電気力線を基板に対してほぼ垂直な理想的な形に近くす
ることができる。このため、液晶分子のリバースティル
トを防止できるので、ディスクリネーションの発生を防
ぐことができ、これにより有効表示部を狭くすることな
くコントラストが良好で、高い表示品位を有するアクテ
ィブマトリクス液晶表示装置を提供することができる。
また、ガード電極が薄膜トランジスタ、走査線及び信号
線の形成領域と重なっていないので、ガード電極と薄膜
トランジスタとの間並びにガード電極と走査線及び信号
線との間でリーク不良が発生することがなくなる。
査線及び信号線とは独立して設けられているため自由に
電位を設定することができるので、走査線及び信号線に
並行して形成されたガード電極に、走査線又は信号線の
電位により影響を受けて生じる電気力線の横方向成分と
逆方向の横方向成分が現れる電位を設定して、液晶層の
電気力線を基板に対してほぼ垂直な理想的な形に近くす
ることができる。このため、液晶分子のリバースティル
トを防止できるので、ディスクリネーションの発生を防
ぐことができ、これにより有効表示部を狭くすることな
くコントラストが良好で、高い表示品位を有するアクテ
ィブマトリクス液晶表示装置を提供することができる。
また、ガード電極が薄膜トランジスタ、走査線及び信号
線の形成領域と重なっていないので、ガード電極と薄膜
トランジスタとの間並びにガード電極と走査線及び信号
線との間でリーク不良が発生することがなくなる。
【図１】本発明のアクティブマトリクス液晶表示装置の
一実施例に用いられるアクティブマトリクス基板の平面
図。
一実施例に用いられるアクティブマトリクス基板の平面
図。
【図２】（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ図１のア
クティブマトリクス基板の製造工程を示す平面図。
クティブマトリクス基板の製造工程を示す平面図。
【図３】（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）はそれぞれ
同製造工程を示す断面図。
同製造工程を示す断面図。
【図４】本発明のアクティブマトリクス液晶表示装置の
電気力線の方向を示す断面図。
電気力線の方向を示す断面図。
【図５】従来のアクティブマトリクス基板を示す平面
図。
図。
【図６】従来の対向基板の平面図。
【図７】従来のアクティブマトリクス表示装置の断面
図。
図。
【図８】従来のアクティブマトリクス状における液晶分
子の配向方向を示す断面図。
子の配向方向を示す断面図。
【図９】同電気力線の方向を示す断面図。
【図１０】ディスクリネーションが有効表示部上に発生
した状態を示す断面図。
した状態を示す断面図。
１ ＴＦＴ １０、４１ ガラス基板 １７ 絵素電極 ２１ ガード電極 ３０ アクティブマトリクス基板 ４０ 対向基板 ４２ 対向電極 ５０ 液晶層
Claims (1)
- 【請求項１】一対の絶縁性基板の間にプレティルト角を
定めて液晶層を設けたアクティブマトリクス液晶表示装
置において、 該一対の基板のいずれか一方の基板内面にマトリクス状
に配列された絵素電極と、該絵素電極と接続され該絵素電極を制御する薄膜トラン
ジスタと、 マトリクス状に配線して該薄膜トランジスタと接続され
該絵素電極に信号を供給する走査線及び信号線と、該走査線及び 該信号線とは独立して該絵素電極の周辺部
に該絵素電極と電気的に絶縁した状態で該薄膜トランジ
スタ、該走査線及び該信号線の形成領域を避けて該走査
線及び該信号線に並行して形成されたガード電極とを備
え、 該ガード電極に、該液晶層を通る電気力線が該走査線又
は該信号線の電位により影響を受けて生じる電気力線の
横方向成分と逆方向の横方向成分が現れる電位が設定さ
れる構成となしたアクティブマトリクス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8808891A JP2731044B2 (ja) | 1991-04-19 | 1991-04-19 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8808891A JP2731044B2 (ja) | 1991-04-19 | 1991-04-19 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04319920A JPH04319920A (ja) | 1992-11-10 |
| JP2731044B2 true JP2731044B2 (ja) | 1998-03-25 |
Family
ID=13933114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8808891A Expired - Fee Related JP2731044B2 (ja) | 1991-04-19 | 1991-04-19 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731044B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157428A (en) * | 1997-05-07 | 2000-12-05 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| JPH11109391A (ja) | 1997-10-01 | 1999-04-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3398025B2 (ja) | 1997-10-01 | 2003-04-21 | 三洋電機株式会社 | 液晶表示装置 |
| US7130014B2 (en) | 2000-02-29 | 2006-10-31 | Sony Corporation | Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same |
| JP4089123B2 (ja) * | 2000-02-29 | 2008-05-28 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2536766B2 (ja) * | 1987-08-11 | 1996-09-18 | 旭硝子株式会社 | アクティブマトリックス型表示素子 |
| JPH02137823A (ja) * | 1988-11-18 | 1990-05-28 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
| JP2870072B2 (ja) * | 1989-12-25 | 1999-03-10 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2870075B2 (ja) * | 1989-12-27 | 1999-03-10 | カシオ計算機株式会社 | 薄膜トランジスタパネル及び液晶表示装置 |
| JPH03280020A (ja) * | 1990-03-29 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH04288528A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
-
1991
- 1991-04-19 JP JP8808891A patent/JP2731044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04319920A (ja) | 1992-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335770B1 (en) | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode | |
| US6259502B1 (en) | In-plane switching mode liquid crystal display device having a common electrode on the passivation layer | |
| JP2000137227A (ja) | マルチドメイン液晶表示素子 | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| US20040109117A1 (en) | Multi-domain liquid crystal display device | |
| JPH11149076A (ja) | 液晶表示装置 | |
| JP2007279634A (ja) | 横電界方式の液晶表示装置 | |
| JPH0815670A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001264785A (ja) | 液晶表示装置及びそれに用いられる薄膜トランジスタ基板 | |
| JP4240433B2 (ja) | マルチドメイン液晶表示素子 | |
| KR100444920B1 (ko) | 액정표시장치의제조방법 | |
| JP2731044B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH09281497A (ja) | 液晶表示装置 | |
| KR100311531B1 (ko) | 횡전계방식액정표시장치및그제조방법 | |
| JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR19990026637A (ko) | 횡전계방식 액정표시장치 | |
| US7242451B2 (en) | Thin film transistor array panel | |
| JP2005010721A (ja) | 液晶表示装置 | |
| JP3847403B2 (ja) | 液晶表示装置 | |
| KR100251655B1 (ko) | 횡전계방식 액정표시장치 | |
| JP2755512B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3655793B2 (ja) | 液晶表示装置 | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JP3337011B2 (ja) | アクティブマトリクス型液晶表示装置および、その製造方法 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971204 |
|
| LAPS | Cancellation because of no payment of annual fees |