JP2870075B2 - 薄膜トランジスタパネル及び液晶表示装置 - Google Patents
薄膜トランジスタパネル及び液晶表示装置Info
- Publication number
- JP2870075B2 JP2870075B2 JP33917189A JP33917189A JP2870075B2 JP 2870075 B2 JP2870075 B2 JP 2870075B2 JP 33917189 A JP33917189 A JP 33917189A JP 33917189 A JP33917189 A JP 33917189A JP 2870075 B2 JP2870075 B2 JP 2870075B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film transistor
- liquid crystal
- thin
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶テレビ等に組み込まれるアクテ
ィブマトリクス型の液晶表示装置、及びこの液晶表示装
置に使用される薄膜トランジスタパネルに関する。
ィブマトリクス型の液晶表示装置、及びこの液晶表示装
置に使用される薄膜トランジスタパネルに関する。
第６図は、従来のアクティブマトリクス型液晶表示装
置の一部断面斜視図である。
置の一部断面斜視図である。
この液晶表示装置は、同図に示されるように、薄膜ト
ランジスタパネル１と、これに対向して配置された対向
パネル２と、これら２つのパネル間に封入された液晶３
とから構成されている。
ランジスタパネル１と、これに対向して配置された対向
パネル２と、これら２つのパネル間に封入された液晶３
とから構成されている。
上記薄膜トランジスタパネル１は、ガラス等でできた
透明な絶縁基板11上に、透明な画素電極12及びこの画素
電極12に接続されたスイッチング素子としての薄膜トラ
ンジスタ13をマトリクス状に複数配設すると共に、複数
の画素電極12の間を縫って縦横にゲートライン14及びド
レインライン15を配設した構成となっている。
透明な絶縁基板11上に、透明な画素電極12及びこの画素
電極12に接続されたスイッチング素子としての薄膜トラ
ンジスタ13をマトリクス状に複数配設すると共に、複数
の画素電極12の間を縫って縦横にゲートライン14及びド
レインライン15を配設した構成となっている。
また、上記対向パネル２は、ガラス等でできた透明な
絶縁基板21上の全面に透明な共通電極22を配設し、更に
その上の、上記薄膜トランジスタパネル１の全領域のう
ち画素電極12を除いた領域とほぼ対向する箇所に、いわ
ゆるブラックマトリクスと称される遮光膜23を配設した
構成となっている。なお、カラー表示を行うものにおい
ては、対向パネル２における各画素電極12と対向する領
域に、例えば赤色、緑色、青色等のカラーフィルタが配
設されている。
絶縁基板21上の全面に透明な共通電極22を配設し、更に
その上の、上記薄膜トランジスタパネル１の全領域のう
ち画素電極12を除いた領域とほぼ対向する箇所に、いわ
ゆるブラックマトリクスと称される遮光膜23を配設した
構成となっている。なお、カラー表示を行うものにおい
ては、対向パネル２における各画素電極12と対向する領
域に、例えば赤色、緑色、青色等のカラーフィルタが配
設されている。
上記遮光膜23は、次のような問題を解消するために設
けられている。すなわち、上記構成からなる液晶表示装
置をアクティブマトリクス駆動するには、複数のゲート
ライン14に順次電圧を印加して、各ゲートライン14に接
続されている薄膜トランジスタ13を順次オン状態にして
いくが、その際にゲートライン14と共通電極22との間に
も電圧が加わるため、そのゲートライン14の周辺領域の
透過率が変動して透明状態となり、この透明領域を介し
て光が漏れてしまうという問題が生じる。また、上記ゲ
ートライン14に電圧を印加することによって選択された
或る画素を透明状態にするために、その画素の画素電極
12と共通電極22間にドレインライン15を介して電圧を印
加した場合、そのドレインライン15と共通電極22との間
にも電圧が加わるため、画素電極12の存在する領域だけ
でなく、ドレインライン15の周辺領域も透過率が変動し
て透明状態となり、この透明領域を介して光が漏れてし
まうという問題も生じる。そこで、上述したように画素
電極12を除いた領域と対向する箇所に遮光膜23を配設
し、この遮光膜23で上記ゲートライン14及びドレインラ
イン15の周辺領域からの漏れ光を遮断することで、上記
の問題を解消することができる。
けられている。すなわち、上記構成からなる液晶表示装
置をアクティブマトリクス駆動するには、複数のゲート
ライン14に順次電圧を印加して、各ゲートライン14に接
続されている薄膜トランジスタ13を順次オン状態にして
いくが、その際にゲートライン14と共通電極22との間に
も電圧が加わるため、そのゲートライン14の周辺領域の
透過率が変動して透明状態となり、この透明領域を介し
て光が漏れてしまうという問題が生じる。また、上記ゲ
ートライン14に電圧を印加することによって選択された
或る画素を透明状態にするために、その画素の画素電極
12と共通電極22間にドレインライン15を介して電圧を印
加した場合、そのドレインライン15と共通電極22との間
にも電圧が加わるため、画素電極12の存在する領域だけ
でなく、ドレインライン15の周辺領域も透過率が変動し
て透明状態となり、この透明領域を介して光が漏れてし
まうという問題も生じる。そこで、上述したように画素
電極12を除いた領域と対向する箇所に遮光膜23を配設
し、この遮光膜23で上記ゲートライン14及びドレインラ
イン15の周辺領域からの漏れ光を遮断することで、上記
の問題を解消することができる。
ところが、上記構成の液晶表示装置を得るには、２枚
の別々のパネル（薄膜トランジスタパネル１と対向パネ
ル２）を機械的に位置合わせして固定するしかないの
で、上記遮光膜23によって確実に漏れ光を防止するため
には、上記遮光膜23が画素電極12と或る程度オーバラッ
プするようにして、いわゆる合わせ余裕度を持たせる必
要がある。この合わせ余裕度は、上記２つのパネルの位
置合わせ精度等によって決定されるが、従来の場合は、
画素電極12にオーバラップしている遮光膜23の端部から
ドレインライン15の端部までの平面距離LDとして約12μ
ｍも必要であり、また画素電極12にオーバラップしてい
る遮光膜23の端部からゲートライン14の端部までの平面
距離LGとして約７μｍも必要であった。
の別々のパネル（薄膜トランジスタパネル１と対向パネ
ル２）を機械的に位置合わせして固定するしかないの
で、上記遮光膜23によって確実に漏れ光を防止するため
には、上記遮光膜23が画素電極12と或る程度オーバラッ
プするようにして、いわゆる合わせ余裕度を持たせる必
要がある。この合わせ余裕度は、上記２つのパネルの位
置合わせ精度等によって決定されるが、従来の場合は、
画素電極12にオーバラップしている遮光膜23の端部から
ドレインライン15の端部までの平面距離LDとして約12μ
ｍも必要であり、また画素電極12にオーバラップしてい
る遮光膜23の端部からゲートライン14の端部までの平面
距離LGとして約７μｍも必要であった。
このように、従来の液晶表示装置では遮光膜23と画素
電極12との合わせ余裕度を大きくとる必要があったた
め、そのオーバラップしている分だけ、表示画面全体に
対する有効画素領域の割合である開口率が大幅に低下し
て、画質が劣化してしまうという問題があった。
電極12との合わせ余裕度を大きくとる必要があったた
め、そのオーバラップしている分だけ、表示画面全体に
対する有効画素領域の割合である開口率が大幅に低下し
て、画質が劣化してしまうという問題があった。
本発明は、上記従来の問題点に鑑みてなされたもので
あり、その目的は、開口率を大きく改善して画質の向上
を図ることのできる薄膜トランジスタパネル及び液晶表
示装置を提供することにある。
あり、その目的は、開口率を大きく改善して画質の向上
を図ることのできる薄膜トランジスタパネル及び液晶表
示装置を提供することにある。
本発明に係る薄膜トランジスタパネルは、絶縁基板上
に、透明な画素電極及び該画素電極に接続された薄膜ト
ランジスタをマトリクス状に複数配設すると共に、該薄
膜トランジスタから延びるゲートライン及びドレインラ
インを前記複数の画素電極の間を縫って縦横に配設して
なる薄膜トランジスタパネルにおいて、前記基板上に設
けられ、各画素電極毎に、前記ゲートラインの中央部及
び前記トレインラインの中央部を除いて、前記ゲートラ
イン並びに前記ドレインラインと前記画素電極の全周辺
との間の間隙部を絶縁膜を介して覆った複数の遮光膜
と、その幅が前記遮光膜の幅より細く、前記複数の遮光
膜間を接続する結線部と、を備えることを特徴とするも
のである。
に、透明な画素電極及び該画素電極に接続された薄膜ト
ランジスタをマトリクス状に複数配設すると共に、該薄
膜トランジスタから延びるゲートライン及びドレインラ
インを前記複数の画素電極の間を縫って縦横に配設して
なる薄膜トランジスタパネルにおいて、前記基板上に設
けられ、各画素電極毎に、前記ゲートラインの中央部及
び前記トレインラインの中央部を除いて、前記ゲートラ
イン並びに前記ドレインラインと前記画素電極の全周辺
との間の間隙部を絶縁膜を介して覆った複数の遮光膜
と、その幅が前記遮光膜の幅より細く、前記複数の遮光
膜間を接続する結線部と、を備えることを特徴とするも
のである。
また本発明の液晶表示装置は、絶縁基板上に、透明な
画素電極及び該画素電極に接続された薄膜トランジスタ
をマトリクス状に複数配設すると共に、該薄膜トランジ
スタから延びるゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタ、パネルと対
向して配置され、全面に透明な共通電極を配設してなる
対向パネルと、該薄膜トランジスタパネルと該対向パネ
ルとの間に封入された液晶とを備えた液晶表示装置にお
いて、前記薄膜トランジスタパネル上に設けられ、各画
素電極毎に、前記ゲートラインの中央部及び前記ドレイ
ンラインの中央部を除いて、前記ゲートライン並びに前
記ドレインラインと前記画素電極の全周辺との間の間隙
部を絶縁膜を介して覆った複数の遮光膜と、その幅が前
記遮光膜の幅より細く、前記複数の遮光膜間を接続する
結線部と、を備え、前記遮光膜は前記対向パネルの前記
共通電極に接続していることを特徴とするものである。
画素電極及び該画素電極に接続された薄膜トランジスタ
をマトリクス状に複数配設すると共に、該薄膜トランジ
スタから延びるゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタ、パネルと対
向して配置され、全面に透明な共通電極を配設してなる
対向パネルと、該薄膜トランジスタパネルと該対向パネ
ルとの間に封入された液晶とを備えた液晶表示装置にお
いて、前記薄膜トランジスタパネル上に設けられ、各画
素電極毎に、前記ゲートラインの中央部及び前記ドレイ
ンラインの中央部を除いて、前記ゲートライン並びに前
記ドレインラインと前記画素電極の全周辺との間の間隙
部を絶縁膜を介して覆った複数の遮光膜と、その幅が前
記遮光膜の幅より細く、前記複数の遮光膜間を接続する
結線部と、を備え、前記遮光膜は前記対向パネルの前記
共通電極に接続していることを特徴とするものである。
上記のように薄膜トランジスタパネルにおける各ライ
ンと画素電極との間隙部上及びその近傍が遮光膜で覆わ
れているので、各ラインの周辺領域から漏れようとする
光は上記遮光膜によって遮断される。よって、従来のよ
うに対向パネル側に遮光膜を設ける必要がなくなる。こ
のように薄膜トランジスタパネル側に遮光膜を形成する
場合、上記漏れ光を確実に遮断するのに必要な遮光膜と
画素電極との合わせ余裕度は、従来のような２つのパネ
ルの機械的な位置合わせの精度に基づいて決定されるの
ではなく、通常の半導体装置の製造に使用される微細加
工工程であるパターニングの精度等に基づいて決定され
るため、従来と比べて極めて小さな余裕度で済むように
なる。よって、開口率の大幅な向上が可能になる。
ンと画素電極との間隙部上及びその近傍が遮光膜で覆わ
れているので、各ラインの周辺領域から漏れようとする
光は上記遮光膜によって遮断される。よって、従来のよ
うに対向パネル側に遮光膜を設ける必要がなくなる。こ
のように薄膜トランジスタパネル側に遮光膜を形成する
場合、上記漏れ光を確実に遮断するのに必要な遮光膜と
画素電極との合わせ余裕度は、従来のような２つのパネ
ルの機械的な位置合わせの精度に基づいて決定されるの
ではなく、通常の半導体装置の製造に使用される微細加
工工程であるパターニングの精度等に基づいて決定され
るため、従来と比べて極めて小さな余裕度で済むように
なる。よって、開口率の大幅な向上が可能になる。
また、各画素毎に存在する上記の遮光膜を金属のよう
な導電性物質で形成し、これらの全てを同様な導電性物
質で結線して、かつ対向パネル側の共通電極に接続した
場合は、全ての遮光膜が常に共通電極と同電位に保たれ
る。従って、ドレインライン及びゲートラインに電圧が
印加された場合であっても、遮光膜と共通電極との間の
液晶には電圧がかからず、よってその領域での透過率は
常に一定に保たれるので、従来のようなライン周辺領域
での透過率変動に伴う漏れ光の発生が防止される。
な導電性物質で形成し、これらの全てを同様な導電性物
質で結線して、かつ対向パネル側の共通電極に接続した
場合は、全ての遮光膜が常に共通電極と同電位に保たれ
る。従って、ドレインライン及びゲートラインに電圧が
印加された場合であっても、遮光膜と共通電極との間の
液晶には電圧がかからず、よってその領域での透過率は
常に一定に保たれるので、従来のようなライン周辺領域
での透過率変動に伴う漏れ光の発生が防止される。
以下、本発明の実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の液晶表示装置の一実施例の平面図で
あり、第２図、第３図及び第４図は第１図におけるＡ−
Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図である。な
お、第１図には、対向パネルと液晶を省略して薄膜トラ
ンジスタパネルのみを示した。
あり、第２図、第３図及び第４図は第１図におけるＡ−
Ａ断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図である。な
お、第１図には、対向パネルと液晶を省略して薄膜トラ
ンジスタパネルのみを示した。
本実施例の液晶表示装置は、第２図〜第４図に示すよ
うに、薄膜トランジスタパネル101、これと対向して配
置された対向パネル102、及びこれら２つのパネル間に
封入された液晶103から構成されている。
うに、薄膜トランジスタパネル101、これと対向して配
置された対向パネル102、及びこれら２つのパネル間に
封入された液晶103から構成されている。
薄膜トランジスタパネル101は、第１図及び第２図に
示すように、ガラス等でできた透明な絶縁基板111上
に、ITO膜等からなる透明な画素電極112と、この画素電
極112に接続されたスイッチング素子としての薄膜トラ
ンジスタ113とが、マトリクス状に複数配設されてい
る。また、後述する様に上記複数の薄膜トランジスタ11
3のゲート電極201及びドレイン電極206はそれぞれクロ
ム等の金属でできたゲートライン114及びドレインライ
ン115に接続されており、このゲートライン114及びドレ
インライン115は、上記複数の画素電極112の間を縫って
縦横に配設されている。
示すように、ガラス等でできた透明な絶縁基板111上
に、ITO膜等からなる透明な画素電極112と、この画素電
極112に接続されたスイッチング素子としての薄膜トラ
ンジスタ113とが、マトリクス状に複数配設されてい
る。また、後述する様に上記複数の薄膜トランジスタ11
3のゲート電極201及びドレイン電極206はそれぞれクロ
ム等の金属でできたゲートライン114及びドレインライ
ン115に接続されており、このゲートライン114及びドレ
インライン115は、上記複数の画素電極112の間を縫って
縦横に配設されている。
次に、上記薄膜トランジスタ113の具体的な構成を説
明すると、絶縁基板111上の所定箇所に、上記ゲートラ
イン114に接続されるゲート電極201がパターン形成さ
れ、その全面が窒化シリコン膜等からなるゲート絶縁膜
202で覆われている。更にその上には、ゲート電極201と
ほぼ対向する箇所にａ−Si（アモルファスシリコン）か
らなるａ−Si半導体層203が形成され、その上の両側に
は、ｎ型不純物が高濃度に導入されたコンタクト用のn+
−ａ−Si半導体層204及びアルミニウム等からなるコン
タクト用の金属膜205が積層されている。そして、一方
のコンタクト用金属膜205上には、ドレインライン115に
接続されるクロム等からなるドレイン電極206が形成さ
れ、また、もう一方のコンタクト用金属膜205上の端部
からゲート絶縁膜202上にかけて上記画素電極112が形成
されている。そして、これらの全面が保護絶縁膜116で
覆われている。なお、ドレインライン115上も、後述す
る様に保護絶縁膜116で覆われ、またゲートライン114上
も、後述する様にゲート絶縁膜202と保護絶縁膜116とに
より２重に覆われている。
明すると、絶縁基板111上の所定箇所に、上記ゲートラ
イン114に接続されるゲート電極201がパターン形成さ
れ、その全面が窒化シリコン膜等からなるゲート絶縁膜
202で覆われている。更にその上には、ゲート電極201と
ほぼ対向する箇所にａ−Si（アモルファスシリコン）か
らなるａ−Si半導体層203が形成され、その上の両側に
は、ｎ型不純物が高濃度に導入されたコンタクト用のn+
−ａ−Si半導体層204及びアルミニウム等からなるコン
タクト用の金属膜205が積層されている。そして、一方
のコンタクト用金属膜205上には、ドレインライン115に
接続されるクロム等からなるドレイン電極206が形成さ
れ、また、もう一方のコンタクト用金属膜205上の端部
からゲート絶縁膜202上にかけて上記画素電極112が形成
されている。そして、これらの全面が保護絶縁膜116で
覆われている。なお、ドレインライン115上も、後述す
る様に保護絶縁膜116で覆われ、またゲートライン114上
も、後述する様にゲート絶縁膜202と保護絶縁膜116とに
より２重に覆われている。
更に、第１図〜第４図に明らかなように、薄膜トラン
ジスタパネル101の上記保護絶縁膜116上には、ゲートラ
イン114（及びゲート電極201）と画素電極112との間隙
部の上方、及びドレインライン115（及びドレイン電極2
06）と画素電極112との間隙部の上方、並びにそれらの
近傍を覆うように、アルミニウム等の金属でできた遮光
膜117が形成されている。なお、第１図では、この遮光
膜117の形成領域を斜線で示してある。更にまた、各画
素領域毎の遮光膜117の全てが、第１図に示されるよう
にドレインライン115の配線方向に沿って、ゲートライ
ン114の上方を横切るように結線部117aを介して結線さ
れ、かつこれらは第２図〜第４図に示されるように対向
パネル102の共通電極122に基板外で銀ペースト等により
接続されている。
ジスタパネル101の上記保護絶縁膜116上には、ゲートラ
イン114（及びゲート電極201）と画素電極112との間隙
部の上方、及びドレインライン115（及びドレイン電極2
06）と画素電極112との間隙部の上方、並びにそれらの
近傍を覆うように、アルミニウム等の金属でできた遮光
膜117が形成されている。なお、第１図では、この遮光
膜117の形成領域を斜線で示してある。更にまた、各画
素領域毎の遮光膜117の全てが、第１図に示されるよう
にドレインライン115の配線方向に沿って、ゲートライ
ン114の上方を横切るように結線部117aを介して結線さ
れ、かつこれらは第２図〜第４図に示されるように対向
パネル102の共通電極122に基板外で銀ペースト等により
接続されている。
対向パネル102は、ガラス等でできた透明な絶縁基板1
21上の全面に、透明な共通電極122を配設した構造であ
り、第６図に示したような遮光膜23は形成されていな
い。なお、カラー表示を行う場合には、共通電極122上
における各画素電極112と対向する領域に、例えば赤
色、緑色、青色等のカラーフィルタを配設するようにし
てもよい。
21上の全面に、透明な共通電極122を配設した構造であ
り、第６図に示したような遮光膜23は形成されていな
い。なお、カラー表示を行う場合には、共通電極122上
における各画素電極112と対向する領域に、例えば赤
色、緑色、青色等のカラーフィルタを配設するようにし
てもよい。
本実施例によれば、第１図に明らかなように薄膜トラ
ンジスタパネル101における各ライン114、115と画素電
極112との間隙部上及びその近傍が遮光膜117で覆われて
いるので、駆動時に各ライン114、115の周辺領域から漏
れ光があれば、その漏れ光を上記遮光膜117によって遮
断することができる。よって、従来のように対向パネル
側に遮光膜を設ける必要がなくなる。
ンジスタパネル101における各ライン114、115と画素電
極112との間隙部上及びその近傍が遮光膜117で覆われて
いるので、駆動時に各ライン114、115の周辺領域から漏
れ光があれば、その漏れ光を上記遮光膜117によって遮
断することができる。よって、従来のように対向パネル
側に遮光膜を設ける必要がなくなる。
このように薄膜トランジスタパネル101側に遮光膜117
を形成する場合、上記漏れ光を確実に遮断するのに必要
な遮光膜117と画素電極112との合わせ余裕度は、従来の
ように２つのパネル101、102の機械的な位置合わせの精
度に基づいて決定されるのではなく、通常の半導体装置
の製造に使用される微細加工工程である、フォトリソグ
ラフィ法等を用いたパターニングの精度等に基づいて決
定されるため、従来よりも極めて小さな余裕度を持たせ
るだけでよい。例えば、第１図〜第４図に破線で示すよ
うに、対向パネル102側に従来と同様な遮光膜23を形成
しようとする場合、画素電極112にオーバラップしてい
る遮光膜23の端部からドレインライン115の端部までの
平面距離LDとしては、液晶103の厚さ約７μｍに、２つ
のパネル101、102の合わせ余裕度５μｍを加えた、少な
くとも12μｍが必要であり、また、画素電極112にオー
バラップしている遮光膜23の端部からゲートライン114
の端部までの平面距離LGとしては、ゲートライン114と
画素電極112とが重ならないための余裕度２μｍに、２
つのパネル101、102の合わせ余裕度５μｍを加えた、少
なくとも７μｍが必要である。これに対し、本実施例で
は、画素電極112にオーバラップしている遮光膜117の端
部からドレインライン115の端部までの距離LD'として
は、ドレインライン115と画素電極112の加工精度２μｍ
に、画素電極112と遮光膜117との合わせ余裕度１μｍを
加えた、３μｍ程度でよく、また、画素電極112にオー
バラップしている遮光膜117の端部からゲートライン114
の端部までの距離LG'も、上記LD'と同じく３μｍ程度で
よい。
を形成する場合、上記漏れ光を確実に遮断するのに必要
な遮光膜117と画素電極112との合わせ余裕度は、従来の
ように２つのパネル101、102の機械的な位置合わせの精
度に基づいて決定されるのではなく、通常の半導体装置
の製造に使用される微細加工工程である、フォトリソグ
ラフィ法等を用いたパターニングの精度等に基づいて決
定されるため、従来よりも極めて小さな余裕度を持たせ
るだけでよい。例えば、第１図〜第４図に破線で示すよ
うに、対向パネル102側に従来と同様な遮光膜23を形成
しようとする場合、画素電極112にオーバラップしてい
る遮光膜23の端部からドレインライン115の端部までの
平面距離LDとしては、液晶103の厚さ約７μｍに、２つ
のパネル101、102の合わせ余裕度５μｍを加えた、少な
くとも12μｍが必要であり、また、画素電極112にオー
バラップしている遮光膜23の端部からゲートライン114
の端部までの平面距離LGとしては、ゲートライン114と
画素電極112とが重ならないための余裕度２μｍに、２
つのパネル101、102の合わせ余裕度５μｍを加えた、少
なくとも７μｍが必要である。これに対し、本実施例で
は、画素電極112にオーバラップしている遮光膜117の端
部からドレインライン115の端部までの距離LD'として
は、ドレインライン115と画素電極112の加工精度２μｍ
に、画素電極112と遮光膜117との合わせ余裕度１μｍを
加えた、３μｍ程度でよく、また、画素電極112にオー
バラップしている遮光膜117の端部からゲートライン114
の端部までの距離LG'も、上記LD'と同じく３μｍ程度で
よい。
従って、本実施例によれば、上記の例からも明らかな
ように、遮光膜117と画素電極112とのオーバラップ部分
を従来よりも大幅に減少させることができ、これに伴っ
て開口率が極めて大きくなるので、画質の著しい向上を
図ることができる。
ように、遮光膜117と画素電極112とのオーバラップ部分
を従来よりも大幅に減少させることができ、これに伴っ
て開口率が極めて大きくなるので、画質の著しい向上を
図ることができる。
また、金属でできた上記遮光膜117を全て結線し、か
つ対向パネル102側の共通電極122に接続したので、遮光
膜117を常に共通電極122と同電位に保つことができる。
よって、各ライン114、115に電圧が印加された場合であ
っても、遮光膜117と共通電極122との間の液晶には電圧
がかからず、よってその領域での透過率を常に一定に保
つことができる。従って、従来のようなライン周辺領域
での透過率変動に伴う漏れ光の発生を防止することがで
きる。
つ対向パネル102側の共通電極122に接続したので、遮光
膜117を常に共通電極122と同電位に保つことができる。
よって、各ライン114、115に電圧が印加された場合であ
っても、遮光膜117と共通電極122との間の液晶には電圧
がかからず、よってその領域での透過率を常に一定に保
つことができる。従って、従来のようなライン周辺領域
での透過率変動に伴う漏れ光の発生を防止することがで
きる。
ところで、本実施例における１つの画素の等価回路
は、第５図のように示すことができる。同図において、
CLCは液晶103の持つ容量、Cgsはゲート電極201と画素電
極112との重なりによって生じる容量、CDBはドレイン配
線115と遮光膜117との重なりによって生じる容量、CGB
はゲートライン114と遮光膜117との重なりによって生じ
る容量である。このように、遮光膜117の存在によって
２種類の容量CDB、CGBが生じるが、これらの容量は液晶
の持つ容量CLCに影響を与えないので、表示特性には何
ら影響がない。
は、第５図のように示すことができる。同図において、
CLCは液晶103の持つ容量、Cgsはゲート電極201と画素電
極112との重なりによって生じる容量、CDBはドレイン配
線115と遮光膜117との重なりによって生じる容量、CGB
はゲートライン114と遮光膜117との重なりによって生じ
る容量である。このように、遮光膜117の存在によって
２種類の容量CDB、CGBが生じるが、これらの容量は液晶
の持つ容量CLCに影響を与えないので、表示特性には何
ら影響がない。
なお、本発明では、薄膜トランジスタの構造は上記実
施例のものに限定されることはなく、どのようなタイプ
のものであってもよい。
施例のものに限定されることはなく、どのようなタイプ
のものであってもよい。
また、遮光膜117と共通電極122とを同電位にする必要
がなければ、遮光膜を各画素毎に分離して形成してもよ
く、この場合には、金属のような導電性の物質で遮光膜
を形成する必要もない。全ての遮光膜を結線するように
した場合であっても、遮光膜の材料として金属を使用す
る必要はなく、画質に悪影響を与えず、かつ遮光性の良
好な導電性物質であれば、様々なものを使用できる。
がなければ、遮光膜を各画素毎に分離して形成してもよ
く、この場合には、金属のような導電性の物質で遮光膜
を形成する必要もない。全ての遮光膜を結線するように
した場合であっても、遮光膜の材料として金属を使用す
る必要はなく、画質に悪影響を与えず、かつ遮光性の良
好な導電性物質であれば、様々なものを使用できる。
本発明によれば、薄膜トランジスタパネル側に遮光膜
を形成したので、この遮光膜と画素電極との合わせ余裕
度を従来よりも大幅に小さくでき、よって、開口率を大
幅に改善することができ、画質の著しい向上が可能にな
る。
を形成したので、この遮光膜と画素電極との合わせ余裕
度を従来よりも大幅に小さくでき、よって、開口率を大
幅に改善することができ、画質の著しい向上が可能にな
る。
また、遮光膜を導電性物質で形成し、これらの全てを
結線して、対向パネル側の共通電極に接続した場合は、
全ての遮光膜を常に共通電極と同電位に保つことができ
るので、従来のようなライン周辺での透過率変動に伴う
漏れ光の発生を防止することができる。
結線して、対向パネル側の共通電極に接続した場合は、
全ての遮光膜を常に共通電極と同電位に保つことができ
るので、従来のようなライン周辺での透過率変動に伴う
漏れ光の発生を防止することができる。
第１図は本発明の液晶表示装置の一実施例の平面図、 第２図、第３図及び第４図は第１図におけるＡ−Ａ断面
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第５図は同実施例における１つの画素の等価回路を示す
回路図、 第６図は従来のアクティブマトリクス型液晶表示装置の
一部断面斜視図である。 101…薄膜トランジスタパネル、111…絶縁基板、112…
画素電極、113…薄膜トランジスタ、114…ゲートライ
ン、115…ドレインライン、116…保護絶縁膜、117…遮
光膜、117a…結線部、102…対向パネル、121…絶縁基
板、122…共通電極、103…液晶．
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、 第５図は同実施例における１つの画素の等価回路を示す
回路図、 第６図は従来のアクティブマトリクス型液晶表示装置の
一部断面斜視図である。 101…薄膜トランジスタパネル、111…絶縁基板、112…
画素電極、113…薄膜トランジスタ、114…ゲートライ
ン、115…ドレインライン、116…保護絶縁膜、117…遮
光膜、117a…結線部、102…対向パネル、121…絶縁基
板、122…共通電極、103…液晶．
Claims (2)
- 【請求項１】絶縁基板上に、透明な画素電極及び該画素
電極に接続された薄膜トランジスタをマトリクス状に複
数配設すると共に、該薄膜トランジスタから延びるゲー
トライン及びドレインラインを前記複数の画素電極の間
を縫って縦横に配設してなる薄膜トランジスタパネルに
おいて、 前記基板上に設けられ、各画素電極毎に、前記ゲートラ
インの中央部及び前記ドレインラインの中央部を除い
て、前記ゲートライン並びに前記ドレインラインと前記
画素電極の全周辺との間の間隙部を絶縁膜を介して覆っ
た複数の遮光膜と、その幅が前記遮光膜の幅より細く、
前記複数の遮光膜間を接続する結線部と、を備えること
を特徴とする薄膜トランジスタパネル。 - 【請求項２】絶縁基板上に、透明な画素電極及び該画素
電極に接続された薄膜トランジスタをマトリクス状に複
数配設すると共に、該薄膜トランジスタから延びるゲー
トライン及びドレインラインを前記複数の画素電極の間
を縫って縦横に配設してなる薄膜トランジスタパネル
と、 該薄膜トランジスタパネルと対向して配置され、全面に
透明な共通電極を配設してなる対向パネルと、 該薄膜トランジスタパネルと該対向パネルとの間に封入
された液晶とを備えた液晶表示装置において、 前記薄膜トランジスタパネル上に設けられ、各画素電極
毎に、前記ゲートラインの中央部及び前記ドレインライ
ンの中央部を除いて、前記ゲートライン並びに前記ドレ
インラインと前記画素電極の全周辺との間の間隙部を絶
縁膜を介して覆った複数の遮光膜と、その幅が前記遮光
膜の幅より細く、前記複数の遮光膜間を接続する結線部
と、を備え、前記遮光膜は前記対向パネルの前記共通電
極に接続していることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917189A JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917189A JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198030A JPH03198030A (ja) | 1991-08-29 |
| JP2870075B2 true JP2870075B2 (ja) | 1999-03-10 |
Family
ID=18324912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33917189A Expired - Lifetime JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870075B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731044B2 (ja) * | 1991-04-19 | 1998-03-25 | シャープ株式会社 | アクティブマトリクス液晶表示装置 |
| WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| JPH0980476A (ja) * | 1995-09-12 | 1997-03-28 | Nec Corp | アクティブマトリックス基板とその製造方法 |
| US6900855B1 (en) | 1995-10-12 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device having resin black matrix over counter substrate |
| CN100442132C (zh) * | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| JP5137241B2 (ja) * | 2008-01-07 | 2013-02-06 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
| CN101819363B (zh) | 2009-02-27 | 2011-12-28 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101924473B1 (ko) * | 2010-12-28 | 2018-12-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
-
1989
- 1989-12-27 JP JP33917189A patent/JP2870075B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03198030A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130490B2 (ja) | 液晶表示装置 | |
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| KR940004322B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2853656B2 (ja) | 液晶パネル | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0750381B2 (ja) | カラー液晶表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JP3659608B2 (ja) | 液晶表示装置 | |
| KR101799938B1 (ko) | 액정표시장치 | |
| KR100314200B1 (ko) | 액정표시장치 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4099324B2 (ja) | 液晶表示装置 | |
| JP2758410B2 (ja) | マトリクス型表示装置 | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JP2702319B2 (ja) | アクティブマトリクス基板 | |
| JPH0534679A (ja) | 液晶表示装置 | |
| JP3312720B2 (ja) | 液晶表示装置 | |
| JP2528967B2 (ja) | アクティブマトリクス表示装置 | |
| JP3853946B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |