JPH04319920A - アクティブマトリクス液晶表示装置 - Google Patents

アクティブマトリクス液晶表示装置

Info

Publication number
JPH04319920A
JPH04319920A JP3088088A JP8808891A JPH04319920A JP H04319920 A JPH04319920 A JP H04319920A JP 3088088 A JP3088088 A JP 3088088A JP 8808891 A JP8808891 A JP 8808891A JP H04319920 A JPH04319920 A JP H04319920A
Authority
JP
Japan
Prior art keywords
liquid crystal
active matrix
electrode
potential
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3088088A
Other languages
English (en)
Other versions
JP2731044B2 (ja
Inventor
Takao Nomura
孝夫 野村
Masahiro Adachi
昌浩 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8808891A priority Critical patent/JP2731044B2/ja
Publication of JPH04319920A publication Critical patent/JPH04319920A/ja
Application granted granted Critical
Publication of JP2731044B2 publication Critical patent/JP2731044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(以
下では「TFT」と称する)を用いたアクティブマトリ
クス表示装置に関する。
【0002】
【従来の技術】上記アクティブマトリクス表示装置とし
ては、従来、図7(断面図)に示すものが知られている
。この表示装置は、アクティブマトリクス基板150と
対向基板160とを備えている。アクティブマトリクス
基板150には、ガラス等からなる第1の絶縁性基板1
01上に配したTFT102及び絵素電極103がマト
リクス状に設けられ、このTFT102に接続して走査
信号を供給するゲートバス配線114と映像信号を供給
するソースバス配線115が設けられている(図5参照
)。更には、図7に示すようにその上に全面にわたって
形成した保護膜としてのパッシベーション膜(図示せず
)と、その上に形成した通常ポリイミド膜からなる配向
膜104が設けられている。この配向膜104にはラビ
ング法によって配向処理が施されている。
【0003】一方の対向基板160には、ガラス等から
なる第2の絶縁性基板105上に、クロム膜をスパッタ
リング法で成膜し、図6に斜線で示した形状にパターニ
ングして開口部121を有する遮光膜120が形成され
ている。この遮光膜120は上記アクティブマトリクス
基板150からの漏れ光を遮断する機能を果たし、開口
部121が有効表示部となる。遮光膜120上には更に
、図7に示すように透明電極からなる対向電極106が
ほぼ全面に形成され、対向電極106上には、配向処理
が施された配向膜107が形成されている。
【0004】そして、対向配置になしたアクティブマト
リクス基板150及び対向基板160の間には、両基板
150、160の間隔を一定に保持するスペーサとして
のプラスチックビーズ109が挟まれた状態で、液晶層
110がシール樹脂108によって封入されている。
【0005】このように構成したアクティブマトリクス
表示装置では、絵素電極103と対向電極106との間
に液晶層110及び配向膜104、107が存在する。 これらによってコンデンサが形成され、絵素電極103
が該コンデンサの一方の電極をなし、対向電極106が
他方の電極をなす。この一方の電極をなす絵素電極10
3には、図5に示すようにTFT102のドレイン電極
が接続され、TFT102のソース電極にはソースバス
配線115が接続されている。このソースバス配線11
5と前記ゲートバス配線114とは、それぞれシール樹
脂108の外側で電極端子に接続されている。
【0006】このアクティブマトリクス表示装置の駆動
は、例えば図5に示すようにして多数形成したゲートバ
ス配線114のうち最上段のゲートバス配線114から
順次走査パルス信号を入力していき、ゲートバス配線1
14に接続されたそれぞれのTFT102をオン状態と
し、この走査パルス信号に同期させてソースバス配線1
15から映像信号を入力する。これにより、各絵素電極
103と対向電極106とに電圧が印加され、液晶層1
10内の液晶分子の配向変化が起こり、アクティブマト
リクス表示装置において表示が行われる。
【0007】さて、この表示動作の際、例えば前記液晶
層110の誘電率異方性が正である場合、電圧を印加し
ないときは図8に示すように、液晶層110の液晶分子
130の分子軸は絵素電極103の表面に対してプレテ
ィルト角θをもって配向している。このプレティスト角
θは、電圧印加時に液晶分子130の配向変化の方向を
同一にして、均質な表示を行うために設定されている。 一方、電圧印加時には液晶分子130の分子軸は絵素電
極103の表面に対して略垂直に配向状態を変える。な
お、上記誘電率異方性が負の場合には、液晶分子130
の分子軸の方向は、電圧が印加されたときと印加されな
いときとで逆になるが、液晶分子130は同様に配向状
態を変える。
【0008】
【発明が解決しようとする課題】ところで、上記の従来
装置においては絵素電極103と対向電極106との間
で電界が発生するが、その電界が絵素電極103の近傍
にあるソースバス配線115及びゲートバス配線114
の電圧により影響を受ける。これにより、図9に示すよ
うに絵素電極103の端部Aにおける電気力線132が
基板101と平行な方向の成分を有して湾曲した状態と
なりやすい。このような状態になると、図10に示すよ
うに絵素電極103の端部Aの上側に位置する液晶分子
130が、上記プレティルト角θの方向とは逆向きに配
向(リバースティルト)し、リバースティルトによるデ
ィスクリネーションが発生する。そして、ディスクリネ
ーションが発生した部分では、液晶分子130による光
制御が正常に行われず、よってディスクリネーション発
生部が有効表示部内に位置する場合には、コントラスト
が低下するなどして表示品位が損なわれるという問題点
があった。
【0009】なお、有効表示部を狭くしてディスクリネ
ーション発生部を覆うようにすれば、表示品位が損なわ
れることを防止できるが、表示部が狭くなる難点がある
【0010】本発明は、このような従来技術の問題点を
解決するものであり、有効表示部を狭くすることなく、
ディスクリネーションの発生を防止して、表示品位を向
上できるアクティブマトリクス表示装置を提供すること
を目的とする。
【0011】
【課題を解決するための手段】本発明にかかるアクティ
ブマトリクス液晶表示装置は、一対の絶縁性基板の間に
プレティルト角を定めて液晶層を設けたアクティブマト
リクス液晶表示装置において、該一対の基板のいずれか
一方の基板内面にマトリクス状に配列された絵素電極と
、該絵素電極に信号を供給する信号線と、該絵素電極の
周辺部に該絵素電極と電気的に絶縁した状態で形成され
たガード電極と、を備え、該ガード電極に該液晶層を通
る電気力線が該信号線の電位により受ける影響を打ち消
す電位が与えられる構成となしてあり、そのことにより
上記目的が達成される。
【0012】
【作用】本発明にあっては、絵素電極の周囲にガード電
極が形成されており、そのガード電極の電位を、液晶層
を通る電気力線が信号線電位により影響を受けて生じる
基板と平行な横方向成分と、逆方向の横方向成分が現れ
る電位に設定するようになっている。このため、信号線
電位から受ける電気力線への影響が、ガード電極電位の
電気力線へ及ぼす影響により打ち消される。
【0013】
【実施例】本発明の実施例について以下に説明する。
【0014】図4は本発明のアクティブマトリクス液晶
表示装置を示す断面図である。この表示装置は、対向配
置したアクティブマトリクス基板30及び対向基板40
と、両基板30と40との間に設けた液晶層50とから
なる。
【0015】上記アクティブマトリクス基板30は、図
1(平面図)に示す構成となっている。このアクティブ
マトリクス基板30は、次のようにして作製される。図
4に示したガラス基板10の上にスパッタリング法によ
りTa金属薄膜を形成し、このTa金属薄膜をフォトリ
ソグラフィ法によりパターニングして、図2A(平面図
)及び図3A(図2AのX−Xによる断面図)に示すよ
うにゲートバス配線2及びゲートバス支線2aを形状し
た。このゲートバス支線2aの先端部は、後に形成され
るTFT1(図1参照)のゲート電極として機能する。
【0016】次に、この基板10の上に全面にわたって
、窒化シリコン膜、ノンドープアモルファスシリコン膜
、n+型アモルファスシリコン膜を順次プラズマCVD
法により形成する。その後、アモルファスシリコン膜、
及びn+型アモルファスシリコン膜を同様にパターニン
グし、図2B(平面図)及び図3B(図2BのX−Xに
よる断面図)に示すように、基板10の上にわたって窒
化シリコン膜からなるゲート絶縁膜12を形成すると共
に、ゲートバス支線2aの先端部の上に、ノンドープア
モルファスシリコン膜からなる半導体層13と、n+型
アモルファスシリコン膜からなるコンタクト層14を形
成した。
【0017】次に、この基板10上の全面にTi金属薄
膜を形成した後、この金属薄膜をパターニングして、図
2C(平面図)及び図3C(図2CのX−Xによる断面
図)に示す形状のソース電極15、ドレイン電極16及
びソースバス配線20を形成した。このとき、前記コン
タクト層14の中央部もエッチング除去し、ソース電極
15の下方の部分と、ドレイン電極16の下方の部分と
に分割した。以上によりTFT1が完成する。
【0018】次に、この基板10上の全面に窒化シリコ
ン膜をプラズマCVD法によって形成し、パターニング
を行って、図3D(図1のY−Y線による断面図)に示
すようにTFT1上に保護膜18を形成した。この保護
膜18はポリイミドでもよいが、この場合にはスピンナ
ーでポリイミドを塗布し、焼成パターニングを行う。次
に、この基板10上の全面にITO膜を形成した後パタ
ーニングを行って、図1に示すような形状の絵素電極1
7を形成し、更にその上の全面に図4(図1のZ−Zに
よる断面図)に示すよう配向膜24を形成した。
【0019】次に、この基板10上の全面に窒化シリコ
ン膜をプラズマCVD法によって形成しパターニングを
行って、図3Dに示すように絵素電極17の周辺部に絶
縁膜19を形成した。更に、この基板10上の全面にT
i金属薄膜を形成した後パターニングを行い、図1に示
す形状のガード電極21を形成した。これにより、アク
ティブマトリクス基板30が完成する。
【0020】一方、上記アクティブマトリクス基板30
と組み合わせられる対向基板40は、図4に示すように
、ガラス基板41上に透明な対向電極42が形成され、
更にその上にラビング処理の施された配向膜43が形成
されている。このラビング処理は、上述したアクティブ
マトリクス基板30に設けた配向膜24にも施されてお
り、両基板30、40の間に封入される液晶層50の液
晶分子のプレティルト角を設定するために行っている。
【0021】このような対向基板40と上述したアクテ
ィブマトリクス基板30とを、前述の従来例と同様にシ
ール樹脂などを用いて貼合わせ、両基板30、40の間
に液体を封入して液晶層50を形成する。
【0022】これにより本発明のアクティブマトリクス
液晶表示装置が完成される。なお、上記シール樹脂の外
側には、外部の制御回路と接続するための複数の電極端
子(図示せず)が設けられ、その電極端子に上述したガ
ード電極21、ソースバス配線20及びゲートバス配線
2が接続されている。
【0023】このような構成のアクティブマトリクス液
体表示装置において、例えば絵素電極17の電位が−6
V、ゲートバス配線2の電位が−15V、対向電極42
の電位が0Vのとき、ガード電極21の電位を0Vにす
ると、ゲート電極電位が液晶層中の電界に与える影響と
、ガード電極21の電位が液晶層中の電界に与える影響
とが打ち消し合い、図4に示すように電気力線60が基
板に対してほぼ垂直な理想的な形に近くなる。これによ
り、有効表示部を狭くすることなくリバースティルトが
発生するのを防止できる。
【0024】
【発明の効果】本発明による場合には、液晶分子のリバ
ースティルトを防止できるので、ディスクリネーション
の発生を防ぐことができ、これにより有効表示部を狭く
することなくコントラストが良好で、高い表示品位を有
するアクティブマトリクス液晶表示装置を提供すること
ができる。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス液晶表示装置の
一実施例に用いられるアクティブマトリクス基板の平面
図。
【図2】(A)、(B)及び(C)はそれぞれ図1のア
クティブマトリクス基板の製造工程を示す平面図。
【図3】(A)、(B)、(C)及び(D)はそれぞれ
同製造工程を示す断面図。
【図4】本発明のアクティブマトリクス液晶表示装置の
電気力線の方向を示す断面図。
【図5】従来のアクティブマトリクス基板を示す平面図
【図6】従来の対向基板の平面図。
【図7】従来のアクティブマトリクス表示装置の断面図
【図8】従来のアクティブマトリクス状における液晶分
子の配向方向を示す断面図。
【図9】同電気力線の方向を示す断面図。
【図10】ディスクリネーションが有効表示部上に発生
した状態を示す断面図。
【符号の説明】
1          TFT 10、41  ガラス基板 17        絵素電極 21        ガード電極 30        アクティブマトリクス基板40 
       対向基板 42        対向電極 50        液晶層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】一対の絶縁性基板の間にプレティルト角を
    定めて液晶層を設けたアクティブマトリクス液晶表示装
    置において、該一対の基板のいずれか一方の基板内面に
    マトリクス状に配列された絵素電極と、該絵素電極に信
    号を供給する信号線と、該絵素電極の周辺部に該絵素電
    極と電気的に絶縁した状態で形成されたガード電極と、
    を備え、該ガード電極に該液晶層を通る電気力線が該信
    号線の電位により受ける影響を打ち消す電位が与えられ
    る構成となしたアクティブマトリクス液晶表示装置。
JP8808891A 1991-04-19 1991-04-19 アクティブマトリクス液晶表示装置 Expired - Fee Related JP2731044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8808891A JP2731044B2 (ja) 1991-04-19 1991-04-19 アクティブマトリクス液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8808891A JP2731044B2 (ja) 1991-04-19 1991-04-19 アクティブマトリクス液晶表示装置

Publications (2)

Publication Number Publication Date
JPH04319920A true JPH04319920A (ja) 1992-11-10
JP2731044B2 JP2731044B2 (ja) 1998-03-25

Family

ID=13933114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8808891A Expired - Fee Related JP2731044B2 (ja) 1991-04-19 1991-04-19 アクティブマトリクス液晶表示装置

Country Status (1)

Country Link
JP (1) JP2731044B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
US6229589B1 (en) 1997-10-01 2001-05-08 Sanyo Electric Co., Ltd. Liquid crystal display including a vertically aligned liquid crystal layer disposed between pixel electrodes and a common electrode
JP2001318388A (ja) * 2000-02-29 2001-11-16 Sony Corp 液晶表示装置
JP2002258320A (ja) * 2001-02-28 2002-09-11 Nec Corp 液晶表示装置
US6509944B2 (en) 1997-10-01 2003-01-21 Sanyo Electric Co., Ltd. Vertically aligned liquid crystal display with improved viewing characteristics
US7652739B2 (en) 2000-02-29 2010-01-26 Sony Corporation Liquid crystal display apparatus using switching devices and a method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442635A (en) * 1987-08-11 1989-02-14 Asahi Glass Co Ltd Active matrix type display element
JPH02137823A (ja) * 1988-11-18 1990-05-28 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH03196020A (ja) * 1989-12-25 1991-08-27 Casio Comput Co Ltd 液晶表示装置
JPH03198030A (ja) * 1989-12-27 1991-08-29 Casio Comput Co Ltd 薄膜トランジスタパネル及び液晶表示装置
JPH03280020A (ja) * 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH0469622A (ja) * 1990-07-10 1992-03-04 Nec Corp アクティブマトリクス型液晶表示装置
JPH04288528A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd 薄膜トランジスタマトリクス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442635A (en) * 1987-08-11 1989-02-14 Asahi Glass Co Ltd Active matrix type display element
JPH02137823A (ja) * 1988-11-18 1990-05-28 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH03196020A (ja) * 1989-12-25 1991-08-27 Casio Comput Co Ltd 液晶表示装置
JPH03198030A (ja) * 1989-12-27 1991-08-29 Casio Comput Co Ltd 薄膜トランジスタパネル及び液晶表示装置
JPH03280020A (ja) * 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH0469622A (ja) * 1990-07-10 1992-03-04 Nec Corp アクティブマトリクス型液晶表示装置
JPH04288528A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd 薄膜トランジスタマトリクス

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
US6229589B1 (en) 1997-10-01 2001-05-08 Sanyo Electric Co., Ltd. Liquid crystal display including a vertically aligned liquid crystal layer disposed between pixel electrodes and a common electrode
US6407794B2 (en) 1997-10-01 2002-06-18 Sanyo Electric Co., Ltd. Vertically aligned type liquid crystal display
US6509944B2 (en) 1997-10-01 2003-01-21 Sanyo Electric Co., Ltd. Vertically aligned liquid crystal display with improved viewing characteristics
JP2001318388A (ja) * 2000-02-29 2001-11-16 Sony Corp 液晶表示装置
US7652739B2 (en) 2000-02-29 2010-01-26 Sony Corporation Liquid crystal display apparatus using switching devices and a method of manufacturing the same
JP2002258320A (ja) * 2001-02-28 2002-09-11 Nec Corp 液晶表示装置
US7136116B2 (en) 2001-02-28 2006-11-14 Nec Corporation Liquid crystal display with control electrodes for preventing lateral leak of electric field

Also Published As

Publication number Publication date
JP2731044B2 (ja) 1998-03-25

Similar Documents

Publication Publication Date Title
US6400436B1 (en) In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode
US6259502B1 (en) In-plane switching mode liquid crystal display device having a common electrode on the passivation layer
US6667790B2 (en) Liquid crystal display having particular spacer
US6281957B1 (en) In-plane switching mode liquid crystal display device
US7110075B2 (en) Liquid crystal display with domain-defining members and separate opening in the common electrode overlapping the gate or data lines
US7894026B2 (en) Thin film transistor array panel and liquid crystal display including light shield
US7619694B2 (en) Thin film transistor array panel and manufacturing method thereof
US20080094560A1 (en) Liquid crystal display having subpixels per color pixel
US20070182908A1 (en) Liquid crystal display and thin film transistor array panel therefor
US20020008825A1 (en) In-plane switching mode liquid crystal display device
US6509939B1 (en) Hybrid switching mode liquid crystal display device and method of manufacturing thereof
US6400435B2 (en) In-plane switching mode liquid crystal display device capable of shielding against interferences
JPH09281497A (ja) 液晶表示装置
JPH09281498A (ja) 液晶表示装置
KR100311531B1 (ko) 횡전계방식액정표시장치및그제조방법
JPH04319920A (ja) アクティブマトリクス液晶表示装置
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100251655B1 (ko) 횡전계방식 액정표시장치
JP3337011B2 (ja) アクティブマトリクス型液晶表示装置および、その製造方法
JP2755512B2 (ja) アクティブマトリクス液晶表示装置
JPH09127547A (ja) 液晶表示装置
JPH05113578A (ja) アクテイブマトリクス表示装置
JP2000284328A (ja) 液晶表示素子
KR100277930B1 (ko) 횡전계방식액정표시소자
KR100282331B1 (ko) 횡전계방식 액정표시소자

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971204

LAPS Cancellation because of no payment of annual fees