JP2000284328A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】ゲート配線と画素電極との間に生じる横電界の
影響による画素領域内の前記ゲート配線に沿った縁部付
近の光漏れを無くし、しかも開口率を充分高くする。 【解決手段】画素電極３とＴＦＴ４とゲート配線１１お
よびデータ配線１２と補償容量電極１３が設けられたＴ
ＦＴ基板１の内面に、各画素電極３の周縁部のうち、前
記ＴＦＴ基板１の配向膜１５の配向処理方向１５ａの上
流側で且つ前記ゲート配線１１に沿った縁部に対応させ
て、前記ゲート配線１１と画素電極３との間に生じる横
電界の影響領域のほぼ全域を覆う遮光膜２１を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アクティブ素子
に薄膜トランジスタ（以下、ＴＦＴと記す）を用いたア
クティブマトリックス型の液晶表示素子に関するもので
ある。

【０００２】

【従来の技術】アクティブ素子にＴＦＴを用いたアクテ
ィブマトリックス型の液晶表示素子は、次のような構成
となっている。

【０００３】図８および図９は従来のアクティブマトリ
ックス液晶表示素子を示しており、図８は液晶表示素子
の一方の基板の一部分の平面図、図９は図８のIX−IX線
に沿った液晶表示素子の拡大断面図である。

【０００４】この液晶表示素子は、図示しない枠状のシ
ール材を介して互いに接合された一対の透明基板１，２
と、これらの基板１，２間の前記シール材により囲まれ
た領域に設けられた液晶層２０とからなっている。

【０００５】前記液晶層２０をはさんで対向する一対の
基板１，２のうちの一方の基板（以下、ＴＦＴ基板とい
う）１の内面には、行方向（図８において左右方向）お
よび列方向（図８において上下方向）にマトリックス状
に配列する複数の透明な画素電極３と、これらの画素電
極３にそれぞれ接続された複数のＴＦＴ４と、各画素電
極行の一側にそれぞれ沿わせて形成された複数のゲート
配線１１と、各画素電極列の一側にそれぞれ沿わせて形
成された複数のデータ配線１２と、前記各画素電極行に
それぞれ対応する補償容量電極１３とが設けられてい
る。

【０００６】前記ゲート配線１１と補償容量電極１３
は、前記ＴＦＴ基板１上に形成されており、前記ＴＦＴ
４は、前記ゲート配線１１に一体に形成されたゲート電
極５と、このゲート電極５上に前記ゲート配線１１およ
び補償容量電極１３を覆って設けられたゲート絶縁膜
（透明膜）６と、前記ゲート絶縁膜６の上に前記ゲート
電極５と対向させて形成されたｉ型半導体膜７と、この
ｉ型半導体膜７の両側部の上に形成されたｎ型半導体膜
８と、これらのｎ型半導体膜８の上に設けられたソース
電極９およびドレイン電極１０とからなっている。

【０００７】なお、図８では省略しているが、前記ｉ型
半導体膜７の上には、前記両側のｎ型半導体膜８の間の
チャンネル領域を覆う絶縁膜が設けられている。この絶
縁膜は、前記ｎ型半導体膜８をパターニングする際に前
記ｉ型半導体膜７の表面がダメージを受けるのを防ぐた
めに形成されたものであり、前記ｎ型半導体膜８のパタ
ーニング後も、そのままｉ型半導体膜７の上に残されて
いる。

【０００８】前記データ配線１１は、前記ゲート絶縁膜
６の上に設けられており、このデータ配線１１は前記Ｔ
ＦＴ４のドレイン電極１０につながっている。なお、図
に示した液晶表示素子は、前記データ配線１１をＴＦＴ
４のドレイン電極１０と一体に形成したものであるが、
アクティブマトリックス液晶表示素子には、ＴＦＴ４を
層間絶縁膜で覆ってその上にデータ配線を形成し、この
データ配線を前記層間絶縁膜に設けたコンタクト孔にお
いてＴＦＴ４のドレイン電極１０に接続しているものも
ある。

【０００９】また、前記ゲート絶縁膜６の上には、前記
ＴＦＴ４および前記データ配線１２を覆って透明な保護
絶縁膜１４が設けられており、この保護絶縁膜１４の上
に前記画素電極３が形成されている。この画素電極３
は、前記保護絶縁膜１４に設けられたコンタクト孔１４
ａにおいて前記ＴＦＴ４のソース電極９に接続されてい
る。

【００１０】一方、前記補償容量電極１３は、前記画素
電極３の縦幅（列方向の幅）のほぼ中央部に対向させ
て、前記ゲート配線１１とほぼ平行に設けられており、
この補償容量電極１３と前記画素電極３とその間の前記
ゲート絶縁膜６および保護絶縁膜１４とにより、非選択
期間の画素電極３の電位を保持するための補償容量（ス
トレージキャパシタ）Ｃｓが形成されている。

【００１１】なお、この液晶表示素子では、前記補償容
量電極１３を、その両側に、行方向に隣り合う画素電極
３の間の領域に対応する延長電極部１３ａを有する形状
に形成している。この延長電極部１３ａは、その両側縁
部がそれぞれ前記隣り合う画素電極３の縁部に対向する
幅に形成されており、したがって前記補償容量Ｃｓは、
画素電極３の縦幅のほぼ中央部に沿った横長容量部と、
画素電極３の両側縁に沿った一対の縦長容量部とからな
っている。

【００１２】また、前記ゲート配線１１および補償容量
電極１３と前記データ配線１２は、アルミニウム系合金
等の低抵抗金属により形成されており、前記ゲート配線
１１と補償容量電極１３は、前記データ配線１２との間
の絶縁耐圧を高くするために、それぞれの端子部（図示
せず）を除いて、その表面を陽極酸化処理されている。
図９において、ａは前記ゲート配線１１およびゲート電
極５の表面の陽極酸化膜、ｂは前記補償容量電極１３の
表面の陽極酸化膜である。

【００１３】さらに、このＴＦＴ基板１の最も内面、つ
まり前記画素電極３の形成面の上には、ポリイミド等か
らなる配向膜１５が設けられており、この配向膜１５
は、その膜面を一方向にラビングすることにより所定方
向に配向処理されている。

【００１４】また、他方の基板（以下、対向基板とい
う）２の内面には、前記複数の画素電極３に対向する一
枚膜状の透明な対向電極１６が設けられるともに、前記
複数の画素電極３と前記対向電極１６とが互いに対向す
る複数の画素領域にそれぞれ対応させて形成された複数
の色、例えば赤，緑，青の３色のカラーフィルタ１７
と、各行の画素領域の間の領域に対応させて形成された
行方向に沿う帯状のブラックマスク１８とが設けられて
いる。

【００１５】なお、前記ブラックマスク１８は、例えば
クロム等の遮光性金属膜からなっており、このブラック
マスク１８と前記カラーフィルタ１７は前記対向基板２
の上に形成され、その上に前記対向電極１６が形成され
ている。

【００１６】さらに、この対向基板２の最も内面、つま
り前記対向電極１６の形成面の上には、ポリイミド等か
らなる配向膜１９が設けられており、この配向膜１９
は、その膜面を一方向にラビングすることにより所定方
向に配向処理されている。

【００１７】そして、前記液晶層２０の液晶の分子は、
一対の基板１，２の内面に設けられた前記配向膜１５，
１９によりそれぞれの基板１，２の近傍における配向方
向を規制され、これらの基板１，２間において所定の配
向状態で配向している。

【００１８】なお、アクティブマトリックス液晶表示素
子としては、一般に、前記液晶層２０の液晶分子を基板
１，２間において所定のツイスト角（例えばほぼ９０
度）でツイスト配向させるとともに、一対の基板１，２
の外面にそれぞれ偏光板（図示せず）を、その透過軸を
所定の方向に向けて配置した、ＴＮ（ツイステッドネマ
ティック）方式のものが利用されている。

【００１９】この液晶表示素子は、一般に、前記ＴＦＴ
基板１を背面側に向け、前記対向基板２を前面側に向け
て配置され、前記ＴＦＴ基板１の背後にバックライトを
配置して使用されている。

【００２０】

【発明が解決しようとする課題】ところで、上記アクテ
ィブマトリックス液晶表示素子は、前記ＴＦＴ基板１の
内面に、各画素電極行の一側にそれぞれ沿わせてゲート
配線１１が設けられ、各画素電極列の一側にそれぞれ沿
わせてデータ配線１２が設けられているため、前記ゲー
ト配線１１およびデータ配線１２と、これらの配線１
１，１２に隣接する画素電極３の縁部との間に、前記ゲ
ート配線１１およびデータ配線１２にそれぞれ供給され
るゲート信号およびデータ信号の電位と前記画素電極３
の電位との差に応じた横電界（基板１面に沿った方向の
電界）が発生し、その横電界の影響により、前記ＴＦＴ
基板１の近傍の液晶分子が、前記横電界の向きに沿って
配向する。

【００２１】前記横電界の向きは、画素電極３の一方の
縁部側とその反対の縁部側とで互いに逆であり、したが
って、前記横電界の影響による液晶分子の配向方向は、
画素電極３の一方の縁部側とその反対の縁部側とで互い
に逆向きである。

【００２２】これに対して、前記ＴＦＴ基板１の近傍の
液晶分子のうち、前記横電界の影響を受けない領域の液
晶分子は、前記配向膜１５の配向処理方向（ラビング方
向）に沿って、前記配向処理方向の下流側（ラビングの
終端側）に向かう側の分子端が基板１面に対して僅かに
斜めに立ち上がるようにプレチルトした状態で一様に配
向している。

【００２３】そのため、前記画素電極３の周縁部のう
ち、前記配向膜１５の配向処理方向とほぼ同じ方向の横
電界が生じる領域に沿った縁部では、前記横電界の影響
による液晶分子の配向方向が前記配向膜１５による配向
方向とあまり変わらないが、前記配向膜１５の配向処理
方向に対して逆方向の横電界が生じる領域に沿った縁部
では、前記横電界の影響による液晶分子の配向方向が、
前記配向膜１５による配向方向と逆であるため、その領
域に、ディスクリネーション（液晶分子の配向方向が逆
になる現象）が発生する。

【００２４】このディスクリネーションは、各画素電極
の周縁部のうち、前記ＴＦＴ基板１の配向膜１５の配向
処理方向の上流側（ラビング開始端側）の縁部に沿って
生じている。

【００２５】前記ディスクリネーションの発生領域にお
ける液晶分子の配向状態が逆になった境目は、ディスク
リネーションラインと呼ばれており、例えば、前記ＴＦ
Ｔ基板１の配向膜１５が、その配向処理方向１５ａを図
８に矢印で示したように、斜め右下方向から斜め左上方
向に向かって配向処理されている場合、同図に太い二点
鎖線で示したように、画素電極３の下縁部から左側縁部
に沿ってディスクリネーションラインＤが生じる。

【００２６】そのため、アクティブマトリックス液晶表
示素子は、各画素領域内の縁部付近に、前記ディスクリ
ネーションラインＤに沿った光漏れを生じるという問題
をもっている。

【００２７】なお、データ配線１２と画素電極３との電
位差は、前記データ配線１２に供給されるデータ信号の
電位と、前記画素電極３の非選択期間の電位（選択期間
にデータ配線１２からＴＦＴ４を介して供給されたデー
タ信号に応じた電位）との差であり、その値は小さいた
め、前記データ配線１２と画素電極３との間に生じる横
電界によるディスクリネーションは極く弱い。

【００２８】しかも、図８および図９に示した液晶表示
素子は、前記補償容量電極１３が、行方向に隣り合う画
素電極３の間の領域に対応する延長電極部１３ａを有す
る形状に形成されており、この延長電極部１３ａの両側
縁部がそれぞれ前記隣り合う画素電極３の縁部に対向し
ているため、バックライトからの照明光のうち、前記デ
ータ配線１２に沿ったディスクリネーション発生領域に
入射した光が、前記補償容量電極１３の延長電極部１３
ａにより遮光される。

【００２９】したがって、前記ディスクリネーションラ
インＤは、画素電極３の縦横２つの縁部（図８では下縁
部と左側縁部）に沿って生じるが、画素領域内のデータ
配線１２に沿った縁部付近に生じる光漏れはほとんど見
えない。

【００３０】一方、ゲート配線１１に供給されるゲート
信号は、選択期間にＴＦＴ４をＯＮさせる電位になる信
号であり、前記ゲート配線１１と画素電極３との間には
大きな電位差が生じるため、ゲート配線１１と画素電極
３との間に生じる横電界によるディスクリネーションは
強く、したがって、画素領域内のゲート配線１１に沿っ
た縁部付近に生じる光漏れが目立ち、表示品質が低下す
る。

【００３１】そこで従来は、図９に示したように、対向
基板２の内面に、各行の画素領域の間の領域に対応させ
て、ゲート配線１１に沿ったディスクリネーション発生
領域、つまりゲート配線１１と画素電極３との間に生じ
る横電界の影響領域のほぼ全域を覆う幅にブラックマス
ク１８を設け、画素領域内のゲート配線１１に沿った縁
部付近に生じる光漏れを防ぐようにしている。

【００３２】しかし、対向基板２に設けたブラックマス
ク１８により画素領域内のゲート配線１１に沿った縁部
付近に生じる光漏れを確実に防ぐためには、前記ブラッ
クマスク１８を、前記ＴＦＴ基板１と対向基板２とをシ
ール材を介して接合する際の基板合わせ精度の誤差を考
慮して、充分に幅広に形成する必要があり、そのため
に、開口率が低くなってしまう。

【００３３】この発明は、ゲート配線と画素電極との間
に生じる横電界の影響による画素領域内の前記ゲート配
線に沿った縁部付近の光漏れを無くし、しかも開口率を
充分高くすることができるアクティブマトリックス型の
液晶表示素子を提供することを目的としたものである。

【００３４】

【課題を解決するための手段】この発明は、液晶層をは
さんで対向する一対の基板のうちの一方の基板の内面
に、行方向および列方向にマトリックス状に配列する複
数の画素電極と、これらの画素電極にそれぞれ接続され
た複数のＴＦＴ（薄膜トランジスタ）と、各画素電極行
の一側にそれぞれ沿わせて形成された複数のゲート配線
と、各画素電極列の一側にそれぞれ沿わせて形成された
複数のデータ配線と、前記各画素電極行にそれぞれ対応
する補償容量電極とが設けられ、他方の基板の内面に、
前記複数の画素電極に対向する対向電極が設けられると
もに、前記一対の基板の最も内面にそれぞれ所定の方向
に配向処理された配向膜が設けられたアクティブマトリ
ックス型の液晶表示素子において、前記一方の基板の内
面に、前記各画素電極の周縁部のうち、前記一方の基板
の配向処理方向の上流側で且つ前記ゲート配線に沿った
縁部に対応させて、前記ゲート配線と前記画素電極との
間に生じる横電界の影響領域のほぼ全域を覆う遮光膜が
設けられていることを特徴とするものである。

【００３５】すなわち、この発明の液晶表示素子は、ゲ
ート配線と画素電極との間に生じる横電界の影響により
発生するディスクリネーションによる光漏れを、前記遮
光膜により防ぐようにしたものであり、前記ゲート配線
と画素電極との間に生じる横電界の影響によるディスク
リネーションは、一方の基板に設けられた各画素電極の
周縁部のうち、前記一方の基板の配向膜の配向処理方向
の上流側で且つ前記ゲート配線に沿った縁部に沿って発
生するため、その縁部に対応させて前記横電界の影響領
域のほぼ全域を覆う遮光膜を設けることにより、前記ゲ
ート配線と画素電極との間に生じる横電界の影響による
画素領域内の前記ゲート配線に沿った縁部付近の光漏れ
を無くすことができる。

【００３６】しかも、この液晶表示素子では、画素電極
とＴＦＴとゲート配線およびデータ配線と補償容量電極
が設けられた一方の基板に前記遮光膜を設けているた
め、前記遮光膜を、前記ゲート配線と画素電極との間に
生じる横電界の影響領域に精度良く対応させて形成する
ことが可能であり、したがって、前記遮光膜は、前記横
電界の影響領域のほぼ全域を覆う必要最小限の幅に形成
すればよいから、開口率を充分高くすることができる。

【００３７】

【発明の実施の形態】この発明の液晶表示素子は、上記
のように、複数の画素電極とＴＦＴとゲート配線および
データ配線と補償容量電極が設けられた一方の基板の内
面に、各画素電極の周縁部のうち、前記一方の基板の配
向膜の配向処理方向の上流側で且つ前記ゲート配線に沿
った縁部に対応させて、前記ゲート配線と前記画素電極
との間に生じる横電界の影響領域のほぼ全域を覆う遮光
膜を設けることにより、ゲート配線と画素電極との間に
生じる横電界の影響による画素領域内の前記ゲート配線
に沿った縁部付近の光漏れを無くし、しかも開口率を充
分高くしたものである。

【００３８】この発明の液晶表示素子は、ゲート配線と
補償容量電極が前記一方の基板上に形成され、ＴＦＴ
が、前記ゲート配線に一体に形成されたゲート電極と、
このゲート電極上に前記ゲート配線および補償容量電極
を覆って設けられたゲート絶縁膜と、前記ゲート絶縁膜
の上に前記ゲート電極と対向させて形成された半導体膜
と、この半導体膜の上に設けられたソース電極およびド
レイン電極とからなっており、前記データ配線が前記ゲ
ート絶縁膜の上に設けられて前記ＴＦＴのドレイン電極
につながっているとともに、前記ゲート絶縁膜の上に、
前記ＴＦＴおよび前記データ配線を覆って保護絶縁膜が
設けられ、この保護絶縁膜の上に画素電極が形成され、
この画素電極が前記保護絶縁膜に設けられたコンタクト
孔において前記ＴＦＴのソース電極に接続されており、
前記ゲート絶縁膜と前記保護絶縁膜との間に前記遮光膜
が設けられている構成のものが好ましい。

【００３９】このような構成によれば、前記遮光膜を、
前記ＴＦＴのソース電極およびドレイン電極と同じ金属
膜により、前記ソース，ドレイン電極の形成工程を利用
して形成し、液晶表示素子の製造コストを低く抑えるこ
とができる。

【００４０】その場合、前記遮光膜は、前記ＴＦＴのソ
ース電極を延長させて形成してもよく、このようにする
ことにより、液晶表示素子の製造コストを低く抑えるだ
けでなく、例えば前記画素電極を前記ソース電極と前記
遮光膜の両方に接続し、前記画素電極とソース電極との
接続抵抗を小さくすることができる。

【００４１】このように、前記遮光膜を前記ＴＦＴのソ
ース電極を延長させて形成する場合、前記補償容量電極
を、前記遮光膜に対向させて形成し、この補償容量電極
と前記遮光膜とその間の前記ゲート絶縁膜とにより補償
容量を形成してもよく、このようにすることにより、前
記補償容量電極をＩＴＯ等の高抵抗の透明導電膜からな
る画素電極に対向させて補償容量を形成する場合に比べ
て、容量特性の良い補償容量を得ることができるととも
に、前記遮光膜による遮光領域と前記補償容量電極によ
る遮光領域とがラップするため、さらに開口率を高くす
ることができる。

【００４２】

【実施例】図１〜図３はこの発明の第１の実施例を示し
ており、図１は液晶表示素子の一方の基板の一部分の平
面図、図２は図１のII−II線に沿った液晶表示素子の拡
大断面図、図３は図１の III−III 線に沿った液晶表示
素子の拡大断面図である。

【００４３】この液晶表示素子は、複数の画素電極３と
ＴＦＴ４とゲート配線１１およびデータ配線１２と補償
容量電極１３が設けられた一方の基板（以下、ＴＦＴ基
板という）１の内面に、各画素電極３の周縁部のうち、
前記ＴＦＴ基板１の最も内面の配向膜１５の配向処理方
向１５ａの上流側（ラビング開始端側）で且つ前記ゲー
ト配線１１に沿った縁部に対応させて、前記ゲート配線
１１と前記画素電極３との間に生じる横電界の影響領域
のほぼ全域を覆う遮光膜２１を設けたものである。

【００４４】この液晶表示素子において、前記ゲート配
線１１と補償容量電極１３は、前記ＴＦＴ基板１上に形
成されており、前記ＴＦＴ４は、前記ゲート配線１１に
一体に形成されたゲート電極５と、このゲート電極５上
に前記ゲート配線１１および補償容量電極１３を覆って
設けられたゲート絶縁膜６と、前記ゲート絶縁膜６の上
に前記ゲート電極５と対向させて形成されたｉ型半導体
膜７と、このｉ型半導体膜７の両側部の上に形成された
ｎ型半導体膜８と、これらのｎ型半導体膜８の上に設け
られたソース電極９およびドレイン電極１０とからなっ
ている。

【００４５】なお、図２では省略しているが、前記ｉ型
半導体膜７のチャンネル領域（両側のｎ型半導体膜８の
間の領域）の上には、前記ｎ型半導体膜８をパターニン
グする際に前記ｉ型半導体膜７の表面がダメージを受け
るのを防ぐために形成された覆う絶縁膜が設けられてい
る。

【００４６】また、前記データ配線１２は、前記ゲート
絶縁膜６の上に設けられて前記ＴＦＴ４のドレイン電極
１０につながっている。なお、この実施例では、データ
配線１１をＴＦＴ４のドレイン電極１０と一体に形成し
ているが、前記データ配線１１は、前記ＴＦＴ４を層間
絶縁膜で覆ってその上に形成し、このデータ配線１１を
前記層間絶縁膜に設けたコンタクト孔においてＴＦＴ４
のドレイン電極１０に接続してもよい。

【００４７】さらに、前記ゲート絶縁膜６の上には、前
記ＴＦＴ４および前記データ配線１１を覆って保護絶縁
膜１４が設けられており、この保護絶縁膜１４の上に前
記複数の画素電極３が配列形成されている。

【００４８】前記画素電極３は、縦長の矩形状で、且つ
ＴＦＴ４が接続される側とは反対側の縁部、つまり図１
において上縁部を、画素電極３の一側縁から中央付近に
わたって切り落とした形状に形成されており、その切り
落とし部に対応させて、ゲート配線１１をはさんで隣り
合う画素電極３に接続されるＴＦＴ４が設けられてい
る。

【００４９】前記ＴＦＴ４のドレイン電極１０は、前記
画素電極３の切り落とし部に対応する領域に、ｉ型半導
体膜７上からデータ配線１２に向かって、一側縁が前記
画素電極３の切り落とし部よりも他側縁側の上縁部の延
長線にほぼ一致し、他側縁が前記画素電極３の切り落と
し部の側縁に対して間隔をおいて対応する幅に形成され
ている。

【００５０】また、前記ＴＦＴ４のソース電極９は、前
記ｉ型半導体膜７上からゲート配線１１の反対側に延長
させて形成され、その端部において前記ゲート配線１１
をはさんで隣り合う画素電極３の下縁部（切り落とし部
を設けた側とは反対側の縁部）に対向しており、前記ゲ
ート配線１１をはさんで隣り合う画素電極３が、前記保
護絶縁膜１４に設けられたコンタクト孔１４ａにおいて
前記ソース電極９に接続されている。

【００５１】そして、前記遮光膜２１は、前記ゲート絶
縁膜６と前記保護絶縁膜１４との間に、前記ＴＦＴ４の
ソース電極９およびドレイン電極１０と同じ金属膜（ア
ルミニウム系合金等からなる低抵抗金属膜）により形成
されている。

【００５２】なお、この実施例の液晶表示素子は、前記
ＴＦＴ基板１に前記遮光膜２１を設けたものであり、ま
た他方の基板（以下、対向基板という）２にブラックマ
スクを設けていないが、その他の構成は図８および図９
に示した従来のアクティブマトリックス液晶表示素子と
同じであるから、その構成の詳細な説明は、図に同符号
を付して省略する。

【００５３】さらに、この実施例では、前記ＴＦＴ基板
１の配向膜１５を、その配向処理方向１５ａを図１に矢
印で示したように、斜め右下方向から斜め左上方向に向
かって配向処理している。

【００５４】そのため、この実施例の液晶表示素子で
は、前記画素電極３の周縁部のうちの下縁部および左側
縁部と、これらの縁部に隣接するゲート配線１１および
データ配線１２との間に発生する横電界が、前記配向膜
１５による配向方向とは逆方向に液晶分子を配向させる
電界であり、その領域にディスクリネーションが発生
し、図１に太い二点鎖線で示したように、画素電極３の
下縁部から左側縁部に沿ってディスクリネーションライ
ンＤが生じる。

【００５５】なお、［発明が解決しようとする課題］の
項で説明したように、データ配線１２と画素電極３との
電位差は小さいため、前記データ配線１２と画素電極３
との間に生じる横電界によるディスクリネーションは極
く弱い。

【００５６】しかも、この実施例の液晶表示素子では、
図１に示したように、補償容量電極１３が、行方向に隣
り合う画素電極３の間の領域に対応する延長電極部１３
ａを有する形状に形成されており、この延長電極部１３
ａの両側縁部がそれぞれ前記隣り合う画素電極３の縁部
に対向しているため、バックライトからの照明光のう
ち、前記データ配線１２に沿ったディスクリネーション
発生領域に入射した光が、前記補償容量電極１３の延長
電極部１３ａにより遮光される。

【００５７】したがって、前記ディスクリネーションラ
インＤは、画素電極３の縦横２つの縁部（図１では下縁
部と左側縁部）に沿って生じるが、画素領域内のデータ
配線１２に沿った縁部付近に生じる光漏れはほとんど見
えない。

【００５８】一方、ゲート配線１１と画素電極３との間
には大きな電位差が生じるため、前記ゲート配線１１と
画素電極３との間に生じる横電界によるディスクリネー
ションは強い。

【００５９】そこで、この実施例では、前記遮光膜２１
を、各画素電極３のゲート配線１１沿った下縁部に対応
させて、前記ゲート配線１１と前記画素電極３との間に
生じる横電界の影響領域のほぼ全域を覆うように設けて
いる。

【００６０】この遮光膜２１は、前記ＴＦＴ４のソース
電極９を、前記画素電極３の下縁部に沿わせて、その下
縁部の全長近くの長さに延長することにより、前記ソー
ス電極９と一体に形成されている。

【００６１】また、この実施例では、前記保護絶縁膜１
４に設けるコンタクト孔１４ａを、前記ＴＦＴ４のソー
ス電極９上から前記遮光膜２１上にわたって横長のスリ
ット状に形成し、前記画素電極３を前記ソース電極９と
前記遮光膜２１の両方に接続している。

【００６２】すなわち、この液晶表示素子は、ゲート配
線１１と画素電極３との間に生じる横電界の影響により
発生するディスクリネーションによる光漏れを、前記遮
光膜２１により防ぐようにしたものであり、前記ゲート
配線１１と画素電極３との間に生じる横電界の影響によ
るディスクリネーションは、前記ＴＦＴ基板１に設けら
れた各画素電極３の周縁部のうち、前記ＴＦＴ基板１の
配向膜１５の配向処理方向１５ａの上流側で且つ前記ゲ
ート配線１１に沿った縁部に沿って発生するため、その
縁部に対応させて前記横電界の影響領域のほぼ全域を覆
う遮光膜２１を設けることにより、前記ゲート配線１１
と画素電極３との間に生じる横電界の影響による画素領
域内の前記ゲート配線１１に沿った縁部付近の光漏れを
無くすことができる。

【００６３】しかも、この液晶表示素子では、画素電極
３とＴＦＴ４とゲート配線１１およびデータ配線１２と
補償容量電極１３が設けられたＴＦＴ基板１に前記遮光
膜２１を設けているため、前記遮光膜２１を、前記ゲー
ト配線１１と画素電極３との間に生じる横電界の影響領
域に精度良く対応させて形成することが可能である。

【００６４】すなわち、前記ゲート配線１１および補償
容量電極１３は、前記ＴＦＴ基板１上に金属膜を成膜
し、この金属膜をパターニングすることにより形成す
る。また、前記ＴＦＴ４のソース，ドレイン電極９，１
０およびデータ配線１２と前記遮光膜２１は、前記ＴＦ
Ｔ基板１上にゲート絶縁膜６とＴＦＴ４のｉ型半導体膜
７およびｎ型半導体膜を形成した後、その上に金属膜を
成膜し、この金属膜をパターニングすることにより形成
する。さらに、前記画素電極３は、前記ＴＦＴ基板１上
に保護絶縁膜１４を設けた後、その上に透明導電膜を成
膜し、この透明導電膜をパターニングすることにより形
成する。これらのパターニングは、フォトリソグラフィ
法により高い精度で行なうことができる。

【００６５】そのため、前記遮光膜２１を、前記ゲート
配線１１と画素電極３との間に生じる横電界の影響領域
に精度良く対応させて形成することが可能であり、した
がって、前記遮光膜２１は、前記横電界の影響領域のほ
ぼ全域を覆う必要最小限の幅に形成すればよいから、開
口率を充分高くすることができる。

【００６６】また、この実施例の液晶表示素子は、ゲー
ト配線１１と補償容量電極１３が前記ＴＦＴ基板１上に
形成され、ＴＦＴ４が、前記ゲート配線１１に一体に形
成されたゲート電極５と、このゲート電極５上に前記ゲ
ート配線１１および補償容量電極１３を覆って設けられ
たゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲ
ート電極５と対向させて形成されたｉ型半導体膜７と、
このｉ型半導体膜７の両側部の上に形成されたｎ型半導
体膜８と、これらのｎ型半導体膜８の上に設けられたソ
ース電極９およびドレイン電極１０とからなっており、
前記データ配線１１が前記ゲート絶縁膜６の上に設けら
れて前記ＴＦＴ４のドレイン電極１０につながっている
とともに、前記ゲート絶縁膜６の上に、前記ＴＦＴ４お
よび前記データ配線１２を覆って保護絶縁膜１４が設け
られ、この保護絶縁膜１４の上に画素電極３が形成さ
れ、この画素電極３が前記保護絶縁膜１４に設けられた
コンタクト孔１４ａにおいて前記ＴＦＴ４のソース電極
９に接続されており、前記ゲート絶縁膜６と前記保護絶
縁膜１４との間に前記遮光膜２１が設けられている構成
のものである。

【００６７】このような構成によれば、前記遮光膜２１
を、前記ＴＦＴ４のソース電極９およびドレイン電極１
０と同じ金属膜により、前記ソース，ドレイン電極９，
１０の形成工程を利用して形成し、液晶表示素子の製造
コストを低く抑えることができる。

【００６８】しかも、この実施例では、前記遮光膜２１
を、前記ＴＦＴ４のソース電極９を延長させて形成して
いるため、液晶表示素子の製造コストを低く抑えるだけ
でなく、前記保護絶縁膜１４に設けるコンタクト孔１４
ａを前記ＴＦＴ４のソース電極９上から前記遮光膜２１
上にわたって横長のスリット状に形成することにより、
前記画素電極３を前記ソース電極９と前記遮光膜２１の
両方に接続し、前記画素電極３とソース電極９との接続
抵抗を小さくすることができる。

【００６９】なお、上記実施例では、ＴＦＴ基板１の配
向膜１５を、その配向処理方向１５ａを図１に矢印で示
したように、斜め右下方向から斜め左上方向に向かって
配向処理しているが、この配向膜１５の配向処理方向１
５ａは、任意の方向でよく、その配向処理方向１５ａに
応じて、前記遮光膜２１を設ける位置を選択すればよ
い。

【００７０】図４および図５はこの発明の第２の実施例
を示しており、図４は液晶表示素子の一方の基板（ＴＦ
Ｔ基板）の一部分の平面図、図５は図４の V−V 線に沿
った液晶表示素子の拡大断面図である。

【００７１】この実施例は、ＴＦＴ基板１の配向膜１５
を、その配向処理方向１５ａを図４に矢印で示したよう
に、斜め右上方向から斜め左下方向に向かって配向処理
したものである。

【００７２】そのため、この実施例の液晶表示素子で
は、前記画素電極３の周縁部のうちの上縁部および右側
縁部と、これらの縁部に隣接するゲート配線１１および
データ配線１２との間に発生する横電界が、前記配向膜
１５による配向方向とは逆方向に液晶分子を配向させる
電界であり、その領域にディスクリネーションが発生
し、図４に太い二点鎖線で示したように、画素電極３の
上縁部から右側縁部に沿ってディスクリネーションライ
ンＤが生じる。

【００７３】なお、この実施例においても、データ配線
１２と画素電極３との間に生じる横電界によるディスク
リネーションは極く弱く、また補償容量電極１３が、行
方向に隣り合う画素電極３の間の領域に対応する延長電
極部１３ａを有する形状に形成されているため、画素領
域内のデータ配線１２に沿った縁部付近に生じる光漏れ
はほとんど見えないが、前記画素電極３の上縁部とゲー
ト配線１１との間に生じる横電界によるディスクリネー
ションは強い。

【００７４】また、この実施例でも、上記第１の実施例
と同様に、画素電極３を、縦長の矩形状で、上縁部を、
画素電極３の一側縁から中央付近にわたって切り落とし
た形状に形成し、その切り落とし部に対応させて、ゲー
ト配線１１をはさんで隣り合う画素電極３に接続される
ＴＦＴ４を設けている。

【００７５】そのため、前記ゲート配線１１と前記画素
電極３との間に生じる横電界によるディスクリネーショ
ンが発生する領域は、前記画素電極３の切り落とし部よ
りも他側縁側の上縁部に沿った領域である。

【００７６】そこで、この実施例では、前記遮光膜２１
を、各画素電極３の前記切り落とし部よりも他側縁側の
上縁部に対応させて、前記ゲート配線１１と前記画素電
極３との間に生じる横電界の影響領域のほぼ全域を覆う
ように設けている。

【００７７】この遮光膜２１は、前記ＴＦＴ４のソース
電極９およびドレイン電極１０と同じ金属膜により、前
記画素電極３の切り落とし部よりも他側縁側の上縁部に
そのほぼ全長にわたって、前記ドレイン電極１０を延長
させたような形状に形成されている。

【００７８】ただし、ＴＦＴ４のドレイン電極１０と前
記遮光膜２１とが電気的につながっていると、データ配
線１２から前記ドレイン電極１０に供給されるデータ信
号に応じて前記遮光膜２１の電位が変化し、それが画素
電極３の電位に影響するため、この実施例では、前記ド
レイン電極１０と前記遮光膜２１とを、前記画素電極３
の切り落とし部の端縁近くにおいて切り離している。

【００７９】この実施例の液晶表示素子は、ＴＦＴ基板
１の配向膜１４の配向処理方向１５ａと、前記遮光膜２
１の形成位置が異なるが、その他の構成は上述した第１
の実施例と同じである。

【００８０】したがって、この液晶表示素子によれば、
ゲート配線１１と画素電極３との間に生じる横電界の影
響による画素領域内の前記ゲート配線１１に沿った縁部
付近の光漏れを無くし、しかも開口率を充分高くするこ
とができ、また、前記遮光膜２１をＴＦＴ４のソース電
極９およびドレイン電極１０と同じ金属膜により、前記
ソース，ドレイン電極９，１０の形成工程を利用して形
成し、液晶表示素子の製造コストを低く抑えることがで
きる。

【００８１】なお、上記第１および第２の実施例では、
補償容量電極１３を、画素電極３の縦幅（列方向の幅）
のほぼ中央部に対向させて、前記ゲート配線１１とほぼ
平行に設けているが、この補償容量電極１３を設ける位
置は任意でよく、また、前記補償容量電極１３を、行方
向に隣り合う画素電極３に接続されたＴＦＴ４につなが
るゲート配線１１の近くに設ける場合は、その補償容量
電極１３を前記ゲート配線１１に一体に形成してもよ
い。

【００８２】また、上記第１および第２の実施例では、
補償容量電極１３を、行方向に隣り合う画素電極３の間
の領域に対応する延長電極部１３ａを有する形状に形成
しているが、この補償容量電極１３は、前記延長電極部
１３ａを有しない形状に形成してもよい。

【００８３】その場合は、画素領域内のデータ配線１２
に沿った縁部付近に、ディスクリネーションラインＤに
沿った光漏れが生じるが、前記データ配線１２と画素電
極３との間に生じる横電界によるディスクリネーション
は極く弱く、したがって、前記画素領域内のデータ配線
１２に沿った縁部付近に生じる光漏れはほとんど目立た
ない。

【００８４】図６および図７はこの発明の第３の実施例
を示しており、図６は液晶表示素子の一方の基板（ＴＦ
Ｔ基板）の一部分の平面図、図７は図６のVII −VII 線
に沿った液晶表示素子の拡大断面図である。

【００８５】この実施例の液晶表示素子は、ＴＦＴ基板
１の内面に設ける遮光膜２１を、ＴＦＴ４のソース電極
９を延長させて形成するとともに、前記ＴＦＴ基板４に
設ける補償容量電極１３を、前記遮光膜２１に対向させ
て形成し、この補償容量電極１３と前記遮光膜２１とそ
の間の前記ゲート絶縁膜６とにより補償容量Ｃｓを形成
したものである。

【００８６】なお、ＴＦＴ基板１の配向膜１４の配向処
理方向１５ａと、前記遮光膜２１の形成位置が異なる
が、その他の構成は上述した第１の実施例と同じである
から、重複する説明は図に同符号を付して省略する。

【００８７】この実施例の液晶表示素子によれば、ゲー
ト配線１１と画素電極３との間に生じる横電界の影響に
よる画素領域内の前記ゲート配線１１に沿った縁部付近
の光漏れを無くし、しかも開口率を充分高くすることが
でき、また、前記遮光膜２１をＴＦＴ４のソース電極９
およびドレイン電極１０と同じ金属膜により、前記ソー
ス，ドレイン電極９，１０の形成工程を利用して形成
し、液晶表示素子の製造コストを低く抑えることができ
る。

【００８８】しかも、この実施例によれば、前記補償容
量電極１３を、アルミニウム系合金等の低抵抗金属から
なる前記遮光膜２１に対向させて形成し、この補償容量
電極１３と前記遮光膜２１とその間のゲート絶縁膜６と
により補償容量Ｃｓを形成しているため、前記補償容量
電極１３をＩＴＯ等の高抵抗の透明導電膜からなる画素
電極３に対向させて補償容量Ｃｓを形成する場合に比べ
て、容量特性の良い補償容量を得ることができるととも
に、前記遮光膜２１による遮光領域と前記補償容量電極
１３による遮光領域とがラップするため、さらに開口率
を高くすることができる。

【００８９】また、前記補償容量Ｃｓの容量値は、その
面積と電極間の絶縁膜層の厚さとによって決まり、前記
絶縁層の厚さが同じである場合は面積が大きいほど大き
な容量値が得られ、面積が同じである場合は前記絶縁層
の厚さが薄いほど大きな容量値が得られるが、前記補償
容量Ｃｓの面積を大きくすることは、開口率の低下につ
ながる。

【００９０】すなわち、前記補償容量電極１３を画素電
極３に対向させて補償容量Ｃｓを形成する場合は、前記
補償容量電極１３と画素電極３との間の絶縁層が、前記
補償容量電極１３の表面の陽極酸化膜ｂと、ゲート絶縁
膜６と、保護絶縁膜１４とにより形成されるため、電極
間の絶縁層の厚さが厚く、したがって、充分な容量値を
得るには、前記補償容量電極１３を幅広に形成して補償
容量Ｃｓの面積を大きくしなければならないため、開口
率が低する。

【００９１】その点、この実施例では、前記補償容量電
極１３を前記遮光膜２１に対向させて形成し、この補償
容量電極１３と前記遮光膜２１とその間のゲート絶縁膜
６とにより補償容量Ｃｓを形成しているため、補償容量
電極１３と遮光膜２１との間の絶縁層は、前記補償容量
電極１３の表面の陽極酸化膜ｂとゲート絶縁膜６とから
なる薄い層であり、したがって、補償容量Ｃｓの面積が
小さくても充分な容量値が得られる。そのため、この実
施例によれば、前記補償容量電極１３の幅を小さくし、
その分、開口率をさらに高くすることができる。

【００９２】なお、この実施例では、前記補償容量電極
１３を、図６に示したように、前記遮光膜２１に対向さ
せて直線状に形成しているため、画素領域内のデータ配
線１２に沿った縁部付近に生じる光漏れを補償容量電極
１３により防ぐことはできないが、上述したように、デ
ータ配線１２と画素電極３との間に生じる横電界による
ディスクリネーションは極く弱いため、前記画素領域内
のデータ配線１２に沿った縁部付近に生じる光漏れはほ
とんど目立たない。

【００９３】また、上記第１〜第３の実施例の液晶表示
素子はブラックマスクを備えていないものであるが、前
記対向基板２の内面に、各行の画素領域の間の領域に対
応させて行方向に沿う帯状のブラックマスクを設けても
よく、その場合、ゲート配線１１と画素電極３との間に
生じる横電界の影響による画素領域内の前記ゲート配線
１１に沿った縁部付近の光漏れは、前記遮光膜２１によ
り防ぐことができるため、前記ブラックマスクは、前記
画素領域の間の領域を遮光するだけの必要最小限の幅に
形成すればよい。

【００９４】さらに、上記各実施例の液晶表示素子は、
複数の画素領域が、行方向および列方向にそれぞれ直線
状に配列しているものであるが、この発明は、行方向
に、赤、緑、青のカラーフィルタ１７に対応する画素領
域が交互に直線状に配列し、列方向に、同じ色のカラー
フィルタ１７に対応する画素領域が各行ごとにほぼ１．
５ピッチずつ行方向に交互にずらして配列している、い
わゆるモザイク配列（デルタ配列ともいう）の液晶表示
素子にも適用することができる。また、この発明は、カ
ラーフィルタ１７を備えない白黒画像を表示する液晶表
示素子にも適用することができる。

【００９５】

【発明の効果】この発明の液晶表示素子は、複数の画素
電極とＴＦＴとゲート配線およびデータ配線と補償容量
電極が設けられた一方の基板の内面に、各画素電極の周
縁部のうち、前記一方の基板の配向膜の配向処理方向の
上流側で且つ前記ゲート配線に沿った縁部に対応させ
て、前記ゲート配線と前記画素電極との間に生じる横電
界の影響領域のほぼ全域を覆う遮光膜を設けたものであ
るため、ゲート配線と画素電極との間に生じる横電界の
影響による画素領域内の前記ゲート配線に沿った縁部付
近の光漏れを無くし、しかも開口率を充分高くすること
ができる。

【００９６】この発明の液晶表示素子は、ゲート配線と
補償容量電極が前記一方の基板上に形成され、ＴＦＴ
が、前記ゲート配線に一体に形成されたゲート電極と、
このゲート電極上に前記ゲート配線および補償容量電極
を覆って設けられたゲート絶縁膜と、前記ゲート絶縁膜
の上に前記ゲート電極と対向させて形成された半導体膜
と、この半導体膜の上に設けられたソース電極およびド
レイン電極とからなっており、前記データ配線が前記ゲ
ート絶縁膜の上に設けられて前記ＴＦＴのドレイン電極
につながっているとともに、前記ゲート絶縁膜の上に、
前記ＴＦＴおよび前記データ配線を覆って保護絶縁膜が
設けられ、この保護絶縁膜の上に画素電極が形成され、
この画素電極が前記保護絶縁膜に設けられたコンタクト
孔において前記ＴＦＴのソース電極に接続されており、
前記ゲート絶縁膜と前記保護絶縁膜との間に前記遮光膜
が設けられている構成のものが好ましい。

【００９７】このような構成によれば、前記遮光膜を、
前記ＴＦＴのソース電極およびドレイン電極と同じ金属
膜により、前記ソース，ドレイン電極の形成工程を利用
して形成し、液晶表示素子の製造コストを低く抑えるこ
とができる。

【００９８】その場合、前記遮光膜は、前記ＴＦＴのソ
ース電極を延長させて形成してもよく、このようにする
ことにより、液晶表示素子の製造コストを低く抑えるだ
けでなく、例えば前記画素電極を前記ソース電極と前記
遮光膜の両方に接続し、前記画素電極とソース電極との
接続抵抗を小さくすることができる。

【００９９】このように、前記遮光膜を前記ＴＦＴのソ
ース電極を延長させて形成する場合、前記補償容量電極
を、前記遮光膜に対向させて形成し、この補償容量電極
と前記遮光膜とその間の前記ゲート絶縁膜とにより補償
容量を形成してもよく、このようにすることにより、前
記補償容量電極をＩＴＯ等の高抵抗の透明導電膜からな
る画素電極に対向させて補償容量を形成する場合に比べ
て、容量特性の良い補償容量を得ることができるととも
に、前記遮光膜による遮光領域と前記補償容量電極によ
る遮光領域とがラップするため、さらに開口率を高くす
ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す液晶表示素子の
一方の基板の一部分の平面図。

【図２】図１のII−II線に沿った液晶表示素子の拡大断
面図。

【図３】図１の III−III 線に沿った液晶表示素子の拡
大断面図。

【図４】この発明の第２の実施例を示す液晶表示素子の
一方の基板の一部分の平面図。

【図５】図４の V−V 線に沿った液晶表示素子の拡大断
面図。

【図６】この発明の第３の実施例を示す液晶表示素子の
一方の基板の一部分の平面図。

【図７】図６のVII −VII 線に沿った液晶表示素子の拡
大断面図。

【図８】従来の液晶表示素子の一方の基板の一部分の平
面図。

【図９】図８のIX−IX線に沿った液晶表示素子の拡大断
面図。

【符号の説明】 １…ＴＦＴ基板 ２…対向基板 ３…画素電極 ４…ＴＦＴ（薄膜トランジスタ） ５…ゲート電極 ６…ゲート絶縁膜 ７…ｉ型半導体膜 ８…ｎ型半導体膜 ９…ソース電極 １０…ドレイン電極 １１…ゲート配線 １２…データ配線 １３…補償容量電極 Ｃs …補償容量 １４…保護絶縁膜 １４ａ…コンタクト孔 １５，１９…配向膜 １５ａ…ＴＦＴ基板の配向膜の配向処理方向 １６…対向電極 １７…カラーフィルタ Ａ…画素 １７…カラーフィルタ ２１…遮光膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０４Ｎ 5/66 １０２Ａ Ｈ０４Ｎ 5/66 １０２ Ｈ０１Ｌ 29/78 ６１６Ｔ ６１９Ｂ Ｆターム(参考） 2H091 FA02Y FA34Y FA41Z FB08 GA03 GA07 GA13 LA03 LA12 LA15 LA16 2H092 JA26 JB03 JB51 JB57 JB69 KA19 NA01 NA07 NA27 PA08 PA09 PA13 5C058 AA08 BA35 5C094 AA03 AA10 AA16 AA43 AA44 BA03 BA43 BA44 CA19 DA13 DB04 EA04 EA05 EA07 EA10 EB02 ED15 FA01 GB10 5F110 AA21 AA30 BB01 CC07 GG35 HK03 HK07 HM17 HM18 NN02 NN44 NN47 NN72 NN73 NN74 NN80

Claims (5)

【特許請求の範囲】
1. 【請求項１】液晶層をはさんで対向する一対の基板のう
   ちの一方の基板の内面に、行方向および列方向にマトリ
   ックス状に配列する複数の画素電極と、これらの画素電
   極にそれぞれ接続された複数の薄膜トランジスタと、各
   画素電極行の一側にそれぞれ沿わせて形成された複数の
   ゲート配線と、各画素電極列の一側にそれぞれ沿わせて
   形成された複数のデータ配線と、前記各画素電極行にそ
   れぞれ対応する補償容量電極とが設けられ、他方の基板
   の内面に、前記複数の画素電極に対向する対向電極が設
   けられるともに、前記一対の基板の最も内面にそれぞれ
   所定の方向に配向処理された配向膜が設けられたアクテ
   ィブマトリックス型の液晶表示素子において、 前記一方の基板の内面に、前記各画素電極の周縁部のう
   ち、前記一方の基板の配向処理方向の上流側で且つ前記
   ゲート配線に沿った縁部に対応させて、前記ゲート配線
   と前記画素電極との間に生じる横電界の影響領域のほぼ
   全域を覆う遮光膜が設けられていることを特徴とする液
   晶表示素子。
2. 【請求項２】前記ゲート配線と前記補償容量電極が前記
   一方の基板上に形成され、前記薄膜トランジスタが、前
   記ゲート配線に一体に形成されたゲート電極と、このゲ
   ート電極上に前記ゲート配線および補償容量電極を覆っ
   て設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に
   前記ゲート電極と対向させて形成された半導体膜と、こ
   の半導体膜の上に設けられたソース電極およびドレイン
   電極とからなっており、前記データ配線が前記ゲート絶
   縁膜の上に設けられて前記薄膜トランジスタのドレイン
   電極につながっているとともに、前記ゲート絶縁膜の上
   に、前記薄膜トランジスタおよび前記データ配線を覆っ
   て保護絶縁膜が設けられ、この保護絶縁膜の上に前記画
   素電極が形成され、この画素電極が前記保護絶縁膜に設
   けられたコンタクト孔において前記薄膜トランジスタの
   ソース電極に接続されており、前記ゲート絶縁膜と前記
   保護絶縁膜との間に前記遮光膜が設けられていることを
   特徴とする請求項１に記載の液晶表示素子。
3. 【請求項３】前記遮光膜は、前記薄膜トランジスタのソ
   ース電極およびドレイン電極と同じ金属膜により形成さ
   れていることを特徴とする請求項２に記載の液晶表示素
   子。
4. 【請求項４】前記遮光膜は、前記薄膜トランジスタのソ
   ース電極を延長させて形成されていることを特徴とする
   請求項２に記載の液晶表示素子。
5. 【請求項５】前記補償容量電極は、前記遮光膜に対向さ
   せて形成されており、この補償容量電極と前記遮光膜と
   その間の前記ゲート絶縁膜とにより補償容量が形成され
   ていることを特徴とする請求項４に記載の液晶表示素
   子。