KR101525806B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101525806B1
KR101525806B1 KR1020080007245A KR20080007245A KR101525806B1 KR 101525806 B1 KR101525806 B1 KR 101525806B1 KR 1020080007245 A KR1020080007245 A KR 1020080007245A KR 20080007245 A KR20080007245 A KR 20080007245A KR 101525806 B1 KR101525806 B1 KR 101525806B1
Authority
KR
South Korea
Prior art keywords
sustain electrode
electrode
opening
pixel electrode
thin film
Prior art date
Application number
KR1020080007245A
Other languages
English (en)
Other versions
KR20090081265A (ko
Inventor
김용조
송영구
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080007245A priority Critical patent/KR101525806B1/ko
Priority to US12/270,068 priority patent/US8017947B2/en
Publication of KR20090081265A publication Critical patent/KR20090081265A/ko
Application granted granted Critical
Publication of KR101525806B1 publication Critical patent/KR101525806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 제1 유지 전극, 상기 기판 위에 형성되어 있으며 상기 제1 유지 전극과 분리되어 있는 제1 박막 트랜지스터, 상기 제1 유지 전극 및 상기 제1 박막 트랜지스터 위에 형성되어 있으며, 상기 제1 유지 전극 위에 위치한 제1 개구부를 가지는 제1 절연막, 상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 화소 전극, 그리고 상기 제1 개구부 내에서 상기 제1 유지 전극과 상기 화소 전극 사이에 끼어 있는 제2 절연막을 포함하며, 상기 화소 전극의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하며 상기 제1 개구부 내에 위치한다. 이렇게 하면 적정한 유지 용량을 확보하면서도 개구율 감소를 줄일 수 있다.
표시판, 색필터, 유지 전극, 유지 축전기, 개구부

Description

박막 트랜지스터 표시판 {THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 화소 전극에 연결되어 있는 박막 트랜지스터, 이를 제어하기 위한 복수의 신호선, 그리고 색상을 표현하기 위한 색필터를 포함한다. 색필터는 안료가 포함된 유기 물질 등으로 만들며 근래 들어 박막 트랜지스터와 같은 표시판에 형성하는 경우가 많아지고 있다.
한편, 액정 표시 장치는 화소 전극과 함께 유지 축전기를 이루는 유지 전극을 포함하는데, 색필터가 같은 표시판에 있는 경우 유지 전극은 색필터를 사이에 두고 화소 전극과 반대 쪽에 위치한다. 그런데 색필터는 색깔 별로 사용하는 물질의 종류 가 다를 수 있고 이에 따라 제조 공정 등이 달라질 수 있다. 이렇게 되면 색깔 별로 색필터의 두께나 유전율 등이 달라지고 이에 따라 유지 용량도 달라질 수 있다.
이러한 이유 때문에 화소 전극과 유지 전극이 중첩되는 곳에서 색필터에 개구부를 뚫는 방법이 제안되었으나, 개구부 주위에서 발생하는 빛샘을 가려 주다 보면 개구율이 줄어들 수 있다.
본 발명이 해결하고자 하는 과제는 개구율 감소를 줄이면서도 적정한 유지 용량을 확보하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 제1 유지 전극, 상기 기판 위에 형성되어 있으며 상기 제1 유지 전극과 분리되어 있는 제1 박막 트랜지스터, 상기 제1 유지 전극 및 상기 제1 박막 트랜지스터 위에 형성되어 있으며, 상기 제1 유지 전극 위에 위치한 제1 개구부를 가지는 제1 절연막, 상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 화소 전극, 그리고 상기 제1 개구부 내에서 상기 제1 유지 전극과 상기 화소 전극 사이에 끼어 있는 제2 절연막을 포함하며, 상기 화소 전극의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하며 상기 제1 개구부 내에 위치한다.
상기 제1 절연막은 색필터일 수 있다.
상기 개구부의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩할 수 있다.
상기 제1 개구부 내에서 상기 화소 전극과 상기 제1 유지 전극의 중첩 영역의 경계선은 모두 상기 화소 전극의 경계선이고, 상기 제1 유지 전극의 경계선은 모두 상기 제1 개구부 바깥에 위치할 수 있다.
상기 제1 유지 전극의 경계선 중 적어도 일부는 상기 제1 개구부 내에 있을 수 있다.
상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 제1 개구부 내에서 닫힌 영역을 이룰 수 있다.
상기 제1 유지 전극에 연결되어 있고 상기 제1 유지 전극보다 너비가 작으며 상기 제1 개구부의 경계와 중첩하는 연결부를 더 포함할 수 있다.
상기 제1 유지 전극과 상기 화소 전극의 중첩 영역, 상기 제1 개구부 및 상기 제1 유지 전극은 실질적으로 직사각형이며, 상기 중첩 영역은 상기 제1 개구부 내에 위치할 수 있다.
상기 화소 전극은 상기 제1 개구부와 중첩하며 직사각형인 제1 부분, 상기 제1 개구부의 바깥에 위치하는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하며 상기 제1 부분보다 너비가 작은 제3 부분을 포함할 수 있다.
상기 화소 전극의 제1 부분은 상기 제1 개구부 내에 위치하고 상기 제1 개구부는 상기 제1 유지 전극 내에 위치할 수 있다.
상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 화소 전극 제1 부 분의 세 변과 상기 제1 유지 전극의 한 변으로 이루어질 수 있다.
상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 화소 전극 제1 부분의 마주하는 두 변과 상기 제1 유지 전극의 마주하는 두 변으로 이루어질 수 있다.
상기 화소 전극의 제2 부분은 상기 제1 개구부의 한 변과 평행하며 상기 제1 유지 전극과 중첩하는 변을 가질 수 있다.
상기 화소 전극의 제3 부분은 상기 제1 유지 전극으로 가려질 수 있다.
상기 화소 전극은, 상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 제1 부화소 전극, 그리고 상기 제1 부화소 전극과 떨어져 있는 제2 부화소 전극을 더 포함할 수 있다.
상기 박막 트랜지스터 표시판은, 상기 제1 유지 전극과 연결되어 있으며 상기 제2 부화소 전극과 중첩하는 제2 유지 전극, 그리고 상기 제2 유지 전극과 떨어져 있고 상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터를 더 포함하고, 상기 제1 절연막은 상기 제2 전극 위에 위치한 제2 개구부를 가지고 있으며, 상기 제2 절연막은 상기 제2 개구부 내에서 상기 제2 유지 전극과 상기 제2 부화소 전극 사이에 끼어 있을 수 있다.
상기 제2 부화소 전극의 경계는 상기 개구부 바깥에 위치할 수 있다.
상기 제1 유지 전극의 너비는 상기 제2 유지 전극의 너비보다 크며 상기 제1 유지 전극의 길이는 상기 제2 유지 전극의 길이보다 작을 수 있다.
상기 제1 유지 전극의 한 경계는 상기 제1 개구부와 중첩하며, 상기 제2 유 지 전극과 상기 제1 유지 전극은 상기 제2 유지 전극보다 너비가 좁고 상기 제1 유지 전극의 경계로부터 뻗어 나온 연결부로 연결되어 있을 수 있다.
상기 제2 유지 전극의 너비는 상기 제1 유지 전극의 너비와 동일할 수 있다.
상기 제1 부화소 전극의 전압과 상기 제2 부화소 전극의 전압은 외부에서 입력된 하나의 영상 정보로부터 유래된 것이며, 상기 제1 부화소 전극은 정해진 전압을 기준으로 상기 제2 부화소 전극보다 전압이 높을 수 있다.
상기 제1 부화소 전극은 상기 제2 부화소 전극보다 면적이 작을 수 있다.
이와 같이, 화소 전극의 경계 중 적어도 일부가 제1 개구부 내에 존재하도록 유지 축전기를 설계하면 해당 부분 부근에서 발생하는 빛샘을 제1 유지 전극으로 가려줄 수 있기 때문에 다른 표시판의 구조물을 동원하지 않아도 되므로 개구율이 향상된다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 4를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1에서 CR 부분을 확대한 도면이고, 도 4는 도 3의 IV-IV 선을 따라 자른 단면도이다.
도 1 내지 도 4를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수직을 이루도록 배향될 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있을 수 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비될 수 있다.
먼저, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭 스(black matrix)라고도 하며 화소 전극(191) 사이의 빛샘을 막는다.
기판(110) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며, 공통 전압(common voltage)을 인가 받는다. 공통 전극(270)에는 복수의 절개부(71)가 형성되어 있다. 각 절개부(71)는 비스듬하게 뻗은 적어도 하나의 사선부를 포함하며 각 사선부에는 움푹 패거나 볼록 튀어나온 복수의 노치가 있다.
다음, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래위로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며 게이트선(121)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 인접한 두 게이트선(121) 사이에 위치하며 두 게이트선(121)과 거의 동일한 거리를 두고 있다. 유지 전극선(131)은 제1 및 제2 유지 전극(storage electrode)(137a, 137b), 가지 전극(136) 및 연결부(135)를 포함한다. 제1 및 제2 유지 전극(137a, 137b)은 대략 직사각형이고 서로 붙어 있는데, 제1 유지 전극(137a)이 제2 유지 전극(137b)보다 가로 길이는 짧고 세로 길이는 길다. 가지 전극(136)은 제2 유지 전극(137b)의 끝에 붙어 있고 세로 방향으로 길게 뻗어 게이트선(121)에 근접하며 그 가로 길이는 매우 작다. 연결부(135)는 가지 전극(136)과 이에 이웃한 제1 유지 전극(137a)을 연결하며 제1 및 제2 유지 전극(137a, 137b)에 비하여 세로 길이가 작다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 반도체(154a)는 제1 게이트 전극(124a) 위에 위치하고, 제2 반도체(154b)는 제2 게이트 전극(124b) 위에 위치한다.
제1 반도체(154a) 위에는 한 쌍의 제1 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a)가 형성되어 있고, 제2 반도체(154b) 위에는 한 쌍의 제2 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(163a, 165a) 및 게이트 절연막(140) 위에는 복수의 제1 및 제2 데이터선(data line)(171a, 171b)과 복수의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
제1 및 제2 데이터선(171a, 171b)은 데이터 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)의 연결부(135)와 교차한다. 제1 데이터선(171a)은 제1 게이트 전극(124a)을 향하여 U자형으로 굽은 제1 소스 전극(source electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179a)을 포함한다. 이와 마찬가지로 제2 데이터선(171b)은 제2 게이트 전극(124b)을 향하여 U자형으로 굽은 제2 소스 전극(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179b)을 포함한다.
드레인 전극(175a, 175b)은 데이터선(171a, 171b)과 분리되어 있다. 각 드레인 전극(175a, 175b)은 소스 전극(173a, 173b)으로 일부 둘러싸인 한쪽 끝에서 출발하여 넓은 다른 쪽 끝에서 끝난다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다.
저항성 접촉 부재(163a, 165a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)으로 가리지 않고 노출된 부분이 있다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물로 만들어진 하부막(180p)과 상부막(180q)을 포함한다. 하부막(180p)과 상부막(180q) 중 적어도 하나는 생략될 수 있다.
보호막(180)에는 데이터선(171a, 171b)의 끝 부분(179a, 179b)을 드러내는 접촉 구멍(contact hole)(182a, 182b)과 드레인 전극(175a, 175b)의 넓은 끝 부분(177a, 177b)을 드러내는 접촉 구멍(185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
하부막(180p)과 상부막(180q) 사이에는 색필터(230)가 형성되어 있다. 색필터(230)는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치하며 데이터선(171a, 171b)을 따라 띠 형태로 세로로 길게 뻗을 수 있다. 인접한 두 색필터(230)의 경계는 가장 가까운 두 데이터선(171a, 171b) 사이에 위치할 수 있으며, 두 색필터(230)가 서로 중첩하여 화소 전극(191) 사이의 빛샘을 막는 차광 부재의 역할을 할 수 있다. 색필터(230)가 서로 중첩하는 경우에는 공통 전극 표시판(200)의 차광 부재(220)를 생략할 수 있다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있으며, 안료를 포함하는 감광성 유기물로 만들어질 수 있다.
색필터(230)에는 접촉 구멍(185a, 185b)이 통과하는 관통 구멍(235a, 235b)이 형성되어 있으며 관통 구멍(235a, 235b)은 접촉 구멍(185a, 185b)보다 크다. 색필터(230)에는 또한 제1 유지 전극(137a) 위에 위치한 직사각형의 제1 개구부(237a)와 제2 유지 전극(137b) 위에 위치한 직사각형의 제2 개구부(237b)가 형성되어 있다. 평면 상에서 봤을 때, 제1 개구부(237a)는 제1 유지 전극(137a)으로 가려지며, 제2 개구부(237b) 또한 제2 유지 전극(137b)으로 가려지는데 이는 개구부(237a, 237b)에서 발생하는 빛샘을 줄이기 위한 것이다. 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)이 위치한 주변 영역에는 색필터(230)가 존재하지 않는다.
보호막(180)의 상부막(180q) 위에는 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82a, 82b)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
접촉 보조 부재(81, 82a, 82b)는 각각 접촉 구멍(181, 182a, 182b)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 연결된다. 접촉 보조 부재(81, 82a, 82b)는 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(191)은 게이트선(121) 또는 데이터선(171a, 171b)과 거의 평행한 네 개의 주 변을 가지며 왼쪽 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이다. 화소 전극(191)의 모딴 빗변은 게이트선(121)에 대하여 약 45ㅀ의 각도를 이룬다.
화소 전극(191)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하며, 제1 부화소 전극(191a)의 면적이 제2 부화소 전극(191b)보다 작다.
제1 부화소 전극(191a)은 대략 부등호(<)의 띠 모양으로서 간극(93)을 두고 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)에는 복수의 직선 띠 모양의 절개부(91)가 형성되어 있으며 게이트선(121) 및 데이터선(171a, 171b)과 대략 45도를 이룬다. 간극(93)은 절개부(91)와 거의 평행한 복수의 사선부 및 데이터선(171a, 171b)과 거의 평행한 복수의 세로부를 포함한다. 절개부(91)와 간극(93)은 공통 전극(270)의 절개부(71)와 교대로 배열되어 있다.
제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 박막 트랜지스터의 제1/제2 드레인 전극(175a/175b)과 연결되어 있으며, 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1/제2 부화소 전극(191a/191b)은 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191a/191b, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
제1 박막 트랜지스터(Qa), 제1 부화소 전극(191a) 및 그 위의 액정층(3)과 공통 전극(270), 편광자 등은 하나의 휘도를 표시하는 단위를 이루며 이를 앞으로 제1 부화소(subpixel)라 한다. 또한, 제2 박막 트랜지스터(Qb), 제2 부화소 전극(191b) 및 그 위의 액정층(3)과 공통 전극(270) 또한 하나의 휘도를 표시하는 단위를 이루며 이를 앞으로 제2 부화소라 한다. 그리고 제1 부화소와 제2 부화소는 합해서 하나의 유효한 휘도를 나타내며 이런 이유로 이들을 하나의 화소(pixel)로 볼 수 있다.
하나의 화소가 나타내는 휘도는 외부 장치(도시하지 않음)에서 공급된 영상 정보에 따라 결정되며, 이 영상 정보는 액정 표시 장치 내의 제어부(도시하지 않음)에서 처리되어 제1 부화소 전극(191a)에 인가될 전압과 제2 부화소 전극(191b)에 인가될 전압으로 변환된다. 이 전압들의 값은 제1 부화소와 제2 부화소의 휘도 평균이 영상 정보가 나타내는 휘도와 동일하게 되도록 결정된다.
이때, 제1 부화소의 휘도가 제2 부화소의 휘도보다 높으며, 노멀리 블랙 모드의 경우 공통 전압을 기준으로 할 때 제1 부화소 전극(191a)에 인가되는 전압이 제2 부화소 전극(191b)에 인가되는 전압보다 높다.
제1/제2 부화소 전극(191a/191b)과 공통 전극(270)은 제1/제2 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
제1 부화소 전극(191a)은 제1 개구부(237a) 부근에서 제1 유지 전극(137a)과 중첩하여 유지 축전기(storage capacitor)를 이루는데 이에 대하여 도 3 및 도 4를 참고하여 상세하게 설명한다.
제1 부화소 전극(191a)은 게이트선(121) 및 데이터선(171a, 171b)과 대략 45도를 이루며 아래 위에 배치된 한 쌍의 사선부(194a)와 두 사선부(194a)를 잇는 연결부(195b)를 포함한다. 연결부(195a)는 면적이 넓고 대략 직사각형인 광폭부(wide portion)(192a)와 이를 아래 위의 사선부(194a)와 연결하는 협폭부(narrow portion)(193a)를 포함한다.
광폭부(192a)는 제1 개구부(237a) 내에 위치하며, 협폭부(193a)의 일부는 제1 개구부(237a) 내에 있고 나머지는 제1 개구부(237a) 바깥에 있다. 사선부(194a), 협폭부(193a), 광폭부(192a)로 이어지는 제1 부화소 전극(191a)의 오른 쪽 경계는 오목부(197)를 이루고, 이 오목부(197) 내에 제1 개구부(237a)의 경계가 위치하며, 오목부(197)는 제1 유지 전극(137a)으로 가려진다. 앞서 설명했듯이 제1 개구부(237a) 또한 제1 유지 전극(137a)으로 가려지는데, 이와 같이 오목부(197)와 제1 개구부(237a)를 제1 유지 전극(137a)으로 가리는 것은 오목부(197)와 제1 개구부(237a)에서 발생하는 빛샘을 막기 위해서이다.
그런데 설계 시에는 층간의 정렬 오차 및 색필터(230)의 경사를 고려해야 하므로 도 3 및 도 4에 도시한 바와 같이 제1 유지 전극(137a)의 경계, 제1 개구부(237a)의 경계, 제1 부화소 전극(191a)의 경계 사이에는 적정한 간격을 둔다.
광폭부(192a)의 경계(B1)는 제1 개구부(237a)의 경계(B2)와 거의 평행하며 일정한 간격(d1)을 두고 있다. 오목부(197)를 이루는 사선부(194a)의 경계(B3)는 제1 개구부(237a)의 한 경계(B2)와 거의 평행하며 일정한 간격(d2)을 두고 있다. 사선부(194a)의 경계(B3)는 또한 제1 유지 전극(137a)의 한 경계(B4)와 평행하며 일정한 간격(d3)을 두고 있다.
이와 같이 설계하면, 오정렬 여부에 관계 없이 광폭부(192a)는 제1 개구부(237a) 내에서 보호막(180) 및 게이트 절연막(140)만을 사이에 두고 제1 유지 전극(137a)과 일정한 면적으로 중첩(SA)한다. 협폭부(193a)도 일부는 제1 개구부(237a) 내에서 제1 유지 전극(137a)과 중첩하지만 중첩 면적은 정렬 정도에 따라 달라질 수 있다. 그러나 협폭부(193a)의 너비를 될 수 있는 한 작게 설계함으로써 그 편차를 무시할 수 있다. 또한, 협폭부(193a)의 일부를 포함한 제1 부화소 전극(191a)의 다른 부분도 제1 유지 전극(137a)과 중첩할 수 있지만 중간에 색필터(230)가 끼어 있기 때문에 상대적으로 정전 용량이 작다.
그러므로 유효한 정전 용량은 협폭부(193a)와 제1 유지 전극(137a)이 중첩하는 중첩부(SA)의 면적으로 결정되며, 이 면적은 오정렬 여부에 관계 없이 일정하다.
또한 제1 개구부(237a) 주변에서 발생하는 빛샘을 가리기 위한 불투명 구조물의 면적도 작게 하여 개구율을 높일 수 있다.
예를 들어 제1 유지 전극(137a)을 협폭부(193a)와 동일하게 만들고 대신 제1 부화소 전극(191a)이 제1 개구부(237a)를 모두 덮도록 만든다고 하면, 제1 개구부(237a) 둘레에서 발생하는 빛샘을 공통 전극 표시판(200)의 차광 부재(220)로 가려야 하므로 두 표시판(100, 200)의 정렬 오차를 고려해야 한다. 그런데 이 값은 색필터(230)의 경사로 인한 오차나 표시판(100) 내에서의 층간 정렬 오차보다 크다.
예를 들어, 층간 정렬 오차가 약 3 μm, 색필터(230)의 경사로 인한 오차 값이 약 5 μm, 표시판(100, 200) 정렬 오차가 약 6 μm 라고 하자.
그러면 위에 든 예의 경우 제1 유지 전극(137a)과 제1 개구부(237a) 사이의 정렬 오차 3 μm, 제1 개구부(237a)로부터 그 바깥 쪽으로 고려해야 할 색필터(230)의 경사 오차 5 μm, 표시판(100, 200) 정렬 오차 약 6 μm 인데, 아래위 양쪽을 고려하면 28 μm 가 가려지게 된다.
그러나 본 실시예의 경우 d1 = d2 = 5 μm 이고, d3 = 3 μm 이므로, 중첩부(SA) 아래 위로 26 μm 정도만 가려지게 되므로 앞의 예에 비하여 가려지는 면적이 작다. 따라서 개구율이 상대적으로 높다.
제2 부화소 전극(191b)도 제2 개구부(237b) 부근에서 제2 유지 전극(137b)과 중첩하여 유지 축전기를 이룬다. 제2 부화소 전극(191b)은 제2 유지 전극(137b) 전체와 중첩하며, 앞서 설명했듯이 제2 개구부(237b)는 제2 유지 전극(137b)으로 가려진다. 제2 부화소 전극(191b)과 제2 유지 전극(137b)의 중첩 부분도 제1 부화소 전극(191a)과 제1 유지 전극(137a)의 중첩 부분과 같이 설계할 수도 있다. 그러나 제2 부화소의 휘도가 제1 부화소의 휘도에 비하여 낮아 유지 용량의 편차가 휘도에 미치는 영향이 상대적으로 적으므로, 본 실시예에서는 유지 용량의 편차를 줄이는 것보다는 개구율을 확보하는 쪽으로 설계한 것이다.
제2 부화소 전극(191a)의 왼쪽 경계선은 광폭부(192a)의 오른쪽 경계선에서 충분한 거리(d4)를 두고 있으며 이는 둘 사이의 단락을 방지하기 위해서이다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치의 유지 축전기에 대 하여 도 5 내지 도 7을 참고하여 상세하게 설명한다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 유지 축전기를 나타낸 배치도이다.
도 5 내지 도 7에서, 제1 유지 전극(137a)과 제1 부화소 전극(191a)의 중첩부를 도면 부호 SA로 나타내었고, 그 상하좌우 경계를 각각 BU, BD, BL, BR로 나타내었다. 나머지 도면 부호는 도 1 및 도 4와 동일하다.
도 5 내지 도 7에서 보는 바와 같이, 직사각형인 중첩부(SA)는 제1 개구부(237a) 내에 위치하며 중첩부(SA)의 면적은 필요한 유지 용량에 따라 결정된다.
도 6에서는 중첩부(SA)의 상하우 경계(BU, BD, BR)가 제1 부화소 전극(191a)의 경계이고, 왼쪽 경계(BL)만 제1 유지 전극(137a)의 경계이다. 그러므로 제1 부화소 전극(191a)의 왼쪽 경계 및 협폭부는 제1 개구부(237a)의 바깥에 위치한다.
도 6에서는 중첩부의 상하 경계(BU, BD)가 제1 부화소 전극(191a)의 경계이고, 좌우 경계(BL, BR)가 제1 유지 전극(137a)의 경계이다. 그러므로 제1 부화소 전극(191a)의 왼쪽 경계와 오른 쪽 경계는 제1 개구부(237a)의 바깥에 위치한다. 또한 제1 유지 전극(137a)과 그 오른쪽에 위치한 제2 유지 전극(137b)과의 연결을 위하여 너비가 좁은 연결부(134)를 둔다.
도 7에서는 도 6과는 반대로 중첩부(SA)의 좌우 경계(BL, BR)가 제1 부화소 전극(191a)의 경계이고, 상하 경계(BU, BD)가 유지 전극(137)의 경계이다. 도 7에서는 제1 유지 전극(137a)과 제2 유지 전극(137b)의 너비가 동일하므로 두 유지 전극을 하나로 합쳐 137이라는 도면 부호를 부여하였는데, 제1 유지 전극(137a)과 제 2 유지 전극(137b)의 너비가 다른 것은 선택 사항일 뿐 필수적인 것은 아니다. 또한 제1 부화소 전극(191a)이 중첩부(SA)의 상하 경계를 정의할 필요가 없으므로 제1 부화소 전극(191a)의 연결부에 광폭부와 협폭부 등을 따로 두지 않고 연결부의 너비가 일정하다.
도 5 내지 도 7에서 제1 부화소 전극(191a), 유지 전극(137, 137a) 및 제1 개구부(237a)의 경계선 사이의 거리는 앞서 설명한 대로 정렬 오차 등을 고려하여 설계한다
이와 같이 제1 부화소 전극(191a)의 경계 중 적어도 일부가 제1 개구부(237a) 내에 존재하도록 유지 축전기를 설계하면 해당 부분 부근에서 발생하는 빛샘을 유지 전극(137, 137a)으로 가려줄 수 있기 때문에 공통 전극 표시판(200)의 차광 부재(220)를 동원하지 않아도 된다. 그러므로 개구율이 향상된다.
도 3 내지 도 7에서처럼 유지 축전기를 형성한 구조는 액정 표시 장치뿐 아니라 다른 표시 장치에도 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1에서 CR 부분을 확대한 도면이다.
도 4는 도 3의 IV-IV 선을 따라 자른 단면도이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 유지 축전기를 나타낸 배치도이다.
* 도면 부호에 대한 설명 *
3: 액정층 71, 91: 절개부
93: 간극 81, 82: 접촉 보조 부재
100: 박막 트랜지스터 표시판 110: 절연 기판
121, 129: 게이트선 124a, 124b: 게이트 전극
131: 유지 전극선 134, 135: 연결부
136: 가지 전극 137, 137a, 137b: 유지 전극
140: 게이트 절연막 154a, 154b: 반도체
163a, 165a: 저항성 접촉 부재 171a, 171b, 179a, 179b: 데이터선
173a, 173b: 소스 전극 175a, 175b, 177a, 177b: 드레인 전극
180, 180a, 180b: 보호막 181, 182a, 182b, 185a, 185b: 접촉 구멍
191: 화소 전극 191a, 191b: 부화소 전극
192a: 광폭부 193a: 협폭부,
194a: 사선부 195a: 연결부
197: 오목부 200: 공통 전극 표시판
210: 절연 기판 220: 차광 부재
230: 색필터 235a, 235b: 관통 구멍
237a, 237b: 개구부 250: 덮개막
270: 공통 전극
B1, B2, B3, B4, BU, BD, BL, BR: 경계
Qa, Qb: 박막 트랜지스터 SA: 중첩부

Claims (22)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 유지 전극,
    상기 기판 위에 형성되어 있으며 상기 제1 유지 전극과 분리되어 있는 제1 박막 트랜지스터,
    상기 제1 유지 전극 및 상기 제1 박막 트랜지스터 위에 형성되어 있으며, 상기 제1 유지 전극 위에 위치한 제1 개구부를 가지는 제1 절연막,
    상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 화소 전극, 그리고
    상기 제1 개구부 내에서 상기 제1 유지 전극과 상기 화소 전극 사이에 끼어 있는 제2 절연막
    을 포함하며,
    상기 화소 전극의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하며 상기 제1 개구부 내에 위치하고,
    상기 제1 절연막은 색필터이고,
    상기 개구부의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하고,
    상기 제1 유지 전극의 경계선 중 적어도 일부는 상기 제1 개구부 내에 있는
    박막 트랜지스터 표시판.
  2. 삭제
  3. 삭제
  4. 기판,
    상기 기판 위에 형성되어 있는 제1 유지 전극,
    상기 기판 위에 형성되어 있으며 상기 제1 유지 전극과 분리되어 있는 제1 박막 트랜지스터,
    상기 제1 유지 전극 및 상기 제1 박막 트랜지스터 위에 형성되어 있으며, 상기 제1 유지 전극 위에 위치한 제1 개구부를 가지는 제1 절연막,
    상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 화소 전극, 그리고
    상기 제1 개구부 내에서 상기 제1 유지 전극과 상기 화소 전극 사이에 끼어 있는 제2 절연막
    을 포함하며,
    상기 화소 전극의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하며 상기 제1 개구부 내에 위치하고,
    상기 제1 절연막은 색필터이고,
    상기 개구부의 경계선 중 적어도 일부는 상기 제1 유지 전극과 중첩하고,
    상기 제1 개구부 내에서 상기 화소 전극과 상기 제1 유지 전극의 중첩 영역의 경계선은 모두 상기 화소 전극의 경계선이고,
    상기 제1 유지 전극의 경계선은 모두 상기 제1 개구부 바깥에 위치하는
    박막 트랜지스터 표시판.
  5. 삭제
  6. 제1항에서,
    상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 제1 개구부 내에서 닫힌 영역을 이루는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 유지 전극에 연결되어 있고 상기 제1 유지 전극보다 너비가 작으며 상기 제1 개구부의 경계와 중첩하는 연결부를 더 포함하는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 제1 유지 전극과 상기 화소 전극의 중첩 영역, 상기 제1 개구부 및 상기 제1 유지 전극은 실질적으로 직사각형이며,
    상기 중첩 영역은 상기 제1 개구부 내에 위치하는
    박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 화소 전극은 상기 제1 개구부와 중첩하며 직사각형인 제1 부분, 상기 제1 개구부의 바깥에 위치하는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하며 상기 제1 부분보다 너비가 작은 제3 부분을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 화소 전극의 제1 부분은 상기 제1 개구부 내에 위치하고 상기 제1 개구부는 상기 제1 유지 전극 내에 위치하는 박막 트랜지스터 표시판.
  11. 제9항에서,
    상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 화소 전극 제1 부분의 세 변과 상기 제1 유지 전극의 한 변으로 이루어지는 박막 트랜지스터 표시판.
  12. 제9항에서,
    상기 제1 유지 전극과 상기 화소 전극의 중첩 영역은 상기 화소 전극 제1 부분의 마주하는 두 변과 상기 제1 유지 전극의 마주하는 두 변으로 이루어지는 박막 트랜지스터 표시판.
  13. 제9항에서,
    상기 화소 전극의 제2 부분은 상기 제1 개구부의 한 변과 평행하며 상기 제1 유지 전극과 중첩하는 변을 가지는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 화소 전극의 제3 부분은 상기 제1 유지 전극으로 가려지는 박막 트랜지스터 표시판.
  15. 제1항에서,
    상기 화소 전극은,
    상기 제1 박막 트랜지스터와 연결되어 있으며 상기 제1 개구부 내에서 상기 제1 유지 전극과 중첩하는 제1 부화소 전극, 그리고
    상기 제1 부화소 전극과 떨어져 있는 제2 부화소 전극
    을 더 포함하는
    박막 트랜지스터 표시판.
  16. 제15항에서,
    상기 제1 유지 전극과 연결되어 있으며 상기 제2 부화소 전극과 중첩하는 제2 유지 전극, 그리고
    상기 제2 유지 전극과 떨어져 있고 상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터
    를 더 포함하고,
    상기 제1 절연막은 상기 제2 전극 위에 위치한 제2 개구부를 가지고 있으며,
    상기 제2 절연막은 상기 제2 개구부 내에서 상기 제2 유지 전극과 상기 제2 부화소 전극 사이에 끼어 있는
    박막 트랜지스터 표시판.
  17. 제16항에서,
    상기 제2 부화소 전극의 경계는 상기 개구부 바깥에 위치하는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 제1 유지 전극의 너비는 상기 제2 유지 전극의 너비보다 크며 상기 제1 유지 전극의 길이는 상기 제2 유지 전극의 길이보다 작은 박막 트랜지스터 표시판.
  19. 제18항에서,
    상기 제1 유지 전극의 한 경계는 상기 제1 개구부와 중첩하며,
    상기 제2 유지 전극과 상기 제1 유지 전극은 상기 제2 유지 전극보다 너비가 좁고 상기 제1 유지 전극의 경계로부터 뻗어 나온 연결부로 연결되어 있는
    박막 트랜지스터 표시판.
  20. 제17항에서,
    상기 제2 유지 전극의 너비는 상기 제1 유지 전극의 너비와 동일한 박막 트랜지스터 표시판.
  21. 제17항에서,
    상기 제1 부화소 전극의 전압과 상기 제2 부화소 전극의 전압은 외부에서 입력된 하나의 영상 정보로부터 유래된 것이며,
    상기 제1 부화소 전극은 정해진 전압을 기준으로 상기 제2 부화소 전극보다 전압이 높은
    박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 제1 부화소 전극은 상기 제2 부화소 전극보다 면적이 작은 박막 트랜지스터 표시판.
KR1020080007245A 2008-01-23 2008-01-23 박막 트랜지스터 표시판 KR101525806B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080007245A KR101525806B1 (ko) 2008-01-23 2008-01-23 박막 트랜지스터 표시판
US12/270,068 US8017947B2 (en) 2008-01-23 2008-11-13 Thin film transistor array panel, display device including the same, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007245A KR101525806B1 (ko) 2008-01-23 2008-01-23 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20090081265A KR20090081265A (ko) 2009-07-28
KR101525806B1 true KR101525806B1 (ko) 2015-06-05

Family

ID=40875750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007245A KR101525806B1 (ko) 2008-01-23 2008-01-23 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US8017947B2 (ko)
KR (1) KR101525806B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN104597647B (zh) * 2015-01-21 2017-11-28 深圳市华星光电技术有限公司 一种液晶显示面板及其制作方法
US9907262B2 (en) 2015-06-25 2018-03-06 Monsanto Technology Llc Soybean variety 01051117

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017900A (ko) * 2003-08-11 2005-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070055060A (ko) * 2005-11-25 2007-05-30 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP5329053B2 (ja) * 2006-05-24 2013-10-30 三星ディスプレイ株式會社 表示基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017900A (ko) * 2003-08-11 2005-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070055060A (ko) * 2005-11-25 2007-05-30 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20090081265A (ko) 2009-07-28
US20090184318A1 (en) 2009-07-23
US8017947B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
EP2573617B1 (en) Active matrix liquid crystal display
US8390753B2 (en) Thin film transistor array panel and liquid crystal display having the same
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP5100968B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
US8659734B2 (en) Liquid crystal display and manufacturing method thereof
JP4826979B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US8305507B2 (en) Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101031170B1 (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
EP1873582B1 (en) LCD panel array substrates
KR101525806B1 (ko) 박막 트랜지스터 표시판
KR101499229B1 (ko) 색필터를 포함하는 표시 장치
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR101807729B1 (ko) 액정 표시 장치
KR20060036243A (ko) 다중 도메인 박막 트랜지스터 표시판
US7916257B2 (en) TFT substrate and liquid crystal display device having the same comprising patterns disposed at different heights
KR101430526B1 (ko) 표시 기판 및 이를 갖는 표시 장치
JP4466708B2 (ja) 液晶装置
US9946116B2 (en) Liquid crystal display device having reduced color shift
KR20150076005A (ko) 액정 표시 장치
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
EP2472310A1 (en) Fringe field switching liquid crystal display and manufacturing method thereof
JP2008009433A (ja) 表示基板及びこれを有する表示パネル
JP3733769B2 (ja) 液晶装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5