JP4663069B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4663069B2 JP4663069B2 JP2000213000A JP2000213000A JP4663069B2 JP 4663069 B2 JP4663069 B2 JP 4663069B2 JP 2000213000 A JP2000213000 A JP 2000213000A JP 2000213000 A JP2000213000 A JP 2000213000A JP 4663069 B2 JP4663069 B2 JP 4663069B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- crystal display
- display device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、なかでも光の漏れがなく全画面にかけて平均した輝度を有する液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、一般的に、共通電極やカラーフィルターなどが形成されている上部基板と、薄膜トランジスタや画素電極などが形成されている下部基板との間に液晶物質を注入し、画素電極及び共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更し、これを通じて光の透過率を調節することによって画像を表現する装置である。
【０００３】
このような液晶表示装置において、画素電極と共通電極との間で形成される定電容量のみでは液晶に加える電場を充分な時間維持することができないことがあるので、そのために維持容量を形成することが普通である。
【０００４】
維持容量を形成する１つの方法として多く用いられる方法は、画素電極を前段のゲート線と重ねることによってこれらの間に維持容量を形成することであり、このような方式を前段ゲート方式という。
【０００５】
それぞれの画素電極は、絶縁層を隔てて前段ゲート線と重なって維持容量Ｃｓｔを形成し、液晶を隔てて共通電極と対向して液晶容量Ｃｌｃを形成する。さらに、寄生容量Ｃｇｄがゲート電極とドレーン電極との間に形成される。
【０００６】
【発明が解決しようとする課題】
このような液晶表示装置において、共通電極とそれぞれの画素電極との間の電圧は例えば６０Ｈｚ（１秒に６０周期）で変化する。一周期内では、第１ゲート線から最後のゲート線まで順次に薄膜トランジスタをオンさせるパルス（Ｖｏｎパルス）が印加される。特定のゲート線にＶｏｎパルスが印加される時には他のゲート線にはオフ電圧Ｖｏｆｆが印加される。共通電極電圧Ｖｃｏｍを約５Ｖとすると、電圧Ｖｏｎは通常約２０Ｖであり、電圧Ｖｏｆｆは通常約−７Ｖ程度である。特定のゲート線にＶｏｎが印加されると、その行の薄膜トランジスタが導通し、データ線に印加された画像信号電圧が画素電極に印加される。しかし、その行の薄膜トランジスタがオフされた状態（Ｖｏｆｆ印加）で前段ゲート線にＶｏｎ電位が印加されて前段ゲート線の電位Ｖｇが−７Ｖから２０Ｖに変動上昇すると、下記の数式によって計算される値の分だけ画素電極の電位Ｖｐも上昇するようになる。
【数１】
ΔＶｐ＝［Ｃｓｔ／（Ｃｓｔ+Ｃｌｃ+Ｃｇｄ+その他の寄生容量）］×ΔＶｇ（＝２７Ｖ）
このようになると、共通電極電圧Ｖｃｏｍと画素電極電圧Ｖｐとの電圧差に対する関数であるＣｌｃ及びその他の寄生容量が共に変化する。以後、前段ゲート線がＶｏｎからＶｏｆｆに移行すると画素電極電圧Ｖｐは回復するが、前記Ｃｌｃ及び寄生容量の電圧依存性のため正確に元の値に回復しない。しかし、第１行以外の全ての画素電極が全て同一な態様に変動するので同一の階調における明るさは同一になる。しかし、第１行の画素は前段ゲート線がないので他の行の画素とは異なる態様に電圧が変動するようになり、これは同一の階調における明るさのばらつきを引き起こす。一般に、第１行の明るさが他の行に比べて明るくなると目障りになる。
【０００７】
このような問題点を解決するために、従来では第１画素行の維持容量用ゲート線Ｇ0を追加してＧ2に連結したり、Ｇｍに連結する方法を使用する。しかし、前者の場合にはＧ2駆動ＩＣ（integrated circuit）は一つのゲート線駆動容量で二つのゲート線を駆動することとなって駆動電流が不足するようになり、これによってノーマリホワイトモードでは第２行が他の行に比べて非常に明るくなる。このような現象は、液晶表示装置の画面が大きくなり高精細化することによって各ゲート線にかかる電気的負荷が大きくなることに伴いさらに激しくなる。後者の場合には、Ｇ0とＧｍを連結するためにＰＣＢ（printed circuit board）などを経由する複雑な配線を形成しなければならない不便があることはもちろん、第１行と最終行の画素の明るさが他の部分と異なるようになる。
【０００８】
一方、前記薄膜トランジスタ基板は、通常、カラーフィルター基板よりその大きさが大きい。従って、薄膜トランジスタ基板とカラーフィルター基板とを結合する時、対応するブラックマトリックス部分がない薄膜トランジスタ基板の周辺部は外部に露出して光の漏れが発生する。
【０００９】
本発明が達成しようとする技術的課題は液晶表示装置の画質を向上させることである。
【００１０】
本発明が達成しようとする他の技術的課題は短絡が発生せず光の漏れ現象を効率的に防止する液晶表示装置を提供することである。
【００１１】
【課題を解決するための手段】
このような課題を解決するために本発明では次のような構造を有する液晶表示装置を提供する。
【００１２】
本発明では、
絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極とを備え、
前記画素電極と前段の前記ゲート線との間で維持容量が形成され、
前記第１画素行の開口率が前記他の画素行の開口率に比して小さい、液晶表示装置を提供する。
【００１３】
ここで、前記開口率の差異は、前記ブラックマトリックスの開口部の面積を異にすることによって形成される。
ここで、前記ブラックマトリックスは前記第２基板に形成されている。
【００１４】
ここで、前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成される。
ここで、前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている。
【００１５】
ここで、前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている。
ここで、前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である。
【００１６】
本発明では、
絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極と、
前記第１基板の上に前記ゲート線と平行に形成されており、第１前記画素行の前記画素電極と重なっている維持容量用配線とを含み、
前記画素電極と前段の前記ゲート線及び前記維持容量用配線との間で維持容量を形成する液晶表示装置において、
前記第１画素行の開口率が他の画素行の開口率に比して小さく、
前記維持容量用配線にはゲートオフ電圧または共通電極電圧を印加する液晶表示装置を提供する。
【００１７】
ここで、前記開口率の差異は、前記ブラックマトリックスの開口部面積を異にすることによって形成される。
【００１８】
ここで、前記ブラックマトリックスは前記第２基板に形成されている。
【００１９】
ここで、第１画素行の前記開口部の前記ゲート線方向の長さは他の画素行の前記開口部のゲート線方向の長さと同一である。
【００２０】
ここで、第１画素行の前記開口部の前記データ線方向の長さは他の画素行の開口部のデータ線方向の長さより短い。
【００２１】
ここで、前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成されている。
ここで、前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている。
【００２２】
ここで、前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている。
ここで、前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である。
【００２３】
ここで、前記ゲートオフ電圧が伝達されるゲートオフ電圧用配線は前記第１基板に形成されている。
ここで、前記ゲートオフ用配線及び前記維持容量用配線は、前記ゲート線と同一の層に形成されている。
【００２４】
ここで、前記データ線または前記画素電極と同一の層に形成され、前記ゲートオフ用配線及び前記維持容量用配線を電気的に連結する連結部を有する。
【００２５】
ここで、前記第１基板に連結されており前記ゲート線と電気的に連結されてゲート駆動信号を出力するゲート駆動集積回路が実装されているゲート信号伝送フィルムと、前記第１基板に連結されており前記データ線と電気的に連結されてデータ駆動信号を出力するデータ駆動集積回路が実装されているデータ信号伝送フィルムとをさらに含み、
前記基板の角部の上部の前記ゲート信号伝送フィルムと前記データ信号伝送フィルムとの間には前記共通電極電圧Ｖｃｏｍを伝達するための共通電圧用配線と、前記画像信号を制御する薄膜トランジスタのオン電圧Ｖｏｎが伝達されるゲートオン電圧用配線と、前記ゲートオフ電圧Ｖｏｆｆが伝達されるゲートオフ電圧用配線と、前記ゲート駆動集積回路を動作させるためのキャリーインまたはゲートクロック信号が伝達される配線とが形成されている。
【００２６】
ここで、前記共通電圧用配線、ゲートオン電圧用配線及びゲートオフ電圧用配線は、前記ゲート線と同一の層に形成されている。
【００２７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態例による液晶表示装置の構造について説明する。
【００２８】
図１は本発明の第１実施形態例による液晶表示装置における第１画素行の画素領域の平面図であり、図２は図１のII−II’線に沿って切断して示した断面図である。
【００２９】
本発明による液晶表示装置は、基本的に上部基板と下部基板との間に液晶物質が注入されており、多数の画素行にかけて多数の画素領域を有している構造からなる。以下の説明は第１画素行にある一つの画素領域と関連してなされる。
【００３０】
下部基板１０の上には横方向にゲート線２２が形成されており、ゲート線２２の分枝としてゲート電極２６が形成されている。第１画素行の画素電極と重なって維持容量を形成するための維持容量用ゲート線Ｇ0がゲート線２２と平行に形成されている。もちろん、第１画素行のための維持容量用電極としての機能を果すのならば、第１ゲート線をこのような維持容量用ゲート線Ｇ0であると称することもできる。ゲート配線２２、２６及び維持容量用ゲート線Ｇ0の上にはゲート絶縁膜３０が形成されている。ゲート電極２６の上部のゲート絶縁膜３０の上には半導体層４０が形成されている。また、ゲート絶縁膜３０の上にはデータ線６２が縦方向に形成されている。データ線６２には分枝の形態にソース電極６５が形成されており、ゲート電極２６を中心にしてソース電極６５の対向側にはドレーン電極６６が形成されている。ソース電極６５及びドレーン電極６６は半導体層４０の上に位置している。一般的にソース電極６５及びドレーン電極６６と半導体層４０との間には、接触抵抗を減少させるための抵抗性接触層５５、５６が形成されている。データ配線６２、６５、６６と同一層の画素領域の中央には光遮断パターン６７が形成されている。データ配線６２、６５、６６などの上には、ドレーン電極６６を露出させる接触孔８１を有する保護膜７０が形成されている。保護膜７０の上には、接触孔８１を通じてドレーン電極６６と連結される画素電極８０が形成されている。画素電極８０は、ＩＴＯ（indium tin oxide）などの透明な物質からなる。ここで、画素電極８０は隣接する２つのゲート線２２と２つのデータ線６２とが交差してなす領域に定義される画素領域の大部分を覆っている。
【００３１】
下部基板１０と対向する上部基板９０の上には、光漏れを防止するために不透明な物質で形成されており、画素領域を分割しているブラックマトリックス９１が形成されている。また、上部基板９０の全面上には、ＩＴＯなどの透明な物質で形成された共通電極９２が形成されており、カラーフィルター（図示しない）も形成されている。この時、ブラックマトリックス９１やカラーフィルターは下部基板１０に形成することもできる。
【００３２】
以上で説明した画素構造は第１画素行の画素構造であって、画素電極８０は第１画素行の維持容量用ゲート線Ｇ0と重なっており、他の画素行の画素構造では画素電極８０が前段のゲート線２２と重なって維持容量を形成する。
【００３３】
この時、第１画素行には光遮断パターン６７が形成されているため他の画素行の画素より開口率が減少する。
【００３４】
ここで、光遮断パターン６７はデータ配線６２、６５、６６と同一 の層に形成されているが、ゲート配線２２、２６と同一の層に形成されることもできる。
【００３５】
図３に示されているように、下部基板１０と上部基板９０とが互いに重なり合う時、下部基板１０は上部基板９０より大きいため下部基板１０の端部の一部は上部基板９０で覆われずに露出している。露出した下部基板１０の図中左側端部には、ゲート信号伝送フィルム２８が連結されている。このゲート信号伝送フィルム２８にはゲート駆動集積回路２７が実装されており、このゲート駆動集積回路２７は、ゲート線２２と電気的に連結されてゲート駆動信号を出力する。下部基板１０の上側端部には、データ信号伝送フィルム６８が連結されている。データ信号伝送フィルム６８にはデータ駆動集積回路６７が実装され、このデータ駆動集積回路６７は、データ線６２と電気的に連結されてデータ駆動信号を出力する。また、データ信号伝送フィルム６８には、液晶表示装置を駆動するための電気的信号を出力する印刷回路基板１２が連結されている。一方、基板１０の角部上部のゲート信号伝送フィルム２８とデータ信号伝送フィルム６８との間には共通電極９２に共通電圧Ｖｃｏｍを伝達するための共通電圧用配線７１、薄膜トランジスタをオンするためのオン電圧Ｖｏｎが伝達されるゲートオン電圧用配線７２、薄膜トランジスタをオフするためのオフ電圧Ｖｏｆｆが伝達されるゲートオフ電圧用配線７３などが形成されている。ここで、図面では示さなかったが、ゲート駆動集積回路が動作し得るようにキャリーインまたはゲートクロックなどの信号が伝達される配線などが追加的に形成されることができる。
【００３６】
図３及び４に示されているように、第１画素行の維持容量用ゲート線Ｇ0は、Ｖｏｆｆが伝達されるように、連結部７７を通じてゲートオフ電圧用配線７３と連結されている。この時、共通電圧用配線７１、ゲートオン電圧用配線７２及びゲートオフ電圧用配線７３などは維持容量用ゲート線Ｇ0と共にゲート線２２と同一の層及び物質で形成することが好ましい。また、連結部７７はデータ線６２または画素電極８０と同一の層及び物質で形成され、保護膜７０またはゲート絶縁膜３０に接触孔を形成して連結部７７を通じてゲートオフ電圧用配線７３と維持容量用ゲート線Ｇ0を連結させることができる。
【００３７】
本発明による液晶表示装置ではゲート駆動集積回路に伝達される信号の配線７１、７２、７３を下部基板１０の上部に形成することによって、ゲート印刷回路基板とデータ印刷回路基板とを連結するコネクターを省略することができ、本発明の実施形態例のようにゲート印刷回路基板を省略しデータ印刷回路基板だけを用いることもできる。
【００３８】
また、ゲート駆動集積回路２７とデータ駆動集積回路６７とを下部基板１０の上部に直接実装することもできる。
【００３９】
以上のように、第１画素行の開口率を他の行より低くすると共に、他のゲート電圧と同一の条件で第１画素行の維持容量用ゲート線にＶｏｆｆ電圧を印加し、他の画素行との明るさの差を補償することができる。さらに、第１行が周辺より多少暗くなることはあまり目障りにならないので光の明るさが完全に同一にならなくても画質は大きく改善される。
【００４０】
この時、第１画素行の開口率は他の画素行の開口率を１００％とする時、６０％から８０％程度が好適である。ただし、このような数値は液晶表示装置の画素の透過率又はＣｌｃ、Ｃｓｔなどの電気的数値に応じて多少変動する。
【００４１】
以上のように液晶表示装置を製造すると、配線を簡単化しながら第１画素行と他の画素行との明るさの差を補償して画質を向上させることができる。
【００４２】
一方、第１画素行の開口率を減少させるために、第１行のブラックマトリックス９１の開口部を他の画素行のブラックマトリックスの開口部より小さく形成することができる。
【００４３】
図５は本発明の第２実施形態例による液晶表示装置の第１画素行の画素領域の平面図であり、図６は図５のVI−VI’線に沿って切断して示した断面図である。
【００４４】
本発明の第２実施形態例による液晶表示装置の第１画素行の画素領域も第１実施形態例と殆ど類似している。
ただし、図５及び図６に示されているように、第２実施形態例による液晶表示装置用薄膜トランジスタ基板の第１画素行には光遮断パターンが別途に形成されておらず、その代わりにブラックマトリックス９１が他の画素行のブラックマトリックス９１より広く形成されて光が透過することができる開口面９３が縮小されている。
【００４５】
この時、ブラックマトリックスは第１実施形態例と同様に上部基板はもちろん下部基板にも形成されることができる。
【００４６】
ここで、第１画素行のブラックマトリックス９１の開口部９３を縮小するためにはブラックマトリックス９１の開口部９３においてゲート線２２の長さ方向である幅は他の画素行の開口部の幅と同一に形成され、データ線６２の長さ方向である長さは他の画素行の開口部の長さより小さく形成されることが好ましい。これは、画像が表示される時、ブラックマトリックス９１の幅が同一の幅で形成される場合に目障りにならずに表示されるためである。このようなブラックマトリックス９１の構造を図面を参照して具体的に説明する。
【００４７】
図７のように、ブラックマトリックス９１に形成されている大部分の開口部９４はＸの幅及びＹの長さを有し、Ｓの間隔で一定に配列されている。しかし、第１画素行のブラックマトリックス９１の開口部９３は他の開口部９４の長さＹと異なってＹ−ａの長さを有する。この時、ａは開口部９４に対して開口部９３が６０〜８０％になるように調節するとよい。
【００４８】
第１画素行にあるブラックマトリックス９１の開口部９３の幅は一定に維持し長さのみを減少させる構造はよりよい画像を産出するようにすることができる。もちろん、第１画素行にあるブラックマトリックス９１の開口部９３の幅及び長さを全て減少させて開口率を減少させることも可能である。
【００４９】
図８及び９は本発明の第３実施形態例による液晶表示装置を図示している。
【００５０】
本実施形態例による液晶表示装置は、共通電極電圧Ｖｃｏｍが第１画素行にある維持容量用電極Ｇ0に印加され、第１画素行にあるブラックマトリックス９１の開口幅及び長さが全て他の画素行にあるブラックマトリックス９１の開口幅及び長さより小さく設定されるという点以外は、他の構造及び要素は第２実施形態例による液晶表示装置と同一である。
【００５１】
図１０は本発明の第４実施形態例による液晶表示装置の平面図であって、薄膜トランジスタ基板１００とカラーフィルター基板１１０とが封印材３によって結合されている構造を示している。前記薄膜トランジスタ基板１００はカラーフィルター基板１１０より大きいため、部分的に外部に露出している。図面符号１はカラーフィルター基板１１０の端部を示す。
【００５２】
多数のゲート線２００が横方向にのびており、ゲート線２００の端にはゲートパッド２３０が連結されている。縦方向には多数のデータ線６１０がゲート線２００と絶縁されて交差し、データ線６１０の端にはデータパッド６４０が連結されている。
【００５３】
ゲート線２００及びデータ線６１０で囲まれた部分がそれぞれの画素領域Ｐと定義され、このような画素領域Ｐが集まって画面を表示する表示領域Ａになり、表示領域Ａは封印材３に囲まれていて封印材３より内側に位置する。
【００５４】
各画素領域Ｐには対応する色相のカラーフィルターＣＦが形成されている。各画素領域Ｐを囲むブラックマトリックスＢＭが画素領域Ｐの間の光の漏れを防止し、ブラックマトリックスＢＭの端部は図１０の線２で示したように対向基板１１０の端部内側、封印材３の外側に位置する。
【００５５】
このような構造では、パッド２３０、６４０とブラックマトリックスＢＭとの間の領域Ｂで光が漏れるので、光遮断パターン２５０、６５０を配置する。光遮断パターン２５０、６５０は、各配線２００、６１０及びパッド２３０、６４０と重ならないように配置されるが、ブラックマトリックスＢＭとは重なってもよい。また、光遮断パターン２５０、６５０は、封印材３とも重ならないように配置される。
【００５６】
一方、カラーフィルターＣＦ及びブラックマトリックスＢＭは、通常、上板１１０に形成されるが、下板１００に形成される場合もある。
【００５７】
以下、図１１乃至図１３を参照して本発明の実施形態例による液晶表示装置用基板の構造について詳細に説明する。
【００５８】
図１１は図１０の液晶表示装置のＣ部分を拡大して示した配置図であり、図１２及び図１３は図１１のXII−XII’線及びＸIII−ＸIII’線に沿って切断して示した断面図であって、カラーフィルター及びブラックマトリックスが上板に形成された構造を示している。
【００５９】
まず、薄膜トランジスタ基板の構造について詳細に説明する。
【００６０】
絶縁基板１００の上にアルミニウム（Ａｌ）またはアルミニウム合金（Al alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン合金（ＭｏＷ）、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体からなるゲート配線２００、２１０、２３０及び第１光遮断パターン２５０が形成されている。ゲート配線は横方向にのびている多数のゲート線２００、ゲート線２００の分枝であるゲート電極２１０、ゲート線２００の端に連結されて外部から走査信号の印加を受けてゲート線２００に伝達するゲートパッド２３０を含む。
【００６１】
ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０は、単一層で形成してもよいが、二重層以上で形成してもよい。この時、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性が良い物質で形成することが好ましい。その例としてクロム及びアルミニウムの二重層やアルミニウム及びモリブデンの二重層をあげることができる。
【００６２】
ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０は、窒化ケイ素などからなるゲート絶縁膜３００で覆われている。
【００６３】
ゲート絶縁膜３００の上には非晶質ケイ素などの半導体からなる半導体層４１０が形成されている。燐（Ｐ）のようなｎ型不純物がドーピングされている半導体層４１０の上には、抵抗性接触層５２０、５３０がゲート電極２１０を中心にして両側に分離されて形成されている。抵抗性接触層５２０、５３０は、非晶質ケイ素などの半導体から形成されている。
【００６４】
抵抗性接触層５２０、５３０及びゲート絶縁膜３００の上には、アルミニウム、アルミニウム合金、モリブデン、モリブデン−タングステン合金、クロム、タンタルなどの金属または導電体からなるデータ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０が形成されている。データ配線は縦方向にのびている多数のデータ線６１０、データ線６１０の分枝であるソース電極６２０、ゲート電極２１０を中心にしてソース電極６２０と対向するドレーン電極６３０、データ線６１０に連結されて外部から画像信号の印加を受けてデータ線６１０に伝達するデータパッド６４０を含む。
【００６５】
第２光遮断パターン６５０はゲートパッド２３０と表示領域Ａとの間、隣接するゲート線２００の間に位置しており、ゲート線２００及びゲートパッド２３０と重ならない。一方、第１光遮断パターン２５０はデータパッド６４０と表示領域Ａとの間、隣接するデータ線６１０の間に位置しており、データ線６１０及びデータパッド６４０と重ならない。
【００６６】
データ配線６２０、６２０、６３０、６４０及び第２光遮断パターン６５０もゲート配線２００、２１０、２３０と同様に単一層または二重層以上に形成することができる。
【００６７】
データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０、半導体層４１０、ゲート絶縁膜３００の上には、窒化ケイ素などからなる保護膜７００が形成されている。保護膜７００は、ゲート絶縁膜３００と共にゲートパッド２３０を露出させる接触孔７３０を有している。また、保護膜７００は、データパッド６４０を露出させる接触孔７４０とドレーン電極６３０を露出させる接触孔７２０とを有している。
【００６８】
保護膜７００の上には、ＩＴＯなどの透明または不透明な導電物質からなる画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０が形成されている。
【００６９】
画素電極８２０は接触孔７２０を通じてドレーン電極６３０と連結されている。補助ゲートパッド８３０及び補助データパッド８４０は、接触孔７３０、７４０を通じてゲートパッド２３０及びデータパッド６４０とそれぞれ連結されている。これらはパッド２３０、６４０と外部回路装置との接着性を補完し、パッド２３０、６４０を保護する役割を果たす。
【００７０】
保護膜７００及び画素電極８２０の上には配向膜９００が形成されている。配向膜９００は液晶分子の配列のためにラビング方法又は紫外線などを照射する光配向法で表面処理することができる。
【００７１】
以下、上板、即ち、カラーフィルター基板について説明する。
【００７２】
透明な絶縁基板１１０の上にブラックマトリックス７１０が形成されており、ブラックマトリックス７１０の間にはカラーフィルター７５０が形成されている。
【００７３】
ブラックマトリックス７１０及びカラーフィルター７５０の上にはＩＴＯのような透明導電物質からなる共通電極８１０が形成されており、共通電極８１０の上には配向膜９１０が形成されている。
【００７４】
このような薄膜トランジスタ基板とカラーフィルター基板とは封印材３によって接着されており、その間の空間には液晶（ＬＣ）が注入されている。
【００７５】
図１０乃至図１３において、カラーフィルター基板の端部を示す線が線１であり、ブラックマトリックス７１０の外側の端部を示す線が線２である。封印材３は表示領域Ａの外側に位置し、線２は線１と封印材３との間に位置している。
【００７６】
ここで、第１光遮断パターン２５０及び第２光遮断パターン６５０はそれぞれデータ線６１０及びゲート線２００と重ならないようにしなければならず、このために整列誤差を考慮した最小限の間隔ａ、ｅをおいている（図１１参照）。また、第１及び第２光遮断パターン２５０、６５０は、パッド６４０、２３０に付着されるＴＣＰ（tape carrier package）とも重ならないようにしなければならないので、整列誤差を考慮してパッド２３０、６４０と充分な間隔ｂ、ｆをおく（図１１参照）。また、第１及び第２光遮断パターン２５０、６５０は、封印材３と重ならないように整列誤差を考慮した間隔ｃ、ｇをおいており（図１１、１２参照）、ブラックマトリックス７１０とは間隙がないことが好ましいので整列誤差を考慮した間隔ｄ、ｈだけ重なる（図１１、１２参照）。
【００７７】
ここで、第１及び第２光遮断パターン２５０、６５０が配線６１０、２００と重ならないようにすることは、これらが重なる場合短絡する可能性があるためである。また、封印材３と重ならないようにする理由は、重なる場合封印材３の圧搾時に加える圧力によって発生する短絡を防止するためである。ここで、光遮断パターン２５０、６５０と配線６１０、２００との間で光の漏れが発生する可能性があるが少量であるので無視することができる。
【００７８】
共通電極及び画素電極が薄膜トランジスタ基板に形成されている平面駆動（ＩＰＳ；in-plane switching）方式又は薄膜トランジスタがなく縞模様電極（または信号線）が２つの基板のそれぞれに交差するように形成されているＳＴＮ（super twisted nematic）方式にも、このような光遮断パターン２５０、６５０を適用することができる。
【００７９】
以下、本発明の実施形態例による薄膜トランジスタ基板の製造方法について図１４乃至図２１、前述の図１１乃至図１３に基づいて説明する。
【００８０】
図１４乃至図２１は図１２及び図１３に示された薄膜トランジスタ基板を製造する段階を工程順序に沿って示した断面図である。
【００８１】
まず、図１４及び図１５のように、絶縁基板１００の上にゲート配線用導電体層を蒸着し第１写真エッチング工程でパターニングしてゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を形成する。
【００８２】
その次に、図１６及び図１７のように、ゲート絶縁膜３００、半導体層４１０及び抵抗性接触層５１０を順次に蒸着し、上部の二つの層を第２写真エッチング工程でパターニングする。
【００８３】
その次に、図１８及び図１９のように、データ配線用導電体層を蒸着し、第３写真エッチング工程でパターニングして、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０を形成する。その次に、ソース電極６２０及びドレーン電極６３０の間に露出された抵抗性接触層５１０を除去して二つの部分５２０、５３０に分離し、半導体層４１０を露出させる。
【００８４】
その次に、図２０及び図２１のように、保護膜７００を蒸着し、第４写真エッチング工程でパターニングして、接触孔７２０、７３０、７４０を形成する。
【００８５】
その次に、図１２及び図１３のように、導電物質を蒸着し、第５写真エッチング工程でパターニングして、画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０を形成する。その次に、配向膜９００を形成する。配向膜９００は、封印材３と重なることもあり重ならないこともあるが、重なる場合には封印材３の幅の１／５の分だけ重なるように形成する。
【００８６】
このように完成した薄膜トランジスタ基板を封印材３でカラーフィルター基板と接着させ、その間の空間に液晶（ＬＣ）を注入する。
【００８７】
液晶を注入した後には、液晶表示装置を駆動するための駆動半導体素子を実装する。先ず、液晶表示装置の薄膜トランジスタ基板には、補助パッド８３０、８４０を覆う異方性導電膜（ＡＣＦ；anisotropic conducting film）（図示しない）を形成し、駆動半導体素子が実装されているＴＣＰを整列した後に熱圧搾する。これによって、薄膜トランジスタ基板の補助パッド８３０、８４０とＴＣＰ電極とが異方性導電膜内の導電球によって互いに導通するようになる。この時、前述のように光遮断パターン２５０、６５０がパッド２３０、６４０と充分な間隔ｂ、ｆをおいて分離されているので、熱圧搾時にも導電球による光遮断パターン２５０、６５０と補助パッド８３０、８４０の短絡が発生しない。
【００８８】
このように本実施形態例では薄膜トランジスタ基板を５度の写真エッチング工程で製造するが、４度の写真エッチング工程で製造することもできる。
【００８９】
図２２乃至図２４は本発明の第５実施形態例による液晶表示装置を示している。本実施形態例による液晶表示装置の構造及び要素は第４実施形態例による液晶表示装置の構造及び要素と類似している。但し、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の下部に抵抗性接触層５２０、５３０、５５０及び半導体層４１０、４５０が位置している。抵抗性接触層５２０、５３０、５５０の形態は、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の形態と同一である。半導体層４１０、４５０の形態は、薄膜トランジスタのチャンネル部、即ち、ソース電極６２０とドレーン電極６３０との間部分以外はデータ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の形態と同一である。
【００９０】
以下、４度の写真エッチング工程を利用した薄膜トランジスタ基板の製造方法について簡略に説明する。
【００９１】
まず、絶縁基板１００の上にゲート配線用導電体層を蒸着し、第１写真エッチングを実施して、ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を形成する。その次に、ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を覆うゲート絶縁膜３００を蒸着し、半導体層、抵抗性接触層及びデータ配線用導電体層を順次に蒸着する。その後、第２写真エッチングで前記３つの層をパターニングし、データ配線６１０、６２０、６３０、６４０、第２光遮断パターン６５０及びその下部層を形成する。これについて詳しく説明すると、先ず、導電体層上に感光膜を塗布し、位置に応じて光の透過率が異なるマスクを使用して感光膜パターン（図示しない）を形成する。感光膜パターンのうちのソース電極６２０とドレーン電極６３０との間に位置した感光膜パターンは、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０が形成される部分に位置した感光膜パターンより厚さが薄く、その他の部分の感光膜は厚さがなかったり他の部分より薄い。その次に、その他の部分の露出されている導電体層を除去してその下部の抵抗性接触層を露出させる。この時、その他の部分に薄い感光膜が残っている場合には、導電体層を除去する前に感光膜を先ず除去する。その次に、その他の部分の露出された抵抗性接触層及びその下部の半導体層を、ソース電極６２０とドレーン電極６３０との間の感光膜パターンと共にエッチングする。これによって、ソース及びドレーン電極が形成される導電体層、分離されない抵抗性接触層５２０、５３０、５５０、及びその下部の半導体層４１０、４５０が形成される。この時、その他の部分の抵抗性接触層及び半導体層が完全に除去されてその下部のゲート絶縁膜が露出されることができるが、半導体層が多少残っていることもある。その次に、ソース及びドレーン電極６２０、６３０の間の導電体層とその下部の抵抗性接触層をエッチングして分離し、半導体層４１０を露出させる。その他の部分に半導体層が残っている場合には除去する。これによって、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０を完成した後、その上に残っている感光膜を除去する。その次に、保護膜７００を蒸着した後、第３写真エッチングを実施して接触孔７２０、７３０、７４０を形成する。その次に、ＩＴＯのような透明な導電物質を蒸着した後、第４写真エッチングを実施して画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０を形成する。その次に、配向膜９００を形成する。
【００９２】
【発明の効果】
以上のように、本発明では光遮断パターンを形成することによって光の漏れを防止することができ、光遮断パターンを配線、パッド、封印材と一定の間隔をおいて形成することによって光遮断パターンと配線の短絡を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例による液晶表示装置の平面図である。
【図２】図１のII−II’線に沿って切断して示した断面図である。
【図３】図１に示された液晶表示装置の他の平面図であって、その配線構造を示している。
【図４】図１に示された液晶表示装置の回路図である。
【図５】本発明の第２実施形態例によるブラックマトリックスを備えた液晶表示装置の平面図である。
【図６】図５のVI−VI’線に沿って切断して示した断面図である。
【図７】図５に示されたブラックマトリックスの平面図である。
【図８】本発明の第３実施形態例による液晶表示装置の平面図である。
【図９】図８に示された液晶表示装置の回路図である。
【図１０】本発明の第４実施形態例による液晶表示装置の平面図である。
【図１１】図１０に示された液晶表示装置の他の平面図であって、その配線構造を示している。
【図１２】図１１のＸII−ＸII’線に沿って切断して示した断面図である。
【図１３】図１１のＸIII−ＸIII’線に沿って切断して示した断面図である。
【図１４】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１５】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１６】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１７】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１８】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１９】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２０】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２１】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２２】本発明の第５実施形態例による液晶表示装置の平面図である。
【図２３】図１８のＸＩＸ−ＸＩＸ’線に沿って切断して示した断面図である。
【図２４】図１８のＸＸ−ＸＸ’線に沿って切断して示した断面図である。
【符号の説明】
３ 封印材
１０ 下部基板
１２ 印刷回路基板
２２、２００ ゲート線
２６、２１０ ゲート電極
２７ ゲート駆動集積回路
２８ ゲート信号伝送フィルム
３０、３００ ゲート絶縁膜
４０、４１０、４５０ 半導体層
５５、５６、５１０、５２０、５３０、５５０ 抵抗性接触層
６２、６１０ データ線
６５、６２０ ソース電極
６６、６３０ ドレーン電極
６７、２５０、６５０ 光遮断パターン
６８ データ信号伝送フィルム
７０、７００ 保護膜
７１ 共通電圧用配線
７２ ゲートオン電圧用配線
７３ ゲートオフ電圧用配線
７７ 連結部
８０、８２０ 画素電極
８１、７２０、７３０、７４０ 接触孔
９０ 上部基板
９１、７１０ ブラックマトリックス
９２、８１０ 共通電極
９３、９４ 開口部
１００ 薄膜トランジスタ基板
１１０ カラーフィルター基板
２３０ ゲートパッド
６４０ データパッド
７５０ カラーフィルター
８３０ 補助ゲートパッド
８４０ 補助データパッド
９００、９１０ 配向膜
【発明の属する技術分野】
本発明は液晶表示装置に関し、なかでも光の漏れがなく全画面にかけて平均した輝度を有する液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、一般的に、共通電極やカラーフィルターなどが形成されている上部基板と、薄膜トランジスタや画素電極などが形成されている下部基板との間に液晶物質を注入し、画素電極及び共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更し、これを通じて光の透過率を調節することによって画像を表現する装置である。
【０００３】
このような液晶表示装置において、画素電極と共通電極との間で形成される定電容量のみでは液晶に加える電場を充分な時間維持することができないことがあるので、そのために維持容量を形成することが普通である。
【０００４】
維持容量を形成する１つの方法として多く用いられる方法は、画素電極を前段のゲート線と重ねることによってこれらの間に維持容量を形成することであり、このような方式を前段ゲート方式という。
【０００５】
それぞれの画素電極は、絶縁層を隔てて前段ゲート線と重なって維持容量Ｃｓｔを形成し、液晶を隔てて共通電極と対向して液晶容量Ｃｌｃを形成する。さらに、寄生容量Ｃｇｄがゲート電極とドレーン電極との間に形成される。
【０００６】
【発明が解決しようとする課題】
このような液晶表示装置において、共通電極とそれぞれの画素電極との間の電圧は例えば６０Ｈｚ（１秒に６０周期）で変化する。一周期内では、第１ゲート線から最後のゲート線まで順次に薄膜トランジスタをオンさせるパルス（Ｖｏｎパルス）が印加される。特定のゲート線にＶｏｎパルスが印加される時には他のゲート線にはオフ電圧Ｖｏｆｆが印加される。共通電極電圧Ｖｃｏｍを約５Ｖとすると、電圧Ｖｏｎは通常約２０Ｖであり、電圧Ｖｏｆｆは通常約−７Ｖ程度である。特定のゲート線にＶｏｎが印加されると、その行の薄膜トランジスタが導通し、データ線に印加された画像信号電圧が画素電極に印加される。しかし、その行の薄膜トランジスタがオフされた状態（Ｖｏｆｆ印加）で前段ゲート線にＶｏｎ電位が印加されて前段ゲート線の電位Ｖｇが−７Ｖから２０Ｖに変動上昇すると、下記の数式によって計算される値の分だけ画素電極の電位Ｖｐも上昇するようになる。
【数１】
ΔＶｐ＝［Ｃｓｔ／（Ｃｓｔ+Ｃｌｃ+Ｃｇｄ+その他の寄生容量）］×ΔＶｇ（＝２７Ｖ）
このようになると、共通電極電圧Ｖｃｏｍと画素電極電圧Ｖｐとの電圧差に対する関数であるＣｌｃ及びその他の寄生容量が共に変化する。以後、前段ゲート線がＶｏｎからＶｏｆｆに移行すると画素電極電圧Ｖｐは回復するが、前記Ｃｌｃ及び寄生容量の電圧依存性のため正確に元の値に回復しない。しかし、第１行以外の全ての画素電極が全て同一な態様に変動するので同一の階調における明るさは同一になる。しかし、第１行の画素は前段ゲート線がないので他の行の画素とは異なる態様に電圧が変動するようになり、これは同一の階調における明るさのばらつきを引き起こす。一般に、第１行の明るさが他の行に比べて明るくなると目障りになる。
【０００７】
このような問題点を解決するために、従来では第１画素行の維持容量用ゲート線Ｇ0を追加してＧ2に連結したり、Ｇｍに連結する方法を使用する。しかし、前者の場合にはＧ2駆動ＩＣ（integrated circuit）は一つのゲート線駆動容量で二つのゲート線を駆動することとなって駆動電流が不足するようになり、これによってノーマリホワイトモードでは第２行が他の行に比べて非常に明るくなる。このような現象は、液晶表示装置の画面が大きくなり高精細化することによって各ゲート線にかかる電気的負荷が大きくなることに伴いさらに激しくなる。後者の場合には、Ｇ0とＧｍを連結するためにＰＣＢ（printed circuit board）などを経由する複雑な配線を形成しなければならない不便があることはもちろん、第１行と最終行の画素の明るさが他の部分と異なるようになる。
【０００８】
一方、前記薄膜トランジスタ基板は、通常、カラーフィルター基板よりその大きさが大きい。従って、薄膜トランジスタ基板とカラーフィルター基板とを結合する時、対応するブラックマトリックス部分がない薄膜トランジスタ基板の周辺部は外部に露出して光の漏れが発生する。
【０００９】
本発明が達成しようとする技術的課題は液晶表示装置の画質を向上させることである。
【００１０】
本発明が達成しようとする他の技術的課題は短絡が発生せず光の漏れ現象を効率的に防止する液晶表示装置を提供することである。
【００１１】
【課題を解決するための手段】
このような課題を解決するために本発明では次のような構造を有する液晶表示装置を提供する。
【００１２】
本発明では、
絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極とを備え、
前記画素電極と前段の前記ゲート線との間で維持容量が形成され、
前記第１画素行の開口率が前記他の画素行の開口率に比して小さい、液晶表示装置を提供する。
【００１３】
ここで、前記開口率の差異は、前記ブラックマトリックスの開口部の面積を異にすることによって形成される。
ここで、前記ブラックマトリックスは前記第２基板に形成されている。
【００１４】
ここで、前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成される。
ここで、前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている。
【００１５】
ここで、前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている。
ここで、前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である。
【００１６】
本発明では、
絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極と、
前記第１基板の上に前記ゲート線と平行に形成されており、第１前記画素行の前記画素電極と重なっている維持容量用配線とを含み、
前記画素電極と前段の前記ゲート線及び前記維持容量用配線との間で維持容量を形成する液晶表示装置において、
前記第１画素行の開口率が他の画素行の開口率に比して小さく、
前記維持容量用配線にはゲートオフ電圧または共通電極電圧を印加する液晶表示装置を提供する。
【００１７】
ここで、前記開口率の差異は、前記ブラックマトリックスの開口部面積を異にすることによって形成される。
【００１８】
ここで、前記ブラックマトリックスは前記第２基板に形成されている。
【００１９】
ここで、第１画素行の前記開口部の前記ゲート線方向の長さは他の画素行の前記開口部のゲート線方向の長さと同一である。
【００２０】
ここで、第１画素行の前記開口部の前記データ線方向の長さは他の画素行の開口部のデータ線方向の長さより短い。
【００２１】
ここで、前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成されている。
ここで、前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている。
【００２２】
ここで、前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている。
ここで、前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である。
【００２３】
ここで、前記ゲートオフ電圧が伝達されるゲートオフ電圧用配線は前記第１基板に形成されている。
ここで、前記ゲートオフ用配線及び前記維持容量用配線は、前記ゲート線と同一の層に形成されている。
【００２４】
ここで、前記データ線または前記画素電極と同一の層に形成され、前記ゲートオフ用配線及び前記維持容量用配線を電気的に連結する連結部を有する。
【００２５】
ここで、前記第１基板に連結されており前記ゲート線と電気的に連結されてゲート駆動信号を出力するゲート駆動集積回路が実装されているゲート信号伝送フィルムと、前記第１基板に連結されており前記データ線と電気的に連結されてデータ駆動信号を出力するデータ駆動集積回路が実装されているデータ信号伝送フィルムとをさらに含み、
前記基板の角部の上部の前記ゲート信号伝送フィルムと前記データ信号伝送フィルムとの間には前記共通電極電圧Ｖｃｏｍを伝達するための共通電圧用配線と、前記画像信号を制御する薄膜トランジスタのオン電圧Ｖｏｎが伝達されるゲートオン電圧用配線と、前記ゲートオフ電圧Ｖｏｆｆが伝達されるゲートオフ電圧用配線と、前記ゲート駆動集積回路を動作させるためのキャリーインまたはゲートクロック信号が伝達される配線とが形成されている。
【００２６】
ここで、前記共通電圧用配線、ゲートオン電圧用配線及びゲートオフ電圧用配線は、前記ゲート線と同一の層に形成されている。
【００２７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態例による液晶表示装置の構造について説明する。
【００２８】
図１は本発明の第１実施形態例による液晶表示装置における第１画素行の画素領域の平面図であり、図２は図１のII−II’線に沿って切断して示した断面図である。
【００２９】
本発明による液晶表示装置は、基本的に上部基板と下部基板との間に液晶物質が注入されており、多数の画素行にかけて多数の画素領域を有している構造からなる。以下の説明は第１画素行にある一つの画素領域と関連してなされる。
【００３０】
下部基板１０の上には横方向にゲート線２２が形成されており、ゲート線２２の分枝としてゲート電極２６が形成されている。第１画素行の画素電極と重なって維持容量を形成するための維持容量用ゲート線Ｇ0がゲート線２２と平行に形成されている。もちろん、第１画素行のための維持容量用電極としての機能を果すのならば、第１ゲート線をこのような維持容量用ゲート線Ｇ0であると称することもできる。ゲート配線２２、２６及び維持容量用ゲート線Ｇ0の上にはゲート絶縁膜３０が形成されている。ゲート電極２６の上部のゲート絶縁膜３０の上には半導体層４０が形成されている。また、ゲート絶縁膜３０の上にはデータ線６２が縦方向に形成されている。データ線６２には分枝の形態にソース電極６５が形成されており、ゲート電極２６を中心にしてソース電極６５の対向側にはドレーン電極６６が形成されている。ソース電極６５及びドレーン電極６６は半導体層４０の上に位置している。一般的にソース電極６５及びドレーン電極６６と半導体層４０との間には、接触抵抗を減少させるための抵抗性接触層５５、５６が形成されている。データ配線６２、６５、６６と同一層の画素領域の中央には光遮断パターン６７が形成されている。データ配線６２、６５、６６などの上には、ドレーン電極６６を露出させる接触孔８１を有する保護膜７０が形成されている。保護膜７０の上には、接触孔８１を通じてドレーン電極６６と連結される画素電極８０が形成されている。画素電極８０は、ＩＴＯ（indium tin oxide）などの透明な物質からなる。ここで、画素電極８０は隣接する２つのゲート線２２と２つのデータ線６２とが交差してなす領域に定義される画素領域の大部分を覆っている。
【００３１】
下部基板１０と対向する上部基板９０の上には、光漏れを防止するために不透明な物質で形成されており、画素領域を分割しているブラックマトリックス９１が形成されている。また、上部基板９０の全面上には、ＩＴＯなどの透明な物質で形成された共通電極９２が形成されており、カラーフィルター（図示しない）も形成されている。この時、ブラックマトリックス９１やカラーフィルターは下部基板１０に形成することもできる。
【００３２】
以上で説明した画素構造は第１画素行の画素構造であって、画素電極８０は第１画素行の維持容量用ゲート線Ｇ0と重なっており、他の画素行の画素構造では画素電極８０が前段のゲート線２２と重なって維持容量を形成する。
【００３３】
この時、第１画素行には光遮断パターン６７が形成されているため他の画素行の画素より開口率が減少する。
【００３４】
ここで、光遮断パターン６７はデータ配線６２、６５、６６と同一 の層に形成されているが、ゲート配線２２、２６と同一の層に形成されることもできる。
【００３５】
図３に示されているように、下部基板１０と上部基板９０とが互いに重なり合う時、下部基板１０は上部基板９０より大きいため下部基板１０の端部の一部は上部基板９０で覆われずに露出している。露出した下部基板１０の図中左側端部には、ゲート信号伝送フィルム２８が連結されている。このゲート信号伝送フィルム２８にはゲート駆動集積回路２７が実装されており、このゲート駆動集積回路２７は、ゲート線２２と電気的に連結されてゲート駆動信号を出力する。下部基板１０の上側端部には、データ信号伝送フィルム６８が連結されている。データ信号伝送フィルム６８にはデータ駆動集積回路６７が実装され、このデータ駆動集積回路６７は、データ線６２と電気的に連結されてデータ駆動信号を出力する。また、データ信号伝送フィルム６８には、液晶表示装置を駆動するための電気的信号を出力する印刷回路基板１２が連結されている。一方、基板１０の角部上部のゲート信号伝送フィルム２８とデータ信号伝送フィルム６８との間には共通電極９２に共通電圧Ｖｃｏｍを伝達するための共通電圧用配線７１、薄膜トランジスタをオンするためのオン電圧Ｖｏｎが伝達されるゲートオン電圧用配線７２、薄膜トランジスタをオフするためのオフ電圧Ｖｏｆｆが伝達されるゲートオフ電圧用配線７３などが形成されている。ここで、図面では示さなかったが、ゲート駆動集積回路が動作し得るようにキャリーインまたはゲートクロックなどの信号が伝達される配線などが追加的に形成されることができる。
【００３６】
図３及び４に示されているように、第１画素行の維持容量用ゲート線Ｇ0は、Ｖｏｆｆが伝達されるように、連結部７７を通じてゲートオフ電圧用配線７３と連結されている。この時、共通電圧用配線７１、ゲートオン電圧用配線７２及びゲートオフ電圧用配線７３などは維持容量用ゲート線Ｇ0と共にゲート線２２と同一の層及び物質で形成することが好ましい。また、連結部７７はデータ線６２または画素電極８０と同一の層及び物質で形成され、保護膜７０またはゲート絶縁膜３０に接触孔を形成して連結部７７を通じてゲートオフ電圧用配線７３と維持容量用ゲート線Ｇ0を連結させることができる。
【００３７】
本発明による液晶表示装置ではゲート駆動集積回路に伝達される信号の配線７１、７２、７３を下部基板１０の上部に形成することによって、ゲート印刷回路基板とデータ印刷回路基板とを連結するコネクターを省略することができ、本発明の実施形態例のようにゲート印刷回路基板を省略しデータ印刷回路基板だけを用いることもできる。
【００３８】
また、ゲート駆動集積回路２７とデータ駆動集積回路６７とを下部基板１０の上部に直接実装することもできる。
【００３９】
以上のように、第１画素行の開口率を他の行より低くすると共に、他のゲート電圧と同一の条件で第１画素行の維持容量用ゲート線にＶｏｆｆ電圧を印加し、他の画素行との明るさの差を補償することができる。さらに、第１行が周辺より多少暗くなることはあまり目障りにならないので光の明るさが完全に同一にならなくても画質は大きく改善される。
【００４０】
この時、第１画素行の開口率は他の画素行の開口率を１００％とする時、６０％から８０％程度が好適である。ただし、このような数値は液晶表示装置の画素の透過率又はＣｌｃ、Ｃｓｔなどの電気的数値に応じて多少変動する。
【００４１】
以上のように液晶表示装置を製造すると、配線を簡単化しながら第１画素行と他の画素行との明るさの差を補償して画質を向上させることができる。
【００４２】
一方、第１画素行の開口率を減少させるために、第１行のブラックマトリックス９１の開口部を他の画素行のブラックマトリックスの開口部より小さく形成することができる。
【００４３】
図５は本発明の第２実施形態例による液晶表示装置の第１画素行の画素領域の平面図であり、図６は図５のVI−VI’線に沿って切断して示した断面図である。
【００４４】
本発明の第２実施形態例による液晶表示装置の第１画素行の画素領域も第１実施形態例と殆ど類似している。
ただし、図５及び図６に示されているように、第２実施形態例による液晶表示装置用薄膜トランジスタ基板の第１画素行には光遮断パターンが別途に形成されておらず、その代わりにブラックマトリックス９１が他の画素行のブラックマトリックス９１より広く形成されて光が透過することができる開口面９３が縮小されている。
【００４５】
この時、ブラックマトリックスは第１実施形態例と同様に上部基板はもちろん下部基板にも形成されることができる。
【００４６】
ここで、第１画素行のブラックマトリックス９１の開口部９３を縮小するためにはブラックマトリックス９１の開口部９３においてゲート線２２の長さ方向である幅は他の画素行の開口部の幅と同一に形成され、データ線６２の長さ方向である長さは他の画素行の開口部の長さより小さく形成されることが好ましい。これは、画像が表示される時、ブラックマトリックス９１の幅が同一の幅で形成される場合に目障りにならずに表示されるためである。このようなブラックマトリックス９１の構造を図面を参照して具体的に説明する。
【００４７】
図７のように、ブラックマトリックス９１に形成されている大部分の開口部９４はＸの幅及びＹの長さを有し、Ｓの間隔で一定に配列されている。しかし、第１画素行のブラックマトリックス９１の開口部９３は他の開口部９４の長さＹと異なってＹ−ａの長さを有する。この時、ａは開口部９４に対して開口部９３が６０〜８０％になるように調節するとよい。
【００４８】
第１画素行にあるブラックマトリックス９１の開口部９３の幅は一定に維持し長さのみを減少させる構造はよりよい画像を産出するようにすることができる。もちろん、第１画素行にあるブラックマトリックス９１の開口部９３の幅及び長さを全て減少させて開口率を減少させることも可能である。
【００４９】
図８及び９は本発明の第３実施形態例による液晶表示装置を図示している。
【００５０】
本実施形態例による液晶表示装置は、共通電極電圧Ｖｃｏｍが第１画素行にある維持容量用電極Ｇ0に印加され、第１画素行にあるブラックマトリックス９１の開口幅及び長さが全て他の画素行にあるブラックマトリックス９１の開口幅及び長さより小さく設定されるという点以外は、他の構造及び要素は第２実施形態例による液晶表示装置と同一である。
【００５１】
図１０は本発明の第４実施形態例による液晶表示装置の平面図であって、薄膜トランジスタ基板１００とカラーフィルター基板１１０とが封印材３によって結合されている構造を示している。前記薄膜トランジスタ基板１００はカラーフィルター基板１１０より大きいため、部分的に外部に露出している。図面符号１はカラーフィルター基板１１０の端部を示す。
【００５２】
多数のゲート線２００が横方向にのびており、ゲート線２００の端にはゲートパッド２３０が連結されている。縦方向には多数のデータ線６１０がゲート線２００と絶縁されて交差し、データ線６１０の端にはデータパッド６４０が連結されている。
【００５３】
ゲート線２００及びデータ線６１０で囲まれた部分がそれぞれの画素領域Ｐと定義され、このような画素領域Ｐが集まって画面を表示する表示領域Ａになり、表示領域Ａは封印材３に囲まれていて封印材３より内側に位置する。
【００５４】
各画素領域Ｐには対応する色相のカラーフィルターＣＦが形成されている。各画素領域Ｐを囲むブラックマトリックスＢＭが画素領域Ｐの間の光の漏れを防止し、ブラックマトリックスＢＭの端部は図１０の線２で示したように対向基板１１０の端部内側、封印材３の外側に位置する。
【００５５】
このような構造では、パッド２３０、６４０とブラックマトリックスＢＭとの間の領域Ｂで光が漏れるので、光遮断パターン２５０、６５０を配置する。光遮断パターン２５０、６５０は、各配線２００、６１０及びパッド２３０、６４０と重ならないように配置されるが、ブラックマトリックスＢＭとは重なってもよい。また、光遮断パターン２５０、６５０は、封印材３とも重ならないように配置される。
【００５６】
一方、カラーフィルターＣＦ及びブラックマトリックスＢＭは、通常、上板１１０に形成されるが、下板１００に形成される場合もある。
【００５７】
以下、図１１乃至図１３を参照して本発明の実施形態例による液晶表示装置用基板の構造について詳細に説明する。
【００５８】
図１１は図１０の液晶表示装置のＣ部分を拡大して示した配置図であり、図１２及び図１３は図１１のXII−XII’線及びＸIII−ＸIII’線に沿って切断して示した断面図であって、カラーフィルター及びブラックマトリックスが上板に形成された構造を示している。
【００５９】
まず、薄膜トランジスタ基板の構造について詳細に説明する。
【００６０】
絶縁基板１００の上にアルミニウム（Ａｌ）またはアルミニウム合金（Al alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン合金（ＭｏＷ）、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体からなるゲート配線２００、２１０、２３０及び第１光遮断パターン２５０が形成されている。ゲート配線は横方向にのびている多数のゲート線２００、ゲート線２００の分枝であるゲート電極２１０、ゲート線２００の端に連結されて外部から走査信号の印加を受けてゲート線２００に伝達するゲートパッド２３０を含む。
【００６１】
ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０は、単一層で形成してもよいが、二重層以上で形成してもよい。この時、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性が良い物質で形成することが好ましい。その例としてクロム及びアルミニウムの二重層やアルミニウム及びモリブデンの二重層をあげることができる。
【００６２】
ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０は、窒化ケイ素などからなるゲート絶縁膜３００で覆われている。
【００６３】
ゲート絶縁膜３００の上には非晶質ケイ素などの半導体からなる半導体層４１０が形成されている。燐（Ｐ）のようなｎ型不純物がドーピングされている半導体層４１０の上には、抵抗性接触層５２０、５３０がゲート電極２１０を中心にして両側に分離されて形成されている。抵抗性接触層５２０、５３０は、非晶質ケイ素などの半導体から形成されている。
【００６４】
抵抗性接触層５２０、５３０及びゲート絶縁膜３００の上には、アルミニウム、アルミニウム合金、モリブデン、モリブデン−タングステン合金、クロム、タンタルなどの金属または導電体からなるデータ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０が形成されている。データ配線は縦方向にのびている多数のデータ線６１０、データ線６１０の分枝であるソース電極６２０、ゲート電極２１０を中心にしてソース電極６２０と対向するドレーン電極６３０、データ線６１０に連結されて外部から画像信号の印加を受けてデータ線６１０に伝達するデータパッド６４０を含む。
【００６５】
第２光遮断パターン６５０はゲートパッド２３０と表示領域Ａとの間、隣接するゲート線２００の間に位置しており、ゲート線２００及びゲートパッド２３０と重ならない。一方、第１光遮断パターン２５０はデータパッド６４０と表示領域Ａとの間、隣接するデータ線６１０の間に位置しており、データ線６１０及びデータパッド６４０と重ならない。
【００６６】
データ配線６２０、６２０、６３０、６４０及び第２光遮断パターン６５０もゲート配線２００、２１０、２３０と同様に単一層または二重層以上に形成することができる。
【００６７】
データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０、半導体層４１０、ゲート絶縁膜３００の上には、窒化ケイ素などからなる保護膜７００が形成されている。保護膜７００は、ゲート絶縁膜３００と共にゲートパッド２３０を露出させる接触孔７３０を有している。また、保護膜７００は、データパッド６４０を露出させる接触孔７４０とドレーン電極６３０を露出させる接触孔７２０とを有している。
【００６８】
保護膜７００の上には、ＩＴＯなどの透明または不透明な導電物質からなる画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０が形成されている。
【００６９】
画素電極８２０は接触孔７２０を通じてドレーン電極６３０と連結されている。補助ゲートパッド８３０及び補助データパッド８４０は、接触孔７３０、７４０を通じてゲートパッド２３０及びデータパッド６４０とそれぞれ連結されている。これらはパッド２３０、６４０と外部回路装置との接着性を補完し、パッド２３０、６４０を保護する役割を果たす。
【００７０】
保護膜７００及び画素電極８２０の上には配向膜９００が形成されている。配向膜９００は液晶分子の配列のためにラビング方法又は紫外線などを照射する光配向法で表面処理することができる。
【００７１】
以下、上板、即ち、カラーフィルター基板について説明する。
【００７２】
透明な絶縁基板１１０の上にブラックマトリックス７１０が形成されており、ブラックマトリックス７１０の間にはカラーフィルター７５０が形成されている。
【００７３】
ブラックマトリックス７１０及びカラーフィルター７５０の上にはＩＴＯのような透明導電物質からなる共通電極８１０が形成されており、共通電極８１０の上には配向膜９１０が形成されている。
【００７４】
このような薄膜トランジスタ基板とカラーフィルター基板とは封印材３によって接着されており、その間の空間には液晶（ＬＣ）が注入されている。
【００７５】
図１０乃至図１３において、カラーフィルター基板の端部を示す線が線１であり、ブラックマトリックス７１０の外側の端部を示す線が線２である。封印材３は表示領域Ａの外側に位置し、線２は線１と封印材３との間に位置している。
【００７６】
ここで、第１光遮断パターン２５０及び第２光遮断パターン６５０はそれぞれデータ線６１０及びゲート線２００と重ならないようにしなければならず、このために整列誤差を考慮した最小限の間隔ａ、ｅをおいている（図１１参照）。また、第１及び第２光遮断パターン２５０、６５０は、パッド６４０、２３０に付着されるＴＣＰ（tape carrier package）とも重ならないようにしなければならないので、整列誤差を考慮してパッド２３０、６４０と充分な間隔ｂ、ｆをおく（図１１参照）。また、第１及び第２光遮断パターン２５０、６５０は、封印材３と重ならないように整列誤差を考慮した間隔ｃ、ｇをおいており（図１１、１２参照）、ブラックマトリックス７１０とは間隙がないことが好ましいので整列誤差を考慮した間隔ｄ、ｈだけ重なる（図１１、１２参照）。
【００７７】
ここで、第１及び第２光遮断パターン２５０、６５０が配線６１０、２００と重ならないようにすることは、これらが重なる場合短絡する可能性があるためである。また、封印材３と重ならないようにする理由は、重なる場合封印材３の圧搾時に加える圧力によって発生する短絡を防止するためである。ここで、光遮断パターン２５０、６５０と配線６１０、２００との間で光の漏れが発生する可能性があるが少量であるので無視することができる。
【００７８】
共通電極及び画素電極が薄膜トランジスタ基板に形成されている平面駆動（ＩＰＳ；in-plane switching）方式又は薄膜トランジスタがなく縞模様電極（または信号線）が２つの基板のそれぞれに交差するように形成されているＳＴＮ（super twisted nematic）方式にも、このような光遮断パターン２５０、６５０を適用することができる。
【００７９】
以下、本発明の実施形態例による薄膜トランジスタ基板の製造方法について図１４乃至図２１、前述の図１１乃至図１３に基づいて説明する。
【００８０】
図１４乃至図２１は図１２及び図１３に示された薄膜トランジスタ基板を製造する段階を工程順序に沿って示した断面図である。
【００８１】
まず、図１４及び図１５のように、絶縁基板１００の上にゲート配線用導電体層を蒸着し第１写真エッチング工程でパターニングしてゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を形成する。
【００８２】
その次に、図１６及び図１７のように、ゲート絶縁膜３００、半導体層４１０及び抵抗性接触層５１０を順次に蒸着し、上部の二つの層を第２写真エッチング工程でパターニングする。
【００８３】
その次に、図１８及び図１９のように、データ配線用導電体層を蒸着し、第３写真エッチング工程でパターニングして、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０を形成する。その次に、ソース電極６２０及びドレーン電極６３０の間に露出された抵抗性接触層５１０を除去して二つの部分５２０、５３０に分離し、半導体層４１０を露出させる。
【００８４】
その次に、図２０及び図２１のように、保護膜７００を蒸着し、第４写真エッチング工程でパターニングして、接触孔７２０、７３０、７４０を形成する。
【００８５】
その次に、図１２及び図１３のように、導電物質を蒸着し、第５写真エッチング工程でパターニングして、画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０を形成する。その次に、配向膜９００を形成する。配向膜９００は、封印材３と重なることもあり重ならないこともあるが、重なる場合には封印材３の幅の１／５の分だけ重なるように形成する。
【００８６】
このように完成した薄膜トランジスタ基板を封印材３でカラーフィルター基板と接着させ、その間の空間に液晶（ＬＣ）を注入する。
【００８７】
液晶を注入した後には、液晶表示装置を駆動するための駆動半導体素子を実装する。先ず、液晶表示装置の薄膜トランジスタ基板には、補助パッド８３０、８４０を覆う異方性導電膜（ＡＣＦ；anisotropic conducting film）（図示しない）を形成し、駆動半導体素子が実装されているＴＣＰを整列した後に熱圧搾する。これによって、薄膜トランジスタ基板の補助パッド８３０、８４０とＴＣＰ電極とが異方性導電膜内の導電球によって互いに導通するようになる。この時、前述のように光遮断パターン２５０、６５０がパッド２３０、６４０と充分な間隔ｂ、ｆをおいて分離されているので、熱圧搾時にも導電球による光遮断パターン２５０、６５０と補助パッド８３０、８４０の短絡が発生しない。
【００８８】
このように本実施形態例では薄膜トランジスタ基板を５度の写真エッチング工程で製造するが、４度の写真エッチング工程で製造することもできる。
【００８９】
図２２乃至図２４は本発明の第５実施形態例による液晶表示装置を示している。本実施形態例による液晶表示装置の構造及び要素は第４実施形態例による液晶表示装置の構造及び要素と類似している。但し、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の下部に抵抗性接触層５２０、５３０、５５０及び半導体層４１０、４５０が位置している。抵抗性接触層５２０、５３０、５５０の形態は、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の形態と同一である。半導体層４１０、４５０の形態は、薄膜トランジスタのチャンネル部、即ち、ソース電極６２０とドレーン電極６３０との間部分以外はデータ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０の形態と同一である。
【００９０】
以下、４度の写真エッチング工程を利用した薄膜トランジスタ基板の製造方法について簡略に説明する。
【００９１】
まず、絶縁基板１００の上にゲート配線用導電体層を蒸着し、第１写真エッチングを実施して、ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を形成する。その次に、ゲート配線２００、２１０、２３０及び第１光遮断パターン２５０を覆うゲート絶縁膜３００を蒸着し、半導体層、抵抗性接触層及びデータ配線用導電体層を順次に蒸着する。その後、第２写真エッチングで前記３つの層をパターニングし、データ配線６１０、６２０、６３０、６４０、第２光遮断パターン６５０及びその下部層を形成する。これについて詳しく説明すると、先ず、導電体層上に感光膜を塗布し、位置に応じて光の透過率が異なるマスクを使用して感光膜パターン（図示しない）を形成する。感光膜パターンのうちのソース電極６２０とドレーン電極６３０との間に位置した感光膜パターンは、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０が形成される部分に位置した感光膜パターンより厚さが薄く、その他の部分の感光膜は厚さがなかったり他の部分より薄い。その次に、その他の部分の露出されている導電体層を除去してその下部の抵抗性接触層を露出させる。この時、その他の部分に薄い感光膜が残っている場合には、導電体層を除去する前に感光膜を先ず除去する。その次に、その他の部分の露出された抵抗性接触層及びその下部の半導体層を、ソース電極６２０とドレーン電極６３０との間の感光膜パターンと共にエッチングする。これによって、ソース及びドレーン電極が形成される導電体層、分離されない抵抗性接触層５２０、５３０、５５０、及びその下部の半導体層４１０、４５０が形成される。この時、その他の部分の抵抗性接触層及び半導体層が完全に除去されてその下部のゲート絶縁膜が露出されることができるが、半導体層が多少残っていることもある。その次に、ソース及びドレーン電極６２０、６３０の間の導電体層とその下部の抵抗性接触層をエッチングして分離し、半導体層４１０を露出させる。その他の部分に半導体層が残っている場合には除去する。これによって、データ配線６１０、６２０、６３０、６４０及び第２光遮断パターン６５０を完成した後、その上に残っている感光膜を除去する。その次に、保護膜７００を蒸着した後、第３写真エッチングを実施して接触孔７２０、７３０、７４０を形成する。その次に、ＩＴＯのような透明な導電物質を蒸着した後、第４写真エッチングを実施して画素電極８２０及び補助ゲートパッド８３０、補助データパッド８４０を形成する。その次に、配向膜９００を形成する。
【００９２】
【発明の効果】
以上のように、本発明では光遮断パターンを形成することによって光の漏れを防止することができ、光遮断パターンを配線、パッド、封印材と一定の間隔をおいて形成することによって光遮断パターンと配線の短絡を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例による液晶表示装置の平面図である。
【図２】図１のII−II’線に沿って切断して示した断面図である。
【図３】図１に示された液晶表示装置の他の平面図であって、その配線構造を示している。
【図４】図１に示された液晶表示装置の回路図である。
【図５】本発明の第２実施形態例によるブラックマトリックスを備えた液晶表示装置の平面図である。
【図６】図５のVI−VI’線に沿って切断して示した断面図である。
【図７】図５に示されたブラックマトリックスの平面図である。
【図８】本発明の第３実施形態例による液晶表示装置の平面図である。
【図９】図８に示された液晶表示装置の回路図である。
【図１０】本発明の第４実施形態例による液晶表示装置の平面図である。
【図１１】図１０に示された液晶表示装置の他の平面図であって、その配線構造を示している。
【図１２】図１１のＸII−ＸII’線に沿って切断して示した断面図である。
【図１３】図１１のＸIII−ＸIII’線に沿って切断して示した断面図である。
【図１４】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１５】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１６】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１７】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１８】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図１９】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２０】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２１】図１０に示された液晶表示装置を製造する工程を順序に従って示した図面である。
【図２２】本発明の第５実施形態例による液晶表示装置の平面図である。
【図２３】図１８のＸＩＸ−ＸＩＸ’線に沿って切断して示した断面図である。
【図２４】図１８のＸＸ−ＸＸ’線に沿って切断して示した断面図である。
【符号の説明】
３ 封印材
１０ 下部基板
１２ 印刷回路基板
２２、２００ ゲート線
２６、２１０ ゲート電極
２７ ゲート駆動集積回路
２８ ゲート信号伝送フィルム
３０、３００ ゲート絶縁膜
４０、４１０、４５０ 半導体層
５５、５６、５１０、５２０、５３０、５５０ 抵抗性接触層
６２、６１０ データ線
６５、６２０ ソース電極
６６、６３０ ドレーン電極
６７、２５０、６５０ 光遮断パターン
６８ データ信号伝送フィルム
７０、７００ 保護膜
７１ 共通電圧用配線
７２ ゲートオン電圧用配線
７３ ゲートオフ電圧用配線
７７ 連結部
８０、８２０ 画素電極
８１、７２０、７３０、７４０ 接触孔
９０ 上部基板
９１、７１０ ブラックマトリックス
９２、８１０ 共通電極
９３、９４ 開口部
１００ 薄膜トランジスタ基板
１１０ カラーフィルター基板
２３０ ゲートパッド
６４０ データパッド
７５０ カラーフィルター
８３０ 補助ゲートパッド
８４０ 補助データパッド
９００、９１０ 配向膜
Claims (21)
- 絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極とを備え、
前記画素電極と前段の前記ゲート線との間で維持容量が形成され、
前記第１画素行の開口率が前記他の画素行の開口率に比して小さい、液晶表示装置。 - 前記開口率の差異は、前記ブラックマトリックスの開口部の面積を異にすることによって形成される、請求項１に記載の液晶表示装置。
- 前記ブラックマトリックスは前記第２基板に形成されている、請求項１に記載の液晶表示装置。
- 前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成される、請求項１に記載の液晶表示装置。
- 前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている、請求項４に記載の液晶表示装置。
- 前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている、請求項４に記載の液晶表示装置。
- 前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である、請求項１に記載の液晶表示装置。
- 絶縁第１基板と、
前記第１基板の上に形成されており走査信号を伝達するゲート線と、
前記第１基板の上に形成されており画像信号を伝達するデータ線と、
前記第１基板と対向している第２基板と、
前記第１基板と前記第２基板との間に注入されている液晶物質と、
前記ゲート線によって行に区分され、前記データ線によって列に区分される画素と、
前記各画素を区画するブラックマトリックスと、
前記画素ごとに別途に形成されている画素電極と、
前記第１基板の上に前記ゲート線と平行に形成されており、第１前記画素行の前記画素電極と重なっている維持容量用配線とを含み、
前記画素電極と前段の前記ゲート線及び前記維持容量用配線との間で維持容量を形成する液晶表示装置において、
前記第１画素行の開口率が他の画素行の開口率に比して小さく、
前記維持容量用配線にはゲートオフ電圧または共通電極電圧を印加する液晶表示装置。 - 前記開口率の差異は、前記ブラックマトリックスの開口部面積を異にすることによって形成される、請求項８に記載の液晶表示装置。
- 前記ブラックマトリックスは前記第２基板に形成されている、請求項９に記載の液晶表示装置。
- 第１画素行の前記開口部の前記ゲート線方向の長さは他の画素行の前記開口部のゲート線方向の長さと同一である、請求項１０に記載の液晶表示装置。
- 第１画素行の前記開口部の前記データ線方向の長さは他の画素行の開口部のデータ線方向の長さより短い、請求項１０に記載の液晶表示装置。
- 前記開口率の差異は、前記第１画素行の前記各画素の開口面に光遮断パターンを形成することによって形成されている、請求項８に記載の液晶表示装置。
- 前記光遮断パターンは前記データ線と同一の物質で同一の層に形成されている、請求項１３に記載の液晶表示装置。
- 前記光遮断パターンは前記ゲート線と同一の物質で同一の層に形成されている、請求項１３に記載の液晶表示装置。
- 前記第１画素行の開口率は前記他の画素行の透過率の６０％乃至８０％である、請求項８に記載の液晶表示装置。
- 前記ゲートオフ電圧が伝達されるゲートオフ電圧用配線は前記第１基板に形成されている、請求項８に記載の液晶表示装置。
- 前記ゲートオフ用配線及び前記維持容量用配線は、前記ゲート線と同一の層に形成されている、請求項１７に記載の液晶表示装置。
- 前記データ線または前記画素電極と同一の層に形成され、前記ゲートオフ用配線及び前記維持容量用配線を電気的に連結する連結部を有する、請求項１８に記載の液晶表示装置。
- 前記第１基板に連結されており前記ゲート線と電気的に連結されてゲート駆動信号を出力するゲート駆動集積回路が実装されているゲート信号伝送フィルムと、前記第１基板に連結されており前記データ線と電気的に連結されてデータ駆動信号を出力するデータ駆動集積回路が実装されているデータ信号伝送フィルムとをさらに含み、
前記基板の角部の上部の前記ゲート信号伝送フィルムと前記データ信号伝送フィルムとの間には前記共通電極電圧Ｖｃｏｍを伝達するための共通電圧用配線と、前記画像信号を制御する薄膜トランジスタのオン電圧Ｖｏｎが伝達されるゲートオン電圧用配線と、前記ゲートオフ電圧Ｖｏｆｆが伝達されるゲートオフ電圧用配線と、前記ゲート駆動集積回路を動作させるためのキャリーインまたはゲートクロック信号が伝達される配線とが形成されている、請求項８に記載の液晶表示装置。 - 前記共通電圧用配線、ゲートオン電圧用配線及びゲートオフ電圧用配線は、前記ゲート線と同一の層に形成されている請求項２０に記載の液晶表示装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999P28287 | 1999-07-13 | ||
| KR1019990028287A KR100612991B1 (ko) | 1999-07-13 | 1999-07-13 | 액정 표시 장치 |
| KR1019990048841A KR100635941B1 (ko) | 1999-11-05 | 1999-11-05 | 액정 표시 장치 |
| KR1999P48841 | 1999-11-05 | ||
| KR1019990067761A KR100670047B1 (ko) | 1999-12-31 | 1999-12-31 | 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법 |
| KR1999P67761 | 1999-12-31 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010210702A Division JP5719133B2 (ja) | 1999-07-13 | 2010-09-21 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001083548A JP2001083548A (ja) | 2001-03-30 |
| JP4663069B2 true JP4663069B2 (ja) | 2011-03-30 |
Family
ID=27350021
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000213000A Expired - Lifetime JP4663069B2 (ja) | 1999-07-13 | 2000-07-13 | 液晶表示装置 |
| JP2010210702A Expired - Lifetime JP5719133B2 (ja) | 1999-07-13 | 2010-09-21 | 液晶表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010210702A Expired - Lifetime JP5719133B2 (ja) | 1999-07-13 | 2010-09-21 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US8477089B2 (ja) |
| JP (2) | JP4663069B2 (ja) |
| TW (1) | TW500937B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385082B1 (ko) * | 2000-07-27 | 2003-05-22 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2003167534A (ja) | 2001-09-21 | 2003-06-13 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR100486658B1 (ko) * | 2002-02-04 | 2005-05-03 | 서울화학(주) | 인몰드 전사 필름 및 그 제조방법 |
| KR100431745B1 (ko) * | 2002-07-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 피씨비 기판이 없는 게이트 드라이버를 구비한 액정표시소자 |
| KR100899628B1 (ko) | 2002-12-24 | 2009-05-27 | 엘지디스플레이 주식회사 | 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 |
| KR100899629B1 (ko) | 2002-12-28 | 2009-05-27 | 엘지디스플레이 주식회사 | 게이트 피씨비가 없는 액정표시장치 |
| JP2007072016A (ja) * | 2005-09-05 | 2007-03-22 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| TWI340282B (en) | 2007-05-25 | 2011-04-11 | Au Optronics Corp | Liquid crystal panel, thin film transistors array substrate and curing line structure thereof in use of phase separation alignment process |
| KR101450803B1 (ko) * | 2007-12-28 | 2014-10-15 | 삼성디스플레이 주식회사 | 어레이 기판 및 어레이 기판의 제조방법 |
| KR101424950B1 (ko) * | 2009-10-09 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| KR102058855B1 (ko) | 2013-12-31 | 2019-12-26 | 엘지디스플레이 주식회사 | 표시장치 |
| CN104020910B (zh) * | 2014-05-30 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种内嵌式触摸屏及显示装置 |
| JP2016029464A (ja) * | 2014-07-18 | 2016-03-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR101719397B1 (ko) * | 2014-08-14 | 2017-03-24 | 엘지디스플레이 주식회사 | 터치센서 내장형 액정 표시장치 |
| CN104375299B (zh) * | 2014-11-20 | 2017-04-19 | 深圳市华星光电技术有限公司 | 具阵列背板线路架构的液晶显示装置 |
| KR102147141B1 (ko) | 2015-10-13 | 2020-08-25 | 아모르픽스, 인크 | 비정질 금속 박막 비선형 저항기 |
| KR102443767B1 (ko) | 2016-07-07 | 2022-09-15 | 아모르픽스, 인크 | 비정질 금속 열전자 트랜지스터 |
| TWI809075B (zh) | 2018-03-30 | 2023-07-21 | 美商非結晶公司 | 電子裝置及具有其之顯示器 |
| CN111025722B (zh) * | 2019-12-23 | 2022-06-17 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| KR20230041683A (ko) | 2020-06-12 | 2023-03-24 | 아모르픽스, 인크 | 비선형 컴포넌트를 포함하는 전자 디바이스용 회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197722A (ja) * | 1988-02-03 | 1989-08-09 | Hitachi Ltd | 液晶表示装置の駆動方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101106B2 (ja) * | 1984-07-18 | 1994-12-12 | 松下電器産業株式会社 | 磁気ヘツドの位置調整装置 |
| JPS6132087A (ja) | 1984-07-23 | 1986-02-14 | セイコーインスツルメンツ株式会社 | 透過型表示装置 |
| US4955697A (en) * | 1987-04-20 | 1990-09-11 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
| JP3005043B2 (ja) * | 1990-11-29 | 2000-01-31 | 株式会社日立製作所 | 液晶表示装置 |
| EP0535954B1 (en) * | 1991-10-04 | 1998-04-15 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| EP1378785A3 (en) | 1992-02-27 | 2004-10-20 | Canon Kabushiki Kaisha | Liquid crystal display device |
| JP2560606B2 (ja) | 1993-05-31 | 1996-12-04 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| JP3688786B2 (ja) | 1995-07-24 | 2005-08-31 | 富士通ディスプレイテクノロジーズ株式会社 | トランジスタマトリクス装置 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| US5999155A (en) * | 1995-09-27 | 1999-12-07 | Seiko Epson Corporation | Display device, electronic apparatus and method of manufacturing display device |
| JP3327508B2 (ja) | 1996-07-01 | 2002-09-24 | シャープ株式会社 | 液晶表示装置 |
| JP3279929B2 (ja) | 1996-03-21 | 2002-04-30 | シャープ株式会社 | 液晶表示装置 |
| JPH09160002A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP3582194B2 (ja) | 1995-12-08 | 2004-10-27 | カシオ計算機株式会社 | 液晶表示素子 |
| JP2776356B2 (ja) | 1996-01-30 | 1998-07-16 | 日本電気株式会社 | 液晶表示装置 |
| JP3130802B2 (ja) | 1996-08-20 | 2001-01-31 | 日本電気株式会社 | 液晶表示装置 |
| KR100239778B1 (ko) * | 1996-12-03 | 2000-01-15 | 구본준 | 액정표시장치 및 그 제조방법 |
| KR100213972B1 (ko) | 1997-03-25 | 1999-08-02 | 구자홍 | 대면적 액정표시장치 및 그 제조방법 |
| KR100458835B1 (ko) | 1997-06-25 | 2005-04-06 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP3300638B2 (ja) * | 1997-07-31 | 2002-07-08 | 株式会社東芝 | 液晶表示装置 |
| JPH1152351A (ja) | 1997-08-01 | 1999-02-26 | Hitachi Ltd | 液晶表示装置 |
| JPH11174491A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH1195202A (ja) | 1997-09-24 | 1999-04-09 | Toshiba Electronic Engineering Corp | アクティブマトリクス型液晶表示装置 |
| JP4131297B2 (ja) | 1997-10-24 | 2008-08-13 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の製造方法 |
| US6433841B1 (en) * | 1997-12-19 | 2002-08-13 | Seiko Epson Corporation | Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same |
| TW525021B (en) * | 2001-11-22 | 2003-03-21 | Chi Mei Optoelectronics Corp | Liquid crystal display device and its thin film transistor substrate |
| JP2004058835A (ja) | 2002-07-29 | 2004-02-26 | Koyo Seiko Co Ltd | ステアリング装置および固定ブラケットの製造用中間体 |
| KR20040058835A (ko) | 2002-12-27 | 2004-07-05 | 제일모직주식회사 | 대전방지성이 우수한 스티렌계 열가소성 수지 조성물 |
-
2000
- 2000-07-11 TW TW089113759A patent/TW500937B/zh not_active IP Right Cessation
- 2000-07-13 JP JP2000213000A patent/JP4663069B2/ja not_active Expired - Lifetime
-
2005
- 2005-10-06 US US11/244,099 patent/US8477089B2/en not_active Expired - Lifetime
-
2010
- 2010-09-21 JP JP2010210702A patent/JP5719133B2/ja not_active Expired - Lifetime
-
2011
- 2011-07-28 US US13/193,508 patent/US8432514B2/en not_active Expired - Fee Related
-
2013
- 2013-03-18 US US13/846,707 patent/US8873002B2/en not_active Expired - Fee Related
-
2014
- 2014-05-01 US US14/267,601 patent/US9625756B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197722A (ja) * | 1988-02-03 | 1989-08-09 | Hitachi Ltd | 液晶表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9625756B2 (en) | 2017-04-18 |
| JP2001083548A (ja) | 2001-03-30 |
| US8432514B2 (en) | 2013-04-30 |
| US8477089B2 (en) | 2013-07-02 |
| US20130286336A1 (en) | 2013-10-31 |
| US8873002B2 (en) | 2014-10-28 |
| JP2011039538A (ja) | 2011-02-24 |
| TW500937B (en) | 2002-09-01 |
| US20060028591A1 (en) | 2006-02-09 |
| US20110278607A1 (en) | 2011-11-17 |
| JP5719133B2 (ja) | 2015-05-13 |
| US20140240635A1 (en) | 2014-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5719133B2 (ja) | 液晶表示装置 | |
| JP4029663B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| US6862067B2 (en) | Active-matrix addressing liquid-crystal display device using lateral electric field and having two storage capacitors | |
| JP3675427B2 (ja) | 半透過・反射型液晶装置、およびそれを用いた電子機器 | |
| KR0145280B1 (ko) | 액티브매트릭스 액정표시장치 | |
| US7486345B2 (en) | Liquid crystal display device | |
| KR100884541B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4023217B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| JP5429776B2 (ja) | 液晶表示パネル | |
| EP2261880A1 (en) | Active matrix substrate and liquid crystal display device | |
| JP4051237B2 (ja) | 液晶表示装置 | |
| JP2741769B2 (ja) | 液晶表示装置 | |
| JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| JP2803677B2 (ja) | 液晶表示装置 | |
| JP3279929B2 (ja) | 液晶表示装置 | |
| KR20060028970A (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| KR20040057785A (ko) | 액정표시장치 | |
| JP4305551B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| KR20060028539A (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| CN116339002A (zh) | 液晶面板 | |
| KR20110039633A (ko) | 표시기판, 이의 제조 방법 및 이를 갖는 표시장치 | |
| JP5653669B2 (ja) | 表示装置 | |
| JP4029907B2 (ja) | 液晶装置、およびそれを用いた電子機器 | |
| JP2003202597A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070122 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4663069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |