KR20060028970A - 박막 트랜지스터 표시판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20060028970A
KR20060028970A KR1020040077902A KR20040077902A KR20060028970A KR 20060028970 A KR20060028970 A KR 20060028970A KR 1020040077902 A KR1020040077902 A KR 1020040077902A KR 20040077902 A KR20040077902 A KR 20040077902A KR 20060028970 A KR20060028970 A KR 20060028970A
Authority
KR
South Korea
Prior art keywords
pixel
gate
electrode
switching element
data
Prior art date
Application number
KR1020040077902A
Other languages
English (en)
Inventor
이성영
김성만
문승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040077902A priority Critical patent/KR20060028970A/ko
Publication of KR20060028970A publication Critical patent/KR20060028970A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 행렬 형태로 배열되어 있는 복수의 화소 전극과 상기 화소 전극에 연결되어 있는 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있고, 행 방향으로 뻗어 있으며 하나의 화소 전극행 당 적어도 두 개씩 배치되어 있고 확장부를 포함하는 복수의 게이트선, 그리고 상기 스위칭 소자에 연결되어 있고, 열 방향으로 뻗어 있으며 적어도 두 개의 화소열 당 하나씩 배치되어 있는 복수의 데이터선을 포함한다. 상기 스위칭 소자는 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극, 그리고 상기 화소 전극에 연결되어 있는 드레인 전극을 포함하고, 상기 드레인 전극은 상기 소스 전극의 반대 방향으로 뻗어 있는 돌출부를 포함한다. 이때, 상기 돌출부는 상기 확장부와 중첩하고 있다.
액정표시장치, 반전, 도트반전, 열반전, 크로스토크, 플리커, 블랙매트릭스, 기생용량, Cgd, Cgs, 기생축전기

Description

박막 트랜지스터 표시판 및 액정 표시 장치 {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 구조도이다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 5 내지 도 7은 각각 도 4의 박막 트랜지스터 표시판을 V-V'선, VI-VI'선 및 VII-VII' 선을 따라 절단한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 화소 배열을 보여주는 도면이다.
도 9는 도 8에 도시한 화소 배열을 갖는 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI'선을 따라 절단한 단면도이다.
도 12는 도 10 및 도 11의 박막 트랜지스터 표시판에서 데이터선용 감광막의 노광 시 정렬이 정확히 이루어졌을 경우를 도시한 배치도이다.
도 13은 도 10 및 도 11의 박막 트랜지스터 표시판에서 데이터선용 감광막의 노광시 정렬이 정확하게 이루어지지 않았을 경우를 도시한 배치도이다.
본 발명은 박막 트랜지스터 표시판(thin film transistor array panel) 및 액정 표시 장치(liquid crystal display, LCD)에 관한 것이다.
일반적인 액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
이러한 액정 표시 장치용 표시판의 제조 방법에서는 마스크를 이용한 사진 식각 공정으로 패터닝하여 배선 또는 접촉구 등의 패턴을 형성하는데, 하나의 모 기판(mother)에는 여러 장의 표시 장치용 표시판이 만들어지며, 사진 식각 공정을 통하여 패턴을 완성한 다음에는 모 기판을 표시판으로 각각 분리한다.
사진 식각 공정에서 마스크 크기보다 모 기판에서 패턴이 형성되는 액티브 영역(active area)이 큰 경우에 이 액티브 영역에 패턴을 형성하기 위해서는 액티브 영역을 분할하여 스텝 앤 리피트(step and repeat) 공정을 수행하는 분할 노광이 필요하다. 이 경우 실제의 숏은 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 숏 사이가 정확히 정렬되지 않아 숏 사이의 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다.
이러한 기생 용량의 차이와 패턴 위치의 차이는 각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 결국 숏간의 경계 부분에서 화면 밝기의 차이를 초래하게 되어 스티치 불량 또는 플리커(flicker)등의 문제점을 야기한다. 여기서, 플리커란 프레임간 액정에 인가되는 실효 전압이 공통 전압을 기준으로 차이가 발생함에 따라 나타나는 깜빡임 현상인데, 플리커의 발생 원인으로는 여러 가지가 제시되고 있으나 그 중 하나가 킥백 전압(kickback voltage)이다. 이러한 킥백 전압은 박막 트랜지스터의 게이트 전극과 드레인 전극간에 존재하는 기생 용량 에 기인하여 발생하는데, 서로 다른 숏에서 마스크의 전이, 회전, 비틀림 등의 왜곡이 발생하면 게이트 전극과 드레인 전극간에 존재하는 기생 용량이 영역마다 달라지며, 이로 인하여 화면의 깜박임 현상이 나타난다.
이런 킥백 전압으로 인한 화질 악화를 줄이기 위해, 데이터 전압의 반전 방식 중에서, 화소별로 데이터 전압의 극성을 반전킬 수 있다(이하 도트 반전이라 함). 하지만 소정 행과 소정 열마다 데이터 전압의 극성을 반전시켜야 하므로, 데이터선으로의 데이터 전압 인가 동작이 복잡해지고 데이터선의 신호 지연으로 인한 문제가 심각해진다. 따라서 신호 지연을 줄이기 위해 저저항 물질로 데이터선을 만드는 등 제조 공정이 복잡해지고 제조 원가가 증가한다.
반면에, 소정 열마다 데이터 전압의 극성을 반전시킬 경우(이하 열 반전이라 함), 한 데이터선을 통해 흐르는 데이터 전압의 극성은 프레임별로만 반전되므로 데이터선의 신호 지연 문제가 대폭 줄어든다.
그러나 열 반전은 도트 반전의 장점을 유지하지 못하므로 여전히 플리커 등으로 인해 액정 표시 장치의 화질이 악화된다.
액정 표시 장치는 또한 스위칭 소자를 제어하기 위한 게이트 신호를 전달하는 게이트선과 전계 생성 전극에 인가하기 위한 데이터 전압을 전달하는 데이터선, 그리고 게이트 신호와 데이터 전압을 생성하는 게이트 구동부와 데이터 구동부를 구비한다. 게이트 구동부와 데이터 구동부는 복수의 구동 집적 회로 칩으로 이루어지는 것이 보통인데 이러한 칩의 수효를 될 수 있으면 적게 하는 것이 생산 비용을 줄이는 데 중요한 요소이다. 특히 데이터 구동 집적 회로 칩은 게이트 구동 회 로 칩에 비하여 가격이 높기 때문에 더욱더 그 수효를 줄일 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 열 반전의 장점과 도트 반전의 장점을 모두 가지는 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 구동 회로 칩의 수효를 줄여 표시 장치의 제조 비용을 줄이는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 표시 장치의 화질을 향상하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 게이트 전극과 드레인 전극간의 기생 용량을 균일하게 확보하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판은, 행렬 형태로 배열되어 있는 복수의 화소 전극과 상기 화소 전극에 연결되어 있는 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있고, 행 방향으로 뻗어 있으며 하나의 화소 전극행 당 적어도 두 개씩 배치되어 있고 확장부를 포함하는 복수의 게이트선, 그리고 상기 스위칭 소자에 연결되어 있고, 열 방향으로 뻗어 있으며 적어도 두 개의 화소열 당 하나씩 배치되어 있는 복수의 데이터선을 포함하고, 상기 스위칭 소자는 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극, 그리고 상기 화소 전극에 연결되어 있는 드레인 전극을 포함하고, 상기 드레인 전극은 상기 소스 전극의 반대 방향으로 뻗어 있는 돌출부를 포함하며, 상기 돌출부는 상기 확장부와 중 첩한다.
상기 확장부는 상기 데이터선에 수직인 적어도 하나의 경계선을 가지고 있고, 상기 돌출부는 상기 경계선과 중첩하는 것이 좋다.
인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 적어도 두 개의 화소 (단위 화소군)는 동일한 데이터선에 연결되어 있을 수 있다. 열 방향으로 인접한 화소는 서로 다른 데이터선에 연결되어 있을 수 있다.
상기 단위 화소군의 스위칭 소자는 상하에 배치되어 있는 게이트선에 연결되어 있는 것이 바람직하다.
인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 적어도 두 개의 화소는 상하에 배치되어 있는 게이트선에 연결되어 있는 것이 좋다.
상기 데이터선과 상기 스위칭 소자를 연결하는 단자선은 인접한 두 게이트선 사이를 지날 수 있다.
본 발명의 다른 특징에 따른 박막 트랜지스터 표시판은, 행렬 형태로 배열되어 있는 복수의 화소 전극과 상기 화소 전극에 연결되어 있는 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있고, 행 방향으로 뻗어 있으며 하나의 화소 전극행 당 적어도 두 개씩 배치되어 있고 확장부를 포함하는 복수의 게이트선, 그리고 상기 스위칭 소자에 연결되어 있고, 열 방향으로 뻗어 있으며 적어도 두 개의 화소열 당 하나씩 배치되어 있는 복수의 데이터선을 포함하는 박막 트랜지스터 표시판, 그리고 상기 박막 트랜지스터 표시판과 마주보며, 공통 전극을 포함하는 공통 전극 표시판을 포함하고, 상기 스위칭 소자는 상기 게이트선에 연결 되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극, 그리고 상기 화소 전극에 연결되어 있는 드레인 전극을 포함하고, 상기 드레인 전극은 상기 소스 전극의 반대 방향으로 뻗어 있는 돌출부를 포함하며, 상기 돌출부는 상기 확장부와 중첩한다.
인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 한 쌍의 화소(단위 화소군)는 동일한 데이터선에 연결되어 있을 수 있다.
또한 열 방향으로 인접한 두 화소 전극은 서로 다른 데이터선에 연결되어 있을 수 있다.
상기 단위 화소쌍의 스위칭 소자는 상하에 배치되어 있는 게이트선에 연결되어 있는 것이 좋다.
상기 데이터선과 상기 스위칭 소자를 연결하는 단자선은 인접한 두 게이트선 사이를 지날 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 또한 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 구조도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-G2n, D1-Dm, L1, L2)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.
표시 신호선(G1-G2n, D1-Dm, L1, L2)은 게이트 신호(주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-G2n)과 데이터 신호를 전달하는 데이터선(D1-D m) 및 더미선(L1, L2)을 포함한다. 게이트선(G1-G2n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)과 더미선(L1, L2)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 3에 도시한 바와 같이, 게이트선(G1-G2n), 데이터선(D1-Dm) 및 더미선(L1, L2)이 구비된 액정 표시판 조립체(300)의 위쪽에는 액정 표시 장치를 구동하기 위한 신호 제어부(600), 구동 전압 생성부(700) 및 계조 전압 생성부(800) 따위의 회로 요소가 구비되어 있는 인쇄 회로 기판(printed circuit board, PCB)(550)이 위치하고 있다. 더미선(L1)은 액정 표시판 조립체(300)의 최좌측 가장자리 부근에, 또한 더미선(L2)은 액정 표시판 조립체(300)의 최우측 가장자리 부근에 대략 행 방향으로 뻗어 있으며 데이터선(D1-Dm)과 거의 평행하다.
액정 표시판 조립체(300)와 PCB(550)는 가요성 회로(flexible printed circuit, FPC) 기판(510)을 통하여 서로 전기적 물리적으로 연결되어 있다.
이 가요성 회로 기판(510)에는 데이터 구동부(500)를 이루는 데이터 구동 집적 회로 칩(540)이 장착되어 있고, 복수의 데이터 전달선(521)이 형성되어 있다. 이 데이터 전달선(521)은 접촉부(C1)를 통해 액정 표시판 조립체(300) 상에 형성된 복수의 데이터선(D1-Dm)에 각각 연결되어 해당하는 데이터 전압을 전달한다.
가장 왼쪽과 가장 오른쪽에 위치한 FPC 기판(510)에는 신호 전달선(522a, 522b, 523a, 523b)이 형성되어 있다. 신호 전달선(522a, 522b, 523a, 523b)은 접촉부(C3)를 통해 PCB(550)에 형성된 신호 전달선(551a, 551b)에 연결된다.
가장 왼쪽의 FPC 기판(510)에 형성된 신호 전달선(522a)은 접촉부(C2)를 통해 가장 왼쪽에 위치한 데이터선(D1)에 연결되어 있고, 또한 접촉부(C3)를 통해 신호 전달선(551a, 523a)에 연결되어 접촉부(C1)를 통해 더미선(L2)에 연결되어 있 다.
또한 가장 오른쪽의 FPC 기판(510)에 형성된 신호 전달선(523b)은 가장 오른쪽에 위치한 데이터선(Dm)에 접촉부(C2)를 통해 연결되어 있고, 또한 접촉부(C3)를 통해 신호 전달선(551b, 523b)에 연결되어 접촉부(C1)를 통해 더미선(L1)에 연결되어 있다.
각 화소는 표시 신호선(G1-G2n, D1-Dm) 및 더미선(L1, L2)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
박막 트랜지스터 등 스위칭 소자(Q)는 박막 트랜지스터 표시판인 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-G2n), 데이터선(D-Dm) 및 더미선(L1, L2)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 공통 전극 표시판인 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
도 3에 도시한 바와 같이, 한 쌍의 게이트선(G1 및 G2, G3 및 G4,... )은 한 행의 화소 전극(190) 위아래에 배치되어 있다. 또한 데이터선(D1-Dm)은 두 열의 화소 전극(190) 사이에 하나씩 배치되어 있다. 즉, 한 쌍의 화소열 사이에 하나의 데이터선이 배치되어 있다. 이들 게이트선(G1-G2n) 및 데이터선(D1-Dm )과 화소 전극(190) 간의 연결을 좀더 자세히 설명한다.
화소 전극(190)의 위쪽과 아래쪽에 연결된 복수 쌍의 게이트선(G1-G2n)은 각 화소 전극(190)의 위쪽 또는 아래쪽에 배치된 스위칭 소자(Q)를 통해 해당 화소 전극(190)에 연결된다.
즉, 홀수 번째 화소행에서, 데이터선(D1-Dm)을 중심으로 좌측에 위치한 스위칭 소자(Q)는 위쪽에 위치한 게이트선(G1, G5, G9,...)에 연결되어 있고, 데이터선 (D1-Dm)을 중심으로 우측에 위치한 스위칭 소자(Q)는 아래쪽에 위치한 게이트선(G 2, G6, G10,...)에 연결되어 있다. 반면에 짝수 번째 화소행에서 위치한 위쪽 게이트선(G3, G7, G11,...) 및 아래쪽 게이트선(G4, G8, G12,...)과 스위칭 소자(Q)와의 연결은 홀수 번째 화소행과 반대이다. 즉, 데이터선(D1-Dm)을 중심으로 우측에 위치한 스위칭 소자(Q)는 위쪽에 위치한 게이트선(G3, G7, G11,...)에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 좌측에 위치한 스위칭 소자(Q)는 아래쪽에 위치한 게이트선(G4, G8, G12,...)에 연결되어 있다.
홀수 번째 행의 화소 전극(190) 중 데이터선(D1-Dm)을 중심으로 좌측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 인접한 데이터선(D1-Dm)에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 우측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 차인접한 데이터선에 연결되어 있다. 짝수 번째 행의 화소 전극(190) 중 데이터선(D1-Dm)을 중심으로 좌측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 이전의 데이터선에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 우측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 인접한 데이터선에 연결되어 있다. 또한 첫 번째 열 짝수 번째 행의 화소 전극(190)은 마지막 데이터선(Dm)에 연결된 더미선(L1)에 연결되어 있고, 마지막 열 홀수 번째 행의 화소 전극(190)은 첫 번째 데이터선(D1)에 연결된 연결선(L2)에 연결되어 있다.
이미 설명한 것처럼, 각 화소에 형성된 스위칭 소자(Q)는 연결된 데이터선(D1-Dm)이나 더미선(L1, L2)에 좀더 쉽게 연결될 수 있게, 즉, 연결 길이를 가능한 한 짧게 할 수 있는 위치에 형성된다. 따라서 도 3에 도시한 배치에서 스위칭 소자(Q)의 위치는 매 화소행마다 바뀐다. 즉, 홀수 번째 행에 위치한 화소쌍 중 데이터선(D1-Dm)의 왼쪽에 위치한 화소에는 우측 상단부에 스위칭 소자(Q)가 형성되어 있고, 데이터선(D1-Dm)의 오른쪽에 위치한 화소에는 우측 하단부에 스위칭 소자(Q)가 형성되어 있다.
반면에 짝수 번째 행에 위치한 화소의 스위칭 소자(Q)의 형성 위치는 인접한 화소행의 형성 위치와 정반대이다. 즉, 짝수 번째 행에 위치한 화소쌍 중 데이터선(D1-Dm)의 왼쪽에 위치한 화소에는 좌측 하단부에 스위칭 소자(Q)가 형성되어 있고, 데이터선(D1-Dm)의 오른쪽에 위치한 화소에는 좌측 상단부에 스위칭 소자(Q)가 형성되어 있다.
도 3에 도시한 화소 전극(190)과 데이터선(D1-Dm)의 연결을 정리하면, 각 화소행에서, 인접한 두 데이터선 사이에 위치한 두 화소의 스위칭 소자(Q)는 동일한 데이터선에 연결되어 있다. 즉, 홀수 번째 화소행에서 두 데이터선 사이에 형성된 두 화소의 스위칭 소자(Q)는 오른쪽에 위치한 데이터선에 연결되어 있고, 짝수 번째 화소행에서 두 데이터선 사이에 형성된 두 화소의 스위칭 소자(Q)는 왼쪽에 위 치한 데이터선에 연결되어 있다.
도 3에 도시한 배치는 단지 하나의 예이고, 홀수 번째 행과 짝수 번째 행의 화소 전극(190)과 데이터선(D1-Dm) 및 게이트선(G1-G2n)의 연결은 서로 바뀔 수 있으며, 또한 다른 연결 관계를 가질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 삼원색 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
도 3은 색필터(230)가 행 방향으로는 적색, 녹색, 청색의 순서로 배열되고 각 화소열은 한 색상의 색필터(230)만을 포함하는 스트라이프 배열을 이루고 있다.
액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.
그러면, 이러한 액정 표시판 조립체(300)의 박막 트랜지스터 표시판(100)의 구조에 대하여 도 4 내지 도 7을 참고로 하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고 도 5 내지 도 7은 각각 도 4의 박막 트랜지스터 표시판을 V-V'선, VI-VI'선 및 VII-VII' 선을 따라 절단한 단면도이다.
이미 설명한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보는 공통 전극 표시판(200), 그리고 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등의 절연 기판(110) 위에 복수의 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode)(131)이 형성되어 있다.
게이트선(121a, 121b)은 주로 가로 방향으로 뻗어 있으며, 게이트선(121a)의 일부는 아래 또는 위로 돌출하여 게이트 전극(124a, 124b)을 이룬다. 또한 게이트선(121a, 121b)의 한 끝 부분(129)은 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있다. 두 개의 게이트선(121a, 121b)은 서로 인접하여 쌍을 이룬다. 맨 위의 게이트선(121b)과 맨 아래의 게이트선(121a)은 쌍을 이루지 않을 수 있다.
각 유지 전극선(131)은 게이트선(121a, 121b)과 분리되어 있고, 서로 연결되어 한 쌍의 직사각형을 이루는 복수의 유지 전극(133a-133d) 집합과 한 쌍의 유지 전극 연결부(135a, 135b)를 포함한다.
하나의 유지 전극(133a-133d) 집합은 주로 가로 방향으로 뻗은 제1 유지 전극(133a) 및 제2 유지 전극(133b)을 한 쌍씩 포함하고, 주로 세로 방향으로 뻗은 한 쌍의 제3 유지 전극(133c)과 그 사이에 위치하며 세로 방향으로 뻗은 제4 유지 전극(133d)을 포함한다. 제4 유지 전극(133d)을 중심으로 좌우 양쪽에 제1 내지 제3 유지 전극(133a-133c)이 하나씩 배치되어 제4 유지 전극(133d)을 공유하는 직사각형을 이루고, 이 두 직사각형은 제4 유지 전극(133d) 중앙을 중심으로 180° 회전 대칭 관계를 갖는다.
유지 전극 연결부(135)는 인접한 두 유지 전극(133a-133d) 집합의 인접한 유지 전극(133c)을 연결하며, 유지 전극(133a)은 게이트 전극(124) 부근에서 굽어있다.
유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(270)에 인가되는 공통 전압 등 소정의 전압이 인가된다.
게이트선(121a, 121b)과 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 이루어진다. 그러나 게이트선(121a, 121b)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 막, 즉 하부막(도시하지 않음)과 그 위의 상부막(도시하지 않음)을 포함할 수도 있다. 상부막은 게이트선(121a, 121b)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 이루어질 수 있다. 하부막과 상부막의 조합의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121a, 121b)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 섬형 반도체(152, 154a, 154b)가 형성되어 있다. 반도체(154a, 154b)는 각각 게이트 전극(124a, 124b) 위에 위치하며 이들을 덮고 있고 반도체(154a)는 연장되어 이웃하는 게이트선(121a) 및 유지 전극 연결부(135a)를 덮는다. 또한 반도체(152)는 유지 전극 연결부(135b)를 덮고 있다.
반도체(152, 154a, 154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(162, 163a, 163b, 165a, 165b)가 형성되어 있다. 접촉 부재(163a/163b)와 접촉 부재(165a/165b)는 쌍을 이루어 섬형 반도체(154a/154b) 위에 위치한다.
반도체(152, 154a, 154b)와 저항성 접촉 부재(162, 163a, 163b, 165a, 165b)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(162, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극 연결부(135a, 135b)와 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)의 끝 부분(179)은 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있다. 각 데이터선(171)에서 드레인 전극(175a, 175b)을 향하여 오른쪽 방향 또는 왼쪽 방향으로 각각 뻗은 복수의 가지가 소스 전극(source electrode)(173a, 173b)을 이루며 드레인 전극(175a, 175b)의 한쪽 끝 부분은 선형이지만 다른쪽 끝 부분은 다른 층과의 접속을 위하여 폭이 확장되어 있으며 유지 전극(133a) 위에 위치한다. 소스 전극(173b)은 드레인 전극(175a)의 선형 끝 부분을 일부 감싸도록 휘어져 있으며 소스 전극(173a)은 인접한 두 게이트선(121a, 121b) 사이를 가로질러 차인접 드레인 전극(175a)에 접근하여 드레인 전극(175a)의 선형 끝 부분을 일부 감싸도록 휘어져 있다.
게이트 전극(124a/124b), 소스 전극(173a/173b) 및 드레인 전극(175a/175b)은 섬형 반도체(154a/154b)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173a/173b)과 드레인 전극(175a/175b) 사이의 섬형 반도체(154a/154b)에 형성된다.
데이터선(171)과 드레인 전극(175a, 175b)은 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 따위의 내화성 금속(refractory metal)으로 이루어지는 것이 바람직 하며, 저항이 낮은 상부막과 접촉 특성이 좋은 하부막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171)과 드레인 전극(175a, 175b)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(162, 163a, 163b, 165a, 165b)는 그 하부의 반도체(152, 154a, 154b)와 그 상부의 데이터선(171) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
이미 설명했듯이, 섬형 반도체(152, 154a, 154b)는 데이터선(171) 또는 드레인 전극(175a, 175b)이 게이트선(121) 및 유지 전극선(133a-133d, 135)과 만나는 부분에 게이트선(121) 및 유지 전극선(133a-133d, 135)의 경계를 덮어 데이터선(171)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(152, 154a, 154b) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전율 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진다. 이와는 달리 보호막(180)은 유기물과 질화규소의 이중층으로 이루어질 수 있다.
보호막(180)에는 드레인 전극(175a, 175b) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 182)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175a, 175b)과 물리적·전기적으로 연결되어 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(Vcom)을 인가 받는 다른 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLC)와 병렬로 연결된 유지 축전기(CST)는 화소 전극(190) 및 이와 이웃하는 유지 전극선(131)의 중첩 등으로 만들어진다.
화소 전극(190)은 드레인 전극(175a, 175b)의 확장된 끝 부분과 유지 전극(133a)을 덮으며 유지 전극(133b, 133c, 133d)과는 일부 중첩되어 화소 전극(190)의 경계선이 유지 전극(133b, 133c, 133d) 위에 위치한다. 이와 같이 게이트선(121a, 121b)과 화소 전극(190)의 경계선 사이에 유지 전극(133b)이 노출되어 있으며 화소 전극(190)과 게이트선(121a) 사이의 기생 용량에 의한 화소 전극(190)의 전압 변동이 줄어든다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121a, 121b) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다. 게이트선(121a, 121b)에 주사 신호를 인가하는 게이트 구동부(도시하지 않음)가 표시판 위에 집적된 경우 접촉 부재(81)는 게이트선(121a, 121b)의 끝 부분(129)과 게이트 구동부를 연결하는 연결 부재의 역할을 할 수 있으며 때에 따라 생략될 수도 있다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.
화소 전극(190) 위에는 액정층(3)을 배향할 수 있는 배향막(도시하지 않음)이 도포되어 있다.
이제, 공통 전극 표시판(200)에 대하여 상세하게 설명한다.
투명한 유리 등의 절연 기판(210) 위에 블랙 매트릭스(black matrix)라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190) 사이의 빛샘을 방지하는 역할을 하는 것으로서 화소 전극(190)과 마주 보는 개구 영역을 정의한다.
기판(210)과 차광 부재(220) 위에는 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)가 정의하는 개구 영역 내에 거의 들어가도록 배치되어 있다. 이웃하는 두 데이터선(171) 사이에 위치하며 세로 방향으로 배열된 색필터(230)들은 서로 연결되어 하나의 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색 등 삼원색 중 하나를 나타낼 수 있다.
색필터(230) 및 차광 부재(220) 위에는 유기 물질 따위로 이루어진 덮개막(overcoat)(250)이 형성되어 색필터(230)를 보호하고 표면을 평탄하게 한다.
덮개막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질 따위로 이루어진 공통 전극(270)이 형성되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-G2n)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-G2n)에 인가하며 복수의 집적 회로로 이루어진다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.
복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 칩의 형태로 FPC 기판에 실장하여 FPC 기판을 액정 표시판 조립체(300)에 부착할 수도 있고, FPC 기판을 사용하지 않고 유리 기판 위에 이들 집적 회로를 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로와 같은 기능을 수행하는 회로를 화소의 박막 트랜지스터와 함께 액정 표시판 조립체(300)에 직접 형성할 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다. 여기에서 영상 신호(R, G, B)의 처리는 도 3에 도시한 액정 표시판 조립체(300)의 화소 배열에 따라 영상 데이터(R, G, B)를 재배열하는 동작을 포함한다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 주 사 시작 신호(STV) 및 게이트 온 전압(Von)의 출력 시기 및 출력 전압을 제어하는 적어도 하나의 클록 신호 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(TP), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소 중 반에 대한 영상 데이터(DAT) 집합을 차례로 수신하고 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-G2n)에 차례로 인가하여 이 게이트선(G 1-G2n)에 연결된 스위칭 소자(Q)를 턴온시키며 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따 라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
1/2 수평 주기(또는 "1/2H")[수평 동기 신호(Hsync)의 한 주기]를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-G2n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전").
이러한 프레임 반전 외에도 데이터 구동부(500)는 한 프레임 내에서 이웃하는 데이터선(D1-Dm)을 타고 내려가는 데이터 전압의 극성을 반전시키며 이에 따라 데이터 전압을 인가받은 화소 전압의 극성 역시 변화한다. 그런데 도 3에 도시한 바와 같이 화소와 데이터선(D1-Dm)의 연결이 다양하므로 데이터 구동부(500)에서의 극성 반전 패턴과 액정 표시판 조립체(300)의 화면에 나타나는 화소 전압의 극성 반전 패턴이 다르게 나타난다. 아래에서는 데이터 구동부(500)에서의 반전을 구동부 반전(driver inversion)이라고 하고, 화면에 나타나는 반전을 겉보기 반전(apparent inversion)이라 한다.
다시 도 3을 참고로 하여, 본 발명의 한 실시예에 따른 반전 형태에 대하여 상세하게 설명한다.
도 3에서 구동부 반전은 열 반전으로서 하나의 데이터선에 흐르는 데이터 전압은 항상 동일 극성이고 이웃한 두 데이터선에 흐르는 데이터 전압은 반대 극성이며, 겉보기 반전은 1×2 도트 반전이다.
이처럼, 겉보기 반전이 도트 반전이 되면 화소 전압이 정극성일 때와 부극성일 때에 킥백 전압으로 인해서 나타나는 휘도의 차가 분산되어 나타나므로 세로줄 불량이 줄어든다.
그러면 도 8을 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 화소 배열을 보여주는 도면이다.
도 8에 도시한 화소 배열 역시 도 3에 도시한 화소 배열과 유사하다. 즉, 한 쌍의 게이트선이 한 행의 화소 전극(190) 위아래에 배치되어 있고, 데이터선(D1-Dm)은 두 열의 화소 전극(190) 사이에 하나씩 배치되어 있다.
또한 한 화소행에서 인접한 두 데이터선(Dp, Dp+1) 사이에 위치한 한 쌍의 화소 전극(190)에 연결된 스위칭 소자(Q)는 서로 다른 게이트선(G2q+1, G2q+2)(q=0, 1, 2, ...)에 연결되어 있는데, 예를 들면 화소의 아래쪽에 배치된 스위칭 소자(Q)는 아래쪽 게이트선(G2q+2)에 연결되어 있고, 위쪽에 배치된 스위칭 소자(Q)는 위쪽 게 이트선(G2q+1)에 연결되어 있다.
뿐만 아니라, 데이터선(Dp, Dp+1)에서 뻗어 나와 스위칭 소자(Q)에 연결되는 복수의 단자선은 모두 인접한 두 게이트선 사이에 존재한다.
하지만 도 8에서 각 화소 전극(190)에 연결된 스위칭 소자(Q)의 위치는 도 3에서와는 상이하다. 즉, 각 스위칭 소자(Q)는 데이터선(Dp, Dp+1)에서 먼 쪽에 배치되어 있다. 다시 말하면, 대략 직사각형인 화소 전극(190)의 두 개 세로 경계선 중에서 하나는 데이터선(Dp, Dp+1)과 인접하고 다른 하나는 데이터선(Dp, Dp+1)에서 멀리 떨어져 있는데, 스위칭 소자(Q)는 모두 데이터선(Dp, Dp+1)에서 먼 경계선 부근에 위치한다.
기타 도 8에 도시한 배열에 대하여 상세하게 설명하자면, 인접한 두 데이터선(Dp, Dp+1) 사이에 위치하며 행 방향으로 인접한 한 쌍의 화소(이하, 단위 화소쌍이라 함)의 스위칭 소자(Q)는 동일한 데이터선(Dp, Dp+1)에 연결되어 있다. 또한 열 방향으로 인접한 한 쌍의 화소는 서로 다른 데이터선(Dp, Dp+1)에 연결되어 있으며 그 스위칭 소자(Q)는 서로 반대쪽에 위치한다. 하나의 화소행을 볼 때는 동일한 구조의 단위 화소쌍이 반복되는 구조이다. 결국, 2×1 행렬 구조의 화소 배열이 행 방향과 열 방향으로 반복 배열된다.
다음, 도 8의 화소 배열을 가지는 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 도 9를 참고로 하여 상세하게 설명한다. 도 9는 도 8에 도시한 화소 배열을 갖는 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 9를 참고하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판(100)에 대한 구조는 도 4 내지 도 7에 도시한 구조와 유사하다.
기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121a, 121b)과 유지 전극(133a, 133b, 133c, 133d) 및 유지 전극 연결부(135a, 135b)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 섬형 반도체(152, 154a, 154b) 및 복수의 저항성 접촉 부재(162, 163a, 163b, 165a, 165b)가 차례로 형성되어 있다. 저항성 접촉 부재(162, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175a, 175b)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82, 81)가 형성되어 있다.
하지만, 도 9에서는 섬형 반도체(152, 154a, 154b) 이외에 복수의 섬형 반도체(153)가 더 형성되어 있다. 이 섬형 반도체(153)는 게이트선(121a, 121b)을 덮고 있고, 이 섬형 반도체(153)와 데이터선(171) 사이에는 저항성 접촉 부재가 존재한다.
섬형 반도체(153) 역시 데이터선(171)이 게이트선(121)과 만나는 부분에 게이트선(121)의 경계를 덮어 데이터선(171)의 단선을 방지하며, 저항성 접촉 부재(166) 또한 섬형 반도체(153)와 데이터선(171) 간의 접촉 저항을 낮추어 준다.
도 8 및 도 9에 도시한 실시예의 경우 도 4 내지 도 7에 도시한 실시예에 비하여 세로줄 무늬 현상이 줄어든다.
이를 상세하게 설명하면 다음과 같다.
인접한 두 개의 화소 전극(190) 사이의 거리는 데이터선(171)이 배치되어 있는 경우와 그렇지 않은 경우에 차이가 발생하고, 이러한 화소 전극(190) 간의 폭 차이로 인해, 화소 전극(190) 사이에 위치하는 차광 부재의 가로 폭 역시 데이터선(171)의 배치 여부에 따라 달라진다. 예를 들어, 15인치 WXGA급의 액정 표시 장치일 경우, 데이터선(171)이 배치되어 있는 부분의 차광 부재의 폭은 약 29㎛인 반면에, 데이터선(171)이 배치되어 있지 않은 부분의 차광 부재의 폭은 약 18㎛로, 약 11㎛ 정도의 폭 차이가 발생한다. 따라서 데이터선(171)을 낀 화소와 그렇지 않은 두 화소의 표시 면적이 달라짐으로 인해 발생하는 세로줄 불량이 생길 수 있다.
그러나 도 8 및 도 9에 도시한 액정 표시 장치에서, 데이터선(171)이 배치되지 않은 화소 전극(190) 사이에 스위칭 소자를 배치하면, 차광 부재의 면적은 데이터선(171)이 배치되어 있지 않은 화소 전극(190) 간 부분의 면적 이외에 이들 스위칭 소자로 인한 면적이 더해진다.
이렇게 함으로써, 스위칭 소자가 형성되는 부분만큼 차광 부재의 면적이 증가하고, 그에 따라 데이터선(171)의 배치로 인해 증가한 차광부재의 증가분이 보상되어, 데이터선(171)이 형성되는 부분과 그렇지 않은 부분의 차광 부재의 면적은 거의 동일해져 차광 부재의 면적 차이가 세로줄 불량이 줄어든다.
다음 도 10 및 도 11을 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI'선을 따라 절단한 단면도이다.
도 10을 참고하면, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판(100)에 대한 구조는 도 8 및 도 9에 도시한 구조와 유사하다.
기판(110) 위에 복수의 게이트 전극(124a, 124b)을 포함하는 복수의 게이트선(121a, 121b)과 유지 전극(133a, 133b, 133c, 133d) 및 유지 전극 연결부(135a, 135b)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 섬형 반도체(152, 154a, 154b, 153a, 153b) 및 복수의 저항성 접촉 부재(162, 163a, 163b, 165a, 165b)가 차례로 형성되어 있다. 저항성 접촉 부재(162, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175a, 175b)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82, 81)가 형성되어 있다. 단, 도 9에서 데이터선(171)이 분기하는 부분에서 일체로 형성된 섬형 반도체(153)는 도 10에서는 게이트선(121a, 121b)과 교차하는 부분에서 각각 도면 부호 153a와 153b로 나눠져 있다.
하지만, 도 10에서 게이트선(121a, 121b)은 확장부(125a, 125b)를 더 포함하고 있다.
확장부(125a, 125b)는 각 게이트선(121a, 121b)에서 위쪽 또는 아래쪽으로 돌출되어 있고, 데이터선(171)과 실질적으로 수직인 두 개의 가장자리, 즉 데이터선(171)에 인접한 가장자리와 데이터선(171)에서 먼 가장자리를 가지고 있다.
또한 섬형 반도체(152, 154a, 154b, 153a, 153b) 이외에 복수의 섬형 반도체(156a, 156b)가 더 형성되어 있다.
게다가, 다른 층과의 접속을 위하여 폭이 확장되어 있는 드레인 전극(175a, 175b)의 부분에서 선형 부분과는 반대 방향, 즉 소스 전극(173a, 173b)의 반대쪽 방향으로 선형의 돌출부(176a, 176b)가 뻗어 있다. 이 돌출부(176a, 176b)의 일부는 게이트선(121a, 121b)의 확장부(125a, 125b)와 중첩되어 있다.
섬형 반도체(156a, 156b)는 게이트선(121a, 121b)의 확장부(125a, 125b) 일부를 덮고 있고, 또한 섬형 반도체(156a, 156b)와 드레인 전극(175a, 175b)의 돌출부(176a,176b) 사이에는 저항성 접촉 부재(도시하지 않음)가 존재한다.
섬형 반도체(156a, 156b) 역시 드레인 전극(175a, 175b)의 돌출부(176a, 176b)가 게이트선(121a, 121b)의 확장부(125a, 125b)와 만나는 부분에 게이트선(121a, 121b)의 확장부(125a, 125b)의 경계를 덮어 드레인 전극(175a, 175b)의 돌출부(176a, 176b)의 단선을 방지하며, 저항성 접촉 부재 또한 섬형 반도체(156a, 156b)와 드레인 전극(175a, 175b)의 돌출부(176a, 176b) 간의 접촉 저항을 낮추어 준다.
이미 설명한 바와 같이, 드레인 전극(175a, 175b)의 돌출부(176a, 176b)는 게이트선(121a, 121b)의 확장부(125a, 125b)와 중첩하는데, 특히 데이터선(171a, 171b)에서 먼 쪽의 가장자리 부분과 중첩한다. 이와 같이 하면, 데이터선용 감광막을 노광하기 위한 마스크가 정확한 위치에 정렬되지 않아 데이터선 패턴이 좌측 또는 우측으로 이동함에 따라, 데이터 전극(175a, 175b)이 좌측 또는 우측으로 이동하더라고 드레인 전극(175a, 175b) 및 돌출부(176a, 176)가 게이트 전극(124a, 124b) 및 게이트선(121a, 121b)의 확장부(125a, 125b)와 각각 중첩하는 면적은 일정하게 유지된다.
이에 대하여, 도 12 및 도 13을 참고로 하여 상세하게 설명한다.
도 12는 도 10 및 도 11의 박막 트랜지스터 표시판에서 데이터선용 감광막의 노광 시 정렬이 정확히 이루어졌을 경우를 도시한 배치도이고, 도 13은 도 10 및 도 11의 박막 트랜지스터 표시판에서 데이터선용 감광막의 노광시 정렬이 정확하게 이루어지지 않았을 경우를 도시한 배치도이다. 도 12 및 도 13에서 빗금친 영역은 게이트선(121a)과 드레인 전극(175a)이 중첩되는 면적이다.
도 12 및 도 13에서, 드레인 전극(175a, 175b)의 선형 부분의 세로 폭(P1)과 돌출부(176a, 176b)의 세로 폭(P2)은 동일하다.
도 12는 데이터선용 감광막을 노광하기 위한 마스크(도시하지 않음)의 정렬이 정확하게 이루어지고 이에 기초하여 데이터선을 원하는 패턴으로 식각했을 경우로, 게이트 전극(124a)과 드레인 전극(175a)은 "A" 부분만큼 겹치고, 게이트선(121a)의 확장부(125a)와 드레인 전극(175a)의 돌출부(176a)는 B" 부분만큼 겹치게 된다. 게이트선과 드레인 전극 간의 기생 축전기(Cgd)의 용량은 이들 겹치는 부분(A, B)의 면적에 비례하여 정해진다.
도 13에 도시한 것처럼, 데이터선용 감광막을 노광하기 위한 마스크가 정확한 위치에서 왼쪽으로 이동하여 정확한 정렬이 이루어지지 않은 상태에서 데이터선의 패턴닝이 이루어지면, 게이트 전극(124a)과 드레인 전극(175a)은 "C" 부분만큼 겹치고, 게이트선(121a)의 확장부(125a)와 드레인 전극(175a)의 돌출부(176a)는 D" 부분만큼 겹치게 된다. 이 경우, 데이터선 패턴이 전체적으로 왼쪽으로 이동함에 따라 C" 부분의 면적이 증가하였지만, 반대로 D" 부분의 면적이 줄어들어, 증가한 면적분과 감소한 면적분은 서로 같게 된다.
따라서 "C" 부분과 D" 부분의 총 면적은 A" 부분과 B" 부분의 총 면적과 동일하므로, 기생 축전기(Cgd)의 용량은 변함이 없게 된다.
결국, 데이터선용 감광막을 위한 마스크가 정확한 위치에서 좌측 또는 우측 방향으로 이동하여 데이터선 패턴이 좌측 또는 우측 방향으로 이동하여도, 기생 축전기(Cgd)의 용량은 변하지 않으므로 이로 인한 기생 용량의 차이는 발생하지 않는다.
도 12와 도 13에 도시한 바와 같이, 데이터선용 감광막을 노광하는 마스크가 정확한 정렬 위치에서 위쪽 또는 아래쪽으로 이동할 경우에도, "A"부분과 B" 부분의 각 가로 폭(d1, d2)의 크기가 동일하고, 드레인 전극(175a)의 선형 부분과 돌출부(176a) 각각이 데이터선(171)에 실질적으로 수직인 게이트 전극(124a)과 확장부(125a)의 가장자리를 따라 수직 방향으로 이동하므로, 이 경우에도 물론 기생 축전기(Cgd)의 용량은 변하지 않는다.
이상에서 기술한 바와 같이, 이웃한 화소행간에 스위칭 소자가 연결된 데이터선의 위치를 변경하면, 구동부 반전은 열 반전 방식이어도 겉보기 반전은 1×2 도트 반전이 될 수 있다. 따라서 데이터 구동부로부터 열 반전 방식으로 데이터 전압의 극성이 결정되어 인가되므로 데이터선의 재료 선택 폭이 커져, 제조 공정을 단순화하기가 쉽고, 겉보기 반전이 도트 반전이므로 화질이 향상된다. 더욱이 데이터선의 개수가 줄어들므로, 이에 연결된 고가의 데이터 구동 회로 칩의 수효도 감소하여 표시 장치의 제조 비용이 크게 줄어든다.
또한 데이터선이 형성되어 있지 않은 부분에 스위칭 소자를 형성하여, 데이터선이 형성되어 있는 화소 전극 사이의 차광 부재 면적과 그렇지 않은 화소 전극 사이의 차광 부재 면적 차이가 줄어든다. 따라서 표시 면적 차이로 인한 세로줄 무늬의 현상이 감소하여 표시 장치의 화질이 좋아진다.
더욱이, 소스 전극과의 반대 방향으로 게이트선과 중첩하는 드레인 전극의 돌출부를 형성함으로써, 제조 공정 중에에 데이터선이 정확한 위치에 패터닝 되지 않고 왼쪽 또는 오른쪽으로 이동하더라도 게이트선과 드레인 전극 간의 중첩 면적이 변하지 않으므로 이들 사이에서 발생하는 기생 용량이 동일하게 유지된다. 따라서 숏간의 화면 밝기의 차이 또는 화면의 깜박임을 방지하므로 스티치 불량 또는 플리커 등으로 인한 화질 저하가 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

  1. 행렬 형태로 배열되어 있는 복수의 화소 전극과 상기 화소 전극에 연결되어 있는 스위칭 소자를 각각 포함하는 복수의 화소,
    상기 스위칭 소자에 연결되어 있고, 행 방향으로 뻗어 있으며 하나의 화소 전극행 당 적어도 두 개씩 배치되어 있고 확장부를 포함하는 복수의 게이트선, 그리고
    상기 스위칭 소자에 연결되어 있고, 열 방향으로 뻗어 있으며 적어도 두 개의 화소열 당 하나씩 배치되어 있는 복수의 데이터선
    을 포함하고,
    상기 스위칭 소자는,
    상기 게이트선에 연결되어 있는 게이트 전극,
    상기 데이터선에 연결되어 있는 소스 전극, 그리고
    상기 화소 전극에 연결되어 있는 드레인 전극을 포함하고,
    상기 드레인 전극은 상기 소스 전극의 반대 방향으로 뻗어 있는 돌출부를 포함하며,
    상기 돌출부는 상기 확장부와 중첩하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 확장부는 상기 데이터선에 수직인 적어도 하나의 경계선을 가지고 있고,
    상기 돌출부는 상기 경계선과 중첩하는
    박막 트랜지스터 표시판.
  3. 제2항에서,
    인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 적어도 두 개의 화소 (단위 화소군)는 동일한 데이터선에 연결되어 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    열 방향으로 인접한 화소는 서로 다른 데이터선에 연결되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 단위 화소군의 스위칭 소자는 상하에 배치되어 있는 게이트선에 연결되어 있는 박막 트랜지스터 표시판.
  6. 제1항에서,
    인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 적어도 두 개의 화소는 상하에 배치되어 있는 게이트선에 연결되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 데이터선과 상기 스위칭 소자를 연결하는 단자선은 인접한 두 게이트선 사이를 지나는 박막 트랜지스터 표시판.
  8. 행렬 형태로 배열되어 있는 복수의 화소 전극과 상기 화소 전극에 연결되어 있는 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있고, 행 방향으로 뻗어 있으며 하나의 화소 전극행 당 적어도 두 개씩 배치되어 있고 확장부를 포함하는 복수의 게이트선, 그리고 상기 스위칭 소자에 연결되어 있고, 열 방향으로 뻗어 있으며 적어도 두 개의 화소열 당 하나씩 배치되어 있는 복수의 데이터선을 포함하는 박막 트랜지스터 표시판, 그리고
    상기 박막 트랜지스터 표시판과 마주보며, 공통 전극을 포함하는 공통 전극 표시판
    을 포함하고,
    상기 스위칭 소자는,
    상기 게이트선에 연결되어 있는 게이트 전극,
    상기 데이터선에 연결되어 있는 소스 전극, 그리고
    상기 화소 전극에 연결되어 있는 드레인 전극을 포함하고,
    상기 드레인 전극은 상기 소스 전극의 반대 방향으로 뻗어 있는 돌출부를 포함하며,
    상기 돌출부는 상기 확장부와 중첩하는
    액정 표시 장치.
  9. 제8항에서,
    인접한 두 데이터선 사이에 행 방향으로 배열되어 있는 한 쌍의 화소(단위 화소군)는 동일한 데이터선에 연결되어 있는 액정 표시 장치.
  10. 제9항에서,
    열 방향으로 인접한 두 화소 전극은 서로 다른 데이터선에 연결되어 있는 액정 표시 장치.
  11. 제10항에서,
    상기 단위 화소쌍의 스위칭 소자는 상하에 배치되어 있는 게이트선에 연결되어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 데이터선과 상기 스위칭 소자를 연결하는 단자선은 인접한 두 게이트선 사이를 지나는 액정 표시 장치.
KR1020040077902A 2004-09-30 2004-09-30 박막 트랜지스터 표시판 및 액정 표시 장치 KR20060028970A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077902A KR20060028970A (ko) 2004-09-30 2004-09-30 박막 트랜지스터 표시판 및 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077902A KR20060028970A (ko) 2004-09-30 2004-09-30 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20060028970A true KR20060028970A (ko) 2006-04-04

Family

ID=37139489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077902A KR20060028970A (ko) 2004-09-30 2004-09-30 박막 트랜지스터 표시판 및 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20060028970A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525180B2 (en) 2009-10-16 2013-09-03 Samsung Display Co., Ltd. Thin film transistor array panel
US9057921B2 (en) 2012-02-10 2015-06-16 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display device including the same
US9136283B2 (en) 2011-10-31 2015-09-15 Samsung Display Co., Ltd. Thin film transistor array panel
US9515091B2 (en) 2013-01-04 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
CN108153067A (zh) * 2016-12-02 2018-06-12 三星显示有限公司 显示面板
CN114815425A (zh) * 2022-05-07 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766268B2 (en) 2009-10-16 2014-07-01 Samsung Display Co., Ltd. Thin film transistor array panel
US9099358B2 (en) 2009-10-16 2015-08-04 Samsung Display Co., Ltd. Thin film transistor array panel
US8525180B2 (en) 2009-10-16 2013-09-03 Samsung Display Co., Ltd. Thin film transistor array panel
US9666611B2 (en) 2011-10-31 2017-05-30 Samsung Display Co., Ltd. Thin film transistor array panel
US9136283B2 (en) 2011-10-31 2015-09-15 Samsung Display Co., Ltd. Thin film transistor array panel
US9057921B2 (en) 2012-02-10 2015-06-16 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display device including the same
US9490274B2 (en) 2012-02-10 2016-11-08 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display device including the same
US9515091B2 (en) 2013-01-04 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
US9780177B2 (en) 2013-01-04 2017-10-03 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
CN108153067A (zh) * 2016-12-02 2018-06-12 三星显示有限公司 显示面板
CN108153067B (zh) * 2016-12-02 2022-06-17 三星显示有限公司 显示面板
US11693284B2 (en) 2016-12-02 2023-07-04 Samsung Display Co., Ltd. Display panel and method of repairing the same
CN114815425A (zh) * 2022-05-07 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制作方法
CN114815425B (zh) * 2022-05-07 2023-11-28 Tcl华星光电技术有限公司 显示面板及其制作方法

Similar Documents

Publication Publication Date Title
KR101071256B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101061854B1 (ko) 액정 표시 장치 및 그 구동 방법
JP4887531B2 (ja) 表示装置
US10663813B2 (en) Liquid crystal display
KR101039023B1 (ko) 액정 표시 장치
US9134583B2 (en) Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same
US9780177B2 (en) Thin film transistor array panel including angled drain regions
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
KR101359923B1 (ko) 표시 장치 및 그 구동 방법
KR20070041988A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102602169B1 (ko) 표시 장치
KR101558216B1 (ko) 표시 장치
TWI394280B (zh) 薄膜電晶體陣列面板
KR20060028970A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101143001B1 (ko) 액정 표시 장치
KR102342287B1 (ko) 액정표시장치용 어레이 기판
KR101061852B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060028539A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101061851B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060131025A (ko) 박막 트랜지스터 표시판
KR20060028969A (ko) 박막 트랜지스터 표시판 및 그 수리 방법
KR20040057785A (ko) 액정표시장치
KR20060125238A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination