KR101359923B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101359923B1
KR101359923B1 KR1020070020270A KR20070020270A KR101359923B1 KR 101359923 B1 KR101359923 B1 KR 101359923B1 KR 1020070020270 A KR1020070020270 A KR 1020070020270A KR 20070020270 A KR20070020270 A KR 20070020270A KR 101359923 B1 KR101359923 B1 KR 101359923B1
Authority
KR
South Korea
Prior art keywords
pixel electrodes
data line
data
data signal
pair
Prior art date
Application number
KR1020070020270A
Other languages
English (en)
Other versions
KR20080079804A (ko
Inventor
한종헌
신섭
이성일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070020270A priority Critical patent/KR101359923B1/ko
Priority to US11/931,648 priority patent/US20080204392A1/en
Priority to CN2008100064578A priority patent/CN101256325B/zh
Publication of KR20080079804A publication Critical patent/KR20080079804A/ko
Priority to US13/931,630 priority patent/US8717344B2/en
Application granted granted Critical
Publication of KR101359923B1 publication Critical patent/KR101359923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로서, 본 발명에 따른 표시 장치는 게이트 전극, 소스 전극 및 드레인 전극을 갖는 다수의 박막 트랜지스터(thin film transistor, TFT)들과, 상기 박막 트랜지스터의 드레인 전극에 각각 연결된 다수의 화소 전극들과, 상기 화소 전극의 길이 방향을 따라 상기 화소 전극의 양측 가장자리에 각각 배치되며, 상기 박막 트랜지스터의 게이트 전극에 연결된 다수의 게이트 라인들과, 상기 화소 전극의 폭 방향을 따라 상기 화소 전극의 일측 가장자리에만 각각 배치되며, 상기 박막 트랜지스터의 소스 전극에 연결된 다수의 데이터 라인들을 포함하며, 한 쌍의 상기 화소 전극은 하나의 상기 데이터 라인을 사이에 두고 대향 배치되고, 한 쌍의 상기 화소 전극에 각각 연결된 한 쌍의 상기 박막 트랜지스터는 동일한 하나의 상기 데이터 라인과 연결된다.

Description

표시 장치 및 그 구동 방법 {DISPLAY DEVICE AND METHOD OF DRIVE FOR THE SAME }
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 등가 회로도이다.
도 2는 도 1의 표시 장치에 인가되는 데이터 신호를 나타낸 도면이다.
도 3은 도 1의 표시 장치의 일부를 제1 표시 기판을 중심으로 나타낸 배치도이다.
도 4는 도 1의 제1 표시 기판을 포함한 표시 장치를 Ⅳ-Ⅳ선에 따라 나타낸 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 표시 장치의 등가 회로도이다.
도 6은 도 5의 표시 장치에 인가되는 데이터 신호를 나타낸 도면이다.
도 7은 본 발명의 제3 실시예에 따른 표시 장치의 등가 회로도이다.
도 8은 도 7의 표시 장치에 인가되는 데이터 신호를 나타낸 도면이다.
도 9는 본 발명의 제4 실시예에 따른 표시 장치의 등가 회로도이다.
도 10은 도 9의 표시 장치에 인가되는 데이터 신호를 나타낸 도면이다.
도 11은 본 발명의 제5 실시예에 따른 표시 장치의 등가 회로도이다.
도 12는 도 11의 표시 장치에 인가되는 데이터 신호를 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제1 표시 기판 101 : 박막 트랜지스터
110: 제1 기판 부재 121 : 게이트 라인
124 : 게이트 전극 130 : 게이트 절연막
140 : 반도체층 161 : 데이터 라인
165 : 소스 전극 166 : 드레인 전극
170 : 보호막 180 : 화소 전극
200 : 제2 표시 기판 210 : 제2 기판 부재
220 : 차광 부재 230 : 컬러 필터
240 : 평탄화막 280 : 공통 전극
300 : 액정층 410 : 시프트 레지스터
421 : 박막 배선 500 : 구동 집적 회로칩
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는, 구성을 간소화하고 개구율을 향상시킨 표시 장치에 관한 것이다.
표시 장치에는 여러 종류가 있다. 그 중에서 급속하게 발전하고 있는 반도체 기술을 중심으로 소형화 및 경량화 되면서 성능이 더욱 향상된 액정 표시 장치(liquid crystal display, LCD)가 대표적인 표시 장치로 자리 잡고 있다.
표시 장치는 다수의 화소를 가지고 화상을 표시한다. 화소는 화상을 표시하 는 최소단위를 말한다. 그리고 표시 장치는 화소가 형성된 표시 영역과, 표시 영역 주변의 비표시 영역으로 구분된다.
표시 장치의 표시 영역에는 다수의 박막 트랜지스터, 다수의 화소 전극, 다수의 게이트 라인 및 다수의 데이터 라인 등이 형성된다. 표시 장치의 비표시 영역에는 게이트 라인 및 데이터 라인 등과 연결된 구동 집적 회로칩이 실장되거나, 구동 집적 회로가 형성된다. 또한, 표시 장치의 비표시 영역에는 여러 회로와 박막 배선 등이 형성된다. 따라서 종래의 표시 장치는 표시 영역 대비 비표시 영역의 크기를 줄이는데 한계가 있었다.
또한, 종래의 표시 장치는 상대적으로 고가의 부품인 구동 집적 회로칩이 여러 개 필요하므로, 표시 장치의 생산성이 떨어지는 문제점이 있다.
또한, 종래의 표시 장치는 데이터 라인 및 게이트 라인이 화소 전극을 둘러싸듯 지나간다. 이와 같이, 데이터 라인 및 게이트 라인이 자치하는 공간은 빛이 통과하지 못하므로, 이러한 부분이 많을수록 표시 장치의 휘도 특성과 같은 성능이 저하된다. 즉, 종래의 표시 장치는 실질적으로 빛이 통과하는 부분의 비율을 나타내는 개구율을 높이는데 한계가 있었다.
따라서, 본 발명은 전술한 문제점을 해결하기 위한 것으로서, 구성을 간소화하고 외형을 슬림화하며 개구율을 향상시킨 표시 장치를 제공하고자 한다.
또한, 본 발명은 상기한 표시 장치의 구동 방법을 제공하고자 한다.
전술한 목적을 달성하기 위하여 본 발명에 따른 표시 장치는 게이트 전극, 소스 전극 및 드레인 전극을 갖는 다수의 박막 트랜지스터(thin film transistor, TFT)들과, 상기 박막 트랜지스터의 드레인 전극에 각각 연결된 다수의 화소 전극들과, 상기 화소 전극의 길이 방향을 따라 상기 화소 전극의 양측 가장자리에 각각 배치되며, 상기 박막 트랜지스터의 게이트 전극에 연결된 다수의 게이트 라인들과, 상기 화소 전극의 폭 방향을 따라 상기 화소 전극의 일측 가장자리에만 각각 배치되며, 상기 박막 트랜지스터의 소스 전극에 연결된 다수의 데이터 라인들을 포함하며, 한 쌍의 상기 화소 전극은 하나의 상기 데이터 라인을 사이에 두고 대향 배치되고, 한 쌍의 상기 화소 전극에 각각 연결된 한 쌍의 상기 박막 트랜지스터는 동일한 하나의 상기 데이터 라인과 연결된다.
하나의 상기 데이터 라인에 연결된 한 쌍의 상기 박막 트랜지스터는 서로 다른 상기 게이트 라인과 연결될 수 있다.
폭 방향으로 배열된 상기 화소 전극들 사이에는 상기 게이트 라인이 둘씩 배치되며, 길이 방향으로 배열된 상기 화소 전극들 사이에는 상기 데이터 라인이 하나 건너 하나씩 배치될 수 있다.
상기 화소 전극들 사이에 배치된 두 개의 상기 게이트 라인은 각각 서로 다른 방향에서 게이트 신호를 전달받을 수 있다.
상기 데이터 라인과 연결된 구동 집적 회로칩과, 상기 게이트 라인 및 상기 구동 집적 회로칩과 각각 연결된 시프트 레지스터를 더 포함할 수 있다.
상기한 표시 장치에 있어서, 하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극은 동일한 극성의 데이터 신호를 인가받을 수 있다.
한 쌍의 상기 화소 전극은 상기 데이터 라인의 길이 방향으로 이웃한 다른 한 쌍의 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가받을 수 있다.
하나의 상기 데이터 라인에서 인가되는 데이터 신호는 두 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
상기 데이터 라인의 길이 방향을 따라 세 쌍 단위로 상기 화소 전극에 서로 다른 극성의 데이터 신호가 교호적으로 인가될 수 있다.
하나의 상기 데이터 라인에서 인가되는 데이터 신호는 여섯 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
하나의 상기 데이터 라인과 연결된 모든 상기 화소 전극들은 동일한 극성의 데이터 신호를 인가받을 수 있다.
상기한 표시 장치에 있어서, 하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극은 서로 다른 극성의 데이터 신호를 인가받을 수 있다.
상기 화소 전극은 상기 데이터 라인의 길이 방향으로 이웃한 다른 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가받을 수 있다.
하나의 상기 데이터 라인에서 인가되는 데이터 신호는 두 번째 상기 화소 전극부터 두 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
상기 데이터 라인의 길이 방향을 따라 배열된 상기 화소 전극들은 동일한 극성의 데이터 신호를 인가받을 수 있다.
하나의 상기 데이터 라인에서 인가되는 데이터 신호는 한 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 표시 장치 구동 방법은 다수의 화소 전극과, 상기 화소 전극의 길이 방향과 교차하는 일측 가장자리에만 배치된 다수의 데이터 라인과, 상기 화소 전극의 길이 방향과 평행한 양측 가장자리에 각각 배치된 다수의 게이트 라인을 포함한 표시 장치에 상기 데이터 라인을 통해 상기 화소 전극에 반전 구동 방법으로 구동 전압을 인가한다.
하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극에는 동일한 극성의 데이터 신호를 인가할 수 있다.
한 쌍의 상기 화소 전극에는 상기 데이터 라인의 길이 방향으로 이웃한 다른 한 쌍의 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가할 수 있다.
하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 두 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
상기 데이터 라인의 길이 방향을 따라 세 쌍 단위로 상기 화소 전극에 서로 다른 극성의 데이터 신호를 교호적으로 인가할 수 있다.
하나의 상기 데이터 라인을 통해 인가하는 데이트 신호는 여섯 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
하나의 상기 데이터 라인과 연결된 모든 상기 화소 전극에는 동일한 극성의 데이터 신호를 인가할 수 있다.
하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전 극에는 서로 다른 극성의 데이터 신호를 인가할 수 있다.
상기 화소 전극에는 상기 데이터 라인의 길이 방향으로 이웃한 다른 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가할 수 있다.
하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 두 번째 상기 화소 전극부터 두 개의 상기 화소 전극마다 극성이 바뀔 수 있다.
상기 데이터 라인의 길이 방향을 따라 배열된 상기 화소 전극들에 동일한 극성의 데이터 신호를 인가할 수 있다.
하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 한 개의 상기 화소 전극마다 극성이 바뀔 수 있다.이에, 표시 장치의 구성을 간소화하고 외형을 슬림화하며 개구율을 향상시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
첨부 도면에서는, 실시예로 5매 마스크 공정으로 형성된 비정질 실리콘(a-Si) 박막 트랜지스터(TFT)가 사용된 표시 장치를 개략적으로 도시한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예들에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치(901)의 개략적인 등가 회로도이다.
도 1에 도시한 바와 같이, 표시 장치(901)는 제1 표시 기판(100)과, 제1 표시 기판(100)에 대향 배치된 제2 표시 기판(200)과, 제1 표시 기판(100) 및 제2 표시 기판(200) 사이에 배치된 액정층(300)(도 4에 도시)을 포함한다. 여기서, 제2 표시 기판(200)은 제1 표시 기판(100)보다 작은 넓이를 갖는다. 따라서 제1 표시 기판(100)은 일측 가장자리가 제2 표시 기판(200)과 중첩되지 않는다. 또한, 표시 장치(100)는 화소가 형성된 표시 영역(D)과, 표시 영역(D) 주변의 비표시 영역(N)으로 구분된다. 여기서, 화소는 화상을 표시하는 최소단위를 말한다.
표시 영역(D)은 제1 표시 기판(100)과 제2 표시 기판(200)이 중첩된 영역에 형성되며, 비표시 영역(N)은 다시 제1 표시 기판(100)과 제2 표시 기판(200)이 중첩된 영역(N1)과 제1 표시 기판(100)만 배치된 영역(N2)으로 나뉜다.
또한, 표시 장치(901)는 제1 표시 기판(100)만 배치된 비표시 영역(N2)에 실장된 구동 집적 회로칩(500)을 더 포함한다.
제1 표시 기판(100)은 표시 영역(D)에 형성된 다수의 박막 트랜지스터(thin film transistor, TFT)(101), 다수의 화소 전극(180), 다수의 게이트 라인(121) 및 다수의 데이터 라인(161) 등을 포함한다.
또한, 제1 표시 기판(100)은 비표시 영역(N)에 형성된 박막 배선(421), 시프트 레지스터(shift register)(420) 및 그 밖에 회로부들을 더 포함된다. 박막 배선(421)은 구동 집적 회로칩(500)과 시프트 레지스터(420)를 서로 연결한다. 시프트 레지스터(420)는 구동 집적 회로칩(500)이 실장된 제1 표시 기판(100)의 가장자리와 교차하며 서로 대향하는 제1 표시 기판(100)의 양측 가장자리에 각각 형성된다. 시프트 레지스터(420)는 구동 집적 회로칩(500)으로부터 전달 받은 게이트 신호를 다수의 게이트 라인(121)에 순차적으로 공급한다.
그리고 데이터 라인(161) 및 게이트 라인(121)은 표시 영역(D)에서 비표시 영역(N)으로 연장되어 구동 집적 회로칩(500) 및 시프트 레지스터(420)와 각각 연결된다.
제2 표시 기판(200)은 표시 영역(D)에 형성된 차광 부재(210)(도 4에 도시), 컬러 필터(220)(도 4에 도시), 공통 전극(280)(도 4에 도시) 등을 포함한다. 여기서, 컬러 필터(220)는 화소 전극(180)에 대응하여 배치된다. 컬러 필터(220)는 적 색, 녹색 및 청색을 포함한 3원색이 화소 전극의 길이 방향(X축 방향)및 폭 방향(Y축 방향) 중 하나 이상의 방향을 따라 교호적으로 배열된다. 그리고 차광 부재(210) 및 공통 전극(280) 등은 비표시 영역(N)에도 함께 형성된다.
박막 트랜지스터(101)는 게이트 전극(124)(도 3에 도시), 소스 전극(165)(도 3에 도시) 및 드레인 전극(166)(도 3에 도시)을 갖는다. 화소 전극(180)은 박막 트랜지스터(101)의 드레인 전극(166)에 연결된다. 게이트 라인(121)은 화소 전극(180)의 길이 방향(X축 방향)을 따라 화소 전극(180)의 양측 가장자리에 각각 배치되며, 박막 트랜지스터(101)의 게이트 전극(124)과 연결된다. 데이터 라인(161)은 화소 전극(180)의 폭 방향(Y축 방향)을 따라 화소 전극(180)의 일측 가장자리에만 각각 배치되며, 박막 트랜지스터(101)의 소스 전극(165)과 연결된다. 즉, 폭 방향(Y축 방향)으로 배열된 화소 전극들(180) 사이에는 게이트 라인(121)이 둘씩 배치된다. 길이 방향(X축 방향)으로 배열된 화소 전극들(180) 사이에는 데이터 라인(161)이 하나 건너 하나씩 배치된다. 여기서, 화소 전극(180)은 길이 방향의 길이가 폭 방향의 길이보다 길다.
여기서, 화소 전극(180) 사이에 배치된 두 개의 게이트 라인들(121)은 각각 서로 다른 방향에서 게이트 신호를 전달한다. 즉, 화소 전극(180) 사이에 배치된 두 개의 게이트 라인(121) 중 어느 하나는 제1 표시 기판(100)의 일측 가장자리에 형성된 시프트 레지스터(420)와 연결된다. 그리고 화소 전극(180) 사이에 배치된 두 개의 게이트 라인(121) 중 다른 하나는 일측 가장자리와 대향하는 제1 표시 기판(100)의 타측 가장자리에 형성된 시프트 레지스터(420)와 연결된다.
또한, 한 쌍의 화소 전극(180)은 하나의 데이터 라인(161)을 사이에 두고 대향 배치된다. 여기서, 한 쌍의 화소 전극(180)에 각각 연결된 한 쌍의 박막 트랜지스터(101)는 동일한 하나의 데이터 라인(161)과 연결된다. 그리고 하나의 데이터 라인(161)에 연결된 한 쌍의 박막 트랜지스터(101)는 서로 다른 게이트 라인(121)과 연결된다.
이와 같은 구성에 의하여, 표시 장치(901)의 해상도는 그대로 유지하면서도 전체적인 데이터 라인(161)의 수를 감소시킬 수 있다. 이에, 표시 장치(901)는 구성을 간소화하고 외형을 슬림하게 형성할 수 있으며 개구율을 향상시킬 수 있다.
즉, 표시 장치(901)는 화소 전극(180)에 대비하여 전체적인 데이터 라인(161)의 수를 크게 줄일 수 있다. 구체적으로, 데이터 라인(161)이 화소 전극(180)의 길이 방향을 따라 배치되므로, 데이터 라인(161)이 화소 전극(180)의 폭 방향을 따라 배치된 경우보다 전체적인 데이터 라인(161)의 수를 줄일 수 있다. 또한, 데이터 라인(161)은 길이 방향(X축 방향)으로 배열된 화소 전극들(180) 사이에 하나 건너 하나씩 배치된다. 따라서 데이터 라인(161)이 화소 전극들(180) 사이마다 하나씩 배치된 경우보다 전체적인 데이터 라인(161)의 수를 절반으로 줄일 수 있다.
반면, 게이트 라인(121)은 화소 전극(180)의 폭 방향을 따라 배열되므로, 화소 전극(180)의 길이 방향으로 배열된 경우보다 게이트 라인(121)의 수는 상대적으로 늘어난다.
하지만, 게이트 라인(121)을 통해 전달되는 게이트 신호는 데이터 라인(161) 을 통해 전달되는 데이터 신호에 비해 상대적으로 간단하다. 따라서 데이터 라인(161) 및 게이트 라인(121)을 통해 데이터 신호 및 게이트 신호를 공급하기 위해 필요한 구동 집적 회로칩(500)의 전체적인 개수를 줄일 수 있다. 그리고 상대적으로 고가의 부품인 구동 집적 회로칩(500)의 사용을 줄임으로써, 표시 장치(901)의 생산성을 향상시킬 수 있다.
또한, 게이트 라인(121)은 서로 대향하는 제1 표시 기판(100)의 양측 가장자리에 각각 형성된 시프트 레지스트(420)로부터 게이트 신호를 전달받으므로, 게이트 신호를 공급하기 위한 구동 집적 회로칩(500)의 사용을 크게 줄일 수 있다.
따라서 표시 장치(901)에서 표시 영역(D) 대비 비표시 영역(N)이 차지는 비율을 줄일 수 있다. 이에, 표시 장치(901)는 더욱 슬림(slim)한 외형을 가질 수 있다.
또한, 데이터 라인(161)의 수가 줄어듦에 따라 화소 전극(180)이 차지하는 면적을 넓일 수 있어, 표시 장치(901)의 개구율을 향상시킬 수 있다.
이하에서는, 본 발명의 제1 실시예에 따른 표시 장치(901)의 구동 방법에 대해 데이터 신호를 중심으로 상세히 설명한다.
도 1에 도시한 바와 같이, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 서로 다른 극성의 데이터 신호를 동일한 데이터 신호로부터 인가받는다. 그리고 화소 전극(180)은 데이터 라인(161)의 길이 방향으로 이웃한 다른 화소 전극(180)과 서로 다른 극성의 데이터 신호를 인가받는다. 여기서, 데이터 신호는 박막 트랜지스터(101)를 거쳐 화소 전극(180)에 인가되는 구동 전압을 포함한다.
도 2는 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다. S001은 첫 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타내며, S002는 두 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다.
도 2에 도시한 바와 같이, 하나의 데이터 라인(161)에서 인가되는 데이터 신호는 처음 화소 전극(180)과 두 번째 화소 전극(180)에 인가되는 데이터 신호의 극성이 서로 바뀐다. 그리고 두 번째 화소 전극(180)부터는 두 개의 화소 전극(180)마다 극성이 바뀌는 것을 특징으로 한다. 따라서 도 1에서 표시 장치(901)는 1dot 반전 구동 방식으로 구동되는 것으로 보이나, 실질적으로는 2dot 반전 구동과 유사하게 구동된다.
이와 같은 구동 방식에 의해, 표시 장치(901)는 데이터 라인(161)의 수를 실질적으로 절반 이하로 줄이고도 동일한 해상도를 가지고 화상을 표시할 수 있다.
도 3 및 도 4를 참조하여 표시 장치(901)의 구조 대해 상세히 설명한다. 도 3은 표시 장치(901)의 일부를 제1 표시 기판(100)을 중심으로 나타낸 배치도이다. 도 4는 도 3의 제1 표시 기판(100)을 포함한 표시 장치(901)를 Ⅳ-Ⅳ선에 따라 나타낸 단면도이다.
먼저, 제1 표시 기판(100)에 대해 상세히 설명하면 다음과 같다.
제1 기판 부재(110)는 유리, 석영, 세라믹 또는 플라스틱 등의 소재를 포함하여 투명하게 형성된다.
제1 기판 부재(110) 위에는 다수의 게이트 라인들(121)과, 게이트 라인(121) 에서 분기된 다수의 게이트 전극들(124)을 포함하는 게이트 배선이 형성된다. 그리고 도시하지는 않았으나, 게이트 배선은 다수의 제1 유지 전극 라인들을 더 포함할 수 있다.
게이트 배선(121, 124)은 Al, Ag, Cr, Ti, Ta, Mo 등의 금속 또는 이들을 포함하는 합금 따위로 만들어진다. 도 2에서 게이트 배선(121, 124)은 단일층으로 도시되었지만, 게이트 배선(121, 124)은 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 또는 이들을 포함하는 합금의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 다중층으로 형성될 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트 배선(121, 124)을 만들 수 있으며, 동일한 식각 조건에 패터닝이 가능한 다층막이면 더욱 바람직하다.
게이트 배선(121, 124) 위에는 질화 규소(SiNx) 등으로 만들어진 게이트 절연막(130)이 형성된다.
게이트 절연막(130) 위에는 게이트 라인(121)과 교차하는 다수의 데이터 라인들(161)과, 데이터 라인(161)에서 분기되어 적어도 일영역이 게이트 전극과 중첩되는 다수의 소스 전극들(165)과, 소스 전극(165)과 이격 배치되며 적어도 일영역이 게이트 전극과 중첩되는 다수의 드레인 전극들(166)을 포함하는 데이터 배선이 형성된다. 그리고 도시하지는 않았으나, 데이터 배선은 다수의 제2 유지 전극 라인들을 더 포함할 수 있다.
데이터 배선(161, 165, 166)도 게이트 배선(121, 124)과 마찬가지로 크롬, 몰리브덴, 알루미늄 또는 이들을 포함하는 합금 등의 도전 물질로 만들어지며, 단 일층 또는 다중층으로 형성될 수 있다.
그리고 게이트 전극(124) 상의 게이트 절연막(130) 위와 소스 전극(165) 및 드레인 전극(166) 아래를 아우르는 일영역에는 반도체층(140)이 형성된다. 여기서, 게이트 전극(124), 소스 전극(165), 및 드레인 전극(166)은 박막 트랜지스터(10)의 3전극이 된다. 소스 전극(165) 및 드레인 전극(166) 사이의 반도체층(140)이 박막 트랜지스터(10)의 채널 영역이 된다.
여기서, 도 1에 도시한 바와 같이, 한 쌍의 화소 전극(180)은 하나의 데이터 라인(161)을 사이에 두고 대향 배치된다. 여기서, 한 쌍의 화소 전극(180)에 드레인 전극(166)이 각각 연결된 한 쌍의 박막 트랜지스터(101)는 소스 전극(165)이 동일한 하나의 데이터 라인(161)과 연결된다. 그리고 하나의 데이터 라인(161)에 소스 전극(165)이 연결된 한 쌍의 박막 트랜지스터(101)는 게이트 전극(124)이 서로 다른 게이트 라인(121)과 연결된다.
또한, 반도체층(140)과 소스 전극(165) 및 드레인 전극(166) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 저항성 접촉 부재(ohmic contact)(155, 156)가 형성된다. 저항성 접촉 부재(155, 156)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다.
데이터 배선(161, 165, 166) 위에는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 질화 규소 또는 산화 규소 등의 무기 절연 물질 등으로 이루어진 보호막(passivation layer)(170)이 형성된다.
보호막(170) 위에는 다수의 화소 전극들(180)이 형성된다. 화소 전극(180)은 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체를 포함하여 만들어진다. 또한, 화소 전극(180)은 표시 패널의 종류에 따라 알루미늄(Al)과 같은 광 반사특성이 우수한 불투명 도전체 따위를 더 포함하여 만들어질 수 있다.
또한, 보호막(170)은 드레인 전극(166)의 일부를 드러내는 다수의 접촉 구멍들(171)을 갖는다. 화소 전극(180)과 드레인 전극(166)은 접촉 구멍(171)을 통해 서로 전기적으로 연결된다.
다음, 제2 표시 기판(200)에 대해 상세히 설명한다.
제2 기판 부재(210)는, 제1 기판 부재(110)와 마찬가지로, 유리, 석영, 세라믹 또는 플라스틱 등의 소재를 포함하여 투명하게 형성된다.
제2 기판 부재(210) 위에는 차광 부재(220)가 형성된다. 차광 부재(220)는 제1 표시판(100)의 화소 전극(180)과 마주보는 개구부를 가지며 서로 이웃하는 화소 사이에서 누설되는 빛을 차단한다. 이러한 차광 부재(221)는 박막 트랜지스터(10)의 반도체층(140)에 입사하는 외부광을 차단하기 위해 박막 트랜지스터(10)에 대응되는 위치에도 형성된다. 차광 부재(220)는 빛을 차단하기 위해 검은색 계통의 안료가 첨가된 감광성 유기물질로 만들 수 있다. 여기서, 검은색 계통의 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있다. 또한, 차광 부재(220)는 금속성 물질로 만들 수도 있다.
차광 부재(220)가 형성된 제2 기판 부재(210) 상에는 3원색을 갖는 컬러 필 터(230)가 각각 순차적으로 배치된다. 이때, 컬러 필터(230)의 색은 반드시 3원색에 한정되는 것은 아니며, 하나 이상의 색으로 다양하게 구성될 수 있다. 각 컬러 필터(230)의 경계는 차광 부재(220) 위에 위치하지만, 반드시 이에 한정되는 것은 아니며, 서로 이웃하는 컬러 필터(230)의 가장자리가 서로 중첩되어 누설되는 빛을 차단하는 차광 부재(220)와 같은 기능을 가질 수 있다. 이때에는 차광 부재(220)가 생략될 수도 있다.
차광 부재(220) 및 컬러 필터(230) 위에는 평탄화막(240)이 형성된다. 이러한 평탄화막(240)은 생략될 수 있다.
평탄화막(240) 위에는 화소 전극(180)과 함께 전계를 형성하는 공통 전극(280)이 형성된다. 공통 전극(280)은 ITO 또는 IZO 등과 같은 투명한 도전 물질로 만들어진다.
이와 같은 구성에 의하여, 표시 장치(901)의 해상도는 그대로 유지하면서도 전체적인 데이터 라인(161)의 수를 상대적으로 감소시킬 수 있다. 이에, 표시 장치(901)는 구성을 간소화하고 외형을 슬림하게 형성할 수 있으며 개구율을 향상시킬 수 있다.
도 5 및 도 6을 참조하여 본 발명의 제2 실시예에 따른 표시 장치(902)의 구동 방법에 대해 데이터 신호를 중심으로 상세히 설명한다.
도 5에 도시한 바와 같이, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 동일한 극성의 데이터 신호를 동일한 데이터 라인(161)으로부터 인가받는다. 그리고 한 쌍의 화소 전극(180)은 데이터 라인(161) 의 길이 방향으로 이웃한 다른 한 쌍의 화소 전극(180)과 다른 극성의 데이터 신호를 인가받는다.
도 6은 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다. S001은 첫 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타내며, S002는 두 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다.
도 6에 도시한 바와 같이, 하나의 데이터 라인(161)에서 인가되는 데이터 신호는 두 개의 화소 전극(180)마다 극성이 바뀐다. 즉, 표시 장치(902)는 2dot 반전 구동 방식으로 구동된다.
이와 같은 구동 방식에 의해서도, 표시 장치(902)는 데이터 라인(161)의 수를 실질적으로 절반 이하로 줄이고도 동일한 해상도를 가지고 화상을 표시할 수 있다.
도 7 및 도 8을 참조하여 본 발명의 제3 실시예에 따른 표시 장치(903)의 구동 방법에 대해 데이터 신호를 중심으로 상세히 설명한다.
도 7에 도시한 바와 같이, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 동일한 극성의 데이터 신호를 동일한 데이터 라인(161)으로부터 인가받는다. 그리고 데이터 라인(161)의 길이 방향을 따라 세 쌍 단위로 화소 전극(180)에 서로 다른 극성의 데이터 신호가 교호적으로 인가된다.
도 8은 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다. S001은 첫 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타내며, S002는 두 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다.
도 8에 도시한 바와 같이, 하나의 데이터 라인(161)에서 인가되는 데이터 신호는 여섯 개의 화소 전극(180)마다 극성이 바뀐다. 즉, 표시 장치(903)는 6dot 반전 구동 방식으로 구동된다.
이와 같은 구동 방식에 의해서도, 표시 장치(903)는 데이터 라인(161)의 수를 실질적으로 절반 이하로 줄이고도 동일한 해상도를 가지고 화상을 표시할 수 있다.
도 9 및 도 10을 참조하여 본 발명의 제4 실시예에 따른 표시 장치(904)의 구동 방법에 대해 데이터 신호를 중심으로 상세히 설명한다.
도 9에 도시한 바와 같이, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 서로 다른 극성의 데이터 신호를 동일한 데이터 신호로부터 인가받는다. 그리고 데이터 라인(161)의 길이 방향을 따라 배열된 화소 전극들(180)은 동일한 극성의 데이터 신호를 인가받는다.
도 10은 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다. S001은 첫 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타내며, S002는 두 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다.
도 10에 도시한 바와 같이, 하나의 데이터 라인(161)에서 인가되는 데이터 신호는 한 개의 화소 전극(180)마다 극성이 바뀐다. 따라서 도 9에서 표시 장치(904)는 칼럼(column) 반전 구동 방식으로 구동되는 것으로 보이나, 실질적으로는 1dot 반전 구동과 유사하게 구동된다.
이와 같은 구동 방식에 의해서도, 표시 장치(904)는 데이터 라인(161)의 수 를 실질적으로 절반 이하로 줄이고도 동일한 해상도를 가지고 화상을 표시할 수 있다.
도 11 및 도 12를 참조하여 본 발명의 제5 실시예에 따른 표시 장치(905)의 구동 방법에 대해 데이터 신호를 중심으로 상세히 설명한다.
도 11에 도시한 바와 같이, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 동일한 극성의 데이터 신호를 동일한 데이터 라인(161)으로부터 인가받는다. 그리고 데이터 라인(161)의 길이 방향을 따라 배열된 화소 전극들(180)은 동일한 극성의 데이터 신호를 인가받는다.
도 12는 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다. S001은 첫 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타내며, S002는 두 번째 데이터 라인(161)을 통해 인가되는 데이터 신호를 나타낸다.
도 12에 도시한 바와 같이, 하나의 데이터 라인(161)과 연결된 모든 화소 전극들(180)은 동일한 극성의 데이터 신호를 인가받는다. 즉, 표시 장치(905)는 칼럼(column) 반전 구동 방식으로 구동된다.
이와 같은 구동 방식에 의해서도, 표시 장치(905)는 데이터 라인(161)의 수를 실질적으로 절반 이하로 줄이고도 동일한 해상도를 가지고 화상을 표시할 수 있다.
또한, 이상 설명한 여러 실시예들에 있어서, 하나의 데이터 라인(161)을 사이에 두고 대향 배치된 한 쌍의 화소 전극(180)은 동일한 데이터 라인(161)으로부터 서로 다른 극성의 데이터 신호를 인가받는 것보다 동일한 극성의 데이터 신호를 인가받는 것이 바람직할 수 있다. 이는, 데이터 신호의 극성 반전 주기가 지나치게 짧으면, 신호 지연에 따른 불량이 문제될 수 있기 때문이다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 표시 장치의 해상도는 그대로 유지하면서도 데이터 라인의 수를 상대적으로 감소시킬 수 있다. 이에, 표시 장치는 구성을 간소화하고 개구율을 향상시킬 수 있다.
즉, 표시 장치는 화소 전극에 대비하여 데이터 라인의 수를 크게 줄임으로써, 사용된 구동 집적 회로칩의 전체적인 수를 줄일 수 있다. 이와 같이, 상대적으로 고가의 부품인 구동 집적 회로칩의 사용을 줄여 표시 장치의 생산성을 향상시킬 수 있다.
또한, 시프트 레지스터를 사용하여 게이트 라인에 게이트 신호를 전달함으로써, 구동 집적 회로칩의 사용을 더욱 최소화할 수 있다.
또한, 표시 장치에서 표시 영역 대비 비표시 영역이 차지는 비율을 줄일 수 있다. 이에, 표시 장치는 더욱 슬림(slim)한 외형을 가질 수 있다.
또한, 데이터 라인의 수가 줄어듦에 따라 화소 전극이 차지하는 면적을 넓일 수 있어, 표시 장치의 개구율을 향상시킬 수 있다.
또한, 상기한 표시 장치의 구동 방법을 제공할 수 있다.

Claims (29)

  1. 표시 장치에 있어서,
    게이트 전극, 소스 전극 및 드레인 전극을 갖는 다수의 박막 트랜지스터(thin film transistor, TFT)들과,
    상기 박막 트랜지스터의 드레인 전극에 각각 연결된 다수의 화소 전극과,
    상기 화소 전극의 길이 방향을 따라 상기 화소 전극의 양측 가장자리에 각각 배치되며, 상기 박막 트랜지스터의 게이트 전극에 연결된 다수의 게이트 라인들과,
    상기 화소 전극의 폭 방향을 따라 상기 화소 전극의 일측 가장자리에만 각각 배치되며, 상기 박막 트랜지스터의 소스 전극에 연결된 다수의 데이터 라인들과,
    다수의 상기 화소 전극에 대응하게 위치하는 다수의 색 필터
    를 포함하며,
    한 쌍의 상기 화소 전극은 하나의 상기 데이터 라인을 사이에 두고 대향 배치되고,
    한 쌍의 상기 화소 전극에 각각 연결된 한 쌍의 상기 박막 트랜지스터는 동일한 하나의 상기 데이터 라인과 연결되며,
    한 쌍의 상기 화소 전극과 대응하는 한 쌍의 상기 색 필터는 동일한 색상이고, 상기 화소 전극의 길이 방향 길이는 상기 화소 전극의 폭 방향 길이보다 짧으며,
    하나의 상기 데이터 라인을 사이에 두고 일측에 위치하는 다수의 상기 박막 트랜지스터들은 다수의 상기 게이트 라인들과 일 방향에서 연결되고,
    하나의 상기 데이터 라인들을 사이에 두고 타측에 위치하는 다수의 상기 박막 트랜지스터들은 복수의 상기 게이트 라인들과 타 방향에서 연결되는 것을 특징으로 하는 표시 장치.
  2. 제1항에서,
    하나의 상기 데이터 라인에 연결된 한 쌍의 상기 박막 트랜지스터는 서로 다른 상기 게이트 라인과 연결된 것을 특징으로 하는 표시 장치.
  3. 제2항에서,
    폭 방향으로 배열된 상기 화소 전극들 사이에는 상기 게이트 라인이 둘씩 배치되며,
    길이 방향으로 배열된 상기 화소 전극들 사이에는 상기 데이터 라인이 하나 건너 하나씩 배치된 것을 특징으로 하는 표시 장치.
  4. 제3항에서,
    상기 화소 전극들 사이에 배치된 두 개의 상기 게이트 라인은 각각 서로 다른 방향에서 게이트 신호를 전달받는 것을 특징으로 하는 표시 장치.
  5. 제4항에서,
    상기 데이터 라인과 연결된 구동 집적 회로칩과,
    상기 게이트 라인 및 상기 구동 집적 회로칩과 각각 연결된 시프트 레지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항 내지 제5항 중 어느 한 항에서,
    하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극은 동일한 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  7. 제6항에서,
    한 쌍의 상기 화소 전극은 상기 데이터 라인의 길이 방향으로 이웃한 다른 한 쌍의 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  8. 제7항에서,
    하나의 상기 데이터 라인에서 인가되는 데이터 신호는 두 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치.
  9. 제6항에서,
    상기 데이터 라인의 길이 방향을 따라 세 쌍 단위로 상기 화소 전극에 서로 다른 극성의 데이터 신호가 교호적으로 인가되는 것을 특징으로 하는 표시 장치.
  10. 제9항에서,
    하나의 상기 데이터 라인에서 인가되는 데이터 신호는 여섯 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치.
  11. 제6항에서,
    하나의 상기 데이터 라인과 연결된 모든 상기 화소 전극들은 동일한 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  12. 제1항 내지 제5항 중 어느 한 항에서,
    하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극은 서로 다른 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  13. 제12항에서,
    상기 화소 전극은 상기 데이터 라인의 길이 방향으로 이웃한 다른 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  14. 제13항에서,
    하나의 상기 데이터 라인에서 인가되는 데이터 신호는 두 번째 상기 화소 전극부터 두 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치.
  15. 제12항에서,
    상기 데이터 라인의 길이 방향을 따라 배열된 상기 화소 전극들은 동일한 극성의 데이터 신호를 인가받는 것을 특징으로 하는 표시 장치.
  16. 제15항에서,
    하나의 상기 데이터 라인에서 인가되는 데이터 신호는 한 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치.
  17. 다수의 화소 전극과, 상기 화소 전극의 길이 방향과 교차하는 일측 가장자리에만 배치된 다수의 데이터 라인과,
    상기 화소 전극의 길이 방향과 평행한 양측 가장자리에 각각 배치된 다수의 게이트 라인을 포함한 표시 장치의 구동 방법에 있어서,
    상기 데이터 라인을 통해 상기 화소 전극에 반전 구동 방법으로 구동 전압을 인가하고,
    상기 데이터 라인의 길이 방향을 따라 세 쌍 단위로 상기 화소 전극에 서로 다른 극성의 데이터 신호를 교호적으로 인가하며,
    하나의 상기 데이터 라인을 통해 인가하는 데이트 신호는 여섯 개의 상기 화소 전극마다 극성이 바뀌며,
    하나의 상기 데이터 라인과 연결된 모든 상기 화소 전극에는 동일한 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  18. 제17항에서,
    하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극에는 동일한 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  19. 제18항에서,
    한 쌍의 상기 화소 전극에는 상기 데이터 라인의 길이 방향으로 이웃한 다른 한 쌍의 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  20. 제19항에서,
    하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 두 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치 구동 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 제17항에서,
    하나의 상기 데이터 라인을 사이에 두고 대향 배치된 한 쌍의 상기 화소 전극에는 서로 다른 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  25. 제24항에서,
    상기 화소 전극에는 상기 데이터 라인의 길이 방향으로 이웃한 다른 상기 화소 전극과 서로 다른 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  26. 제25항에서,
    하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 두 번째 상기 화소 전극부터 두 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치 구동 방법.
  27. 제24항에서,
    상기 데이터 라인의 길이 방향을 따라 배열된 상기 화소 전극들에 동일한 극성의 데이터 신호를 인가하는 것을 특징으로 하는 표시 장치 구동 방법.
  28. 제27항에서,
    하나의 상기 데이터 라인을 통해 인가하는 데이터 신호는 한 개의 상기 화소 전극마다 극성이 바뀌는 것을 특징으로 하는 표시 장치 구동 방법.
  29. 제1항에서,
    한쌍의 상기 색 필터는 R, G 및 B가 순차적으로 반복되는 표시 장치.
KR1020070020270A 2007-02-28 2007-02-28 표시 장치 및 그 구동 방법 KR101359923B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070020270A KR101359923B1 (ko) 2007-02-28 2007-02-28 표시 장치 및 그 구동 방법
US11/931,648 US20080204392A1 (en) 2007-02-28 2007-10-31 Display device and driving method therefor
CN2008100064578A CN101256325B (zh) 2007-02-28 2008-02-28 显示装置及其驱动方法
US13/931,630 US8717344B2 (en) 2007-02-28 2013-06-28 Display device and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020270A KR101359923B1 (ko) 2007-02-28 2007-02-28 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20080079804A KR20080079804A (ko) 2008-09-02
KR101359923B1 true KR101359923B1 (ko) 2014-02-11

Family

ID=39715322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020270A KR101359923B1 (ko) 2007-02-28 2007-02-28 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (2) US20080204392A1 (ko)
KR (1) KR101359923B1 (ko)
CN (1) CN101256325B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396912B (zh) * 2008-01-31 2013-05-21 Novatek Microelectronics Corp 子畫素重新排列之液晶顯示器
EP2511760B1 (en) * 2009-12-08 2015-11-04 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN102222476A (zh) * 2010-04-19 2011-10-19 瑞鼎科技股份有限公司 像素驱动装置、像素驱动方法及包含该像素驱动装置的液晶显示装置
KR101778650B1 (ko) * 2011-02-23 2017-09-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20130101330A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI502262B (zh) * 2013-06-28 2015-10-01 Au Optronics Corp 畫素陣列
US9076404B2 (en) * 2013-10-22 2015-07-07 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate and 3D display device
CN104267554B (zh) * 2014-10-14 2017-01-18 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN104267555A (zh) * 2014-10-23 2015-01-07 深圳市华星光电技术有限公司 Tft阵列基板
KR102240291B1 (ko) * 2014-11-26 2021-04-14 삼성디스플레이 주식회사 액정 표시 장치
KR20160085110A (ko) * 2015-01-07 2016-07-15 삼성디스플레이 주식회사 액정 표시 장치
CN105118430B (zh) * 2015-08-31 2018-05-25 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
CN105137650B (zh) * 2015-10-22 2018-11-06 京东方科技集团股份有限公司 彩膜基板、显示面板及其制备方法以及显示装置
CN105388674B (zh) * 2015-12-02 2018-09-18 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
KR102544566B1 (ko) * 2016-05-27 2023-06-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN106024805B (zh) * 2016-06-01 2020-04-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示设备
CN109613767B (zh) * 2018-12-21 2021-02-26 惠科股份有限公司 显示面板与显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
US6323871B1 (en) * 1997-07-24 2001-11-27 Lg Philips Lcd Co., Ltd. Display device and its driving method
US20040032386A1 (en) * 2002-08-16 2004-02-19 Feng-Ting Pai Method for driving an liquid crystal display in a dynamic inversion manner

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743841B2 (ja) * 1994-07-28 1998-04-22 日本電気株式会社 液晶表示装置
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
KR100302132B1 (ko) * 1998-10-21 2001-12-01 구본준, 론 위라하디락사 싸이클 인버젼 방식 액정 패널 구동 방법 및 그 장치
JP3365357B2 (ja) * 1999-07-21 2003-01-08 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7079164B2 (en) * 2001-08-03 2006-07-18 Lg.Philips Lcd Co., Ltd. Method and apparatus for driving liquid crystal display panel
KR100671515B1 (ko) * 2003-03-31 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 도트반전구동방법
TWI353472B (en) * 2007-10-22 2011-12-01 Au Optronics Corp Lcd with data compensating function and method for

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
US6323871B1 (en) * 1997-07-24 2001-11-27 Lg Philips Lcd Co., Ltd. Display device and its driving method
US20040032386A1 (en) * 2002-08-16 2004-02-19 Feng-Ting Pai Method for driving an liquid crystal display in a dynamic inversion manner

Also Published As

Publication number Publication date
CN101256325B (zh) 2013-01-02
US8717344B2 (en) 2014-05-06
US20130293449A1 (en) 2013-11-07
CN101256325A (zh) 2008-09-03
US20080204392A1 (en) 2008-08-28
KR20080079804A (ko) 2008-09-02

Similar Documents

Publication Publication Date Title
KR101359923B1 (ko) 표시 장치 및 그 구동 방법
US11506949B2 (en) Liquid crystal display device
US6791633B2 (en) Liquid crystal display and manufacturing method of same
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9001299B2 (en) Low resistance wiring structure and liquid crystal display device using the same
EP2752879B1 (en) Thin film transistor array panel
KR20080042294A (ko) 터치 패널 일체형 액정 표시 장치
JP2009020199A (ja) 表示パネル及びその製造方法
US10254612B2 (en) Display panel and method of fabricating the same
KR20150078248A (ko) 표시소자
JP2018063348A (ja) 液晶表示パネルおよび液晶表示装置
US7851799B2 (en) Thin film transistor substrate
KR20130122883A (ko) 액정표시장치 및 그 제조방법
US9366933B2 (en) Semiconductor display device comprising an upper and lower insulator arranged in a non-display area
KR102602169B1 (ko) 표시 장치
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR101338109B1 (ko) 액정표시소자
US10598993B2 (en) Liquid crystal display device
US20120081273A1 (en) Pixel structure, pixel array and display panel
KR20160095700A (ko) 액정 표시 장치
KR20110013799A (ko) 박막 트랜지스터 표시판
KR20150086827A (ko) 표시 장치
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
KR20060028970A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20070076624A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7