KR20150086827A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150086827A
KR20150086827A KR1020140006914A KR20140006914A KR20150086827A KR 20150086827 A KR20150086827 A KR 20150086827A KR 1020140006914 A KR1020140006914 A KR 1020140006914A KR 20140006914 A KR20140006914 A KR 20140006914A KR 20150086827 A KR20150086827 A KR 20150086827A
Authority
KR
South Korea
Prior art keywords
electrode
gate
common voltage
common
insulating layer
Prior art date
Application number
KR1020140006914A
Other languages
English (en)
Inventor
구본용
손동연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140006914A priority Critical patent/KR20150086827A/ko
Priority to US14/456,119 priority patent/US9477122B2/en
Publication of KR20150086827A publication Critical patent/KR20150086827A/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
    • F24D17/00—Domestic hot-water supply systems
    • F24D17/0005—Domestic hot-water supply systems using recuperation of waste heat
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C2001/005—Installations allowing recovery of heat from waste water for warming up fresh water
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/10—Internal combustion engine [ICE] based vehicles
    • Y02T10/12—Improving ICE efficiencies

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

표시 장치를 제공한다. 본 발명의 일실시예에 따른 표시 장치는 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 표시판 그리고 상기 주변 영역에 위치하며 트랜지스터부 및 공통 전압 인가부를 포함하는 게이트 구동부를 포함하고, 상기 공통 전압 인가부는 상기 트랜지스터부 상부에 위치하는 제1 절연층을 사이에 두고 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하는 단위인 복수의 화소와 구동부를 포함한다. 구동부는 화소에 데이터 전압을 인가하는 데이터 구동부 및 게이트 신호를 인가하는 게이트 구동부를 포함한다. 종래에는 게이트 구동부 및 데이터 구동부를 칩(chip) 형태로 인쇄 회로 기판(printed circuit board, PCB)에 실장하여 표시판과 연결하거나 구동부 칩을 표시판에 직접 실장하는 방식이 주로 사용되었다.
그러나 최근에는 박막 트랜지스터 채널의 높은 이동도를 요하지 않는 게이트 구동부의 경우 이를 별도의 칩으로 형성하지 않고 표시판에 집적하는 구조가 개발되고 있다.
이러한 게이트 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터와 이에 구동 신호를 전달하는 복수의 신호선들을 포함한다. 복수의 스테이지는 복수의 박막 트랜지스터 및 축전기를 포함한다. 각 스테이지는 대응하는 게이트선에 연결되어 있으며, 복수의 스테이지는 정해진 순서대로 순차적으로 각 게이트선에 게이트 신호를 출력한다.
게이트 구동부가 표시판에 집적되는 경우에 게이트 구동부가 차지하는 영역은 영상이 표시되지 않는 비표시 영역인 경우가 대부분이다. 따라서, 게이트 구동부가 차지하는 영역이 커질수록 표시판의 비표시 영역, 특히 영상이 표시되는 표시 영역 주변의 주변 영역의 면적이 커져 주변 영역의 면적을 나타내는 베젤이 작은 표시 장치에 대한 수요자의 요구를 만족시킬 수 없다.
본 발명이 해결하고자 하는 과제는 게이트 구동부가 차지하는 면적을 줄일 수 있는 표시 장치를 제공하는데 있다.
본 발명의 일실시예에 따른 표시 장치는 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 표시판 그리고 상기 주변 영역에 위치하며 트랜지스터부 및 공통 전압 인가부를 포함하는 게이트 구동부를 포함하고, 상기 공통 전압 인가부는 상기 트랜지스터부 상부에 위치하는 제1 절연층을 사이에 두고 중첩한다.
상기 표시 영역에 위치하는 공통 전극을 더 포함하고, 상기 공통 전극과 상기 공통 전압 인가부는 서로 연결될 수 있다.
상기 공통 전극과 상기 공통 전압 인가부는 직접 접촉할 수 있다.
상기 공통 전극과 상기 공통 전압 인가부는 서로 다른 물질로 형성할 수 있다.
상기 공통 전압 인가부의 한쪽 끝부분이 상기 공통 전극 위로 올라탄 구조일 수 있다.
상기 절연층 위에 위치하는 접촉 보조 부재를 더 포함하고, 상기 공통 전압 인가부는 상기 접촉 보조 부재에 대응하는 부분에 개구부를 형성할 수 있다.
상기 화소는 스위칭 소자, 상기 스위칭 소자와 연결되는 화소 전극, 및 공통 전압을 전달하는 공통 전극을 포함하고, 상기 화소 전극과 상기 공통 전극은 상기 제1 절연층 상부에 위치하고, 상기 화소 전극과 상기 공통 전극은 제2 절연층을 사이에 두고 서로 중첩할 수 있다.
상기 트랜지스터부는 적어도 2개의 트랜지스터를 포함하고, 상기 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극을 포함하고, 상기 드레인 전극은 상기 제2 절연층 위에 위치하는 접촉 보조 부재와 연결될 수 있다.
상기 제1 절연층은 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 상기 제1 접촉 구멍을 통해 상기 접촉 보조 부재와 연결될 수 있다.
상기 화소에 게이트 신호를 전달하는 게이트선을 더 포함하고, 상기 제1 절연층은 상기 게이트선의 끝부분을 드러내는 제2 접촉 구멍을 형성하고, 상기 접촉 보조 부재는 상기 제2 접촉 구멍을 통해 상기 게이트선의 끝부분과 연결될 수 있다.
상기 공통 전극은 금속 물질을 포함하고, 상기 공통 전압 인가부는 투명 도전 물질을 포함할 수 있다.
상기 제1 절연층은 유기 물질을 포함할 수 있다.
본 발명의 일실시예에 따르면, 주변 영역의 트랜지스터 회로부 상단에 공통 전극 인가부를 형성함으로써 공통 전극 인가부의 선폭을 확대할 수 있다.
또한, 공통 전극 인가부와 트랜지스터 회로부 사이에 절연막을 형성함으로써 기생 커패시턴스 발생을 줄일 수 있다.
도 1은 본 발명의 일실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일실시예에 따른 표시 장치의 한 화소에 대한 개략적인 회로도이다.
도 3은 본 발명의 일실시예에 따른 표시 장치를 개략적으로 나타내는 블록도이다.
도 4는 도 3에서 "A"영역에 포함되는 구성 요소를 나타내는 평면도이다.
도 5는 도 4에서 설명한 표시 장치에서 공통 전압 인가부와 공통 전극을 나타내는 평면도이다.
도 6은 도 4의 절단선 VI-VI을 따라 자른 단면도이다.
도 7은 도 4의 절단선 VII-VII을 따라 자른 단면도이다.
도 8은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 9는 도 8의 절단선 IX-IX를 따라 자른 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "위"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
먼저 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 일실시예에 따른 표시 장치의 한 화소에 대한 개략적인 회로도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 데이터 구동부(500) 및 신호 제어부(600)를 포함한다.
표시판(300)은 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting display, OLED), 전기 습윤 장치(electrowetting display, EWD) 등 다양한 표시 장치(display device)에 포함된 표시판일 수 있다.
표시판(300)은 영상을 표시하는 표시 영역(display area)(DA)과 그 주변에 위치하는 주변 영역(peripheral area)(PA)을 포함한다.
표시 영역(DA)에는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 그리고 복수의 게이트선(G1-Gn) 및 복수의 데이터선(D1-Dm)에 연결되어 있는 복수의 화소(PX)가 위치한다.
게이트선(G1-Gn)은 게이트 신호를 전달하고 대략 행 방향으로 뻗으며 서로가 거의 평행할 수 있다.
데이터선(D1-Dm)은 영상 신호에 대응하는 데이터 전압을 전달하고 대략 열 방향으로 뻗으며 서로가 거의 평행할 수 있다.
복수의 화소(PX)는 대략 행렬 형태로 배열되어 있을 수 있다.
도 2를 참조하면, 각 화소(PX)는 게이트선(Gi) 및 데이터선(Dj)과 연결된 적어도 하나의 스위칭 소자(SW) 및 이에 연결된 적어도 하나의 화소 전극(191)을 포함할 수 있다. 스위칭 소자(SW)는 표시판(300)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다. 박막 트랜지스터는 게이트 단자, 입력 단자, 그리고 출력 단자를 포함한다. 스위칭 소자(SW)는 게이트선(Gi)의 게이트 신호에 따라 턴 온 또는 턴 오프되어 데이터선(Dj)으로부터의 데이터 신호를 화소 전극(191)에 전달할 수 있다. 스위칭 소자(SW)는 하나 이상의 박막 트랜지스터를 포함할 수 있다. 화소 전극(191)에 인가된 데이터 전압에 따라 화소(PX)는 해당 영상을 표시할 수 있다.
도 1을 다시 참고하면, 주변 영역(PA)은 표시 장치에서 영상이 표시되지 않는 영역인 비표시 영역의 일부로서 차광 부재로 가려질 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸거나 표시판(300)의 가장자리에 위치할 수 있다.
주변 영역(PA)에는 게이트 구동부(400) 및 게이트 구동부(400)에 구동 신호를 전달하는 복수의 신호 배선(도시하지 않음)이 위치할 수 있다. 주변 영역(PA)에는 표시 영역(DA)의 게이트선(G1-Gn) 및 데이터선(D1-Dm)이 연장되어 형성될 수 있다.
신호 제어부(600)는 데이터 구동부(500) 및 게이트 구동부(400) 등의 구동부를 제어한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 인에이블 신호 등이 있다. 신호 제어부(600)는 입력 영상 신호와 입력 제어 신호를 기초로 입력 영상 신호를 적절히 처리하여 디지털 영상 신호(DAT)로 변환하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한다. 게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호, 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호, 적어도 하나의 저전압 등을 포함한다. 데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호, 로드 신호 및 데이터 클록 신호 등을 포함한다.
신호 제어부(600)는 데이터 제어 신호(CONT2), 게이트 제어 신호(CONT1) 및 디지털 영상 신호(DAT) 등을 게이트 구동부(400) 및 데이터 구동부(500)에 전달할 수 있다.
데이터 구동부(500)는 표시판(300)의 데이터선(D1-Dm)과 연결되어 있다. 데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2) 및 디지털 영상 신호(DAT)를 수신하여 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
데이터 구동부(500)는 복수의 집적 회로 칩의 형태로 표시판(300)의 주변 영역(PA)에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 TCP(tape carrier package)의 형태로 표시 장치에 부착되거나, 인쇄 회로 기판(printed circuit board) 위에 장착될 수도 있다. 본 발명의 다른 실시예에 따르면 데이터 구동부(500)는 표시판(300)의 주변 영역(PA)에 표시 영역(DA)의 박막 트랜지스터 등의 전기 소자와 함께 동일한 공정에서 집적될 수도 있다.
게이트 구동부(400)는 게이트선(G1-Gn)과 연결되어 있다. 게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압 및 게이트 오프 전압으로 이루어진 게이트 신호를 생성하고, 게이트선(G1-Gn)에 게이트 신호를 인가한다. 게이트 온 전압은 표시 영역(DA)의 박막 트랜지스터의 게이트 단자에 인가되어 박막 트랜지스터를 턴 온시킬 수 있는 전압이고, 게이트 오프 전압은 박막 트랜지스터의 게이트 단자에 인가되어 박막 트랜지스터를 턴 오프시킬 수 있는 전압이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 게이트 구동부(400)는 표시판(300)의 주변 영역(PA)에 집적되어 있다. 게이트 구동부(400)는 서로 종속적으로 연결되어 있으며 순차적으로 배열된 복수의 스테이지(stage)(ST1-STn)를 포함할 수 있다.
복수의 스테이지(ST1-STn)는 서로 종속적으로 연결되어 있다. 복수의 스테이지(ST1-STn)는 게이트 신호를 생성하여 게이트선(G1-Gn)에 게이트 신호를 순차적으로 전달할 수 있다. 각 스테이지(ST1-STn)는 각각의 게이트선(G1-Gn)에 연결되어 있는 게이트 구동 회로를 포함하며, 각 스테이지(ST1-STn)는 게이트 신호를 출력하는 게이트 출력 단자(도시하지 않음)를 가질 수 있다.
게이트 구동부(400)의 스테이지(ST1-STn)는 표시 영역(DA)의 왼쪽 또는 오른쪽의 주변 영역(PA)에 위치할 수 있고, 열 방향으로 일렬로 배열되어 있다. 도 1은 복수의 스테이지(ST1-STn)가 표시 영역(DA)의 왼쪽에 위치하는 주변 영역(PA)에 위치하는 예를 도시하고 있으나, 이에 한정되지 않고, 표시 영역(DA)을 기준으로 오른쪽, 위쪽 또는 아래쪽의 주변 영역(PA) 중 적어도 어느 한 곳에 위치할 수 있다.
본 발명의 일실시예에 따르면, 각 스테이지(ST1-STn)는 이전 스테이지(ST1-STn) 또는 이후 스테이지(ST1-STn)의 출력 단자와 연결될 수 있다. 이전 스테이지가 없는 첫 번째 스테이지(ST1)는 한 프레임의 시작을 알리는 주사 시작 신호(STV)을 입력받을 수 있다. 이후 스테이지가 없는 맨 마지막 스테이지(STn)는 이후 스테이지의 출력 단자에 연결되는 대신 다른 신호를 입력받을 수 있다.
각 스테이지(ST1-STn)는 표시판(300)의 주변 영역(PA)에 집적되어 있는 복수의 박막 트랜지스터들을 포함하는 트랜지스터 회로부 및 공통 전극 인가부를 포함할 수 있다. 게이트 구동부(400)가 포함하는 박막 트랜지스터는 표시 영역(DA)의 화소(PX)에 포함되는 박막 트랜지스터 등과 동일한 공정에서 제조될 수 있다.
도 3은 본 발명의 일실시예에 따른 표시 장치를 개략적으로 나타내는 블록도이다. 도 4는 도 3에서 "A"영역에 포함되는 구성 요소를 나타내는 평면도이다. 도 5는 도 4에서 설명한 표시 장치에서 공통 전압 인가부와 공통 전극을 나타내는 평면도이다. 도 6은 도 4의 절단선 VI-VI을 따라 자른 단면도이다. 도 7은 도 4의 절단선 VII-VII을 따라 자른 단면도이다.
도 3을 참고하면, 본 발명의 일실시예에 따른 게이트 구동부(400)는 복수의 트랜지스터를 포함하는 트랜지스터부(TrP)를 포함한다.
도 4 내지 도 7을 참고하면, 절연 기판(110) 위에 복수의 게이트 전극(124A)을 포함하는 게이트 도전체가 위치한다.
게이트 도전체는 복수의 게이트선(121)을 더 포함할 수 있다. 게이트선(121)은 게이트 구동부와의 접속을 위한 끝부분(129)을 포함하고, 끝부분(129)은 확장되어 있을 수 있다. 복수의 게이트선(121)은 표시 영역(DA)으로 길게 뻗어 있다.
이하에서는 먼저 도 8 및 도 9를 참고하여 본 발명의 일실시예에 따른 표시 장치의 화소 구조에 대해 설명하기로 한다.
도 8은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다. 도 9는 도 8의 절단선 IX-IX를 따라 자른 단면도이다.
도 8 및 도 9를 참고하면, 본 발명의 일실시예에 따른 표시 장치는 서로 마주보는 하부 표시판(100) 및 상부 표시판(200)과 그 사이 액정(31)이 주입되어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 제1 기판(110) 위에 게이트선(121)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗을 수 있다. 게이트선(121)은 게이트 전극(124)을 포함한다.
게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체층(154)이 위치한다. 반도체층(154)은 산화물 반도체로 만들어 질 수도 있다.
반도체층(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체층(154) 위에 배치될 수 있다. 반도체층(154)이 산화물 반도체로 형성되는 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차할 수 있다.
이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치될 수 있다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성될 수 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154) 부분에 형성된다.
본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
데이터 도전체는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다.
데이터 도전체, 게이트 절연막(140), 그리고 반도체층(154)의 노출된 부분 위에는 제1 보호막(180a)이 위치한다. 제1 보호막(180a)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180a) 위에는 색필터(230)가 위치할 수 있다. 색필터(230)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다. 각 색필터(230)는 화소열 또는 화소행을 따라 길게 뻗도록 형성될 수 있다. 색필터(230)는 상부 표시판(200)에 위치할 수도 있다.
색필터(230) 위에는 제2 보호막(180b)이 위치한다. 제2 보호막(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 제2 보호막(180b)은 색필터(230)에 대한 덮개막으로서 색필터(230)가 노출되는 것을 방지하여 색필터(230)의 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있고 평탄면을 제공할 수 있다.
제2 보호막(180b)이 유기 절연 물질을 포함하는 경우, 제2 보호막(180b)의 두께는 대략 1.0㎛ 이상, 더 구체적으로 대략 2.0㎛ 이상일 수 있으나 이에 한정되는 것은 아니다. 또한 제2 보호막(180b)의 유전율은 대략 10 이하, 더 구체적으로 대략 3.3 이하일 수 있으나 이에 한정되는 것은 아니다.
제2 보호막(180b) 위에는 공통 전극(common electrode)(270)이 위치한다. 공통 전극(270)은 면형(planar shape)으로서 기판(110) 전면 위에 통판으로 형성되어 있을 수 있고, 드레인 전극(175) 주변에 대응하는 영역에 배치되어 있는 개구부(138)를 가진다. 즉, 공통 전극(270)은 판 형태의 평면 형태를 가질 수 있다.
인접 화소에 위치하는 공통 전극(270)은 서로 연결되어, 표시 영역 외부에서 공급되는 일정한 크기의 공통 전압을 전달 받을 수 있다. 각 화소(PX)의 공통 전극(270)은 면형(planar shape)일 수 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질, 또는 금속 등의 도전 물질로 만들어질 수 있다.
공통 전극(270) 위에는 제3 보호막(180c)이 위치한다. 제3 보호막(180c)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제3 보호막(180c) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 데이터선(171)의 굴곡부와 거의 나란한 굴곡변(curved edge)을 포함한다. 화소 전극(191)은 복수의 절개부(91)를 가지며, 이웃하는 절개부(91)에 사이에 위치하는 복수의 가지 전극(192)을 포함한다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질, 또는 금속 등의 도전 물질로 만들어질 수 있다.
제1 보호막(180a), 제2 보호막(180b), 그리고 제3 보호막(180c)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다. 제2 보호막(180b)은 제1 절연층, 제3 보호막(180c)은 제2 절연층으로 표기할 수도 있다.
화소 전극(191)과 제3 보호막(180c) 위에는 제1 배향막(alignment layer)(11)이 형성되어 있다. 제1 배향막(11)은 광배향 물질, 수직 배향 물질 등으로 형성할 수 있다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다. 상부 표시판(200)의 차광 부재(220)는 상부 표시판(200)에 형성되는 것 대신에 하부 표시판(100)에 형성될 수도 있다.
차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 제2 배향막(21)이 형성되어 있다. 제2 배향막(21)은 앞에서 설명한 제1 배향막(11)과 동일한 물질 및 방법으로 형성할 수 있다.
화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 공통 전극(270)은 주변 영역(PA)에 위치하는 공통 전압 인가부로부터 일정한 크기의 공통 전압을 인가 받는다.
전기장 생성 전극인 화소 전극(191)과 공통 전극(270)은 전기장을 생성함으로써 두 전기장 생성 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
이처럼, 하나의 표시판(100) 위에 두 개의 전기장 생성 전극(191, 270)을 형성함으로써, 액정 표시 장치의 투과율을 높아지고, 광시야각을 구현할 수 있다.
도시한 실시예에 따른 액정 표시 장치에 따르면, 공통 전극(270)이 면형의 평면 형태를 가지고, 화소 전극(191)이 복수의 가지 전극을 가지지만, 본 발명의 다른 일실시예에 따른 액정 표시 장치에 따르면, 화소 전극(191)이 면형이 평면 형태를 가지고, 공통 전극(270)이 복수의 가지 전극을 가질 수도 있다.
본 발명의 일실시예는 두 개의 전기장 생성 전극이 제1 기판(110) 위에 절연막을 사이에 두고 중첩하며, 절연막 아래에 형성되어 있는 제1 전기장 생성 전극이 면형의 평면 형태를 가지고, 절연막 위에 형성되어 있는 제2 전기장 생성 전극이 복수의 가지 전극을 가지는 모든 다른 경우에 적용 가능하다.
그러면 앞에서 설명한 도면들과 함께 도 3 내지 도 8을 다시 참고하여, 본 발명의 일실시예에 따른 표시 장치의 게이트 구동부의 구조에 대해 설명하기로 한다.
도 3 내지 도 7을 참고하면, 게이트 도전체 위에 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 반도체층(154A)이 위치한다. 반도체층(154A)은 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체층(154A) 위에는 저항성 접촉 부재(163A, 165A)가 위치할 수 있다. 저항성 접촉 부재(163A, 165A)는 생략될 수 있다.
저항성 접촉 부재(163A, 165A) 및 게이트 절연막(140) 위에는 소스 전극(173A) 및 드레인 전극(175A)을 포함하는 데이터 도전체가 위치한다. 데이터 도전체는 앞에서 설명한 표시 영역(DA)에서의 데이터 도전체와 동일한 층일 수 있다.
소스 전극(173A)은 클록 신호를 입력 받을 수 있다.
드레인 전극(175A)은 다른 층과의 접속을 위한 돌출부(176A)를 포함할 수 있다. 드레인 전극(175A)은 제2 트랜지스터(Tr2)와 연결될 수 있다.
게이트 전극(124A), 소스 전극(173A) 및 드레인 전극(175A)은 반도체층(154A)과 함께 제1 트랜지스터(Tr1)를 이룬다. 게이트 전극(124A)은 제1 트랜지스터의 제어 단자를 이루고, 소스 전극(173A)은 제1 트랜지스터의 입력 단자를 이루며, 드레인 전극(175A)은 제1 트랜지스터(Tr1)의 출력 단자를 이룬다. 제1 트랜지스터(Tr1)의 채널(channel)은 소스 전극(173A)과 드레인 전극(175A) 사이의 반도체층(154A)에 형성된다.
데이터 도전체 위에는 제1 보호막(180a)이 위치하고, 그 위에 제2 보호막(180b)이 위치한다. 제2 보호막(180b)은 앞에서 설명한 바와 같이 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있으며, 유기 절연 물질을 포함하는 경우, 제2 보호막(180b)의 두께는 대략 1.0㎛ 이상, 더 구체적으로 대략 2.0㎛ 이상일 수 있으나 이에 한정되는 것은 아니다. 또한 제2 보호막(180b)의 유전율은 대략 10 이하, 더 구체적으로 대략 3.3 이하일 수 있으나 이에 한정되는 것은 아니다. 본 발명의 일실시예에 따르면, 후술하는 공통 전압 인가부(270A)와 트랜지스터부(TrP) 사이에 기생 커패시턴스가 커지는 것을 방지하기 위해 제2 보호막(180b)은 두꺼운 유기막으로 형성하는 것이 바람직하다.
도 5 및 도 6에 도시한 바와 같이, 제2 보호막(180b) 위에 공통 전압 인가부(270A)가 위치한다. 본 발명의 일실시예에 따른 공통 전압 인가부(270A)는 주변 영역(PA)에 위치하는 트랜지스터부(TrP) 상단에 형성될 수 있다. 공통 전압 인가부(270A)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
본 실시예에 따른 공통 전압 인가부(270A)는 트랜지스터부(TrP)와 중첩할 수 있고, 도 7에서 후술하는 접촉 보조 부재(82)가 위치하는 부분에서 오픈된 개구부(OP)를 형성할 수 있다. 종래의 경우에는 소스 전극(173A) 또는 드레인 전극(175A)과 동일한 층에 공통 전압 인가부(270A)를 형성하기 때문에 주변 영역(PA)에서 별도의 공통 전압 인가부(270A)가 차지하는 영역이 필요하였다. 하지만, 본 실시예에서 공통 전압 인가부(270A)는 소스 전극(173A) 및 드레인 전극(175A)을 포함하는 트랜지스터부(TrP) 상단에 위치하기 때문에 주변 영역(PA)의 폭을 줄일 수 있다. 또한, 제2 보호막(180b) 위에 형성하기 때문에 선폭을 확대하여 저항을 줄일 수 있다. 추가적으로, 공통 전압 인가부(270A)와 트랜지스터부(TrP) 사이에 제2 보호막(180b)이 위치하기 때문에 기생 커패시턴스를 줄일 수 있다.
본 실시예에 따른 공통 전압 인가부(270A)는 표시 영역(DA)과 인접한 주변 영역(PA) 부분에서 공통 전극(270)과 연결된다. 공통 전극(270)과 공통 전압 인가부(270A)는 도 6에 도시한 바와 같이 직접 접촉할 수 있다. 본 실시예에서는 공통 전압 인가부(270A)를 구리 등의 금속 물질로 형성하기 때문에 공통 전극(270)과 별개의 마스크를 사용하여 공통 전압 인가부(270A)를 형성할 수 있다. 하지만, 공통 전압 인가부(270A)를 공통 전극(270)과 동일한 물질로 형성할 수도 있고, 이 경우에는 동시에 형성할 수 있다.
도 6에 도시한 바와 같이, 공통 전압 인가부(270A)의 한쪽 끝부분이 공통 전극(270)을 올라탄 모양일 수 있으나, 공통 전극(270)이 공통 전압 인가부(270A)를 올라탄 구조로 변형 가능하다.
공통 전압 인가부(270A) 및 제2 보호막(180b) 위에 제3 보호막(180c)이 위치한다. 제3 보호막(180c)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
도 7에 도시한 바와 같이, 제1 보호막(180a), 제2 보호막(180b) 및 제3 보호막(180c)은 드레인 전극(175A)의 돌출부(176A)를 드러내는 제1 접촉 구멍(189a)을 포함할 수 있다. 게이트 절연막(140), 제1 보호막(180a), 제2 보호막(180b) 및 제3 보호막(180c)은 게이트선(121)의 끝부분(129)을 드러내는 제2 접촉 구멍(189b)을 포함할 수 있다.
제3 보호막(180c) 위에는 접촉 보조 부재(82)가 위치할 수 있다. 접촉 보조 부재(82)는 제1 접촉 구멍(189a) 및 제2 접촉 구멍(189b)을 통해 게이트선(121)의 끝부분(129)과 제1 트랜지스터(Tr1)의 출력 단자(175A)를 전기적으로 연결한다. 접촉 보조 부재(82)는 표시 영역(DA)에 형성된 화소 전극(191)과 동일한 층에 위치할 수 있다.
제1 트랜지스터(Tr1)는 드레인 전극(175A)과 연결된 게이트선(121)으로 게이트 신호(Gout)를 출력할 수 있다.
본 실시예에서는 차광 부재(220)가 상부 표시판(200)에 위치하는 예를 도시하나 이에 한정되는 것은 아니다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 140: 게이트 절연막
173, 173A: 소스 전극 175, 175A: 드레인 전극
180a, 180b, 180c: 보호막 191: 화소 전극
270: 공통 전극 300: 표시판
191: 화소 전극 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부

Claims (20)

  1. 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 표시판 그리고
    상기 주변 영역에 위치하며 트랜지스터부 및 공통 전압 인가부를 포함하는 게이트 구동부를 포함하고,
    상기 공통 전압 인가부는 상기 트랜지스터부 상부에 위치하는 제1 절연층을 사이에 두고 중첩하는 표시 장치.
  2. 제1항에서,
    상기 표시 영역에 위치하는 공통 전극을 더 포함하고,
    상기 공통 전극과 상기 공통 전압 인가부는 서로 연결되는 표시 장치.
  3. 제2항에서,
    상기 공통 전극과 상기 공통 전압 인가부는 직접 접촉하는 표시 장치.
  4. 제3항에서,
    상기 공통 전극과 상기 공통 전압 인가부는 서로 다른 물질로 형성하는 표시 장치.
  5. 제4항에서,
    상기 공통 전압 인가부의 한쪽 끝부분이 상기 공통 전극 위로 올라탄 구조인 표시 장치.
  6. 제5항에서,
    상기 절연층 위에 위치하는 접촉 보조 부재를 더 포함하고, 상기 공통 전압 인가부는 상기 접촉 보조 부재에 대응하는 부분에 개구부를 형성하는 표시 장치.
  7. 제4항에서,
    상기 화소는 스위칭 소자, 상기 스위칭 소자와 연결되는 화소 전극, 및 공통 전압을 전달하는 공통 전극을 포함하고,
    상기 화소 전극과 상기 공통 전극은 상기 제1 절연층 상부에 위치하고,
    상기 화소 전극과 상기 공통 전극은 제2 절연층을 사이에 두고 서로 중첩하는 표시 장치.
  8. 제7항에서,
    상기 트랜지스터부는 적어도 2개의 트랜지스터를 포함하고,
    상기 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극을 포함하고, 상기 드레인 전극은 상기 제2 절연층 위에 위치하는 접촉 보조 부재와 연결되는 표시 장치.
  9. 제8항에서,
    상기 제1 절연층은 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 상기 제1 접촉 구멍을 통해 상기 접촉 보조 부재와 연결되는 표시 장치.
  10. 제9항에서,
    상기 화소에 게이트 신호를 전달하는 게이트선을 더 포함하고,
    상기 제1 절연층은 상기 게이트선의 끝부분을 드러내는 제2 접촉 구멍을 형성하고,
    상기 접촉 보조 부재는 상기 제2 접촉 구멍을 통해 상기 게이트선의 끝부분과 연결되는 표시 장치.
  11. 제4항에서,
    상기 공통 전극은 금속 물질을 포함하고, 상기 공통 전압 인가부는 투명 도전 물질을 포함하는 표시 장치.
  12. 제2항에서,
    상기 제1 절연층은 유기 물질을 포함하는 표시 장치.
  13. 제2항에서,
    상기 절연층 위에 위치하는 접촉 보조 부재를 더 포함하고, 상기 공통 전압 인가부는 상기 접촉 보조 부재에 대응하는 부분에 개구부를 형성하는 표시 장치.
  14. 제13항에서,
    상기 화소는 스위칭 소자, 상기 스위칭 소자와 연결되는 화소 전극, 및 공통 전압을 전달하는 공통 전극을 포함하고,
    상기 화소 전극과 상기 공통 전극은 상기 제1 절연층 상부에 위치하고,
    상기 화소 전극과 상기 공통 전극은 제2 절연층을 사이에 두고 서로 중첩하는 표시 장치.
  15. 제14항에서,
    상기 트랜지스터부는 적어도 2개의 트랜지스터를 포함하고,
    상기 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극을 포함하고, 상기 드레인 전극은 상기 제2 절연층 위에 위치하는 접촉 보조 부재와 연결되는 표시 장치.
  16. 제15항에서,
    상기 제1 절연층은 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 상기 제1 접촉 구멍을 통해 상기 접촉 보조 부재와 연결되는 표시 장치.
  17. 제16항에서,
    상기 화소에 게이트 신호를 전달하는 게이트선을 더 포함하고,
    상기 제1 절연층은 상기 게이트선의 끝부분을 드러내는 제2 접촉 구멍을 형성하고,
    상기 접촉 보조 부재는 상기 제2 접촉 구멍을 통해 상기 게이트선의 끝부분과 연결되는 표시 장치.
  18. 제2항에서,
    상기 공통 전극은 금속 물질을 포함하고, 상기 공통 전압 인가부는 투명 도전 물질을 포함하는 표시 장치.
  19. 제18항에서,
    상기 공통 전극과 상기 공통 전압 인가부는 직접 접촉하는 표시 장치.
  20. 제19항에서,
    상기 공통 전압 인가부의 한쪽 끝부분이 상기 공통 전극 위로 올라탄 구조인 표시 장치.
KR1020140006914A 2014-01-20 2014-01-20 표시 장치 KR20150086827A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140006914A KR20150086827A (ko) 2014-01-20 2014-01-20 표시 장치
US14/456,119 US9477122B2 (en) 2014-01-20 2014-08-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140006914A KR20150086827A (ko) 2014-01-20 2014-01-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20150086827A true KR20150086827A (ko) 2015-07-29

Family

ID=53544652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006914A KR20150086827A (ko) 2014-01-20 2014-01-20 표시 장치

Country Status (2)

Country Link
US (1) US9477122B2 (ko)
KR (1) KR20150086827A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551926B (zh) 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR102388818B1 (ko) 2017-11-15 2022-04-21 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
WO2019113957A1 (en) * 2017-12-15 2019-06-20 Boe Technology Group Co., Ltd. Display apparatus and gate-driver-on-array circuit
CN115113445A (zh) * 2021-03-19 2022-09-27 京东方科技集团股份有限公司 阵列基板与显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847817B1 (ko) * 2002-04-08 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004257126A (ja) * 2003-02-26 2004-09-16 Aisin Seiki Co Ltd 車両用ドア開閉装置
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
KR101085150B1 (ko) 2003-06-28 2011-11-18 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
KR101240644B1 (ko) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR100683406B1 (ko) * 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법
JP2008203761A (ja) * 2007-02-22 2008-09-04 Hitachi Displays Ltd 表示装置
KR100950228B1 (ko) 2008-01-21 2010-03-29 이성호 다중 실 라인 및 블랙매트릭스를 갖는 액정표시장치
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
JP5247312B2 (ja) 2008-09-01 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR101286546B1 (ko) * 2008-11-19 2013-07-17 엘지디스플레이 주식회사 액정표시장치
KR101603315B1 (ko) * 2009-09-25 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101881277B1 (ko) 2011-05-18 2018-07-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101981279B1 (ko) 2011-09-05 2019-05-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101839334B1 (ko) * 2011-12-07 2018-03-19 엘지디스플레이 주식회사 액정 표시장치 및 그 제조방법
KR20130075528A (ko) 2011-12-27 2013-07-05 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 및 이의 제조방법
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
US8994906B2 (en) * 2012-08-13 2015-03-31 Apple Inc. Display with multilayer and embedded signal lines
KR101998769B1 (ko) * 2012-11-30 2019-07-10 엘지디스플레이 주식회사 협 베젤 영역을 갖는 평판 표시 패널
KR101990115B1 (ko) * 2012-12-21 2019-10-01 삼성디스플레이 주식회사 표시 장치
KR101661015B1 (ko) * 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치

Also Published As

Publication number Publication date
US20150205154A1 (en) 2015-07-23
US9477122B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
US9478178B2 (en) Display device
US9293101B2 (en) Liquid crystal display including pixels arranged in columns
JP5078483B2 (ja) 液晶表示装置
KR101359923B1 (ko) 표시 장치 및 그 구동 방법
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
USRE44181E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US8525817B2 (en) Pixel array module and flat display apparatus
US7894030B2 (en) Liquid crystal display and method havng three pixel electrodes adjacent each other in a column direction connected with three respective gate lines that are commonly connected and three data lines, two of which are overlapped by all three pixel electrodes
US9477122B2 (en) Display device
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
US10360834B2 (en) Display substrate having gate driving circuit
KR20050035500A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
JP7037268B2 (ja) 表示装置
US9583511B2 (en) Array substrate having integrated gate driver and method of fabricating the same
KR20160148765A (ko) 표시 장치
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
KR20110013799A (ko) 박막 트랜지스터 표시판
KR20070076624A (ko) 액정 표시 장치
EP1936433A1 (en) Pixel array module and flat display apparatus
KR20070082146A (ko) 액정 표시 장치용 박막 트랜지스터 표시판
KR20050110745A (ko) 검사 수단을 가지는 표시 장치
KR20180015787A (ko) 표시 장치 및 그의 제조 방법
KR20170134821A (ko) 액정 표시 장치
KR20180024284A (ko) 베젤이 감소한 표시장치
KR20080054550A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid