KR20130101330A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130101330A
KR20130101330A KR20120022391A KR20120022391A KR20130101330A KR 20130101330 A KR20130101330 A KR 20130101330A KR 20120022391 A KR20120022391 A KR 20120022391A KR 20120022391 A KR20120022391 A KR 20120022391A KR 20130101330 A KR20130101330 A KR 20130101330A
Authority
KR
South Korea
Prior art keywords
gate
line
voltage supply
thin film
gate voltage
Prior art date
Application number
KR20120022391A
Other languages
English (en)
Inventor
김덕성
김혁진
탁영재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20120022391A priority Critical patent/KR20130101330A/ko
Priority to US13/527,393 priority patent/US9122324B2/en
Publication of KR20130101330A publication Critical patent/KR20130101330A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 베젤을 최소화할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 기판; 상기 기판 위에 서로 교차 형성되는 복수의 게이트선 및 데이터선; 상기 게이트선 및 상기 데이터선에 연결되는 박막 트랜지스터; 상기 박막 트랜지스터에 연결되는 화소 전극; 및, 상기 데이터선과 나란한 방향으로 형성되고, 상기 복수의 게이트선에 각각 연결되는 복수의 게이트 전압 공급선을 포함하고, 인접한 두 개의 상기 게이트선 및 인접한 두 개의 상기 데이터선에 의해 정의되는 하나의 화소 영역 내에 두 개의 화소 전극이 형성되고, 상기 게이트 전압 공급선은 동일한 상기 화소 영역 내에 형성되는 상기 두 개의 화소 전극 사이를 지나가도록 형성되는 것을 특징으로 한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 베젤을 최소화할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극, 박막 트랜지스터에 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극, 화소 전극에 연결되어 있는 드레인 전극, 및 소스 전극과 드레인 전극 사이의 게이트 전극 위에 위치하는 반도체층 등을 포함하여 이루어지며, 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 신호를 화소 전극에 전달한다.
박막 트랜지스터 표시판 위에는 게이트선에 게이트 신호를 공급하기 위한 게이트 구동부와 데이터선에 데이터 신호를 공급하기 위한 데이터 구동부가 형성된다. 일반적으로 게이트 구동부는 화면이 표시되는 영역의 좌측 및/또는 우측에 형성되고, 데이터 구동부는 화면이 표시되는 영역의 위측 및/또는 아래측에 형성된다. 이러한 게이트 구동부와 데이터 구동부가 형성되는 박막 트랜지스터 표시판의 테두리 영역을 베젤이라 한다.
베젤은 화면이 표시되지 않는 영역으로 최근에는 베젤을 최소화하기 위한 연구가 활발하게 진행되고 있다. 특히, 여러 개의 표시 장치를 붙여서 하나의 화면을 표시하는 멀티 디스플레이를 사용하는 경우 베젤에 의해 표시 장치들의 경계면에서 정확한 화면을 표시할 수 없게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 베젤을 최소화하여 멀티 디스플레이에서 각 표시 장치들의 경계면에서 정확한 화면을 표시할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 기판; 상기 기판 위에 서로 교차 형성되는 복수의 게이트선 및 데이터선; 상기 게이트선 및 상기 데이터선에 연결되는 박막 트랜지스터; 상기 박막 트랜지스터에 연결되는 화소 전극; 및, 상기 데이터선과 나란한 방향으로 형성되고, 상기 복수의 게이트선에 각각 연결되는 복수의 게이트 전압 공급선을 포함하고, 인접한 두 개의 상기 게이트선 및 인접한 두 개의 상기 데이터선에 의해 정의되는 하나의 화소 영역 내에 두 개의 화소 전극이 형성되고, 상기 게이트 전압 공급선은 동일한 상기 화소 영역 내에 형성되는 상기 두 개의 화소 전극 사이를 지나가도록 형성되는 것을 특징으로 한다.
상기 복수의 게이트 전압 공급선은 상기 기판의 일측 가장자리로부터 상기 기판의 타측 가장자리와 가장 인접한 게이트선이 형성되는 위치까지 형성될 수 있다.
상기 복수의 게이트 전압 공급선은 실질적으로 동일한 길이로 형성될 수 있다.
상기 게이트 전압 공급선과 상기 게이트선을 서로 연결하는 연결부를 더 포함할 수 있다.
상기 복수의 게이트 전압 공급선은 각각 상기 기판의 일측 가장자리로부터 상기 연결부까지 형성될 수 있다.
상기 연결부는 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점의 주변에 위치하는 상기 게이트 절연막 및 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점 및 그 주변에 위치하는 상기 보호막에 형성되어 상기 게이트선 및 상기 게이트 전압 공급선의 일부를 노출시키는 접촉 구멍; 및, 상기 접촉 구멍에 의해 노출된 상기 게이트선 및 상기 게이트 전압 공급선을 덮도록 형성되어 상기 게이트선 및 상기 게이트 전압 공급선을 연결하는 연결 전극을 포함할 수 있다.
상기 연결 전극은 상기 화소 전극과 동일한 층에 동일한 물질로 형성될 수 있다.
상기 연결부는 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점에 위치하는 상기 게이트 절연막에 형성되어 상기 게이트선의 일부를 노출시키는 접촉 구멍을 더 포함하고, 상기 게이트 전압 공급선은 상기 접촉 구멍을 통해 상기 게이트선과 연결될 수 있다.
상기 게이트 전압 공급선 및 상기 데이터선과 연결되는 구동부를 더 포함할 수 있다.
상기 구동부는 상기 게이트 전압 공급선에 게이트 신호를 공급하고, 상기 데이터선에 데이터 신호를 공급할 수 있다.
상기 박막 트랜지스터는 상기 데이터선의 일측 및 타측에 번갈아 배치될 수 있다.
동일한 상기 데이터선에 연결되고, 인접한 두 개의 상기 게이트선들 사이에 위치하는 두 개의 박막 트랜지스터는 서로 다른 상기 게이트선에 연결될 수 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 제조 방법은 기판 위에 복수의 게이트선을 형성하는 단계; 상기 게이트선 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 상기 게이트선과 교차하도록 복수의 데이터선 및 게이트 전압 공급선을 형성하는 단계; 상기 데이터선 및 상기 게이트 전압 공급선 위에 보호막을 형성하는 단계; 및, 상기 보호막 위에 화소 전극을 형성하는 단계를 포함하고, 상기 화소 전극을 형성하는 단계에서, 인접한 두 개의 상기 게이트선 및 인접한 두 개의 상기 데이터선에 의해 정의되는 하나의 화소 영역 내에 두 개의 화소 전극을 형성하고, 상기 게이트 전압 공급선은 동일한 상기 화소 영역 내에 형성되는 상기 두 개의 화소 전극 사이를 지나가도록 형성하고, 상기 복수의 게이트선에 각각 연결되도록 형성할 수 있다.
상기 게이트선을 형성하는 단계에서, 상기 게이트선으로부터 돌출하는 게이트 전극을 더 형성하고, 상기 게이트 절연막을 형성한 후에, 상기 게이트 절연막 위에 반도체층을 형성하는 단계를 더 포함하고, 상기 데이터선 및 상기 게이트 전압 공급선을 형성하는 단계에서, 상기 데이터선으로부터 상기 게이트 전극 위로 돌출하는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 더 형성할 수 있다.
상기 보호막을 형성한 후에, 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점 및 그 주변에 위치하는 상기 게이트 절연막 및 상기 보호막을 식각하여 상기 게이트선 및 상기 게이트 전압 공급선의 일부가 노출되도록 접촉 구멍을 형성하는 단계를 더 포함하고, 상기 화소 전극을 형성하는 단계에서, 상기 접촉 구멍에 의해 노출된 상기 게이트선 및 상기 게이트 전압 공급선을 덮도록 연결 전극을 더 형성하여 상기 게이트선 및 상기 게이트 전압 공급선을 연결할 수 있다.
상기 게이트 절연막을 형성한 후에, 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점에 위치하는 상기 게이트 절연막을 식각하여 상기 게이트선의 일부가 노출되도록 접촉 구멍을 형성하는 단계를 더 포함하고, 상기 게이트 전압 공급선을 형성하는 단계에서, 상기 접촉 구멍을 통해 상기 게이트선과 연결되도록 상기 게이트 전압 공급선을 형성할 수 있다.
상기 게이트 전극, 상기 반도체층, 상기 소스 전극, 및 상기 드레인 전극이 하나의 박막 트랜지스터를 이루고, 상기 박막 트랜지스터는 상기 데이터선의 일측 및 타측에 번갈아 배치되고, 동일한 상기 데이터선에 연결되고, 인접한 두 개의 상기 게이트선들 사이에 위치하는 두 개의 박막 트랜지스터는 서로 다른 상기 게이트선에 연결될 수 있다.
상기 게이트 전압 공급선을 형성하는 단계에서, 상기 기판의 일측 가장자리로부터 상기 기판의 타측 가장자리와 가장 인접한 게이트선이 형성되는 위치까지 상기 복수의 게이트 전압 공급선을 실질적으로 동일한 길이로 형성할 수 있다.
상기 복수의 게이트 전압 공급선을 형성하는 단계에서, 상기 기판의 일측 가장자리로부터 각각의 상기 게이트선과 연결되는 지점까지 상기 복수의 게이트 전압 공급선을 서로 다른 길이로 형성할 수 있다.
상기 게이트 전압 공급선 및 상기 데이터선과 연결되는 구동부를 형성하는 단계를 더 포함할 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 박막 트랜지스터 표시판 및 그 제조 방법은 데이터선과 나란한 방향으로 게이트선과 연결되는 게이트 전압 공급선을 형성함으로써, 박막 트랜지스터 표시판의 좌측 및 우측에 배치되던 게이트 구동부를 생략할 수 있어 베젤을 줄일 수 있는 효과가 있다.
또한, 게이트 전압 공급선과 데이터선이 하나의 화소 전극을 사이에 두고 형성되어 양 배선 간의 커패시턴스 및 커플링 영향으로 인해 신호 왜곡이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 모든 게이트 전압 공급선을 동일한 길이로 형성하여, 게이트선과 중첩되는 면적을 동일하게 함으로써, 게이트 전압 공급선과 게이트선의 중첩에 의해 발생하는 커패시턴스가 각 게이트 전압 공급선마다 동일하게 형성될 수 있다.
도 1은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판을 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 한 화소를 나타낸 평면도이다.
도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 단면도이다.
도 4는 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 한 화소를 나타낸 평면도이다.
도 5는 도 4의 V-V선을 따라 나타낸 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판을 개략적으로 나타낸 평면도이다.
도 7 내지 도 10은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 제조 방법을 나타낸 공정 단면도이다.
도 11 내지 도 14는 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 제조 방법을 나타낸 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판에 대해 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판을 개략적으로 나타낸 평면도이다.
본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 도 1에 도시된 바와 같이 기판(110) 위에 서로 교차하도록 형성되는 복수의 게이트선(121) 및 데이터선(171)을 포함한다.
게이트선(121)은 가로 방향으로 형성되고, 데이터선(171)은 게이트선(121)에 수직한 세로 방향으로 형성되어 있다. 교차하는 게이트선(121) 및 데이터선(171)에 의해 복수의 화소 영역이 정의된다. 인접한 두 개의 게이트선(121) 및 인접한 두 개의 데이터선(171)에 의해 하나의 화소 영역이 정의된다. 예를 들면, 위쪽으로부터 첫 번째 및 두 번째 게이트선(121), 왼쪽으로부터 첫 번째 및 두 번째 데이터선(171)에 의해 하나의 화소 영역이 정의된다. 또한, 위쪽으로부터 세 번째 및 네 번째 게이트선(121), 왼쪽으로부터 첫 번째 및 두 번째 데이터선(171)에 의해 또 다른 하나의 화소 영역이 정의된다.
화소 영역의 중앙을 가로지르도록 데이터선(171)과 나란한 방향으로 복수의 게이트 전압 공급선(177)이 형성되어 있다. 복수의 게이트 전압 공급선(177)은 게이트선(121)과 교차하도록 형성되고, 하나의 게이트 전압 공급선(177)은 하나의 게이트선(121)과 연결된다. 게이트 전압 공급선(177)과 게이트선(121)이 연결되는 연결부(200)를 점으로 나타내었다. 게이트 전압 공급선(177)에 인가되는 신호는 연결부(200)에 의해 연결된 게이트선(121)으로 전달된다. 예를 들면, 왼쪽으로부터 첫 번째 게이트 전압 공급선(177)은 위쪽으로부터 첫 번째 게이트선(121)에 연결되어 있고, 왼쪽으로부터 두 번째 게이트 전압 공급선(177)은 위쪽으로부터 두 번째 게이트선(121)에 연결되어 있다. 또한, 세 번째 게이트 전압 공급선(177)은 세 번째 게이트선(121)에 연결되어 있고, 네 번째 게이트 전압 공급선(177)은 네 번째 게이트선(121)에 연결되어 있다.
게이트 전압 공급선(177)은 기판(110)의 일측 가장자리로부터 기판(110)의 타측 가장자리와 가장 인접한 게이트선(121)이 형성되는 위치까지 형성될 수 있다. 즉, 복수의 게이트 전압 공급선(177)이 모두 실질적으로 동일한 길이로 형성될 수 있다. 이때, 각각의 게이트 전압 공급선(177)이 게이트선(121)과 중첩되는 면적을 동일하게 함으로써, 게이트 전압 공급선(177)과 게이트선(121)의 중첩에 의해 발생하는 커패시턴스가 각 게이트 전압 공급선(177)마다 동일하도록 할 수 있다.
게이트선(121)과 데이터선(171)이 교차하는 지점과 인접한 위치에는 게이트선(121)과 데이터선(171)에 연결되는 박막 트랜지스터(TFT)가 형성되어 있다. 박막 트랜지스터(TFT)는 온/오프 상태를 조절할 수 있는 스위칭 소자로써, 제어 단자는 게이트선(121)에 연결되고, 입력 단자는 데이터선(171)에 연결된다.
하나의 데이터선(171)에 연결되는 박막 트랜지스터(TFT)는 복수이고, 이때 복수의 박막 트랜지스터(TFT)는 데이터선(171)의 일측 및 타측에 번갈아 배치될 수 있다. 또한, 동일한 데이터선(171)에 연결되고, 인접한 두 개의 게이트선(121)들 사이에 위치하는 두 개의 박막 트랜지스터(TFT)는 서로 다른 게이트선(121)에 연결될 수 있다.
예를 들어, 왼쪽으로부터 두 번째 데이터선(171)에 연결되는 복수의 박막 트랜지스터(TFT)를 살펴본다. 위쪽으로부터 첫 번째 박막 트랜지스터(TFT)는 두 번째 데이터선(171)의 우측에 배치되어 첫 번째 게이트선(121)과 연결되고, 두 번째 박막 트랜지스터(TFT)는 두 번째 데이터선(171)의 좌측에 배치되어 두 번째 게이트선(121)과 연결된다. 세 번째 박막 트랜지스터(TFT)는 두 번째 데이터선(171)의 우측에 배치되어 세 번째 게이트선(121)과 연결되고, 네 번째 박막 트랜지스터(TFT)는 두 번째 데이터선(171)의 좌측에 배치되어 네 번째 게이트선(121)과 연결된다. 즉, 두 번째 데이터선(171)에 연결되는 복수의 박막 트랜지스터(TFT)들은 두 번째 데이터선(171)의 우측과 좌측에 번갈아 배치되고 있다.
게이트선(121)과 데이터선(171)에 의해 정의된 화소 영역에는 박막 트랜지스터(TFT)와 연결되는 화소 전극(191)이 형성되어 있다. 하나의 화소 영역에는 두 개의 화소 전극(191)이 형성되어 있다. 예를 들면, 위쪽으로부터 첫 번째 및 두 번째 게이트선(121), 왼쪽으로부터 첫 번째 및 두 번째 데이터선(171)에 의해 정의되는 화소 영역에 두 개의 화소 전극(191)이 형성되어 있다. 두 개의 화소 전극(191) 중 좌측에 위치한 화소 전극(191)은 박막 트랜지스터(TFT)에 의해 첫 번째 게이트선(121) 및 첫 번째 데이터선(171)과 연결되어 있고, 우측에 위치한 화소 전극(191)은 박막 트랜지스터(TFT)에 의해 두 번째 게이트선(121) 및 두 번째 데이터선(171)과 연결되어 있다.
게이트 전압 공급선(177)은 동일한 화소 영역 내에 형성되는 두 개의 화소 전극 사이를 지나가도록 형성되어 있다. 예를 들면, 위쪽으로부터 첫 번째 및 두 번째 게이트선(121), 왼쪽으로부터 첫 번째 및 두 번째 데이터선(171)에 의해 정의되는 화소 영역에 형성된 두 개의 화소 전극(191)들 사이로 게이트 전압 공급선(177)이 지나가고 있다.
기판(110)의 외측에는 게이트 전압 공급선(177) 및 데이터선(171)과 연결되는 구동부(300)가 더 형성되어 있다. 구동부(300)는 게이트 전압 공급선(177)에 게이트 신호를 공급하고, 데이터선(171)에 데이터 신호를 공급한다. 즉, 구동부(300)는 게이트 신호와 데이터 신호를 통합하여 제어하고, 전송할 수 있다.
본 발명에서는 게이트선(121)을 구동하기 위한 게이트 구동부와 데이터선(171)을 구동하기 위한 데이터 구동부가 별개로 형성되지 아니하고, 게이트선(121) 및 데이터선(171)을 함께 제어할 수 있는 구동부(300)가 형성된다. 따라서, 구동부(300)가 기판(110)의 일측 변을 따라 형성되어 있고, 구동부(300)가 형성되어 있는 일측 변을 제외한 나머지 세 변에서는 베젤을 최소화할 수 있다.
도 1에서 구동부(300)는 기판(110)의 외측에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하고, 구동부(300)가 기판(110) 위에 부착될 수도 있고, 기판(110) 위에 사진 식각 공정을 통해 바로 형성될 수도 있다.
이하에서 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 한 화소에 대해 더 설명하고자 한다.
도 2는 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 한 화소를 나타낸 평면도이며, 도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 단면도이다.
본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110) 위에는 일 방향으로 게이트선(121)이 형성되어 있고, 게이트선(121)으로부터 돌출되는 게이트 전극(124)이 형성되어 있다. 게이트 전극(124)은 게이트선(121)과 연결되어 있어, 게이트선(121)을 통해 게이트 신호가 인가된다.
게이트선(121) 및 게이트 전극(124)을 포함한 기판(110) 위의 전면에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx, silicon nitride) 또는 실리콘 산화물(SiOx, silicon oxide)로 이루어질 수 있고, 실리콘 질화물과 실리콘 산화물의 이중막으로 이루어질 수도 있다.
게이트 절연막(140) 위에는 반도체층(151)이 형성되어 있다. 반도체층(151)은 비정질 규소 반도체, 다결정 규소 반도체, 산화물 반도체 등으로 이루어질 수 있다.
반도체층(151) 위에는 게이트선(121)과 교차하도록 데이터선(171) 및 게이트 전압 공급선(177)이 나란하게 형성되어 있고, 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되어 있는 소스 전극(173) 및 소스 전극(173)과 이격되는 드레인 전극(175)이 형성되어 있다.
소스 전극(173)과 드레인 전극(175)은 게이트 전극(124) 위에서 서로 이격되어 있다. 반도체층(151)은 소스 전극(173) 및 드레인 전극(175)이 이격되는 부분에 형성되는 채널부를 포함하며, 채널부를 통해 전류가 흐르게 된다.
반도체층(151)은 채널부를 제외하고 데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175)과 실질적으로 동일한 경계를 가지도록 중첩한다.
다결정 규소 반도체, 산화물 반도체 등으로 반도체층(151)을 형성하는 경우 비정질 규소 반도체에 비해 전자 이동도를 높일 수 있어 데이터선(171) 및 게이트 전압 공급선(177)의 선폭을 상대적으로 좁게 설계할 수 있다.
또한, 데이터선(171) 및 게이트 전압 공급선(177)을 두꺼운 구리 배선으로 형성하는 경우에도 그 선폭을 좁게 설계할 수 있으며, 이에 따라 개구율을 높일 수 있다.
데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 무기 절연 물질 또는 유기 절연 물질로 이루질 수 있으며, 무기 절연 물질과 유기 절연 물질의 이중막으로 이루어질 수도 있다.
보호막(180)에는 드레인 전극(175)의 일부를 노출시키는 제1 접촉 구멍(181)이 형성되어 있다. 또한, 게이트 절연막(140)과 보호막(180)에는 게이트선(121) 및 게이트 전압 공급선(177)의 일부를 노출시키는 제2 접촉 구멍(183)이 형성되어 있다.
제2 접촉 구멍(183)은 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점의 주변에 위치하는 게이트 절연막(140)에 형성되고, 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점 및 그 주변에 위치하는 보호막(180)에 형성된다. 즉, 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트 절연막(140)은 게이트 전압 공급선(177)의 아래에 위치하고 있어, 제거되지 않고 남아있다.
제2 접촉 구멍(183)에 의해 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트 전압 공급선(177)의 일부가 노출되고, 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점의 주변에 위치하는 게이트선(121)의 일부가 노출된다.
보호막(180) 위에는 제1 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인접한 두 개의 게이트선(121)의 사이에 위치하고, 인접한 데이터선(171)과 게이트 전압 공급선(177)의 사이에 위치한다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
보호막(180) 위에는 제2 접촉 구멍(183)을 통해 게이트선(121) 및 게이트 전압 공급선(177)과 연결되는 연결 전극(193)이 형성되어 있다. 연결 전극(193)은 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점 및 그 주변에서 제2 접촉 구멍(183)에 의해 노출된 게이트선(121) 및 게이트 전압 공급선(177)을 덮도록 형성되어 있다. 연결 전극(193)에 의해 게이트선(121) 및 게이트 전압 공급선(177)이 서로 연결되어 있으므로, 게이트 전압 공급선(177)에 게이트 신호가 인가되면, 게이트선(121)으로 전달된다. 연결 전극(193)은 화소 전극(191)과 동일한 층에 동일한 물질로 형성될 수 있다.
이어, 첨부된 도면을 참조하여 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판에 대해 설명하면 다음과 같다.
본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판은 앞서 설명한 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞서 설명한 실시예와의 가장 큰 차이점은 게이트선과 게이트 전압 공급선이 연결되는 연결부의 구조이며, 이하에서 더욱 상세히 설명한다.
도 4는 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 한 화소를 나타낸 평면도이며, 도 5는 도 4의 V-V선을 따라 나타낸 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 단면도이다.
본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 개략적인 구조는 도 1에 도시된 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판과 동일하다.
본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 한 화소를 살펴보면 도 4 및 도 5에 도시된 바와 같이 기판(110) 위에 게이트선(121) 및 게이트 전극(124)이 형성되어 있고, 게이트선(121) 및 게이트 전극(124) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)에는 게이트선(121)의 일부를 노출시키는 제3 접촉 구멍(185)이 형성되어 있다. 이때, 제3 접촉 구멍(185)은 게이트선(121)의 일부와 그 주변을 노출시키도록 형성될 수도 있다.
게이트 절연막(140) 위에는 반도체층(151)이 형성되어 있다. 반도체층(151)은 게이트 전극(124) 위에 위치하도록 형성되어 있다.
게이트선(121)과 교차하도록 데이터선(171) 및 게이트 전압 공급선(177)이 나란하게 형성되어 있고, 데이터선(171)으로부터 돌출되어 있는 소스 전극(173) 및 소스 전극(173)과 이격되는 드레인 전극(175)이 형성되어 있다.
게이트 전압 공급선(177)은 제3 접촉 구멍(185)을 통해 게이트선(121)과 연결된다. 제3 접촉 구멍(185)은 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트 절연막(140)에 형성된다. 제3 접촉 구멍(185)에 의해 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트선(121)의 일부가 노출된다. 노출된 게이트선(121)을 덮도록 게이트 전압 공급선(177)이 형성됨으로써, 게이트선(121)과 게이트 전압 공급선(177)이 서로 연결된다.
반도체층(151)은 게이트 전극(124)의 상부와 그 주변에 형성되어 있어, 소스 전극(173) 및 드레인 전극(175)의 일부의 하부에 형성되어 있다. 반도체층(151)은 데이터선(171) 및 게이트 전압 공급선(177)의 하부에는 형성되지 않는다.
데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175)의 일부를 노출시키는 제1 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 제1 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인접한 두 개의 게이트선(121)의 사이에 위치하고, 인접한 데이터선(171)과 게이트 전압 공급선(177)의 사이에 위치한다.
본 실시예에서는 별도의 연결 전극이 형성되지 않고, 제3 접촉 구멍(185)을 통해 게이트선(121)과 게이트 전압 공급선(177)이 직접적으로 연결된다.
이어, 첨부된 도면을 참조하여 본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판에 대해 설명하면 다음과 같다.
본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판은 앞서 설명한 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞서 설명한 실시예와의 가장 큰 차이점은 복수의 게이트 전압 공급선의 길이가 각각 상이하게 형성된다는 점이며, 이하에서 더욱 상세히 설명한다.
도 6은 본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판을 개략적으로 나타낸 평면도이다.
본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판의 한 화소의 구조는 도 2 및 도 3에 도시된 실시예의 한 화소와 동일하게 형성될 수도 있고, 도 4 및 도 5에 도시된 실시예의 한 화소와 동일하게 형성될 수도 있다.
본 발명의 또 다른 실시예에 의한 박막 트랜지스터 표시판은 도 6에 도시된 바와 같이 기판(110) 위에 서로 교차하도록 형성되는 복수의 게이트선(121) 및 데이터선(171)을 포함한다. 인접한 두 개의 게이트선(121) 및 인접한 두 개의 데이터선(171)에 의해 하나의 화소 영역이 정의된다.
화소 영역의 중앙을 가로지르도록 데이터선(171)과 나란한 방향으로 복수의 게이트 전압 공급선(177)이 형성되어 있다. 복수의 게이트 전압 공급선(177)은 게이트선(121)과 교차하도록 형성되고, 하나의 게이트 전압 공급선(177)은 하나의 게이트선(121)과 연결된다. 게이트 전압 공급선(177)과 게이트선(121)이 연결되는 연결부(200)를 점으로 나타내었다.
각각의 게이트 전압 공급선(177)은 기판(110)의 일측 가장자리로부터 해당 게이트 전압 공급선(177)이 게이트선(121)과 연결되는 연결부(200)까지 형성될 수 있다. 예를 들면, 왼쪽으로부터 첫 번째 게이트 전압 공급선(177)은 위쪽으로부터 첫 번째 게이트선(121)과 연결되어 있고, 기판(110)의 상측 가장자리로부터 첫 번째 게이트선(121)과 연결되는 연결부(200)까지 형성되어 있다. 또한, 왼쪽으로부터 두 번째 게이트 전압 공급선(177)은 위쪽으로부터 두 번째 게이트선(121)과 연결되어 있고, 기판(110)의 상측 가장자리로부터 두 번째 게이트선(121)과 연결되는 연결부(200)까지 형성되어 있다. 복수의 게이트 전압 공급선(177)은 좌측에 위치할수록 그 길이가 짧게 형성되어 있고, 우측에 위치할수록 그 길이가 길게 형성되어 있다. 즉, 복수의 게이트 전압 공급선(177)이 각각 상이한 길이로 형성될 수 있다.
본 실시예에서 도시한 각 연결부(200)의 위치는 예에 불과한 것으로 이에 한정되지 않으며, 다양한 위치에 형성될 수 있다. 예를 들면, 왼쪽으로부터 첫 번째 게이트 전압 공급선(177)이 마지막 게이트선(121)과 연결되도록 형성될 수도 있다.
또한, 데이터선(171)과 게이트 전압 공급선(177)은 동일한 수로 형성되지 않을 수도 있다. 게이트 전압 공급선(177)이 데이터선(171)보다 적은 수로 형성될 때는 게이트 전압 공급선(177)이 지나가지 않는 화소 영역이 발생할 수 있다. 또한, 데이터선(171)이 게이트 전압 공급선(177)보다 적은 수로 형성될 때는 패널 외곽부에 게이트 전압 공급선(177) 더 형성될 수도 있다.
다음으로, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 제조 방법에 대해 설명하면 다음과 같다.
도 7 내지 도 10은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판의 제조 방법을 나타낸 공정 단면도이다. 본 실시예에 따라 제조된 박막 트랜지스터 표시판은 도 1 내지 도 3에 도시된 박막 트랜지스터 표시판과 동일한 구조를 가진다.
먼저, 도 7에 도시된 바와 같이, 유리 또는 플라스틱 등으로 만들어진 기판(110) 위에 게이트선(121) 및 게이트선(121)으로부터 돌출되는 게이트 전극(124)을 형성한다.
이어, 게이트선(121) 및 게이트 전극(124)을 포함하는 기판(110) 위의 전면에 실리콘 산화물 또는 실리콘 질화물과 같은 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
도 8에 도시된 바와 같이, 게이트 절연막(140) 위에 반도체 물질과 금속 물질을 연속으로 증착한 후 동시에 패터닝하여, 게이트 절연막(140) 위에 반도체층(151)을 형성한다. 또한, 반도체층(151) 위에 게이트선(121)과 교차하도록 데이터선(171) 및 게이트 전압 공급선(177)을 형성하고, 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되는 소스 전극(173) 및 소스 전극(173)과 이격되는 드레인 전극(175)을 형성한다.
소스 전극(173) 및 드레인 전극(175)은 게이트 전극(124) 위에서 서로 이격되도록 형성하여, 소스 전극(173) 및 드레인 전극(175)이 이격되는 부분에 대응하는 반도체층(151)에 채널부를 형성한다.
반도체층(151)은 채널부를 제외하고 데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175)과 실질적으로 동일한 경계를 가지고 중첩하도록 형성한다.
반도체층(151), 데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175)은 하나의 마스크를 이용하여 동시에 형성할 수 있다. 이때, 슬릿 마스크 또는 하프톤 마스크를 사용할 수 있다.
반도체 물질은 비정질 규소 반도체, 다결정 규소 반도체, 산화물 반도체 등으로 이루어질 수 있다. 이때, 반도체 물질로써 다결정 규소 반도체, 산화물 반도체 등을 이용하는 경우에는 비정질 규소 반도체를 이용하는 경우에 비해 전자 이동도를 높일 수 있어 데이터선(171) 및 게이트 전압 공급선(177)의 선폭을 상대적으로 좁게 설계할 수 있다.
금속 물질은 다양한 금속으로 이루어질 수 있으며, 특히 금속 물질로써 두꺼운 구리 배선을 이용하는 경우에도 데이터선(171) 및 게이트 전압 공급선(177)의 선폭을 좁게 설계할 수 있으며, 이에 따라 개구율을 향상시킬 수 있다.
이어, 반도체층(151), 데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175)을 포함하는 기판(110) 위의 전면에 보호막(180)을 형성한다. 보호막(180)은 무기 절연 물질 또는 유기 절연 물질로 이루질 수 있으며, 무기 절연 물질과 유기 절연 물질의 이중막으로 이루어질 수도 있다.
도 9에 도시된 바와 같이, 게이트 절연막(140) 및 보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 노출시키는 제1 접촉 구멍(181)을 형성하고, 동시에 게이트선(121) 및 게이트 전압 공급선(177)의 일부를 노출시키는 제2 접촉 구멍(183)을 형성한다.
제2 접촉 구멍(183)은 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점 및 그 주변에 위치하는 게이트 절연막(140) 및 보호막(180)을 식각하여 형성한다. 이때, 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트 절연막(140)은 그 위에 게이트 전압 공급선(177)이 형성되어 있으므로 식각이 이루어지지 않는다.
제2 접촉 구멍(183)의 형성에 의해 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점에 위치하는 게이트 전압 공급선(177)의 일부가 노출되고, 게이트선(121)과 게이트 전압 공급선(177)의 교차 지점의 주변에 위치하는 게이트선(121)의 일부가 노출된다.
도 10에 도시된 바와 같이, 보호막(180) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하고, 패터닝하여 제1 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되는 화소 전극(191)을 형성한다. 동시에 제2 접촉 구멍(183)을 통해 게이트선(121) 및 게이트 전압 공급선(177)과 연결되는 연결 전극(193)을 형성한다.
게이트선(121)과 게이트 전압 공급선(177)의 교차 지점 및 그 주변에서 제2 접촉 구멍(183)에 의해 노출된 게이트선(121) 및 게이트 전압 공급선(177)을 덮도록 연결 전극(193)을 형성할 수 있다. 연결 전극(193)을 이용하여 게이트선(121)과 게이트 전압 공급선(177)을 서로 연결함으로써, 게이트 전압 공급선(177)에 게이트 신호가 인가되면, 게이트선(121)으로 전달된다.
이어, 첨부된 도면을 참조하여 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 제조 방법에 대해 설명하면 다음과 같다.
본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 제조 방법은 앞서 설명한 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞서 설명한 실시예와의 가장 큰 차이점은 게이트선과 게이트 전압 공급선이 연결되는 연결부를 형성하는 공정이며, 이하에서 더욱 상세히 설명한다.
도 11 내지 도 14는 본 발명의 다른 실시예에 의한 박막 트랜지스터 표시판의 제조 방법을 나타낸 공정 단면도이다. 본 실시예에 따라 제조된 박막 트랜지스터 표시판은 도 1, 도 4, 및 도 5에 도시된 박막 트랜지스터 표시판과 동일한 구조를 가진다.
먼저, 도 11에 도시된 바와 같이, 기판(110) 위에 게이트선(121) 및 게이트선(121)으로부터 돌출되는 게이트 전극(124)을 형성한다.
이어, 게이트선(121) 및 게이트 전극(124)을 포함하는 기판(110) 위의 전면에 게이트 절연막(140)을 형성한다.
도 12에 도시된 바와 같이, 게이트 절연막(140)을 패터닝하여, 게이트선(121)의 일부를 노출시키는 제3 접촉 구멍(185)을 형성한다. 도시된 바와 같이 게이트선(121)의 일부뿐만 아니라 그 주변을 노출시키도록 형성할 수도 있다.
이어, 게이트 절연막(140) 위에 반도체층(151)을 형성한다. 반도체층(151)은 게이트 전극(124) 위에 위치하도록 형성할 수 있다.
상기에서 제3 접촉 구멍(185)을 먼저 형성한 후, 반도체층(151)을 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 순서를 바꿔 진행할 수도 있다. 즉, 게이트 절연막(140) 위에 반도체층(151)을 먼저 형성한 후, 게이트 절연막(140)을 패터닝하여 제3 접촉 구멍(185)을 형성할 수 있다.
도 13에 도시된 바와 같이, 게이트 절연막(140) 및 반도체층(151) 위에 금속 물질을 증착한 후 패터닝하여, 게이트선(121)과 교차하도록 데이터선(171) 및 게이트 전압 공급선(177)을 형성한다. 동시에 데이터선(171)으로부터 게이트 전극(124) 위로 돌출되는 소스 전극(173) 및 소스 전극(173)과 이격되는 드레인 전극(175)을 형성한다. 소스 전극(173) 및 드레인 전극(175)은 게이트 전극(124) 위에서 서로 이격되도록 형성한다.
제3 접촉 구멍(185)을 통해 게이트선(121)과 연결되도록 게이트 전압 공급선(177)을 형성한다. 즉, 제3 접촉 구멍(185)에 의해 노출된 게이트선(121)을 덮도록 게이트 전압 공급선(177)을 형성함으로써, 게이트선(121)과 게이트 전압 공급선(177)을 서로 연결한다.
이어, 반도체층(151), 데이터선(171), 게이트 전압 공급선(177), 소스 전극(173), 및 드레인 전극(175)을 포함하는 기판(110) 위의 전면에 보호막(180)을 형성한다.
도 14에 도시된 바와 같이, 보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 노출시키는 제1 접촉 구멍(181)을 형성한다.
이어, 보호막(180) 위에 제1 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되는 화소 전극(191)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 151: 반도체층
171: 데이터선 173: 소스 전극
175: 드레인 전극 177: 게이트 전압 공급선
180: 보호막 181: 제1 접촉 구멍
183: 제2 접촉 구멍 185: 제3 접촉 구멍
191: 화소 전극 193: 연결 전극
200: 연결부 300: 구동부

Claims (20)

  1. 기판;
    상기 기판 위에 서로 교차 형성되는 복수의 게이트선 및 데이터선;
    상기 게이트선 및 상기 데이터선에 연결되는 박막 트랜지스터;
    상기 박막 트랜지스터에 연결되는 화소 전극; 및,
    상기 데이터선과 나란한 방향으로 형성되고, 상기 복수의 게이트선에 각각 연결되는 복수의 게이트 전압 공급선을 포함하고,
    인접한 두 개의 상기 게이트선 및 인접한 두 개의 상기 데이터선에 의해 정의되는 하나의 화소 영역 내에 두 개의 화소 전극이 형성되고,
    상기 게이트 전압 공급선은 동일한 상기 화소 영역 내에 형성되는 상기 두 개의 화소 전극 사이를 지나가도록 형성되는,
    박막 트랜지스터 표시판.
  2. 제1 항에 있어서,
    상기 복수의 게이트 전압 공급선은 상기 기판의 일측 가장자리로부터 상기 기판의 타측 가장자리와 가장 인접한 게이트선이 형성되는 위치까지 형성되는,
    박막 트랜지스터 표시판.
  3. 제2 항에 있어서,
    상기 복수의 게이트 전압 공급선은 실질적으로 동일한 길이로 형성되는,
    박막 트랜지스터 표시판.
  4. 제1 항에 있어서,
    상기 게이트 전압 공급선과 상기 게이트선을 서로 연결하는 연결부를 더 포함하는,
    박막 트랜지스터 표시판.
  5. 제4 항에 있어서,
    상기 복수의 게이트 전압 공급선은 각각 상기 기판의 일측 가장자리로부터 상기 연결부까지 형성되는,
    박막 트랜지스터 표시판.
  6. 제4 항에 있어서,
    상기 연결부는,
    상기 게이트선과 상기 게이트 전압 공급선의 교차 지점의 주변에 위치하는 상기 게이트 절연막 및 상기 게이트선과 상기 게이트 전압 공급선의 교차 지점 및 그 주변에 위치하는 상기 보호막에 형성되어 상기 게이트선 및 상기 게이트 전압 공급선의 일부를 노출시키는 접촉 구멍; 및,
    상기 접촉 구멍에 의해 노출된 상기 게이트선 및 상기 게이트 전압 공급선을 덮도록 형성되어 상기 게이트선 및 상기 게이트 전압 공급선을 연결하는 연결 전극을 포함하는,
    박막 트랜지스터 표시판.
  7. 제6 항에 있어서,
    상기 연결 전극은 상기 화소 전극과 동일한 층에 동일한 물질로 형성되는,
    박막 트랜지스터 표시판.
  8. 제4 항에 있어서,
    상기 연결부는,
    상기 게이트선과 상기 게이트 전압 공급선의 교차 지점에 위치하는 상기 게이트 절연막에 형성되어 상기 게이트선의 일부를 노출시키는 접촉 구멍을 더 포함하고,
    상기 게이트 전압 공급선은 상기 접촉 구멍을 통해 상기 게이트선과 연결되는,
    박막 트랜지스터 표시판.
  9. 제1 항에 있어서,
    상기 게이트 전압 공급선 및 상기 데이터선과 연결되는 구동부를 더 포함하는,
    박막 트랜지스터 표시판.
  10. 제9 항에 있어서,
    상기 구동부는,
    상기 게이트 전압 공급선에 게이트 신호를 공급하고, 상기 데이터선에 데이터 신호를 공급하는,
    박막 트랜지스터 표시판.
  11. 제1 항에 있어서,
    상기 박막 트랜지스터는 상기 데이터선의 일측 및 타측에 번갈아 배치되는,
    박막 트랜지스터 표시판.
  12. 제11 항에 있어서,
    동일한 상기 데이터선에 연결되고, 인접한 두 개의 상기 게이트선들 사이에 위치하는 두 개의 박막 트랜지스터는 서로 다른 상기 게이트선에 연결되는,
    박막 트랜지스터 표시판.
  13. 기판 위에 복수의 게이트선을 형성하는 단계;
    상기 게이트선 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 상기 게이트선과 교차하도록 복수의 데이터선 및 게이트 전압 공급선을 형성하는 단계;
    상기 데이터선 및 상기 게이트 전압 공급선 위에 보호막을 형성하는 단계; 및,
    상기 보호막 위에 화소 전극을 형성하는 단계를 포함하고,
    상기 화소 전극을 형성하는 단계에서, 인접한 두 개의 상기 게이트선 및 인접한 두 개의 상기 데이터선에 의해 정의되는 하나의 화소 영역 내에 두 개의 화소 전극을 형성하고,
    상기 게이트 전압 공급선은 동일한 상기 화소 영역 내에 형성되는 상기 두 개의 화소 전극 사이를 지나가도록 형성하고, 상기 복수의 게이트선에 각각 연결되도록 형성하는,
    박막 트랜지스터 표시판의 제조 방법.
  14. 제13 항에 있어서,
    상기 게이트선을 형성하는 단계에서,
    상기 게이트선으로부터 돌출하는 게이트 전극을 더 형성하고,
    상기 게이트 절연막을 형성한 후에,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계를 더 포함하고,
    상기 데이터선 및 상기 게이트 전압 공급선을 형성하는 단계에서,
    상기 데이터선으로부터 상기 게이트 전극 위로 돌출하는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 더 형성하는,
    박막 트랜지스터 표시판의 제조 방법.
  15. 제14 항에 있어서,
    상기 보호막을 형성한 후에,
    상기 게이트선과 상기 게이트 전압 공급선의 교차 지점 및 그 주변에 위치하는 상기 게이트 절연막 및 상기 보호막을 식각하여 상기 게이트선 및 상기 게이트 전압 공급선의 일부가 노출되도록 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 화소 전극을 형성하는 단계에서,
    상기 접촉 구멍에 의해 노출된 상기 게이트선 및 상기 게이트 전압 공급선을 덮도록 연결 전극을 더 형성하여 상기 게이트선 및 상기 게이트 전압 공급선을 연결하는,
    박막 트랜지스터 표시판의 제조 방법.
  16. 제14 항에 있어서,
    상기 게이트 절연막을 형성한 후에,
    상기 게이트선과 상기 게이트 전압 공급선의 교차 지점에 위치하는 상기 게이트 절연막을 식각하여 상기 게이트선의 일부가 노출되도록 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 게이트 전압 공급선을 형성하는 단계에서,
    상기 접촉 구멍을 통해 상기 게이트선과 연결되도록 상기 게이트 전압 공급선을 형성하는,
    박막 트랜지스터 표시판의 제조 방법.
  17. 제14 항에 있어서,
    상기 게이트 전극, 상기 반도체층, 상기 소스 전극, 및 상기 드레인 전극이 하나의 박막 트랜지스터를 이루고,
    상기 박막 트랜지스터는 상기 데이터선의 일측 및 타측에 번갈아 배치되고,
    동일한 상기 데이터선에 연결되고, 인접한 두 개의 상기 게이트선들 사이에 위치하는 두 개의 박막 트랜지스터는 서로 다른 상기 게이트선에 연결되는,
    박막 트랜지스터 표시판의 제조 방법.
  18. 제13 항에 있어서,
    상기 게이트 전압 공급선을 형성하는 단계에서,
    상기 기판의 일측 가장자리로부터 상기 기판의 타측 가장자리와 가장 인접한 게이트선이 형성되는 위치까지 상기 복수의 게이트 전압 공급선을 실질적으로 동일한 길이로 형성하는,
    박막 트랜지스터 표시판의 제조 방법.
  19. 제13 항에 있어서,
    상기 복수의 게이트 전압 공급선을 형성하는 단계에서,
    상기 기판의 일측 가장자리로부터 각각의 상기 게이트선과 연결되는 지점까지 상기 복수의 게이트 전압 공급선을 서로 다른 길이로 형성하는,
    박막 트랜지스터 표시판의 제조 방법.
  20. 제13 항에 있어서,
    상기 게이트 전압 공급선 및 상기 데이터선과 연결되는 구동부를 형성하는 단계를 더 포함하는,
    박막 트랜지스터 표시판의 제조 방법.
KR20120022391A 2012-03-05 2012-03-05 박막 트랜지스터 표시판 및 그 제조 방법 KR20130101330A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120022391A KR20130101330A (ko) 2012-03-05 2012-03-05 박막 트랜지스터 표시판 및 그 제조 방법
US13/527,393 US9122324B2 (en) 2012-03-05 2012-06-19 Thin film transistor display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120022391A KR20130101330A (ko) 2012-03-05 2012-03-05 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130101330A true KR20130101330A (ko) 2013-09-13

Family

ID=49042575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120022391A KR20130101330A (ko) 2012-03-05 2012-03-05 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9122324B2 (ko)
KR (1) KR20130101330A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280947B2 (en) 2012-07-19 2016-03-08 Samsung Display Co., Ltd. Display device
US11488509B2 (en) 2020-10-19 2022-11-01 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129336B1 (ko) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US9293102B1 (en) 2014-10-01 2016-03-22 Apple, Inc. Display having vertical gate line extensions and minimized borders
US10170072B2 (en) * 2015-09-21 2019-01-01 Apple Inc. Gate line layout configuration
KR20180000771A (ko) * 2016-06-23 2018-01-04 삼성디스플레이 주식회사 표시 장치
US10475876B2 (en) 2016-07-26 2019-11-12 X-Celeprint Limited Devices with a single metal layer
US10910355B2 (en) * 2018-04-30 2021-02-02 X Display Company Technology Limited Bezel-free displays
US10852609B2 (en) * 2019-02-27 2020-12-01 Au Optronics Corporation Pixel array substrate and driving method thereof
CN114203631A (zh) * 2021-12-10 2022-03-18 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板
WO2024150510A1 (ja) * 2023-01-10 2024-07-18 株式会社ニコン 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302396A (ja) 1988-05-31 1989-12-06 Nec Home Electron Ltd 液晶表示装置
JPH0611721A (ja) 1992-06-26 1994-01-21 Sharp Corp 液晶パネルの実装構造および実装方法
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
KR101359923B1 (ko) * 2007-02-28 2014-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US8363192B2 (en) * 2008-09-18 2013-01-29 Japan Display Central Inc. Liquid crystal display device
TWI392943B (zh) * 2009-01-08 2013-04-11 Au Optronics Corp 具窄型邊框區架構之顯示裝置與其驅動方法
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280947B2 (en) 2012-07-19 2016-03-08 Samsung Display Co., Ltd. Display device
US11488509B2 (en) 2020-10-19 2022-11-01 Samsung Display Co., Ltd. Display apparatus
US11804160B2 (en) 2020-10-19 2023-10-31 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US9122324B2 (en) 2015-09-01
US20130229400A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
KR20130101330A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN108255354B (zh) 内嵌式触控显示面板
CN106873212B (zh) 包括盒内式触摸板的背板基板、液晶显示装置及制造方法
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9201533B2 (en) Substrate for in-cell type touch sensor liquid crystal display device and method of fabricating the same
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
WO2019033812A1 (zh) 显示基板、显示面板及显示装置
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20170186784A1 (en) TFT and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Device
US20140306216A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
KR20140138472A (ko) 액정 디스플레이 장치와 이의 제조방법
KR20170097259A (ko) 표시 장치 및 이의 제조 방법
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
US9865628B2 (en) Display device and manufacturing method thereof
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR102514719B1 (ko) 액정 표시 장치 및 그 제조방법
US8405086B1 (en) Pixel structure of display panel and method for manufacturing the same
KR102461634B1 (ko) 액정 표시 장치 및 그 제조방법
US10325934B2 (en) Display substrate, fabricating method thereof, and display apparatus
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
CN110890385A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application