KR20060131025A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060131025A
KR20060131025A KR1020050050859A KR20050050859A KR20060131025A KR 20060131025 A KR20060131025 A KR 20060131025A KR 1020050050859 A KR1020050050859 A KR 1020050050859A KR 20050050859 A KR20050050859 A KR 20050050859A KR 20060131025 A KR20060131025 A KR 20060131025A
Authority
KR
South Korea
Prior art keywords
gate
electrode
drain electrode
line
gate line
Prior art date
Application number
KR1020050050859A
Other languages
English (en)
Inventor
이홍우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050050859A priority Critical patent/KR20060131025A/ko
Publication of KR20060131025A publication Critical patent/KR20060131025A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있으며 게이트 전극 및 확장부를 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극 및 상기 게이트선의 확장부와 각각 중첩하는 제1 및 제2 반도체, 상기 제1 반도체 위에 형성되어 있는 소스 전극을 포함하는 데이터선, 상기 제1 및 제2 반도체 위에 각각 위치하는 제1 및 제2 가지를 포함하는 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
박막 트랜지스터 표시판, 플리커(Flicker), 킥백 전압(Kickback voltage), 기생용량, Cgd, Cgs

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4 및 도 5는 각각 도 3의 박막 트랜지스터 표시판을 IV-IV'선 및 V-V'선을 따라 절단한 단면도이다.
도 6은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 게이트 도전체와 데이터 도전체가 오차 없이 정위치에 정렬한 경우를 도시한 배치도이다.
도 7은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 게이트 도전체와 데이터 도전체가 허용 오차 범위 내에서 정위치에서 벗어난 경우를 도시한 배치도이다.
도 8은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 반도체와 데이터 도전체가 오차 없이 정위치에 정렬한 경우를 도시한 배치도이다.
도 9는 도 3 내지 도 5의 박막 트랜지스터 표시판에서 반도체와 데이터 도전체가 허용 오차 범위 내에서 정위치에서 벗어난 경우를 도시한 배치도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
박막 트랜지스터 표시판(thin film transistor, TFT)은 액정 표시 장치나 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다.
박막 트랜지스터 표시판에는 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 그리고 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성되어 있다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자이다.
그런데 이러한 박막 트랜지스터 표시판을 제조하기 위하여는 마스크를 이용한 사진 식각 공정으로 박막을 패터닝하여 배선 또는 접촉구 등의 패턴을 형성하는데, 통상 하나의 모 기판(mother substrate)으로 여러 장의 표시 장치용 표시판을 만들며, 사진 식각 공정을 통하여 패턴을 완성한 다음에는 모 기판을 표시판으로 각각 분리한다.
이러한 사진 식각 공정에서 모 기판에서 패턴이 형성되는 액티브 영역(active area)이 마스크 크기보다 큰 경우에, 분할 노광을 통하여 액티브 영역에 패턴을 형성한다. 이때 하나의 분할 노광 단위 또는 영역을 숏(shot)이라고 한다. 그러나 노광을 하는 동안 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 숏 사이가 정확히 정렬되지 않을 수 있다. 그러면 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다.
이러한 기생 용량의 차이와 패턴 위치의 차이는 각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 결국 숏간의 경계 부분에서 화면 밝기의 차이를 초래하게 되어 스티치 불량 또는 플리커(flicker) 등의 문제점을 야기한다. 여기서, 플리커란 프레임간 액정에 인가되는 실효 전압이 공통 전압을 기준으로 차이가 발생함에 따라 나타나는 깜빡임 현상인데, 플리커의 발생 원인으로는 여러 가지가 제시되고 있으나 그 중 하나가 킥백 전압(kickback voltage)이다. 이러한 킥백 전압은 박막 트랜지스터의 게이트 전극과 드레인 전극간에 존재하는 기생 용량에 기인하여 발생하는데, 서로 다른 숏에서 마스크의 전이, 회전, 비틀림 등의 왜곡이 발생하면 게이트 전극과 드레인 전극간에 존재하는 기생 용량이 영역마다 달라지며, 이로 인하여 화면의 깜박임 현상이 나타난다.
본 발명이 이루고자 하는 기술적 과제는 표시 장치의 화질을 향상하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 게이트 전극과 드레인 전극간의 기생 용량을 균일하게 확보하는 것이다.
상기한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있으며 게이트 전극 및 확장부를 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극 및 상기 게이트선의 확장부와 각각 중첩하는 제1 및 제2 반도체, 상기 제1 반도체 위에 형성되어 있는 소스 전극을 포함하는 데이터선, 상기 제1 및 제2 반도체 위에 각각 위치하는 제1 및 제2 가지를 포함하는 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
이러한 박막 트랜지스터 표시판에서 상기 드레인 전극의 제1 가지와 제2 가지는 서로 반대 방향으로 뻗어 있을 수 있다.
상기 게이트 전극과 상기 게이트선의 확장부는 서로 마주보는 제1변과 제2변을 각각 포함하며, 상기 드레인 전극의 제1 가지는 상기 게이트 전극의 제1변과 만나고 상기 드레인 전극의 제2 가지는 상기 게이트선 확장부의 제2변과 만나는 것이 바람직하다.
상기 게이트 전극의 제1변과 상기 게이트선 확장부의 제2변은 서로 평행할 수 있으며, 특히, 상기 게이트 전극의 제1변과 상기 게이트선 확장부의 제2변은 상기 게이트선에 수직일 수 있다.
또한, 상기 제1 및 제2 반도체는 섬 형상이며, 상기 제1 및 제2 반도체의 경계선은 각각 상기 게이트 전극 및 상기 게이트선 확장부의 경계선 내부에 형성되는 것이 바람직하다.
그리고 상기 드레인 전극의 제1 가지와 제2 가지는 동일한 폭을 가지고, 상기 소스 전극은 상기 데이터선에 수직인 방향으로 뻗는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호(주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전 체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 삼원색 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.
계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가하며 통상 복수의 집적 회로로 이루어진다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.
복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 칩의 형태로 TCP(tape carrier package)(도시하지 않음)에 실장하여 TCP를 액정 표시판 조립체(300)에 부착할 수도 있고, TCP를 사용하지 않고 유리 기판 위에 이들 집적 회로 칩을 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로 칩과 같은 기능을 수행하는 회로를 액정 표시판 조립체(300)에 직접 형성할 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 공통 전압에 대한 데이터 전압의 극성을 줄여 데이터 전압의 극성이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기(또는 1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시 작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면, 이러한 액정 표시판 조립체(300)의 박막 트랜지스터 표시판(100)의 구조에 대하여 도 3 내지 도 5를 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4 및 도 5는 각각 도 3의 박막 트랜지스터 표시판을 IV-IV'선 및 V-V'선을 따라 절단한 단면도이다.
투명한 유리 또는 플라스틱 등의 절연 기판(110) 위에 복수의 게이트선(gate line)(121)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124) 및 복수의 확장부(126)와 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(129)을 포함한다. 게이트 전극(124)과 확장부(126)의 마주보는 변은 평행한 것이 바람직하며, 특히 게이트선(121)에 대하여 수직인 것이 바람직하다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트 도전체는 또한 복수의 유지 전극선(storage electrode)(도시하지 않음)을 포함할 수 있다.
게이트선(121)과 유지 전극선은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 이루어진다. 그러나 게이트선(121)과 유지 전극선은 물리적 성질이 다른 두 개의 도전막을 포함할 수도 있다. 이 중 한 도전막은 게이트선(121)과 유지 전극선의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴 계열 금속, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121)과 유지 전극선의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 섬형 반도체(154, 156)가 형성되어 있다. 반도체(154, 156)는 각각 게이트 전극(124) 및 게이트선(121)의 확장부(126) 위에 위치하며, 반도체(154, 156)의 경계선은 각각 게이트 전극(124) 및 확장부(126)의 경계선의 내부에 위치한다.
반도체(154, 156)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165, 166)가 형성되어 있다. 접촉 부재(163)와 접촉 부재(165)는 쌍을 이루어 섬형 반도체(154) 위에 위치하며, 접촉 부재(166)는 섬형 반도체(156) 위에 위치한다.
반도체(154, 156)와 저항성 접촉 부재(163, 165, 166)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(163, 165, 166) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 복수의 데이터 도전체가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 게이트 전극(124) 위로 뻗어 C자형으로 굽은 복수의 소스 전극(173)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
각 드레인 전극(175)은 다른 층과의 접속을 위한 넓은 확장부(177)와 확장부(177)를 중심으로 양쪽으로 뻗은 왼쪽 및 오른쪽 가지(176a, 176b)를 포함한다. 확장부(177)는 게이트 전극(124)과 게이트선(121) 확장부(126)의 사이에 위치한다. 왼쪽 가지(176a)는 게이트 전극(124)을 향하여 뻗어 그 끝 부분이 게이트 전극(124) 및 반도체(154) 위에 위치하며 소스 전극(173)으로 일부 둘러싸여 있다. 오른쪽 가지(176b)는 게이트 전극(124)의 반대 방향, 즉 게이트선(121) 확장부(126)를 향하여 뻗어 그 끝 부분이 게이트선(121)의 확장부(126)와 중첩한다. 왼쪽 가지(176a)와 오른쪽 가지(176b)의 너비는 거의 동일하며, 왼쪽 가지(176a)는 게이트 전극(124)의 오른쪽 변과 거의 수직으로 만나고 오른쪽 가지(176b)는 게이트선(121) 확장부(126)의 왼쪽 변과 거의 수직으로 만난다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 섬형 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 섬형 반도체(154) 에 형성된다.
이와 같이 하면, 정렬 편차로 인하여 게이트 도전체(121)에 대한 데이터 도전체(171, 175)의 상대적인 위치가 가로 방향으로 달라지더라도 드레인 전극(175)이 게이트 전극(124)과 확장부(126)를 비롯한 게이트선(121)과 중첩하는 면적은 일정하게 유지된다.
이에 대하여, 도 6 및 도 7을 참고로 하여 상세하게 설명한다.
도 6은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 게이트 도전체와 데이터 도전체가 오차 없이 정위치에 정렬한 경우를 도시한 배치도이고, 도 7은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 게이트 도전체와 데이터 도전체가 허용 오차 범위 내에서 정위치에서 벗어난 경우를 도시한 배치도이다.
도 6 및 도 7에서 빗금친 영역은 게이트선(121)의 게이트 전극(124) 및 확장부(126)와 드레인 전극(175)의 왼쪽 및 오른쪽 가지(176a, 176b)가 중첩하는 면적을 나타낸다.
앞서 설명했듯이, 도 6 및 도 7에서, 드레인 전극(175)의 왼쪽 가지(176a)의 세로 폭(P1)과 오른쪽 가지(176b)의 세로 폭(P2)은 동일하다.
도 6 및 도 7에 도시한 데이터 도전체(171, 175)는 기판(110) 위에 게이트선(121), 게이트 절연막(140), 반도체(154, 156) 및 저항성 접촉 부재(163, 165, 166)가 형성되어 있는 상태에서 도전체층(도시하지 않음)을 적층하고 그 위에 감광막(도시하지 않음)을 도포한 다음, 데이터 도전체(171, 175)용 마스크(도시하지 않음)를 통하여 분할 노광을 하고, 감광막을 현상하고 이를 식각 마스크로 도전체층 을 식각함으로써 만들어진다. 분할 노광시 마스크를 기판(110)과 정렬하고 노광하는 과정을 되풀이함으로써 기판(110)의 전체 영역을 모두 노광한다.
도 6은 마스크의 정렬이 정확하게 이루어지고 이에 기초하여 데이터 도전체(171, 175)를 정위치에 만든 경우로, 게이트 전극(124)과 드레인 전극(175)의 왼쪽 가지(176a)는 "A" 부분만큼 겹치고, 게이트선(121)의 확장부(126)와 드레인 전극(175)의 오른쪽 가지(176b)는 B" 부분만큼 겹치게 된다. 게이트 전극(124)과 드레인 전극(175) 간의 기생 축전기(Cgd)의 용량은 이들 겹치는 부분(A, B)의 면적에 비례하여 정해진다.
도 7에 도시한 것처럼, 마스크가 정위치에서 왼쪽으로 이동하여 정확한 정렬이 이루어지지 않은 상태에서 데이터 도전체(171, 175)가 만들어지면, 게이트 전극(124)과 드레인 전극(175)의 왼쪽 가지(176a)는 "C" 부분만큼 겹치고, 게이트선(121)의 확장부(126)와 드레인 전극(175)의 오른쪽 가지(176b)는 D" 부분만큼 겹치게 된다. 이 경우, 데이터 도전체(171, 175)가 전체적으로 왼쪽으로 이동함에 따라 C" 부분의 면적이 A 부분의 면적에 비하여 증가하지만, 반대로 D" 부분의 면적이 B 부분의 면적에 비하여 줄어들며, 면적의 증가분과 감소분은 서로 같아진다.
따라서 "C" 부분과 D" 부분의 총 면적은 A" 부분과 B" 부분의 총 면적과 동일하므로, 기생 축전기(Cgd)의 용량은 변함이 없다.
이는 데이터 도전체(171, 175)가 오른쪽으로 이동하더라도 마찬가지며, 결국, 게이트선(121)에 대한 데이터 도전체(171, 175)의 상대적인 위치가 좌측 또는 우측 방향으로 이동하여도, 기생 축전기(Cgd)의 용량은 변하지 않으므로 이로 인한 기생 용량의 차이는 발생하지 않는다.
또한, 드레인 전극(175)의 왼쪽 가지(176a)와 오른쪽 가지(176b)의 가로 폭(d1, d2)의 크기가 동일하므로, 게이트 전극(124)과 게이트선(121) 확장부(126)의 마주보는 변이 평행하면 데이터 도전체(171, 175)가 위쪽 또는 아래쪽으로 이동하더라도 드레인 전극(175)과 게이트선(121)이 중첩하는 면적은 실질적으로 동일하다. 특히, 드레인 전극(175)의 왼쪽 및 오른쪽 가지(176a, 176b)가 게이트 전극(124)과 확장부(126)의 경계선과 수직으로 만나고 경계선을 따라 수직 방향으로 이동하는 경우에는 중첩 면적의 변화가 없으므로, 기생 축전기(Cgd)의 용량은 변하지 않는다.
한편, 엄밀하게 따지자면 기생 축전기(Cgd)의 용량은 축전기의 두 전극의 중첩 면적뿐 아니라 두 전극 사이의 거리 및 유전체의 유전율과도 관계 있다. 따라서 게이트선(121)과 드레인 전극(175) 사이의 기생 축전기(Cgd)의 용량을 일정하게 유지하기 위해서는 게이트선(121)과 드레인 전극(175) 간의 중첩 면적이 일정해야 할 뿐 아니라 게이트선(121) 및 드레인 전극(175)과 반도체(154) 사이의 중첩 면적도 일정하게 유지되어야 한다.
이에 대하여, 도 8 및 도 9를 참고로 하여 상세하게 설명한다.
도 8은 도 3 내지 도 5의 박막 트랜지스터 표시판에서 반도체와 데이터 도전체가 오차 없이 정위치에 정렬한 경우를 도시한 배치도이고, 도 9는 도 3 내지 도 5의 박막 트랜지스터 표시판에서 반도체와 데이터 도전체가 허용 오차 범위 내에서 정위치에서 벗어난 경우를 도시한 배치도이다.
도 8 및 도 9에서 빗금 친 영역은 드레인 전극(175)의 왼쪽 가지(176a) 및 오른쪽 가지(176b)와 반도체(154) 및 반도체(156)가 중첩되는 면적을 나타낸다.
도 8 및 도 9에서도, 드레인 전극(175)의 왼쪽 가지(176a)의 세로 폭(P1)과 오른쪽 가지(176b)의 세로 폭(P2)은 동일하다.
도 8은 반도체(154, 156)용 감광막을 노광하기 위한 마스크(도시하지 않음)의 정렬이 정확하게 이루어지고 이에 기초하여 반도체(154, 156)를 정위치에 만든 경우로, 반도체(154)와 드레인 전극(175)의 왼쪽 가지(176a)는 "E" 부분만큼 겹치고, 반도체(156)와 드레인 전극(175)의 오른쪽 가지(176b)는 F" 부분만큼 겹치게 된다.
도 9에 도시한 것처럼, 반도체용 감광막을 노광하기 위한 마스크가 정위치에서 왼쪽으로 이동하여 정확한 정렬이 이루어지지 않은 상태에서 반도체가 만들어지면, 반도체(154)와 드레인 전극(175)의 왼쪽 가지(176a)는 "G" 부분만큼 겹치고, 반도체(156)와 드레인 전극(175)의 오른쪽 가지(176)는 H" 부분만큼 겹치게 된다. 이 경우, 반도체(154, 156)가 전체적으로 왼쪽으로 이동함에 따라 H" 부분의 면적이 F 부분의 면적에 비하여 증가하지만, 반대로 G" 부분의 면적이 E 부분에 비하여 줄어들며, 면적의 증가분과 감소분은 서로 같아진다.
따라서 "E" 부분과 F" 부분의 총 면적은 G" 부분과 H" 부분의 총 면적과 동일하다.
이는 반도체(154, 156)가 오른쪽으로 이동하더라도 마찬가지이며, 결국, 게이트선(121) 및 데이터 도전체(171, 175)에 대한 반도체(154, 156)의 상대적인 위 치가 좌측 또는 우측 방향으로 이동하여도, 게이트선(121) 및 드레인 전극(175)과 반도체(154, 156) 간의 중첩 면적이 일정하므로 기생 축전기(Cgd)의 용량은 변하지 않고 이로 인한 기생 용량의 차이는 발생하지 않는다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171)과 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(163, 165, 166)는 그 하부의 반도체(154, 156)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체(154, 156)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171) 및 드레인 전극(175)과 노출된 반도체(154, 156) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전율 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진다. 이와는 달리 보호막(180)은 유기물과 질화규소의 이중층으로 이루어질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)의 확장부(177)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가받는다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(190) 위에는 액정층을 배향할 수 있는 배향막(도시하지 않음)이 도포되어 있다.
이상에서 기술한 바와 같이, 드레인 전극에 좌우 양쪽으로 뻗은 가지를 두고 이들을 게이트선과 중첩시킴으로써, 제조 공정 중에 반도체 또는 데이터 도전체가 정위치에 만들어지지 않고 왼쪽 또는 오른쪽으로 이동하더라도 게이트선, 반도체 및 드레인 전극 간의 중첩 면적이 변하지 않으므로 이들 사이에서 발생하는 기생 용량이 동일하게 유지된다. 따라서 숏간의 화면 밝기의 차이 또는 화면의 깜박임을 방지하므로 스티치 불량 또는 플리커 등으로 인한 화질 저하가 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 기판 위에 형성되어 있으며 게이트 전극 및 확장부를 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극 및 상기 게이트선의 확장부와 각각 중첩하는 제1 및 제2 반도체,
    상기 제1 반도체 위에 형성되어 있는 소스 전극을 포함하는 데이터선,
    상기 제1 및 제2 반도체 위에 각각 위치하는 제1 및 제2 가지를 포함하는 드레인 전극, 그리고
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 드레인 전극의 제1 가지와 제2 가지는 서로 반대 방향으로 뻗어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트 전극과 상기 게이트선의 확장부는 서로 마주보는 제1변과 제2변을 각각 포함하며, 상기 드레인 전극의 제1 가지는 상기 게이트 전극의 제1변과 만나고 상기 드레인 전극의 제2 가지는 상기 게이트선 확장부의 제2변과 만나는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 게이트 전극의 제1변과 상기 게이트선 확장부의 제2변은 서로 평행한 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 게이트 전극의 제1변과 상기 게이트선 확장부의 제2변은 상기 게이트선에 수직인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 제1 및 제2 반도체는 섬 형상인 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 및 제2 반도체의 경계선은 각각 상기 게이트 전극 및 상기 게이트선 확장부의 경계선 내부에 위치한 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 드레인 전극의 제1 가지와 제2 가지는 동일한 폭을 가지는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 소스 전극은 상기 데이터선과 수직인 방향으로 뻗은 박막 트랜지스터 표시판.
KR1020050050859A 2005-06-14 2005-06-14 박막 트랜지스터 표시판 KR20060131025A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050859A KR20060131025A (ko) 2005-06-14 2005-06-14 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050859A KR20060131025A (ko) 2005-06-14 2005-06-14 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060131025A true KR20060131025A (ko) 2006-12-20

Family

ID=37811152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050859A KR20060131025A (ko) 2005-06-14 2005-06-14 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060131025A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857247B1 (ko) * 2007-06-05 2008-09-05 서울시립대학교 산학협력단 촉매 열분해에 의한 바이오오일의 생산 방법
KR101401452B1 (ko) * 2007-03-22 2014-05-30 엘지디스플레이 주식회사 박막 트랜지스터를 갖는 액정표시장치 및 그 제조방법
CN112437985A (zh) * 2019-06-25 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401452B1 (ko) * 2007-03-22 2014-05-30 엘지디스플레이 주식회사 박막 트랜지스터를 갖는 액정표시장치 및 그 제조방법
KR100857247B1 (ko) * 2007-06-05 2008-09-05 서울시립대학교 산학협력단 촉매 열분해에 의한 바이오오일의 생산 방법
CN112437985A (zh) * 2019-06-25 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法
US11515337B2 (en) * 2019-06-25 2022-11-29 Beijing Boe Technology Development Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN112437985B (zh) * 2019-06-25 2024-02-13 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法

Similar Documents

Publication Publication Date Title
US10026371B2 (en) Display device
US9780177B2 (en) Thin film transistor array panel including angled drain regions
US6774414B2 (en) Thin film transistor array panel for a liquid crystal display
US7868986B2 (en) Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
US8179350B2 (en) Display device
US7855767B2 (en) Transflective liquid crystal display
EP1667090B1 (en) Electrode wiring substrate and display device
US7700949B2 (en) Thin film transistor array substrate, method for manufacturing the same, liquid crystal display having the substrate, and method for manufacturing the liquid crystal display
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US20080024406A1 (en) Liquid Crystal Display
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR101046927B1 (ko) 박막 트랜지스터 표시판
KR101061853B1 (ko) 표시 장치 및 그 표시판
US8981390B2 (en) Display device
KR20060084016A (ko) 액정 표시 장치용 박막 표시판 및 액정 표시 장치
KR20160148765A (ko) 표시 장치
KR20060131025A (ko) 박막 트랜지스터 표시판
KR20060028970A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20040015595A (ko) 액정 표시 장치
KR20060028539A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20020069414A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070032546A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060006251A (ko) 박막 트랜지스터 표시판
KR20060131026A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination