KR101558216B1

KR101558216B1 - 표시 장치

Info

Publication number: KR101558216B1
Application number: KR1020090028178A
Authority: KR
Inventors: 이승규; 김철호; 박경민; 김경훈; 박진석
Original assignee: 삼성디스플레이 주식회사
Priority date: 2009-04-01
Filing date: 2009-04-01
Publication date: 2015-10-20
Also published as: US8953135B2; US20100253610A1; KR20100109759A

Abstract

표시 장치가 제공된다. 표시 영역과 표시 영역을 둘러싸는 비표시 영역이 정의된 기판, 표시 영역에 형성된 제1 및 제2 박막 트랜지스터, 비표시 영역 상에 형성되고, 제1 박막 트랜지스터와 연결된 제1 신호 인가선 및 제1 배선과 이웃하고 나란하게 형성되고, 제2 박막 트랜지스터와 연결된 제2 신호 인가선을 포함하되, 제1 신호 인가선과 제2 신호 인가선은 제1 간격 및 제2 간격을 두고 이격되고, 제2 간격은 제1 간격보다 넓다.

팬-아웃부, 구동칩, 신호 인가선, 브릿지 패턴

Description

표시 장치{Display apparatus}

본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 팬-아웃부의 신호 선 간의 간격이 가변하고, 신호선 간의 저항편차가 감소된 표시장치에 관한 것이다.

액정 표시 장치(Liquid Crystal Display: LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display: FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 영상을 표시하는 장치이다.

일반적으로, 액정 표시 장치는 게이트 라인들 및 데이터 라인들이 서로 교차되도록 형성되어 다수의 화소들을 정의하는 표시 기판과, 액정을 사이에 두고 표시 기판과 대향하는 대향 기판과, 표시 장치를 구동시키기 위하여 표시기판에 결합되는 구동칩을 포함한다.

중소형 제품에 사용되는 표시 장치는 구동칩이 데이터 라인들의 단부에 대응되는 표시 기판의 상측 또는 하측에 배치되므로, 표시 장치의 상하 길이가 증가되는 구조를 갖는다. 그러나, 최근 들어 디지털 스틸 카메라(Digital Still Camera: DSC) 등의 제품에서는 화면 옆에 기기조작 버튼들이 위치하는 디자인이 채용됨에 따라, 구동칩이 게이트 라인들의 단부에 대응되는 표시 기판의 좌측 또는 우측에 배치되는 구조가 개발되고 있다.

이러한, 액정 표시 장치의 해상도는 날로 증가되고 있으나, 액정 표시 장치의 싸이즈는 날로 슬림(slim)화 되고 있다. 이에 따라, 액정 표시 장치의 구동을 위해 필요한 내부 신호선이 형성될 공간은 액정 표시 장치 내에서 점점 줄어들고 있다.

이에 따라, 내부 신호선의 간격을 협소하게 형성되는 것이 요구되고 있으나, 협소하게 형성된 신호선의 간격에 의해 액정 표시 장치의 불량도 증가되고 있다. 따라서, 액정 표시 장치의 불량이 최소화 될 수 있는 신호선 간의 간격을 설계하는 것이 필요하며, 신호선 간의 저항 편차도 최소로 하는 설계가 필요하다.

본 발명이 해결하고자 하는 과제는, 신호선 간의 간격에 따른 표시 장치의 불량과 신호선 간에 저항 편차가 최소로 되는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시장치는, 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판, 상기 표시 영역에 형성된 제1 및 제2 박막 트랜지스터, 상기 비표시 영역 상에 형성되고, 상기 제1 박막 트랜지스터와 연결된 제1 신호 인가선 및 상기 제1 배선과 이 웃하고 나란하게 형성되고, 상기 제2 박막 트랜지스터와 연결된 제2 신호 인가선을 포함하되, 상기 제1 신호 인가선과 상기 제2 신호 인가선은 제1 간격 및 제2 간격을 두고 이격되고, 상기 제2 간격은 상기 제1 간격보다 넓을 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.

이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 2는 도 1에 도시된 표시 기판의 평면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 기판(20), 액정을 사이에 두고 표시 기판(20)과 대향하는 대향 기판(30), 표시 기판(20)과 대향 기판(30)을 결합시키는 씰 라인(미도시) 및 표시 기판(20)에 형성 되는 구동칩(50)을 포함한다.

표시 기판(20)은 표시 영역(DA)에서 게이트 절연막을 사이에 두고 서로 교차되도록 형성된 게이트 라인(GL)들 및 데이터 라인(DL)들을 포함한다. 예를 들어, 게이트 라인(GL)들은 가로 방향으로 연장되도록 형성되며, 데이터 라인(DL)들은 세로 방향으로 연장되도록 형성된다.

도시되지는 않았으나, 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 영역에는 게이트 라인(GL) 및 데이터 라인(DL)과 연결되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 칭함)가 형성될 수 있다. 상기 TFT의 게이트 단자 및 소오스 단자에는 각각 게이트 라인(GL) 및 데이터 라인(DL)이 연결되고, 드레인 단자에는 화소 전극이 연결되어 있다. 따라서, 게이트 라인(GL)을 통해 상기 TFT의 게이트 단자에 게이트 신호가 인가되면, 상기 TFT가 턴-온(turn on)되어 데이터 라인(DL)을 통해 상기 TFT의 소오스 단자로 인가된 데이터 신호가 드레인 단자를 통해 상기 화소 전극에 인가된다.

한편, 표시 기판(20)의 제1 비표시 영역(PA1)은 게이트 라인(GL)들의 제1 단부와 인접한 영역이며, 제3 비표시 영역(PA3)은 게이트 라인(GL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 또한, 표시 기판(20)의 제2 비표시 영역(PA2)은 데이터 라인(DL)들의 제1 단부와 인접한 영역이며, 제4 비표시 영역(PA4)은 데이터 라인(DL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 즉, 제1 비표시 영역(PA1)은 표시 영역(DA)의 좌측 영역이며, 제3 비표시 영역(PA3)은 표시 영역(DA)의 우측 영역이며, 제2 비표시 영역(PA2)은 표시 영역(DA) 의 상측 영역이며, 제4 비표시 영역(PA4)은 표시 영역(DA)의 하측 영역이다. 따라서, 표시 영역(DA)은 제1, 제2, 제3 및 제4 비표시 영역(PA1, PA2, PA3, PA4)에 의해 둘러 쌓인 구조를 갖는다. 한편, 제1 비표시 영역(PA1)과 제3 비표시 영역(PA3)는 각각 제2 비표시 영역(PA3) 또는 제4 비표시 영역(PA4)과 직교한다. 제2 비표시 영역(PA3) 및 제4 비표시 영역(PA4)의 길이는 제1 비표시 영역(PA1) 및 제3 비표시 영역(PA3)의 길이보다 길다. 즉, 제2 비표시 영역(PA3) 및 제4 비표시 영역(PA4)은 표시 기판(20)의 장변을 따라 정의되며, 제1 비표시 영역(PA1) 및 제3 비표시 영역(PA3)은 표시 기판(20)의 단변을 따라 정의되기 때문이다.

표시 기판(20)은 제3 비표시 영역(PA3)에 형성되는 게이트 구동회로부(21)를 포함할 수 있다. 게이트 구동회로부(21)는 다수의 구동 트랜지스터들로 이루어진 쉬프트 레지스터(shift register)를 포함한다. 게이트 구동회로부(21)는 게이트 라인(GL)들, 데이터 라인(DL)들 및 상기 박막 트랜지스터를 형성하는 박막 공정에 의하여 동시에 형성될 수 있다. 게이트 구동회로부(21)는 구동칩(50)으로부터 인가되는 게이트 제어 신호에 반응하여 게이트 라인(GL)들에 게이트 신호를 순차적으로 출력한다. 한편, 게이트 구동회로부(21)는 구동칩(50)이 형성된 제1 비표시 영역(PA1) 상에 형성될 수도 있다.

구동칩(50)은 표시 기판(20)의 제1 비표시 영역(PA1)에 형성된다. 이와 같이, 구동칩(50)을 표시 기판(20)의 우측에 해당하는 제1 비표시 영역(PA1)에 배치함으로써, 표시 기판(20)의 상측 또는 하측에 해당하는 제2 비표시 영역(PA2) 또는 제4 비표시 영역(PA4)의 면적을 감소시킬 수 있다.

구동칩(50)은 외부로부터 입력되는 각종 제어 신호에 반응하여 표시 장치(10)를 구동시키기 위한 각종 출력 신호들을 출력한다. 예를 들어, 구동 칩(50)은 데이터 라인(DL)들에 인가되는 데이터 신호, 게이트 구동회로부(21)에 인가되는 게이트 제어 신호 및 대향 기판(30)에 인가되는 공통 전압 등을 출력한다

표시 기판(20)은 구동칩(50)으로부터 출력되는 데이터 신호를 데이터 라인(DL)들에 인가하기 위한 제1 신호 인가선(DS1)들 및 제2 신호 인가선(DS2)들을 포함한다.

한편, 표시 기판(20)은 구동칩(50)에서 출력된 공통 전압을 대향 기판(30)으로 전달하기 위하여 쇼트 포인트(28)를 포함할 수 있다. 쇼트 포인트(28)는 도전성 물질에 의해 대향 기판(30)의 공통 전극(미도시)과 전기적으로 연결된다. 이에 의해, 대향 기판(30)에 구동칩(50)에서 출력된 공통 전압이 인가될 수 있다.

도 2 내지 도 9를 참조하여, 제2 비표시 영역의 팬-아웃(fan-out)부에 형성된 신호 인가선을 설명한다. 도 3은 도 2의 A부분을 확대한 확대도이고, 도 4는 도 3의 C부분을 확대한 확대도이고, 도 5는 도4의 D부분을 확대한 제1 확대도이고, 도 6은 도 4의 D부분을 확대한 제2 확대도이고, 도 7은 도 4의 I-I’선을 따라 절단한 단면도이고, 도 8은 도 4의 II-II’선을 따라 절단한 단면도이고, 도 9는 도 4의 III-III’선을 따라 절단한 단면도이다.

도 1 내지 도 9를 참조하면, 제1 신호 인가선(100) 및 제2 신호 인가선(200)은 데이터 라인(DL)과 구동칩(50)을 연결하기 위하여, 제1 비표시 영역(PA1)과 제2 비표시 영역(PA2) 또는 제4 비표시 영역(PA4)에 연장되어 형성될 수 있다. 제1 신 호 인가선(100) 및 제2 신호 인가선(200)은 데이터 라인(DL)과 연결됨으로써, 제1 신호 인가선(100) 및 제2 신호 인가선(200)이 표시 영역에 형성된 TFT와 연결될 수 있다.

도 2 및 도 3을 참조하면, 제1 신호 인가선(100)은 표시 기판(20)의 제2 비표시 영역(PA2) 상에 형성되고, 제1 신호 인가선(100)과 이웃하고 나란하게 제2 신호 인가선(200)이 형성된다. 이때, 제1 신호 인가선(100)과 제2 신호 인가선(200)은 한 쌍의 패턴을 형성할 수 있다. 제1 신호 인가선(100)과 제2 신호 인가선(200)으로 형성된 한 쌍의 패턴은 제2 비표시 영역(PA2) 상에 반복되도록 형성된다. 여기서, 한 쌍의 패턴 중, 표시 영역(DA)과 상대적으로 근접한 신호 인가선을 제1 신호 인가선(100)으로 한다.

예를 들어, 표시 영역(DA) 상에 표시 기판(20)의 장변과 나란하게 n개의 픽셀(미도시)이 형성될 경우, 제1 신호 인가선(100)과 제2 신호 인가선(200)은 각각 n/2개씩 형성되고, n/2 쌍의 패턴이 형성될 수 있다.

또한, 제1 신호 인가선(100)과 제2 신호 인가선(200)은 제4 비표시 영역(PA4)에도 형성될 수 있다. 이에 의해, 예를 들면, 제2 비표시 영역(PA2)에 형성된 제1 신호 인가선(100)과 제2 신호 인가선(200)은 데이터 라인(DL)의 even라인과 연결될 수 있고, 제4 비표시 영역(PA4) 에 형성된 제1 신호 인가선(100)과 제2 신호 인가선(200)은 데이터 라인(DL)의 odd라인과 연결될 수 있고, 이와 반대의 경우도 가능하다. 이때, 표시 영역(DA) 상에 표시 기판(20)의 장변과 나란하게 n개의 픽셀(미도시)이 형성될 경우, 제2 비표시 영역(PA2)상에 형성된 제1 신호 인가 선(100)과 제2 신호 인가선(200)은 각각 n/4개씩 형성될 수 있고, 제4 비표시 영역(PA4)상에 형성된 제1 신호 인가선(100)과 제2 신호 인가선(200)도 각각 n/4개씩 형성될 수 있다. 이때, 제2 및 제4 비표시 영역(PA2)상의 각각에는 제1 신호 인가선(100)과 제2 신호 인가선(200)으로 형성된 n/4 쌍의 패턴이 형성된다.

한편. 제1 신호 인가선(100)과 제2 신호 인가선(200)은 제1 간격(g1)과 제2 간격(g2)을 두고 이격되어 있다. 여기서, 제2 간격(g2)의 폭은 제1 간격(g1)의 폭보다 넓다. 제2 간격(g2)의 폭이 제1 간격(g1)의 폭보다 넓게 형성되는 이유는 후술한다.

도 4를 참조하면, 제1 신호 인가선(100)은 제1 라인(112), 굴절부(114), 제2 라인(116)을 포함하는 제1 배선(110)을 포함한다.

여기서, 제1 라인(112)은 제1 신호 인가선(100)의 길이 방향과 동일한 방향으로 연장된다.

한편, 굴절부(114)는 제1 라인(112)에서 연장된다. 이때, 굴절부(114)는 제1 신호 인가선(100)의 길이 방향에 대해 소정의 각도를 갖고 비스듬히 연장될 수 있다.

제2 라인(116)은 굴절부(114)에서 연장된다. 이때, 제2 라인(116)은 굴절부(114)의 연장 방향에 대해 소정의 각도를 갖고 비스듬히 연장될 수 있다. 이에 의해, 제2 라인(116)은 제1 라인(112)의 연장 방향과 동일한 방향으로 연장될 수 있다. 따라서, 제1 배선(110)은 전체적으로 제1 신호 인가선(100)의 길이 방향과 동일한 방향으로 연장될 수 있다.

한편, 제1 라인(112)과 제2 라인(116)은 제1 라인(112)과 제2 라인(116) 사이에 위치하는 굴절부(114)에 의해 동일 선상에 위치하지 않는다. 즉, 굴절부(114)에 의해 굴절된 정도만큼, 제1 라인(112)과 제2 라인(116)은 서로 어긋나게 되기 때문에, 제1 라인(112)과 제2 라인(116)은 동일 선상에 위치하지 않게 된다. 또한, 굴절부(114)에 의해, 제2 라인(116)은 제1 라인(112)보다 상대적으로 표시 영역(DA)에 근접하게 된다.

한편, 제1 신호 인가선(100)과 제2 신호 인가선(200)에 굴절부(114, 도 13의 214참조)가 형성될 수 이유는 다음과 같다.

제2 비표시 영역(PA2)에 형성된 신호 인가선은 표시 영역(DA)으로 인입된다. 예를 들어, 다수의 신호선 중, k번째 신호 인가선이 표시 영역(DA)으로 인입되면, k번째 신호 인가선은 더 이상 제2 비표시 영역(PA2)의 공간을 차지하지 않는다. 한편, k번째 신호 인가선이 인입될 때, 제2 비표시 영역(PA2)에는 인입된 k번째 신호 인가선의 폭 및 k번째 신호 인가선과 이웃하는 k+1번째 신호 인가선 간의 간격에 해당되는 공간이 생긴다. 이에 의해, k+1번째 신호선을 상기 공간에 해당하는 만큼 굴절시키는 굴절부가 형성될 수 있다.

한편, k+1번째 신호선에 굴절부를 형성함으로써, k+1번째 신호선과 이웃하는 k+2번째 신호선 사이의 간격이 증가될 수 있다. 이웃하는 신호선 간의 간격이 증가되므로, 신호선 간의 간격이 좁아서 발생되는 팬-아웃부의 불량이 감소될 수 있다.

도 5 및 도 6을 참조하여, 굴절부(114)에 의해 굴절된 정도를 설명한다.

먼저, 도 5를 참조하면, 제1 라인(112)은 폭(w1)을 갖는다. 제2 라인(116)의 폭(미도시)은 제1 라인(112)의 폭(w1)과 동일한 폭으로 형성될 수 있다.

한편, 제2 신호 인가선(200)의 일측과 인접한 제1 라인(112)의 일측에서 연장된 가상의 선분(110_v1)을 고려한다. 이때, 제2 라인(116)은 제1 라인(112)의 연장 방향과 동일한 방향으로 연장되므로, 가상의 선분(110_v1)은 제2 라인(116)과 나란한 방향으로 연장될 수 있다.

한편, 가상의 선분(110_v1)은 굴절부(114)에 의해 제2 라인(116)과 제3 간격(g3)을 이룬다. 이때, 제3 간격(g3)은 제1 라인(112)의 폭(w1)에 상응할 수 있다. 즉, 굴절부(114)는 제1 라인(112)의 일측에서 가상으로 연장된 선분(110_v1)과 제2 라인(116) 간의 제3 간격(g3)이 제1 라인(112)의 폭(w1)에 상응되도록 굴절될 수 있다(g3=w1).

상술한 바와 같이, 굴절부(114)에 의해, 제1 신호 인가선(100)과 제2 신호 인가선(200)이 이루는 간격은 증가한다. 즉, 제1 신호 인가선(100)의 제1 라인(112)과 제2 신호 인가선(200)은 제1 간격(g1)만큼 이격되어 있으나, 굴절부(114)에 의해 제2 라인(116)과 제2 신호 인가선(200)은 제1 간격(g1)보다 넓은 제2 간격(g2)만큼 이격된다. 여기서, 제2 간격(g2)은 제1 간격(g1)과 제3 간격(g3)의 합에 해당될 수 있다(g2=g3+g1).

예를 들어, 제1 라인(112)의 폭(w1)이 3㎛라 하고, 제1 간격(g1)이 2.75㎛라 하자. 굴절부(114)에 의해, 제3 간격(g3)은 3㎛가 될 것이다. 이때, 제2 간격(g2)은 5.75㎛가 될 것이다. 즉, 굴절부(114)에 의해 제1 신호 인가선(100)과 제2 신호 인가선(200)의 간격은 대략 2배 정도 증가하게 되고, 이에 따라 팬-아웃부의 불량 이 감소될 수 있다.

도 6을 참조하면, 제2 신호 인가선(200)의 일측과 인접한 제1 라인(112)의 일측에서 연장된 가상의 선분(110_v2)을 고려한다. 이때, 제2 라인(116)은 제1 라인(112)의 연장 방향과 동일한 방향으로 연장되므로, 가상의 선분(110_v2)은 제2 라인(116)과 나란한 방향으로 연장될 수 있다.

한편, 가상의 선분(110_v2)은 굴절부(114)에 의해 제2 라인(116)과 제4 간격(g4)을 이룬다. 이때, 제4 간격(g4)은 제1 라인(112)의 폭(w1) 및 제1 간격을 합한 것에 상응할 수 있다. 즉, 굴절부(114)는 상기 제1 라인(112)의 일측에서 가상으로 연장된 선분(110_v2)과 상기 제2 라인(116) 간의 제4 간격(g4)이 상기 제1 라인(112)의 폭(w1)과 제1 간격(g1)을 합한 것에 상응되도록 굴절될 수 있다(g4=w1+g1).

상술한 바와 같이, 굴절부(114)에 의해, 제1 신호 인가선(100)과 제2 신호 인가선(200)이 이루는 간격은 증가한다. 즉, 제1 신호 인가선(100)의 제1 라인(112)과 제2 신호 인가선(200)은 제1 간격(g1)만큼 이격되어 있으나, 굴절부(114)에 의해 제2 라인(116)과 제2 신호 인가선(200)은 제1 간격(g1)보다 넓은 제2 간격(g2)만큼 이격된다. 여기서, 제2 간격(g2)은 제1 간격(g1)과 제4 간격(g4)의 합에 해당될 수 있다(g2=g4+g1).

예를 들어, 제1 라인(112)의 폭(w1)이 3㎛라 하고, 제1 간격(g1)이 2.75㎛라 하자. 굴절부(114)에 의해, 제4 간격(g4)은 5.75㎛가 될 것이다. 이때, 제2 간격(g2)은 8.5㎛가 될 것이다. 즉, 굴절부(114)에 의해 제1 신호 인가선(100)과 제2 신호 인가선(200)의 간격은 대략 3배 정도 증가하게 되고, 이에 따라 팬-아웃부의 불량이 감소될 수 있다.

도 4 및 도 7을 참조하면, 제1 신호 인가선(100)은 제2 배선(120)과 제1 브릿지 패턴(310)을 포함한다.

제2 배선(120)은 데이터 라인(DL)과 동일한 층에 형성될 수 있다. 즉, 제2 배선(120)은 게이트 절연막(22) 상에 형성될 수 있다. 또한, 제2 배선(120)은 데이터 라인(DL)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 배선(120)은 데이터 라인(DL)과 같이, 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 등 중에서 하나 이상의 물질로 구성된 단일막 또는 다층막으로 이루어질 수 있다. 제2 배선(120)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

제1 배선(110)의 제2 라인(116)은 게이트 라인(GL)과 동일한 층에 형성될 수 있다. 즉, 제2 라인(116)은 표시 기판(20) 상에 직접 형성될 수 있다. 또한, 제2 라인(116)은 게이트 라인(GL)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 라인(116)은 게이트 라인(GL)과 같이, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등의 금속성 재료로 이루어질 수 있다. 또한, 제2 라인(116)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다.

한편, 제2라인(116)은 굴절부(114)에서 연장된 것이고, 굴절부(114)는 제1 라인(112)에서 연장된 것이므로, 굴절부(114)와 제1 라인(112)도 제2 라인(116)처럼 게이트 라인(GL)과 동일한 층에 동일한 물질로 동시에 형성될 수 있다. 즉, 제1 배선(110)은 게이트 라인(GL)과 동일한 층에 동일한 물질로 동시에 형성될 수 있다.

한편, 일반적으로, 게이트 라인(GL)을 형성하는 물질의 저항은 데이터 라인(DL)을 형성하는 물질의 저항보다 높다. 만약, 구동칩(50)에서 인가된 신호가 제1 배선(110)을 통해 직접 데이터 라인(DL)과 전기적으로 연결될 경우, 저항의 차이에 의해 신호가 원활하게 전달되지 않을 수 있다. 따라서, 이러한 경우를 방지하기 위하여, 데이터 라인(DL)과 동일한 물질로 형성되는 제2 배선(120)을 형성하고, 이를 데이터 라인(DL)과 연결한다. 이때, 제2 배선(120)과 제1 배선(110)의 제2 라인(116)은 제1 브릿지 패턴(310)에 의해 연결된다. 제1 브릿지 패턴(310)은 표시 영역(DA)에 화소 전극(미도시)이 형성될 때, 동시에 형성될 수 있다. 즉, 보호층(24) 상에 제1 브릿지 패턴(310)이 형성될 수 있고, 콘택홀을 통해 제1 배선(110)의 제2 라인(116) 및 제2 배선(120)과 연결된다.

한편, 제1 브릿지 패턴(310)은 화소 전극이 형성될 때 동시에 형성될 수 있으므로, 화소 전극을 형성하는 물질인 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 산화아연(ZnO)과 같은 투명 도전성 물질로 형성될 수 있다.

도 4 및 도 8을 참조하면, 제1 브릿지 패턴(310)과 제2 신호 인가선(200)은 제2 간격(g2)을 두고 이격될 수 있다. 여기서, 제2 간격(g2)의 크기는 상술한 바와 같이, 제3 간격(도 5의 g3참조) 또는 제4 간격(도 6의 g4참조)과 제1 간격(도 5 또는 도 6의 g1 참조)을 합한 값과 같다.

도 4 및 도 9를 참조하면, 제2 배선(120)과 제2 신호 인가선(200)은 상술한 제2 간격(g2)을 두고 이격된다. 또한, 제2 배선(120)은 제2 배선(120)과 이웃하는 제2 신호 인가선(200)과 동일 층 상에 형성될 수 있다. 즉, 제2 신호 인가선(200)은 제2 배선(120)과 같이 게이트 절연막(22) 상에 형성될 수 있다. 또한, 제2 신호 인가선(200)은 데이터 라인(DL)을 형성하는 물질과 동일한 물질로 형성될 수 있다.

도 2, 도 10 내지 12를 참조하여, 제1 비표시 영역의 팬-아웃부(fan-out)에 형성된 신호 인가선을 설명한다. 도 10은 도 2의 B부분을 확대한 확대도이고, 도 11은 도 10의 IV-IV’선을 따라 절단한 단면도이고, 도 12는 도 10의 V-V’선을 따라 절단한 단면도이다.

도 2, 도 10 및 도 11을 참조하면, 제1 신호 인가선(100)은 제3 배선(130)과 제2 브리지 패턴(320)을 더 포함한다.

제3 배선(130)은 표시 기판(20)의 제1 비표시 영역(PA1)에 형성된다. 이때, 제1 배선(110)은 제1 비표시 영역(PA1)과 제2 비표시 영역(PA2)에 연장되어 형성된다.

한편, 제3 배선(130)은 제1 배선(110)과 서로 다른 층상에 형성될 수 있다. 상술한 바와 같이, 제1 배선(110)이 게이트 라인(GL)과 동일한 층에 형성될 수 있으므로, 제3 배선(130)은 데이터 라인(DL)과 동일한 층에 형성될 수 있다. 즉, 제3 배선(130)은 게이트 절연막(22)상에 형성될 수 있다. 이때, 제3 배선(130)은 데이터 라인(DL)과 동시에 형성될 수 있고, 데이터 라인(DL)을 형성하는 물질과 동일한 물질로 형성될 수 있다.

서로 다른 층상에 형성된 제1 배선(110)과 제3 배선(130)은 제2 브릿지 패턴(320)에 의해 전기적으로 연결된다. 제2 브릿지 패턴(320)은 제1 브릿지 패턴(310)과 실질적으로 동일하므로, 반복되는 설명은 생략하기로 한다.

도 2, 도 10 및 도 12를 참조하면, 제2 신호 인가선(200)은 제4 배선(220), 제5 배선(210) 및 제3 브리지 패턴(330)을 포함한다.

제4 배선(220)은 표시 기판(20)의 제1 비표시 영역(PA1)에 형성된다. 이때, 제5 배선(210)은 제1 비표시 영역(PA1)과 제2 비표시 영역(PA2)에 연장되어 형성된다.

한편, 제4 배선(220)은 제5 배선(210)과 서로 다른 층상에 형성될 수 있다. 예를 들어, 제4 배선(220)은 게이트 라인(GL)과 동일한 층에 형성될 수 있다. 이때, 제4 배선(220)은 게이트 라인(GL)과 동일한 물질로 동시에 형성될 수 있다. 반면에, 제5 배선(210)은 데이터 라인(DL)과 동일한 층에 형성될 수 있다. 즉, 제5 배선(210)은 게이트 절연막(22)상에 형성될 수 있다. 이때, 제5 배선(210)은 데이터 라인(DL)과 동시에 형성될 수 있고, 데이터 라인(DL)을 형성하는 물질과 동일한 물질로 형성될 수 있다.

서로 다른 층상에 형성된 제4 배선(220)과 제5 배선(210)은 제3 브릿지 패턴(330)에 의해 전기적으로 연결된다. 제3 브릿지 패턴(330)은 제1 브릿지 패턴(310)과 실질적으로 동일하므로, 반복되는 설명은 생략하기로 한다.

도 13을 참조하여, 제1 및 제2 비표시 영역(PA1, PA2)의 팬-아웃(fan-out)부에 형성된 제1 및 제2 신호 인가선(100, 200)의 전체적인 연결관계를 설명한다. 도 13은 도 1에 도시된 표시 기판의 평면도와 평면도에 표시된 E부분을 확대한 확대도이다.

제1 신호 인가선(100)은 제1 배선(110), 제2 배선(120), 제3 배선(130), 제1 브릿지 패턴(310) 및 제2 브릿지 패턴(320)을 포함한다. 여기서, 제3 배선(130)은 제1 비표시 영역(PA1)에 형성되어 구동칩(50)과 연결되고, 제1 배선(110)은 제1 비표시 영역(PA1)과 제2 비표시 영역(PA2)에 연장되어 형성되어 제3 및 제2 배선(130, 120)과 연결되고, 제2 배선(120)은 제2 비표시 영역(PA2)에 형성되어 표시 영역(DA)의 데이터 라인(DL)과 연결된다.

한편, 제3 배선(130)은 데이터 라인(DL)과 동일 층에 형성되고, 제1 배선(110)은 게이트 라인(GL)과 동일 층에 형성되며, 제2 배선(120)은 데이터 라인(DL)과 동일 층에 형성된다. 제3 배선(130)과 제1 배선(110)은 제2 브릿지 패턴(320)에 의해 전기적으로 연결되고, 제1 배선(110)과 제2 배선(120)은 제1 브릿지 패턴(310)에 의해 전기적으로 연결된다.

제2 신호 인가선(200)은 제4 배선(220), 제5 배선(210) 및 제3 브릿지 패턴(330)을 포함한다. 여기서, 제4 배선(220)은 제1 비표시 영역(PA1)에 형성되어 구동칩(50)과 연결되고, 제5 배선(210)은 제1 비표시 영역(PA1)과 제2 비표시 영역(PA2)에 연장되어 형성되어 제4 배선(220) 및 표시 영역(DA)의 데이터 라인(DL)과 연결된다.

한편, 제4 배선(220)은 게이트 라인(GL)과 동일 층에 형성되며, 제5 배선(210)은 데이터 라인(DL)과 동일 층에 형성된다. 제4 배선(220)과 제5 배선(210)은 제3 브릿지 패턴(330)에 의해 전기적으로 연결된다.

한편, 동일한 비표시 영역에 위치하는 제3 배선(130)과 제4 배선(220) 및 제1 배선(110)과 제5 배선(210)이 서로 다른 층에 형성되는 것은, 제1 신호 인가선(100)과 제2 신호 인가선(200) 간의 길이에 따른 저항 편차를 조절하기 위함이다. 즉, 이러한 배선 형성을 통해, 제1 신호 인가선(100)과 제2 신호 인가선(200)은 비교적 균일한 저항을 갖게 된다. 이에 의해, 신호선 간의 저항 차에 의해 발생될 수 있는, 표시 영역(DA)의 픽셀간 신호 지연 문제가 해결될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.

도 2는 도 1에 도시된 표시 기판의 평면도이다.

도 3은 도 2의 A부분을 확대한 확대도이다.

도 4는 도 3의 C부분을 확대한 확대도이다.

도 5는 도4의 D부분을 확대한 제1 확대도이다.

도 6은 도 4의 D부분을 확대한 제2 확대도이다.

도 7은 도 4의 I-I’선을 따라 절단한 단면도이다.

도 8은 도 4의 II-II’선을 따라 절단한 단면도이다.

도 9는 도 4의 III-III’선을 따라 절단한 단면도이다.

도 10은 도 2의 B부분을 확대한 확대도이다.

도 11은 도 10의 IV-IV’선을 따라 절단한 단면도이다.

도 12는 도 10의 V-V’선을 따라 절단한 단면도이다.

도 13은 도 1에 도시된 표시 기판의 평면도와 평면도에 표시된 E부분을 확대한 확대도이다.

(도면의 주요부분에 대한 부호의 설명)

10: 표시 장치 20: 표시 기판

30: 대향 기판 50: 구동칩

100: 제1 신호 인가선 112: 제1 라인

114: 굴절부 116: 제2 라인

120: 제2 배선 130: 제3 배선

200: 제2 신호 인가선 210: 제5 배선

220: 제4 배선 310, 320, 330: 제1 내지 제3 브릿지 패턴

Claims

표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 기판;

상기 표시 영역에 형성된 제1 및 제2 박막 트랜지스터;

상기 비표시 영역 상에 형성되고, 상기 제1 박막 트랜지스터와 연결된 제1 신호 인가선; 및

제1 배선과 이웃하고 나란하게 형성되고, 상기 제2 박막 트랜지스터와 연결된 제2 신호 인가선을 포함하되,

상기 제1 신호 인가선과 상기 제2 신호 인가선은 제1 간격 및 제2 간격을 두고 이격되고, 상기 제2 간격은 상기 제1 간격보다 넓으며,

상기 제1 신호 인가선은 제1 라인, 상기 제1 라인에서 연장된 굴절부, 상기 굴절부에서 연장된 제2 라인을 포함하는 제1 배선을 포함하되, 상기 제1 라인과 상기 제2 라인은 동일 선상에 위치하지 않고,

상기 제1 신호 인가선은 제2 배선과 제1 브릿지 패턴을 더 포함하되, 상기 제2 배선과 상기 제1 배선은 서로 다른 층 상에 형성되고, 상기 제1 브릿지 패턴은 상기 제2 배선과 상기 제1 배선을 연결하는 표시 장치.
삭제
제 1 항에 있어서,

상기 굴절부는, 상기 제1 라인의 일측에서 가상으로 연장된 선분과 상기 제2 라인 간의 제3 간격이 상기 제1 라인의 폭에 상응되도록 굴절된 표시 장치.
제 3 항에 있어서,

상기 제2 간격은 상기 제3 간격과 상기 제1 간격을 합한 것인 표시 장치.
제 1 항에 있어서,

상기 굴절부는, 상기 제1 라인의 일측에서 가상으로 연장된 선분과 상기 제2 라인 간의 제4 간격이 상기 제1 라인의 폭과 상기 제1 간격을 합한 것에 상응되도록 굴절된 표시장치.
제 5 항에 있어서,

상기 제2 간격은 상기 제4 간격과 상기 제1 간격을 합한 것인 표시 장치.
삭제
제 1 항에 있어서,

상기 제1 브릿지 패턴과 상기 제2 신호 인가선은 상기 제2 간격을 두고 서로 이격된 표시 장치.
제 1 항에 있어서,

상기 제2 배선과 상기 제2 신호 인가선은 상기 제2 간격을 두고 서로 이격된 표시 장치.
제 9 항에 있어서,

상기 제2 배선은 상기 제2 배선과 이웃하는 상기 제2 신호 인가선과 동일 층 상에 형성된 표시 장치.
제 1 항에 있어서,

상기 제1 브릿지 패턴은 투명 도전성 물질로 형성된 표시 장치.
제 1 항에 있어서,

구동칩이 더 포함되고, 상기 비표시 영역은 제1 영역 및 이와 직교하는 제2 영역을 포함하되,

상기 구동칩은 상기 제1 영역 상에 형성되는 표시 장치.
제 12 항에 있어서,

상기 제2 영역의 길이는 상기 제1 영역의 길이 보다 긴 표시 장치.
제 12 항에 있어서,

상기 제1 신호 인가선은 제3 배선을 더 포함하되,

상기 제3 배선은 상기 제1 영역 상에 형성되고, 상기 제1 배선은 상기 제1영역과 상기 제2 영역 상에 연장되어 형성된 표시 장치.
제 14 항에 있어서,

상기 제1 신호 인가선은 제2 브릿지 패턴을 더 포함하되,

상기 제3 배선은 상기 제1 배선과 서로 다른 층상에 형성되고, 상기 제2 브릿지 패턴은 상기 제1 배선과 상기 제3 배선을 연결하는 표시 장치.
제 15 항에 있어서,

상기 제2 브릿지 패턴은 투명 도전성 물질로 형성된 표시 장치.
제 12 항에 있어서,

상기 제2 신호 인가선은 제4 및 제5 배선을 포함하되,

상기 제4 배선은 상기 제1 영역 상에 형성되고, 상기 제5 배선은 상기 제1 영역과 상기 제2 영역 상에 연장되어 형성된 표시 장치.
제 17 항에 있어서,

상기 제2 신호 인가선은 제3 브릿지 패턴을 더 포함하되,

상기 제4 배선과 상기 제5 배선은 서로 다른 층 상에 형성되고, 상기 제3 브 릿지 패턴은 상기 제4 배선과 상기 제5 배선을 연결하는 표시 장치.
제 18 항에 있어서,

상기 제3 브릿지 패턴은 투명 도전성 물질로 형성된 표시 장치.