KR100899628B1 - 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 - Google Patents

게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 Download PDF

Info

Publication number
KR100899628B1
KR100899628B1 KR1020020083600A KR20020083600A KR100899628B1 KR 100899628 B1 KR100899628 B1 KR 100899628B1 KR 1020020083600 A KR1020020083600 A KR 1020020083600A KR 20020083600 A KR20020083600 A KR 20020083600A KR 100899628 B1 KR100899628 B1 KR 100899628B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
substrate
liquid crystal
line
Prior art date
Application number
KR1020020083600A
Other languages
English (en)
Other versions
KR20040057145A (ko
Inventor
성낙진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020083600A priority Critical patent/KR100899628B1/ko
Publication of KR20040057145A publication Critical patent/KR20040057145A/ko
Application granted granted Critical
Publication of KR100899628B1 publication Critical patent/KR100899628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널에 관한 것으로, 특히 라인-온-글래스 방식의 액정표시패널에서 게이트 고전압 및 게이트 저전압의 감쇠를 방지하기 위해 게이트 고전압 배선 및 게이트 저전압 배선을 데이터 배선과 평행하게 형성한 액정표시패널에 관한 것이다. 상기 목적을 달성하기 위하여 본 발명의 실시예는 제 1 기판; 상기 제 1 기판에 종횡으로 배열된 복수개의 게이트 배선 및 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차점에 형성된 박막 트랜지스터; 상기 제 1 기판의 외곽에 상기 데이터 배선과 평행하게 배열된 게이트 고전압 배선 및 게이트 저전압 배선; 게이트 드라이버의 출력 펄스가 하이 논리이면 상기 게이트 배선을 상기 게이트 고전압 배선에 전기적으로 연결하고, 게이트 드라이버의 출력 펄스가 로우 논리이면 상기 게이트 배선을 상기 게이트 저전압 배선에 전기적으로 연결하는 스위칭 회로; 상기 제 1 기판과 액정층을 사이에 두고 합착되는 컬러필터가 형성된 제 2 기판을 포함하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널을 제공한다.

Description

게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널{TFT-LCD PANEL WITH GATE HIGH LEVEL VOLTAGE AND GATE LOW LEVEL VOLTAGE LINES}
도 1은 박막 트랜지스터 기판의 모서리에 게이트신호 전송배선이 형성된 액정표시장치의 평면도.
도 2는 도 1의 게이트신호 전송배선을 도시한 확대도.
도 3은 본 발명의 실시예에 의한 라인-온-글래스 방식의 액정표시패널의 일부를 도시한 평면도.
도 4는 본 발명의 실시예에 의한 스위칭 회로를 도시한 회로도.
도 5a는 클럭의 하이 논리 구간이 스위칭 회로로 입력될 때의 동작을 도시한 회로도.
도 5b는 클럭의 로우 논리 구간이 스위칭 회로로 입력될 때의 동작을 도시한 회로도.
*** 도면의 주요부분에 대한 부호의 설명 ***
100: 게이트 인쇄회로기판 110,310: 데이터 드라이버
120,340: 게이트신호 전송배선 130,300: 게이트 드라이버
140: 액정표시패널 150,320: 게이트 배선
160,330: 데이터 배선 170: 박막 트랜지스터
200: 게이트신호전송용데이터패드 210: 게이트신호전송용게이트패드
220: TFT 기판 230: 컬러필터 기판
240: 데이터 패드 250: 게이트 패드
350: 게이트 고전압 배선 360: 게이트 저전압 배선
370: 스위칭 회로 400: 인버터
410: 제 1 박막 트랜지스터 420: 제 2 박막트랜지스터
본 발명은 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널에 관한 것으로, 특히 라인-온-글래스 방식의 액정표시패널에서 게이트 고전압 및 게이트 저전압의 감쇠를 방지하기 위해 게이트 고전압 배선 및 게이트 저전압 배선을 데이터 배선과 평행하게 형성한 액정표시패널에 관한 것이다.
현재 평판 표시장치(flat panel display)의 주력제품인 액정표시장치(TFT-LCD)는 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화가 급속도로 진전되어 노트북 컴퓨터(computer)용뿐만 아니라 대형 모니터(monitor) 응용제품으로도 개발되어 기존의 음극선관(cathode ray tube; CRT) 제품을 점진적으로 대체하고 있어 표시장치 산업에서의 그 비중이 점차 증대되고 있다. 최근의 정보화 사회에서 표시장치는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있다. 특히 모든 전자 제품의 경, 박, 단, 소 추세에 따라 저소비전력화, 박형화, 경량화, 고화질, 휴대성의 중요성이 더 한층 높아지고 있다. 액정표시장치는 평판 표시장치의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖춘 표시장치이기 때문에 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 전자 산업에서 반도체 이상의 파급효과를 가져오고 있다.
액정표시장치는 게이트 배선과 데이터 배선이 매트릭스(matrix) 형태로 배열되어 그 교차점에 박막트랜지스터(Thin Film Transistor; 이하 TFT)가 형성된 TFT 기판, 상기 TFT 기판과 합착되는 컬러필터(color filter) 기판, 상기 TFT 기판의 일측에 위치하고 상기 데이터 배선과 연결되어 신호를 인가하는 데이터 드라이버, 상기 게이트배선의 일측에 위치하고 상기 게이트배선과 연결되어 게이트신호를 전달하는 게이트 드라이버를 포함한다.
최근 들어 반도체 박막 형성 기술이 진보함에 따라 게이트 신호 처리용 컨트롤러 및 데이터 신호 처리용 컨트롤러의 칩셋(chip set)이 고집적화되면서 크기는 작아지고 그 기능은 보다 강력해짐으로 인하여 소스 인쇄회로기판(source PCB)의 면적 증가 없이 소스 인쇄회로기판에 게이트 신호 처리용 컨트롤러 및 데이터 신호 처리용 컨트롤러를 포함한 모든 구동 컨트롤러의 실장이 가능하게 되었다.
이처럼 모든 구동 컨트롤러가 소스 인쇄회로기판에 실장 가능해져서 게이트 인쇄회로기판은 단순히 게이트 신호를 전송하는 신호전송 매개체 역할을 하게 되었지만 액정표시패널에 게이트 신호를 전송하기 위해서는 소스 인쇄회로기판으로부터 게이트 인쇄회로기판으로 신호를 전송하기 위한 신호 전송용 케이블(cable)을 여전히 필요로 한다.
따라서, 이러한 신호 전송용 케이블을 요하지 않는 라인-온-글래스(Line-On-Glass; 이하 LOG) 방식의 액정표시장치가 개발되었다.
도 1은 TFT 기판의 모서리에 게이트신호 전송배선이 형성된 액정표시장치의 평면도이다.
게이트 인쇄회로기판(100)에 설치된 구동 컨트롤러로부터 데이터 드라이버(110)로 데이터 신호 및 게이트 신호가 입력되고, 게이트 신호는 게이트 신호 전송배선(120)을 통해 게이트 드라이버(130)로 입력된다.
LOG 방식의 액정표시장치에서는 게이트신호의 전송을 위한 케이블을 대신하여 게이트 신호를 전송하는 게이트 신호 전송배선(120)을 액정표시패널(140)의 TFT 기판에 직접 형성한다.
상기 TFT 기판에는 상술한 바와 같이 종횡으로 게이트배선(150) 및 데이터배선(160)이 배열되고 그 교차점에 박막 트랜지스터(170)가 형성된다.
도 2는 도 1의 A 부분의 확대도로서 LOG 방식을 사용한 액정표시장치의 게이트신호 전송배선을 도시하고 있다.
TFT 기판(220)과 컬러필터 기판(230)이 합착된 모습이 도시되어 있다. TFT 기판(220)은 드라이버의 실장을 위해 컬러필터 기판(230)보다 크게 제작된다. 상기 드라이버는 TFT 기판(220)에 실장되어 소스 패드(240) 및 게이트 패드(210)에 신호를 공급한다.
게이트신호는 게이트신호 전송용 소스패드(200)로부터 게이트신호 전송용 게이트패드(210)를 통해 흐르게 된다.
상기 게이트 신호 전송배선(120)을 통해 VGH, VGL, GSP, GSC, GOE, VCOM 등의 신호가 전달된다. VGH와 VGL은 게이트 고전압 및 게이트 저전압으로 박막 트랜지스터를 턴온/오프 시키는 게이트 온/오프 전압이고, GSC, GOE 및 GSP는 상기 게이트배선에 인가하는 게이트 온/오프 전압을 제어한다.
상기 배선을 통해 전송되는 신호 중 게이트 고전압(VGH)및 게이트 저전압(VGL)는 아날로그 신호이므로 저항에 의한 신호의 왜곡에 민감하고, 이에 의해 전압값이 떨어지게 된다. TFT는 짧은 턴온 시간에 액정의 용량을 충분히 충전시킬 수 있는 전류구동능력을 가져야 한다. 그러나, 게이트 고전압(VGH) 또는 게이트 저전압(VGL)의 전압값이 떨어지게 되면 전류구동능력이 떨어져 액정의 용량을 충분히 충전시킬 수 없게 되거나 누설 전류가 발생한다. 따라서, 게이트 고전압(VGH)및 게이트 저전압(VGL)를 위한 전송 배선은 상대적으로 배선을 두껍게 형성해 저항을 낮추어 줄 필요가 있다.
그러나, 상술한 바와 같은 구조에서는 게이트신호 전송배선(120)을 TFT 기판(220)의 모서리에 설치하게 되는데, 이를 위한 TFT 기판(220) 상의 공간은 매우 협소하다. 따라서, 좁은 영역에서의 배선을 위해 배선의 선폭이 작아지고 배선 길이는 길어지게 된다. 이러한 이유로 게이트 고전압(VGH)및 게이트 저전압(VGL)전송배선의 저항이 증가하여 전압값을 유지하지 못하는 문제점이 있었다.
본 발명은 게이트 고전압 및 게이트 저전압을 게이트 드라이버로 전송하지 않고 데이터 드라이버에서 직접 액정표시패널로 인가하여 상기 게이트 고전압 및 게이트 저전압의 전압값의 감소를 방지하는 것을 목적으로 한다. 따라서, 액정표시패널의 각 화소에 충분한 전압을 충전하고 누설전류의 발생을 방지하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예는 제 1 기판; 상기 제 1 기판에 종횡으로 배열된 복수개의 게이트 배선 및 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차점에 형성된 박막 트랜지스터; 상기 제 1 기판의 외곽에 상기 데이터 배선과 평행하게 배열된 게이트 고전압 배선 및 게이트 저전압 배선; 게이트 드라이버의 출력 펄스가 하이 논리이면 상기 게이트 배선을 상기 게이트 고전압 배선에 전기적으로 연결하고, 게이트 드라이버의 출력 펄스가 로우 논리이면 상기 게이트 배선을 상기 게이트 저전압 배선에 전기적으로 연결하는 스위칭 회로; 상기 제 1 기판과 액정층을 사이에 두고 합착되는 컬러필터가 형성된 제 2 기판을 포함하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널을 제공한다.
상기 스위칭 회로는, 게이트 드라이버의 출력 펄스가 입력되는 인버터; 상기 인버터의 입력단에 연결된 게이트, 상기 고전압 게이트 배선에 연결된 드레인 및 상기 게이트 배선과 연결된 소스를 구비한 제 1 박막 트랜지스터; 상기 인버터의 출력단에 연결된 게이트, 상기 저전압 게이트 배선에 연결된 드레인 및 상기 게이트 배선과 연결된 소스를 구비한 제 2 박막 트랜지스터를 포함하는 것이 바람직하다.
본 발명의 실시예에 의한 액정표시패널은 상기 제 1 기판의 모서리에 형성되어 게이트 신호를 상기 게이트 드라이버에 인가하는 게이트 신호 전송배선을 추가로 포함하는 것이 바람직하다.
또한 본 발명의 실시예는 상기 목적을 달성하기 위하여 게이트 드라이버로부터 스위칭 회로가 클럭을 입력받는 단계; 상기 클럭이 하이 논리이면 게이트 고전압을 데이터 드라이버로부터 입력받아 게이트 배선에 인가하는 단계; 상기 클럭이 로우 논리이면 게이트 저전압을 데이터 드라이버로부터 입력받아 게이트 배선에 인가하는 단계를 포함하는 액정표시패널의 게이트 고전압 및 게이트 저전압 인가방법을 제공한다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 의한 LOG 방식의 액정표시장치의 일부를 도시한 평면도이다.
설명의 편의를 위해 게이트 드라이버 및 데이터 드라이버를 제외한 액정표시장치를 액정표시패널이라 하겠다.
액정표시패널의 일변에는 도시된 바와 같이 복수개의 게이트 드라이버(300)가 종 방향으로 설치되어 있고, 이에 인접한 타변에는 복수개의 데이터 드라이버(310)가 횡 방향으로 설치되어 있다.
액정표시패널의 TFT 기판에는 복수개의 데이터 배선(330) 및 게이트 배선(320)이 종횡으로 배열되어 있다. 데이터 배선(330)은 데이터 드라이버(310)의 출력 단자와 연결되고, 게이트 배선(320)은 게이트 드라이버(300)의 출력 단자와 연결된다. 게이트 드라이버(300)와 데이터 드라이버(310)가 인접한 액정표시패널의 모서리에는 게이트 신호 전송배선(340)이 형성되어 있다.
또한, 데이터 배선(330) 및 게이트 드라이버(300) 사이의 액정표시패널에는 게이트 고전압 배선(350) 및 게이트 저전압 배선(360)이 상기 데이터 배선(330)과 평행하게 배열되어 있다.
상기 게이트 고전압 배선(350) 및 게이트 저전압 배선(360)의 사이에는 스위칭 회로(370)를 형성한다. 게이트 고전압 배선(350) 및 게이트 저전압 배선(360)은 스위칭 회로(370)와 전기적으로 연결되어 있고 스위칭 회로(370)의 출력은 게이트 배선(320)과 연결되어 있다.
상기한 구성을 한 액정표시장치의 동작을 설명하면 다음과 같다.
우선 게이트 드라이버(300)는 게이트 신호 전송배선(340)을 통해 데이터 드라이버(310)로부터 게이트 신호를 전송받는다.
게이트 신호는 상술한 바와 같이 VGH, VGL, GSP, GSC, GOE , VCOM 등의 신호로 구성되나 본 발명의 실시예에서는 VGH와 VGL을 제외한 신호가 게이트 드라이버(300)로 입력된다.
상기 게이트 신호가 게이트 드라이버(300)로 입력되면 게이트 드라이버(300) 는 내부의 시프트 레지스터(shift register)에 의해 1 수평기간의 하이(high) 논리를 갖는 클럭(clock)을 각 게이트 배선(320)으로 순차적으로 출력한다. 1 수평기간은 1개의 게이트 배선에 형성된 화소에 데이터 전압이 인가되는 시간을 말한다. 각 게이트 배선(320)으로 출력되는 클럭이 도 3의 게이트 드라이버(300)의 출력 측에 도시되었다.
XGA급의 해상도를 가진 액정표시장치의 경우 256채널을 가진 게이트 드라이버(300)를 사용하고, 게이트 드라이버(300) 상호간의 게이트 신호 전달은 CARRY 신호의 인가에 의해 수행된다.
게이트 드라이버(300)로부터 출력된 클럭은 스위칭 회로(370)로 입력된다.
상기 스위칭 회로(370)로 하이 논리를 갖는 클럭이 입력되면 스위칭 회로(370)는 게이트 고전압 배선(350)을 게이트 배선(320)과 연결한다. 이와는 반대로 상기 스위칭 회로(370)로 로우(low) 논리를 갖는 클럭이 입력되면 스위칭 회로(370)는 게이트 저전압 배선(360)을 게이트 배선(320)과 연결한다.
따라서, 게이트 고전압 및 게이트 저전압의 전송을 위한 배선을 액정표시장치 모서리에 형성하지 않고 액정표시장치의 데이터 배선(330)과 평행하게 형성할 수 있다. 게이트 고전압 배선(350) 및 게이트 저전압 배선(360)의 형성을 위한 액정표시장치 내의 공간은 상기 모서리에 비해 넓으므로 배선의 선폭을 저항을 고려하여 임의로 조절하는 것이 가능하다.
또한, 게이트 드라이버 및 데이터 드라이버를 테입-캐리어-패키지(Tape-Carrier-Package; TCP)를 사용하지 않고 직접 TFT 기판의 외곽에 실장하는 칩-온- 글래스(Chip-On-Glass; COG) 방식의 경우 상기 게이트 신호의 전송을 위한 배선을 기판 상에 형성해야 한다. 따라서, 이때에도 본 발명의 실시예에 의하면 게이트 고전압 배선 및 게이트 저전압 배선을 액정표시패널에 형성함으로써 전압값의 감소를 방지할 수 있다.
도 4는 도 3의 스위칭 회로를 도시한 회로도이다.
스위칭 회로는 인버터(inverter; 400), 제 1 TFT(410) 및 제 2 TFT(420)로 구성된다.
게이트 드라이버의 출력 단자는 인버터(400)의 입력 단자와 연결된다.
제 1 TFT(410)의 게이트 단자는 인버터(400)의 인력 단자와 연결되고 소스 단자는 게이트 고전압 배선(VGH)과 연결된다. 또한, 드레인 단자는 게이트 배선(320)과 연결된다.
제 2 TFT(420)의 게이트 단자는 인버터(400)의 출력 단자와 연결되고 소스 단자는 게이트 저전압 배선(VGL)과 연결된다. 또한, 드레인 단자는 제 1 TFT(410)와 마찬가지로 게이트 배선(320)과 연결된다.
상기 스위칭 회로의 상세한 동작을 도 5a 및 도 5b를 참조하여 설명한다.
도 5a는 클럭의 하이 논리 구간이 스위칭 회로로 입력될 때의 동작을 도시한 것이다.
클럭의 하이 논리 구간이 인버터(400)의 입력단자로 입력되면 이에 연결된 제 1 TFT(410)의 게이트에 클럭의 하이 논리 전압이 인가된다. 따라서 제 1 TFT(410)가 턴온되고 소스에 공급된 게이트 고전압(VGH)이 드레인을 통해 게이트 배선(320)으로 인가된다. 따라서 선택된 게이트 배선(320)의 TFT가 모두 턴온되어 데이터 배선에 의해 화소 전압이 충전된다.
한편, 인버터(400)를 통과한 클럭의 하이 논리 구간은 로우 논리 구간으로 바뀐다. 따라서, 인버터(400)의 출력 단자와 연결된 제 2 TFT(420)의 게이트에는 클럭의 로우 논리 전압이 인가되므로 제 2 TFT(420)는 턴온되지 못한다. 따라서, 제 2 TFT(420)의 소스에 공급되는 게이트 저전압(VGL)은 드레인에 인가되지 않으므로 게이트 배선(320)과 오픈(open) 상태를 유지한다.
도 5b는 클럭의 로우 논리 구간이 스위칭 회로로 입력될 때의 동작을 도시한 것이다.
클럭의 로우 논리 구간이 인버터(400)의 입력단자로 입력되면 이에 연결된 제 1 TFT(410)의 게이트에 클럭의 로우 논리 전압이 인가된다. 따라서 제 1 TFT(410)가 턴온되지 못한다. 따라서, 제 1 TFT(410)의 소스에 공급되는 게이트 고전압(VGH)은 드레인에 인가되지 않으므로 게이트 배선(320)과 오픈된 상태를 유지한다.
한편, 인버터(400)를 통과한 클럭의 로우 논리 구간은 하이 논리 구간으로 바뀐다. 따라서, 인버터(400)의 출력 단자와 연결된 제 2 TFT(420)의 게이트에는 클럭의 하이 논리 전압이 인가되므로 제 2 TFT(420)는 턴온된다. 따라서, 제 2 TFT(420)의 소스에 공급된 게이트 저전압(VGL)이 드레인을 통해 게이트 배선(320)으 로 인가된다. 따라서, 게이트 저전압이 공급되는 게이트 배선은 TFT가 턴온되지 않게 된다.
본 발명의 실시예에 의한 게이트 고전압 배선, 게이트 저전압 배선 및 스위칭 회로는 각 화소의 스위칭 소자로 사용되는 박막 트랜지스터와 함께 제작될 수 있다는 것을 당업자라면 알 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 그들은 발명의 범위를 한정하는 것이 아니라 바람직한 실시예로서 해석되어야 한다.
예를 들면, 상기한 설명은 LOG 방식의 액정표시장치에 대해 설명하였지만 종래의 신호 전송용 케이블인 가요성 인쇄 회로(Flesible Printed Circuit; FPC)를 사용하여 게이트 신호를 전송하는 액정표시장치에도 본 발명이 적용될 수 있다는 것을 당업자라면 알 수 있다.
따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
본 발명에 의하면 게이트 고전압 및 게이트 저전압을 위한 배선을 액정표시패널에 데이터 배선과 평행하게 직접 형성하므로 게이트 고전압 및 게이트 저전압을 게이트 드라이버로 전송할 필요없이 직접 소스 드라이버에서 인가할 수 있다. 따라서, 배선의 선폭 설계가 액정표시패널의 협소한 공간인 모서리 영역에서보다 자유로워 전압값의 감소를 방지하는 효과가 있다.

Claims (5)

  1. 제 1 기판;
    상기 제 1 기판에 종횡으로 배열된 복수개의 게이트 배선 및 데이터 배선;
    상기 게이트 배선 및 데이터 배선의 교차점에 형성된 박막 트랜지스터;
    상기 제 1 기판의 외곽에 상기 데이터 배선과 평행하게 배열된 게이트 고전압 배선 및 게이트 저전압 배선;
    게이트 드라이버의 출력 펄스가 하이 논리이면 상기 게이트 배선을 상기 게이트 고전압 배선에 전기적으로 연결하고, 게이트 드라이버의 출력 펄스가 로우 논리이면 상기 게이트 배선을 상기 게이트 저전압 배선에 전기적으로 연결하는 스위칭 회로;
    상기 제 1 기판과 액정층을 사이에 두고 합착되는 컬러필터가 형성된 제 2 기판을 포함하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널.
  2. 제 1 항에 있어서, 상기 스위칭 회로는,
    게이트 드라이버의 출력 펄스가 입력되는 인버터;
    상기 인버터의 입력단에 연결된 게이트, 상기 고전압 게이트 배선에 연결된 드레인 및 상기 게이트 배선과 연결된 소스를 구비한 제 1 박막 트랜지스터;
    상기 인버터의 출력단에 연결된 게이트, 상기 저전압 게이트 배선에 연결된 드레인 및 상기 게이트 배선과 연결된 소스를 구비한 제 2 박막 트랜지스터를 포함하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널.
  3. 제 1 항에 있어서, 상기 제 1 기판의 모서리에 형성되어 게이트 신호를 상기 게이트 드라이버에 인가하는 게이트 신호 전송배선을 추가로 포함하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널.
  4. 제 1 항에 있어서, 상기 게이트 드라이버는 제 1 기판에 실장되는 것을 특징으로 하는 게이트 고전압 배선 및 게이트 저전압 배선을 구비한 액정표시패널.
  5. 게이트 드라이버로부터 스위칭 회로가 클럭을 입력받는 단계;
    상기 클럭이 하이 논리이면 게이트 고전압을 데이터 드라이버로부터 입력받아 게이트 배선에 인가하는 단계;
    상기 클럭이 로우 논리이면 게이트 저전압을 데이터 드라이버로부터 입력받아 게이트 배선에 인가하는 단계를 포함하는 액정표시패널의 게이트 고전압 및 게이트 저전압 인가방법.
KR1020020083600A 2002-12-24 2002-12-24 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널 KR100899628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083600A KR100899628B1 (ko) 2002-12-24 2002-12-24 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083600A KR100899628B1 (ko) 2002-12-24 2002-12-24 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널

Publications (2)

Publication Number Publication Date
KR20040057145A KR20040057145A (ko) 2004-07-02
KR100899628B1 true KR100899628B1 (ko) 2009-05-27

Family

ID=37349751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083600A KR100899628B1 (ko) 2002-12-24 2002-12-24 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널

Country Status (1)

Country Link
KR (1) KR100899628B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627415B2 (en) 2014-01-07 2017-04-18 Samsung Display Co., Ltd. Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013868A (ko) * 1997-07-17 1999-02-25 순페이 야마자키 표시 장치 및 그의 구동 회로
JP2001083548A (ja) 1999-07-13 2001-03-30 Samsung Electronics Co Ltd 液晶表示装置
KR20020057227A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시장치 및 그에 따른 구동방법
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013868A (ko) * 1997-07-17 1999-02-25 순페이 야마자키 표시 장치 및 그의 구동 회로
JP2001083548A (ja) 1999-07-13 2001-03-30 Samsung Electronics Co Ltd 液晶表示装置
KR20020057227A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시장치 및 그에 따른 구동방법
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627415B2 (en) 2014-01-07 2017-04-18 Samsung Display Co., Ltd. Display device
US10388208B2 (en) 2014-01-07 2019-08-20 Samsung Display Co., Ltd. Display device
US11037484B2 (en) 2014-01-07 2021-06-15 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20040057145A (ko) 2004-07-02

Similar Documents

Publication Publication Date Title
US9262985B2 (en) Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100831303B1 (ko) 액정표시장치
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR100899628B1 (ko) 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널
JP4103703B2 (ja) Ｔｆｔ表示装置
KR20030055845A (ko) 쉬프트 레지스터 및 이를 갖는 액정표시장치
US7663727B2 (en) Display device
KR20060089410A (ko) 디스플레이 장치
KR100919190B1 (ko) 라인-온-글래스 방식의 액정표시패널
KR20040016184A (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR101007687B1 (ko) 액정 표시 장치
KR100559223B1 (ko) 엘씨디모듈
KR100912697B1 (ko) 액정 표시 장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20070003149A (ko) 연성기판의 배선구조 및 이를 채용한 액정표시소자
KR20030080325A (ko) 라인 온 글래스형 액정표시장치
KR20050001063A (ko) 액정표시장치
KR20060055833A (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20050096690A (ko) 라인 온 글래스형 액정 표시 장치
KR20070058079A (ko) 액정표시장치
KR20060130316A (ko) 표시장치용 구동회로 및 이를 이용한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11