JP3300638B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3300638B2 JP3300638B2 JP20676797A JP20676797A JP3300638B2 JP 3300638 B2 JP3300638 B2 JP 3300638B2 JP 20676797 A JP20676797 A JP 20676797A JP 20676797 A JP20676797 A JP 20676797A JP 3300638 B2 JP3300638 B2 JP 3300638B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- picture element
- substrate
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 212
- 239000000758 substrate Substances 0.000 claims description 179
- 238000005304 joining Methods 0.000 claims description 49
- 239000011159 matrix material Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 48
- 239000010409 thin film Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 29
- 239000011295 pitch Substances 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に複数の液晶表示パネルまたはアレイ基板を接合
して大面積の表示を可能にする液晶表示装置に関する。
また本発明は表示画面が大きい液晶表示素子に関する。
し、特に複数の液晶表示パネルまたはアレイ基板を接合
して大面積の表示を可能にする液晶表示装置に関する。
また本発明は表示画面が大きい液晶表示素子に関する。
【０００２】
【従来の技術】近年、画像表示装置の大画面化に対する
要求が一段と強まってきている。一般家庭においても、
より一層の臨場感が体験できる大画面のテレビジョンへ
の要求は強いが、従来のＣＲＴは大画面化に伴い容積、
重量が増大するため、薄型軽量化可能な大面積のフラッ
トパネルディスプレイの実用化が強く望まれている。
要求が一段と強まってきている。一般家庭においても、
より一層の臨場感が体験できる大画面のテレビジョンへ
の要求は強いが、従来のＣＲＴは大画面化に伴い容積、
重量が増大するため、薄型軽量化可能な大面積のフラッ
トパネルディスプレイの実用化が強く望まれている。
【０００３】フラットパネルディスプレイの有力な表示
方式として液晶パネルが挙げられるが、４０インチ級の
大画面を１枚の液晶パネルで構成するのは製造設備、歩
留まりの点で容易には達成し難いという問題がある。
方式として液晶パネルが挙げられるが、４０インチ級の
大画面を１枚の液晶パネルで構成するのは製造設備、歩
留まりの点で容易には達成し難いという問題がある。
【０００４】このような観点から液晶パネルを複数枚接
続して１つの表示画面を構成する方式が従来より幾つか
提案されている。例えば、液晶パネルを直接に並列接続
する方法として特開平８−７６０７４が提案されてい
る。この方式は液晶パネルの持つ薄いという特長を生か
したまま大画面が実現できるという利点を有する。
続して１つの表示画面を構成する方式が従来より幾つか
提案されている。例えば、液晶パネルを直接に並列接続
する方法として特開平８−７６０７４が提案されてい
る。この方式は液晶パネルの持つ薄いという特長を生か
したまま大画面が実現できるという利点を有する。
【０００５】液晶パネルを直接に並列接続する方法をと
る場合、液晶パネル間の接合領域の幅が合成された表示
画面の表示品質に大きく影響する。接合領域幅が広く、
接続された複数の液晶パネル内の表示領域が離間してい
る場合、接合領域は非表示領域であるため妨害線として
認識されることになる。液晶パネルの接合部が妨害線と
して認識されないようにするためには、液晶パネルの接
合領域を十分に細く、画像の観視位置から見て視認限界
解像度程度まで細くすることが必要である。さらに、接
合領域をまたがって隣接する画素の配設ピッチを各液晶
パネル内の画素の配設ピッチと等しくすることが最も望
ましい条件といえる。
る場合、液晶パネル間の接合領域の幅が合成された表示
画面の表示品質に大きく影響する。接合領域幅が広く、
接続された複数の液晶パネル内の表示領域が離間してい
る場合、接合領域は非表示領域であるため妨害線として
認識されることになる。液晶パネルの接合部が妨害線と
して認識されないようにするためには、液晶パネルの接
合領域を十分に細く、画像の観視位置から見て視認限界
解像度程度まで細くすることが必要である。さらに、接
合領域をまたがって隣接する画素の配設ピッチを各液晶
パネル内の画素の配設ピッチと等しくすることが最も望
ましい条件といえる。
【０００６】このような条件を満たすために、液晶パネ
ルの接合に必要となる幅と同等以上の幅をブラックマト
リクス（ＢＭ）領域として各液晶パネルの絵素間に設け
る方法が提案されている（特開平８−７６０７４）。
ルの接合に必要となる幅と同等以上の幅をブラックマト
リクス（ＢＭ）領域として各液晶パネルの絵素間に設け
る方法が提案されている（特開平８−７６０７４）。
【０００７】この場合、接合領域が視認されないために
は接合領域以外の表示領域のＢＭの幅を、接合領域のＢ
Ｍの幅と等しくする必要がある。単一の液晶表示パネル
において信号線に平行な方向のＢＭの幅を考えた場合、
接合領域のＢＭの幅は接続しろとシール幅の和となり、
現状では約３００μｍ程度以上の接続領域が必要とな
る。これに対し、接続領域以外でのＢΜの幅は信号線、
および信号線と画素電極の間を覆うことが必要だが、こ
れには約３０μｍ程度のＢΜ幅があればよい。つまり、
液晶表示パネルを直接並列接続して大画面を得る液晶表
示装置の場合、接続領域以外のＢＭ幅は必要以上に太く
する必要がある。
は接合領域以外の表示領域のＢＭの幅を、接合領域のＢ
Ｍの幅と等しくする必要がある。単一の液晶表示パネル
において信号線に平行な方向のＢＭの幅を考えた場合、
接合領域のＢＭの幅は接続しろとシール幅の和となり、
現状では約３００μｍ程度以上の接続領域が必要とな
る。これに対し、接続領域以外でのＢΜの幅は信号線、
および信号線と画素電極の間を覆うことが必要だが、こ
れには約３０μｍ程度のＢΜ幅があればよい。つまり、
液晶表示パネルを直接並列接続して大画面を得る液晶表
示装置の場合、接続領域以外のＢＭ幅は必要以上に太く
する必要がある。
【０００８】液晶表示パネルを直接に並列接続した液晶
表示装置の従来の例を図１９により説明する。図１９は
表示領域のうち接続領域以外の部分の画素部を拡大して
模式的に表示したものである。９１Ｒ、９１Ｇ、９１Ｂ
はそれぞれＲ、Ｇ、Ｂの画素を示しており、これら３個
の画素電極で１つの絵素を形成している。それぞれの画
素電極には非線形スイッチング素子であるＴＦＴ９２
ａ、９２ｂ、９２ｃがそれぞれ接続されており、１つの
絵素に属する３つのΤＦＴ９２ａ、９２ｂ、９２ｃは同
一のゲート線９４に接続されている。また、上記３つの
ΤＦＴ９２ａ、９２ｂ、９２ｃはそれぞれ異なった信号
線９３ｒ、９３ｇ、９３ｂに接続されている。
表示装置の従来の例を図１９により説明する。図１９は
表示領域のうち接続領域以外の部分の画素部を拡大して
模式的に表示したものである。９１Ｒ、９１Ｇ、９１Ｂ
はそれぞれＲ、Ｇ、Ｂの画素を示しており、これら３個
の画素電極で１つの絵素を形成している。それぞれの画
素電極には非線形スイッチング素子であるＴＦＴ９２
ａ、９２ｂ、９２ｃがそれぞれ接続されており、１つの
絵素に属する３つのΤＦＴ９２ａ、９２ｂ、９２ｃは同
一のゲート線９４に接続されている。また、上記３つの
ΤＦＴ９２ａ、９２ｂ、９２ｃはそれぞれ異なった信号
線９３ｒ、９３ｇ、９３ｂに接続されている。
【０００９】それぞれの画素電極とその画素電極に接続
されたＴＦＴ、信号線の位置関係はＲ、Ｇ、Ｂの３つで
同じであるが、隣接する絵素と絵素の間には、接合領域
の非表示領域を覆うのに必要な幅ＬBMの図示しないブラ
ックマトリクス（ＢＭ）が形成されている。１つの絵素
内で隣接する画素間には信号線があるので、隣接する画
素間のＢＭの幅Ｌs は信号線や信号線と画素の間の部分
を覆う必要があるために約３０μｍ程度必要となる。絵
素のゲート線方向の繰返し周期を約６００μｍ、絵素と
絵素の間のＢＭの幅ＬBM＝３３０μｍ、画素と画素の間
のＢΜの幅Ｌｓ＝３０μｍとすると、ゲート線方向の画
素の光透過領域の長さＬｐ＝６０μｍとなり、光が透過
する部分の割合が小さくなり、液晶表示装置の光透過率
が小さくなってしまうという問題がある。
されたＴＦＴ、信号線の位置関係はＲ、Ｇ、Ｂの３つで
同じであるが、隣接する絵素と絵素の間には、接合領域
の非表示領域を覆うのに必要な幅ＬBMの図示しないブラ
ックマトリクス（ＢＭ）が形成されている。１つの絵素
内で隣接する画素間には信号線があるので、隣接する画
素間のＢＭの幅Ｌs は信号線や信号線と画素の間の部分
を覆う必要があるために約３０μｍ程度必要となる。絵
素のゲート線方向の繰返し周期を約６００μｍ、絵素と
絵素の間のＢＭの幅ＬBM＝３３０μｍ、画素と画素の間
のＢΜの幅Ｌｓ＝３０μｍとすると、ゲート線方向の画
素の光透過領域の長さＬｐ＝６０μｍとなり、光が透過
する部分の割合が小さくなり、液晶表示装置の光透過率
が小さくなってしまうという問題がある。
【００１０】また、液晶パネルを直接並列に接合して大
画面を得る液晶表示装置の場合、接続される各液晶パネ
ルまたはアレイ基板毎の歩留まりが異なる場合、液晶表
示装置全体の総合歩留まりは最も良品率の低い基板の歩
留まりに律速される。さらに、各液晶パネル表示特性に
は個体差があるため、接続されるアレイ基板の方向が特
定されていると特性の差が小さいアレイ基板の組み合わ
せ自由度が低下するという問題がある。
画面を得る液晶表示装置の場合、接続される各液晶パネ
ルまたはアレイ基板毎の歩留まりが異なる場合、液晶表
示装置全体の総合歩留まりは最も良品率の低い基板の歩
留まりに律速される。さらに、各液晶パネル表示特性に
は個体差があるため、接続されるアレイ基板の方向が特
定されていると特性の差が小さいアレイ基板の組み合わ
せ自由度が低下するという問題がある。
【００１１】さらに、表示装置に表示される表示情報量
は増加する傾向が顕著であり、このような表示情報量の
増大に対応するため、これまで以上に大型・高精細の表
示装置が求められている。ところが液晶表示装置では、
高精細化を行うには液晶を駆動するための書込み時間が
短くなるという問題を有している。また表示画面をさら
に大型化すると、画素および信号線の容量が大きくなる
ため、信号線なまりが生じ、書込み特性が充分に得られ
ずコントラストが低下してしまうという問題がある。
は増加する傾向が顕著であり、このような表示情報量の
増大に対応するため、これまで以上に大型・高精細の表
示装置が求められている。ところが液晶表示装置では、
高精細化を行うには液晶を駆動するための書込み時間が
短くなるという問題を有している。また表示画面をさら
に大型化すると、画素および信号線の容量が大きくなる
ため、信号線なまりが生じ、書込み特性が充分に得られ
ずコントラストが低下してしまうという問題がある。
【００１２】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、表示画面が大きく、かつ優れた表示品質を有す
る液晶表示装置を提供することを目的とする。また本発
明は、複数接合する際の組み合わせの自由度が高く、か
つ外部回路との接続も容易な生産性の高い液晶表示装置
を提供することを目的とする。
題点を解決するためになされたものである。すなわち本
発明は、表示画面が大きく、かつ優れた表示品質を有す
る液晶表示装置を提供することを目的とする。また本発
明は、複数接合する際の組み合わせの自由度が高く、か
つ外部回路との接続も容易な生産性の高い液晶表示装置
を提供することを目的とする。
【００１３】また本発明は、開口率の高い液晶表示装置
を提供することを目的とする。
を提供することを目的とする。
【００１４】さらに本発明は、表示画面が大型化しても
コントラストが高く高精細な表示を行うことができる液
晶表示装置を提供することができる。また画素への表示
信号の書込み時間を大幅に短縮し、書込み特性を向上す
ることを目的とする。
コントラストが高く高精細な表示を行うことができる液
晶表示装置を提供することができる。また画素への表示
信号の書込み時間を大幅に短縮し、書込み特性を向上す
ることを目的とする。
【００１５】
【課題を解決するための手段】このような課題を解決す
るために、本発明は以下のような構成を備えたものであ
る。
るために、本発明は以下のような構成を備えたものであ
る。
【００１６】本発明の液晶表示素子は、接合された複数
の絶縁性基板からなり、複数の絶縁性基板上にわたって
マトリクス状に配列された絵素領域と、前記絵素領域内
に複数並列して配設された画素電極とを有する第１の基
板と、対向電極が配設された第２の基板と、前記第１の
基板と前記第２の基板とに挟持された液晶層とを具備
し、前記絵素領域は前記複数の絶縁性基板の接合線の両
側から１列ごとに列設された第１の絵素領域と、前記絶
縁性基板内で前記第１の絵素領域と交互に列設された第
２の絵素領域とからなり、前記第１の基板または前記第
２の基板のいずれか一方に配設され、少なくとも隣接す
る前記第１の絵素領域の間の領域を遮光するように配設
された遮光手段をさらに具備したことを特徴とする。
の絶縁性基板からなり、複数の絶縁性基板上にわたって
マトリクス状に配列された絵素領域と、前記絵素領域内
に複数並列して配設された画素電極とを有する第１の基
板と、対向電極が配設された第２の基板と、前記第１の
基板と前記第２の基板とに挟持された液晶層とを具備
し、前記絵素領域は前記複数の絶縁性基板の接合線の両
側から１列ごとに列設された第１の絵素領域と、前記絶
縁性基板内で前記第１の絵素領域と交互に列設された第
２の絵素領域とからなり、前記第１の基板または前記第
２の基板のいずれか一方に配設され、少なくとも隣接す
る前記第１の絵素領域の間の領域を遮光するように配設
された遮光手段をさらに具備したことを特徴とする。
【００１７】前記絶縁性基板は、第１の絵素領域を構成
する前記画素電極に表示信号を供給する第１の信号線
と、第２の絵素領域を構成する前記画素電極に前記表示
信号を供給する第２の信号線とを具備し、前記第１の信
号線と前記第２の信号線とは前記絶縁性基板の異なった
側に引き出すようにしてもよい。すなわち本発明の液晶
表示装置は、２次元的に等間隔にマトリクス配列された
絵素領域を有する液晶表示装置であって、画素電極が配
設された１枚のアレイ基板の複数枚の側面間を接合する
ことにより複合的な１枚のアレイ基板（第１の基板）と
することにより、表示画面を大きくすることを可能と
し、かつ表示に寄与しない冗長な第２の絵素領域を備え
ることによりアレイ基板乃至は液晶パネルの接続を容易
にしたものである。
する前記画素電極に表示信号を供給する第１の信号線
と、第２の絵素領域を構成する前記画素電極に前記表示
信号を供給する第２の信号線とを具備し、前記第１の信
号線と前記第２の信号線とは前記絶縁性基板の異なった
側に引き出すようにしてもよい。すなわち本発明の液晶
表示装置は、２次元的に等間隔にマトリクス配列された
絵素領域を有する液晶表示装置であって、画素電極が配
設された１枚のアレイ基板の複数枚の側面間を接合する
ことにより複合的な１枚のアレイ基板（第１の基板）と
することにより、表示画面を大きくすることを可能と
し、かつ表示に寄与しない冗長な第２の絵素領域を備え
ることによりアレイ基板乃至は液晶パネルの接続を容易
にしたものである。
【００１８】そして第２の絵素領域は例えばブラックマ
トリクスなどの遮光膜により被覆されているが、この遮
光膜の接合線と垂直な方向の幅は、１個の絵素領域の接
合線と垂直な方向の幅と近似的に等しくなるように配設
されている。表示に使用される第１の絵素の各画素電極
上にはＲＧＢカラーフィルタが設けられ、表示に使用す
る画素に接続されている配線引き出し部から電気信号が
印加される。さらに、複数の基板の接合線の両側には必
ず第１の絵素領域が配設されることになるが、１枚のア
レイ基板内での第１の絵素領域の配設ピッチと、複数の
アレイ基板にまたがった第１の絵素領域の配設ピッチと
は近似的に等しくなるように配設されている。したがっ
て本発明の液晶表示装置の表示画面を構成するすべての
絵素（第１の絵素）は、複数の基板にまたがって一体的
に形成された表示領域内に等しいピッチで配設されてい
る。なお、等しいピッチとは信号線に沿った方向または
走査線に沿った方向にそれぞれ等しければよく、縦方向
と横方向とでピッチが異なっていてもよい。
トリクスなどの遮光膜により被覆されているが、この遮
光膜の接合線と垂直な方向の幅は、１個の絵素領域の接
合線と垂直な方向の幅と近似的に等しくなるように配設
されている。表示に使用される第１の絵素の各画素電極
上にはＲＧＢカラーフィルタが設けられ、表示に使用す
る画素に接続されている配線引き出し部から電気信号が
印加される。さらに、複数の基板の接合線の両側には必
ず第１の絵素領域が配設されることになるが、１枚のア
レイ基板内での第１の絵素領域の配設ピッチと、複数の
アレイ基板にまたがった第１の絵素領域の配設ピッチと
は近似的に等しくなるように配設されている。したがっ
て本発明の液晶表示装置の表示画面を構成するすべての
絵素（第１の絵素）は、複数の基板にまたがって一体的
に形成された表示領域内に等しいピッチで配設されてい
る。なお、等しいピッチとは信号線に沿った方向または
走査線に沿った方向にそれぞれ等しければよく、縦方向
と横方向とでピッチが異なっていてもよい。
【００１９】アレイ基板乃至は液晶パネルを複数枚並列
接続する際に必要とされる接続領域の幅は、液晶を封じ
るのに必要なシール幅と、アレイ基板乃至は液晶パネル
を接合するための接続幅の合計が、接続線と垂直な方向
の絵素の幅に対して等しいかもしくは約１０％程度以内
の差であることが望ましい。また、アレイ基板乃至は液
晶パネルの接合線に沿って隣接した絵素は必ず表示に使
用される第１の絵素となるようにすることが必要であ
る。
接続する際に必要とされる接続領域の幅は、液晶を封じ
るのに必要なシール幅と、アレイ基板乃至は液晶パネル
を接合するための接続幅の合計が、接続線と垂直な方向
の絵素の幅に対して等しいかもしくは約１０％程度以内
の差であることが望ましい。また、アレイ基板乃至は液
晶パネルの接合線に沿って隣接した絵素は必ず表示に使
用される第１の絵素となるようにすることが必要であ
る。
【００２０】液晶層は画素電極と対向電極とに挟持され
て構成される画素を単位として電気的に液晶の配向が制
御されることによって表示が行われる。１個の絵素を例
えばＲＧＢ、ＣＭＹなどのような３原色に対応して３個
の画素により構成するようにすればカラー表示を行うこ
とができる。絵素を構成する画素は３個に限らず２個で
も４個以上でもよい。
て構成される画素を単位として電気的に液晶の配向が制
御されることによって表示が行われる。１個の絵素を例
えばＲＧＢ、ＣＭＹなどのような３原色に対応して３個
の画素により構成するようにすればカラー表示を行うこ
とができる。絵素を構成する画素は３個に限らず２個で
も４個以上でもよい。
【００２１】表示に寄与する第１の絵素領域は、複数接
続されたアレイ基板の接合線に沿った両側から１列ごと
に列設され、冗長な第２の絵素は、接続される個々のア
レイ基板内で、第１の絵素領域と交互に列設されてい
る。すなわち、第２の絵素領域は遮光手段により遮光さ
れており、実際の表示には寄与しないが、このような冗
長な第２の絵素領域を設けることにより、アレイ基板の
組み合わせ自由度が向上する。
続されたアレイ基板の接合線に沿った両側から１列ごと
に列設され、冗長な第２の絵素は、接続される個々のア
レイ基板内で、第１の絵素領域と交互に列設されてい
る。すなわち、第２の絵素領域は遮光手段により遮光さ
れており、実際の表示には寄与しないが、このような冗
長な第２の絵素領域を設けることにより、アレイ基板の
組み合わせ自由度が向上する。
【００２２】例えば、各画素電極にアナログやディジタ
ルの表示信号を供給するために基板の表示領域の外周部
に設けられる配線引き出し部を上下、左右について共通
もしくは対称に配設することにより、個々のアレイ基板
に交互に列設される複数組の絵素列のどちらを第１の絵
素としても、信号線を基板の一方の側へまとめて引き出
すことができる。
ルの表示信号を供給するために基板の表示領域の外周部
に設けられる配線引き出し部を上下、左右について共通
もしくは対称に配設することにより、個々のアレイ基板
に交互に列設される複数組の絵素列のどちらを第１の絵
素としても、信号線を基板の一方の側へまとめて引き出
すことができる。
【００２３】例えば、液晶パネルの接合面側と配線引き
出し部の区別を無くし共通構造とすることにより、液晶
パネルを左右どちら側にも接続できるようになる。この
ようにすれば、製造された液晶パネルの一部に画素欠陥
もしくは線欠陥が生じた場合でも、欠陥の生じた画素が
表示しない絵素の組みに含まれるよう接続方向を選択す
ることで第１の絵素と冗長な第２の絵素を入れ替えるこ
とができるから、欠陥のある液晶パネルでも使用するこ
とが可能となり、生産性が大きく向上する。
出し部の区別を無くし共通構造とすることにより、液晶
パネルを左右どちら側にも接続できるようになる。この
ようにすれば、製造された液晶パネルの一部に画素欠陥
もしくは線欠陥が生じた場合でも、欠陥の生じた画素が
表示しない絵素の組みに含まれるよう接続方向を選択す
ることで第１の絵素と冗長な第２の絵素を入れ替えるこ
とができるから、欠陥のある液晶パネルでも使用するこ
とが可能となり、生産性が大きく向上する。
【００２４】さらに、絵素に含まれる画素の配線引き出
し部の引き出し方向を組み毎に対称とすることで表示に
使用する画素と使用しない画素の配線引き出し部の混在
を避けることができる。このため、駆動用ＩＣの取り付
けを、基板の一方の側のみで行うことができる。
し部の引き出し方向を組み毎に対称とすることで表示に
使用する画素と使用しない画素の配線引き出し部の混在
を避けることができる。このため、駆動用ＩＣの取り付
けを、基板の一方の側のみで行うことができる。
【００２５】また、絵素領域に含まれる画素電極のう
ち、一部の配線を共通化することで開口率の低下及び寄
生容量の増加を抑制することができる。
ち、一部の配線を共通化することで開口率の低下及び寄
生容量の増加を抑制することができる。
【００２６】このように本発明の液晶表示装置は、複数
の基板を接合してより大きな表示画面を構成したもので
あり、複数の基板の貼り合わせマージンに対応して第１
の絵素領域の配設ピッチを設定したものである。このた
め、絵素領域の配設ピッチは大きなものになるが、本発
明の液晶表示装置では隣接する第１の絵素領域間の間の
領域を利用して、液晶表示装置の表示品質、生産性を向
上するための構成を備えるようにしている。
の基板を接合してより大きな表示画面を構成したもので
あり、複数の基板の貼り合わせマージンに対応して第１
の絵素領域の配設ピッチを設定したものである。このた
め、絵素領域の配設ピッチは大きなものになるが、本発
明の液晶表示装置では隣接する第１の絵素領域間の間の
領域を利用して、液晶表示装置の表示品質、生産性を向
上するための構成を備えるようにしている。
【００２７】上述した本発明の液晶表示装置は、複数の
基板の接合領域を遮光するブラックマトリクスなどの遮
光膜の幅と、１枚の基板内の第１の絵素領域間を遮光す
る遮光膜の幅を近似的に等しく設定し、１枚の基板内の
第１の絵素領域間に冗長な第２の絵素領域を配設するこ
とにより、液晶表示装置の生産性を向上しているが、遮
光手段により遮光される領域には、例えば複数本の信号
線を束ねて配設するようにしてもよいし、また信号線駆
動回路や、ディジタルな表示信号をアナログ表示信号
（電圧）に変換するＤ／Ａコンバータを配設するように
してもよい。
基板の接合領域を遮光するブラックマトリクスなどの遮
光膜の幅と、１枚の基板内の第１の絵素領域間を遮光す
る遮光膜の幅を近似的に等しく設定し、１枚の基板内の
第１の絵素領域間に冗長な第２の絵素領域を配設するこ
とにより、液晶表示装置の生産性を向上しているが、遮
光手段により遮光される領域には、例えば複数本の信号
線を束ねて配設するようにしてもよいし、また信号線駆
動回路や、ディジタルな表示信号をアナログ表示信号
（電圧）に変換するＤ／Ａコンバータを配設するように
してもよい。
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】 また本発明の液晶表示装置は、接合され
た複数の絶縁性基板からなり、複数の絶縁性基板上にま
たがってマトリクス状に配列された絵素領域と、前記絵
素領域内に複数並列して配設された画素電極と、前記絵
素領域内で前記画素電極と接続して配設されたスイッチ
ング素子と、前記絶縁性基板内で隣接する前記絵素領域
の間であって前記接合線と平行方向の領域に配設され、
表示信号を前記スイッチング素子を介して前記画素電極
に供給する論理回路とを備えた第１の基板と、対向電極
が配設された第２の基板と、前記第１の基板と前記第２
の基板とに挟持された液晶層と、前記第１の基板または
前記第２の基板のいずれか一方に配設され、隣接する絵
素領域の間であって前記論理回路が配設される側の領域
を、前記絵素領域の前記接合線の方向の幅とほぼ同じ間
隔で前記接合線の垂直方向と平行に遮光する遮光手段と
を具備したことを特徴とする。論理回路としては、例え
ばシフトレジスタ、データラッチ、ディジタルコンパレ
ータ、フリップフロップなどをあげることができる。ま
た通常表示領域の周辺に配設される信号線駆動回路や、
ディジタルな表示信号をこの表示信号に対応したアナロ
グ電圧に変換するＤ／Ａコンバータなどを配設するよう
にしてもよい。さらに、このような論理回路、信号処理
回路はａ−Ｓｉ（アモルファスシリコン）からなる半導
体膜をチャネルに用いた薄膜トランジスタなどにより構
成するようにしてもよいが、ｐｏｌｙ−Ｓｉ（多結晶シ
リコン）、μｃ−Ｓｉ（微結晶シリコン）などからなる
半導体膜をチャネルに用いた薄膜トランジスタなどによ
り構成するようにしてもよい。後者の方がスイッチング
速度を向上することができ、また画素電極と接続した画
素選択用の薄膜トランジスタアレイと基板上に一体的に
配設することができるのでさらに好適である。
た複数の絶縁性基板からなり、複数の絶縁性基板上にま
たがってマトリクス状に配列された絵素領域と、前記絵
素領域内に複数並列して配設された画素電極と、前記絵
素領域内で前記画素電極と接続して配設されたスイッチ
ング素子と、前記絶縁性基板内で隣接する前記絵素領域
の間であって前記接合線と平行方向の領域に配設され、
表示信号を前記スイッチング素子を介して前記画素電極
に供給する論理回路とを備えた第１の基板と、対向電極
が配設された第２の基板と、前記第１の基板と前記第２
の基板とに挟持された液晶層と、前記第１の基板または
前記第２の基板のいずれか一方に配設され、隣接する絵
素領域の間であって前記論理回路が配設される側の領域
を、前記絵素領域の前記接合線の方向の幅とほぼ同じ間
隔で前記接合線の垂直方向と平行に遮光する遮光手段と
を具備したことを特徴とする。論理回路としては、例え
ばシフトレジスタ、データラッチ、ディジタルコンパレ
ータ、フリップフロップなどをあげることができる。ま
た通常表示領域の周辺に配設される信号線駆動回路や、
ディジタルな表示信号をこの表示信号に対応したアナロ
グ電圧に変換するＤ／Ａコンバータなどを配設するよう
にしてもよい。さらに、このような論理回路、信号処理
回路はａ−Ｓｉ（アモルファスシリコン）からなる半導
体膜をチャネルに用いた薄膜トランジスタなどにより構
成するようにしてもよいが、ｐｏｌｙ−Ｓｉ（多結晶シ
リコン）、μｃ−Ｓｉ（微結晶シリコン）などからなる
半導体膜をチャネルに用いた薄膜トランジスタなどによ
り構成するようにしてもよい。後者の方がスイッチング
速度を向上することができ、また画素電極と接続した画
素選択用の薄膜トランジスタアレイと基板上に一体的に
配設することができるのでさらに好適である。
【００３３】 以上により、複数のアレイ基板または複
数の液晶表示パネルを接合して大画面を構成する液晶表
示装置において、非表示領域となる接続領域を視認され
ないようにするため、接続領域以外の表示領域において
ＢΜの幅を必要以上に太くすることにより光の透過率が
低下するのを防止し、実質的に開口率を向上することが
できる。このように、絵素毎に表示信号を保持して画素
電極に供給する表示信号処理部を有し、この画素信号処
理部は高速スイッチング動作が可能なポリシリコンＴＦ
Ｔなどで構成することにより、画素へのデータ転送を高
速に行うことができる。この場合、絵素内の画素電極へ
の表示信号電圧の印加は表示信号処理部での処理後に行
われることになるが、例えば表示信号処理部での処理時
間を１／２フィールド期間で行うと、残り１／２フィー
ルドを書込み期間とすることができるため、容量の大き
い液晶表示装置の駆動においても、書込み時間が長く取
れ、画質を大幅に改善することができる。
数の液晶表示パネルを接合して大画面を構成する液晶表
示装置において、非表示領域となる接続領域を視認され
ないようにするため、接続領域以外の表示領域において
ＢΜの幅を必要以上に太くすることにより光の透過率が
低下するのを防止し、実質的に開口率を向上することが
できる。このように、絵素毎に表示信号を保持して画素
電極に供給する表示信号処理部を有し、この画素信号処
理部は高速スイッチング動作が可能なポリシリコンＴＦ
Ｔなどで構成することにより、画素へのデータ転送を高
速に行うことができる。この場合、絵素内の画素電極へ
の表示信号電圧の印加は表示信号処理部での処理後に行
われることになるが、例えば表示信号処理部での処理時
間を１／２フィールド期間で行うと、残り１／２フィー
ルドを書込み期間とすることができるため、容量の大き
い液晶表示装置の駆動においても、書込み時間が長く取
れ、画質を大幅に改善することができる。
【００３４】このような論理回路を、例えば列方向に配
列された絵素について、単位絵素毎にデジタル表示信号
を画素電極へ印加するアナログ信号に変換するＤ／Ａ変
換手段と、前記デジタル表示信号を保持するデータラッ
チなどの保持手段と、前記保持手段への表示信号入力を
制御するシフトレジスタなどの制御手段とにより構成
し、このような表示信号処理部により、表示信号の伝送
を列方向に列設された画素に対して行うようにしてもよ
い。
列された絵素について、単位絵素毎にデジタル表示信号
を画素電極へ印加するアナログ信号に変換するＤ／Ａ変
換手段と、前記デジタル表示信号を保持するデータラッ
チなどの保持手段と、前記保持手段への表示信号入力を
制御するシフトレジスタなどの制御手段とにより構成
し、このような表示信号処理部により、表示信号の伝送
を列方向に列設された画素に対して行うようにしてもよ
い。
【００３５】このような構成によれば、列方向に配設さ
れた画素電極について表示信号を供給することができ
る。これは例えばウィンドウ表示などによって行方向の
画素群の内書き換えを必要とする画素と必要としない画
素が混在するような場合に、書き換えを必要とする画素
が属する列の画素群に対してはデータラッチ部の書き換
えを行い、それ以外の列の画素群については表示信号の
伝送を停止することができる。これにより、データ伝送
量を低減し、消費電力を低減することができる。
れた画素電極について表示信号を供給することができ
る。これは例えばウィンドウ表示などによって行方向の
画素群の内書き換えを必要とする画素と必要としない画
素が混在するような場合に、書き換えを必要とする画素
が属する列の画素群に対してはデータラッチ部の書き換
えを行い、それ以外の列の画素群については表示信号の
伝送を停止することができる。これにより、データ伝送
量を低減し、消費電力を低減することができる。
【００３６】また例えば、表示信号処理部内のＤ／Ａ処
理部を、デジタルな表示信号に対応した（＋）書込み極
性用バッファ回路と（−）書込み極性用バッファ回路と
により構成し、画素電極とバッファ回路間に介在するセ
レクト部によって、画素電極への書込み極性を反転させ
るようにしてもよい。このような構成によれば、１回の
表示信号伝送で（＋）極性と（−）極性の書込み電圧を
生成することで、極性反転毎にデータ伝送する動作を低
減し、消費電力を大幅に低減することができる。またこ
の場合、極性反転方法については、行または列ごとに反
転させるなどフリッカなどの画質劣化が生じないように
行うことが好ましい。
理部を、デジタルな表示信号に対応した（＋）書込み極
性用バッファ回路と（−）書込み極性用バッファ回路と
により構成し、画素電極とバッファ回路間に介在するセ
レクト部によって、画素電極への書込み極性を反転させ
るようにしてもよい。このような構成によれば、１回の
表示信号伝送で（＋）極性と（−）極性の書込み電圧を
生成することで、極性反転毎にデータ伝送する動作を低
減し、消費電力を大幅に低減することができる。またこ
の場合、極性反転方法については、行または列ごとに反
転させるなどフリッカなどの画質劣化が生じないように
行うことが好ましい。
【００３７】また例えば、前記論理回路に、デジタル表
示信号を画素電極へ印加するアナログ信号に変換するＤ
／Ａ処理部と、輝度信号および色差信号をデジタル表示
信号に変換する色変換マトリックス部と、前記輝度信号
および色差信号を記録するデータラッチ部と、前記デー
タラッチ部への表示信号入力を制御するシフトレジスタ
部とを備えるようにしてもよい。このような構成を採用
することにより、例えばＮＴＳＣ信号などのＹ／Ｃ信号
を直接画素へ伝送し、色変換マトリックス部によりＲＧ
Ｂ信号に変換するシステムと表示部が一体となった表示
装置を構成することができる。
示信号を画素電極へ印加するアナログ信号に変換するＤ
／Ａ処理部と、輝度信号および色差信号をデジタル表示
信号に変換する色変換マトリックス部と、前記輝度信号
および色差信号を記録するデータラッチ部と、前記デー
タラッチ部への表示信号入力を制御するシフトレジスタ
部とを備えるようにしてもよい。このような構成を採用
することにより、例えばＮＴＳＣ信号などのＹ／Ｃ信号
を直接画素へ伝送し、色変換マトリックス部によりＲＧ
Ｂ信号に変換するシステムと表示部が一体となった表示
装置を構成することができる。
【００３８】また本発明の液晶表示装置は、接合された
複数の絶縁性基板からなり、複数の絶縁性基板上にまた
がってマトリクス状に配列された絵素領域と、前記絵素
領域内に複数並列して配設された画素電極と、前記マト
リクス状に配列した絵素領域を前記接合線の方向と平行
方向に延びた複数の領域に分割するような前記絵素領域
の間に複数配設され、前記分割された領域毎に前記画素
電極に表示信号を供給する信号線駆動回路と、前記画素
電極と前記表示信号を供給する信号線駆動回路との間に
介挿され、前記表示信号を選択的に前記画素電極に供給
するスイッチング素子と前記絶縁性基板内で隣接する前
記絵素領域の間の領域に配設され、表示信号を前記スイ
ッチング素子を介して前記画素電極に供給する複数の信
号線とを備えた第１の基板と、対向電極が配設された第
２の基板と、前記第１の基板と前記第２の基板とに挟持
された液晶層と、前記第１の基板または前記第２の基板
のいずれか一方に配設され、隣接する前記絵素領域の間
であって前記信号線駆動回路が配設される側の領域を、
前記絵素領域の前記接合線の垂直方向の幅とほぼ同じ間
隔で前記接合線の方向と平行に遮光する遮光手段とを具
備したことを特徴とする。すなわち、この液晶表示装置
は、通常表示領域の周辺部に配設される信号線駆動回路
を、複数分割されたブロックごとに表示領域内に配設し
たものである。分割するブロック数は、表示画面全体の
大きさなどに応じて定めるようにすればよい。例えばｎ
個のブロックに分割した場合は、書込み期間をｎ倍に長
くすることができ、容量の大きい液晶表示装置において
もコントラストが向上し、表示品質を大幅に向上するこ
とができる。また、表示画面が大型化しても信号線を長
さを短くすることができ、表示信号の波形なまりを抑制
することができる。
複数の絶縁性基板からなり、複数の絶縁性基板上にまた
がってマトリクス状に配列された絵素領域と、前記絵素
領域内に複数並列して配設された画素電極と、前記マト
リクス状に配列した絵素領域を前記接合線の方向と平行
方向に延びた複数の領域に分割するような前記絵素領域
の間に複数配設され、前記分割された領域毎に前記画素
電極に表示信号を供給する信号線駆動回路と、前記画素
電極と前記表示信号を供給する信号線駆動回路との間に
介挿され、前記表示信号を選択的に前記画素電極に供給
するスイッチング素子と前記絶縁性基板内で隣接する前
記絵素領域の間の領域に配設され、表示信号を前記スイ
ッチング素子を介して前記画素電極に供給する複数の信
号線とを備えた第１の基板と、対向電極が配設された第
２の基板と、前記第１の基板と前記第２の基板とに挟持
された液晶層と、前記第１の基板または前記第２の基板
のいずれか一方に配設され、隣接する前記絵素領域の間
であって前記信号線駆動回路が配設される側の領域を、
前記絵素領域の前記接合線の垂直方向の幅とほぼ同じ間
隔で前記接合線の方向と平行に遮光する遮光手段とを具
備したことを特徴とする。すなわち、この液晶表示装置
は、通常表示領域の周辺部に配設される信号線駆動回路
を、複数分割されたブロックごとに表示領域内に配設し
たものである。分割するブロック数は、表示画面全体の
大きさなどに応じて定めるようにすればよい。例えばｎ
個のブロックに分割した場合は、書込み期間をｎ倍に長
くすることができ、容量の大きい液晶表示装置において
もコントラストが向上し、表示品質を大幅に向上するこ
とができる。また、表示画面が大型化しても信号線を長
さを短くすることができ、表示信号の波形なまりを抑制
することができる。
【００３９】また例えば、表示領域内に配設する信号線
駆動回路にＤ／Ａ変換手段を備えるようにしてもよい。
すなわち表示画面にマトリクス状に配設された画素電極
を、例えば信号線と平行な方向に複数ブロックに分割
し、各ブロック毎にデジタル表示信号を画素電極へ印加
するアナログ信号に変換するＤ／Ａ処理部と、前記デジ
タル表示信号を記録するデータラッチ部と、前記データ
ラッチ部への表示信号入力を制御するシフトレジスタ部
とを基本構成として信号線駆動回路を構成するようにし
てもよい。また、このような論理回路が配設された領域
は、表示面上で視認できないよう遮光する遮光手段を備
えることがさらに好ましい。
駆動回路にＤ／Ａ変換手段を備えるようにしてもよい。
すなわち表示画面にマトリクス状に配設された画素電極
を、例えば信号線と平行な方向に複数ブロックに分割
し、各ブロック毎にデジタル表示信号を画素電極へ印加
するアナログ信号に変換するＤ／Ａ処理部と、前記デジ
タル表示信号を記録するデータラッチ部と、前記データ
ラッチ部への表示信号入力を制御するシフトレジスタ部
とを基本構成として信号線駆動回路を構成するようにし
てもよい。また、このような論理回路が配設された領域
は、表示面上で視認できないよう遮光する遮光手段を備
えることがさらに好ましい。
【００４０】このような構成を備えた本発明の液晶表示
装置は、前述した複数のアレイ基板または液晶パネルを
貼り合わせて表示画面を構成した液晶表示装置に適用す
るようにしてもよい。
装置は、前述した複数のアレイ基板または液晶パネルを
貼り合わせて表示画面を構成した液晶表示装置に適用す
るようにしてもよい。
【００４１】すなわち、隣接する絵素領域の間の領域に
論理回路を備えた本発明の液晶表示装置を、複数枚のア
レイ基板または液晶パネルの側面間を接合することによ
り１つの画面を構成する貼り合せ方式の液晶表示装置に
適用し、表示の構成単位要素である絵素の接合線に沿っ
た列ごとに、表示信号を処理する信号処理回路を備え、
この表示信号処理回路で表示信号に対応した表示信号電
圧を生成後、画素電極を選択するためのスイッチング素
子を介して前記絵素を構成する画素電極への書込み動作
を行うようにしてもよい。この場合表示信号処理部への
データ伝送をディジタル信号により行うことができ、ま
たその処理部をディジタル回路により構成することがで
きるため、処理に要する時間を大幅に短縮することがで
きる。したがって、表示画面を大きくした場合でも、各
画素電極へ表示信号に対応したアナログ信号電圧を書込
む時間を十分に確保することができる。また、表示信号
処理部などの表示画面内に配設される論路回路を遮光す
ることで、絵素領域以外からの光り漏れなどによるコン
トラストの低下を防止することができる。
論理回路を備えた本発明の液晶表示装置を、複数枚のア
レイ基板または液晶パネルの側面間を接合することによ
り１つの画面を構成する貼り合せ方式の液晶表示装置に
適用し、表示の構成単位要素である絵素の接合線に沿っ
た列ごとに、表示信号を処理する信号処理回路を備え、
この表示信号処理回路で表示信号に対応した表示信号電
圧を生成後、画素電極を選択するためのスイッチング素
子を介して前記絵素を構成する画素電極への書込み動作
を行うようにしてもよい。この場合表示信号処理部への
データ伝送をディジタル信号により行うことができ、ま
たその処理部をディジタル回路により構成することがで
きるため、処理に要する時間を大幅に短縮することがで
きる。したがって、表示画面を大きくした場合でも、各
画素電極へ表示信号に対応したアナログ信号電圧を書込
む時間を十分に確保することができる。また、表示信号
処理部などの表示画面内に配設される論路回路を遮光す
ることで、絵素領域以外からの光り漏れなどによるコン
トラストの低下を防止することができる。
【００４２】また、列方向に配列された絵素領域の列毎
に前述の表示信号処理部のような論理回路を配設し、表
示信号の伝送を列方向の絵素領域の画素電極に対して行
うことである。これにより、複数のアレイ基板乃至は液
晶パネルを貼り合わせて表示画面を構成した液晶表示装
置においても、列方向画素へのデータ転送を高速に行う
ことができ、したがって画素電極への書込み時間を長く
確保することができる。
に前述の表示信号処理部のような論理回路を配設し、表
示信号の伝送を列方向の絵素領域の画素電極に対して行
うことである。これにより、複数のアレイ基板乃至は液
晶パネルを貼り合わせて表示画面を構成した液晶表示装
置においても、列方向画素へのデータ転送を高速に行う
ことができ、したがって画素電極への書込み時間を長く
確保することができる。
【００４３】また、複数枚のアレイ基板または液晶パネ
ルの側面間を接合することにより１つの表示画面を構成
する貼り合せ方式の液晶表示装置においても、１絵素毎
に、表示信号に対応した（＋）極性の書込み電圧と
（−）極性の書込み電圧を有したそれぞれのバッファ回
路を有し、画素の極性反転はそれぞれのバッファ回路と
画素電極間に介在するセレクト回路を制御することで行
うようにしてもよい。この場合、例えば表示画像が静止
画である場合などには、リーク電流によりバッファ回路
の保持電圧が大幅に変動しない程度に表示信号の伝送を
停止することができる。このため消費電力が低減する。
ルの側面間を接合することにより１つの表示画面を構成
する貼り合せ方式の液晶表示装置においても、１絵素毎
に、表示信号に対応した（＋）極性の書込み電圧と
（−）極性の書込み電圧を有したそれぞれのバッファ回
路を有し、画素の極性反転はそれぞれのバッファ回路と
画素電極間に介在するセレクト回路を制御することで行
うようにしてもよい。この場合、例えば表示画像が静止
画である場合などには、リーク電流によりバッファ回路
の保持電圧が大幅に変動しない程度に表示信号の伝送を
停止することができる。このため消費電力が低減する。
【００４４】また複数枚のアレイ基板または液晶パネル
の側面間を接合することにより１つの表示画面を構成す
る貼り合せ方式の液晶表示装置においても、絵素領域
毎、または絵素領域の列毎に備わっている信号処理回路
への画像データを輝度信号および色差信号（以下、Ｙ／
Ｃ信号と呼ぶ）とし、前記信号処理回路内の色変換マト
リックス部においてＹ／Ｃ信号からデジタル表示信号
（以下、ＲＧＢ信号と呼ぶ）に変換する。この場合、Ｙ
／Ｃ信号は隣接する少なくとも２つ以上の絵素のコンポ
ジット信号であり、例えば左右絵素もしくは上下左右絵
素のＲＧＢ信号を生成するようにしてもよい。
の側面間を接合することにより１つの表示画面を構成す
る貼り合せ方式の液晶表示装置においても、絵素領域
毎、または絵素領域の列毎に備わっている信号処理回路
への画像データを輝度信号および色差信号（以下、Ｙ／
Ｃ信号と呼ぶ）とし、前記信号処理回路内の色変換マト
リックス部においてＹ／Ｃ信号からデジタル表示信号
（以下、ＲＧＢ信号と呼ぶ）に変換する。この場合、Ｙ
／Ｃ信号は隣接する少なくとも２つ以上の絵素のコンポ
ジット信号であり、例えば左右絵素もしくは上下左右絵
素のＲＧＢ信号を生成するようにしてもよい。
【００４５】また複数枚のアレイ基板または液晶パネル
の側面間を接合することにより１つの表示画面を構成す
る貼り合せ方式の液晶表示装置においても、表示領域内
にマトリクス状に配列した画素電極を少なくとも２つ以
上の複数ブロックに分割し、各ブロック毎に、デジタル
表示信号を画素電極へ印加するアナログ信号に変換する
Ｄ／Ａ処理部と、前記デジタル表示信号を記録するデー
タラッチ部と、前記データラッチ部への表示信号入力を
制御するシフトレジスタ部を基本構成とした信号線駆動
回路を具備するようにしてもよい。この場合、ｎ個のブ
ロックに分割することにより、書込み期間をｎ倍に長く
することができ、高精細な表示を行うことができる。
の側面間を接合することにより１つの表示画面を構成す
る貼り合せ方式の液晶表示装置においても、表示領域内
にマトリクス状に配列した画素電極を少なくとも２つ以
上の複数ブロックに分割し、各ブロック毎に、デジタル
表示信号を画素電極へ印加するアナログ信号に変換する
Ｄ／Ａ処理部と、前記デジタル表示信号を記録するデー
タラッチ部と、前記データラッチ部への表示信号入力を
制御するシフトレジスタ部を基本構成とした信号線駆動
回路を具備するようにしてもよい。この場合、ｎ個のブ
ロックに分割することにより、書込み期間をｎ倍に長く
することができ、高精細な表示を行うことができる。
【００４６】
【発明の実施の形態】以下に本発明の液晶表示装置につ
いてさらに詳細に説明する。
いてさらに詳細に説明する。
【００４７】（実施形態１）図１は、本発明の液晶表示
装置の構成を概略的に示す図である。
装置の構成を概略的に示す図である。
【００４８】この液晶表示装置１０は２枚の液晶パネル
１１及び１２を、一体的に連続した表示画面１０ａを構
成するように接合したものである。液晶パネル１１、１
２は、画素電極２２がマトリクス状に配設されたアレイ
基板１１ａ、１２ａと対向電極が配設された対向基板と
の間に液晶層を挟持したものであり、液晶層に入射する
光を２次元的に変調（透過、散乱、吸収等）することに
より画像の表示を行うものである（対向電極、対向基
板、液晶層は図示を省略）。ここでは、２枚の液晶パネ
ル１１、１２の周辺部をそれぞれＡ−Ａ´方向、Ｂ−Ｂ
´方向に切り落として、組み合わせることによりより大
きな表示画面を構成している。
１１及び１２を、一体的に連続した表示画面１０ａを構
成するように接合したものである。液晶パネル１１、１
２は、画素電極２２がマトリクス状に配設されたアレイ
基板１１ａ、１２ａと対向電極が配設された対向基板と
の間に液晶層を挟持したものであり、液晶層に入射する
光を２次元的に変調（透過、散乱、吸収等）することに
より画像の表示を行うものである（対向電極、対向基
板、液晶層は図示を省略）。ここでは、２枚の液晶パネ
ル１１、１２の周辺部をそれぞれＡ−Ａ´方向、Ｂ−Ｂ
´方向に切り落として、組み合わせることによりより大
きな表示画面を構成している。
【００４９】図２は、図１に例示した液晶表示装置にお
いて向かって右側に接続される液晶パネル１１のアレイ
基板の構造を概略的に示す図である。図３は本発明の液
晶表示装置を構成するアレイ基板１０ａの接合部の構造
を拡大して概略的に示す図であり、図４は、絵素の構成
を拡大して模式的に示す図である。液晶パネル１１、１
２の接合部近傍について、画素電極２２、薄膜トランジ
スタ２４が形成されたアレイ基板１１ａ、１２ａと、ブ
ラックマトリクス３２、カラーフィルタ３３との位置関
係を示している。それぞれの絵素２１ａ、２１ｂ内には
画素電極２２が複数並列して配設されている。ここでは
カラー表示を行うため、１つの絵素２１ａ、２１ｂ内に
は、画素電極２２は赤色の表示信号が印加される画素電
極２２Ｒ、緑色の表示信号が印加される画素電極２２
Ｇ、青色の表示信号が印加される画素電極２２Ｂとが相
互の絶縁を保って並列に配設されている。これらの画素
電極２２Ｒ、２２Ｇ、２２Ｂには、薄膜トランジスタ２
４Ｒ、２４Ｇ、２４Ｂが接続されており、この薄膜トラ
ンジスタ２４により信号線２３から供給される表示信号
が選択的に画素電極２２に印加される。また、これらの
画素電極２２Ｒ、２２Ｇ、２２Ｂに対応する領域には、
各色に対応したカラーフィルタ３３Ｒ、３３Ｇ、３３Ｂ
が配設されている。
いて向かって右側に接続される液晶パネル１１のアレイ
基板の構造を概略的に示す図である。図３は本発明の液
晶表示装置を構成するアレイ基板１０ａの接合部の構造
を拡大して概略的に示す図であり、図４は、絵素の構成
を拡大して模式的に示す図である。液晶パネル１１、１
２の接合部近傍について、画素電極２２、薄膜トランジ
スタ２４が形成されたアレイ基板１１ａ、１２ａと、ブ
ラックマトリクス３２、カラーフィルタ３３との位置関
係を示している。それぞれの絵素２１ａ、２１ｂ内には
画素電極２２が複数並列して配設されている。ここでは
カラー表示を行うため、１つの絵素２１ａ、２１ｂ内に
は、画素電極２２は赤色の表示信号が印加される画素電
極２２Ｒ、緑色の表示信号が印加される画素電極２２
Ｇ、青色の表示信号が印加される画素電極２２Ｂとが相
互の絶縁を保って並列に配設されている。これらの画素
電極２２Ｒ、２２Ｇ、２２Ｂには、薄膜トランジスタ２
４Ｒ、２４Ｇ、２４Ｂが接続されており、この薄膜トラ
ンジスタ２４により信号線２３から供給される表示信号
が選択的に画素電極２２に印加される。また、これらの
画素電極２２Ｒ、２２Ｇ、２２Ｂに対応する領域には、
各色に対応したカラーフィルタ３３Ｒ、３３Ｇ、３３Ｂ
が配設されている。
【００５０】ここでは薄膜トランジスタ２４のチャネル
はａ−Ｓｉ（アモルファスシリコン）からなる半導体膜
により構成しているが、ｐｏｌｙ−Ｓｉ（多結晶シリコ
ン）、μｃ−Ｓｉ（微結晶シリコン）からなる半導体膜
をチャネルに用いるようにしてもよい。また、薄膜トラ
ンジスタの代わりにＭＩＭのような２端子の非線形スイ
ッチング素子を用いるようにしてもよい。
はａ−Ｓｉ（アモルファスシリコン）からなる半導体膜
により構成しているが、ｐｏｌｙ−Ｓｉ（多結晶シリコ
ン）、μｃ−Ｓｉ（微結晶シリコン）からなる半導体膜
をチャネルに用いるようにしてもよい。また、薄膜トラ
ンジスタの代わりにＭＩＭのような２端子の非線形スイ
ッチング素子を用いるようにしてもよい。
【００５１】この液晶表示装置１０の表示領域には、複
数のアレイ基板１１ａ、１２ａを接合する接合線の両側
から１列ごとに列設された第１の絵素２１ａと、それぞ
れのアレイ基板１１ａ内で第１の絵素２１ａと交互に列
設された第２の絵素２１ｂとが配設されている。
数のアレイ基板１１ａ、１２ａを接合する接合線の両側
から１列ごとに列設された第１の絵素２１ａと、それぞ
れのアレイ基板１１ａ内で第１の絵素２１ａと交互に列
設された第２の絵素２１ｂとが配設されている。
【００５２】接合線を挟んで列設されたアレイ基板１１
ａの第１の絵素２１ａとアレイ基板１２ａの第２の絵素
２１ｂとは、個々のアレイ基板１１ａ、１１ｂの内側お
よび表示画面全体にわたって配設ピッチが等しくなるよ
うに配設されている。すなわち接合されたアレイ基板１
１ａ、１２ａ上には、第１の絵素２１ａがマトリクス状
に配列されており、その接合線Ａ−Ａ´と垂直な方向
（ここでは走査線方向）の配設ピッチは、第１の絵素２
１ａ、第２の絵素２１ｂの走査線方向の幅と実質的に等
間隔に配設されている。接合線Ａ−Ａ´と垂直な方向の
配設ピッチとは異なるが、接合線Ａ−Ａ´の方向（ここ
では信号線方向）の配設ピッチも、接合された基板全体
について実質的に等しくなるように配設されている。
ａの第１の絵素２１ａとアレイ基板１２ａの第２の絵素
２１ｂとは、個々のアレイ基板１１ａ、１１ｂの内側お
よび表示画面全体にわたって配設ピッチが等しくなるよ
うに配設されている。すなわち接合されたアレイ基板１
１ａ、１２ａ上には、第１の絵素２１ａがマトリクス状
に配列されており、その接合線Ａ−Ａ´と垂直な方向
（ここでは走査線方向）の配設ピッチは、第１の絵素２
１ａ、第２の絵素２１ｂの走査線方向の幅と実質的に等
間隔に配設されている。接合線Ａ−Ａ´と垂直な方向の
配設ピッチとは異なるが、接合線Ａ−Ａ´の方向（ここ
では信号線方向）の配設ピッチも、接合された基板全体
について実質的に等しくなるように配設されている。
【００５３】そして、アレイ基板１１ａまたは図示しな
い対向基板の少なくともいずれか一方には、第１の絵素
２１ａ、第２の絵素２１ｂ内で隣接する画素電極２２の
間隙と、貼り合わせた２枚のアレイ基板１１ａ、１２ａ
全体にわたって第１の絵素２１ａの間の領域を遮光する
遮光手段であるブラックマトリクス３２が配設されてい
る。本発明の液晶表示装置では、第１の絵素２１ａを構
成する画素電極２２のみを表示に用いることにより、表
示画面全体にわたって表示の構成単位である絵素の配設
ピッチが均等にし、接合部が視認されないようにするこ
とができる。したがって第２の絵素２１ｂは冗長な絵素
であり、この絵素を構成する画素電極２２は表示には用
いない冗長な画素電極である。
い対向基板の少なくともいずれか一方には、第１の絵素
２１ａ、第２の絵素２１ｂ内で隣接する画素電極２２の
間隙と、貼り合わせた２枚のアレイ基板１１ａ、１２ａ
全体にわたって第１の絵素２１ａの間の領域を遮光する
遮光手段であるブラックマトリクス３２が配設されてい
る。本発明の液晶表示装置では、第１の絵素２１ａを構
成する画素電極２２のみを表示に用いることにより、表
示画面全体にわたって表示の構成単位である絵素の配設
ピッチが均等にし、接合部が視認されないようにするこ
とができる。したがって第２の絵素２１ｂは冗長な絵素
であり、この絵素を構成する画素電極２２は表示には用
いない冗長な画素電極である。
【００５４】図４は、絵素の構成を拡大して模式的に示
す図である。それぞれの絵素２１ａ、２１ｂ内には画素
電極２２が複数並列して配設されている。ここではカラ
ー表示を行うため、１つの絵素２１ａ、２１ｂ内には、
画素電極２２は赤色の表示信号が印加される画素電極２
２Ｒ、緑色の表示信号が印加される画素電極２２Ｇ、青
色の表示信号が印加される画素電極２２Ｂとが相互の絶
縁を保って並列に配設されている。これらの画素電極２
２Ｒ、２２Ｇ、２２Ｂに対応する領域には、各色に対応
した図示しないカラーフィルタが配設されている。
す図である。それぞれの絵素２１ａ、２１ｂ内には画素
電極２２が複数並列して配設されている。ここではカラ
ー表示を行うため、１つの絵素２１ａ、２１ｂ内には、
画素電極２２は赤色の表示信号が印加される画素電極２
２Ｒ、緑色の表示信号が印加される画素電極２２Ｇ、青
色の表示信号が印加される画素電極２２Ｂとが相互の絶
縁を保って並列に配設されている。これらの画素電極２
２Ｒ、２２Ｇ、２２Ｂに対応する領域には、各色に対応
した図示しないカラーフィルタが配設されている。
【００５５】各画素電極２２の間には、接合線Ａ−Ａ´
（Ｂ−Ｂ´）と平行に配設された信号線２３が配設され
ている。この信号線２３に図示しない信号線駆動回路な
どから供給される表示信号は、各画素電極２２と接続さ
れた例えば薄膜トランジスタ２４などの非線形スイッチ
ング素子により選択され画素電極２２に印加される。す
なわち薄膜トランジスタ２４は、この薄膜トランジスタ
２４のゲート電極２４ｇに図示しない走査線駆動回路よ
り走査線２５を介して供給される走査信号によりオン・
オフする。そして薄膜トランジスタ２４がオン状態のと
きに信号線２３に供給されている表示信号がサンプリン
グされて画素電極２２に印加されるのである。この画素
電極２２と図示しない対向電極との間に形成される電界
に液晶層が応答し、液晶層へ入射する光を２次元的に変
調することにより表示が行われる。
（Ｂ−Ｂ´）と平行に配設された信号線２３が配設され
ている。この信号線２３に図示しない信号線駆動回路な
どから供給される表示信号は、各画素電極２２と接続さ
れた例えば薄膜トランジスタ２４などの非線形スイッチ
ング素子により選択され画素電極２２に印加される。す
なわち薄膜トランジスタ２４は、この薄膜トランジスタ
２４のゲート電極２４ｇに図示しない走査線駆動回路よ
り走査線２５を介して供給される走査信号によりオン・
オフする。そして薄膜トランジスタ２４がオン状態のと
きに信号線２３に供給されている表示信号がサンプリン
グされて画素電極２２に印加されるのである。この画素
電極２２と図示しない対向電極との間に形成される電界
に液晶層が応答し、液晶層へ入射する光を２次元的に変
調することにより表示が行われる。
【００５６】第１の絵素２１ａ、第２の絵素２１ｂには
それぞれ３つの画素電極２２Ｒ、２２Ｇ、２２Ｂが配設
されているが、第１の絵素２１ａに配設された画素電極
２２に接続した信号線２３と、第２の絵素２１ｂに配設
された画素電極２２に接続した信号線２３とはアレイ基
板の互いに異なった側に引き出されている。つまり、第
１の絵素２１ａを構成する画素電極２２と接続した信号
線２３は図中上側に、第２の絵素２１ｂを構成する画素
電極２２と接続した信号線２３は図中下側にそれぞれ引
き出され、それぞれ信号線パッド２３ａ、２３ｂを介し
て信号線駆動回路と接続される。したがって、アレイ基
板の一方の側で、第１の絵素２１ａを構成する画素電極
２２と接続した信号線２３と選択的に接続することがで
きる。
それぞれ３つの画素電極２２Ｒ、２２Ｇ、２２Ｂが配設
されているが、第１の絵素２１ａに配設された画素電極
２２に接続した信号線２３と、第２の絵素２１ｂに配設
された画素電極２２に接続した信号線２３とはアレイ基
板の互いに異なった側に引き出されている。つまり、第
１の絵素２１ａを構成する画素電極２２と接続した信号
線２３は図中上側に、第２の絵素２１ｂを構成する画素
電極２２と接続した信号線２３は図中下側にそれぞれ引
き出され、それぞれ信号線パッド２３ａ、２３ｂを介し
て信号線駆動回路と接続される。したがって、アレイ基
板の一方の側で、第１の絵素２１ａを構成する画素電極
２２と接続した信号線２３と選択的に接続することがで
きる。
【００５７】また、走査線２５は、第１の絵素２１ａと
第２の絵素２１ｂとで共通化され、接合線と反対側の基
板外周部に引き出された構造となっている。
第２の絵素２１ｂとで共通化され、接合線と反対側の基
板外周部に引き出された構造となっている。
【００５８】液晶表示装置の画素電極２２がマトリクス
状に配設された表示領域と、基板外との間には液晶を封
入するためのシール領域３１が設けられている。シール
領域３１は、液晶パネル１１の接合線Ａ−Ａ´に沿った
シール領域３１ａと液晶パネル１２の接合線Ａ−Ａ´に
沿ったシール領域３１ｂとは、その全体の幅が、各アレ
イ基板１１ａ、１２ａの第１の絵素２１ａの走査線２５
方向の配設ピッチと近似的に等しくなるように配設され
ている。
状に配設された表示領域と、基板外との間には液晶を封
入するためのシール領域３１が設けられている。シール
領域３１は、液晶パネル１１の接合線Ａ−Ａ´に沿った
シール領域３１ａと液晶パネル１２の接合線Ａ−Ａ´に
沿ったシール領域３１ｂとは、その全体の幅が、各アレ
イ基板１１ａ、１２ａの第１の絵素２１ａの走査線２５
方向の配設ピッチと近似的に等しくなるように配設され
ている。
【００５９】シール領域３１の幅は第１の絵素２１ａも
しくは第２の絵素２１ｂの接合線と垂直な方向の幅の約
１／２の幅となっている。したがって、接合部のシール
領域は液晶パネル１１、１２とで２倍となり、接合線を
隔てて隣接する第１の絵素２１ａの間隔は、接合される
各アレイ基板内での間隔と実質的に等しくすることがで
きる。
しくは第２の絵素２１ｂの接合線と垂直な方向の幅の約
１／２の幅となっている。したがって、接合部のシール
領域は液晶パネル１１、１２とで２倍となり、接合線を
隔てて隣接する第１の絵素２１ａの間隔は、接合される
各アレイ基板内での間隔と実質的に等しくすることがで
きる。
【００６０】ここでは図示しないが、表示に使用される
第１の絵素２１ａの信号線パッド２３ａが設けられてい
る画面上部の信号線パッド２３ａおよび走査線パッド２
５ａにはそれぞれ信号線駆動回路、走査線駆動回路が作
り込まれた駆動用ＩＣが接続されている。また図中シー
ル領域３１は開口部３１ａを有しているが、この開口部
３１ａを通じてアレイ基板と対向基板との間隙に液晶組
成物は注入される。開口部３１ａは液晶組成物の注入後
に封止される。
第１の絵素２１ａの信号線パッド２３ａが設けられてい
る画面上部の信号線パッド２３ａおよび走査線パッド２
５ａにはそれぞれ信号線駆動回路、走査線駆動回路が作
り込まれた駆動用ＩＣが接続されている。また図中シー
ル領域３１は開口部３１ａを有しているが、この開口部
３１ａを通じてアレイ基板と対向基板との間隙に液晶組
成物は注入される。開口部３１ａは液晶組成物の注入後
に封止される。
【００６１】また、液晶パネル１２の場合、ガラス基板
１１ｂの接合線はΒ−Ｂ´となるから、この接合線Β−
Ｂ´で切断される。したがって、アレイ基板１１ａと１
１ｂとを同一の基板から構成する場合には、アレイ基板
１１ａで第１の絵素２１ａを構成する画素電極２２は、
アレイ基板１２ａでは冗長な第２の絵素２１ｂを構成す
ることになり、アレイ基板１１ａで第２の絵素２１ａを
構成する画素電極２２は、アレイ基板１２ａでは表示に
寄与する第１の絵素２１ｂを構成することになる。した
がって、この例ではアレイ基板１１ａとアレイ基板１２
ａとでは信号線２３の駆動ＩＣは表示画面を挟んで反対
側に接続されることになる。なお、図２、図３では簡単
のため信号線パッド２３ａ、２３ｂの間隔が不均一にな
っているが、斜め配線引き出し等により等間隔にするこ
とで駆動用ＩＣのＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅ
ｄ ｂｏｎｄｉｎｇ）接続、ＣＯＧ（ｃｈｉｐ ｏｎ
ｇｌａｓｓ）実装が容易にすることができる。また、信
号線２３側、走査線側とも駆動用ＩＣを別体に取り付け
ずｐｏｌｙ−Ｓｉ（多結晶シリコン）、μｃ−Ｓｉ（微
結晶シリコン）からなる半導体膜をチャネルに用いた薄
膜トランジスタをガラス基板に一体形成するようにして
もよい。
１１ｂの接合線はΒ−Ｂ´となるから、この接合線Β−
Ｂ´で切断される。したがって、アレイ基板１１ａと１
１ｂとを同一の基板から構成する場合には、アレイ基板
１１ａで第１の絵素２１ａを構成する画素電極２２は、
アレイ基板１２ａでは冗長な第２の絵素２１ｂを構成す
ることになり、アレイ基板１１ａで第２の絵素２１ａを
構成する画素電極２２は、アレイ基板１２ａでは表示に
寄与する第１の絵素２１ｂを構成することになる。した
がって、この例ではアレイ基板１１ａとアレイ基板１２
ａとでは信号線２３の駆動ＩＣは表示画面を挟んで反対
側に接続されることになる。なお、図２、図３では簡単
のため信号線パッド２３ａ、２３ｂの間隔が不均一にな
っているが、斜め配線引き出し等により等間隔にするこ
とで駆動用ＩＣのＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅ
ｄ ｂｏｎｄｉｎｇ）接続、ＣＯＧ（ｃｈｉｐ ｏｎ
ｇｌａｓｓ）実装が容易にすることができる。また、信
号線２３側、走査線側とも駆動用ＩＣを別体に取り付け
ずｐｏｌｙ−Ｓｉ（多結晶シリコン）、μｃ−Ｓｉ（微
結晶シリコン）からなる半導体膜をチャネルに用いた薄
膜トランジスタをガラス基板に一体形成するようにして
もよい。
【００６２】図３に示したように、アレイ基板１１ａと
アレイ基板１２ａとは接合面を介し接合されており、対
向基板側にはＲＧＢカラーフィルタ３３とブラックマト
リクス３２が形成されている。接合部のシール領域３１
と接合面の幅の合計はＲＧＢ画素からなる絵素の幅に等
しい。上述のように、この液晶表示装置では表示に使用
される絵素は第１の絵素２１ａであり、この第１の絵素
２１ａを構成する画素電極２２Ｒ、２２Ｇ、２２Ｂの開
口部に対応して対向基板側にはＲＧＢカラーフィルタ３
３Ｒ、３３Ｇ、３３Ｂが設けられている。
アレイ基板１２ａとは接合面を介し接合されており、対
向基板側にはＲＧＢカラーフィルタ３３とブラックマト
リクス３２が形成されている。接合部のシール領域３１
と接合面の幅の合計はＲＧＢ画素からなる絵素の幅に等
しい。上述のように、この液晶表示装置では表示に使用
される絵素は第１の絵素２１ａであり、この第１の絵素
２１ａを構成する画素電極２２Ｒ、２２Ｇ、２２Ｂの開
口部に対応して対向基板側にはＲＧＢカラーフィルタ３
３Ｒ、３３Ｇ、３３Ｂが設けられている。
【００６３】一方、表示に寄与しない冗長な第２の絵素
２１ｂに対応する領域はブラックマトリクス３２により
遮光されている。このため、冗長な第２の絵素はブラッ
クマトリクス３２により遮光され観測者側から視認され
ないため、第２の絵素２１を構成する画素電極、薄膜ト
ランジスタ、信号線２３等に欠陥が生じていても表示品
位には関わらない。したがって大型の液晶表示装置を製
造する上での生産性を大きく向上することができる。ま
た、ブラックマトリクス３２の間隔はそれぞれの液晶パ
ネル１１、１２の内部とパネル接合部とで等しいので、
接合部が目立たなくし、表示品位を向上することができ
る。このブラックマトリクスの間隔ＬBMは、絵素の幅Ｌ
ｐの約９０％から約１１０％程度の範囲に設定すれば接
合部が目立つことなく、表示に違和感を生じないように
することができる。
２１ｂに対応する領域はブラックマトリクス３２により
遮光されている。このため、冗長な第２の絵素はブラッ
クマトリクス３２により遮光され観測者側から視認され
ないため、第２の絵素２１を構成する画素電極、薄膜ト
ランジスタ、信号線２３等に欠陥が生じていても表示品
位には関わらない。したがって大型の液晶表示装置を製
造する上での生産性を大きく向上することができる。ま
た、ブラックマトリクス３２の間隔はそれぞれの液晶パ
ネル１１、１２の内部とパネル接合部とで等しいので、
接合部が目立たなくし、表示品位を向上することができ
る。このブラックマトリクスの間隔ＬBMは、絵素の幅Ｌ
ｐの約９０％から約１１０％程度の範囲に設定すれば接
合部が目立つことなく、表示に違和感を生じないように
することができる。
【００６４】なお、上述した本発明の液晶表示装置では
アレイ基板１１、１２と対向基板をそれぞれ別体に封止
した後に切断を行ってもよいが、アレイ検査、切断及び
アレイ基板の接合工程を先に行い、対向基板を一体化し
て封止工程を行い、液晶を一括注入するようにしても構
わない。
アレイ基板１１、１２と対向基板をそれぞれ別体に封止
した後に切断を行ってもよいが、アレイ検査、切断及び
アレイ基板の接合工程を先に行い、対向基板を一体化し
て封止工程を行い、液晶を一括注入するようにしても構
わない。
【００６５】（実施形態２）実施形態１で説明した本発
明の液晶表示装置は、２枚の液晶パネル乃至２枚のアレ
イ基板を接合して形成したものであるが、複数接合する
アレイ基板乃至液晶パネルは２枚に限らず３枚以上でも
よい。
明の液晶表示装置は、２枚の液晶パネル乃至２枚のアレ
イ基板を接合して形成したものであるが、複数接合する
アレイ基板乃至液晶パネルは２枚に限らず３枚以上でも
よい。
【００６６】図５は４枚の液晶パネル４１、４２、４
３、４４を上下左右に張り合わせて構成した本発明の液
晶表示装置の構成の例を概略的に示す図である。
３、４４を上下左右に張り合わせて構成した本発明の液
晶表示装置の構成の例を概略的に示す図である。
【００６７】図６は図５の液晶表示装置を構成するアレ
イ基板４２ａの構造を概略的に示す図である。ここで表
示に寄与する第１の絵素２１ａはシール領域３１を挟ん
で他のアレイ基板に接している系列の絵素である。図５
の例では、接合線はＡ−Ａ´（Ｂ−Ｂ´）とＤ−Ｄ´
（Ｃ−Ｃ´）との２本存在している。したがって接合線
Ａ−Ａ´の両側から１列ごとに列設される絵素列に属
し、かつ、接合線Ｄ−Ｄ´の両側から１列ごとに列設さ
れる絵素列に属する絵素が第１の絵素２１ａとして表示
に使用される。その他の第２の絵素２１ｂは前述同様冗
長な絵素として表示には寄与しない。
イ基板４２ａの構造を概略的に示す図である。ここで表
示に寄与する第１の絵素２１ａはシール領域３１を挟ん
で他のアレイ基板に接している系列の絵素である。図５
の例では、接合線はＡ−Ａ´（Ｂ−Ｂ´）とＤ−Ｄ´
（Ｃ−Ｃ´）との２本存在している。したがって接合線
Ａ−Ａ´の両側から１列ごとに列設される絵素列に属
し、かつ、接合線Ｄ−Ｄ´の両側から１列ごとに列設さ
れる絵素列に属する絵素が第１の絵素２１ａとして表示
に使用される。その他の第２の絵素２１ｂは前述同様冗
長な絵素として表示には寄与しない。
【００６８】信号線２３、走査線２５はアレイ基板４１
ａ、４２ａ、４３ａ、４４ａの上下左右に引き出されて
いる。アレイ基板４１ａは接合線Β−Β´およびＤ−Ｄ
´に沿って切断され、４２ａは接合線Ａ−Ａ´およびＤ
−Ｄ´に沿って切断され、アレイ基板４３ａは接合線Β
−Β´およびＣ−Ｃ´に沿って切断され、アレイ基板４
４ａは接合線Ａ−Ａ´およびＣ−Ｃ´に沿って切断され
る。接合線Ａ−Ａ´（Ｂ−Ｂ´）と接合線Ｄ−Ｄ´（Ｃ
−Ｃ´）に沿った液晶パネルの接合面に面したシール領
域３１の幅は、前述同様に、１つの第１の絵素２１ａも
しくは第２の絵素２１ｂの幅の約１／２程度となってい
る。
ａ、４２ａ、４３ａ、４４ａの上下左右に引き出されて
いる。アレイ基板４１ａは接合線Β−Β´およびＤ−Ｄ
´に沿って切断され、４２ａは接合線Ａ−Ａ´およびＤ
−Ｄ´に沿って切断され、アレイ基板４３ａは接合線Β
−Β´およびＣ−Ｃ´に沿って切断され、アレイ基板４
４ａは接合線Ａ−Ａ´およびＣ−Ｃ´に沿って切断され
る。接合線Ａ−Ａ´（Ｂ−Ｂ´）と接合線Ｄ−Ｄ´（Ｃ
−Ｃ´）に沿った液晶パネルの接合面に面したシール領
域３１の幅は、前述同様に、１つの第１の絵素２１ａも
しくは第２の絵素２１ｂの幅の約１／２程度となってい
る。
【００６９】図７は図５に例示した本発明の液晶表示装
置の液晶パネルの接合部近傍について、４枚の液晶パネ
ルとブラックマトリクス、カラーフィルタの位置関係を
説明するための図である。
置の液晶パネルの接合部近傍について、４枚の液晶パネ
ルとブラックマトリクス、カラーフィルタの位置関係を
説明するための図である。
【００７０】表示に使用され第１の絵素２１ａを構成す
る画素電極に対応する領域にはカラーフィルタ３３が形
成され、冗長な第２の絵素２１ｂ、接合領域３１はブラ
ックマトリクス３２が対向基板上に形成されているため
遮光され観測者から視認されない。また、第１の絵素２
１ａを構成する各画素電極２２Ｒ、２２Ｇ、２２Ｂの間
隙もブラックマトリクス３２により遮光されている。
る画素電極に対応する領域にはカラーフィルタ３３が形
成され、冗長な第２の絵素２１ｂ、接合領域３１はブラ
ックマトリクス３２が対向基板上に形成されているため
遮光され観測者から視認されない。また、第１の絵素２
１ａを構成する各画素電極２２Ｒ、２２Ｇ、２２Ｂの間
隙もブラックマトリクス３２により遮光されている。
【００７１】このように本発明の液晶表示装置によれ
ば、液晶パネルを複数直接接続して大画面を得る液晶表
示装置において、画素欠陥、パネル特性の個体差に由来
する液晶パネルの組み合わせ自由度の低下を抑制するこ
とができる。また、液晶パネルの接合部が観測者から視
認されにくい高画質且つ大画面の液晶表示装置を提供す
ることができる。
ば、液晶パネルを複数直接接続して大画面を得る液晶表
示装置において、画素欠陥、パネル特性の個体差に由来
する液晶パネルの組み合わせ自由度の低下を抑制するこ
とができる。また、液晶パネルの接合部が観測者から視
認されにくい高画質且つ大画面の液晶表示装置を提供す
ることができる。
【００７２】（実施形態３）図８は例えば図１などで向
かって右側に接続される液晶表示パネル１１のアレイ基
板１１ａの構造を拡大して模式的に示したものであり、
図１、図２、図３に例示したような、２枚の液晶表示パ
ネルまたはアレイ基板を走査線方向に接合して１つの連
続した表示画面を構成したものである。
かって右側に接続される液晶表示パネル１１のアレイ基
板１１ａの構造を拡大して模式的に示したものであり、
図１、図２、図３に例示したような、２枚の液晶表示パ
ネルまたはアレイ基板を走査線方向に接合して１つの連
続した表示画面を構成したものである。
【００７３】この液晶表示装置は、例えば上述したよう
な本発明の液晶表示装置と信号線２３の配置が異なって
いる。図９は、例えば実施形態１乃至実施形態２で説明
した本発明の液晶表示装置の第１の絵素２１ａを構成す
る画素電極２２と信号線２３との関係を概略的に示す図
である。信号線２３は１つの絵素内で隣接する画素電極
２２の間の領域にも配設されている。これに対して、図
８に例示した本発明の液晶表示装置では、１つの絵素
（または絵素の列）を構成する画素電極に表示信号を供
給する信号線２３をすべて隣接する第１の絵素２１ａと
第１の絵素２１ａとの間にまとめて配設している。
な本発明の液晶表示装置と信号線２３の配置が異なって
いる。図９は、例えば実施形態１乃至実施形態２で説明
した本発明の液晶表示装置の第１の絵素２１ａを構成す
る画素電極２２と信号線２３との関係を概略的に示す図
である。信号線２３は１つの絵素内で隣接する画素電極
２２の間の領域にも配設されている。これに対して、図
８に例示した本発明の液晶表示装置では、１つの絵素
（または絵素の列）を構成する画素電極に表示信号を供
給する信号線２３をすべて隣接する第１の絵素２１ａと
第１の絵素２１ａとの間にまとめて配設している。
【００７４】２２Ｒ、２２Ｇ、２２ＢはそれぞれＲ、
Ｇ、Ｂの画素電極２２を示しており、これら３つの画素
電極で１つの絵素２１ａを構成している。それぞれの画
素電極２２Ｒ、２２Ｇ、２２Ｂには、それぞれスイッチ
ング素子である薄膜トランジスタ２４Ｒ、２４Ｇ、２４
Ｂが接続されており、１つの絵素２１ａに属する３つの
薄膜トランジスタ２４Ｒ、２４Ｇ、２４Ｂは同一の走査
線２５に接続されている。また、上記３つの薄膜トラン
ジスタ２４Ｒ、２４Ｇ、２４Ｂはそれぞれ異なった信号
線２３Ｒ、２３Ｇ、２３Ｂに接続されているが、これら
の信号線２３Ｒ、２３Ｇ、２３Ｂはすべて絵素の一方の
側（図では絵素２１の向かって左側）に配設されてお
り、絵素２１と絵素２１との間のブラックマトリクス３
２により遮光される領域に配設されている。ブラックマ
トリクスの分離幅は、１枚のアレイ基板内の第１の絵素
２１ａの間隔と、接合線をまたいで隣接する第１の絵素
２１ａとの間隔とが実質的に等しくなるように設定され
ている。
Ｇ、Ｂの画素電極２２を示しており、これら３つの画素
電極で１つの絵素２１ａを構成している。それぞれの画
素電極２２Ｒ、２２Ｇ、２２Ｂには、それぞれスイッチ
ング素子である薄膜トランジスタ２４Ｒ、２４Ｇ、２４
Ｂが接続されており、１つの絵素２１ａに属する３つの
薄膜トランジスタ２４Ｒ、２４Ｇ、２４Ｂは同一の走査
線２５に接続されている。また、上記３つの薄膜トラン
ジスタ２４Ｒ、２４Ｇ、２４Ｂはそれぞれ異なった信号
線２３Ｒ、２３Ｇ、２３Ｂに接続されているが、これら
の信号線２３Ｒ、２３Ｇ、２３Ｂはすべて絵素の一方の
側（図では絵素２１の向かって左側）に配設されてお
り、絵素２１と絵素２１との間のブラックマトリクス３
２により遮光される領域に配設されている。ブラックマ
トリクスの分離幅は、１枚のアレイ基板内の第１の絵素
２１ａの間隔と、接合線をまたいで隣接する第１の絵素
２１ａとの間隔とが実質的に等しくなるように設定され
ている。
【００７５】薄膜トランジスタ２４Ｒのドレイン電極２
４ｄと信号線２３Ｒとの間には別の薄膜トランジスタ２
４Ｇ、２４Ｂにつながる信号線２３Ｇ、２３Ｂがある
が、この部分は信号線と走査線との間の層間絶縁膜のス
ルーホールを介して走査線材料で電気的に接続されてい
る。
４ｄと信号線２３Ｒとの間には別の薄膜トランジスタ２
４Ｇ、２４Ｂにつながる信号線２３Ｇ、２３Ｂがある
が、この部分は信号線と走査線との間の層間絶縁膜のス
ルーホールを介して走査線材料で電気的に接続されてい
る。
【００７６】このように本発明の液晶表示装置では、１
つの絵素２１内では、画素電極と画素電極との間には信
号線２３がないため、その部分のＢＭの幅Ｌｓ´は１２
μｍ程度と細くすることができる。例えば、絵素２１の
走査線２５方向の繰返し周期を約６００μｍ、絵素２１
と絵素２１との間を分離するブラックマトリクスの幅Ｌ
BM＝３３０μｍ、画素電極と画素電極の間のブラックマ
トリクスの幅Ｌｓ´＝１２μｍとすると、走査線２５の
方向の画素電極２２の長さＬｐは約８２μｍとなる。し
たがって、従来より開口率を大きくすることができ、明
るく表示品質の高い液晶表示装置を提供することができ
る。
つの絵素２１内では、画素電極と画素電極との間には信
号線２３がないため、その部分のＢＭの幅Ｌｓ´は１２
μｍ程度と細くすることができる。例えば、絵素２１の
走査線２５方向の繰返し周期を約６００μｍ、絵素２１
と絵素２１との間を分離するブラックマトリクスの幅Ｌ
BM＝３３０μｍ、画素電極と画素電極の間のブラックマ
トリクスの幅Ｌｓ´＝１２μｍとすると、走査線２５の
方向の画素電極２２の長さＬｐは約８２μｍとなる。し
たがって、従来より開口率を大きくすることができ、明
るく表示品質の高い液晶表示装置を提供することができ
る。
【００７７】なお、絵素２１と絵素２１との間に画素を
駆動するための配線をまとめて設ける構造は、上述した
ように複数の基板を貼り合わせる場合以外にも、１枚の
アレイ基板で構成する液晶表示素子のような表示装置に
適用するようにしてもよい。このような構成を採用する
ことにより、１枚のアレイ基板を用いる場合にも開口率
を向上することができる。
駆動するための配線をまとめて設ける構造は、上述した
ように複数の基板を貼り合わせる場合以外にも、１枚の
アレイ基板で構成する液晶表示素子のような表示装置に
適用するようにしてもよい。このような構成を採用する
ことにより、１枚のアレイ基板を用いる場合にも開口率
を向上することができる。
【００７８】（実施形態４）図１０は表示領域のうち接
続領域以外の部分の画素電極部を拡大して模式的に示す
図である。
続領域以外の部分の画素電極部を拡大して模式的に示す
図である。
【００７９】２２Ｒ、２２Ｇ、２２ＢはそれぞれＲ、
Ｇ、Ｂの画素電極２２を示しており、これら３つの画素
電極で１つの絵素２１ａを構成している。それぞれの画
素電極２２Ｒ、２２Ｇ、２２Ｂには、それぞれスイッチ
ング素子である薄膜トランジスタ２４Ｒ、２４Ｇ、２４
Ｂが接続されており、１つの絵素２１ａに属する３つの
薄膜トランジスタ２４Ｒ、２４Ｇ、２４Ｂは同一の走査
線２５に接続されている。
Ｇ、Ｂの画素電極２２を示しており、これら３つの画素
電極で１つの絵素２１ａを構成している。それぞれの画
素電極２２Ｒ、２２Ｇ、２２Ｂには、それぞれスイッチ
ング素子である薄膜トランジスタ２４Ｒ、２４Ｇ、２４
Ｂが接続されており、１つの絵素２１ａに属する３つの
薄膜トランジスタ２４Ｒ、２４Ｇ、２４Ｂは同一の走査
線２５に接続されている。
【００８０】また、上記３つの薄膜トランジスタ２４
Ｒ、２４Ｇ、２４Ｂはそれぞれ異なった信号線２３Ｒ、
２３Ｇ、２３Ｂに接続されている。図８に例示した本発
明の液晶表示装置では、１つの絵素に属する３個の画素
電極２２に表示信号を供給する３本の信号線２３Ｂは、
すべて絵素の同じ側に配設されていたが、この例では、
信号線２３Ｒ、２３Ｇと信号線２３Ｂとは１つの絵素の
両側に分割して配設されている。これらの信号線２３は
すべて、接合領域および絵素２１と絵素２１との間の領
域を遮光するブラックマトリクス３２により遮光される
領域に配設されている。ブラックマトリクスの分離幅
は、１枚のアレイ基板内の第１の絵素２１ａの間隔と、
接合線をまたいで隣接する第１の絵素２１ａとの間隔と
が実質的に等しくなるように設定されている。
Ｒ、２４Ｇ、２４Ｂはそれぞれ異なった信号線２３Ｒ、
２３Ｇ、２３Ｂに接続されている。図８に例示した本発
明の液晶表示装置では、１つの絵素に属する３個の画素
電極２２に表示信号を供給する３本の信号線２３Ｂは、
すべて絵素の同じ側に配設されていたが、この例では、
信号線２３Ｒ、２３Ｇと信号線２３Ｂとは１つの絵素の
両側に分割して配設されている。これらの信号線２３は
すべて、接合領域および絵素２１と絵素２１との間の領
域を遮光するブラックマトリクス３２により遮光される
領域に配設されている。ブラックマトリクスの分離幅
は、１枚のアレイ基板内の第１の絵素２１ａの間隔と、
接合線をまたいで隣接する第１の絵素２１ａとの間隔と
が実質的に等しくなるように設定されている。
【００８１】薄膜トランジスタ２４Ｒのドレイン電極２
４ｄと信号線２３Ｒとの間には別の薄膜トランジスタ２
４Ｇ、２４Ｂにつながる信号線２３Ｇ、２３Ｂがある
が、この部分は信号線２３と走査線２５との間の層間絶
縁膜のスルーホールを介して走査線材料で電気的に接続
されている。
４ｄと信号線２３Ｒとの間には別の薄膜トランジスタ２
４Ｇ、２４Ｂにつながる信号線２３Ｇ、２３Ｂがある
が、この部分は信号線２３と走査線２５との間の層間絶
縁膜のスルーホールを介して走査線材料で電気的に接続
されている。
【００８２】このような構成を採用することにより、実
施形態３の例と比べて、信号線２３と画素電極とを接続
する配線の交差の数を少なくすることができる。したが
って、交差部の容量を低減することができると同時に、
生産性も向上することができる。
施形態３の例と比べて、信号線２３と画素電極とを接続
する配線の交差の数を少なくすることができる。したが
って、交差部の容量を低減することができると同時に、
生産性も向上することができる。
【００８３】このように、本発明の液晶表示装置によれ
ば、複数のアレイ基板乃至液晶表示パネルを直接並列接
続して大画面を得る液晶表示装置において、光の透過を
妨げる信号線２３を、接続部が視認されないようにする
ために不可欠なブラックマトリクスの下部にまとめて配
設することにより、開口率の透過率の低下を抑えること
ができ、表示品質を向上することができる。
ば、複数のアレイ基板乃至液晶表示パネルを直接並列接
続して大画面を得る液晶表示装置において、光の透過を
妨げる信号線２３を、接続部が視認されないようにする
ために不可欠なブラックマトリクスの下部にまとめて配
設することにより、開口率の透過率の低下を抑えること
ができ、表示品質を向上することができる。
【００８４】（実施形態５）上述の例では、表示に用い
られる絵素の幅と配設ピッチとが近似的に等しくなるよ
うな液晶表示装置において、絵素と絵素の間の領域に冗
長な絵素を配設した構成、絵素内の複数の画素電極に表
示信号を供給する複数の信号線を配設した構成について
説明したが、本発明の液晶表示装置においては、絵素と
絵素との間の領域に、表示信号を画素電極ごとに配設さ
れたスイッチング素子を介して供給する論理回路を配設
するようにしてもよい。
られる絵素の幅と配設ピッチとが近似的に等しくなるよ
うな液晶表示装置において、絵素と絵素の間の領域に冗
長な絵素を配設した構成、絵素内の複数の画素電極に表
示信号を供給する複数の信号線を配設した構成について
説明したが、本発明の液晶表示装置においては、絵素と
絵素との間の領域に、表示信号を画素電極ごとに配設さ
れたスイッチング素子を介して供給する論理回路を配設
するようにしてもよい。
【００８５】ここで論理回路は、少なくとも１個の非線
形スイッチング素子を備えるものとするが、ソース・ド
レインが画素電極と直接接続したいわゆる画素選択用の
薄膜トランジスタ、ＭＩＭなどの非線形スイッチング素
子は含まず、この画素選択用のスイッチング素子を介し
て、表示信号を画素電極に供給することができる回路の
ことをいう。論理回路としては、例えばシフトレジス
タ、データラッチ、ＲＡＭ、ＥＥＰＲＯＭなどのメモ
リ、ディジタルコンパレータ、フリップフロップ、ある
いはこれらの回路を組み合わせた回路などをあげること
ができる。このような論理回路は、絵素ごとに配設する
ようにしてもよいし、絵素の列ごとに配設するようにし
てもよいし、また、表示領域を構成する絵素を複数のブ
ロックに分割し、この分割された絵素のブロックごとに
配設するようにしてもよい。 いずれの場合において
も、表示領域内の絵素の配設ピッチが近似的に等しくな
るような範囲内で論理回路を配設することにより、表示
品質に影響をおよぼすことなく、液晶表示装置の性能を
向上することができる。特に、前述したように複数のア
レイ基板乃至は液晶パネルを組み合わせて大型の表示画
面有する液晶表示装置を構成しようとする場合、複数の
アレイ基板の接合領域をまたいで隣接する絵素と、アレ
イ基板内で隣接する絵素との配設ピッチを、所定の方向
（例えば信号線方向、走査線方向）にそってはほぼ均等
にする必要がある。このような場合には、アレイ基板内
の絵素と絵素との配設ピッチは、複数のアレイ基板の接
合領域をまたいで隣接する絵素の配設ピッチに依存する
ことになる。このためアレイ基板内の絵素の配設ピッチ
は、例えば単位絵素の走査線方向または信号線方向の幅
とほぼ等しい程度の比較的大きな配設ピッチとなり、こ
の領域に上述のような画素電極に表示信号を供給するよ
うな論理回路を配設するようにすればよい。また論理回
路を配設した絵素と絵素との間の領域はブラックマトリ
クスなどにより遮光することが好ましい。なお、絵素と
絵素との間の領域に表示信号を処理する論理回路を配設
した本発明の液晶表示素子は、上述のような複数のアレ
イ基板乃至は液晶パネルを貼り合わせた液晶表示素子に
限らず、１枚のアレイ基板で構成した液晶表示素子に適
用するようにしてもよい。
形スイッチング素子を備えるものとするが、ソース・ド
レインが画素電極と直接接続したいわゆる画素選択用の
薄膜トランジスタ、ＭＩＭなどの非線形スイッチング素
子は含まず、この画素選択用のスイッチング素子を介し
て、表示信号を画素電極に供給することができる回路の
ことをいう。論理回路としては、例えばシフトレジス
タ、データラッチ、ＲＡＭ、ＥＥＰＲＯＭなどのメモ
リ、ディジタルコンパレータ、フリップフロップ、ある
いはこれらの回路を組み合わせた回路などをあげること
ができる。このような論理回路は、絵素ごとに配設する
ようにしてもよいし、絵素の列ごとに配設するようにし
てもよいし、また、表示領域を構成する絵素を複数のブ
ロックに分割し、この分割された絵素のブロックごとに
配設するようにしてもよい。 いずれの場合において
も、表示領域内の絵素の配設ピッチが近似的に等しくな
るような範囲内で論理回路を配設することにより、表示
品質に影響をおよぼすことなく、液晶表示装置の性能を
向上することができる。特に、前述したように複数のア
レイ基板乃至は液晶パネルを組み合わせて大型の表示画
面有する液晶表示装置を構成しようとする場合、複数の
アレイ基板の接合領域をまたいで隣接する絵素と、アレ
イ基板内で隣接する絵素との配設ピッチを、所定の方向
（例えば信号線方向、走査線方向）にそってはほぼ均等
にする必要がある。このような場合には、アレイ基板内
の絵素と絵素との配設ピッチは、複数のアレイ基板の接
合領域をまたいで隣接する絵素の配設ピッチに依存する
ことになる。このためアレイ基板内の絵素の配設ピッチ
は、例えば単位絵素の走査線方向または信号線方向の幅
とほぼ等しい程度の比較的大きな配設ピッチとなり、こ
の領域に上述のような画素電極に表示信号を供給するよ
うな論理回路を配設するようにすればよい。また論理回
路を配設した絵素と絵素との間の領域はブラックマトリ
クスなどにより遮光することが好ましい。なお、絵素と
絵素との間の領域に表示信号を処理する論理回路を配設
した本発明の液晶表示素子は、上述のような複数のアレ
イ基板乃至は液晶パネルを貼り合わせた液晶表示素子に
限らず、１枚のアレイ基板で構成した液晶表示素子に適
用するようにしてもよい。
【００８６】図１１は本発明の液晶表示装置を構成する
複数のアレイ基板と、このアレイ基板上に配列した絵素
の関係を模式的に示す図である。前述のように、アレイ
基板乃至は液晶パネルを複数枚接合する際に必要とされ
る非表示領域からなる貼り合わせ幅、すなわち液晶を封
じるのに必要なシール幅とパネル基板を接合するための
接続幅の合計は１絵素の幅に対して等しいかもしくは１
０％以内の差であることが望ましく、また、各アレイ基
板内に配列された絵素間の間隔はこの貼り合せ幅と同等
とすることで、継目部を視認し難しくすることができ
る。
複数のアレイ基板と、このアレイ基板上に配列した絵素
の関係を模式的に示す図である。前述のように、アレイ
基板乃至は液晶パネルを複数枚接合する際に必要とされ
る非表示領域からなる貼り合わせ幅、すなわち液晶を封
じるのに必要なシール幅とパネル基板を接合するための
接続幅の合計は１絵素の幅に対して等しいかもしくは１
０％以内の差であることが望ましく、また、各アレイ基
板内に配列された絵素間の間隔はこの貼り合せ幅と同等
とすることで、継目部を視認し難しくすることができ
る。
【００８７】したがって、図１１（ａ）に例示したよう
２枚貼り合せ方式においては貼り合せ領域３１および行
方向の絵素２１ａ間に、図１１（ｂ）に例示した４枚貼
り合せ方式においては行方向及び列方向の絵素２１ａ間
に、表示に寄与しない非表示部がそれぞれ生じることに
なる。本発明の液晶表示素子では、個々のアレイ基板の
表示に寄与する絵素と絵素との間の非表示領域（図１１
の斜線の部分）に、スイッチング素子を介して画素電極
に表示信号を供給する論理回路を配設するようにすれば
よい。
２枚貼り合せ方式においては貼り合せ領域３１および行
方向の絵素２１ａ間に、図１１（ｂ）に例示した４枚貼
り合せ方式においては行方向及び列方向の絵素２１ａ間
に、表示に寄与しない非表示部がそれぞれ生じることに
なる。本発明の液晶表示素子では、個々のアレイ基板の
表示に寄与する絵素と絵素との間の非表示領域（図１１
の斜線の部分）に、スイッチング素子を介して画素電極
に表示信号を供給する論理回路を配設するようにすれば
よい。
【００８８】（実施形態６）図１２は本発明の液晶表示
素子の構成の例を模式的に示す図である。この液晶表示
装置では、１枚のアレイ基板内の絵素２１ａと２１ａと
の間の領域に、薄膜トランジスタ２４のソース・ドレイ
ンを介して画素電極２２に表示信号を供給する表示信号
処理回路５０が配設されている。ここでは、１個の絵素
２１ａごとに１個の表示信号処理回路５０が配設された
構成を説明する。
素子の構成の例を模式的に示す図である。この液晶表示
装置では、１枚のアレイ基板内の絵素２１ａと２１ａと
の間の領域に、薄膜トランジスタ２４のソース・ドレイ
ンを介して画素電極２２に表示信号を供給する表示信号
処理回路５０が配設されている。ここでは、１個の絵素
２１ａごとに１個の表示信号処理回路５０が配設された
構成を説明する。
【００８９】表示画面の構成要素である絵素２１ａに
は、隣接する絵素２１ａとの間の領域に、論理回路を有
する表示信号処理回路５０が備わっている。図示しない
外部回路から供給されるディジタルな表示信号は、表示
信号処理回路５０により処理され、ディジタルな表示信
号に対応したアナログな表示信号として、薄膜トランジ
スタ２４（２４Ｒ、２４Ｇ、２４Ｂ）のソース・ドレイ
ンを通じて絵素２１ａを構成する画素電極２２（２２
Ｒ、２２Ｇ、２２Ｂ）に印加される。すなわち、表示信
号処理回路５０で生成されたアナログな表示信号電圧
は、薄膜トランジスタ２４のオン・オフ制御により選択
的に画素電極２２への書込み動作が行われる。
は、隣接する絵素２１ａとの間の領域に、論理回路を有
する表示信号処理回路５０が備わっている。図示しない
外部回路から供給されるディジタルな表示信号は、表示
信号処理回路５０により処理され、ディジタルな表示信
号に対応したアナログな表示信号として、薄膜トランジ
スタ２４（２４Ｒ、２４Ｇ、２４Ｂ）のソース・ドレイ
ンを通じて絵素２１ａを構成する画素電極２２（２２
Ｒ、２２Ｇ、２２Ｂ）に印加される。すなわち、表示信
号処理回路５０で生成されたアナログな表示信号電圧
は、薄膜トランジスタ２４のオン・オフ制御により選択
的に画素電極２２への書込み動作が行われる。
【００９０】表示信号処理回路５０ではどのような処理
を行ってもよく、必要に応じた構成を採用するようにす
ればよいが、ここに例示した表示信号処理回路５０は、
デジタル表示信号を画素電極２２へ印加するアナログ信
号に変換するＤ／Ａ変換手段であるＤ／Ａコンバータ５
１と、デジタルな表示信号を保持するメモリ手段である
データラッチ５２と、メモリ手段への表示信号入力を制
御するゲート手段であるシフトレジスタ５３とにより構
成されている。 それぞれＤ／Ａコンバータへは基準信
号電圧Ｖref.を、データラッチへは表示信号Ｓ１を、シ
フトレジスタへはクロック（以下、ＣＬＫと呼ぶ）及び
書込み制御用のイネーブル信号（以下、ＥＮＡと呼ぶ）
を入力する。したがって、ＣＬＫとＥＮＡによって書込
みが許可されたデータラッチに表示信号Ｓ１が保持さ
れ、Ｄ／Ａコンバータにより、表示信号Ｓ１に対応した
アナログな表示信号電圧Ｖs1が生成される。画素電極２
２への表示信号電圧Ｖs1の書込みは画素電極２２毎に備
わっている例えば薄膜トランジスタ２４などのスイッチ
ング素子によって制御される。この場合、走査線２５か
ら薄膜トランジスタ２４のゲート電極２４ｇに印加され
る走査信号により、薄膜トランジスタ２４がオン状態に
なると、薄膜トランジスタ２４のソース・ドレインを通
じて、表示信号処理回路５０で生成された表示信号に応
じたアナログ信号電圧が画素電極２２へ書込みまれる。
なお、図１２（ａ）では、１つの絵素２１ａを構成する
すべての画素電極２２に対して、１つの表示信号処理回
路５０から表示信号に対応した表示信号電圧Ｖs1を印加
するとともに、１つの絵素２１ａを構成する画素電極２
２に接続したすべての薄膜トランジスタ２４のゲート電
極２４ｇを同一の走査線２５に接続した構成を例示し
た。
を行ってもよく、必要に応じた構成を採用するようにす
ればよいが、ここに例示した表示信号処理回路５０は、
デジタル表示信号を画素電極２２へ印加するアナログ信
号に変換するＤ／Ａ変換手段であるＤ／Ａコンバータ５
１と、デジタルな表示信号を保持するメモリ手段である
データラッチ５２と、メモリ手段への表示信号入力を制
御するゲート手段であるシフトレジスタ５３とにより構
成されている。 それぞれＤ／Ａコンバータへは基準信
号電圧Ｖref.を、データラッチへは表示信号Ｓ１を、シ
フトレジスタへはクロック（以下、ＣＬＫと呼ぶ）及び
書込み制御用のイネーブル信号（以下、ＥＮＡと呼ぶ）
を入力する。したがって、ＣＬＫとＥＮＡによって書込
みが許可されたデータラッチに表示信号Ｓ１が保持さ
れ、Ｄ／Ａコンバータにより、表示信号Ｓ１に対応した
アナログな表示信号電圧Ｖs1が生成される。画素電極２
２への表示信号電圧Ｖs1の書込みは画素電極２２毎に備
わっている例えば薄膜トランジスタ２４などのスイッチ
ング素子によって制御される。この場合、走査線２５か
ら薄膜トランジスタ２４のゲート電極２４ｇに印加され
る走査信号により、薄膜トランジスタ２４がオン状態に
なると、薄膜トランジスタ２４のソース・ドレインを通
じて、表示信号処理回路５０で生成された表示信号に応
じたアナログ信号電圧が画素電極２２へ書込みまれる。
なお、図１２（ａ）では、１つの絵素２１ａを構成する
すべての画素電極２２に対して、１つの表示信号処理回
路５０から表示信号に対応した表示信号電圧Ｖs1を印加
するとともに、１つの絵素２１ａを構成する画素電極２
２に接続したすべての薄膜トランジスタ２４のゲート電
極２４ｇを同一の走査線２５に接続した構成を例示し
た。
【００９１】一方、図１２（ｂ）では、１つの絵素２１
ａを構成する画素電極２２に対して、この絵素２１ａの
両側に配設された２つの表示信号処理回路５０から表示
信号に対応した表示信号電圧Ｖs1を印加するとともに、
１つの絵素２１ａを構成する画素電極２２に接続した薄
膜トランジスタ２４のゲート電極２４ｇを絵素２１ａの
両側に配設された複数の走査線２５に接続している。例
えば図１２（ｂ）に例示したように、表示信号処理回路
５０と画素電極２２の接続方法を変えることによって配
線の交差部を減らすことができる（実施形態４参照）。
ａを構成する画素電極２２に対して、この絵素２１ａの
両側に配設された２つの表示信号処理回路５０から表示
信号に対応した表示信号電圧Ｖs1を印加するとともに、
１つの絵素２１ａを構成する画素電極２２に接続した薄
膜トランジスタ２４のゲート電極２４ｇを絵素２１ａの
両側に配設された複数の走査線２５に接続している。例
えば図１２（ｂ）に例示したように、表示信号処理回路
５０と画素電極２２の接続方法を変えることによって配
線の交差部を減らすことができる（実施形態４参照）。
【００９２】（実施形態７）図１３は本発明の液晶表示
装置の構成の別の例を模式的に示す図である。この液晶
表示装置では、列方向に配列された第１の絵素２１ａ毎
に表示信号処理回路５０を構成している。図１３では簡
単のため、複数の画素電極２２からなる絵素２１ａ、こ
れに対応した複数本の信号線２３、走査線２５をまとめ
て示している。そして、基準信号電圧、表示信号、ＣＬ
Ｋ、ＥＮＡの伝送を、例えば信号線２３と平行に列設さ
れた第１の絵素２１ａを構成する画素２２に対して、表
示信号供給回路３４から供給する。
装置の構成の別の例を模式的に示す図である。この液晶
表示装置では、列方向に配列された第１の絵素２１ａ毎
に表示信号処理回路５０を構成している。図１３では簡
単のため、複数の画素電極２２からなる絵素２１ａ、こ
れに対応した複数本の信号線２３、走査線２５をまとめ
て示している。そして、基準信号電圧、表示信号、ＣＬ
Ｋ、ＥＮＡの伝送を、例えば信号線２３と平行に列設さ
れた第１の絵素２１ａを構成する画素２２に対して、表
示信号供給回路３４から供給する。
【００９３】画素電極２２への表示信号電圧が行われて
いる行方向の画素群については、引き続き走査線２５に
薄膜トランジスタ２４がＯＮとなる走査信号電圧を走査
線駆動回路３６より出力する。図１４は１部領域の表示
画像のみが書き替えられるウィンドウが表示された表示
画面の様子を模式的に示す図である。
いる行方向の画素群については、引き続き走査線２５に
薄膜トランジスタ２４がＯＮとなる走査信号電圧を走査
線駆動回路３６より出力する。図１４は１部領域の表示
画像のみが書き替えられるウィンドウが表示された表示
画面の様子を模式的に示す図である。
【００９４】これにより、例えば図１４に例示するよう
に表示内容の書き換えが行われる領域６１と表示内容に
変更がない領域６２とが表示画面６０上に混在する場合
でも、表示内容を書き替える領域６１にのみ表示信号を
供給することができる。したがって、例えば表示画面上
にウィンドウ表示がなされる場合で、所定のウィンドウ
内の表示内容が更新される場合などには、消費電力を低
減することができる。ここで表示信号供給回路３４での
処理内容はどのようなものであってもよいが、例えばシ
フトレジスタとデータラッチによって構成される処理回
路３４ａの内選択された列へは表示信号が入力され、表
示領域内の表示信号処理回路５０へ書き換える画像の表
示信号が伝送される。このような構成を採用すること
で、書き換えを行う絵素へのみデータ転送を行えばよい
ため、消費電力が低減するばかりではなく、書き換え周
波数を変えることもできる。
に表示内容の書き換えが行われる領域６１と表示内容に
変更がない領域６２とが表示画面６０上に混在する場合
でも、表示内容を書き替える領域６１にのみ表示信号を
供給することができる。したがって、例えば表示画面上
にウィンドウ表示がなされる場合で、所定のウィンドウ
内の表示内容が更新される場合などには、消費電力を低
減することができる。ここで表示信号供給回路３４での
処理内容はどのようなものであってもよいが、例えばシ
フトレジスタとデータラッチによって構成される処理回
路３４ａの内選択された列へは表示信号が入力され、表
示領域内の表示信号処理回路５０へ書き換える画像の表
示信号が伝送される。このような構成を採用すること
で、書き換えを行う絵素へのみデータ転送を行えばよい
ため、消費電力が低減するばかりではなく、書き換え周
波数を変えることもできる。
【００９５】（実施形態８）図１５は本発明の液晶表示
装置の構成のさらに別の例を模式的に示す図である。
この液晶表示装置は、図１５に例示するように、表示信
号処理回路５０内に表示信号に応じた（＋）極性の表示
信号電圧＋Ｖs1と（−）極性の表示信号電圧−Ｖs1を保
持したバッファ回路５４を有し、メモリ手段５２に保持
した表示信号の書き換えを行わない絵素２１ａについて
も極性反転を行うことができる構成となっている。
装置の構成のさらに別の例を模式的に示す図である。
この液晶表示装置は、図１５に例示するように、表示信
号処理回路５０内に表示信号に応じた（＋）極性の表示
信号電圧＋Ｖs1と（−）極性の表示信号電圧−Ｖs1を保
持したバッファ回路５４を有し、メモリ手段５２に保持
した表示信号の書き換えを行わない絵素２１ａについて
も極性反転を行うことができる構成となっている。
【００９６】画素電極２２へ書込む表示信号電圧Ｖs1の
極性を制御するセレクタ部５５の構成は、図示しないセ
レクト信号Ｓelを供給する手段からセレクト信号Ｓelを
受けてバッファ部５４に記録後、（＋）極性のバッファ
部５４ａと（−）極性のバッファ部５４ｂとの選択を行
う。ここで表示信号が書き換わる場合においても、選択
されていない極性のバッファ部５４へは、新しい表示信
号電圧Ｖs1を保持することができる。したがって、画素
電極２２への表示信号電圧Ｖs1の書込みと表示信号処理
回路５０への表示信号の伝送を同時に行うこともでき
る。
極性を制御するセレクタ部５５の構成は、図示しないセ
レクト信号Ｓelを供給する手段からセレクト信号Ｓelを
受けてバッファ部５４に記録後、（＋）極性のバッファ
部５４ａと（−）極性のバッファ部５４ｂとの選択を行
う。ここで表示信号が書き換わる場合においても、選択
されていない極性のバッファ部５４へは、新しい表示信
号電圧Ｖs1を保持することができる。したがって、画素
電極２２への表示信号電圧Ｖs1の書込みと表示信号処理
回路５０への表示信号の伝送を同時に行うこともでき
る。
【００９７】（実施形態９）図１６、図１７は本発明の
液晶表示装置の構成のさらに別の例を模式的に示す図で
ある。図１６に例示した液晶表示装置では、画像データ
としてはＹ／Ｃ信号が信号線２３を介して隣接する絵素
２１ａ毎に備わっている色変換マトリックス５７に入力
される。色変換マトリックス５７での処理内容はどのよ
うなものであってもよいが、隣接する絵素にそれぞれ同
等に分配することもできる。
液晶表示装置の構成のさらに別の例を模式的に示す図で
ある。図１６に例示した液晶表示装置では、画像データ
としてはＹ／Ｃ信号が信号線２３を介して隣接する絵素
２１ａ毎に備わっている色変換マトリックス５７に入力
される。色変換マトリックス５７での処理内容はどのよ
うなものであってもよいが、隣接する絵素にそれぞれ同
等に分配することもできる。
【００９８】また、図１７に例示した液晶表示装置のよ
うに、１絵素２２ａにつき複数のＹ／Ｃ画像データ、例
えば、色変換マトリックス（ｉ−１，ｊ）５７ｂ、色変
換マトリックス（ｉ，ｊ）５７ａ、色変換マトリックス
（ｉ，ｊ−１）５７ｃ、色変換マトリックス（ｉ＋１，
ｊ）５７ｄからＲＧＢの表示信号を生成することもでき
る。この場合分配手段によっては最大階調よりも大きい
データが生成されることもあるが、その場合は次絵素へ
余剰分を再分配するなどすることにより、むらのない表
示を行うようにすることができる。
うに、１絵素２２ａにつき複数のＹ／Ｃ画像データ、例
えば、色変換マトリックス（ｉ−１，ｊ）５７ｂ、色変
換マトリックス（ｉ，ｊ）５７ａ、色変換マトリックス
（ｉ，ｊ−１）５７ｃ、色変換マトリックス（ｉ＋１，
ｊ）５７ｄからＲＧＢの表示信号を生成することもでき
る。この場合分配手段によっては最大階調よりも大きい
データが生成されることもあるが、その場合は次絵素へ
余剰分を再分配するなどすることにより、むらのない表
示を行うようにすることができる。
【００９９】（実施形態１０）図１８は本発明の液晶表
示装置の構成の別の例を概略的に示す図である。この液
晶表示装置は、表示領域６０を構成する画素２２乃至は
絵素２１を複数のブロックに分割し、この分割された絵
素ブロック７１ごとに配設するようにしてもよい。
示装置の構成の別の例を概略的に示す図である。この液
晶表示装置は、表示領域６０を構成する画素２２乃至は
絵素２１を複数のブロックに分割し、この分割された絵
素ブロック７１ごとに配設するようにしてもよい。
【０１００】この液晶表示装置は、列方向に配列した画
素乃至は絵素について、少なくとも２つ以上の複数ブロ
ックに分割し、各ブロック毎に信号線駆動回路を備えた
ものである。ここでは、例えば表示領域６０を構成する
すべての画素電極２２を４個のブロック６３ａ、６３
ｂ、６３ｃ、６３ｄに分割しており、各ブロック毎に信
号線駆動回路３４を配設している。ブロック６３ａ、６
３ｂ、６３ｃ、６３ｄを構成する絵素２１ａは、信号線
駆動回路３５ａ、３５ｂ、３５ｃ、３５ｄにより別に駆
動される。この例では走査線駆動回路３６はすべての絵
素２１ａを駆動する構成となっている。表示領域６０内
の絵素２１ａの配設ピッチが近似的に等しくなるような
範囲内で信号線駆動回路３５を配設しており、信号線駆
動回路３５の配設に要する幅が表示品質に影響をおよぼ
すことはない。
素乃至は絵素について、少なくとも２つ以上の複数ブロ
ックに分割し、各ブロック毎に信号線駆動回路を備えた
ものである。ここでは、例えば表示領域６０を構成する
すべての画素電極２２を４個のブロック６３ａ、６３
ｂ、６３ｃ、６３ｄに分割しており、各ブロック毎に信
号線駆動回路３４を配設している。ブロック６３ａ、６
３ｂ、６３ｃ、６３ｄを構成する絵素２１ａは、信号線
駆動回路３５ａ、３５ｂ、３５ｃ、３５ｄにより別に駆
動される。この例では走査線駆動回路３６はすべての絵
素２１ａを駆動する構成となっている。表示領域６０内
の絵素２１ａの配設ピッチが近似的に等しくなるような
範囲内で信号線駆動回路３５を配設しており、信号線駆
動回路３５の配設に要する幅が表示品質に影響をおよぼ
すことはない。
【０１０１】このような構成を採用することにより、表
示画面６０が大型化しても、表示信号の画素電極２２へ
の書込み期間を４倍に長くすることができる。したがっ
て、容量の大きい液晶表示装置においてもコントラスト
を高くすることができ、表示品質を大幅に向上すること
ができる。
示画面６０が大型化しても、表示信号の画素電極２２へ
の書込み期間を４倍に長くすることができる。したがっ
て、容量の大きい液晶表示装置においてもコントラスト
を高くすることができ、表示品質を大幅に向上すること
ができる。
【０１０２】表示信号の書込み時には、走査線駆動回路
３６から走査線２５を介して薄膜トランジスタ２４のゲ
ート電極２４ｇに、薄膜トランジスタ２４をオン状態に
する走査信号を印加する。一方、それぞれの信号線駆動
回路３５への表示信号の供給は信号源からの画像データ
Ｓ１を表示信号処理回路５０に入力し、各信号線駆動回
路３５へデータを割り振って分割して伝送する。これに
より、前述した実施形態のように絵素２１ａ毎に信号処
理回路５０を持たない構成としても書込み時間を長くす
ることができる。
３６から走査線２５を介して薄膜トランジスタ２４のゲ
ート電極２４ｇに、薄膜トランジスタ２４をオン状態に
する走査信号を印加する。一方、それぞれの信号線駆動
回路３５への表示信号の供給は信号源からの画像データ
Ｓ１を表示信号処理回路５０に入力し、各信号線駆動回
路３５へデータを割り振って分割して伝送する。これに
より、前述した実施形態のように絵素２１ａ毎に信号処
理回路５０を持たない構成としても書込み時間を長くす
ることができる。
【０１０３】なお、信号源Ｓ１から信号線駆動回路３５
までの表示信号の伝送は、ディジタルな表示信号でもア
ナログ表示信号でもよい。信号線駆動回路３５にディジ
タルな表示信号が供給される場合には、前述したＤ／Ａ
変換手段を備えた表示信号処理回路５０と同様の構成を
信号線駆動回路３５に備えるようにしてもよい。
までの表示信号の伝送は、ディジタルな表示信号でもア
ナログ表示信号でもよい。信号線駆動回路３５にディジ
タルな表示信号が供給される場合には、前述したＤ／Ａ
変換手段を備えた表示信号処理回路５０と同様の構成を
信号線駆動回路３５に備えるようにしてもよい。
【０１０４】また、例えば実施形態５乃至１０で説明し
たような本発明の液晶表示装置においても、各信号処理
回路、画素選択用スイッチング素子をｐｏｌｙ−Ｓｉを
チャネル半導体膜とした薄膜トランジスタにより構成す
ることにより、スイッチング素子、走査線駆動回路、信
号線駆動回路、論理回路等を絶縁性基板上に一体的に形
成することができ、またアレイ基板上での設置に要する
面積を縮小し、さらに信号処理を高速化することができ
る。また、本発明は各実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で、種々組み合わせたり
変形したりして実施することができる。なお上述の実施
形態では液晶表示装置を例にとって説明したが、本発明
はマトリクス駆動型の表示装置、機能素子すべてに適用
することができる。例えばプラズマディスプレイパネ
ル、フィールドエミッションディスプレイ、Ｘ線検出
器、撮像装置等に適用するようにしてもよい。
たような本発明の液晶表示装置においても、各信号処理
回路、画素選択用スイッチング素子をｐｏｌｙ−Ｓｉを
チャネル半導体膜とした薄膜トランジスタにより構成す
ることにより、スイッチング素子、走査線駆動回路、信
号線駆動回路、論理回路等を絶縁性基板上に一体的に形
成することができ、またアレイ基板上での設置に要する
面積を縮小し、さらに信号処理を高速化することができ
る。また、本発明は各実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で、種々組み合わせたり
変形したりして実施することができる。なお上述の実施
形態では液晶表示装置を例にとって説明したが、本発明
はマトリクス駆動型の表示装置、機能素子すべてに適用
することができる。例えばプラズマディスプレイパネ
ル、フィールドエミッションディスプレイ、Ｘ線検出
器、撮像装置等に適用するようにしてもよい。
【０１０５】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、液晶パネル乃至はアレイ基板を複数接合
して大きな表示画面を構成することができ、また画素欠
陥、パネル特性の個体差に由来する液晶パネルの組み合
わせ自由度の低下を抑制することができる。したがっ
て、液晶表示装置の生産性を向上することができる。ま
た、複数の液晶パネルの接合部が観測者から視認されな
いため、大きな表示画面と、高い表示品質を有する液晶
表示装置を提供することができる。
装置によれば、液晶パネル乃至はアレイ基板を複数接合
して大きな表示画面を構成することができ、また画素欠
陥、パネル特性の個体差に由来する液晶パネルの組み合
わせ自由度の低下を抑制することができる。したがっ
て、液晶表示装置の生産性を向上することができる。ま
た、複数の液晶パネルの接合部が観測者から視認されな
いため、大きな表示画面と、高い表示品質を有する液晶
表示装置を提供することができる。
【０１０６】また、１つの絵素を構成する複数の画素電
極へ表示信号を供給する信号線を、絵素単位でまとめて
絵素と絵素との間に配設することにより、液晶表示装置
の光の透過率を向上することができる。
極へ表示信号を供給する信号線を、絵素単位でまとめて
絵素と絵素との間に配設することにより、液晶表示装置
の光の透過率を向上することができる。
【０１０７】さらに本発明の液晶表示装置によれば、絵
素毎もしくは画素ブロック毎に信号処理回路もしくは信
号線駆動回路を備えている、画素電極への表示信号の書
き込み時間を大幅に長くとることができ、表示画面が大
きいなど、容量の大きい液晶表示装置においても余裕を
もって駆動することができ、表示品質を大きく向上する
ことができる。また表示信号を表示領域内までディジタ
ルな状態で伝送することもでき、クロストーク、ノイズ
の影響などを低減して、表示画面の大きさに依らず高品
位な画像を表示することができる。
素毎もしくは画素ブロック毎に信号処理回路もしくは信
号線駆動回路を備えている、画素電極への表示信号の書
き込み時間を大幅に長くとることができ、表示画面が大
きいなど、容量の大きい液晶表示装置においても余裕を
もって駆動することができ、表示品質を大きく向上する
ことができる。また表示信号を表示領域内までディジタ
ルな状態で伝送することもでき、クロストーク、ノイズ
の影響などを低減して、表示画面の大きさに依らず高品
位な画像を表示することができる。
【０１０８】また本発明の液晶表示装置によれば、表示
画面が大型で信号線が長くなり、信号線容量が大きくな
って信号波形になまりが生じる場合においても、絵素毎
での駆動が可能となるため、表示品質を大幅に改善する
ことができる。
画面が大型で信号線が長くなり、信号線容量が大きくな
って信号波形になまりが生じる場合においても、絵素毎
での駆動が可能となるため、表示品質を大幅に改善する
ことができる。
【０１０９】また、本発明の液晶表示装置によれば、書
き換えを必要とする絵素のみに表示信号を伝送すること
ができ、また、書き換えは行わないが極性反転を必要と
する画素に対し、（＋）極性電圧バッファと（−）極性
電圧バッファを持たせることができ、表示信号を伝送せ
ずに液晶層に印加する駆動電圧の極性反転を行うことが
できるため、焼き付きを防止し、消費電力を低減するこ
とができる。
き換えを必要とする絵素のみに表示信号を伝送すること
ができ、また、書き換えは行わないが極性反転を必要と
する画素に対し、（＋）極性電圧バッファと（−）極性
電圧バッファを持たせることができ、表示信号を伝送せ
ずに液晶層に印加する駆動電圧の極性反転を行うことが
できるため、焼き付きを防止し、消費電力を低減するこ
とができる。
【図１】本発明の液晶表示装置の構成を概略的に示す
図。
図。
【図２】図１に例示した本発明の液晶表示装置の一方の
液晶パネルのアレイ基板の構造を概略的に示す図。
液晶パネルのアレイ基板の構造を概略的に示す図。
【図３】本発明の液晶表示装置を構成するアレイ基板の
接合部の構造を拡大して概略的に示す図。
接合部の構造を拡大して概略的に示す図。
【図４】本発明の液晶表示装置の絵素の構成の例を拡大
して模式的に示す図。
して模式的に示す図。
【図５】４枚の液晶パネルを上下左右に張り合わせて構
成した本発明の液晶表示装置の構成の例を概略的に示す
図。
成した本発明の液晶表示装置の構成の例を概略的に示す
図。
【図６】本発明の液晶表示装置を構成するアレイ基板の
構造を概略的に示す図。
構造を概略的に示す図。
【図７】図５に例示した本発明の液晶表示装置の液晶パ
ネルの接合部近傍について、４枚の液晶パネルとブラッ
クマトリクス、カラーフィルタの位置関係を説明するた
めの図。
ネルの接合部近傍について、４枚の液晶パネルとブラッ
クマトリクス、カラーフィルタの位置関係を説明するた
めの図。
【図８】本発明の液晶表示装置の一方の液晶パネルのア
レイ基板の構造を概略的に示す図。
レイ基板の構造を概略的に示す図。
【図９】本発明の液晶表示装置の第１の絵素を構成する
画素電極と信号線との関係を概略的に示す図。
画素電極と信号線との関係を概略的に示す図。
【図１０】表示領域のうち接続領域以外の部分の画素電
極部分を拡大して模式的に示す図。
極部分を拡大して模式的に示す図。
【図１１】本発明の液晶表示装置を構成する複数のアレ
イ基板と、このアレイ基板上に配列した絵素の関係を模
式的に示す図。
イ基板と、このアレイ基板上に配列した絵素の関係を模
式的に示す図。
【図１２】本発明の液晶表示素子の構成の例を模式的に
示す図。
示す図。
【図１３】本発明の液晶表示装置の構成の別の例を模式
的に示す図。
的に示す図。
【図１４】１部領域の表示画像のみが書き替えられるウ
ィンドウが表示された表示画面の様子を模式的に示す
図。
ィンドウが表示された表示画面の様子を模式的に示す
図。
【図１５】本発明の液晶表示装置の構成のさらに別の例
を模式的に示す図。
を模式的に示す図。
【図１６】本発明の液晶表示装置の構成のさらに別の例
を模式的に示す図。
を模式的に示す図。
【図１７】本発明の液晶表示装置の構成のさらに別の例
を模式的に示す図。
を模式的に示す図。
【図１８】本発明の液晶表示装置の構成の別の例を概略
的に示す図。
的に示す図。
【図１９】従来の液晶表示装置の構成の例を概略的に示
す図。
す図。
１０…………液晶表示装置 １１，１２…………液晶パネル １１ａ，１２ａ………アレイ基板 ２１………絵素 ２１ａ………第１の絵素 ２１ｂ………第２の絵素 ２２…………画素電極 ２２Ｒ………画素電極（赤） ２２Ｇ………画素電極（緑） ２２Ｂ………画素電極（青） ２３…………信号線 ２３ａ………信号線パッド ２４…………薄膜トランジスタ ２５…………走査線 ２５ａ………走査線パッド ３１…………シール領域 ３１ａ………開口部 ３２…………ブラックマトリクス ３３…………カラーフィルタ ３３Ｒ………カラーフィルタ（赤） ３３Ｇ………カラーフィルタ（緑） ３３Ｂ………カラーフィルタ（青） ３４…………表示信号供給手段 ３５…………信号線駆動回路 ３６…………走査線駆動回路 ４１，４２，４３，４４…………液晶パネル ４１ａ………アレイ基板 ５０…………表示信号処理回路 ５１…………Ｄ／Ａコンバータ ５２…………データラッチ ５３…………シフトレジスタ ５４…………バッファ回路 ５５…………セレクタ部 ５７…………色変換マトリックス ６０…………表示領域 ６３ａ，６３ｂ，６３ｃ，６３ｄ…………ブロック ７１…………絵素ブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木崎 幸男 神奈川県横浜市磯子区新磯子町33 株式 会社東芝 生産技術研究所内 (72)発明者 伊藤 剛 神奈川県横浜市磯子区新磯子町33 株式 会社東芝 生産技術研究所内 (72)発明者 森 三樹 神奈川県横浜市磯子区新磯子町33 株式 会社東芝 生産技術研究所内 (56)参考文献 特開 平８−76074（ＪＰ，Ａ) 特開 平８−122769（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1335 500 G02F 1/1368
Claims (4)
- 【請求項１】 接合された複数の絶縁性基板からなり、
前記複数の絶縁性基板上にわたってマトリクス状に配列
された絵素領域と、前記絵素領域内に複数並列して配設
された画素電極とを有する第１の基板と、対向電極が配
設された第２の基板と、前記第１の基板と前記第２の基
板とに挟持された液晶層とを具備し、前記絵素領域は前
記複数の絶縁性基板の接合線の両側から１列ごとに列設
された第１の絵素領域と、前記絶縁性基板内で前記第１
の絵素領域と交互に列設された第２の絵素領域とからな
り、前記第１の基板または前記第２の基板のいずれか一
方に、少なくとも隣接する前記第１の絵素領域の間の領
域を遮光するように配設された遮光手段をさらに具備し
たことを特徴とする液晶表示装置。 - 【請求項２】 前記絶縁性基板は、第１の絵素領域を構
成する前記画素電極に表示信号を供給する第１の信号線
と、第２の絵素領域を構成する前記画素電極に前記表示
信号を供給する第２の信号線とを具備し、前記第１の信
号線と前記第２の信号線とは前記絶縁性基板の異なった
側に引き出されたことを特徴とする請求項１に記載の液
晶表示装置。 - 【請求項３】 接合された複数の絶縁性基板からなり、
複数の絶縁性基板上にまたがってマトリクス状に配列さ
れた絵素領域と、前記絵素領域内に複数並列して配設さ
れた画素電極と、前記絵素領域内で前記画素電極と接続
して配設されたスイッチング素子と、前記絶縁性基板内
で隣接する前記絵素領域の間であって前記接合線と平行
方向の領域に配設され、表示信号を前記スイッチング素
子を介して前記画素電極に供給する論理回路とを備えた
第１の基板と、 対向電極が配設された第２の基板と、 前記第１の基板と前記第２の基板とに挟持された液晶層
と、 前記第１の基板または前記第２の基板のいずれか一方に
配設され、隣接する前記絵素領域の間であって前記論理
回路が配設される側の領域を、前記絵素領域の前記接合
線の垂直方向の幅とほぼ同じ間隔で前記接合線の方向と
平行に遮光する遮光手段とを具備したことを特徴とする
液晶表示装置。 - 【請求項４】 接合された複数の絶縁性基板からなり、 複数の絶縁性基板上にまたがってマトリクス状に配列さ
れた絵素領域と、前記絵素領域内に複数並列して配設さ
れた画素電極と、前記マトリクス状に配列した絵素領域
を前記接合線の方向と平行方向に延びた複数の領域に分
割するような前記絵素領域の間に複数配設され、前記分
割された領域毎に前記画素電極に表示信号を供給する信
号線駆動回路と、前記画素電極と前記表示信号を供給す
る信号線駆動回路との間に介挿され、前記表示信号を選
択的に前記画素電極に供給するスイッチング素子と前記
絶縁性基板内で隣接する前記絵素領域の間の領域に配設
され、表示信号を前記スイッチング素子を介して前記画
素電極に供給する複数の信号線とを備えた第１の基板
と、 対向電極が配設された第２の基板と、 前記第１の基板と前記第２の基板とに挟持された液晶層
と、 前記第１の基板または前記第２の基板のいずれか一方に
配設され、隣接する前記絵素領域の間であって前記信号
線駆動回路が配設される側の領域を、前記絵素領域の前
記接合線の垂直方向の幅とほぼ同じ間隔で前記接合線の
方向と平行に遮光する遮光手段とを具備したことを特徴
とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20676797A JP3300638B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置 |
| KR1019980031462A KR100308821B1 (ko) | 1997-07-31 | 1998-07-29 | 액정표시장치 |
| US09/126,089 US6014193A (en) | 1997-07-31 | 1998-07-30 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20676797A JP3300638B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1152350A JPH1152350A (ja) | 1999-02-26 |
| JP3300638B2 true JP3300638B2 (ja) | 2002-07-08 |
Family
ID=16528759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20676797A Expired - Fee Related JP3300638B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6014193A (ja) |
| JP (1) | JP3300638B2 (ja) |
| KR (1) | KR100308821B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040109103A1 (en) * | 1998-06-30 | 2004-06-10 | Hitachi, Ltd. | Liquid crystal display device |
| JPH11326932A (ja) * | 1998-05-19 | 1999-11-26 | Fujitsu Ltd | 液晶表示装置 |
| JP4053136B2 (ja) * | 1998-06-17 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
| JP3846057B2 (ja) | 1998-09-03 | 2006-11-15 | セイコーエプソン株式会社 | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 |
| US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| TW500937B (en) * | 1999-07-13 | 2002-09-01 | Samsung Electronics Co Ltd | Liquid crystal display |
| US6496238B1 (en) * | 2000-01-21 | 2002-12-17 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
| US6115092A (en) * | 1999-09-15 | 2000-09-05 | Rainbow Displays, Inc. | Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays |
| GB9930529D0 (en) * | 1999-12-23 | 2000-02-16 | Screen Tech Ltd | Optical arrangement for flat-panel displays |
| US6507350B1 (en) * | 1999-12-29 | 2003-01-14 | Intel Corporation | Flat-panel display drive using sub-sampled YCBCR color signals |
| US6654449B1 (en) * | 2000-01-21 | 2003-11-25 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic like, AMLCD displays with wide view angle |
| US6680761B1 (en) * | 2000-01-24 | 2004-01-20 | Rainbow Displays, Inc. | Tiled flat-panel display having visually imperceptible seams, optimized for HDTV applications |
| JP2001242828A (ja) * | 2000-02-25 | 2001-09-07 | Internatl Business Mach Corp <Ibm> | 多階調表現のための画像表示装置、液晶表示装置、および画像表示方法 |
| US6873310B2 (en) * | 2000-03-30 | 2005-03-29 | Seiko Epson Corporation | Display device |
| JP3433741B2 (ja) * | 2000-09-05 | 2003-08-04 | セイコーエプソン株式会社 | 半導体装置 |
| KR100582598B1 (ko) * | 2000-10-25 | 2006-05-23 | 엘지.필립스 엘시디 주식회사 | 빛샘 현상을 방지하는 액정표시장치 |
| US6469756B1 (en) * | 2000-11-17 | 2002-10-22 | Intel Corporation | Compensating for aperture parallax distortion in tiled displays |
| US6850218B2 (en) * | 2000-12-18 | 2005-02-01 | Brillian Corporation | Frame prewriting in a liquid crystal display |
| US6614171B2 (en) * | 2001-01-10 | 2003-09-02 | Eastman Kodak Company | Light-producing display having spaced apart tiles |
| US7079164B2 (en) * | 2001-08-03 | 2006-07-18 | Lg.Philips Lcd Co., Ltd. | Method and apparatus for driving liquid crystal display panel |
| US6947020B2 (en) * | 2002-05-23 | 2005-09-20 | Oregonlabs, Llc | Multi-array spatial light modulating devices and methods of fabrication |
| US20030218590A1 (en) * | 2002-05-23 | 2003-11-27 | Kiser David K. | Optics engine having multi-array spatial light modulating device and method of operation |
| US20040108973A1 (en) * | 2002-12-10 | 2004-06-10 | Kiser David K. | Apparatus for generating a number of color light components |
| US20040109139A1 (en) * | 2002-12-10 | 2004-06-10 | Kiser David K. | Apparatus for combining a number of images into a single image |
| US20040109138A1 (en) * | 2002-12-10 | 2004-06-10 | Kiser David K. | Apparatus for generating a number of color light components |
| KR100662780B1 (ko) * | 2002-12-18 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법 |
| JP4184334B2 (ja) * | 2003-12-17 | 2008-11-19 | シャープ株式会社 | 表示装置の駆動方法、表示装置、およびプログラム |
| US7298368B2 (en) * | 2004-03-17 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Display device having a DAC per pixel |
| US7551247B2 (en) * | 2004-06-09 | 2009-06-23 | Sharp Kabushiki Kaisha | Reflection type display device and method with pixel electrodes having predetermined dimensions and relationships to each other as to gap width therebetween on both short and long sides and pitch of cubic corner cubes |
| TWI382264B (zh) | 2004-07-27 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及包括此面板之顯示器裝置 |
| KR101196860B1 (ko) * | 2006-01-13 | 2012-11-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101407285B1 (ko) * | 2006-05-22 | 2014-06-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| DE102007040712B4 (de) * | 2007-08-23 | 2014-09-04 | Seereal Technologies S.A. | Elektronisches Anzeigegerät und Vorrichtung zur Ansteuerung von Pixeln eines Displays |
| JP2009230073A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | 表示装置 |
| TWI386716B (zh) * | 2008-07-15 | 2013-02-21 | Chimei Innolux Corp | 液晶顯示面板及其應用 |
| US8587639B2 (en) * | 2008-12-11 | 2013-11-19 | Alcatel Lucent | Method of improved three dimensional display technique |
| TWI396026B (zh) * | 2009-07-22 | 2013-05-11 | Au Optronics Corp | 畫素陣列 |
| JP6158588B2 (ja) * | 2012-05-31 | 2017-07-05 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR101998769B1 (ko) * | 2012-11-30 | 2019-07-10 | 엘지디스플레이 주식회사 | 협 베젤 영역을 갖는 평판 표시 패널 |
| JP2014194525A (ja) * | 2013-02-28 | 2014-10-09 | Canon Inc | 画像表示装置、画像出力装置、及びその制御方法 |
| RU2557070C1 (ru) * | 2014-02-25 | 2015-07-20 | Закрытое акционерное общество "МНИТИ" (ЗАО "МНИТИ") | Устройство отображения видеоинформации на составном жидкокристаллическом экране |
| JP2015184542A (ja) * | 2014-03-25 | 2015-10-22 | ソニー株式会社 | 表示パネルおよび表示パネルの製造方法 |
| CN107077036B (zh) * | 2014-11-21 | 2020-12-15 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| WO2016084232A1 (ja) * | 2014-11-28 | 2016-06-02 | 堺ディスプレイプロダクト株式会社 | 液晶表示パネル、液晶表示装置、液晶表示パネルの製造方法 |
| KR102442849B1 (ko) * | 2015-09-30 | 2022-09-15 | 삼성디스플레이 주식회사 | 표시 패널, 표시 장치, 및 타일형 표시 장치 |
| JP6634302B2 (ja) * | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN107290909B (zh) * | 2017-06-30 | 2020-09-29 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| KR20220082987A (ko) * | 2020-12-10 | 2022-06-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN113393775A (zh) * | 2021-05-28 | 2021-09-14 | 惠科股份有限公司 | 拼接显示模组及其制造方法和拼接显示屏 |
| CN115832140A (zh) * | 2022-12-12 | 2023-03-21 | 湖北长江新型显示产业创新中心有限公司 | 一种显示装置及其显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122097A (en) * | 1976-04-06 | 1977-10-13 | Citizen Watch Co Ltd | Electric optical display unit |
| US4952032A (en) * | 1987-03-31 | 1990-08-28 | Canon Kabushiki Kaisha | Display device |
| JPH01292320A (ja) * | 1988-05-20 | 1989-11-24 | Hitachi Ltd | 画像表示パネル |
| US5164853A (en) * | 1989-04-06 | 1992-11-17 | Ricoh Company, Ltd. | Liquid crystal display panel with plural substrates |
| JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| JP3135793B2 (ja) * | 1994-09-02 | 2001-02-19 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US5767924A (en) * | 1995-06-09 | 1998-06-16 | Semiconductor Energy Laboratory Co., | Display unit which is immersed in a coolant |
-
1997
- 1997-07-31 JP JP20676797A patent/JP3300638B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-29 KR KR1019980031462A patent/KR100308821B1/ko not_active IP Right Cessation
- 1998-07-30 US US09/126,089 patent/US6014193A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990014339A (ko) | 1999-02-25 |
| US6014193A (en) | 2000-01-11 |
| KR100308821B1 (ko) | 2001-11-15 |
| JPH1152350A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300638B2 (ja) | 液晶表示装置 | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP5275447B2 (ja) | アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
| US8665202B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver | |
| JP3730161B2 (ja) | 液晶表示装置 | |
| JP4049162B2 (ja) | 電気光学装置及び電子機器 | |
| WO2018121300A1 (zh) | 液晶显示器 | |
| JP3433074B2 (ja) | 液晶表示装置 | |
| US6580486B1 (en) | Active matrix liquid crystal display device having electrostatic shielding layer between data lines | |
| US9182626B2 (en) | Converting color in liquid crystal display device having different color filter arrangements for odd and even horizontal lines | |
| US6130654A (en) | Driving method of a liquid crystal display device | |
| TWI406031B (zh) | 顯示裝置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| WO2014087869A1 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
| JPH11212117A (ja) | Ｔｆｔアレイ基板およびこれを備えた液晶表示装置 | |
| WO2020113652A1 (zh) | 显示面板和显示装置 | |
| WO2012147950A1 (ja) | 液晶パネル、液晶表示装置、テレビジョン受像機 | |
| JP2021517977A (ja) | 表示パネルの駆動方法 | |
| JP4082198B2 (ja) | 液晶表示装置 | |
| JP2001183698A (ja) | 液晶表示素子 | |
| KR102395116B1 (ko) | 표시 장치 | |
| JP3635475B2 (ja) | アクティブ・マトリクス型液晶表示装置 | |
| JPH10239710A (ja) | 液晶表示装置 | |
| JP2006267544A (ja) | 電気光学装置及び電子機器 | |
| JP2007310281A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |