TWI396026B - 畫素陣列 - Google Patents

畫素陣列 Download PDF

Info

Publication number
TWI396026B
TWI396026B TW098124740A TW98124740A TWI396026B TW I396026 B TWI396026 B TW I396026B TW 098124740 A TW098124740 A TW 098124740A TW 98124740 A TW98124740 A TW 98124740A TW I396026 B TWI396026 B TW I396026B
Authority
TW
Taiwan
Prior art keywords
pixel
sub
transistor
data
pixel electrode
Prior art date
Application number
TW098124740A
Other languages
English (en)
Other versions
TW201104325A (en
Inventor
Jing Tin Kuo
Kuo Hsien Lee
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098124740A priority Critical patent/TWI396026B/zh
Priority to US12/575,483 priority patent/US7982219B2/en
Publication of TW201104325A publication Critical patent/TW201104325A/zh
Application granted granted Critical
Publication of TWI396026B publication Critical patent/TWI396026B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

畫素陣列
本發明是有關於一種顯示陣列，且特別是有關於一種畫素陣列。
為因應現代產品高速度、高效能、且輕薄短小的要求，各電子零件皆積極地朝體積小型化發展。各種攜帶式電子裝置也已漸成主流，例如：筆記型電腦(Note Book)、行動電話(Cell Phone)、電子辭典、個人數位助理器(Personal Digital Assistant，PDA)、上網機(web pad)及平板型電腦(Tablet PC)等。對於攜帶式電子裝置的影像顯示器而言，為了符合產品趨向小型化之需求，具有空間利用效率佳、高畫質、低消耗功率、無輻射等優越特性之平面顯示器，目前已被廣為使用。
一般而言，平面顯示器中主要是由一顯示面板以及多個驅動晶片(Driver IC)所構成，其中顯示面板上具有畫素陣列，而畫素陣列中的畫素是藉由對應之掃描線以及對應之資料線所驅動。為了使得平面顯示器的產品更為普及，業者皆如火如荼地進行降低成本作業，近年來一種資料驅動晶片減半(half source driver)的技術被提出，其主要是利用畫素陣列上的佈局來降低資料驅動晶片的使用量。
在習知一種資料驅動晶片減半的技術中，其主要是利用同一條資料線來傳遞二畫素所對應的資料訊號，藉此來 縮減資料線的佈局數量，並降低資料驅動晶片的使用量。
隨著平面顯示器的品質(例如高解析度)需求逐漸提高，所需資料驅動晶片的使用量也就愈來愈大。然而，由於資料驅動晶片的造價較為昂貴，且資料驅動晶片所處理的訊號較為複雜、耗電量較高，為了符合消費者對於平面顯示器具有朝向低價以及高品質的期待，因此若能進一步以較少的資料驅動晶片來達到較高顯示品質，將使得平面顯示器更具有市場競爭力。
本發明提供一種畫素陣列，其具有曲折排列的資料線，可以降低資料線的佈局數，並減少外接資料驅動晶片的數量。
本發明提出一種畫素陣列，其包括多條掃描線、多條資料線以及多個畫素。其中，資料線與掃描線相交。畫素與掃描線以及資料線連接，排列於第n列中的各畫素包括第一子畫素、第二子畫素以及第三子畫素。第一子畫素包括一第一電晶體與一第一畫素電極，其中第一電晶體的一第一閘極與第(n -1) 條掃描線連接，而第一電晶體的一第一汲極與第一畫素電極連接。第二子畫素包括一第二電晶體與一第二畫素電極，其中第二電晶體的一第二閘極與第n條掃描線連接，而第二電晶體的一第二汲極與第二畫素電極以及第一電晶體的一第一源極連接。第三子畫素包括一第三電晶體與一第三畫素電極，其中第三電晶體的一第三 閘極與第(n +1) 條掃描線連接，而第三電晶體的一第三汲極與第三畫素電極以及第二電晶體的一第二源極連接，且第三電晶體的一第三源極與其中一條資料線連接。
在本發明之一實施例中，上述之與同一條資料線連接的畫素僅分佈於該條資料線之同側。
在本發明之一實施例中，上述之各資料線沿著行方向曲折延伸，且各資料線包括多條第一導線以及多條第二導線。第一導線沿著列方向延伸。第二導線沿著行方向延伸，其中第一導線與第二導線交替地連接。
在本發明之一實施例中，上述之各第一導線的長度相當於其中一個畫素的寬度，而各第二導線的長度相當於其中一個畫素的長度。
在本發明之一實施例中，上述之在排列於同一行的畫素中，位於奇數列的部分畫素並與其中一條資料線連接，而位於偶數列的部分畫素並與另一條資料線連接。
在本發明之一實施例中，上述之第一源極與第二汲極直接連接。
在本發明之一實施例中，上述之第二源極透過第三畫素電極與第三汲極連接。
在本發明之一實施例中，在排列於上述第n 列的各畫素中，第一畫素電極、第二電晶體、第二畫素電極、第三電晶體以及第三畫素電極位於第n 條掃描線與第(n +1) 條掃描線之間，而第一電晶體則位於第n 條掃描線與第(n -1) 條掃描線之間。
在本發明之一實施例中，上述之各掃描線沿著列方向 曲折延伸，且各掃描線包括多條第三導線以及多條第四導線。第三導線沿著列方向延伸。第四導線沿著行方向延伸，其中第三導線與第四導線交替地連接。此外，上述之第四導線亦可以是位於同一畫素中的第一子畫素與第二子畫素之間以及同一畫素中的第二子畫素與第三子畫素之間。
基於上述，本發明之畫素陣列將資料線設計為曲折的佈局方式，並將與同一資料線連接的子畫素皆配置於該條資料線的同一側，利用同一條資料線分別傳遞不同的資料訊號至位於同一列的第一子畫素、第二子畫素以及第三子畫素，因此可以大幅減少資料線的佈局數量以及資料驅動晶片的數量。再者，在一些應用中，可以讓畫素陣列使用較簡易的驅動方法達到點反轉驅動的顯示效果，以較低成本製作高品質產品。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 第一實施例
圖1為本發明一種畫素陣列的佈局示意圖。請參照圖1，畫素陣列200包括多條掃描線G、多條資料線S以及多個畫素230，其中資料線S與該些掃描線G相交。為清楚說明，令畫素陣列200上具有一列方向DR 以及一行方向DC ，且列方向DR 實質上正交於行方向DC 。在本實施例中，多條掃描線G大體上沿著列方向DR 延伸，而多條資料線S大體上是沿著行方向DC 曲折延伸。如圖1所示， 畫素陣列200中的各畫素230與對應之掃描線G以及對應之資料線S連接，特別的是，在本實施例中與同一條資料線S連接的畫素230僅分佈於該條資料線S之同側，並且排列於第n列Rn 中的各畫素230包括第一子畫素232、第二子畫素234以及第三子畫素236，其中n為正整數。換言之，各畫素230中的第一子畫素232、第二子畫素234以及第三子畫素236是經由同一條資料線S分別傳遞對應之資料訊號以分別呈現不同的灰階。
更詳細而言，如圖1所示，以位於第n列Rn 並與第n條資料線Sn 電性連接的畫素230為例，其第一子畫素232包括第一電晶體232T與第一畫素電極232P，其中第一電晶體232T的第一閘極232G與第(n-1)條掃描線Gn-1 連接，而第一電晶體232T的第一汲極232D與第一畫素電極232P連接，第一源極232S則與第二子畫素234電性連接。另外，第二子畫素234包括第二電晶體234T與第二畫素電極234P，其中第二電晶體234T的第二閘極234G與第n條掃描線Gn 連接，而第二電晶體234T的第二汲極234D與第二畫素電極234P以及第一電晶體232T的第一源極232S連接，並且第二源極234S則與第三子畫素236電性連接。此外，第三子畫素236包括第三電晶體236T與第三畫素電極236P，其中第三電晶體236T的第三閘極236G與第(n+1)條掃描線Gn+1 連接，而第三電晶體236T的第三汲極236D與第三畫素電極236P，且第三電晶體236T的第三源極236S與第n條資料線Sn 連接。
值得一提的是，第二源極234S與第三子畫素236的電性連接方式，可以是第二源極234S直接與第三汲極 236D連接，如圖中A處所示，第二源極234S也可以是直接與第三畫素電極236P連接，如圖中B處所示。當然，第一源極232S與第二子畫素234電性連接的方式例如是第一源極232S直接與第二汲極234D連接，或是第一源極232S透過第二畫素電極234P而與第二電晶體234T連接，本發明並不限定第一汲極232D與第二子畫素234之間的電性連接關係，及第二汲極234D與第三子畫素236之間的電性連接關係。
更詳細而言，畫素陣列200中與同一條資料線S連接的各畫素230是位於該資料線的同一側，且每一畫素中的子畫素是在該列中是沿著列方向DR 自該資料線S依序以第三子畫素236、第二子畫素234以及第一子畫素232的方式排列。值得一提的是，在本實施例中，由於資料線S是沿著行方向DC 曲折排列，因此對於同一行畫素230而言，位於奇數列的畫素230與位於偶數列的畫素230是分別與不同的資料線連接的。舉例而言，如圖1所示，對於Cn 行的畫素230而言，奇數列的畫素230是與第n+1條資料線Sn+1 連接，而位於偶數列的畫素230是與第n條資料線Sn 連接。易言之，與第n條資料線Sn 連接的部分畫素230在行方向DC 上，對齊於與第n+1條資料線Sn+1 連接的部分畫素230。此外，對於同一列(例如Rn 列)之畫素230而言，是以第三子畫素236、第二子畫素234、第一子畫素232為一單元而重複排列的。
請參照圖1，由於第三子畫素236的第三源極236S是與其中一條資料線S連接，例如資料線Sn ，因此資料線Sn 所傳遞之資料訊號會經由第三電晶體236T而傳遞至第三子畫素236中的第三畫素電極236P。並且，第二電晶體234T的第二源極234S與第三電晶體236T的第三汲極236D電性連接，因此對於第二子畫素234而言，資料線Sn 所傳遞之資料訊號是自第三子畫素236的第三汲極236D或是第三畫素電極236P經由本身第二電晶體234T的傳遞而輸入第二畫素電極234P。另一方面，第一電晶體232T的第一源極232S與第二電晶體234T的第二汲極234D連接，因此對於第一子畫素232而言，資料線Sn 所傳遞之資料訊號是流經第三電晶體236T的第三汲極236D、第二電晶體234T的第二汲極234D再經由本身之第一電晶體232T的傳遞而輸入第一畫素電極232P。如此一來，第一子畫素232、第二子畫素234以及第三子畫素236可以共用同一條資料線S分時傳遞不同的資料訊號，因而可以大幅縮減資料線S的佈局數量、減少資料驅動晶片的數量，進而節省成本。
實際運作機制上，在執行第一畫素電極的資料訊號寫入程序時，可以同時令第(n-1)條掃描線Gn-1 、第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之電壓為導通電壓位準V gh ，而使與第(n-1)條掃描線Gn-1 連接的第一電晶體232T、與第n條掃描線Gn 連接的第二電晶體234T以及與第(n+1)條掃描線Gn+1 連接的第三電晶體236T皆處於導通狀態。此時，欲傳遞至第一子畫素232的對應資料訊號便可以自資料線Sn 依序經由第三子畫素236、第二子畫素234以及開啟的第一電晶體232T傳遞至第一畫素電極232P。
在下一時間，將第(n+1)條掃描線Gn+1 之電壓轉為關閉電壓位準V gl ，並維持第n條掃描線Gn 與第(n-1)條掃描線Gn-1 之電壓為導通電壓位準V gh ，使得欲傳遞至第二子畫素234的對應資料訊號可以自資料線Sn 依序經由第三子畫素236以及第二電晶體234T傳遞至第二畫素電極234P。接著，在接續的另一時間中，再同時將第n條掃描線Gn 以及第(n+1)條掃描線Gn+1 之電壓轉為關閉電壓位準V gl ，並維持第(n-1)條掃描線Gn-1 之電壓為導通電壓位準V gh ，使得欲傳遞至第三子畫素236的對應資料訊號可以自資料線Sn 經由第三子畫素236傳遞至第三畫素電極236P。如此一來，畫素陣列200上的掃描線G可依時序控制而被適當地控制，並且整體而言，畫素陣列200是依上述預定順序輸入導通電壓位準V gh 與關閉電壓位準V gl 的方式，將不同的資料訊號藉由同一條資料線S傳遞至不同各子畫素中，而達到顯示的效果，詳細驅動機制將於後說明。
進一步說明資料線與畫素的佈局方式，與同一條資料線S連接的畫素230分佈於該條資料線S之同側，因此與同一條資料線S連接的畫素230大致上會沿著該條資料線S的方向而在列方向DR 上曲折排列(zigzag)，使得與同一條資料線S連接的畫素230在行方向DC 上不對齊，在本實施例中，各資料線S大致上是呈現鋸齒狀的佈局型態。詳言之，各資料線S在巨觀上而言是大致沿著行方向DC 而排列，微觀而言各資料線S例如主要是由多條沿著列方向DR 延伸的第一導線SA 以及多條沿著行方向DC 延伸的 第二導線SB 所構成，其中第一導線SA 與第二導線SB 交替地相互連接而成，因而構成如圖1所繪示之呈鋸齒狀型態的資料線S。
詳細而言，請繼續參照圖1，各第一導線SA 的長度相當於一個畫素230的寬度，亦即第一導線SA 的長度實質上等於第一子畫素232、第二子畫素234以及第三子畫素236的寬度總和。另一方面，如圖1所示，各第二導線SB 的長度相當於其中一個畫素230的長度，換言之，由於第一子畫素232、第二子畫素234以及第三子畫素236在列方向DR 上相互對齊，因此在本實施例中，第二導線SB 的長度實質上分別等於第一子畫素232、第二子畫素234或第三子畫素236的各自的長度。
圖2A進一步繪示圖1之畫素陣列的具體佈局示意圖。請參照圖2A，第n條資料線Sn 包括沿著列方向DR 延伸的第一導線SA 以及沿著行方向DC 延伸的第二導線SB ，且第一導線SA 與第二導線SB 相互交替連接。值得一提的是，實務上，第一導線SA 與掃描線G可為相同材質且同屬於第一導電層，並透過同一道光罩製程(photolithography and etching process,PEP)進行製作，而第二導線SB 與資料線S可為相同材質且同屬於第二導電層，並透過同一道光罩製程來進行製作。
請同時參照圖1與圖2，在本實施例中，排列於第n列Rn 的各畫素230中，第一畫素電極232P、第二電晶體234T、第二畫素電極234P、第三電晶體236T以及第三畫素電極236P位於第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之間，而第一電晶體232T則位於第n條掃描線Gn 與第(n-1)條掃描線Gn-1 之間。
請繼續參照圖2A，以第n列Rn 之畫素230為例，自與其所對應之第二導線SB 起，由近至遠依序為第三子畫素236、第二子畫素234以及第一子畫素232。對於欲輸入第一子畫素232之第一資料訊號而言，第一資料訊號是依序經由相互串聯之第三子畫素236、第二子畫素234以及第一子畫素232的路徑被輸入至第一子畫素232的第一畫素電極232P中。
這裡要說明的是，第一子畫素232與第二子畫素234之間的串接方式、或者是第二子畫素234與第三子畫素236之間的串接方式可以依據產品解析度、尺寸等產品規格、掃描線開啟時間、資料線之導電率、資料寫入時間、電晶體特性等設計需求、或者是掃描線、資料線、畫素電極之膜厚、線寬等製程需求而作適當的調配。具體而言，在本實施例中，第一源極232S與第二汲極234D可以是藉由同屬於第二導電層之連接導線240而直接連接，當然，第一源極232S與第二汲極234D也可以是藉由不同的膜層而間接連接，例如可透過與第一導線同屬於第一導電層的另一連接導線來連接。
此外，在本實施例中，第二源極234S例如是透過第三畫素電極236P與第三汲極236D連接，以進一步增加畫素230的開口率，其中各子畫素中的畫素電極是透過對應的一接觸窗250而與對應之電晶體的汲極連接。實務上，可在第三子畫素236中在另外開設一類似接觸窗250型態 的跳線處J，使得第二子畫素234中之第二電晶體234T的第二源極234S可以透過跳線處J而與第三子畫素236的第三畫素電極236P電性連接。具體而言，第三子畫素236中之跳線處J的層間設計，可列舉如圖2B中所繪示的態樣。當然，第二源極234S也可以直接與第三汲極236D的連接，本發明並不限定第一子畫素232、第二子畫素234以及第三子畫素236之間的電性連接方式。
進一步說明跳線處J的層間設計，請同時參照圖2A與圖2B，資料線S以及各子畫素的源極與汲極例如是由同一膜層的第二導電層所組成，而各子畫素的畫素電極例如是藉由位於資料線S上方之第三導電層所組成。在本實施例中，第二子畫素與第三子畫素間的串接跳線處J的製作方式例如是在製作資料線S與各子畫素的源極與汲極時，將第二源極234S延伸至第三子畫素236之第三畫素電極236P的正下方，接著對覆蓋於資料線S上方之保護層260進行圖案化製程，以製作分別暴露出延伸至第三畫素電極236P下方之第二源極234S的開口，並在之後形成第三畫素電極236P時，同時將畫素電極之透明導電材料填入該開口中而構成如第2B圖所示之跳線處J。本發明並不以此為限，如此可利用現有製程與材料，僅需在原有的光罩中作局部性地修改，而以相同製程製作出跨線處，進一步提高畫素陣列200的開口率。
以下將以圖1所示之畫素陣列200為例，在此列舉一種畫素陣列200的驅動方法，請參照圖3A與圖3B，下文將一併說明。圖3A為圖1之畫素陣列在一種驅動方法下 的狀態示意圖，而圖3B繪示為圖1之畫素陣列200在一圖框時間中，各子畫素的驅動訊號示意圖，因此子畫素的真實顯示資訊是依據圖3A所繪示之P1至P6等順序而依序被寫入對應的資料訊號的，而圖3B則為在一個圖框時間中，掃描線G與資料線S的驅動波形進行說明。
請參照圖3A，在本實施例中，由於第一子畫素232的第一源極232S與第二子畫素234的第二汲極234D電性連接，且第二子畫素234的第二源極234S與第三子畫素236的第三汲極236D電性連接。因此，於第一時間T1，掃描線G0 、G1 、G2 之電壓為導通電壓位準V gh ，並且依據前述，導通電壓位準V gh 經由掃描線G0 、G1 、G2 而分別導通R1 列中與資料線Sn 連接的第一子畫素232、第二子畫素234以及第三子畫素236，並且資料線Sn 所傳遞之訊號依序經由R1 列被開啟的第三子畫素236、第二子畫素234、以及被開啟的第一電晶體232T而將第一資料訊號S1輸入至第一畫素電極232P中，使得R1 列的第一子畫素232在第一時間T1中被寫入欲顯示訊號而被標示為第一顯示畫素P1，換言之，在第一時間T1中，R1 列與資料線Sn 連接的第一子畫素232、第二子畫素234以及第三子畫素236實質上例如是處於等電位的狀態。值得一提的是，此時第二子畫素234與第三子畫素236作為傳遞第一資料訊號S1至第一子畫素232的途徑，並且藉此，第二子畫素234與第三子畫素236的電壓可以在第一時間T1中先被預充電，使得在其對應的資料寫入時序中可以以較快的充電速度重新寫入對應的資料訊號。
接著，如圖3A與3B所示，於第二時間T2，掃描線G2 之電壓轉變為關閉電壓位準V gl ，並維持掃描線G0 、G1 之電壓為導通電壓位準V gh 。如此，與掃描線G2 連接之子畫素被關閉，例如R1 列之第三子畫素236。在第二時間T2中，導通電壓位準V gh 經由掃描線G0 、G1 可以分別導通R0 列中與資料線Sn 連接的第三子畫素236以及第二子畫素234，並且資料線Sn 所傳遞之訊號依序經由R0 列被開啟的第三子畫素236以及被開啟的第二電晶體234T而將第二資料訊號S2輸入至對應的第二畫素電極234P中，使得R0 列與資料線Sn 連接的第二子畫素234在第二時間T2中被寫入欲顯示訊號而被標示為第二顯示畫素P2。
之後，如圖3A與3B所示，於第三時間T3，掃描線G1 之電壓亦轉變為關閉電壓位準V gl ，僅維持掃描線G0 之電壓為導通電壓位準V gh 。如此，與掃描線G1 、G2 連接之子畫素被關閉，例如R0 列之第三子畫素236。在第三時間T3中，導通電壓位準V gh 經由掃描線G0 可以導通R(-1) 列中與資料線Sn 連接的第三子畫素236，並且資料線Sn 所傳遞之訊號依序經由R(-1)列被開啟的第三電晶體236T而將第三資料訊號S3輸入至對應的第三畫素電極236P中，使得R(-1) 列與資料線Sn 連接的第三子畫素236在第三時間T3中被寫入欲顯示訊號而被標示為第三顯示畫素P3。
同理，第四時間T4與第一時間T1的驅動方式類似，同樣開啟連續三條的掃描線G，惟，在第四時間T4中，設定為導通電壓位準V gh 的掃描線G為下一組的三條掃描線G1 、G2 、G3 、此時R2列中的第一子畫素232、第二子 畫素234以及第三子畫素236被開啟。因此，在第四時間T4中，R2列的第一子畫素232在第四時間T4中被寫入欲顯示之第四資料訊號S4而被標示為第四顯示畫素P4，其作動原理與前述第一時間T1類似，不再贅述。
承上述，在後續的第五時間T5時，R1 列的第二子畫素234在第五時間T5中被寫入欲顯示之第五資料訊號S5而被標示為第五顯示畫素P5，而在接續的第六時間T6中，R0 列的第三子畫素236在第六時間T6中被寫入欲顯示之第六資料訊號S6而被標示為第六顯示畫素P6，其作動原理與前述第二時間T2以及第三時間T3類似，不再贅述。如此，本發明之畫素陣列200之掃描線G依時序控制而被逐一分組輸入導通電壓位準V gh 與關閉電壓位準V gl 至不同子畫素，藉此呈現顯示畫面。同理，如圖3B所示，分別在接續的時序中，如第六時間T6~第十二時間T12，分別輸入對應的資料訊號S7~S12，藉此可使整個畫素陣列200顯示畫面，其作動原理與前述第一時間T1至第六時間T6類似，不再贅述。此外，圖3B中所繪示之資料訊號S1~S12分別代表資料線在不同時序中所傳遞之資料訊號，在實際運作時，資料訊號S1~S12的位準可以彼此相同或不同，在圖3B中僅以相同位準為代表作說明。
值得一提的是，本實施例之畫素陣列200可以藉由適當的畫素230佈局而使得畫素中的三個子畫素共用同一條資料線S來分時傳遞對應之不同的資料訊號。因此，可以減少資料線S的佈局數量以及資料驅動晶片的使用數量，進而節省成本。再者，於前述列舉的驅動方式中，輸入同 一條資料線S之資料訊號可以不隨時間而轉換，而僅利用與同一條資料線S連接的畫素230在行方向DC 上不對齊的佈局方式，搭配相鄰之資料線S傳遞不同極性之資料訊號，來達到使同一行的畫素230呈現正極性、負極性作週期性排列的顯示狀態，如此一來，可以讓使用者用較簡易的行反轉驅動方式達到類似點反轉驅動的顯示效果，例如三點反轉驅動(three dot invention)，亦即，使用耗電量較低的驅動方式達到較佳的顯示品質。
第二實施例
圖4為本發明第二實施例之畫素陣列的佈局示意圖。請參照圖4，本實施例之畫素陣列300與第一實施例類似，因此類似構件與第一實施例使用相同的標號表示。惟相較於第一實施例，在本實施例之畫素陣列300中，將資料線S的繞線設計改為直線設計，並將掃描線G進一步設計為繞線設計。
詳言之，在本實施例中，排列於第n列Rn 的各畫素230中，第一電晶體232T、第一畫素電極232P、第二電晶體234T、第二畫素電極234P、第三電晶體236T以及第三畫素電極236P皆位於第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之間。並且如圖4所示，各掃描線G大致上是呈現鋸齒狀的佈局型態。詳言之，各掃描線G在巨觀上而言是大致沿著列方向DR 延伸，微觀而言各掃描線G例如主要是由多條沿著列方向DR 延伸的第三導線GA 以及多條沿著行方向DC 延伸的第四導線GB 所構成，其中第三導線GA 與 第四導線GB 交替地相互連接而成，因而構成如圖4所繪示之呈鋸齒狀型態的資料線S。
如圖4所示，在本實施例中，第四導線GB 位於同一畫素230中的第二子畫素234的左、右兩側。舉例而言，在Rn 列中，第四導線GB 位於同一畫素230中的第二子畫素234與第三子畫素236之間以及第二子畫素234與第一子畫素232之間。更詳細而言，各第四導線GB 的長度實質上分別與第一子畫素232、第二子畫素234以及第三子畫素236各自的長度相等。並且，在本實施例之各畫素230中，第三導線GA 大致上可分為一長度實質上等於一個子畫素寬度的第一部份GA1 以及以及一長度實質上等於二個子畫素寬度總和的第二部分GA2 ，其中位於同一畫素中之第四導線GB 藉由第三導線GA 的第一部份GA1 而相互連接，而相鄰兩畫素之間的第四導線GB 藉由第三導線GA 的第二部份GA2 而相互連接。特別的是，在本實施例中，第三導線GA 更自第二子畫素234與第三子畫素236之間的第四導線GB 往第三子畫素236方向延伸而構成一分支，以使位於第(n-1)列Rn-1 之第三子畫素236的第三閘極236G易於藉由此分支而與掃描線Gn 連接。
圖5進一步繪示圖4之畫素陣列的具體佈局示意圖。請參照圖5，第n條掃描線Gn 包括沿著列方向DR 延伸的第三導線GA 以及沿著行方向DC 延伸的第四導線GB ，且第三導線GA 與第四導線GB 相互交替連接。實務上，第三導線GA 與掃描線G可為相同材質，並透過同一道光罩製程(photolithography and etching process,PEP)進行製作， 而第四導線GB 與資料線S可為相同材質，並透過同一道光罩製程來進行製作。
請繼續參照圖5，以第n列Rn 之畫素230為例，第三閘極236G、第二閘極234G以及第一閘極232G分別依序與第(n+1)條掃描線Gn+1 、第n條掃描線Gn 以及第(n-1)條掃描線Gn-1 連接。並且第二子畫素234的第二源極234S藉由第三畫素電極236P而間接地與資料線Sn 電性連接，而第一子畫素232的第一源極232S直接與第二子畫素234的第二汲極234D連接，並經由第三子畫素236以及第二子畫素234而間接地與資料線Sn 電性連接。因此對於輸入第一子畫素232之資料訊號而言，第一資料訊號是依序經由第三電晶體236T、第三畫素電極236P、第二電晶體234T、第一電晶體232T的路徑而被傳遞至第一子畫素232的第一畫素電極232P中。
這裡要說明的是，第一子畫素232與第二子畫素234之間的串接方式、或者是第二子畫素234與第三子畫素236之間的串接方式可以如同第一實施例所述依據不同的需求進行設計。在本實施例中，第一源極232S是直接藉由同一膜層而與第二汲極234D連接，當然，第一源極232S與第二汲極234D也可以如同第一實施例所述之跳線處J的層間設計，同理，第二源極234S亦可以直接與第三汲極236D連接，本發明並不限定第一子畫素232、第二子畫素234以及第三子畫素236之間的電性連接方式。
值得一提的是，在本實施例中，第三導線GA 與第四導線GB 之間的連接方式可如同前述的跳線處J層間設計， 與資料線S可為相同材質，並透過同一道光罩製程來進行製作。具體而言，製作掃描線G與各子畫素的閘極時，同時在預定位置製作第三導線GA ，接著在圖案化覆蓋於掃描線G上方之閘絕緣層時，製作暴露出第三導線GA 的開口，並在之後製作資料線S以及各電晶體中之源極/汲極時，同時在預定位置製作第四導線GB ，此時將導電材料填入該開口中而構成第三導線GA 與第四導線GB 的跳線處J。
值得注意的是，本實施例之畫素陣列300同樣可以減少資料線S佈局數量、減少資料驅動晶片的使用數量，進而達到節省成本以及耗電量的目的。此外，相較於第一實施例之畫素陣列300，本實施例之畫素陣列300可以進一步提升開口率。
此外，本發明第二實施例之畫素陣列300亦可以利用前述的驅動方式達到點反轉的顯示效果，其作動原理類似，不再贅述。
第三實施例
圖6為本發明第三實施例之畫素陣列的佈局示意圖。請參照圖6，本實施例之畫素陣列400與第二實施例類似，因此類似構件與前述實施例使用相同的標號表示。惟相較於前述實施例，在本實施例之畫素陣列400中，電晶體的設計與第二實施例不同。
詳言之，如圖6所示，圖6與前述第二實施例之圖4類似，排列於第n列Rn 的各畫素230中，第一電晶體232T、第一畫素電極232P、第二電晶體234T、第二畫素電極 234P、第三電晶體236T以及第三畫素電極236P同樣位於第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之間。並且，各第四導線GB 的長度實質上分別與第一子畫素232、第二子畫素234以及第三子畫素236的長度相等，並且第四導線GB 是位於同一畫素230中的第一子畫素232與第二子畫素234之間以及同一畫素230中的第二子畫素234與第三子畫素236之間，其餘構件的配置方式與設計考量與前述第二實施例類似，請參照前文，不再贅述。
圖7進一步繪示圖6之畫素陣列的具體佈局示意圖。請參照圖7，第n條掃描線Gn 包括沿著列方向DR 延伸的第三導線GA 以及沿著行方向DC 延伸的第四導線GB ，且第三導線GA 與第四導線GB 相互交替連接。實務上，第三導線GA 與掃描線G可為相同材質，並透過同一道光罩製程進行製作，而第四導線GB 與資料線S可為相同材質，並透過同一道光罩製程來進行製作。
圖7中畫素陣列的佈局方式與前述第二實施例之圖5類似，相同構件請參照前文描述，不再贅述。惟，本實施例之電晶體的設計形態不同於前述第一實施例以及第二實施例之電晶體的形態。詳言之，如圖7所示，在本實施例之各子畫素中，電晶體中每一汲極具有面向每一源極的二分支，藉此，可以進一步在有限的佈局空間(layout)內增加電晶體的寬度長度比值W/L，進而在提昇電晶體元件特性的同時，畫素230之開口率不會因電晶體提高寬度長度比值而受到影響。
值得注意的是，本實施例之畫素陣列400同樣可以減 少資料線S佈局數量、減少資料驅動晶片的使用數，進而達到節省成本以及耗電量的目的。此外，相較於第一實施例之畫素陣列400，本實施例之畫素陣列400可以進一步提升開口率。
這裡要說明的是此外，本發明第三實施例之畫素陣列400亦可以利用前述第一實施例的驅動方式達到點反轉的顯示效果，其作動原理類似，不再贅述。
第四實施例
圖8為本發明第四實施例之畫素陣列的佈局示意圖。請參照圖8，本實施例之畫素陣列500與前述第三實施例類似，因此類似構件與前述實施例使用相同的標號表示。惟相較於前述實施例，本實施例之畫素陣列500中，第三導線GA 與第四導線GB 在畫素230中的佈局位置不同於與前述第實施例。
詳言之，在本實施例中，排列於第n列Rn 的各畫素230中，第一電晶體232T、第一畫素電極232P、第二電晶體234T、第二畫素電極234P、第三電晶體236T以及第三畫素電極236P同樣位於第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之間。特別的是，在本實施例中，第三導線GA 可分為大致上沿著列方向DR 延伸第三導線GA 的第一部份GA1 以及第三導線GA 的第二部份GA2 ，且第三導線GA 的第一部份GA1 與第三導線GA 的第二部份GA2 是分設於畫素230的兩側。此外，第四導線GB 大致上沿著行方向DC 延伸。對於同一條掃描線G而言，第三導線GA 的第一部份 GA1 電性連接於上一列畫素230的第三子畫素236以及該列畫素的第二子畫素234，而第三導線GA 的第二部份GA2 則電性連接於下一列畫素230中的第一子畫素232。
舉例而言，對於第n條掃描線Gn 而言，第三導線GA 的第一部份GA1 與位於第n-1列Rn-1 之第三電晶體236T以及與位於第n列Rn 之第二電晶體234T電性連接。換言之，對於第n條掃描線Gn 與第(n+1)條掃描線Gn+1 之間的第n列Rn 的畫素230而言，第三子畫素236中的第三電晶體236T、第二子畫素234中的第二電晶體234T以及第一子畫素232中的第一電晶體232T是分別電性連接於掃描線Gn+1 、掃描線Gn 以及掃描線Gn-1 。
在本實施例中，分設於畫素230兩側之第三導線GA 的第一部份GA1 以及第三導線GA 的第二部份GA2 是藉由各第四導線GB 而相互連接。特別的是，第四導線GB 是佈局於第二子畫素234與第一子畫素232之間，自第三導線GA 的第一部份GA1 沿著行方向Dc 往下一條掃描線的方向延伸並與第三導線GA 的第二部份GA2 連接。值得一提的是，各第四導線GB 與第三導線GA 的第一部份GA1 以及第三導線GA 的第二部份GA2 的連接方式可運用上述跳線處J的層間設計。
圖9進一步繪示圖8之畫素陣列的具體佈局示意圖。請參照圖9，第n條掃描線Gn 包括沿著列方向DR 延伸的第三導線GA 之第一部份GA1 以及第二部份GA2 、以及沿著行方向DC 延伸的第四導線GB ，其中第三導線GA 之第一部份GA1 大體上沿著掃描線方向延伸並前一列Rn-1 畫素 230中的第三子畫素236以及本列Rn 畫素230中的第二子畫素234電性連接，第三導線GA 之第二部份GA2 則與下一列Rn+1 畫素230中的第一子畫素232連接，而第四導線GB 連接於第三導線GA 之第一部份GA1 以及第二部份GA2 之間。實務上，第三導線GA 與掃描線G可為相同材質，並透過同一道光罩製程進行製作，而第四導線GB 與資料線S可為相同材質，並透過同一道光罩製程來進行製作。
請繼續參照圖9，以第n列Rn 之畫素230為例，第三閘極236G、第二閘極234G以及第一閘極232G分別依序第(n+1)條掃描線Gn+1 、第n條掃描線Gn 以及第(n-1)條掃描線Gn-1 連接。並且第二子畫素234的第二源極234S藉由第三畫素電極236P而間接地與資料線Sn 電性連接，而第一子畫素232的第一源極232S直接與第二子畫素234的第二汲極234D連接，並經由第三子畫素236以及第二子畫素234而間接地與資料線Sn 電性連接。因此對於輸入第一子畫素232之資料訊號而言，第一資料訊號是依序經由第三電晶體236T、第三畫素電極236P、第二電晶體234T、第一電晶體232T的路徑而被傳遞至第一子畫素232的第一畫素電極232P中。
承上述，第一子畫素232與第二子畫素234之間的串接方式、或者是第二子畫素234與第三子畫素236之間的串接方式如同前述實施例所述，可以依據不同的需求進行設計。在本實施例中，第一源極232S是直接藉由同一膜層而與第二汲極234D連接，當然，第一源極232S與第二汲極234D也可以如同第一實施例所述之跳線設計，此外， 第二源極234S亦可以直接與第三汲極236D連接，本發明並不限定第一子畫素232、第二子畫素234以及第三子畫素236之間的電性連接方式。同理，第三導線GA 與第四導線GB 之間的串接方式可如第二實施例所述，採取跳線的層間設計，於此不再贅述。
值得注意的是，本實施例之畫素陣列500同樣可以減少資料線S佈局數量、減少資料驅動晶片的使用數量，進而達到節省成本以及耗電量的目的。此外，相較於第一實施例之畫素陣列500，本實施例之畫素陣列500可以進一步提升開口率。
這裡要說明的是，本實施例之電晶體的設計形態與第三實施例類似，各子畫素的電晶體中，每一汲極具有面向每一源極的二分支，藉此，可以進一步在有限的佈局空間(layout)內增加寬度長度比值，進而在提昇電晶體元件特性的同時，畫素之開口率不會因電晶體提高寬度長度比值而受到影響。
此外，本發明第四實施例之畫素陣列500亦可以利用前述第一實施例的驅動方式達到點反轉的顯示效果，其作動原理類似，不再贅述。
第五實施例
圖10為本發明第五實施例之畫素陣列的佈局示意圖。請參照圖10，本實施例之畫素陣列600與前述實施例類似，因此類似構件與前述實施例使用相同的標號表示。惟相較於第四實施例，在本實施例之畫素陣列600中，進 一步將掃描線的型態佈局為直線狀。特別的是，位於同一行Cn 的一組畫素230中，奇數列之畫素是與資料線Sn+1 電性連接，而位於偶數列之畫素是與資料線Sn 電性連接。
詳言之，在本實施例中，排列於第2列R2 的各畫素230中，由左至右依序為第三子畫素236、第二子畫素234以及第一子畫素232。並且，第一電晶體232T、第一畫素電極232P、第二電晶體234T、第二畫素電極234P、第三電晶體236T以及第三畫素電極236P同樣位於第2條掃描線G2 與第3條掃描線G3 之間。再者，第三閘極236G、第二閘極234G以及第一閘極232G分別依序與第3條掃描線G3 、第2條掃描線G2 以及第1條掃描線G1 連接。
另一方面，排列於第1列R1 的各畫素230中，由左至右依序為第一子畫素232、第二子畫素234以及第三子畫素236。第一電晶體232T、第一畫素電極232P、第二電晶體234T、第二畫素電極234P、第三電晶體236T以及第三畫素電極236P同樣位於第1條掃描線G1 與第2條掃描線G2 之間。並且，第三閘極236G、第二閘極234G以及第一閘極232G分別依序與第2條掃描線G2 、第1條掃描線G1 以及第0條掃描線G0 連接。同樣地，本實施例之畫素陣列600同樣可以減少資料線S佈局數量、減少資料驅動晶片的使用數量，進而達到節省成本以及耗電量的目的。此外，相較於第一實施例之畫素陣列600，本實施例之畫素陣列500可以進一步提升開口率。
綜上所述，本發明之畫素陣列透過前述的佈局，可以使資料線的佈局數量縮減為原本的三分之一，大幅縮減資 料線的佈局數量，如此，亦可以減少資料驅動晶片的使用數量。因此有助於降低成本，使應用此畫素陣列的平面顯示器更具市場競爭力。另一方面，在此種架構下，可以讓使用者用較簡易的驅動方式達到類似點反轉驅動的顯示效果，換言之，可以使用耗電量較低的驅動方式達到較佳的顯示品質，進而以低成本製備高品質的產品。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、300、400、500‧‧‧畫素陣列
230‧‧‧畫素
232‧‧‧第一子畫素
232D‧‧‧第一汲極
232G‧‧‧第一閘極
232S‧‧‧第一源極
232T‧‧‧第一電晶體
232P‧‧‧第一畫素電極
234‧‧‧第二子畫素
234D‧‧‧第二汲極
234G‧‧‧第二閘極
234T‧‧‧第二電晶體
234S‧‧‧第二源極
234P‧‧‧第二畫素電極
236‧‧‧第三子畫素
236D‧‧‧第三汲極
236G‧‧‧第三閘極
236S‧‧‧第三源極
236T‧‧‧第三電晶體
236P‧‧‧第三畫素電極
240‧‧‧連接導線
250‧‧‧接觸窗
260‧‧‧保護層
Cn ‧‧‧行
DR ‧‧‧列方向
DC ‧‧‧行方向
G、G0 、G1 、G2 、Gn-1 、Gn 、Gn+1 、Gn+2 、Gn+3 ‧‧‧掃描線
GA ‧‧‧第三導線
GB ‧‧‧第四導線
GA1 ‧‧‧第一部份
GA2 ‧‧‧第二部分
J‧‧‧跳線處
SA ‧‧‧第一導線
SB ‧‧‧第二導線
S、Sn-1 、Sn 、Sn+1 、Sn+2 ‧‧‧資料線
S1~S12‧‧‧資料訊號
T1‧‧‧第一時間
T2‧‧‧第二時間
T3‧‧‧第三時間
T4‧‧‧第四時間
T5‧‧‧第五時間
T6‧‧‧第六時間
T7~T12‧‧‧第七時間~第十二時間
P1‧‧‧第一顯示畫素
P2‧‧‧第二顯示畫素
P3‧‧‧第三顯示畫素
P4‧‧‧第四顯示畫素
P5‧‧‧第五顯示畫素
P6‧‧‧第六顯示畫素
R(-1) 、R1 、R0 、Rn-2 、Rn-1 、Rn 、Rn+1 ‧‧‧列
V gh ‧‧‧導通電壓位準
V gl ‧‧‧關閉電壓位準
圖1為本發明一種畫素陣列的佈局示意圖。
圖2A進一步繪示圖1之畫素陣列的具體佈局示意圖。
圖2B為圖2A中跳線處的一種剖面示意圖。
圖3A為圖1之畫素陣列在一種驅動方法下的狀態示意圖。
圖3B為圖3A之畫素陣列的驅動波形示意圖。
圖4為本發明第二實施例之畫素陣列的佈局示意圖。
圖5進一步繪示圖4之畫素陣列的具體佈局示意圖。
圖6為本發明第三實施例之畫素陣列的佈局示意圖。
圖7進一步繪示圖6之畫素陣列的具體佈局示意圖。
圖8為本發明第四實施例之畫素陣列的佈局示意圖。
圖9進一步繪示圖8之畫素陣列的具體佈局示意圖。
圖10為本發明第五實施例之畫素陣列的佈局示意圖。
200‧‧‧畫素陣列
230‧‧‧畫素
232‧‧‧第一子畫素
232D‧‧‧第一汲極
232G‧‧‧第一閘極
232S‧‧‧第一源極
232T‧‧‧第一電晶體
232P‧‧‧第一畫素電極
234‧‧‧第二子畫素
234D‧‧‧第二汲極
234G‧‧‧第二閘極
234T‧‧‧第二電晶體
234S‧‧‧第二源極
234P‧‧‧第二畫素電極
236‧‧‧第三子畫素
236D‧‧‧第三汲極
236G‧‧‧第三閘極
236S‧‧‧第三源極
236T‧‧‧第三電晶體
236P‧‧‧第三畫素電極
Cn ‧‧‧行
DR ‧‧‧列方向
DC ‧‧‧行方向
Gn-1 、Gn 、Gn+1 、Gn+2 、Gn+3 ‧‧‧掃描線
SA ‧‧‧第一導線
SB ‧‧‧第二導線
S、Sn-1 、Sn 、Sn+1 、Sn+2 ‧‧‧資料線
Rn-2 、Rn-1 、Rn 、Rn+1 ‧‧‧列

Claims (12)

  1. 一種畫素陣列，包括：多條掃描線；多條資料線，與該些掃描線相交；多個畫素，與該些掃描線以及該些資料線連接，排列於第n 列中的各該畫素包括：一第一子畫素，包括一第一電晶體與一第一畫素電極，其中該第一電晶體的一第一閘極與第(n -1) 條掃描線連接，而該第一電晶體的一第一汲極與該第一畫素電極連接；一第二子畫素，包括一第二電晶體與一第二畫素電極，其中該第二電晶體的一第二閘極與第n 條掃描線連接，而該第二電晶體的一第二汲極與該第二畫素電極以及該第一電晶體的一第一源極連接；以及一第三子畫素，包括一第三電晶體與一第三畫素電極，其中該第三電晶體的一第三閘極與第(n +1) 條掃描線連接，而該第三電晶體的一第三汲極與該第三畫素電極以及該第二電晶體的一第二源極連接，且該第三電晶體的一第三源極與其中一條資料線連接。
  2. 如申請專利範圍第1項所述之畫素陣列，其中與同一條資料線連接的畫素分佈於該條資料線之同側。
  3. 如申請專利範圍第1項所述之畫素陣列，其中各該資料線沿著行方向曲折延伸，且各該資料線包括：多條第一導線，沿著列方向延伸；以及多條第二導線，沿著該行方向延伸，其中該些第一導 線與該些第二導線交替地連接。
  4. 如申請專利範圍第3項所述之畫素陣列，其中各該第一導線的長度相當於其中一個畫素的寬度，而各該第二導線的長度相當於其中一個畫素的長度。
  5. 如申請專利範圍第3項所述之畫素陣列，其中在排列於同一行的畫素中，位於奇數列的部分畫素與其中一條資料線連接，而位於偶數列的部分畫素與另一條資料線連接。
  6. 如申請專利範圍第1項所述之畫素陣列，其中該第一源極與該第二汲極直接連接。
  7. 如申請專利範圍第1項所述之畫素陣列，其中該第二源極透過該第三畫素電極與該第三汲極連接。
  8. 如申請專利範圍第3項所述之畫素陣列，其中在排列於第n 列的各該畫素中，該第一畫素電極、該第二電晶體、該第二畫素電極、該第三電晶體以及該第三畫素電極位於第n 條掃描線與第(n +1) 條掃描線之間，而該第一電晶體則位於第n 條掃描線與第(n -1) 條掃描線之間。
  9. 如申請專利範圍第1項所述之畫素陣列，其中各該掃描線沿著列方向曲折延伸，且各該掃描線包括：多條第三導線，沿著該列方向延伸；以及多條第四導線，沿著行方向延伸，其中該些第三導線與該些第四導線交替地連接。
  10. 如申請專利範圍第9項所述之畫素陣列，其中該些第四導線位於同一畫素中的第一子畫素與第二子畫素之間以及同一畫素中的第二子畫素與第三子畫素之間。
  11. 如申請專利範圍第9項所述之畫素陣列，其中該些第四導線位於同一畫素中的第二子畫素與第一子畫素之間。
  12. 如申請專利範圍第9項所述之畫素陣列，其中在排列於第n 列的各該畫素中，該第一電晶體、該第一畫素電極、該第二電晶體、該第二畫素電極、該第三電晶體以及該第三畫素電極位於第n 條掃描線與第(n +1) 條掃描線之間。
TW098124740A 2009-07-22 2009-07-22 畫素陣列 TWI396026B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098124740A TWI396026B (zh) 2009-07-22 2009-07-22 畫素陣列
US12/575,483 US7982219B2 (en) 2009-07-22 2009-10-08 Pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098124740A TWI396026B (zh) 2009-07-22 2009-07-22 畫素陣列

Publications (2)

Publication Number Publication Date
TW201104325A TW201104325A (en) 2011-02-01
TWI396026B true TWI396026B (zh) 2013-05-11

Family

ID=43496496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124740A TWI396026B (zh) 2009-07-22 2009-07-22 畫素陣列

Country Status (2)

Country Link
US (1) US7982219B2 (zh)
TW (1) TWI396026B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631400B (zh) * 2017-07-21 2018-08-01 元太科技工業股份有限公司 畫素陣列基板
US10418390B2 (en) 2017-07-21 2019-09-17 E Ink Holdings Inc. Pixel array substrate

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336461B (en) * 2007-03-15 2011-01-21 Au Optronics Corp Liquid crystal display and pulse adjustment circuit thereof
KR100926635B1 (ko) * 2008-05-28 2009-11-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US8488075B2 (en) * 2008-10-15 2013-07-16 Sharp Kabushiki Kaisha Active matrix substrate, display panel, display device, and electronic apparatus
TWI384308B (zh) * 2009-07-01 2013-02-01 Au Optronics Corp 顯示裝置及顯示驅動方法
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
KR20110081637A (ko) 2010-01-08 2011-07-14 삼성전자주식회사 능동형 표시 장치의 스위칭 소자 및 그 구동 방법
JP5699456B2 (ja) * 2010-06-10 2015-04-08 カシオ計算機株式会社 表示装置
CN102347327A (zh) * 2010-08-04 2012-02-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶面板
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
CN202710889U (zh) * 2012-07-26 2013-01-30 京东方科技集团股份有限公司 阵列基板单元、阵列基板、液晶显示面板及液晶显示装置
TWI494675B (zh) 2012-08-17 2015-08-01 Au Optronics Corp 立體顯示面板、顯示面板及其驅動方法
CN102955310B (zh) * 2012-10-26 2015-04-15 京东方科技集团股份有限公司 一种像素驱动结构、驱动方法及显示装置
TWI552320B (zh) * 2014-08-18 2016-10-01 群創光電股份有限公司 低色偏之顯示面板
CN105182582B (zh) * 2015-09-07 2019-03-05 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
JP6597097B2 (ja) 2015-09-15 2019-10-30 凸版印刷株式会社 薄膜トランジスタアレイ
TWI596403B (zh) * 2016-11-21 2017-08-21 友達光電股份有限公司 陣列基板及顯示面板
KR102657989B1 (ko) * 2016-11-30 2024-04-16 삼성디스플레이 주식회사 표시 장치
CN109755258B (zh) * 2017-11-08 2021-02-19 元太科技工业股份有限公司 画素阵列基板与显示装置
US11754886B1 (en) 2020-12-01 2023-09-12 Apple Inc. Pixel layouts for electronic device displays
EP4415500A1 (en) * 2022-09-09 2024-08-14 BOE Technology Group Co., Ltd. Display substrate and display apparatus
KR20240042305A (ko) * 2022-09-23 2024-04-02 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014193A (en) * 1997-07-31 2000-01-11 Kabushiki Kaisha Toshiba Liquid crystal display device
TW200719066A (en) * 2005-10-17 2007-05-16 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3092537B2 (ja) * 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置
US7215347B2 (en) * 1997-09-13 2007-05-08 Gia Chuong Phan Dynamic pixel resolution, brightness and contrast for displays using spatial elements
US6259504B1 (en) * 1997-12-22 2001-07-10 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having split data lines
EP0952479B1 (en) * 1998-04-20 2006-05-17 Sony Corporation Color display device
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
JP3946547B2 (ja) * 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
TW548615B (en) * 2002-03-29 2003-08-21 Chi Mei Optoelectronics Corp Display panel having driver circuit with data line commonly used by three adjacent pixels
KR100884993B1 (ko) * 2002-04-20 2009-02-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7079100B2 (en) * 2002-12-20 2006-07-18 Sanyo Electric Co., Ltd. Active matrix type display
KR100898791B1 (ko) * 2002-12-21 2009-05-20 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
KR100689311B1 (ko) * 2003-11-10 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100995022B1 (ko) * 2003-12-13 2010-11-19 엘지디스플레이 주식회사 디스플레이 및 그 구동방법
KR100582203B1 (ko) * 2003-12-30 2006-05-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR101009674B1 (ko) * 2004-04-07 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101048700B1 (ko) * 2004-04-30 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100688801B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 델타 화소회로 및 발광 표시장치
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
US7764329B2 (en) * 2005-12-02 2010-07-27 Au Optronics Corp. MVA LCD device and pixel circuit thereof
KR101196860B1 (ko) * 2006-01-13 2012-11-01 삼성디스플레이 주식회사 액정 표시 장치
KR101244656B1 (ko) * 2006-06-19 2013-03-18 엘지디스플레이 주식회사 액정표시장치
US7675498B2 (en) * 2006-07-20 2010-03-09 Tpo Displays Corp. Dot-inversion display devices and driving method thereof with low power consumption
KR101297804B1 (ko) * 2006-07-25 2013-08-20 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
JP5191639B2 (ja) * 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI355548B (en) * 2006-11-22 2012-01-01 Au Optronics Corp Pixel array and display panel and display thereof
KR100851208B1 (ko) * 2007-03-16 2008-08-07 삼성에스디아이 주식회사 액정표시장치 및 그 구동방법
JP4876005B2 (ja) 2007-03-26 2012-02-15 株式会社 日立ディスプレイズ 表示装置
KR101627724B1 (ko) * 2007-12-03 2016-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
TWI395185B (zh) * 2008-02-19 2013-05-01 Wintek Corp 用於液晶顯示器之多工驅動電路
KR101471547B1 (ko) * 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
KR101385477B1 (ko) * 2008-09-04 2014-04-30 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI390314B (zh) * 2008-12-11 2013-03-21 Au Optronics Corp 畫素陣列及其驅動方法
KR101243825B1 (ko) * 2008-12-19 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8633879B2 (en) * 2009-02-13 2014-01-21 Apple Inc. Undulating electrodes for improved viewing angle and color shift
US8531408B2 (en) * 2009-02-13 2013-09-10 Apple Inc. Pseudo multi-domain design for improved viewing angle and color shift

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014193A (en) * 1997-07-31 2000-01-11 Kabushiki Kaisha Toshiba Liquid crystal display device
TW200719066A (en) * 2005-10-17 2007-05-16 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631400B (zh) * 2017-07-21 2018-08-01 元太科技工業股份有限公司 畫素陣列基板
US10418390B2 (en) 2017-07-21 2019-09-17 E Ink Holdings Inc. Pixel array substrate

Also Published As

Publication number Publication date
US7982219B2 (en) 2011-07-19
TW201104325A (en) 2011-02-01
US20110017994A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
TWI396026B (zh) 畫素陣列
US9495932B2 (en) Display device
TWI390314B (zh) 畫素陣列及其驅動方法
JP7111626B2 (ja) アレイ基板及び表示装置
JP4917254B2 (ja) 液晶表示装置
KR102502071B1 (ko) 발광 표시 장치
JP6621924B2 (ja) アレイ基板及び液晶表示装置
US20050275610A1 (en) Liquid crystal display device and driving method for the same
US20190228699A1 (en) Distributive-driving of liquid crystal display (lcd) panel
WO2018196471A1 (zh) 显示面板及显示装置
CN111341813B (zh) 显示面板及显示装置
CN101625828B (zh) 像素阵列
CN101826300A (zh) 一种有源显示器件及其驱动方法
WO2019184106A1 (zh) 显示面板及显示装置
WO2022160491A1 (zh) 显示基板及其制备方法、显示装置
WO2023142401A1 (zh) 显示面板及显示装置
US20180341160A1 (en) Display device and display panel with novel pixel and data line configurations
WO2021227122A1 (zh) 阵列基板和显示面板
JP4542202B2 (ja) 表示装置
WO2023004763A1 (zh) 显示基板及其制备方法、显示装置
CN101996563B (zh) 像素阵列
TWI406074B (zh) 主動元件陣列基板
JP2005266394A (ja) 表示装置
KR20070041878A (ko) 액정표시장치
WO2021103012A1 (zh) 阵列基板及其制备方法、像素驱动方法、显示面板