KR102657989B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102657989B1
KR102657989B1 KR1020160161732A KR20160161732A KR102657989B1 KR 102657989 B1 KR102657989 B1 KR 102657989B1 KR 1020160161732 A KR1020160161732 A KR 1020160161732A KR 20160161732 A KR20160161732 A KR 20160161732A KR 102657989 B1 KR102657989 B1 KR 102657989B1
Authority
KR
South Korea
Prior art keywords
gate
signal
pixels
display device
data
Prior art date
Application number
KR1020160161732A
Other languages
English (en)
Other versions
KR20180062542A (ko
Inventor
최민수
조의명
곽장훈
이준표
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160161732A priority Critical patent/KR102657989B1/ko
Priority to US15/649,431 priority patent/US10741133B2/en
Priority to CN201710976258.9A priority patent/CN108132568B/zh
Publication of KR20180062542A publication Critical patent/KR20180062542A/ko
Priority to KR1020240048750A priority patent/KR20240055702A/ko
Application granted granted Critical
Publication of KR102657989B1 publication Critical patent/KR102657989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는, 제1 방향으로 연장된 복수의 제1 게이트선, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 제2 게이트선, 및 상기 복수의 제1 게이트선 및 상기 복수의 제2 게이트선에 연결된 복수의 화소를 포함하고, 상기 복수의 화소 각각은, 상기 제1 게이트선에 연결된 게이트 전극 및 데이터선에 연결된 제1 전극을 포함하는 제1 스위칭 트랜지스터, 및 상기 제2 게이트선에 연결된 게이트 전극 및 상기 제1 스위칭 트랜지스터에 연결된 제1 전극을 포함하는 제2 스위칭 트랜지스터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display), 유기 발광 표시 장치(organic light emitting diode display) 등은 영상을 표시하기 위한 복수의 화소를 포함한다. 복수의 화소는 매트릭스 형태로 배열되며, 행 방향으로 연장된 복수의 게이트선 및 열 방향으로 연장된 복수의 데이터선에 연결된다. 화소는 게이트선을 통해 인가되는 게이트 신호 및 게이트 신호가 전달되는 시점에 동기되어 데이터선을 통해 인가되는 데이터 신호를 입력받는다.
게이트 신호를 순차적으로 출력하는 게이트 구동 회로는 복수의 화소를 포함하는 표시 패널 내에 실장될 수 있으나, 복수의 데이터선에 복수의 데이터 신호를 동시에 출력하여야 하는 데이터 구동 회로는 게이트 구동 회로에 비해 복잡하여 표시 패널 내에 실장되지 못하고 표시 패널의 외부 IC로 구성된다. 외부 IC로 구성되는 데이터 구동 회로는 연성 회로 기판(flexible printed circuit) 등을 통해 표시 패널에 연결된다.
최근, 표시 장치를 사각형으로 정형화하지 않고 원형이나 다양한 형태로 만들기 위한 연구가 진행되고 있는데, 복수의 데이터선에 연결되는 연성 회로 기판을 표시 패널에 부착하여야 함에 따라 표시 패널의 모양을 다양화하는데 제약이 되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 데이터선의 수를 줄일 수 있고, 표시 패널의 모양을 다양화하는데 제약을 줄일 수 있는 표시 장치를 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는, 제1 방향으로 연장된 복수의 제1 게이트선, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 제2 게이트선, 및 상기 복수의 제1 게이트선 및 상기 복수의 제2 게이트선에 연결된 복수의 화소를 포함하고, 상기 복수의 화소 각각은, 상기 제1 게이트선에 연결된 게이트 전극 및 데이터선에 연결된 제1 전극을 포함하는 제1 스위칭 트랜지스터, 및 상기 제2 게이트선에 연결된 게이트 전극 및 상기 제1 스위칭 트랜지스터에 연결된 제1 전극을 포함하는 제2 스위칭 트랜지스터를 포함한다.
상기 제2 스위칭 트랜지스터에 연결된 액정 커패시터를 더 포함할 수 있다.
상기 제2 스위칭 트랜지스터에 연결된 구동 트랜지스터, 및 상기 구동 트랜지스터에 연결된 발광 다이오드를 더 포함할 수 있다.
상기 제1 방향은 행 방향이고, 상기 제2 방향은 열 방향일 수 있다.
상기 제1 방향은 열 방향이고, 상기 제2 방향은 행 방향일 수 있다.
상기 데이터선은 서로 다른 행 및 열에 위치하는 상기 복수의 화소에 공통으로 연결될 수 있다.
상기 복수의 제1 게이트선에 연결되어 제1 게이트 신호를 출력하는 복수의 제1 게이트 구동 블록, 및 상기 복수의 제2 게이트선에 연결되어 제2 게이트 신호를 출력하는 복수의 제2 게이트 구동 블록을 더 포함할 수 있다.
상기 복수의 제1 게이트 구동 블록 각각이 상기 제1 게이트 신호를 게이트 온 전압으로 출력할 때마다 상기 복수의 제2 게이트 구동 블록은 상기 복수의 제2 게이트선에 상기 제2 게이트 신호를 순차적으로 출력할 수 있다.
상기 복수의 제2 게이트 구동 블록 각각이 상기 제2 게이트 신호를 게이트 온 전압으로 출력할 때마다 상기 복수의 제1 게이트 구동 블록은 상기 복수의 제1 게이트선에 상기 제1 게이트 신호를 순차적으로 출력할 수 있다.
상기 복수의 제2 게이트 구동 블록은 상기 복수의 제1 게이트 구동 블록 중 하나가 상기 제1 게이트 신호를 출력하는 게이트 온 기간을 단위로 상기 제2 게이트 신호가 상기 복수의 제2 게이트선에 인가되는 순서를 제1 순서 및 상기 제1 순서의 역순인 제2 순서로 교대로 변경할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 방향으로 연장된 복수의 제1 게이트선, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 제2 게이트선, 상기 복수의 제1 게이트선에 연결된 복수의 제1 게이트 구동 블록, 및 상기 복수의 제2 게이트선에 연결된 복수의 제2 게이트 구동 블록을 포함한다.
상기 복수의 제1 게이트 구동 블록 중 하나가 제1 게이트 신호를 출력하는 게이트 온 기간 동안 상기 복수의 제2 게이트 구동 블록이 상기 복수의 제2 게이트선에 제2 게이트 신호를 순차적으로 출력할 수 있다.
상기 복수의 제1 게이트 구동 블록은 한 프레임 동안 상기 복수의 제1 게이트선에 상기 제1 게이트 신호를 순차적으로 출력할 수 있다.
상기 복수의 제1 게이트 구동 블록 각각이 상기 제1 게이트 신호를 출력할 때마다 상기 복수의 제2 게이트 구동 블록은 상기 복수의 제2 게이트선에 상기 제2 게이트 신호를 순차적으로 출력할 수 있다.
상기 복수의 제2 게이트 구동 블록은 상기 게이트 온 기간을 단위로 상기 제2 게이트 신호가 상기 복수의 제2 게이트선에 인가되는 순서를 제1 순서 및 상기 제1 순서의 역순인 제2 순서로 교대로 변경할 수 있다.
상기 복수의 제1 게이트선 및 상기 복수의 제2 게이트선에 연결된 복수의 화소, 및 상기 복수의 화소에 연결된 데이터선을 더 포함할 수 있다.
상기 데이터선은 서로 다른 행 및 열에 위치하는 상기 복수의 화소에 공통으로 연결될 수 있다.
상기 데이터선은 제1 데이터선 및 제2 데이터선을 포함하고, 상기 제1 데이터선은 상기 복수의 화소를 포함하는 표시 영역 중에서 일부의 제1 영역에 위치하는 복수의 제1 화소에 공통으로 연결되고, 상기 제2 데이터선은 상기 표시 영역 중에서 다른 일부의 제2 영역에 위치하는 복수의 제2 화소에 공통으로 연결될 수 있다.
상기 복수의 화소는 제1 색상의 복수의 제1 화소, 제2 색상의 복수의 제2 화소, 및 제3 색상의 복수의 제3 화소를 포함하고, 상기 데이터선은 상기 복수의 제1 화소에 공통으로 연결되는 제1 데이터선, 상기 복수의 제2 화소에 공통으로 연결되는 제2 데이터선, 및 상기 복수의 제3 화소에 공통으로 연결되는 제3 데이터선을 포함할 수 있다.
상기 복수의 제1 게이트선 및 상기 복수의 제2 게이트선에 연결되고, 상기 제1 방향 및 상기 제2 방향으로 배열되는 복수의 화소를 더 포함하고, 상기 제1 방향으로 배열되는 화소의 개수는 상기 제2 방향에 따라 변동될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 데이터선의 수를 줄일 수 있으며, 이에 따라 데이터 구동 회로를 포함하는 외부 IC로부터 표시 패널에 연결되는 연성 회로 기판의 폭을 줄일 수 있고, 표시 패널의 모양을 다양화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 간략히 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함될 수 있는 화소를 나타내는 회로도이다.
도 3은 도 1의 표시 장치의 한 화소 영역을 나타내는 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 자른 단면을 나타내는 단면도이다.
도 5는 도 1의 표시 장치에 포함될 수 있는 제1 게이트 구동부를 나타내는 블록도이다.
도 6은 도 5의 제1 게이트 구동부에 포함되는 제1 게이트 구동 블록을 나타내는 회로도이다.
도 7은 도 1의 표시 장치에 포함될 수 있는 제2 게이트 구동부를 나타내는 블록도이다.
도 8은 도 7의 제2 게이트 구동부에 포함되는 제2 게이트 구동 블록을 나타내는 회로도이다.
도 9는 도 1의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 10은 도 1의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 12는 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 13은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 14는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 16은 도 15의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 17은 도 16의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 18은 도 15의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다.
도 19는 도 18의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 20은 도 15의 표시 장치의 구동 방법의 또 다른 예를 나타내는 타이밍도이다.
도 21은 도 20의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 22는 도 15의 표시 장치의 구동 방법의 또 다른 예를 나타내는 타이밍도이다.
도 23은 도 15의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 25는 도 24의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 26은 도 25의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 27은 도 24의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다.
도 28은 도 27의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 29는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 30은 도 29의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 31은 도 30의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 32는 도 29의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다.
도 33은 도 32의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 34는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "중첩된다"고 할 때, 이는 단면상에서 상하 중첩되거나, 또는 평면상에서 전부 또는 일부가 동일한 영역에 위치하는 것을 의미한다.
이하, 도 1 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 간략히 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 신호 제어부(100), 제1 게이트 구동부(210), 제2 게이트 구동부(220), 데이터 구동부(300), 및 표시부(600)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray) 레벨을 가질 수 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 메인 클록 신호(MCLK)에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2), 및 영상 데이터 신호(ImD)를 생성한다.
신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 게이트선 단위로 영상 신호(ImS)를 구분하여 영상 데이터 신호(ImD)를 생성한다. 신호 제어부(100)는 영상 데이터 신호(ImD)를 제1 구동 제어신호(CONT1)와 함께 데이터 구동부(300)로 전송한다.
표시부(600)는 복수의 화소(PX)를 포함하는 표시 영역이다. 표시부(600)에는 제1 방향(x)으로 연장되어 서로가 거의 평행한 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4), 제2 방향(y)으로 연장되어 서로가 거의 평행한 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4), 및 데이터선(DL)이 복수의 화소(PX)에 연결되도록 형성된다. 데이터선(DL)은 제1 방향(x)으로 연장되는 제1 서브 데이터선(Dx)과 제1 서브 데이터선(Dx)으로부터 제2 방향(y)으로 연장되는 복수의 제2 서브 데이터선(Dy)을 포함할 수 있다. 복수의 화소(PX)는 복수의 제2 서브 데이터선(Dy)에 연결될 수 있다. 제1 서브 데이터선(Dx)과 복수의 제2 서브 데이터선(Dy)은 서로 연결되어 있으므로, 복수의 화소(PX)는 하나의 데이터선(DL)에 공통으로 연결될 수 있다. 즉, 서로 다른 행 및 열에 위치하는 복수의 화소(PX)가 하나의 데이터선(DL)에 공통으로 연결될 수 있다.
제2 방향(y)은 제1 방향(x)과 교차하는 방향일 수 있다. 제1 방향(x)은 행 방향이고, 제2 방향(y)은 열 방향일 수 있다. 여기서는 제1 방향(x)이 행 방향이고, 제2 방향(y)이 열 방향인 것으로 도시하였으나, 실시예에 따라 제1 방향(x)이 열 방향이고 제2 방향(y)이 행 방향일 수도 있다. 이하, 설명의 편의를 위해, 제1 방향(x)이 행 방향이고, 제2 방향(y)이 열 방향인 것으로 예시한다.
복수의 화소(PX) 각각은 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 적색 화소, 녹색 화소 및 청색 화소에 의해 색상이 표시될 수 있으며, 적색 화소, 녹색 화소 및 청색 화소를 합쳐서 하나의 화소라고 부르기도 한다.
제1 게이트 구동부(210)는 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 복수의 제1 게이트 신호를 생성한다. 제1 게이트 구동부(210)는 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4)에 게이트 온 전압의 복수의 제1 게이트 신호를 인가할 수 있다.
제2 게이트 구동부(220)는 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 복수의 제2 게이트 신호를 생성한다. 제2 게이트 구동부(220)는 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)에 게이트 온 전압의 복수의 제2 게이트 신호를 인가할 수 있다.
제1 게이트 구동부(210)가 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4) 중 어느 하나에 게이트 온 전압의 제1 게이트 신호를 출력하는 제1 게이트 온 기간 동안 제2 게이트 구동부(220)는 게이트 온 전압의 복수의 제2 게이트 신호를 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)에 순차적으로 출력할 수 있다.
또는, 제2 게이트 구동부(220)가 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4) 중 어느 하나에 게이트 온 전압의 제2 게이트 신호를 출력하는 제2 게이트 온 기간 동안 제1 게이트 구동부(210)는 게이트 온 전압의 복수의 제1 게이트 신호를 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4)에 순차적으로 출력할 수 있다.
제1 게이트 구동부(210)와 제2 게이트 구동부(220)의 구동 방법에 대한 더욱 상세한 설명은 후술한다.
데이터 구동부(300)는 데이터선(DL)에 연결되고, 제1 구동 제어신호(CONT1)에 따라 영상 데이터 신호(ImD)를 샘플링 및 홀딩하고, 데이터선(DL)에 데이터 신호를 인가한다. 데이터 구동부(300)는 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4) 및 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)에 인가되는 복수의 제1 게이트 신호 및 복수의 제2 게이트 신호가 게이트 온 전압이 되는 시점에 동기되어 데이터선(DL)에 영상 데이터 신호(ImD)에 따른 데이터 신호를 인가한다.
이상, 도 1에서는 설명의 편의를 위해 복수의 화소(PX)가 제1 방향(x) 및 제2 방향(y)으로 4개씩 배치되고, 이에 연결되는 제1 게이트선(Gx1, Gx2, Gx3, Gx4)과 제2 게이트선(Gy1, Gy2, Gy3, Gy4)이 4개씩 배치되는 것으로 예시하였으나, 본 발명에서는 화소(PX)의 개수, 제1 게이트선(Gx1, Gx2, Gx3, Gx4)의 개수와 제2 게이트선(Gy1, Gy2, Gy3, Gy4)의 개수는 제한되지 않는다.
도 2는 도 1의 표시 장치에 포함될 수 있는 화소를 나타내는 회로도이다. 도 2의 회로도는 도 1의 표시 장치에 포함되는 임의의 화소(PX)를 나타낸다.
도 2를 참조하면, 화소(PX)는 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
제1 스위칭 트랜지스터(M1)는 제1 게이트선(Gx)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극 및 제2 스위칭 트랜지스터(M2)에 연결된 제2 전극을 포함한다. 제1 스위칭 트랜지스터(M1)는 제1 게이트선(Gx)에 인가되는 게이트 온 전압의 제1 게이트 신호에 의해 턴 온되어 데이터선(DL)에 인가되는 데이터 신호를 제2 스위칭 트랜지스터(M2)에 전달한다.
제2 스위칭 트랜지스터(M2)는 제2 게이트선(Gy)에 연결된 게이트 전극, 제1 스위칭 트랜지스터(M1)에 연결된 제1 전극 및 액정 커패시터(Clc)에 연결된 제2 전극을 포함한다. 제2 스위칭 트랜지스터(M2)는 제2 게이트선(Gy)에 인가되는 게이트 온 전압의 제2 게이트 신호에 의해 턴 온되어 제1 스위칭 트랜지스터(M1)를 통해 전달된 데이터 신호를 액정 커패시터(Clc)에 전달한다.
제1 스위칭 트랜지스터(M1) 및 제2 스위칭 트랜지스터(M2)는 N-채널 전계 효과 트랜지스터일 수 있다. N-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고, N-채널 전계 효과 트랜지스터를 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
또는, 제1 스위칭 트랜지스터(M1) 및 제2 스위칭 트랜지스터(M2)는 P-채널 전계 효과 트랜지스터일 수 있다. P-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 로우 레벨 전압이고, P-채널 전계 효과 트랜지스터를 턴 오프시키는 게이트 오프 전압은 하이 레벨 전압이다.
이하, 제1 스위칭 트랜지스터(M1) 및 제2 스위칭 트랜지스터(M2)는 N-채널 전계 효과 트랜지스터인 것으로 예시한다.
액정 커패시터(Clc)는 도 3 및 도 4에서 후술하는 화소 전극(618), 공통 전극(624) 및 액정층(3)을 포함한다. 화소 전극(618)은 제2 스위칭 트랜지스터(M2)에 연결되고, 제2 스위칭 트랜지스터(M2)를 통해 데이터 신호를 인가받을 수 있다. 공통 전극(624)은 공통 전압(Vcom)을 인가 받는다. 액정 커패시터(Clc)는 화소 전극(618)과 공통 전극(624)을 두 단자로 하며, 화소 전극(618)과 공통 전극(624) 사이의 액정층(3)은 유전체로서 기능한다.
유지 커패시터(Cst)는 액정 커패시터(Clc)에 연결된 제1 전극 및 공통 전압(Vcom)에 연결된 제2 전극을 포함한다.
도 3은 도 1의 표시 장치의 한 화소 영역을 나타내는 평면도이다. 도 4는 도 3의 IV-IV 선을 따라 자른 단면을 나타내는 단면도이다. 도 3은 도 1에서 예시한 표시 장치에 포함되는 한 화소(PX)의 어레이(array)의 나타낼 수 있다.
도 3 및 도 4를 참조하면, 표시 장치(10)는 서로 마주하는 제1 표시판(610)과 제2 표시판(620), 및 그 사이에 위치하는 액정층(3)을 포함한다.
먼저, 제1 표시판(610)에 대하여 설명한다.
제1 표시판(610)은 제1 기판(611) 위에 위치하는 제1 게이트선(Gx), 제2 게이트선(Gy), 데이터선(DL), 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 화소 전극(618), 및 유지 전극선(StL)을 포함한다. 여기서, 제1 기판(611)의 위는 제2 기판(621)과 마주하는 방향을 의미한다.
제1 기판(611)은 투명한 유리 또는 플라스틱을 포함할 수 있다.
제1 게이트선(Gx)은 제1 기판(611) 위에 위치하며, 제1 방향(x)으로 연장된다. 제1 게이트선(Gx)은 제1 게이트 전극(612a)을 포함할 수 있다. 제1 게이트 전극(612a)은 제1 게이트선(Gx)에 연결되어 있다. 제1 게이트 전극(612a)과 동일한 층에 제2 게이트 전극(612b)이 위치할 수 있으며, 제2 게이트 전극(612b)은 제1 게이트선(Gx)과 제1 게이트 전극(612a)의 형성시에 함께 형성될 수 있다.
게이트선(Gx), 제1 게이트 전극(612a), 및 제2 게이트 전극(612b) 위에는 게이트 절연막(613)이 위치한다.
게이트 절연막(613) 위에 반도체층(614)이 위치한다. 반도체층(614)은 제1 반도체(614a)와 제2 반도체(614b)를 포함할 수 있다.
반도체층(614) 위에 데이터선(DL), 제1 스위칭 트랜지스터(M1)의 제1 전극(615a)과 제2 전극(616a), 제2 스위칭 트랜지스터(M2)의 제1 전극(615b)과 제2 전극(616b), 제2 게이트선(Gy), 및 유지 전극선(StL)이 위치한다.
제1 게이트 전극(612a), 제1 전극(615a), 제2 전극(616a), 및 제1 반도체(614a)가 제1 스위칭 트랜지스터(M1)를 이룰 수 있다. 제1 전극(615a)과 제2 전극(616a)은 제1 반도체(614a)를 사이에 두고 서로 마주한다. 제1 전극(615a)과 제2 전극(616a)은 제1 반도체(614a)를 사이에 두고 제1 게이트 전극(612a)과 중첩할 수 있다. 제1 스위칭 트랜지스터(M1)의 채널은 제1 전극(615a)과 제2 전극(616a) 사이의 제1 반도체(614a)에 형성된다.
제2 게이트선(Gy)은 제2 방향(y)으로 연장되고, 제2 컨택홀(CH2)을 통해 제2 게이트 전극(612b)에 연결된다. 제2 컨택홀(CH2)은 제2 게이트선(Gy)과 제2 게이트 전극(612b)이 중첩하는 위치에 위치할 수 있다.
제2 게이트 전극(612b), 제1 전극(615b), 제2 전극(616b), 및 제2 반도체(614b)가 제2 스위칭 트랜지스터(M2)를 이룰 수 있다. 제1 전극(615b)과 제2 전극(616b)은 제2 반도체(614b)를 사이에 두고 서로 마주한다. 제1 전극(615b)과 제2 전극(616b)은 제2 반도체(614b)를 사이에 두고 제2 게이트 전극(612b)과 중첩할 수 있다. 제2 스위칭 트랜지스터(M2)의 채널은 제1 전극(615b)과 제2 전극(616b) 사이의 제2 반도체(614b)에 형성된다.
제1 스위칭 트랜지스터(M1)의 제1 전극(615a)은 제2 방향(y)으로 연장되는 데이터선(DL)에 연결된다. 제1 스위칭 트랜지스터(M1)의 제2 전극(616a)은 제2 스위칭 트랜지스터(M2)의 제1 전극(615b)에 연결된다.
유지 전극선(StL)은 제2 방향(y)으로 연장될 수 있다. 유지 전극선(StL)에는 공통 전압(Vcom)이 인가될 수 있으며, 화소 전극(618)과 중첩하여 유지 커패시터(Cst)를 이룰 수 있다. 여기서는 유지 전극선(StL)이 제2 방향(y)으로 연장되는 것으로 예시하였으나, 본 발명은 이에 제한되지 않으며, 유지 전극선(StL)은 제1 방향(x)으로도 연장되거나 화소 전극(618)과 중첩하는 특정 패턴을 가질 수도 있다.
데이터선(DL), 제1 스위칭 트랜지스터(M1)의 제1 전극(615a)과 제2 전극(616a), 제2 스위칭 트랜지스터(M2)의 제1 전극(615b)과 제2 전극(616b), 제2 게이트선(Gy), 및 유지 전극선(StL) 위에 보호막(617)이 위치한다. 보호막(617)은 무기 절연막 또는 유기 절연막일 수 있다. 보호막(617)은 제2 스위칭 트랜지스터(M2)의 제2 전극(616b)과 중첩하는 제1 컨택홀(CH1)을 포함한다.
보호막(617) 위에 화소 전극(618)이 위치한다. 화소 전극(618)은 제1 컨택홀(CH1)을 통해 제2 스위칭 트랜지스터(M2)의 제2 전극(616b)에 연결된다. 화소 전극(618)은 ITO, IZO 등의 투명한 도전 물질을 포함할 수 있다. 도 3에서는 화소 전극(618)이 복수의 가지 전극을 포함하는 것으로 예시하였으나, 본 발명은 이에 제한되지 않으며, 화소 전극(618)은 다양한 형태를 가질 수 있다.
이제, 제2 표시판(620)에 대하여 설명한다.
제2 표시판(620)은 제2 기판(621) 위에 위치하는 차광 부재(622), 색필터(623), 및 공통 전극(624)을 포함한다. 여기서, 제2 기판(621)의 위는 제1 기판(611)과 마주하는 방향을 의미한다.
차광 부재(622)는 데이터선(DL), 제1 게이트선(Gx), 제2 게이트선(Gy), 제1 스위칭 트랜지스터(M1), 및 제2 스위칭 트랜지스터(M2)와 중첩하도록 위치한다. 차광 부재(622)는 데이터선(DL), 제1 게이트선(Gx), 제2 게이트선(Gy), 제1 스위칭 트랜지스터(M1), 및 제2 스위칭 트랜지스터(M2)의 근처에서 발생할 수 있는 빛샘을 방지하는 역할을 한다.
색필터(623)는 전반적으로 화소 전극(618)과 중첩하고, 차광 부재(622)와 일부 중첩할 수 있다.
색필터(623) 위에 공통 전극(624)이 위치한다. 공통 전극(624)은 제2 기판(621)의 전면에 위치할 수 있으며, 공통 전극(624)에는 공통 전압(Vcom)이 인가된다.
액정층(3)은 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자를 포함하고, 액정 분자는 화소 전극(618)과 공통 전극(624) 사이에 생성되는 전기장에 따라 재배열된다.
도 5는 도 1의 표시 장치에 포함될 수 있는 제1 게이트 구동부를 나타내는 블록도이다.
도 5를 참조하면, 제1 게이트 구동부(210)는 복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4)을 포함한다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각은 제1 입력단(IN1), 제2 입력단(IN2), 클록 신호 입력단(CK), 구동 전압 입력단(Voff), 및 출력단(OUT)을 포함한다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각은 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4) 각각에 연결될 수 있다. 복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4)은 제1 구동 전압(VSS)을 인가받고, 제1 클록 신호(CKV1)와 제2 클록 신호(CKVB1)에 동기하여 복수의 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])를 순차적으로 출력할 수 있다. 제2 클록 신호(CKVB1)는 제1 클록 신호(CKV1)의 역상의 클록 신호일 수 있다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각의 제1 입력단(IN1)에는 제1 게이트 시작 신호(STV1) 또는 앞서 출력되는 제1 게이트 신호(Sx[1], Sx[2], Sx[3])가 인가된다. 제1 행의 제1 게이트선(Gx1)에 연결된 제1 게이트 구동 블록(210-1)의 제1 입력단(IN1)에는 제1 게이트 시작 신호(STV1)가 인가되고, 나머지 제1 게이트 구동 블록(210-2, 210-3, 210-4) 각각의 제1 입력단(IN1)에는 이전 단의 제1 게이트 구동 블록(210-1, 210-2, 210-3)의 제1 게이트 신호(Sx[1], Sx[2], Sx[3])가 인가될 수 있다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3) 각각의 제2 입력단(IN2)에는 이후 단의 제1 게이트 구동 블록(210-2, 210-3, 210-4)의 제1 게이트 신호(Sx[2], Sx[3], Sx[4])가 인가된다. 마지막 단의 제1 게이트 구동 블록(210-4)의 제2 입력단(IN2)에는 다음 단의 더미 제1 게이트 구동 블록(미도시)에서 출력되는 게이트 신호가 인가될 수 있다.
더미 제1 게이트 구동 블록은 제1 게이트 신호(Sx[4]), 제1 클록 신호(CKV1), 및 제1 구동 전압(VSS)을 입력 받아 제1 게이트 신호를 생성할 수 있다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각의 클록 신호 입력단(CK)에는 제1 클록 신호(CKV1) 또는 제2 클록 신호(CKVB1)가 인가된다. 홀수 번째 행의 제1 게이트 구동 블록(210-1, 210-3)의 클록 신호 입력단(CK)에는 제1 클록 신호(CKV1)가 인가되고, 짝수 번째 행의 제1 게이트 구동 블록(210-2, 210-4)의 클록 신호 입력단(CK)에는 제2 클록 신호(CKVB1)가 인가될 수 있다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각의 구동 전압 입력단(Voff)에는 제1 구동 전압(VSS)이 입력될 수 있다. 제1 구동 전압(VSS)은 게이트 오프 전압일 수 있다.
복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각의 출력단(OUT)은 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4) 각각에 연결된다.
도 6은 도 5의 제1 게이트 구동부에 포함되는 제1 게이트 구동 블록을 나타내는 회로도이다. 도 6의 회로도는 복수의 제1 게이트 구동 블록 중 어느 하나의 제1 게이트 구동 블록(210-k)을 나타낸다.
도 6을 참조하면, 제1 게이트 구동 블록(210-k)은 제1 트랜지스터(M11), 제2 트랜지스터(M12), 제3 트랜지스터(M13), 제4 트랜지스터(M14), 및 제1 커패시터(C11)를 포함한다.
제1 트랜지스터(M11)는 제1 노드(N11)에 연결된 게이트 전극, 클록 신호 입력단(CK)에 연결된 제1 전극, 및 출력단(OUT)에 연결된 제2 전극을 포함한다.
제2 트랜지스터(M12)는 제2 입력단(IN2)에 연결된 게이트 전극, 구동 전압 입력단(Voff)에 연결된 제1 전극, 및 출력단(OUT)에 연결된 제2 전극을 포함한다.
제3 트랜지스터(M13)는 제1 입력단(IN1)에 연결된 게이트 전극, 제1 입력단(IN1)에 연결된 제1 전극, 및 제1 노드(N11)에 연결된 제2 전극을 포함한다.
제4 트랜지스터(M14)는 제2 입력단(IN2)에 연결된 게이트 전극, 구동 전압 입력단(Voff)에 연결된 제1 전극, 및 제1 노드(N11)에 연결된 제2 전극을 포함한다.
제1 트랜지스터(M11), 제2 트랜지스터(M12), 제3 트랜지스터(M13), 및 제4 트랜지스터(M14)는 N-채널 전계 효과 트랜지스터일 수 있다. 또는, 실시예에 따라 제1 트랜지스터(M11), 제2 트랜지스터(M12), 제3 트랜지스터(M13), 및 제4 트랜지스터(M14)는 P-채널 전계 효과 트랜지스터일 수 있다.
제1 커패시터(C11)는 제1 노드(N11)에 연결된 제1 전극 및 출력단(OUT)에 연결된 제2 전극을 포함한다.
제1 입력단(IN1)으로 게이트 온 전압의 제1 게이트 시작 신호(STV1) 또는 게이트 신호(Sx[k-1])가 입력되면 제3 트랜지스터(M13)가 턴 온되고, 제1 노드(N11)에 게이트 온 전압이 전달된다. 제1 노드(N11)의 게이트 온 전압에 의해 제1 트랜지스터(M11)가 턴 온되고 클록 신호 입력단(CK)에 입력되는 클록 신호가 게이트 온 전압의 제1 게이트 신호(Sx[k])로서 출력단(OUT)으로 출력된다. 제1 커패시터(C11)는 제1 노드(N11)의 게이트 온 전압을 저장하여 제1 트랜지스터(M11)의 턴 온 상태를 유지시킬 수 있다. 이때, 제2 입력단(IN2)으로는 게이트 오프 전압이 입력되어 제2 트랜지스터(M12) 및 제4 트랜지스터(M14)는 오프 상태가 된다.
출력단(OUT)으로 제1 게이트 신호(Sx[k])가 출력된 후, 제2 입력단(IN2)으로 게이트 온 전압의 제1 게이트 신호(Sx[k+1])가 입력되면 제2 트랜지스터(M12) 및 제4 트랜지스터(M14)가 턴 온되고, 게이트 오프 전압의 제1 구동 전압(VSS)이 출력단(OUT) 및 제1 노드(N11)로 전달된다. 게이트 오프 전압의 제1 게이트 신호(Sx[k])가 출력단(OUT)으로 출력된다. 제1 트랜지스터(M11)는 제1 노드(N11)의 게이트 오프 전압에 의해 턴 오프 상태가 된다.
도 7은 도 1의 표시 장치에 포함될 수 있는 제2 게이트 구동부를 나타내는 블록도이다.
도 7을 참조하면, 제2 게이트 구동부(220)는 복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4)을 포함한다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각은 제1 입력단(IN1'), 제2 입력단(IN2'), 클록 신호 입력단(CK'), 구동 전압 입력단(Voff'), 및 출력단(OUT')을 포함한다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각은 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4) 각각에 연결될 수 있다. 복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4)은 제1 구동 전압(VSS)을 인가받고, 제3 클록 신호(CKV2)와 제4 클록 신호(CKVB2)에 동기하여 복수의 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])를 순차적으로 출력할 수 있다. 제4 클록 신호(CKVB2)는 제3 클록 신호(CKV2)의 역상의 클록 신호일 수 있다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각의 제1 입력단(IN1')에는 제2 게이트 시작 신호(STV2) 또는 앞서 출력되는 제2 게이트 신호(Sy[1], Sy[2], Sy[3])가 인가된다. 제1 열의 제2 게이트선(Gy1)에 연결된 제2 게이트 구동 블록(220-1)의 제1 입력단(IN1')에는 제2 게이트 시작 신호(STV2)가 인가되고, 나머지 제2 게이트 구동 블록(220-2, 220-3, 220-4) 각각의 제1 입력단(IN1')에는 이전 단의 제2 게이트 구동 블록(220-1, 220-2, 220-3)의 제2 게이트 신호(Sy[1], Sy[2], Sy[3])가 인가될 수 있다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각의 제2 입력단(IN2')에는 이후 단의 제2 게이트 구동 블록(220-2, 220-3, 220-4)의 제2 게이트 신호(Sy[2], Sy[3], Sy[4])가 인가된다. 마지막 단의 제2 게이트 구동 블록(220-4)의 제2 입력단(IN2')에는 다음 단의 더미 제2 게이트 구동 블록(미도시)에서 출력되는 게이트 신호가 인가될 수 있다.
더미 제2 게이트 구동 블록은 제2 게이트 신호(Sy[4]), 제3 클록 신호(CKV2), 및 제1 구동 전압(VSS)을 입력 받아 제2 게이트 신호를 생성할 수 있다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각의 클록 신호 입력단(CK')에는 제3 클록 신호(CKV2) 또는 제4 클록 신호(CKVB2)가 인가된다. 홀수 번째 열의 제2 게이트 구동 블록(220-1, 220-3)의 클록 신호 입력단(CK')에는 제3 클록 신호(CKV2)가 인가되고, 짝수 번째 열의 제2 게이트 구동 블록(220-2, 210-4)의 클록 신호 입력단(CK')에는 제4 클록 신호(CKVB2)가 인가될 수 있다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각의 구동 전압 입력단(Voff')에는 제1 구동 전압(VSS)이 입력될 수 있다. 제1 구동 전압(VSS)은 게이트 오프 전압일 수 있다.
복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각의 출력단(OUT')은 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4) 각각에 연결된다.
도 8은 도 7의 제2 게이트 구동부에 포함되는 제2 게이트 구동 블록을 나타내는 회로도이다. 도 8의 회로도는 복수의 제2 게이트 구동 블록 중 어느 하나의 제2 게이트 구동 블록(220-k)을 나타낸다.
도 8을 참조하면, 제2 게이트 구동 블록(220-k)은 제1 트랜지스터(M21), 제2 트랜지스터(M22), 제3 트랜지스터(M23), 제4 트랜지스터(M24), 및 제1 커패시터(C21)를 포함한다.
제1 트랜지스터(M21)는 제1 노드(N21)에 연결된 게이트 전극, 클록 신호 입력단(CK')에 연결된 제1 전극, 및 출력단(OUT')에 연결된 제2 전극을 포함한다.
제2 트랜지스터(M22)는 제2 입력단(IN2')에 연결된 게이트 전극, 구동 전압 입력단(Voff')에 연결된 제1 전극, 및 출력단(OUT')에 연결된 제2 전극을 포함한다.
제3 트랜지스터(M23)는 제1 입력단(IN1')에 연결된 게이트 전극, 제1 입력단(IN1')에 연결된 제1 전극, 및 제1 노드(N21)에 연결된 제2 전극을 포함한다.
제4 트랜지스터(M24)는 제2 입력단(IN2')에 연결된 게이트 전극, 구동 전압 입력단(Voff')에 연결된 제1 전극, 및 제1 노드(N21)에 연결된 제2 전극을 포함한다.
제1 트랜지스터(M21), 제2 트랜지스터(M22), 제3 트랜지스터(M23), 및 제4 트랜지스터(M24)는 N-채널 전계 효과 트랜지스터일 수 있다. 또는, 실시예에 따라 제1 트랜지스터(M21), 제2 트랜지스터(M22), 제3 트랜지스터(M23), 및 제4 트랜지스터(M24)는 P-채널 전계 효과 트랜지스터일 수 있다.
제1 커패시터(C21)는 제1 노드(N21)에 연결된 제1 전극 및 출력단(OUT')에 연결된 제2 전극을 포함한다.
제1 입력단(IN1')으로 게이트 온 전압의 제2 게이트 시작 신호(STV2) 또는 게이트 신호(Sy[k-1])가 입력되면 제3 트랜지스터(M23)가 턴 온되고, 제1 노드(N21)에 게이트 온 전압이 전달된다. 제1 노드(N21)의 게이트 온 전압에 의해 제1 트랜지스터(M21)가 턴 온되고 클록 신호 입력단(CK')에 입력되는 클록 신호가 게이트 온 전압의 제2 게이트 신호(Sy[k])로서 출력단(OUT')으로 출력된다. 제1 커패시터(C21)는 제1 노드(N21)의 게이트 온 전압을 저장하여 제1 트랜지스터(M21)의 턴 온 상태를 유지시킬 수 있다. 이때, 제2 입력단(IN2')으로는 게이트 오프 전압이 입력되어 제2 트랜지스터(M22) 및 제4 트랜지스터(M24)는 오프 상태가 된다.
출력단(OUT')으로 제2 게이트 신호(Sy[k])가 출력된 후, 제2 입력단(IN2')으로 게이트 온 전압의 제2 게이트 신호(Sy[k+1])가 입력되면 제2 트랜지스터(M22) 및 제4 트랜지스터(M24)가 턴 온되고, 게이트 오프 전압의 제1 구동 전압(VSS)이 출력단(OUT') 및 제1 노드(N21)로 전달된다. 게이트 오프 전압의 제2 게이트 신호(Sy[k])가 출력단(OUT)으로 출력된다. 제1 트랜지스터(M21)는 제1 노드(N21)의 게이트 오프 전압에 의해 턴 오프 상태가 된다.
이제, 도 9를 참조하여 도 1 내지 도 8에서 상술한 표시 장치가 하나의 데이터선(DL)을 통해 복수의 화소(PX)에 데이터 신호를 인가하는 방법에 대하여 설명한다.
도 9는 도 1의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 9를 참조하면, 제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)는 1 수평 주기(1H)를 단위로 게이트 온 전압과 게이트 오프 전압으로 레벨이 변동하는 클록 신호일 수 있다. 이때, 제1 클록 신호(CKV1)와 제2 클록 신호(CKVB1)의 위상은 반대일 수 있다. 1 수평 주기(1H)는 수평 동기 신호(Hsync)의 한 주기와 동일할 수 있다.
제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)는 게이트 온 기간(OnP)을 단위로 게이트 온 전압과 게이트 오프 전압으로 레벨이 변동하는 클록 신호일 수 있다. 이때, 제3 클록 신호(CKV2)와 제4 클록 신호(CKVB2)의 위상은 반대일 수 있다.
게이트 온 기간(OnP)은 복수의 제1 게이트선(Gx1, Gx2, Gx3, Gx4)에 게이트 온 전압의 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])가 한 번씩 출력되는 기간으로 설정될 수 있다. 복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각은 게이트 온 기간(OnP) 동안 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])를 순차적으로 출력할 수 있다.
도 1에 예시한 표시 장치(10)는 4개의 제1 게이트선(Gx1, Gx2, Gx3, Gx4)을 포함하고 있으며, 4개의 제1 게이트선(Gx1, Gx2, Gx3, Gx4) 각각에 한 수평 주기 동안 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])가 인가되므로, 게이트 온 기간(OnP)은 4 수평 주기가 된다.
제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)의 주기는 2 수평 주기이고, 제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)의 주기는 8 수평 주기가 될 수 있다. 제1 게이트선(Gx1, Gx2, Gx3, Gx4)의 개수를 n 이라 할 때, 제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)의 주기는 제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)의 주기의 n 배가 된다.
제1 게이트 시작 신호(STV1)는 게이트 온 기간(OnP)을 단위로 게이트 온 기간(OnP)의 시작 시점에 동기되어 게이트 온 전압으로 상승하고, 제1 클록 신호(CKV1) 또는 제2 클록 신호(CKVB1)의 게이트 온 전압의 듀티에 따라 적어도 1 수평 주기(1H) 동안 게이트 온 전압으로 유지될 수 있다.
제2 게이트 시작 신호(STV2)는 프레임 단위로 한 프레임의 시작 시점에 동기되어 게이트 온 전압으로 상승하고, 제3 클록 신호(CKV2) 또는 제4 클록 신호(CKVB2)의 게이트 온 전압의 듀티에 따라 적어도 4 수평 주기 동안 게이트 온 전압으로 유지될 수 있다.
제2 게이트 시작 신호(STV2), 제3 클록 신호(CKV2), 및 제4 클록 신호(CKVB2)에 의해 복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4) 각각은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])를 한 프레임 동안 순차적으로 출력할 수 있다.
제1 게이트 시작 신호(STV1), 제1 클록 신호(CKV1), 및 제2 클록 신호(CKVB1)에 의해 복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])를 게이트 온 기간(OnP) 마다 순차적으로 출력할 수 있다.
게이트 온 전압의 복수의 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])에 동기하여 데이터선(DL)에는 데이터 신호(data)가 인가된다. 데이터 신호(data)는 게이트 온 전압의 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])와 게이트 온 전압의 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])에 의해 턴 온된 화소(PX)의 제1 스위칭 트랜지스터(M1) 및 제2 스위칭 트랜지스터(M2)를 통해 액정 커패시터(Clc)에 전달될 수 있다.
도 10은 도 1의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다.
도 10을 참조하면, 제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)는 1 수평 주기(1H)를 단위로 게이트 온 전압과 게이트 오프 전압으로 레벨이 변동하는 클록 신호일 수 있다. 이때, 제3 클록 신호(CKV2)와 제4 클록 신호(CKVB2)의 위상은 반대일 수 있다.
제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)는 게이트 온 기간(OnP')을 단위로 게이트 온 전압과 게이트 오프 전압으로 레벨이 변동하는 클록 신호일 수 있다. 이때, 제1 클록 신호(CKV1)와 제2 클록 신호(CKVB1)의 위상은 반대일 수 있다.
게이트 온 기간(OnP')은 복수의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)에 게이트 온 전압의 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])가 한 번씩 출력되는 기간으로 설정될 수 있다. 복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각은 게이트 온 기간(OnP') 동안 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])를 순차적으로 출력할 수 있다.
도 1에 예시한 표시 장치(10)는 4개의 제2 게이트선(Gy1, Gy2, Gy3, Gy4)을 포함하고 있으며, 4개의 제2 게이트선(Gy1, Gy2, Gy3, Gy4) 각각에 한 수평 주기 동안 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])가 인가되므로, 게이트 온 기간(OnP')은 4 수평 주기가 된다.
제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)의 주기는 8 수평 주기이고, 제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)의 주기는 2 수평 주기가 될 수 있다. 제2 게이트선(Gy1, Gy2, Gy3, Gy4)의 개수를 m 이라 할 때, 제1 클록 신호(CKV1) 및 제2 클록 신호(CKVB1)의 주기는 제3 클록 신호(CKV2) 및 제4 클록 신호(CKVB2)의 주기의 m 배가 된다.
제1 게이트 시작 신호(STV1)는 프레임 단위로 한 프레임의 시작 시점에 동기되어 게이트 온 전압으로 상승하고, 제1 클록 신호(CKV1) 또는 제2 클록 신호(CKVB1)의 게이트 온 전압의 듀티에 따라 적어도 4 수평 주기 동안 게이트 온 전압으로 유지될 수 있다.
제2 게이트 시작 신호(STV2)는 게이트 온 기간(OnP')을 단위로 게이트 온 기간(OnP')의 시작 시점에 동기되어 게이트 온 전압으로 상승하고, 제3 클록 신호(CKV2) 또는 제4 클록 신호(CKVB2)의 게이트 온 전압의 듀티에 따라 적어도 1 수평 주기(1H) 동안 게이트 온 전압으로 유지될 수 있다.
제1 게이트 시작 신호(STV1), 제1 클록 신호(CKV1), 및 제2 클록 신호(CKVB1)에 의해 복수의 제1 게이트 구동 블록(210-1, 210-2, 210-3, 210-4) 각각은 게이트 온 기간(OnP') 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])를 한 프레임 동안 순차적으로 출력할 수 있다.
제2 게이트 시작 신호(STV2), 제3 클록 신호(CKV2), 및 제4 클록 신호(CKVB2)에 의해 복수의 제2 게이트 구동 블록(220-1, 220-2, 220-3, 220-4)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])를 게이트 온 기간(OnP')마다 순차적으로 출력할 수 있다.
게이트 온 전압의 복수의 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])에 동기하여 데이터선(DL)에는 데이터 신호(data)가 인가된다. 데이터 신호(data)는 게이트 온 전압의 제1 게이트 신호(Sx[1], Sx[2], Sx[3], Sx[4])와 게이트 온 전압의 제2 게이트 신호(Sy[1], Sy[2], Sy[3], Sy[4])에 의해 턴 온된 화소(PX)의 제1 스위칭 트랜지스터(M1) 및 제2 스위칭 트랜지스터(M2)를 통해 액정 커패시터(Clc)에 전달될 수 있다.
상술한 바와 같이, 행렬 형태로 배열된 복수의 화소(PX)가 하나의 데이터선(DL)에 연결되고, 하나의 데이터선(DL)을 통해 복수의 화소(PX)에 데이터 신호(data)를 인가할 수 있다. 이에 따라, 데이터 구동부(300)와 표시부(600)를 연성 회로 기판으로 연결할 때 하나의 데이터선(DL)이 연성 회로 기판을 통해 표시부(600)에 연결될 수 있으므로 연성 회로 기판의 폭을 줄일 수 있다.
이하, 도 11을 참조하여 본 발명의 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 1에서 설명한 표시 장치(10)와 비교하여 차이점 위주로 설명한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 11을 참조하면, 제2 서브 데이터선(Dy)이 하나의 화소 열을 따라 제2 방향(y)으로 연장되고, 제1 서브 데이터선(Dx)이 제2 서브 데이터선(Dy)의 끝단으로부터 제1 방향(x)으로 다음 화소 열까지 연장되는 방식으로 데이터선(DL)이 복수의 화소(PX)의 열을 따라 지그재그 형태로 배열될 수 있다. 지그재그 형태로 배열되는 데이터선(DL)에 복수의 화소(PX)가 공통으로 연결될 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 10을 참조하여 설명한 실시예의 특징들은 도 11을 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 10에서 설명한 실시예의 특징들에 대한 설명은 생략한다.
이하, 도 12 내지 도 14를 참조하여 본 발명의 다른 실시예에 따른 화소에 대하여 설명한다.
도 12는 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 12를 참조하면, 화소(PX)는 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
제1 스위칭 트랜지스터(M1)는 제2 게이트선(Gy)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극 및 제2 스위칭 트랜지스터(M2)에 연결된 제2 전극을 포함한다. 제1 스위칭 트랜지스터(M1)는 제2 게이트선(Gy)에 인가되는 게이트 온 전압의 제2 게이트 신호에 의해 턴 온되어 데이터선(DL)에 인가되는 데이터 신호를 제2 스위칭 트랜지스터(M2)에 전달한다.
제2 스위칭 트랜지스터(M2)는 제1 게이트선(Gx)에 연결된 게이트 전극, 제1 스위칭 트랜지스터(M1)에 연결된 제1 전극 및 액정 커패시터(Clc)에 연결된 제2 전극을 포함한다. 제2 스위칭 트랜지스터(M2)는 제1 게이트선(Gx)에 인가되는 게이트 온 전압의 제1 게이트 신호에 의해 턴 온되어 제1 스위칭 트랜지스터(M1)를 통해 전달된 데이터 신호를 액정 커패시터(Clc)에 전달한다.
이러한 차이점을 제외하고, 앞서 도 2를 참조하여 설명한 실시예의 특징들은 도 12를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 2에서 설명한 실시예의 특징들에 대한 설명은 생략한다.
도 13은 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 13을 참조하면, 화소(PX)는 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 구동 트랜지스터(M3), 유지 커패티서(Cst') 및 발광 다이오드(OLED)를 포함한다.
제1 스위칭 트랜지스터(M1)는 제1 게이트선(Gx)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극 및 제2 스위칭 트랜지스터(M2)에 연결된 제2 전극을 포함한다. 제1 스위칭 트랜지스터(M1)는 제1 게이트선(Gx)에 인가되는 게이트 온 전압의 제1 게이트 신호에 의해 턴 온되어 데이터선(DL)을 통해 전달된 데이터 신호를 제2 스위칭 트랜지스터(M2)에 전달한다.
제2 스위칭 트랜지스터(M2)는 제2 게이트선(Gy)에 연결된 게이트 전극, 제1 스위칭 트랜지스터(M1)에 연결된 제1 전극 및 구동 트랜지스터(M3)에 연결된 제2 전극을 포함한다. 제2 스위칭 트랜지스터(M2)는 제2 게이트선(Gy)에 인가되는 게이트 온 전압의 제2 게이트 신호에 의해 턴 온되어 제1 스위칭 트랜지스터(M1)를 통해 전달된 데이터 신호를 구동 트랜지스터(M3)에 전달한다.
구동 트랜지스터(M3)는 제2 스위칭 트랜지스터(M2)에 연결된 게이트 전극, 제1 전원 전압(ELVDD)에 연결된 제1 전극, 및 발광 다이오드(OLED)에 연결된 제2 전극을 포함한다. 구동 트랜지스터(M3)는 제2 스위칭 트랜지스터(M2)를 통해 전달된 데이터 신호에 대응하는 전류를 제1 전원 전압(ELVDD)으로부터 발광 다이오드(OLED)로 전달한다. 구동 트랜지스터(M3)는 N-채널 전계 효과 트랜지스터일 수 있다. 또는, 실시예에 따라 구동 트랜지스터(M3)는 P-채널 전계 효과 트랜지스터일 수 있다.
유지 커패시터(Cst')는 구동 트랜지스터(M3)의 게이트 전극에 연결된 제1 전극 및 제1 전원 전압(ELVDD)에 연결된 제2 전극을 포함한다.
발광 다이오드(OLED)는 구동 트랜지스터(M3)에 연결된 애노드 전극 및 제2 전원 전압(ELVSS)에 연결된 캐소드 전극을 포함한다. 발광 다이오드(OLED)는 구동 트랜지스터(M3)로부터 전달되는 전류에 의해 기본색 중 하나의 빛을 낼 수 있다. 발광 다이오드(OLED)는 유기 화합물의 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는 발광 다이오드(OLED)는 무기 화합물의 발광층을 포함하는 무기 발광 다이오드일 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 14를 참조하면, 화소(PX)는 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 구동 트랜지스터(M3), 유지 커패시터(Cst'), 및 발광 다이오드(OLED)를 포함한다.
제1 스위칭 트랜지스터(M1)는 제2 게이트선(Gy)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극 및 제2 스위칭 트랜지스터(M2)에 연결된 제2 전극을 포함한다. 제1 스위칭 트랜지스터(M1)는 제2 게이트선(Gy)에 인가되는 게이트 온 전압의 제2 게이트 신호에 의해 턴 온되어 데이터선(DL)을 통해 전달된 데이터 신호를 제2 스위칭 트랜지스터(M2)에 전달한다.
제2 스위칭 트랜지스터(M2)는 제1 게이트선(Gx)에 연결된 게이트 전극, 제1 스위칭 트랜지스터(M1)에 연결된 제1 전극 및 구동 트랜지스터(M3)에 연결된 제2 전극을 포함한다. 제2 스위칭 트랜지스터(M2)는 제1 게이트선(Gx)에 인가되는 게이트 온 전압의 제1 게이트 신호에 의해 턴 온되어 제1 스위칭 트랜지스터(M1)를 통해 전달된 데이터 신호를 구동 트랜지스터(M3)에 전달한다.
이러한 차이점을 제외하고, 앞서 도 13을 참조하여 설명한 실시예의 특징들은 도 14를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 13에서 설명한 실시예의 특징들에 대한 설명은 생략한다.
이하, 도 15의 표시 장치를 예로 들어 표시 장치의 다양한 구동 방법 및 이에 따라 복수의 화소에 데이터 신호가 입력되는 순서에 대하여 설명한다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 15를 참조하면, 표시 장치(10)는 제1 방향(x)으로 연장된 복수의 제1 게이트선(Gx1 내지 Gx6), 제2 방향(y)으로 연장된 복수의 제2 게이트선(Gy1 내지 Gy15), 복수의 제1 게이트선(Gx1 내지 Gx6)에 연결된 제1 게이트 구동부(210), 복수의 제2 게이트선(Gy1 내지 Gy15)에 연결된 제2 게이트 구동부(220), 복수의 화소(PX), 및 복수의 화소(PX)에 연결된 데이터선(DL)을 포함한다. 제1 게이트 구동부(210)는 복수의 제1 게이트선(Gx1 내지 Gx6)에 연결된 복수의 제1 게이트 구동 블록(210-1 내지 210-6)을 포함한다. 제2 게이트 구동부(220)는 복수의 제2 게이트선(Gy1 내지 Gy15)에 연결된 복수의 제2 게이트 구동 블록(220-1 내지 220-15)을 포함한다. 데이터선(DL)은 데이터 구동부(300)로부터 연장되어 복수의 화소(PX)에 공통으로 연결된다.
이하, 도면에서 제1 게이트선(Gx1 내지 Gx6), 제2 게이트선(Gy1 내지 Gy15), 및 데이터선(DL)과 중첩하여 도시된 각 화소(PX)는 중첩한 제1 게이트선(Gx1 내지 Gx6), 제2 게이트선(Gy1 내지 Gy15), 및 데이터선(DL)과 연결되어 있음을 의미한다.
복수의 제1 게이트선(Gx1 내지 Gx6)의 개수, 복수의 제2 게이트선(Gy1 내지 Gy15)의 개수, 복수의 제1 게이트 구동 블록(210-1 내지 210-6)의 개수, 복수의 제2 게이트 구동 블록(220-1 내지 220-15)의 개수, 화소(PX)의 개수 등을 제외하고 도 15의 표시 장치(10)는 도 1의 표시 장치(10)와 실질적으로 동일하다고 할 수 있다.
도 16은 도 15의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다. 도 17은 도 16의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 16 및 도 17을 참조하면, 복수의 제2 게이트 구동 블록(220-1 내지 220-15)은 게이트 온 기간(OnP)을 단위로 게이트 온 전압의 제2 게이트 신호(Sy[1] 내지 Sy[15])를 한 프레임 동안 순차적으로 출력한다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 게이트 온 기간(OnP) 마다 순차적으로 출력한다. 복수의 데이터 신호(data)는 게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 인가된다.
이러한 표시 장치(10)의 구동 방법에 따라, 도 17에 도시한 바와 같이 데이터 신호(data)는 열 단위로 1행(x1)부터 마지막 행(x6)까지의 제1 순서대로 입력될 수 있다.
이하, 제1 순서는 열 방향, 즉 제2 방향(y)에서 위에서부터 아래로의 순서를 의미한다. 또는, 제1 순서는 1행(x1)의 제1 게이트선(Gx1)에 인가되는 제1 게이트 신호(Sx[1])부터 마지막 행(x6)의 제1 게이트선(Gx6)에 인가되는 제1 게이트 신호(Sx[6])까지의 순서를 의미할 수 있다.
1열(y1)에서 1행(x1) 1열(y1)의 화소(PX)부터 6행(x6) 1열(y1)의 화소(PX)까지 제2 방향(y)으로 제1 순서대로 데이터 신호(data)가 입력되고, 그 후 2열(y2)에서 1행(x1) 2열(y2)의 화소(PX)부터 6행(x6) 2열(y2)의 화소(PX)까지 제2 방향(y)으로 제1 순서대로 데이터 신호(data)가 입력된다. 이러한 방식으로 데이터 신호(data)가 마지막 열(y15)까지 제1 순서대로 입력될 수 있다. 즉, 도 17에 도시한 화살표의 진행 방향으로 복수의 화소(PX)에 순서대로 데이터 신호(data)가 입력될 수 있다.
도 18은 도 15의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다. 도 19는 도 18의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 18 및 도 19를 참조하면, 복수의 제2 게이트 구동 블록(220-1 내지 220-15)은 게이트 온 기간(OnP)을 단위로 게이트 온 전압의 제2 게이트 신호(Sy[1] 내지 Sy[15])를 한 프레임 동안 순차적으로 출력한다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 게이트 온 기간(OnP)마다 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 순차적으로 출력하되, 게이트 온 기간(OnP)을 단위로 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])가 복수의 제1 게이트선(Gx1 내지 Gx6)에 인가되는 순서를 제1 순서 및 제2 순서로 교대로 변경한다.
이하, 제2 순서는 열 방향, 즉 제2 방향(y)에서 아래에서부터 위로의 순서를 의미한다. 또는, 제2 순서는 마지막 행(x6)의 제1 게이트선(Gx6)에 인가되는 제1 게이트 신호(Sx[6])부터 1행(x1)의 제1 게이트선(Gx1)에 인가되는 제1 게이트 신호(Sx[1])까지의 순서일 수 있다. 제2 순서는 제1 순서의 역순이다.
데이터 신호(data)는 게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 인가된다.
이러한 표시 장치의 구동 방법에 따라, 도 19에 도시한 바와 같이 데이터 신호(data)는 홀수 열(y1, y3, y5, ..., y15)에서 1행(x1)부터 마지막 행(x6)까지의 제1 순서대로 화소(PX)에 입력되고, 짝수 열(y2, y4, y6, ..., y14)에서 마지막 행(x6)부터 1행(x1)까지의 제2 순서대로 화소(PX)에 입력되며, 1열(y1)부터 마지막 열(y15)까지 데이터 신호(data)의 입력이 진행될 수 있다. 즉, 도 19에 도시한 화살표의 진행 방향으로 복수의 화소(PX)에 순서대로 데이터 신호(data)가 입력될 수 있다.
한편, 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])를 제1 순서 및 제2 순서로 교대로 출력할 수 있는 제1 게이트 구동부(210)는 게이트 신호를 제1 순서와 제2 순서로 출력할 수 있는 잘 알려진 양방향 게이트 구동 장치를 이용할 수 있을 것이다.
도 20은 도 15의 표시 장치의 구동 방법의 또 다른 예를 나타내는 타이밍도이다. 도 21은 도 20의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 20 및 도 21을 참조하면, 복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 게이트 온 기간(OnP')을 단위로 게이트 온 전압의 제1 게이트 신호(Sx[1] 내지 Sx[6])를 한 프레임 동안 순차적으로 출력한다.
복수의 제2 게이트 구동 블록(220-1 내지 220-15)은 1 수평 주기(1H) 단위로 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1] 내지 Sy[15])를 게이트 온 기간(OnP')마다 순차적으로 출력한다. 복수의 데이터 신호(data)는 게이트 온 전압의 복수의 제2 게이트 신호(Sy[1] 내지 Sy[15])에 동기하여 인가된다.
이러한 표시 장치(10)의 구동 방법에 따라, 도 21에 도시한 바와 같이 데이터 신호(data)는 행 단위로 1열(y1)부터 마지막 열(y15)까지의 제3 순서대로 입력될 수 있다.
이하, 제3 순서는 행 방향에서 좌측에서부터 우측으로의 순서를 의미한다. 또는, 제3 순서는 1열(y1)의 제2 게이트선(Gy1)에 인가되는 제2 게이트 신호(Sy[1])부터 마지막 열(y15)의 제2 게이트선(Gy15)에 인가되는 제2 게이트 신호(Sy[15])까지의 순서를 의미할 수 있다.
1행(x1)에서 1행(x1) 1열(y1)의 화소(PX)부터 1행(x1) 15열(y15)의 화소(PX)까지 제1 방향(x)으로 제3 순서대로 데이터 신호(data)가 입력되고, 그 후 2행(x2)에서 2행(x2) 1열(1y)의 화소(PX)부터 2행(x2) 15열(y15)의 화소(PX)까지 제2 방향(y)으로 제3 순서대로 데이터 신호(data)가 입력된다. 이러한 방식으로 데이터 신호(data)가 마지막 행(x6)까지 제3 순서대로 입력될 수 있다. 즉, 도 21에 도시한 화살표의 진행 방향으로 복수의 화소(PX)에 순서대로 데이터 신호(data)가 입력될 수 있다.
도 22는 도 15의 표시 장치의 구동 방법의 또 다른 예를 나타내는 타이밍도이다. 도 23은 도 15의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 22 및 도 23을 참조하면, 복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 게이트 온 기간(OnP')을 단위로 게이트 온 전압의 제1 게이트 신호(Sx[1] 내지 Sx[6])를 한 프레임 동안 순차적으로 출력한다.
복수의 제2 게이트 구동 블록(220-1 내지 220-15)은 게이트 온 기간(OnP')마다 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1] 내지 Sy[15])를 순차적으로 출력하되, 게이트 온 기간(OnP')을 단위로 복수의 제2 게이트 신호(Sy[1] 내지 Sy[15])가 복수의 제2 게이트선(Gy1 내지 Gy15)에 인가되는 순서를 제3 순서 및 제4 순서로 교대로 변경한다.
이하, 제4 순서는 행 방향, 즉 제1 방향(x)에서 우측에서부터 좌측의 순서를 의미한다. 또는, 제4 순서는 마지막 열(y15)의 제2 게이트선(Gy15)에 인가되는 제2 게이트 신호(Sy[15])부터 1열(y1)의 제2 게이트선(Gy1)에 인가되는 제2 게이트 신호(Sy[1])까지의 순서일 수 있다. 제4 순서는 제3 순서의 역순이다.
데이터 신호(data)는 게이트 온 전압의 복수의 제2 게이트 신호(Sy[1] 내지 Sy[15])에 동기하여 인가된다.
이러한 표시 장치의 구동 방법에 따라, 도 23에 도시한 바와 같이 데이터 신호(data)는 홀수 행(x1, x3, x5)에서 1열(y1)부터 마지막 열(y15)까지의 제3 순서대로 화소(PX)에 입력되고, 짝수 행(x2, x4, x6)에서 마지막 열(y15)부터 1열(y1)까지의 제4 순서대로 화소(PX)에 입력되며, 1행(x1)부터 마지막 행(x6)까지 데이터 신호(data)의 입력이 진행될 수 있다. 즉, 도 23에 도시한 화살표의 진행 방향으로 복수의 화소(PX)에 순서대로 데이터 신호(data)가 입력될 수 있다.
이하, 도 24의 표시 장치를 예로 들어 표시 장치의 구동 방법 및 이에 따라 복수의 화소에 데이터 신호가 입력되는 순서에 대하여 설명한다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 15에서 설명한 표시 장치와의 차이점 위주로 설명한다.
도 24를 참조하면, 제2 게이트 구동부(220)는 제1 서브 게이트 구동부(220A), 제2 서브 게이트 구동부(220B), 및 제3 서브 게이트 구동부(220C)를 포함한다.
복수의 제2 게이트선(Gy1 내지 Gy15) 중에서 일부의 제2 게이트선(Gy1 내지 Gy5)은 제1 서브 게이트 구동부(220A)에 연결되고, 다른 일부는 제2 게이트선(Gy6 내지 Gy10)은 제2 서브 게이트 구동부(220B)에 연결되며, 또 다른 일부의 제2 게이트선(Gy11 내지 Gy15)은 제3 서브 게이트 구동부(220C)에 연결될 수 있다.
제1 서브 게이트 구동부(220A)는 복수의 제2 게이트선(Gy1 내지 Gy5)에 연결된 복수의 제2 게이트 구동 블록(220A-1 내지 220A-5)을 포함할 수 있다. 제2 서브 게이트 구동부(220B)는 복수의 제2 게이트선(Gy6 내지 Gy10)에 연결된 복수의 제2 게이트 구동 블록(220B-1 내지 220B-5)을 포함할 수 있다. 제3 서브 게이트 구동부(220C)는 제2 게이트선(Gy11 내지 Gy15)에 연결된 복수의 제2 게이트 구동 블록(220C-1 내지 220C-5)을 포함할 수 있다.
데이터 구동부(300)에 연결되는 데이터선은 제2 게이트선(Gy1 내지 Gy5)에 연결된 복수의 화소(PX)에 연결된 제1 데이터선(DL1), 제2 게이트선(Gy6 내지 Gy10)에 연결된 복수의 화소(PX)에 연결된 제2 데이터선(DL2), 및 제2 게이트선(Gy11 내지 Gy15)에 연결된 복수의 화소(PX)에 연결되 제3 데이터선(DL3)을 포함할 수 있다.
제1 데이터선(DL1) 및 제2 게이트선(Gy1 내지 Gy5)에 연결된 복수의 화소(PX)는 표시 영역 중에서 일부의 제1 영역(A)을 차지할 수 있다. 그리고 제2 데이터선(DL2) 및 제2 게이트선(Gy6 내지 Gy10)에 연결된 복수의 화소(PX)는 표시 영역 중에서 다른 일부의 제2 영역(B)을 차지할 수 있다. 그리고 제3 데이터선(DL3) 및 제2 게이트선(Gy11 내지 Gy15)에 연결된 복수의 화소(PX)는 표시 영역 중에서 또 다른 일부의 제3 영역(C)을 차지할 수 있다.
즉, 제1 데이터선(DL1)은 제1 영역(A)에 위치하는 복수의 화소(PX)에 공통으로 연결되고, 제2 데이터선(DL2)은 제2 영역(B)에 위치하는 복수의 화소(PX)에 공통으로 연결되며, 제3 데이터선(DL3)은 제3 영역(C)에 위치하는 복수의 화소(PX)에 공통으로 연결될 수 있다. 또한, 제1 서브 게이트 구동부(220A)는 제2 게이트선(Gy1 내지 Gy5)을 통해 제1 영역(A)에 위치하는 복수의 화소(PX)에 연결되고, 제2 서브 게이트 구동부(220B)는 제2 게이트선(Gy6 내지 Gy10)을 통해 제2 영역(B)에 위치하는 복수의 화소(PX)에 연결되고, 제3 서브 게이트 구동부(220C)는 제2 게이트선(Gy11 내지 Gy15)을 통해 제3 영역(C)에 위치하는 복수의 화소(PX)에 연결될 수 있다.
이러한 차이점을 제외하고, 앞서 도 15를 참조하여 설명한 실시예의 특징들은 도 24를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 15에서 설명한 실시예의 특징들에 대한 설명은 생략한다.
도 25는 도 24의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다. 도 26은 도 25의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 25 및 도 26을 참조하면, 제1 서브 게이트 구동부(220A)의 복수의 제2 게이트 구동 블록(220A-1 내지 220A-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyA[1] 내지 SyA[5])를 한 프레임 동안 순차적으로 출력한다. 제2 서브 게이트 구동부(220B)의 복수의 제2 게이트 구동 블록(220B-1 내지 220B-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyB[1] 내지 SyB[5])를 한 프레임 동안 순차적으로 출력한다. 제3 서브 게이트 구동부(220C)의 복수의 제2 게이트 구동 블록(220C-1 내지 220C-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyC[1] 내지 SyC[5])를 한 프레임 동안 순차적으로 출력한다. 이와 같이, 제1 서브 게이트 구동부(220A), 제2 서브 게이트 구동부(220B), 및 제3 서브 게이트 구동부(220C)는 독립적으로 동일한 기간에 게이트 온 전압의 제2 게이트 신호(SyA[1] 내지 SyA[5], SyB[1] 내지 SyB[5], SyC[1] 내지 SyC[5])를 출력할 수 있다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 게이트 온 기간(OnP)마다 순차적으로 출력한다.
데이터 구동부(300)는 게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 제1 데이터선(DL1)에 복수의 제1 데이터 신호(data1)를 인가하고, 제2 데이터선(DL2)에 복수의 제2 데이터 신호(data2)를 인가하고, 제3 데이터선(DL3)에 복수의 제3 데이터 신호(data3)를 인가할 수 있다.
이에 따라, 도 26에 도시한 바와 같이 복수의 제1 데이터 신호(data1)는 제1 영역(A)에 위치하는 복수의 화소(PX)에 열 단위로 제1 순서대로 입력될 수 있다. 복수의 제2 데이터 신호(data2)는 제2 영역(B)에 위치하는 복수의 화소(PX)에 열 단위로 제1 순서대로 입력될 수 있다. 복수의 제3 데이터 신호(data3)는 제3 영역(C)에 위치하는 복수의 화소(PX)에 열 단위로 제1 순서대로 입력될 수 있다. 즉, 도 26에 도시한 화살표의 진행 방향으로 제1 영역(A)에 위치하는 복수의 화소(PX)에 제1 데이터 신호(data1)가 순서대로 입력되고, 제2 영역(B)에 위치하는 복수의 화소(PX)에 제2 데이터 신호(data2)가 순서대로 입력되고, 제3 영역(C)에 위치하는 복수의 화소(PX)에 제3 데이터 신호(data3)가 순서대로 입력될 수 있다.
도 27은 도 24의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다. 도 28은 도 27의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 27 및 도 28을 참조하면, 제1 서브 게이트 구동부(220A)의 복수의 제2 게이트 구동 블록(220A-1 내지 220A-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyA[1] 내지 SyA[5])를 한 프레임 동안 순차적으로 출력한다. 제2 서브 게이트 구동부(220B)의 복수의 제2 게이트 구동 블록(220B-1 내지 220B-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyB[1] 내지 SyB[5])를 한 프레임 동안 순차적으로 출력한다. 제3 서브 게이트 구동부(220C)의 복수의 제2 게이트 구동 블록(220C-1 내지 220C-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(SyC[1] 내지 SyC[5])를 한 프레임 동안 순차적으로 출력한다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 게이트 온 기간(OnP)마다 순차적으로 출력하되, 게이트 온 기간(OnP)을 단위로 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])가 복수의 제1 게이트선(Gx1 내지 Gx6)에 인가되는 순서를 제1 순서 및 제2 순서로 교대로 변경한다.
게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 제1 데이터선(DL1)에 복수의 제1 데이터 신호(data1)가 인가되고, 제2 데이터선(DL2)에 복수의 제2 데이터 신호(data2)를 인가되고, 제3 데이터선(DL3)에 복수의 제3 데이터 신호(data3)가 인가된다.
이에 따라, 도 28에 도시한 바와 같이 제1 데이터 신호(data1)는 제1 영역(A)에 위치하는 복수의 화소(PX)에 대해 홀수 열(y1, y3, y5)에서 제1 순서대로 입력되고, 짝수 열(y2, y4)에서 제2 순서대로 입력되며, 1 열(y1)부터 5 열(y5)까지 제1 데이터 신호(data1)의 입력이 진행될 수 있다. 제2 데이터 신호(data2)는 제2 영역(B)에 위치하는 복수의 화소(PX)에 대해 짝수 열(y6, y8, y10)에서 제1 순서대로 입력되고, 홀수 열(y7, y9)에서 제2 순서대로 입력되며, 6 열(y6)부터 10 열(y10)까지 제2 데이터 신호(data2)의 입력이 진행될 수 있다. 제3 데이터 신호(data3)는 제3 영역(C)에 위치하는 복수의 화소(PX)에 대해 홀수 열(y11, y13, y15)에서 제1 순서대로 입력되고, 짝수 열(y12, y14)에서 제2 순서대로 입력되며, 11 열(y11)부터 15 열(y15)까지 제3 데이터 신호(data3)의 입력이 진행될 수 있다.
이하, 도 29의 표시 장치를 예로 들어 표시 장치의 구동 방법 및 이에 따라 복수의 화소에 데이터 신호가 입력되는 순서에 대하여 설명한다.
도 29는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 15에 설명한 표시 장치와의 차이점 위주로 설명한다.
도 29를 참조하면, 복수의 화소는 서로 다른 색상을 갖는 복수의 제1 화소(PX1), 복수의 제2 화소(PX2), 및 복수의 제3 화소(PX3)를 포함한다. 제1 화소(PX1)는 적색의 빛을 방출하는 적색 화소이고, 제2 화소(PX2)는 녹색의 빛을 방출하는 녹색 화소이며, 제3 화소(PX3)는 청색의 빛을 방출하는 청색 화소일 수 있다. 복수의 제1 화소(PX1)는 제2 방향(y)으로 제1 색상열로 배열되고, 복수의 제2 화소(PX2)는 제1 열에 인접하여 제2 방향(y)으로 제2 색상열로 배열되며, 복수의 제3 화소(PX3)는 제2 열에 인접하여 제2 방향(y)으로 제3 색상열로 배열될 수 있다. 제1 화소(PX1)의 제1 색상열, 제2 화소(PX2)의 제2 색상열, 및 제3 화소(PX3)의 제3 색상열이 제1 방향(x)으로 반복하여 배치될 수 있다.
복수의 제2 게이트선(Gy1 내지 Gy5) 각각은 3개의 배선으로 갈라져서 인접한 3개의 색상열을 따라 제2 방향(y)으로 연장되어 제1 색상열의 복수의 제1 화소(PX1), 제2 색상열의 복수의 제2 화소(PX2), 및 제3 색상열의 복수의 제3 화소(PX3)에 연결될 수 있다.
제2 게이트 구동부(220)는 복수의 제2 게이트선(Gy1 내지 Gy5)에 연결되는 복수의 제2 게이트 구동 블록(220-1 내지 220-5)을 포함한다.
데이터 구동부(300)에 연결되는 데이터선은 복수의 제1 화소(PX1)에 연결되는 제1 데이터선(DL1), 복수의 제2 화소(PX2)에 연결되는 제2 데이터선(DL2), 및 복수의 제3 화소(PX3)에 연결되는 제3 데이터선(DL3)을 포함할 수 있다. 제1 데이터선(DL1)은 복수의 제1 화소(PX1)에 공통으로 연결되고, 제2 데이터선(DL2)은 복수의 제2 화소(PX2)에 공통으로 연결되며, 제3 데이터선(DL3)은 복수의 제3 화소(PX3)에 공통으로 연결될 수 있다.
이러한 차이점을 제외하고, 앞서 도 15를 참조하여 설명한 실시예의 특징들은 도 29를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 15에서 설명한 실시예의 특징들에 대한 설명은 생략한다.
도 30은 도 29의 표시 장치의 구동 방법의 일 예를 나타내는 타이밍도이다. 도 31은 도 30의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 30 및 도 31을 참조하면, 복수의 제2 게이트 구동 블록(220-1 내지 220-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1] 내지 Sy[5])를 한 프레임 동안 순차적으로 출력한다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 게이트 온 기간(OnP)마다 순차적으로 출력한다.
데이터 구동부(300)는 게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 제1 데이터선(DL1)에 복수의 제1 데이터 신호(data1)를 인가하고, 제2 데이터선(DL2)에 복수의 제2 데이터 신호(data2)를 인가하고, 제3 데이터선(DL3)에 복수의 제3 데이터 신호(data3)를 인가할 수 있다. 복수의 제1 데이터 신호(data1)는 복수의 제1 화소(PX1)에 대응하는 데이터 신호이고, 복수의 제2 데이터 신호(data2)는 복수의 제2 화소(PX2)에 대응하는 데이터 신호이며, 복수의 제3 데이터 신호(data3)는 복수의 제3 화소(PX3)에 대응하는 데이터 신호일 수 있다.
이에 따라, 도 31에 도시한 바와 같이 복수의 제1 데이터 신호(data1)는 복수의 제1 화소(PX1)의 제1 색상열을 단위로 제1 순서대로 복수의 제1 화소(PX1)에 입력될 수 있다. 제1 색상열은 1열(y1), 4열(y4), 7열(y7), 10열(y10), 및 13열(y13)을 포함한다. 제1 데이터 신호(data1)의 입력은 1열(y1), 4열(y4), 7열(y7), 10열(y10), 13열(y13) 순으로 진행될 수 있다.
복수의 제2 데이터 신호(data2)는 복수의 제2 화소(PX2)의 제2 색상열을 단위로 제1 순서대로 복수의 제2 화소(PX2)에 입력될 수 있다. 제2 색상열은 2열(y2), 5열(y5), 8열(y8), 11열(y11), 및 14열(y14)을 포함한다. 제2 데이터 신호(data2)의 입력은 2열(y2), 5열(y5), 8열(y8), 11열(y11), 14열(y14) 순으로 진행될 수 있다.
복수의 제3 데이터 신호(data3)는 복수의 제3 화소(PX3)의 제3 색상열을 단위로 제1 순서대로 복수의 제3 화소(PX3)에 입력될 수 있다. 제3 색상열은 3열(y3), 6열(y6), 9열(y9), 12열(y12), 15열(y15)을 포함한다. 제3 데이터 신호(data3)의 입력은 3열(y3), 6열(y6), 9열(y9), 12열(y12), 15열(y15) 순으로 진행될 수 있다.
즉, 도 31에 도시한 화살표의 진행 방향으로 복수의 제1 화소(PX1), 복수의 제2 화소(PX2), 및 복수의 제3 화소(PX3)에 순서대로 제1 데이터 신호(data1), 제2 데이터 신호(data2), 및 제3 데이터 신호(data3)가 입력될 수 있다.
도 32는 도 29의 표시 장치의 구동 방법의 다른 예를 나타내는 타이밍도이다. 도 33은 도 32의 표시 장치의 구동 방법에 따라 복수의 화소에 데이터 신호가 입력되는 순서를 나타낸다.
도 32 및 도 33을 참조하면, 복수의 제2 게이트 구동 블록(220-1 내지 220-5)은 게이트 온 기간(OnP) 단위의 게이트 온 전압을 가지는 제2 게이트 신호(Sy[1] 내지 Sy[5])를 한 프레임 동안 순차적으로 출력한다.
복수의 제1 게이트 구동 블록(210-1 내지 210-6)은 1 수평 주기(1H) 단위의 게이트 온 전압을 가지는 제1 게이트 신호(Sx[1] 내지 Sx[6])를 게이트 온 기간(OnP)마다 순차적으로 출력하되, 게이트 온 기간(OnP)을 단위로 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])가 복수의 제1 게이트선(Gx1 내지 Gx6)에 인가되는 순서를 제1 순서 및 제2 순서로 교대로 변경한다.
게이트 온 전압의 복수의 제1 게이트 신호(Sx[1] 내지 Sx[6])에 동기하여 제1 데이터선(DL1)에 복수의 제1 데이터 신호(data1)가 인가되고, 제2 데이터선(DL2)에 복수의 제2 데이터 신호(data2)를 인가되고, 제3 데이터선(DL3)에 복수의 제3 데이터 신호(data3)가 인가된다.
이에 따라, 도 33에 도시한 바와 같이 복수의 제1 데이터 신호(data1)는 제1 색상열에 위치하는 복수의 제1 화소(PX1)에 대해 홀수 열(y1, y7, y13)에서 제1 순서대로 입력되고, 짝수 열(y4, y10)에서 제2 순서대로 입력될 수 있다. 제1 데이터 신호(data1)의 입력은 1열(y1), 4열(y4), 7열(y7), 10열(y10), 13열(y13) 순으로 진행될 수 있다.
복수의 제2 데이터 신호(data2)는 제2 색상열에 위치하는 복수의 제2 화소(PX2)에 대해 짝수 열(y2, y8, y14)에서 제1 순서대로 입력되고, 홀수 열(y5, y11)에서 제2 순서대로 입력될 수 있다. 제2 데이터 신호(data2)의 입력은 2열(y2), 5열(y5), 8열(y8), 11열(y11), 14열(y14) 순으로 진행될 수 있다.
복수의 제3 데이터 신호(data3)는 제3 색상열에 위치하는 복수의 제3 화소(PX3)에 대해 홀수 열(y3, y9, y15)에서 제1 순서대로 입력되고, 짝수 열(y6, y12)에서 제2 순서대로 입력될 수 있다. 제3 데이터 신호(data3)의 입력은 3열(y3), 6열(y6), 9열(y9), 12열(y12), 15열(y15) 순으로 진행될 수 있다.
즉, 도 33에 도시한 화살표의 진행 방향으로 복수의 제1 화소(PX1), 복수의 제2 화소(PX2), 및 복수의 제3 화소(PX3)에 순서대로 제1 데이터 신호(data1), 제2 데이터 신호(data2), 및 제3 데이터 신호(data3)가 입력될 수 있다.
이하, 도 34를 참조하여 표시 영역이 사각형으로 정형화되지 않는 표시 장치에 대하여 설명한다.
도 34는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 34를 참조하면, 복수의 화소(PX)를 포함하는 표시 영역은 사각형이 되지 않고, 원형이나 임의의 다각형일 수 있다. 이때, 복수의 화소(PX)는 제1 방향(x) 및 제2 방향(y)으로 배열되며, 제1 방향(x)으로 배열되는 화소(PX)의 개수는 제2 방향(y)에 따라 변동되거나 제2 방향(y)으로 배열되는 화소(PX)의 개수는 제1 방향(x)에 따라 변동될 수 있다.
복수의 화소(PX)에 모두 연결될 수 있는 개수의 제1 게이트선(Gx1 내지 Gx10)이 제1 방향(x)으로 연장된다. 그리고 복수의 화소(PX)에 모두 연결될 수 있는 개수의 제2 게이트선(Gy1 내지 Gy9)이 제2 방향(y)으로 연장된다.
복수의 제1 게이트 구동 블록(210-1 내지 210-10)은 복수의 화소(PX)가 배치되는 표시 영역의 가장자리를 따라 위치하여 복수의 제1 게이트선(Gx1 내지 Gx10)에 연결된다. 복수의 제1 게이트 구동 블록(210-1 내지 210-10)의 개수는 복수의 제1 게이트선(Gx1 내지 Gx10)의 개수에 대응될 수 있다.
그리고 복수의 제2 게이트 구동 블록(220-1 내지 220-9)은 표시 영역의 가장자리를 따라 위치하여 복수의 제2 게이트선(Gy1 내지 Gy9)에 연결된다. 복수의 제2 게이트 구동 블록(220-1 내지 220-9)의 개수는 복수의 제2 게이트선(Gy1 내지 Gy9)의 개수에 대응될 수 있다.
데이터선(DL)은 표시 영역 내에서 복수의 화소(PX)의 배열 방향에 따라 제1 방향(x) 및 제2 방향(y)으로 연장되어 복수의 화소(PX)에 공통으로 연결될 수 있다. 데이터선(DL)의 일단은 데이터 구동부(300)에 연결되어 있으며, 데이터 구동부(300)는 하나의 데이터선(DL)을 통해 복수의 화소(PX)에 데이터 신호를 인가할 수 있다.
이와 같이, 복수의 화소(PX)를 포함하는 표시 영역이 원형이나 임의의 다각형을 갖는 경우에도 하나의 데이터선(DL)으로 복수의 화소(PX)에 데이터 신호를 인가할 수 있다. 따라서, 원형이나 임의의 다각형을 갖는 표시 장치에서 데이터 구동부(300)를 연결하기 위한 연성 회로 기판의 폭을 최소한으로 줄일 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
100: 신호 제어부
210: 제1 게이트 구동부
220: 제2 게이트 구동부
300: 데이터 구동부
600: 표시부

Claims (20)

  1. 제1 방향으로 연장된 복수의 제1 게이트선;
    상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 제2 게이트선; 및
    상기 복수의 제1 게이트선 및 상기 복수의 제2 게이트선에 연결된 복수의 화소를 포함하고,
    상기 복수의 화소 각각은,
    상기 제1 게이트선에 연결된 게이트 전극 및 데이터선에 연결된 제1 전극을 포함하는 제1 스위칭 트랜지스터; 및
    상기 제2 게이트선에 연결된 게이트 전극 및 상기 제1 스위칭 트랜지스터에 연결된 제1 전극을 포함하는 제2 스위칭 트랜지스터를 포함하며,
    상기 복수의 화소 모두는 하나의 데이터선에 의하여 연결되어 있는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 스위칭 트랜지스터에 연결된 액정 커패시터를 더 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 스위칭 트랜지스터에 연결된 구동 트랜지스터; 및
    상기 구동 트랜지스터에 연결된 발광 다이오드를 더 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 방향은 행 방향이고, 상기 제2 방향은 열 방향인 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 방향은 열 방향이고, 상기 제2 방향은 행 방향인 표시 장치.
  6. 삭제
  7. 제1 항에 있어서,
    상기 복수의 제1 게이트선에 연결되어 제1 게이트 신호를 출력하는 복수의 제1 게이트 구동 블록; 및
    상기 복수의 제2 게이트선에 연결되어 제2 게이트 신호를 출력하는 복수의 제2 게이트 구동 블록을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 제1 게이트 구동 블록 각각이 상기 제1 게이트 신호를 게이트 온 전압으로 출력할 때마다 상기 복수의 제2 게이트 구동 블록은 상기 복수의 제2 게이트선에 상기 제2 게이트 신호를 순차적으로 출력하는 표시 장치.
  9. 제7 항에 있어서,
    상기 복수의 제2 게이트 구동 블록 각각이 상기 제2 게이트 신호를 게이트 온 전압으로 출력할 때마다 상기 복수의 제1 게이트 구동 블록은 상기 복수의 제1 게이트선에 상기 제1 게이트 신호를 순차적으로 출력하는 표시 장치.
  10. 제7 항에 있어서,
    상기 복수의 제2 게이트 구동 블록은 상기 복수의 제1 게이트 구동 블록 중 하나가 상기 제1 게이트 신호를 출력하는 게이트 온 기간을 단위로 상기 제2 게이트 신호가 상기 복수의 제2 게이트선에 인가되는 순서를 제1 순서 및 상기 제1 순서의 역순인 제2 순서로 교대로 변경하는 표시 장치.
  11. 제1 방향으로 연장된 복수의 제1 게이트선;
    상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 제2 게이트선;
    상기 제1 방향 및 상기 제2 방향에 따라 배열되어 있는 복수의 화소;
    상기 복수의 화소 모두와 연결되어 있는 하나의 데이터선;
    상기 복수의 제1 게이트선에 연결된 복수의 제1 게이트 구동 블록; 및
    상기 복수의 제2 게이트선에 연결된 복수의 제2 게이트 구동 블록을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 제1 게이트 구동 블록 중 하나가 제1 게이트 신호를 출력하는 게이트 온 기간 동안 상기 복수의 제2 게이트 구동 블록이 상기 복수의 제2 게이트선에 제2 게이트 신호를 순차적으로 출력하는 표시 장치.
  13. 제12 항에 있어서,
    상기 복수의 제1 게이트 구동 블록은 한 프레임 동안 상기 복수의 제1 게이트선에 상기 제1 게이트 신호를 순차적으로 출력하는 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 제1 게이트 구동 블록 각각이 상기 제1 게이트 신호를 출력할 때마다 상기 복수의 제2 게이트 구동 블록은 상기 복수의 제2 게이트선에 상기 제2 게이트 신호를 순차적으로 출력하는 표시 장치.
  15. 제13 항에 있어서,
    상기 복수의 제2 게이트 구동 블록은 상기 게이트 온 기간을 단위로 상기 제2 게이트 신호가 상기 복수의 제2 게이트선에 인가되는 순서를 제1 순서 및 상기 제1 순서의 역순인 제2 순서로 교대로 변경하는 표시 장치.
  16. 제11 항에 있어서,
    상기 복수의 화소는 각각 상기 복수의 제1 게이트선 중 하나 및 상기 복수의 제2 게이트선 중 하나와 연결되어 있는 표시 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제11 항에 있어서,
    상기 복수의 화소는 각각 상기 복수의 제1 게이트선 중 하나 및 상기 복수의 제2 게이트선 중 하나에 연결되고,
    상기 제1 방향으로 배열되는 화소의 개수는 상기 제2 방향에 따라 변동되는 표시 장치.
KR1020160161732A 2016-11-30 2016-11-30 표시 장치 KR102657989B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160161732A KR102657989B1 (ko) 2016-11-30 2016-11-30 표시 장치
US15/649,431 US10741133B2 (en) 2016-11-30 2017-07-13 Display device
CN201710976258.9A CN108132568B (zh) 2016-11-30 2017-10-19 显示装置
KR1020240048750A KR20240055702A (ko) 2016-11-30 2024-04-11 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161732A KR102657989B1 (ko) 2016-11-30 2016-11-30 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240048750A Division KR20240055702A (ko) 2016-11-30 2024-04-11 표시 장치

Publications (2)

Publication Number Publication Date
KR20180062542A KR20180062542A (ko) 2018-06-11
KR102657989B1 true KR102657989B1 (ko) 2024-04-16

Family

ID=62190283

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160161732A KR102657989B1 (ko) 2016-11-30 2016-11-30 표시 장치
KR1020240048750A KR20240055702A (ko) 2016-11-30 2024-04-11 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240048750A KR20240055702A (ko) 2016-11-30 2024-04-11 표시 장치

Country Status (3)

Country Link
US (1) US10741133B2 (ko)
KR (2) KR102657989B1 (ko)
CN (1) CN108132568B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11740519B2 (en) * 2020-01-07 2023-08-29 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070177088A1 (en) * 2003-05-16 2007-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus using the same

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133216B2 (ja) * 1993-07-30 2001-02-05 キヤノン株式会社 液晶表示装置及びその駆動方法
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP3468755B2 (ja) * 2001-03-05 2003-11-17 石川島播磨重工業株式会社 液晶駆動基板の検査装置
JP2004233526A (ja) * 2003-01-29 2004-08-19 Mitsubishi Electric Corp 液晶表示装置
JP4401164B2 (ja) * 2003-01-31 2010-01-20 シャープ株式会社 カラーフィルタ基板および表示装置
US7372629B2 (en) * 2003-11-06 2008-05-13 Nec Corporation Three-dimensional image display device, portable terminal device, display panel and fly eye lens
KR100578793B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR100578791B1 (ko) * 2003-11-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
JP4572095B2 (ja) * 2004-07-15 2010-10-27 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置、携帯機器及び液晶表示装置の駆動方法
KR20060096857A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4770267B2 (ja) * 2005-05-23 2011-09-14 セイコーエプソン株式会社 表示方法および表示装置
KR101137885B1 (ko) * 2005-06-15 2012-04-25 엘지디스플레이 주식회사 액정표시장치와 그 검사방법
JP2007052396A (ja) * 2005-07-21 2007-03-01 Nec Electronics Corp 駆動回路、表示装置及び表示装置の駆動方法
US7714589B2 (en) * 2005-11-15 2010-05-11 Photon Dynamics, Inc. Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC
JP4883989B2 (ja) * 2005-11-21 2012-02-22 ルネサスエレクトロニクス株式会社 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
KR101380855B1 (ko) * 2006-10-31 2014-04-07 삼성디스플레이 주식회사 표시장치
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
US8063876B2 (en) * 2007-04-13 2011-11-22 Lg Display Co., Ltd. Liquid crystal display device
KR101264721B1 (ko) * 2007-04-13 2013-05-15 엘지디스플레이 주식회사 액정표시장치
WO2009154310A1 (en) * 2008-06-20 2009-12-23 Canon Kabushiki Kaisha Light-emitting apparatus
KR101560230B1 (ko) 2008-12-23 2015-10-15 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
TWI396026B (zh) * 2009-07-22 2013-05-11 Au Optronics Corp 畫素陣列
KR101725341B1 (ko) * 2009-08-13 2017-04-11 삼성디스플레이 주식회사 액정 표시 장치
KR101707212B1 (ko) * 2009-12-01 2017-02-28 삼성디스플레이 주식회사 액정 표시 장치
KR101117733B1 (ko) 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
KR101641171B1 (ko) 2010-02-17 2016-07-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI440001B (zh) * 2010-02-24 2014-06-01 Chunghwa Picture Tubes Ltd 液晶顯示裝置及其驅動方法
KR101094291B1 (ko) * 2010-04-09 2011-12-20 삼성모바일디스플레이주식회사 액정 표시 장치
KR101854187B1 (ko) * 2011-07-28 2018-05-08 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR101950943B1 (ko) * 2011-08-30 2019-02-26 삼성디스플레이 주식회사 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
TWI481937B (zh) * 2012-08-27 2015-04-21 Au Optronics Corp 顯示面板
JP5771241B2 (ja) * 2013-06-28 2015-08-26 双葉電子工業株式会社 表示駆動装置、表示駆動方法、表示装置
KR102119092B1 (ko) * 2013-11-25 2020-06-26 엘지디스플레이 주식회사 표시장치
KR101597037B1 (ko) * 2014-06-26 2016-02-24 엘지디스플레이 주식회사 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치
KR20160017279A (ko) 2014-08-01 2016-02-16 삼성디스플레이 주식회사 표시 장치
US9564093B2 (en) * 2014-10-31 2017-02-07 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display panel and black picture insertion method for the panel displayed in 3D mode
KR102273500B1 (ko) * 2014-12-30 2021-07-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치
KR102274920B1 (ko) 2015-02-02 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20160096791A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 비사각형 표시 장치
CN104992957B (zh) * 2015-05-22 2018-06-15 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
JP6613786B2 (ja) * 2015-10-13 2019-12-04 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
CN105609049B (zh) * 2015-12-31 2017-07-21 京东方科技集团股份有限公司 显示驱动电路、阵列基板、电路驱动方法和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070177088A1 (en) * 2003-05-16 2007-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus using the same

Also Published As

Publication number Publication date
US10741133B2 (en) 2020-08-11
KR20180062542A (ko) 2018-06-11
CN108132568A (zh) 2018-06-08
US20180151134A1 (en) 2018-05-31
CN108132568B (zh) 2022-05-24
KR20240055702A (ko) 2024-04-29

Similar Documents

Publication Publication Date Title
US8810490B2 (en) Display apparatus
CN105304015B (zh) 有机发光二极管显示装置
US9330592B2 (en) Pixel structure and display device comprising the same
US9905146B2 (en) RGBW TFT LCD having reduced horizontal crosstalk
CN109285862B (zh) 显示装置
KR20240055702A (ko) 표시 장치
US10276638B2 (en) Data driver and display device using the same
KR102645930B1 (ko) 표시장치
US9472147B2 (en) Display apparatus
JP2018092167A (ja) 表示装置
KR20170064123A (ko) 표시장치
KR102410631B1 (ko) Oled 표시 장치
KR102445772B1 (ko) 표시 패널
KR20150017071A (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
KR102654918B1 (ko) 표시장치
KR102513840B1 (ko) 표시패널
CN107665668B (zh) 显示装置
CN109637380B (zh) 一种显示面板及显示装置
US9728150B2 (en) Display panel and display device
JP5903421B2 (ja) 表示装置
KR102467881B1 (ko) Oled 표시패널
KR102306985B1 (ko) 디스플레이 장치
JP2012014182A (ja) 表示装置
CN116092405A (zh) 显示面板、显示驱动方法、显示驱动模组和显示装置
KR20180069474A (ko) 표시패널 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant