KR101380855B1

KR101380855B1 - 표시장치

Info

Publication number: KR101380855B1
Application number: KR1020060106662A
Authority: KR
Inventors: 이홍우; 한상윤; 김종오; 노상용; 강신택; 박형준
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-10-31
Filing date: 2006-10-31
Publication date: 2014-04-07
Also published as: US20080100760A1; US7852437B2; KR20080039024A

Abstract

표시장치에서, 데이터 라인들은 게이트 라인들보다 큰 간격으로 배열되고, 게이트 라인들과 교차하여 제1 베이스 기판에 다수의 화소영역을 정의한다. 다수의 화소는 다수의 화소영역 내에 각각 구비된다. 컬러필터층은 다수의 색화소로 이루어지고, 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판상에 구비된다. 데이터 라인들이 연장된 방향으로 연속하는 세 개의 화소는 하나의 색정보를 표시하는 단위 화소로 정의되고, 세 개의 화소에는 서로 다른 색화소가 각각 대응하여 구비된다. 또한, 게이트 라인이 연장된 방향으로 연속하는 세 개의 화소에는 서로 다른 색화소가 각각 대응하여 구비된다. 따라서, 표시장치의 가로줄 얼룩을 제거할 수 있다.

Description

표시장치{DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이다.

도 2는 도 1에 도시된 액정표시패널의 부분 단면도이다.

도 3은 도 1에 도시된 액정표시패널의 부분 확대 평면도이다.

도 4는 도 2에 도시된 Ⅰ부분에 대한 어레이 기판의 레이아웃이다.

도 5는 본 발명의 다른 실시예에 따른 액정표시패널의 부분 단면도이다.

도 6a는 도 1에 도시된 Ⅱ 부분에 대한 액정표시패널의 휘도 편차를 나타낸 도면이다.

도 6b는 도 1에 도시된 Ⅱ 부분에서 데이터 라인과 화소전극 사이의 기생 커패시턴스로 인한 액정표시패널의 휘도 편차를 나타낸 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

100 -- 액정표시패널 110 -- 어레이 기판

120 -- 대향기판 210 -- 제1 게이트 구동회로

220 -- 제2 게이트 구동회로 300 -- 테이프 캐리어 패키지

310 -- 데이터 구동칩 400 -- 인쇄회로기판

500 -- 액정표시장치

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 표시장치에 관한 것이다.

일반적으로, 액정표시장치는 하부기판, 하부기판과 대향하여 구비되는 상부기판 및 하부기판과 상부기판과의 사이에 형성된 액정층으로 이루어져 영상을 표시하는 액정표시패널을 구비한다. 액정표시패널에는 다수의 게이트 라인, 다수의 데이터 라인, 다수의 게이트 라인과 다수의 데이터 라인에 연결된 다수의 화소가 구비된다.

액정표시장치는 다수의 게이트 라인에 게이트 펄스를 순차적으로 출력하기 위한 게이트 구동회로 및 다수의 데이터 라인에 픽셀전압을 출력하는 데이터 구동회로를 구비한다. 일반적으로, 게이트 구동회로 및 데이터 구동회로는 칩 형태로 이루어져 필름 또는 액정표시패널 상에 실장된다.

최근 액정표시장치는 칩의 개수를 감소시키기 위하여 게이트 구동회로가 박막 공정을 통해서 하부기판 상에 직접적으로 형성된 지아이엘(Gate IC Less: GIL) 구조를 채택하고 있다. GIL 액정표시장치에서 게이트 구동회로는 서로 종속적으로 연결된 다수의 스테이지로 이루어진 하나의 쉬프트 레지스터를 구비한다.

최근에는 GIL 액정표시장치에서 데이터 라인의 개수를 감소시켜 데이터 구동칩의 개수를 감소시키는 구조가 개발되고 있다. 이와 같이, 데이터 라인의 개수를 감소시킨 구조에서는 데이터 라인이 연장된 방향으로 연속하는 세 개의 화소가 하 나의 색정보를 나타내는 단위화소로 정의된다. 이러한 구조에서 컬러필터층의 레드, 그린 및 블루 색화소들은 상기 데이터 라인이 연장된 방향으로 순차적으로 배열되고, 게이트 라인이 연장된 방향으로 스트라이프 형태로 연장된다.

그러나, 상기한 색화소들의 배열 구조는 액정표시장치에서 발생하는 가로줄 얼룩을 더욱 심화시키고, 그 결과 액정표시장치의 표시품질이 저하된다.

따라서, 본 발명의 목적은 가로줄 얼룩을 제거하여 표시품질을 개선하기 위한 표시장치를 제공하는 것이다.

본 발명에 따른 표시장치는 제1 베이스 기판, 배선부, 다수의 화소, 제2 베이스 기판, 컬러필터층 및 공통전극을 포함한다.

상기 배선부는 상기 제1 베이스 기판상에 구비되고, 다수의 데이터 라인 및 상기 다수의 데이터 라인과 절연되게 교차하는 다수의 게이트 라인으로 이루어진다. 상기 데이터 라인들은 상기 게이트 라인들보다 큰 간격으로 배열되고, 상기 게이트 라인들과 교차하여 상기 제1 베이스 기판에 다수의 화소영역을 정의한다.

상기 다수의 화소는 상기 다수의 화소영역 내에 각각 구비되고, 각 화소는 대응하는 데이터 라인과 게이트 라인에 전기적으로 연결된 박막 트랜지스터와 상기 박막 트랜지스터에 전기적으로 연결된 화소전극으로 이루어진다.

상기 제2 베이스 기판은 상기 제1 베이스 기판과 대향하여 결합하고, 상기 컬러필터층은 다수의 색화소로 이루어져 상기 제2 베이스 기판상에 구비된다. 상기 공통전극은 상기 컬러필터층 상에 구비되어 상기 화소전극과 마주한다.

상기 데이터 라인들이 연장된 방향으로 연속하는 제1 내지 제3 화소는 하나의 색 정보를 표시하는 단위 화소로 정의되고, 상기 제1 내지 제3 화소에는 서로 다른 색화소가 각각 대응하여 구비된다. 또한, 상기 게이트 라인이 연장된 방향으로 연속하는 제4 내지 제6 화소에 서로 다른 색화소가 각각 대응하여 구비된다.

이러한 표시장치에 따르면, 색화소들이 아일랜드 형태로 배열됨으로써, 1라인 또는 2 라인별 휘도 편차가 발생하더라도 디더링 효과로 인해서 가로줄 얼룩을 제거할 수 있고, 그 결과 표시장치의 표시품질을 개선할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이고, 도 2는 도 1에 도시된 액정표시패널의 부분 단면도이다.

도 1을 참조하면, 액정표시장치(500)는 영상을 표시하는 액정표시패널(100), 상기 액정표시패널(100)에 인접한 인쇄회로기판(400) 및 상기 액정표시패널(100)과 상기 인쇄회로기판(400)을 전기적으로 연결시키는 테이프 캐리어 패키지(300)를 포함한다.

상기 액정표시패널(100)은 어레이 기판(110), 상기 어레이 기판(110)과 마주하는 대향기판(120) 및 상기 어레이 기판(110)과 상기 대향기판(120)과의 사이에 개재된 액정층(130)으로 이루어진다. 상기 어레이 기판(110)은 영상을 표시하는 표시영역(DA), 상기 표시영역(DA)에 인접한 제1 내지 제3 주변영역(PA1, PA2, PA3)으 로 구분된다.

상기 어레이 기판(110)의 표시영역(DA)에는 매트릭스 형태로 다수의 화소가 구비된다. 구체적으로, 상기 표시영역(DA)은 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL1 ~ GLn) 및 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL1 ~ DLm)에 의해서 다수의 화소영역이 정의된다. 상기 다수의 게이트 라인(GL1 ~ GLn) 및 상기 다수의 데이터 라인(DL1 ~ DLm)은 제1 베이스 기판(111) 상에 구비된다. 상기 어레이 기판(110)은 상기 제1 베이스 기판(111) 상에 형성되어 상기 다수의 게이트 라인(GL1 ~ GLn) 및 상기 다수의 데이터 라인(DL1 ~ DLm)을 커버하는 절연막(112)을 더 구비한다. 상기 다수의 화소영역에 대응하여 상기 절연막(112) 상에는 다수의 화소전극(PE)이 일대일 대응으로 형성된다.

한편, 상기 대향기판(120)은 상기 제1 베이스 기판(111)과 대향하여 결합하는 제2 베이스 기판(121), 상기 다수의 화소영역에 대응하여 다수의 색화소(예를 들어, 레드, 그린 및 블루 색화소(R,G,B))로 이루어진 컬러필터층(123), 다수의 색화소들 사이에 구비된 블랙 매트릭스(122) 및 상기 컬러필터층(123)과 상기 블랙 매트릭스(122) 상에 구비된 공통전극(124)으로 이루어진다.

상기 제1 주변영역(PA1)은 상기 다수의 게이트 라인(GL1 ~ GLn)의 제1 단부에 인접하는 영역이고, 상기 제1 주변영역(PA1)에는 N/2개의 제1 게이트 신호를 순차적으로 출력하는 제1 게이트 구동회로(210)가 구비된다. 상기 제1 게이트 구동회로(210)는 서로 종속적으로 연결된 N/2개의 스테이지로 이루어진 하나의 제1 쉬프트 레지스터를 포함한다. 상기 N/2개의 스테이지의 출력단자는 상기 다수의 게이트 라인(GL1 ~ GLn) 중 홀수번째 게이트 라인의 제1 단부에 전기적으로 연결된다. 따라서, 상기 N/2개의 스테이지는 순차적으로 턴-온되면서 상기 홀수번째 게이트 라인에 제1 게이트 신호를 순차적으로 인가한다. 도면에 도시하지는 않았지만, 상기 제1 쉬프트 레지스터는 N/2번째 스테이지의 구동을 제어하는 더미 스테이지를 더 포함할 수 있다.

상기 제2 주변영역(PA2)은 상기 다수의 게이트 라인(GL1 ~ GLn)의 제2 단부에 인접하는 영역이고, 상기 제2 주변영역(PA2)에는 N/2개의 제2 게이트 신호를 순차적으로 출력하는 제2 게이트 구동회로(220)가 구비된다. 상기 제2 게이트 구동회로(220)는 서로 종속적으로 연결된 N/2개의 스테이지로 이루어진 하나의 제2 쉬프트 레지스터를 포함한다. 상기 N/2개의 스테이지의 출력단자는 상기 다수의 게이트 라인(GL1 ~ GLn) 중 짝수번째 게이트 라인의 제2 단부에 전기적으로 연결된다. 따라서, 상기 N/2개의 스테이지는 순차적으로 턴-온되면서 상기 짝수번째 게이트 라인에 제2 게이트 신호를 순차적으로 인가한다. 도면에 도시하지는 않았지만, 상기 제2 쉬프트 레지스터는 N/2번째 스테이지의 구동을 제어하는 더미 스테이지를 더 포함할 수 있다.

본 발명의 일 예로, 상기 제1 및 제2 게이트 구동회로(210, 220)는 상기 어레이 기판(110)에 화소들을 형성하는 박막 공정을 통해 상기 화소들과 동시에 형성된다. 이와 같이, 상기 제1 및 제2 게이트 구동회로(210, 220)가 상기 어레이 기판(110)에 집적됨으로써, 액정표시장치(500)에서 상기 제1 및 제2 게이트 구동회로(210, 220)가 내장되었던 구동칩들이 제거되고, 그 결과로 액정표시장치(500)의 생산성이 향상되며 전체적인 사이즈가 감소한다.

한편, 상기 제3 주변영역(PA3)은 상기 다수의 데이터 라인(DL1 ~ DLm)의 일단부에 인접하는 영역이고, 상기 테이프 캐리어 패키지(300)의 제1 단부가 부착된다. 상기 테이프 캐리어 패키지(300)의 제2 단부는 상기 인쇄회로기판(400)에 부착된다. 상기 테이프 캐리어 패키지(300) 상에는 상기 다수의 데이터 라인(DL1 ~ DLm)에 데이터 전압을 제공하는 데이터 구동칩(310)이 실장된다. 따라서, 상기 데이터 구동칩(310)은 상기 인쇄회로기판(400)으로부터의 데이터 제어신호에 응답하여 상기 다수의 데이터 라인(DL1 ~ DLm)에 상기 데이터 전압을 제공할 수 있다.

또한, 상기 인쇄회로기판(400)으로부터 출력된 제1 및 제2 게이트 제어신호는 상기 테이프 캐리어 패키지(300)를 통해 상기 제1 및 제2 게이트 구동회로(210, 220)로 각각 제공된다. 따라서, 상기 제1 게이트 구동회로(210)는 상기 제1 게이트 제어신호에 응답하여 상기 홀수번째 게이트 라인에 제1 게이트 신호를 순차적으로 인가하고, 상기 제2 게이트 구동회로(220)는 상기 제2 게이트 제어신호에 응답하여 상기 짝수번째 게이트 라인에 제2 게이트 신호를 순차적으로 인가한다.

도 1에 도시된 바와 같이, 상기 어레이 기판(110)에 구비되는 다수의 화소는 상기 제2 방향(D2)보다 상기 제1 방향(D1)으로 긴 가로 픽셀 구조로 이루어진다. 이러한 가로 픽셀 구조에서는 상기 제2 방향(D2)으로 순차적으로 구비되는 상기 레드, 그린 및 블루 색화소(R, G, B)에 각각 대응하는 3개의 화소가 하나의 색을 표현하는 단위 화소로 정의된다. 가로 픽셀 구조는 세로 픽셀 구조보다 데이터 라인의 개수가 감소하는 대신 게이트 라인의 개수가 증가한다.

상기 가로 픽셀 구조를 채용하는 액정표시장치(500)는 데이터 라인의 감소로 인해서 데이터 신호를 출력하는 데이터 구동칩(310)의 개수가 감소하고, 그 결과로 액정표시장치(500)의 생산성이 향상된다. 반면에, 상기 게이트 라인의 개수가 증가하지만, 상술한 바와 같이 상기 제1 및 제2 게이트 구동회로(210, 220)가 상기 어레이 기판(110) 상에 박막 공정을 통해서 집적되므로 게이트 라인의 개수가 증가하더라도 상기 액정표시장치(500)의 전체 칩의 개수는 증가되지 않는다.

도 2을 참조하면, 액정표시패널의 어레이 기판에는 다수의 게이트 라인(GL1 ~ GL6), 다수의 데이터 라인(DL1 ~ DL5) 및 다수의 화소로 이루어진다.

상기 다수의 화소는 상기 다수의 게이트 라인(GL1 ~ GL6)과 상기 다수의 데이터 라인(DL1 ~ DL5)에 의해서 매트릭스 형태로 정의된 다수의 화소영역에 일대일 대응하도록 구비된다. 각 화소는 박막 트랜지스터(Tr) 및 화소전극(PE)으로 이루어진다. 상기 박막 트랜지스터(Tr)는 대응하는 게이트 라인과 대응하는 데이터 라인에 전기적으로 연결되고, 상기 박막 트랜지스터(Tr)의 출력전극은 상기 화소전극(PE)과 콘택된다.

본 발명의 일 예로, 하나의 화소열에 포함된 다수의 화소들은 좌측에 구비된 좌측 데이터 라인과 우측에 구비된 우측 데이터 라인에 2 행 단위로 교번적으로 연결된다. 또한, 상기 좌측 데이터 라인과 상기 우측 데이터 라인에는 기준전압에 대해서 서로 다른 극성을 갖는 데이터 전압이 인가된다. 따라서, 상기 액정표시장치는 2×1 도트 구동방식으로 동작할 수 있다.

또한, 상기 다수의 게이트 라인(GL1 ~ GL6) 중 홀수번째 게이트 라인(GL1, GL3, GL5)에는 제1 단부로부터 제2 단부측으로 제1 게이트 신호가 인가되고, 짝수번째 게이트 라인(GL2, GL4, GL6)에는 상기 제2 단부로부터 상기 제1 단부측으로 제2 게이트 신호가 인가된다.

상기 액정표시패널의 컬러필터기판에는 다수의 화소와 일대일 대응하도록 배치되는 다수의 색화소가 구비된다.

도 3에서 하나의 색 정보를 나타내는 단위화소는 상기 데이터 라인들(DL1 ~ DL5)이 연장된 제2 방향(D2)으로 연속하는 세 개의 화소로 이루어진다. 도 3에 도시된 바와 같이, 상기 단위화소에 속하는 상기 세 개의 화소에 대응하여 서로 다른 색화소가 구비된다. 본 발명의 일 예로, 상기 컬러필터층은 레드, 그린 및 블루 색화소들(R, G, B)로 이루어지고, 상기 색화소들은 상기 제2 방향(D2)에서 레드, 블루 및 그린 색화소(R, B, G) 순으로 배열된다.

또한, 상기 게이트 라인들(GL1 ~ GL6)이 연장된 제1 방향(D1)으로 연속하는 세 개의 화소에 대응하여 서로 다른 색화소가 구비된다. 본 발명의 일 예로, 상기 색화소들은 상기 제1 방향(D1)에서 레드, 그린 및 블루 색화소(R, G, B) 순으로 배열된다. 따라서, 상기 다수의 색화소들은 액정표시패널 전체적으로 봤을 때 아일랜드(Island) 타입으로 배열될 수 있다.

도 4는 도 3에 도시된 Ⅰ부분에 대한 어레이 기판의 레이아웃이다.

도 4를 참조하면, 어레이 기판에는 제j-1 및 제j 데이터 라인(DLj-1, DLj), 제i 및 제i+1 게이트 라인(GLi, GLi+1), i×j번째 화소 및 (i+1)×(j-1)번째 화소 가 구비된다. 상기 i×j번째 화소 및 (i+1)×(j-1)번째 화소를 기준으로 상기 제j-1 데이터 라인(DLj-1)은 좌측에 구비되고, 상기 제j 데이터 라인(DLj)은 우측에 구비된다.

상기 i×j번째 화소는 상기 제i 게이트 라인(GLi) 및 제j 데이터 라인(DLj)에 연결되고, 상기 (i+1)×(j-1)번째 화소는 상기 제i+1 게이트 라인(GLi+1) 및 제j-1 데이터 라인(DLj-1)에 연결된다.

상기 i×j번째 화소는 제1 박막 트랜지스터(Tr1) 및 제1 화소전극(PE1)으로 이루어진다. 상기 제1 박막 트랜지스터(Tr1)는 상기 제i 게이트 라인(GLi)으로부터 분기된 제1 게이트 전극(GE1), 상기 제j 데이터 라인(DLj)으로부터 분기된 제1 소오스 전극(SE1) 및 상기 제1 게이트 전극(GE1)의 상부에서 상기 제1 소오스 전극(SE1)과 소정의 간격으로 이격되고 상기 제1 화소전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)을 포함한다.

상기 제1 박막 트랜지스터(Tr1)는 상기 제j 데이터 라인(DLj)에 인접하여 구비되고, 상기 제1 드레인 전극(DE1)은 상기 제j 데이터 라인(DLj)과 평행하게 연장된다. 상기 제1 드레인 전극(DE1)은 상기 제j 데이터 라인(DLj)과 인접하는 상기 제1 화소전극(PE1)의 우측 단부와 오버랩되어, 상기 제1 화소전극(PE1)과 상기 제1 드레인 전극(DE1)은 상기 제j 데이터 라인(DLj) 측에서 콘택된다.

상기 i×j번째 화소는 제1 더미 드레인 전극(DDE1)을 더 포함한다. 상기 제1 더미 드레인 전극(DDE1)은 상기 제j-1 데이터 라인(DLj-1)에 인접하여 구비되고, 상기 제j-1 데이터 라인(DLj-1)과 평행하게 연장된다. 상기 제1 더미 드레인 전 극(DDE1)은 상기 제j-1 데이터 라인(DLj-1)과 인접하는 상기 제1 화소전극(PE1)의 좌측 단부와 오버랩되어, 상기 제1 화소전극(PE1)과 상기 제1 더미 드레인 전극(DDE1)은 상기 제j-1 데이터 라인(DLj-1) 측에서 콘택된다.

상기 제1 더미 드레인 전극(DDE1)은 상기 제1 화소전극(PE1)과 오버랩되는 부분에서 상기 제1 드레인 전극(DE1)과 동일한 구조로 이루어진다. 따라서, 상기 제1 더미 드레인 전극(DDE1)은 상기 제1 화소전극(PE1)과 상기 제j 데이터 라인(DLj)과의 사이에서 발생하는 기생 커패시턴스와 상기 제1 화소전극(PE1)과 상기 제j-1 데이터 라인(DLj-1)과의 사이에서 발생하는 기생 커패시턴스의 차이를 감소시킨다.

상기 제1 화소전극(PE1)에는 상기 제i×j번째 화소가 구비된 제i×j번째 화소영역을 액정 분자들이 서로 다른 방향으로 배열되는 다수의 도메인으로 분할하기 위한 제1 개구부(OP1)가 형성된다. 본 발명의 일 예로, 상기 제i×j번째 화소영역은 상기 제1 개구부(OP1)에 의해서 6개의 도메인으로 분할된다.

상기 (i+1)×(j-1)번째 화소는 제2 박막 트랜지스터(Tr2) 및 제2 화소전극(PE2)으로 이루어진다. 상기 제2 박막 트랜지스터(Tr2)는 상기 제i+1 게이트 라인(GLi+1)으로부터 분기된 제2 게이트 전극(GE2), 상기 제j-1 데이터 라인(DLj-1)으로부터 분기된 제2 소오스 전극(SE2) 및 상기 제2 게이트 전극(GE2)의 상부에서 상기 제2 소오스 전극(SE2)과 소정의 간격으로 이격되고 상기 제2 화소전극(PE2)과 전기적으로 연결되는 제2 드레인 전극(DE2)을 포함한다.

상기 제2 박막 트랜지스터(Tr2)는 상기 제j-1 데이터 라인(DLj-1)에 인접하 여 구비되고, 상기 제2 드레인 전극(DE2)은 상기 제j-1 데이터 라인(DLj-1)과 평행하게 연장된다. 상기 제2 드레인 전극(DE2)은 상기 제j-1 데이터 라인(DLj-1)과 인접하는 상기 제2 화소전극(PE2)의 좌측 단부와 오버랩되어, 상기 제2 화소전극(PE2)과 상기 제2 드레인 전극(DE2)은 상기 제j-1 데이터 라인(DLj-1) 측에서 콘택된다.

상기 (i+1)×(j-1)번째 화소는 제2 더미 드레인 전극(DDE2)을 더 포함한다. 상기 제2 더미 드레인 전극(DDE2)은 상기 제j 데이터 라인(DLj)에 인접하여 구비되고, 상기 제j 데이터 라인(DLj)과 평행하게 연장된다. 상기 제2 더미 드레인 전극DDE2)은 상기 제j 데이터 라인(DLj)과 인접하는 상기 제2 화소전극(PE2)의 우측 단부와 오버랩되어, 상기 제2 화소전극(PE2)과 상기 제2 더미 드레인 전극(DDE2)은 상기 제j 데이터 라인(DLj) 측에서 콘택된다.

상기 제2 더미 드레인 전극(DDE2)은 상기 제2 화소전극(PE2)과 오버랩되는 부분에서 상기 제2 드레인 전극(DE2)과 동일한 구조로 이루어진다. 따라서, 상기 제2 더미 드레인 전극(DDE2)은 상기 제2 화소전극(PE2)과 상기 제j-1 데이터 라인(DLj-1)과의 사이에서 발생하는 기생 커패시턴스와 상기 제2 화소전극(PE2)과 상기 제j 데이터 라인(DLj)과의 사이에서 발생하는 기생 커패시턴스의 차이를 감소시킨다.

상기 제2 화소전극(PE2)에는 상기 제(i+1)×(j-1)번째 화소가 구비된 제(i+1)×(j-1)번째 화소영역을 액정 분자들이 서로 다른 방향으로 배열되는 다수의 도메인으로 분할하기 위한 제2 개구부(OP2)가 형성된다. 본 발명의 일 예로, 상 기 제(i+1)×(j-1)번째 화소영역은 상기 제2 개구부(OP2)에 의해서 6개의 도메인으로 분할된다.

한편, 상기 어레이 기판에는 스토리지 라인(SL)이 더 구비된다. 상기 스토리지 라인(SL)은 상기 제i×j번째 화소영역 및 제(i+1)×(j-1)번째 화소영역에서 상기 제1 및 제2 화소전극(PE1, PE2)과 부분적으로 오버랩된다. 따라서, 상기 스토리지 라인(SL)과 상기 제1 및 제2 화소전극(PE1, PE2)과의 사이에는 스토리지 커패시터가 형성된다.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 액정표시패널(105)에서 컬러필터층(113)은 어레이 기판(110) 상에 구비된다.

구체적으로, 도 2에 도시된 절연막 대신에 상기 어레이 기판(110)에는 다수의 색화소(예를 들어, 레드, 그린 및 블루 색화소(R G, B))로 이루어진 컬러필터층(113)이 구비된다. 상기 컬러필터층(113) 위로는 다수의 화소영역에 일대일 대응하여 다수의 화소전극(PE)이 구비된다.

한편, 상기 어레이 기판(110)과 대향하여 결합하는 대향기판(120)에는 도 2에 도시된 컬러필터층(123)이 생략되고, 블랙 매트릭스(122)와 공통전극(124)만이 구비된다.

도 6a는 도 1에 도시된 Ⅱ 부분에 대한 액정표시패널의 휘도 편차를 나타낸 도면이고, 도 6b는 도 1에 도시된 Ⅱ 부분에서 데이터 라인과 화소전극 사이의 기생 커패시턴스로 인한 액정표시패널의 휘도 편차를 나타낸 도면이다.

도 6a를 참조하면, 액정표시패널의 제2 게이트 구동회로와 인접한 Ⅱ부분에서는 게이트 신호의 딜레이로 인한 가로줄 얼룩이 발생한다.

구체적으로, 상기 제2 게이트 구동회로와 인접한 영역에서는 제1 게이트 신호의 딜레이로 인해서 홀수번째 게이트 라인의 충전율이 짝수번째 게이트 라인의 충전율보다 낮아진다. 따라서, 홀수번째 화소행의 휘도가 짝수번째 화소행의 휘도보다 낮아지게 되고, 그 결과 상기 제2 게이트 구동회로와 인접한 영역에서는 한 화소행 단위로 휘도 편차가 발생한다.

도면에 도시하지는 않았지만, 상기 제1 게이트 구동회로가 인접한 영역에서는 제2 게이트 신호의 딜레이로 인해서 짝수번째 게이트 라인의 충전율이 홀수번째 게이트 라인의 충전율보다 낮아진다. 따라서, 짝수번째 화소행의 휘도가 홀수번째 화소행의 휘도보다 낮아지게 되고, 그 결과 상기 제1 게이트 구동회로가 인접한 영역에서는 한 화소행 단위로 휘도 편차가 발생한다.

그러나, 한 화소행에는 레드, 그린 및 블루 색화소(R, G, B)가 순서대로 반복하여 배치된다. 따라서, 액정표시패널 전체적으로 봤을 때 레드, 그린 및 블루 색화소(R, G, B) 별로 밝고 어두운 색화소들이 존재하게 된다. 사람의 눈은 규칙적으로 반복되는 현상에 대한 분별력이 강하므로, 색화소들을 아일랜드 형태로 배치함으로써 이러한 규칙성을 제거할 수 있다. 결과적으로, 디더링(dithering) 효과 인해 육안 상으로 가로줄 얼룩이 시인되지 않게 되고, 그로 인해 제1 및 제2 게이트 신호의 딜레이로 인한 가로줄 얼룩을 제거할 수 있어 액정표시패널의 표시품질을 개선할 수 있다.

도 6b를 참조하면, 액정표시패널의 어레이 기판에 구비되는 화소전극이 공정상에서 데이터 라인을 기준으로 좌측 또는 우측으로 쉬프트되도록 형성될 수 있다.

상기 화소전극이 좌측으로 쉬프트되면, 상기 화소전극과 좌측 데이터 라인과의 사이에서 발생하는 기생 커패시턴스는 상기 화소전극과 우측 데이터 라인과의 사이에서 발생하는 기생 커패시턴스보다 증가한다. 일반적으로, 상기 기생 커패시턴스가 증가할수록 킥백 전압이 증가하고, 그 결과 화소전극으로 인가되는 데이터 전압이 낮아진다.

상술한 바와 같이, 상기 화소전극이 좌측으로 쉬프트되면, 좌측 데이터 라인에 연결된 2개의 화소행은 우측 데이터 라인에 연결된 2개의 화소행보다 낮은 휘도를 갖는다. 따라서, 상기 액정표시패널을 전체적으로 봤을 때 2개의 화소행 단위로 휘도 편차가 발생한다.

한편, 상기 화소전극이 우측으로 쉬프트되면, 상기 화소전극과 우측 데이터 라인과의 사이에서 발생하는 기생 커패시턴스는 상기 화소전극과 좌측 데이터 라인과의 사이에서 발생하는 기생 커패시턴스보다 증가한다. 따라서, 우측 데이터 라인에 연결된 2개의 화소행은 좌측 데이터 라인에 연결된 2개의 화소행보다 낮은 휘도를 갖는다. 그로 인해, 상기 액정표시패널에는 2개의 화소행 단위로 휘도 편차가 발생한다.

그러나, 도 6b에 도시된 바와 같이 한 화소행에는 레드, 그린 및 블루 색화소(R, G, B)가 순서대로 반복하여 배치된다. 따라서, 액정표시패널 전체적으로 봤을 때 레드, 그린 및 블루 색화소(R, G, B) 별로 밝고 어두운 색화소들이 존재하게 된다. 결과적으로, 디더링(dithering) 효과 인해 육안 상으로 가로줄 얼룩이 시인되지 않게 되고, 그로 인해 제1 및 제2 게이트 신호의 딜레이로 인한 가로줄 얼룩을 제거할 수 있어 액정표시패널의 표시품질을 개선할 수 있다.

이와 같은 표시장치에 따르면, 데이터 라인들이 연장된 방향으로 연속하여 배치되고, 하나의 색 정보를 나타내는 세 개의 화소에는 서로 다른 색화소가 각각 대응하여 구비되고, 게이트 라인들이 연장된 방향으로 연속하는 세 개의 화소에도 서로 다른 색화소가 각각 대응하여 구비된다.

따라서, 표시패널에는 색화소들이 아일랜드 형태로 배열됨으로써, 1라인 또는 2 라인별 휘도 편차가 발생하더라도 디더링 효과로 인해서 가로줄 얼룩을 제거할 수 있고, 그 결과 표시장치의 표시품질을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

제1 베이스 기판;

상기 제1 베이스 기판상에 구비되고, 제1 방향으로 신장된 다수의 게이트 라인, 제2 방향으로 신장된 다수의 데이터 라인으로 이루어지고, 상기 데이터 라인들은 상기 게이트 라인들과 절연되게 교차하여 상기 제1 베이스 기판에 다수의 화소영역을 정의하는 배선부;

상기 다수의 화소영역 내에 각각 구비된 다수의 화소들;

상기 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판;

다수의 색화소로 이루어져 상기 제2 베이스 기판상에 구비된 컬러필터층; 및

상기 컬러필터층 상에 구비되는 공통전극을 포함하고,

상기 다수의 화소들은 상기 제2 방향으로 일렬로 배열된 복수의 화소열들로 나뉘어지고, 하나의 화소열에 포함된 화소들은 상기 제2 방향으로 2개의 화소들마다 교번적으로 좌측에 구비된 제1 데이터 라인과 우측에 구비된 제2 데이터 라인에 각각 연결되고,

하나의 색 정보를 나타내는 단위화소는 서로 다른 색상을 갖는 제1 화소, 제2 화소 및 제3 화소를 포함하되, 상기 제1 방향 및 상기 제2 방향으로 서로 다른 색상을 갖도록 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 순차 반복적으로 배열되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 컬러필터층은 레드, 그린 및 블루 색화소들로 이루어지는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 각각 레드 화소, 블루 화소 및 그린 화소인 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 상기 게이트 라인들 중 제1 내지 제3 게이트 라인에 일대일 대응으로 연결되고,

상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 상기 단위 화소가 턴-온되는 액티브 구간의 1/3 구간동안씩 순차적으로 턴-온되는 것을 특징으로 하는 표시장치.
삭제
제1항에 있어서, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각은 대응하는 데이터 라인과 게이트 라인에 전기적으로 연결된 박막 트랜지스터 및 상기 박막 트랜지스터에 전기적으로 연결된 화소전극으로 이루어진 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 박막 트랜지스터는,

상기 대응하는 게이트 라인으로부터 분기된 게이트 전극, 상기 대응하는 데이터 라인으로부터 분기된 소오스 전극 및 상기 게이트 전극의 상부에서 상기 소오 스 전극과 소정의 간격으로 이격되고 상기 화소전극과 전기적으로 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 대응하는 데이터 라인이 상기 제1 데이터 라인이면,

상기 박막 트랜지스터는 상기 제1 데이터 라인에 인접하여 구비되고, 상기 드레인 전극과 상기 화소전극의 콘택 지점은 상기 제1 데이터 라인 측에 구비되는 것을 특징으로 하는 표시장치.
제8항에 있어서, 상기 각 화소영역에 구비되고, 상기 드레인 전극과 동일한 구조를 가지며, 상기 화소전극과 전기적으로 연결된 더미 드레인 전극을 더 포함하는 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 더미 드레인 전극은 상기 제1 데이터 라인보다 상기 제2 데이터 라인에 인접하여 구비되고, 상기 더미 드레인 전극과 상기 화소전극의 콘택 지점은 상기 제2 데이터 라인 측에 구비되는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 대응하는 데이터 라인이 상기 제2 데이터 라인이면,

상기 박막 트랜지스터는 상기 제2 데이터 라인에 인접하여 구비되고, 상기 드레인 전극과 상기 화소전극의 콘택 지점은 상기 제2 데이터 라인 측에 구비되는 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 각 화소영역에 구비되고, 상기 드레인 전극과 동일한 구조를 가지며, 상기 화소전극과 전기적으로 연결된 더미 드레인 전극을 더 포함하는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 더미 드레인 전극은 상기 제2 데이터 라인보다 상기 제1 데이터 라인에 인접하여 구비되고, 상기 더미 드레인 전극과 상기 화소전극의 콘택 지점은 상기 제1 데이터 라인 측에 구비되는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에는 기준전압에 대해서 서로 다른 극성을 갖는 데이터 전압이 인가되는 것을 특징으로 하는 표시장치.
제14항에 있어서, 2×1 도트 구동방식으로 동작하는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 기준전압은 상기 공통전극에 인가되는 공통전압인 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 다수의 게이트 라인 중 홀수번째 게이트 라인에 게이트 신호를 순차적으로 인가하는 제1 게이트 구동회로; 및

상기 다수의 게이트 라인 중 짝수번째 게이트 라인에 게이트 신호를 순차적으로 인가하는 제2 게이트 구동회로를 더 포함하는 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 제1 게이트 구동회로는 상기 다수의 게이트 라인의 제1 단부에 구비되고, 상기 제2 게이트 구동회로는 상기 다수의 게이트 라인의 제2 단부에 구비되는 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 제1 및 제2 게이트 구동회로는 상기 다수의 화소와 동일한 공정을 통해서 상기 제1 베이스 기판 상에 직접적으로 형성되는 것을 특징으로 하는 표시장치.
제1 베이스 기판;

상기 제1 베이스 기판상에 구비되고, 제1 방향으로 신장된 다수의 게이트 라인들, 제2 방향으로 신장된 다수의 데이터 라인들으로 이루어지고, 상기 데이터 라인들은 상기 게이트 라인들과 절연되게 교차하여 상기 제1 베이스 기판에 다수의 화소영역을 정의하는 배선부;

상기 다수의 화소영역 내에 각각 구비된 다수의 화소들;

상기 다수의 화소에 일대일 대응하는 다수의 색화소로 이루어진 컬러필터층;

상기 제1 베이스 기판과 대향하여 결합하는 제2 베이스 기판; 및

상기 제2 베이스 기판 상에 구비되는 공통전극을 포함하고,

상기 다수의 화소들은 상기 제2 방향으로 일렬로 배열된 복수의 화소열들로 나뉘어지고, 하나의 화소열에 포함된 화소들은 상기 제2 방향으로 2개의 화소들마다 교번적으로 좌측에 구비된 제1 데이터 라인과 우측에 구비된 제2 데이터 라인에 각각 연결되고,

하나의 색 정보를 나타내는 단위화소는 서로 다른 색상을 갖는 제1 화소, 제2 화소 및 제3 화소를 포함하되, 상기 제1 방향 및 상기 제2 방향으로 서로 다른 색상을 갖도록 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 순차 반복적으로 배열되는 것을 특징으로 하는 표시장치.
제20항에 있어서, 상기 컬러필터층은 레드, 그린 및 블루 색화소들로 이루어지는 것을 특징으로 하는 표시장치.
제21항에 있어서, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 각각 레드 화소, 블루 화소 및 그린 화소인 것을 특징으로 하는 표시장치.
제20항에 있어서, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 상기 게이트 라인들 중 제1 내지 제3 게이트 라인에 일대일 대응으로 연결되고,

상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 상기 단위 화소가 턴-온되는 액티브 구간의 1/3 구간동안씩 순차적으로 턴-온되는 것을 특징으로 하는 표시장치.