JPH11167127A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH11167127A JPH11167127A JP9336118A JP33611897A JPH11167127A JP H11167127 A JPH11167127 A JP H11167127A JP 9336118 A JP9336118 A JP 9336118A JP 33611897 A JP33611897 A JP 33611897A JP H11167127 A JPH11167127 A JP H11167127A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- scanning
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 走査線上に蓄積容量部を有し、従来以上の開
口率向上が図れるアクティブマトリクス型液晶表示装置
を提供する。 【解決手段】 薄膜トランジスタアレイ基板上の信号線
Ｓ1、Ｓ2間のピッチＸを走査線Ｇ1、Ｇ2間のピッチＹよ
りも大きくし、従来の構造とは逆に横長のドットとし
た。そして、画素電極１３を前段の走査線Ｇ2 上に延設
し、これら画素電極１３と走査線Ｇ2 とで蓄積容量部Ｃ
1 を構成するようにした。この構成により、蓄積容量部
の容量値が従来構造と同じになるように設計しても、従
来に比べて遮光面積を小さくすることができ、開口率を
向上させることができる。
口率向上が図れるアクティブマトリクス型液晶表示装置
を提供する。 【解決手段】 薄膜トランジスタアレイ基板上の信号線
Ｓ1、Ｓ2間のピッチＸを走査線Ｇ1、Ｇ2間のピッチＹよ
りも大きくし、従来の構造とは逆に横長のドットとし
た。そして、画素電極１３を前段の走査線Ｇ2 上に延設
し、これら画素電極１３と走査線Ｇ2 とで蓄積容量部Ｃ
1 を構成するようにした。この構成により、蓄積容量部
の容量値が従来構造と同じになるように設計しても、従
来に比べて遮光面積を小さくすることができ、開口率を
向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、走査線上に蓄積容
量部が形成されたアクティブマトリクス型液晶表示装置
に関し、カラー表示のものにおいては複数の基本色、例
えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）を組み合わせ
て１つの色を表示するアクティブマトリクス型液晶表示
装置に関するものである。
量部が形成されたアクティブマトリクス型液晶表示装置
に関し、カラー表示のものにおいては複数の基本色、例
えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）を組み合わせ
て１つの色を表示するアクティブマトリクス型液晶表示
装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置
は、液晶を挟持する一対の基板のうち、一方の基板上に
複数の走査線と複数の信号線がマトリクス状に配設され
るとともに、これら走査線と信号線とに区画された各領
域に薄膜トランジスタ（ThinFilm Transistor,ＴＦＴ）
等のスイッチング素子が設けられ、さらにスイッチング
素子に接続された画素電極が設けられたものである。
は、液晶を挟持する一対の基板のうち、一方の基板上に
複数の走査線と複数の信号線がマトリクス状に配設され
るとともに、これら走査線と信号線とに区画された各領
域に薄膜トランジスタ（ThinFilm Transistor,ＴＦＴ）
等のスイッチング素子が設けられ、さらにスイッチング
素子に接続された画素電極が設けられたものである。
【０００３】図１４はアクティブマトリクス型液晶表示
装置の一方の基板である薄膜トランジスタアレイ基板の
一構成例を示す図であり、走査線と信号線で区画された
一つの領域を示したものである。この図において、横方
向に延びる配線が走査線Ｇ1、Ｇ2 、縦方向に延びる配
線が信号線Ｓ1 、Ｓ2 である。走査線Ｇ1 上にゲート絶
縁膜を介して半導体能動膜１が設けられ、半導体能動膜
１上に信号線Ｓ1 から引き出されたソース電極２とドレ
イン電極３が設けられ、これら走査線Ｇ1 、ソース電極
２、ドレイン電極３等で逆スタガ型の薄膜トランジスタ
Ｔが構成されている。また、画素電極４がソース電極２
とドレイン電極３を覆うパッシベーション膜上に形成さ
れ、走査線Ｇ1 、Ｇ2 と信号線Ｓ1 、Ｓ2 で区画された
領域内から隣接する画素電極を駆動する前段の走査線Ｇ
2 の上方に延設されている。この画素電極４はコンタク
トホール５を通じてドレイン電極３と電気的に接続され
ており、ゲート絶縁膜およびパッシベーション膜を介し
て走査線Ｇ2 と協働して蓄積容量部Ｃ0 を構成する。
装置の一方の基板である薄膜トランジスタアレイ基板の
一構成例を示す図であり、走査線と信号線で区画された
一つの領域を示したものである。この図において、横方
向に延びる配線が走査線Ｇ1、Ｇ2 、縦方向に延びる配
線が信号線Ｓ1 、Ｓ2 である。走査線Ｇ1 上にゲート絶
縁膜を介して半導体能動膜１が設けられ、半導体能動膜
１上に信号線Ｓ1 から引き出されたソース電極２とドレ
イン電極３が設けられ、これら走査線Ｇ1 、ソース電極
２、ドレイン電極３等で逆スタガ型の薄膜トランジスタ
Ｔが構成されている。また、画素電極４がソース電極２
とドレイン電極３を覆うパッシベーション膜上に形成さ
れ、走査線Ｇ1 、Ｇ2 と信号線Ｓ1 、Ｓ2 で区画された
領域内から隣接する画素電極を駆動する前段の走査線Ｇ
2 の上方に延設されている。この画素電極４はコンタク
トホール５を通じてドレイン電極３と電気的に接続され
ており、ゲート絶縁膜およびパッシベーション膜を介し
て走査線Ｇ2 と協働して蓄積容量部Ｃ0 を構成する。
【０００４】一方、この薄膜トランジスタアレイ基板と
対向する対向基板側には、薄膜トランジスタＴや走査線
Ｇ1 、Ｇ2、信号線Ｓ1 、Ｓ2等が設けられた領域で光を
遮断するブラックマトリクスと共通電極が設けられてい
る。ブラックマトリクスは、図１４における１点鎖線で
示す矩形状の開口部６を有しており、この開口部６が光
を透過して実質的に表示に寄与する有効表示領域とな
る。なお、モノクロの液晶表示装置の場合、走査線
Ｇ1 、Ｇ2と信号線Ｓ1 、Ｓ2で区画されたこの領域が１
つの画素となる。これに対して、カラーの液晶表示装置
の場合には、対向基板側に走査線Ｇ1 、Ｇ2と信号線Ｓ
1 、Ｓ2で区画された各領域毎に異なる基本色、例えば
Ｒ、Ｇ、Ｂのカラーフィルタが備えられ、各領域が１つ
のドットとなる。そして、このドットが３つ集合して１
つの画素となる。
対向する対向基板側には、薄膜トランジスタＴや走査線
Ｇ1 、Ｇ2、信号線Ｓ1 、Ｓ2等が設けられた領域で光を
遮断するブラックマトリクスと共通電極が設けられてい
る。ブラックマトリクスは、図１４における１点鎖線で
示す矩形状の開口部６を有しており、この開口部６が光
を透過して実質的に表示に寄与する有効表示領域とな
る。なお、モノクロの液晶表示装置の場合、走査線
Ｇ1 、Ｇ2と信号線Ｓ1 、Ｓ2で区画されたこの領域が１
つの画素となる。これに対して、カラーの液晶表示装置
の場合には、対向基板側に走査線Ｇ1 、Ｇ2と信号線Ｓ
1 、Ｓ2で区画された各領域毎に異なる基本色、例えば
Ｒ、Ｇ、Ｂのカラーフィルタが備えられ、各領域が１つ
のドットとなる。そして、このドットが３つ集合して１
つの画素となる。
【０００５】
【発明が解決しようとする課題】上記従来の液晶表示装
置においては、図１４に示したように、画素電極４の周
縁部とブラックマトリクスが必ず重なり合うするように
設計する必要があった。その理由は、画素電極４の周縁
部では隣接する画素電極との間での電界の乱れによって
液晶分子の配向の乱れが生じて光漏れが生じる恐れがあ
り、この光漏れをブラックマトリクスで遮光する必要が
あるからである。また、この重なり部分の幅Ｗは、光漏
れを遮光するに必要充分な幅と、薄膜トランジスタアレ
イ基板と対向基板との重ね合わせ精度を考慮した重ね合
わせ余裕との和で決まる値である。一方、この重なり部
分は開口率を制約する要因であるため、開口率向上のた
めにはできる限り重なり部分を小さくすることが要求さ
れる。
置においては、図１４に示したように、画素電極４の周
縁部とブラックマトリクスが必ず重なり合うするように
設計する必要があった。その理由は、画素電極４の周縁
部では隣接する画素電極との間での電界の乱れによって
液晶分子の配向の乱れが生じて光漏れが生じる恐れがあ
り、この光漏れをブラックマトリクスで遮光する必要が
あるからである。また、この重なり部分の幅Ｗは、光漏
れを遮光するに必要充分な幅と、薄膜トランジスタアレ
イ基板と対向基板との重ね合わせ精度を考慮した重ね合
わせ余裕との和で決まる値である。一方、この重なり部
分は開口率を制約する要因であるため、開口率向上のた
めにはできる限り重なり部分を小さくすることが要求さ
れる。
【０００６】ところで、この図の例のように、画素電極
４を走査線Ｇ2 上に延設し、走査線Ｇ2 上に蓄積容量部
Ｃ0 を形成した場合、画素電極４と走査線Ｇ2 とが重な
るために走査線Ｇ2 がブラックマトリクスの役目を果た
すことになる。言い換えると、画素電極４の走査線Ｇ2
に重なる側の周縁部においては、ブラックマトリクスの
開口部６を広げたところで開口率に影響はなく、実質的
な開口率は画素電極４と走査線Ｇ2 との重なり部分の大
きさで決まることになる。そこで、画素電極４のうち、
画素電極４とブラックマトリクスとの重なり部分によっ
て遮光される面積をＳ、開口部の走査線方向の幅（ブラ
ックマトリクスの縁間の距離）をｘ、開口部の信号線方
向の幅（ブラックマトリクスの縁と走査線の縁との間の
距離）をｙとすると、遮光面積Ｓは大まかに、 Ｓ＝Ｗ×（ｘ＋２ｙ） ……（１） で表される。そのため、遮光面積Ｓの増減に対する影響
は、信号線方向の幅ｙの方が走査線方向の幅ｘの２倍大
きいことになる。つまり、ｘとｙとが同じ値だけ増加す
るとしても、ｘが増加するよりもｙが増加した方がＳの
増加量が大きいことになる。
４を走査線Ｇ2 上に延設し、走査線Ｇ2 上に蓄積容量部
Ｃ0 を形成した場合、画素電極４と走査線Ｇ2 とが重な
るために走査線Ｇ2 がブラックマトリクスの役目を果た
すことになる。言い換えると、画素電極４の走査線Ｇ2
に重なる側の周縁部においては、ブラックマトリクスの
開口部６を広げたところで開口率に影響はなく、実質的
な開口率は画素電極４と走査線Ｇ2 との重なり部分の大
きさで決まることになる。そこで、画素電極４のうち、
画素電極４とブラックマトリクスとの重なり部分によっ
て遮光される面積をＳ、開口部の走査線方向の幅（ブラ
ックマトリクスの縁間の距離）をｘ、開口部の信号線方
向の幅（ブラックマトリクスの縁と走査線の縁との間の
距離）をｙとすると、遮光面積Ｓは大まかに、 Ｓ＝Ｗ×（ｘ＋２ｙ） ……（１） で表される。そのため、遮光面積Ｓの増減に対する影響
は、信号線方向の幅ｙの方が走査線方向の幅ｘの２倍大
きいことになる。つまり、ｘとｙとが同じ値だけ増加す
るとしても、ｘが増加するよりもｙが増加した方がＳの
増加量が大きいことになる。
【０００７】ところが、従来一般の液晶表示装置におい
ては、隣接する信号線間のピッチをＸ、隣接する走査線
間のピッチをＹとすると、例えばＸ＝１００μｍ、Ｙ＝
３００μｍというように、一般にＹはＸの３倍程度であ
る。すなわち、Ｘ＜Ｙ（３Ｘ＝Ｙ）であるから、当然な
がらｘ＜ｙであり、開口部の信号線方向の幅ｙによる遮
光面積の増大が大きく、開口率の向上に限界があった。
ては、隣接する信号線間のピッチをＸ、隣接する走査線
間のピッチをＹとすると、例えばＸ＝１００μｍ、Ｙ＝
３００μｍというように、一般にＹはＸの３倍程度であ
る。すなわち、Ｘ＜Ｙ（３Ｘ＝Ｙ）であるから、当然な
がらｘ＜ｙであり、開口部の信号線方向の幅ｙによる遮
光面積の増大が大きく、開口率の向上に限界があった。
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、走査線上に蓄積容量部を形成した
アクティブマトリクス型液晶表示装置において、従来以
上に開口率を向上することができるアクティブマトリク
ス型液晶表示装置を提供することを目的とする。
されたものであって、走査線上に蓄積容量部を形成した
アクティブマトリクス型液晶表示装置において、従来以
上に開口率を向上することができるアクティブマトリク
ス型液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のアクティブマトリクス型液晶表示装置
は、液晶を挟持する一対の基板の一方の基板の表面に複
数の走査線と複数の信号線とがマトリクス状に配設され
るとともに、これら走査線と信号線とに囲まれた各領域
に上記走査線および信号線に接続されたスイッチング素
子およびこのスイッチング素子に接続された画素電極が
それぞれ設けられ、画素電極の上記走査線方向の幅が上
記信号線方向の幅よりも大きく、かつ上記画素電極が隣
接する画素電極を駆動する走査線上に延設されこの走査
線と協働して上記画素電極下方の絶縁膜を挟んで蓄積容
量部を形成することを特徴とするものである。なお、上
記スイッチング素子としては薄膜トランジスタ、薄膜ダ
イオード等を用いることができる。
めに、本発明のアクティブマトリクス型液晶表示装置
は、液晶を挟持する一対の基板の一方の基板の表面に複
数の走査線と複数の信号線とがマトリクス状に配設され
るとともに、これら走査線と信号線とに囲まれた各領域
に上記走査線および信号線に接続されたスイッチング素
子およびこのスイッチング素子に接続された画素電極が
それぞれ設けられ、画素電極の上記走査線方向の幅が上
記信号線方向の幅よりも大きく、かつ上記画素電極が隣
接する画素電極を駆動する走査線上に延設されこの走査
線と協働して上記画素電極下方の絶縁膜を挟んで蓄積容
量部を形成することを特徴とするものである。なお、上
記スイッチング素子としては薄膜トランジスタ、薄膜ダ
イオード等を用いることができる。
【００１０】上述したように、従来の液晶表示装置の場
合、隣接する信号線間のピッチＸと隣接する走査線間の
ピッチＹの関係はＸ＜Ｙであり、走査線と信号線に囲ま
れた各領域の開口部の走査線方向の幅ｘと信号線方向の
幅ｙの関係はｘ＜ｙであった。したがって、（１）式か
ら明らかなように、遮光面積Ｓの増減への影響が走査線
方向の幅ｘよりも信号線方向の幅ｙの方が大きいため
に、ｘ＜ｙであることが災いして遮光面積が大きくな
り、開口率を向上させることができなかった。これに対
して、本発明の液晶表示装置においては、画素電極の走
査線方向の幅が信号線方向の幅よりも大きい、すなわち
従来とは逆に、開口部の走査線方向の幅ｘと信号線方向
の幅ｙがｘ＞ｙの関係にある。また、隣接する画素電極
を駆動する走査線上に延設された画素電極の一部がこの
走査線と協働して蓄積容量部を構成し、画素電極の電荷
を保持する蓄積容量となる。したがって、蓄積容量部の
容量値を従来構造の場合と同じになるように設計して
も、従来に比べて遮光面積を小さくすることができ、開
口率を向上させることができる。
合、隣接する信号線間のピッチＸと隣接する走査線間の
ピッチＹの関係はＸ＜Ｙであり、走査線と信号線に囲ま
れた各領域の開口部の走査線方向の幅ｘと信号線方向の
幅ｙの関係はｘ＜ｙであった。したがって、（１）式か
ら明らかなように、遮光面積Ｓの増減への影響が走査線
方向の幅ｘよりも信号線方向の幅ｙの方が大きいため
に、ｘ＜ｙであることが災いして遮光面積が大きくな
り、開口率を向上させることができなかった。これに対
して、本発明の液晶表示装置においては、画素電極の走
査線方向の幅が信号線方向の幅よりも大きい、すなわち
従来とは逆に、開口部の走査線方向の幅ｘと信号線方向
の幅ｙがｘ＞ｙの関係にある。また、隣接する画素電極
を駆動する走査線上に延設された画素電極の一部がこの
走査線と協働して蓄積容量部を構成し、画素電極の電荷
を保持する蓄積容量となる。したがって、蓄積容量部の
容量値を従来構造の場合と同じになるように設計して
も、従来に比べて遮光面積を小さくすることができ、開
口率を向上させることができる。
【００１１】一方、開口率が従来と同等でよい場合に
は、画素電極と走査線の重なり部分を従来よりも大きく
取ることができ、蓄積容量値を増加させることができる
ので、フリッカやスイッチング素子のオフ電流に起因す
るクロストークを低減させることができる。さらに、上
記一方の基板と対向する対向基板側に設けられた対向電
極と上記走査線との間の容量結合が増え、対向電極と上
記信号線との間の容量結合が減るため、対向電極の電位
変動に起因するクロストークを減少させることができ
る。
は、画素電極と走査線の重なり部分を従来よりも大きく
取ることができ、蓄積容量値を増加させることができる
ので、フリッカやスイッチング素子のオフ電流に起因す
るクロストークを低減させることができる。さらに、上
記一方の基板と対向する対向基板側に設けられた対向電
極と上記走査線との間の容量結合が増え、対向電極と上
記信号線との間の容量結合が減るため、対向電極の電位
変動に起因するクロストークを減少させることができ
る。
【００１２】蓄積容量部の構成として、画素電極の一部
を走査線上に延設してこれら画素電極と走査線で蓄積容
量部を形成する構成に代えて、画素電極に接続された導
電体層を隣接する画素電極を駆動する走査線上に設け、
この導電体層と走査線で蓄積容量部を形成する構成とし
てもよい。例えばスイッチング素子として逆スタガ型の
薄膜トランジスタを用いる場合、走査線上にゲート絶縁
膜、チャネル領域となる半導体能動膜、ソース電極およ
びドレイン電極が積層されて薄膜トランジスタが構成さ
れ、その上に層間絶縁膜、画素電極が積層されるが、薄
膜トランジスタのオン抵抗を小さくする目的から、通
常、ゲート絶縁膜には誘電率が大きい材料が用いられ、
その膜厚も薄くなっている。
を走査線上に延設してこれら画素電極と走査線で蓄積容
量部を形成する構成に代えて、画素電極に接続された導
電体層を隣接する画素電極を駆動する走査線上に設け、
この導電体層と走査線で蓄積容量部を形成する構成とし
てもよい。例えばスイッチング素子として逆スタガ型の
薄膜トランジスタを用いる場合、走査線上にゲート絶縁
膜、チャネル領域となる半導体能動膜、ソース電極およ
びドレイン電極が積層されて薄膜トランジスタが構成さ
れ、その上に層間絶縁膜、画素電極が積層されるが、薄
膜トランジスタのオン抵抗を小さくする目的から、通
常、ゲート絶縁膜には誘電率が大きい材料が用いられ、
その膜厚も薄くなっている。
【００１３】そこで、画素電極と走査線で蓄積容量部を
形成する場合、画素電極と走査線との間に介在する容量
絶縁膜はゲート絶縁膜と層間絶縁膜の双方となるのに対
し、上記導電体層と走査線で蓄積容量部を形成する場
合、導電体層と走査線との間に介在する容量絶縁膜はゲ
ート絶縁膜のみとなる。上述したように、ゲート絶縁膜
は誘電率が大きく、膜厚も薄いことから、画素電極と走
査線で蓄積容量部を形成するよりも導電体層と走査線で
蓄積容量部を形成した方が蓄積容量として必要な容量値
を得るのに蓄積容量部の面積が小さくてよいことにな
る。その結果、導電体層と走査線で蓄積容量部を形成し
た場合には開口率をより向上させることができる。ま
た、上記導電体層をソース電極およびドレイン電極と同
じ層で形成すれば、層の数を特に増やすこともなく、蓄
積容量部を得ることができる。
形成する場合、画素電極と走査線との間に介在する容量
絶縁膜はゲート絶縁膜と層間絶縁膜の双方となるのに対
し、上記導電体層と走査線で蓄積容量部を形成する場
合、導電体層と走査線との間に介在する容量絶縁膜はゲ
ート絶縁膜のみとなる。上述したように、ゲート絶縁膜
は誘電率が大きく、膜厚も薄いことから、画素電極と走
査線で蓄積容量部を形成するよりも導電体層と走査線で
蓄積容量部を形成した方が蓄積容量として必要な容量値
を得るのに蓄積容量部の面積が小さくてよいことにな
る。その結果、導電体層と走査線で蓄積容量部を形成し
た場合には開口率をより向上させることができる。ま
た、上記導電体層をソース電極およびドレイン電極と同
じ層で形成すれば、層の数を特に増やすこともなく、蓄
積容量部を得ることができる。
【００１４】本発明のアクティブマトリクス型液晶表示
装置のより具体的な形態として、ソース電極およびドレ
イン電極をなす導電体層と画素電極との間に層間絶縁膜
が介在し、この層間絶縁膜を貫通して導電体層と画素電
極とを電気的に接続するためのコンタクトホールを、上
記蓄積容量部上、上記ドレイン電極上の少なくともいず
れか一方に形成した構成としてもよい。この構成とした
場合、蓄積容量部上やドレイン電極上は元来ブラックマ
トリクスによって覆われた領域であるため、コンタクト
ホールを形成したことによる開口率の低下がない、とい
う効果を奏することができる。
装置のより具体的な形態として、ソース電極およびドレ
イン電極をなす導電体層と画素電極との間に層間絶縁膜
が介在し、この層間絶縁膜を貫通して導電体層と画素電
極とを電気的に接続するためのコンタクトホールを、上
記蓄積容量部上、上記ドレイン電極上の少なくともいず
れか一方に形成した構成としてもよい。この構成とした
場合、蓄積容量部上やドレイン電極上は元来ブラックマ
トリクスによって覆われた領域であるため、コンタクト
ホールを形成したことによる開口率の低下がない、とい
う効果を奏することができる。
【００１５】さらに、他の形態として、隣接する画素電
極を駆動する走査線上にドレイン電極を延在させ、この
ドレイン電極が延在した部分と走査線とで蓄積容量部を
形成する構成としてもよい。この構成とした場合、ドレ
イン電極を延在させた部分がそのまま蓄積容量部を構成
するため、ドレイン電極とは別個に蓄積容量部用の導電
体層を設けた場合のドレイン電極と画素電極を接続する
ためのコンタクトホール、導電体層と画素電極を接続す
るためのコンタクトホールを１つのコンタクトホールで
兼ねることができ、コンタクトホールが１つ減ることで
開口率を向上することができる。
極を駆動する走査線上にドレイン電極を延在させ、この
ドレイン電極が延在した部分と走査線とで蓄積容量部を
形成する構成としてもよい。この構成とした場合、ドレ
イン電極を延在させた部分がそのまま蓄積容量部を構成
するため、ドレイン電極とは別個に蓄積容量部用の導電
体層を設けた場合のドレイン電極と画素電極を接続する
ためのコンタクトホール、導電体層と画素電極を接続す
るためのコンタクトホールを１つのコンタクトホールで
兼ねることができ、コンタクトホールが１つ減ることで
開口率を向上することができる。
【００１６】本発明のアクティブマトリクス型液晶表示
装置をカラー表示用とする場合、カラー表示するための
複数の基本色を、画素電極に対応させてそれぞれカラー
フィルタを設けかつ複数の基本色を繰り返し単位として
上記各信号線方向に沿って繰り返し配設することが望ま
しい。その場合、走査線の数を、信号線に沿って並ぶ全
画素数に対する基本色数倍の数とするとよい。この構成
の場合、走査線の数を全画素数の基本色数倍の数とした
ため、例えば基本色を３色とすると、従来構造と同等の
画素数を実現しようとした場合に、走査線の本数が従来
構造の３倍（基本色数倍）となっても、信号線の本数が
従来構造の１／３に減少する。一般に、液晶表示用の画
素電極のオンオフ制御を行うための１ｂｉｔのゲートド
ライバに比べて６〜８ｂｉｔ程度の多階調の信号を高速
で処理するソースドライバの方が消費電力が大きく、価
格も高く、トランジスタ数も多いことから歩留まりが低
いものである。しかしながら、上記の構成を採用した場
合には信号線の数が減少することによってソースドライ
バの使用数を従来より減らすことができるので、消費電
力の低減、製造コストの低減、歩留まりの向上を図るこ
とができる。
装置をカラー表示用とする場合、カラー表示するための
複数の基本色を、画素電極に対応させてそれぞれカラー
フィルタを設けかつ複数の基本色を繰り返し単位として
上記各信号線方向に沿って繰り返し配設することが望ま
しい。その場合、走査線の数を、信号線に沿って並ぶ全
画素数に対する基本色数倍の数とするとよい。この構成
の場合、走査線の数を全画素数の基本色数倍の数とした
ため、例えば基本色を３色とすると、従来構造と同等の
画素数を実現しようとした場合に、走査線の本数が従来
構造の３倍（基本色数倍）となっても、信号線の本数が
従来構造の１／３に減少する。一般に、液晶表示用の画
素電極のオンオフ制御を行うための１ｂｉｔのゲートド
ライバに比べて６〜８ｂｉｔ程度の多階調の信号を高速
で処理するソースドライバの方が消費電力が大きく、価
格も高く、トランジスタ数も多いことから歩留まりが低
いものである。しかしながら、上記の構成を採用した場
合には信号線の数が減少することによってソースドライ
バの使用数を従来より減らすことができるので、消費電
力の低減、製造コストの低減、歩留まりの向上を図るこ
とができる。
【００１７】さらにこの構成の場合、液晶表示装置を駆
動する方法として、 １つのフレームの間に全走査線を順次走査する方
法、 １つのフレームを複数のフィールドに分割し、所定
のフィールドごとに飛び越し走査する方法、 の順次走査との飛び越し走査を切換手段により
選択自在にした方法、の３つが考えられる。
動する方法として、 １つのフレームの間に全走査線を順次走査する方
法、 １つのフレームを複数のフィールドに分割し、所定
のフィールドごとに飛び越し走査する方法、 の順次走査との飛び越し走査を切換手段により
選択自在にした方法、の３つが考えられる。
【００１８】の場合、上記構造では走査線の数を３倍
としているので、走査速度を３倍として駆動する。すな
わち、ゲートドライバが各走査線をスキャンする周波数
は従来の３倍となる。それでも一般的な条件（例えば表
示がＶＧＡ（６４０×４８０）、フレーム周波数６０Ｈ
ｚ、等）であれば、従来と同等の性能を持つゲートドラ
イバで充分まかなうことができる。一方、ソースドライ
バに関しては、周波数が３倍となっても信号線の本数が
１／３になっているので、ソースドライバのドットクロ
ック周波数は変わらない。結果として、上記構造の場合
も従来と同じゲートドライバとソースドライバを用いる
ことができる。そして、従来構造の液晶表示装置装置と
比べて画質の低下もなく、ゲートドライバの周波数が３
倍になることでゲートドライバの消費電力が大きくなる
としても、それ以上に高消費電力のソースドライバの数
を減らせる効果の方が大きく、全体として消費電力の低
減を図ることができる。
としているので、走査速度を３倍として駆動する。すな
わち、ゲートドライバが各走査線をスキャンする周波数
は従来の３倍となる。それでも一般的な条件（例えば表
示がＶＧＡ（６４０×４８０）、フレーム周波数６０Ｈ
ｚ、等）であれば、従来と同等の性能を持つゲートドラ
イバで充分まかなうことができる。一方、ソースドライ
バに関しては、周波数が３倍となっても信号線の本数が
１／３になっているので、ソースドライバのドットクロ
ック周波数は変わらない。結果として、上記構造の場合
も従来と同じゲートドライバとソースドライバを用いる
ことができる。そして、従来構造の液晶表示装置装置と
比べて画質の低下もなく、ゲートドライバの周波数が３
倍になることでゲートドライバの消費電力が大きくなる
としても、それ以上に高消費電力のソースドライバの数
を減らせる効果の方が大きく、全体として消費電力の低
減を図ることができる。
【００１９】の方法は、具体的には、例えば１つのフ
レームを３つのフィールドに分割してフィールド間を２
本飛ばして走査を行うという方法である。この場合、１
フィールドの間にゲートドライバがスキャンする走査線
の数は全走査線数の１／３となるので、構造的に走査線
の数が３倍になっても従来の走査線数と同じになり、
の方法に比べて周波数を１／３にすることができる。ま
た、それに伴って、ソースドライバのドットクロック周
波数もの方法の１／３となる。このように、本方法の
場合、ゲートドライバが走査線をスキャンする周波数、
ソースドライバのドットクロック周波数をともに１／３
に低減できるので、の方法に比べて消費電力をさらに
低減することが可能となる。
レームを３つのフィールドに分割してフィールド間を２
本飛ばして走査を行うという方法である。この場合、１
フィールドの間にゲートドライバがスキャンする走査線
の数は全走査線数の１／３となるので、構造的に走査線
の数が３倍になっても従来の走査線数と同じになり、
の方法に比べて周波数を１／３にすることができる。ま
た、それに伴って、ソースドライバのドットクロック周
波数もの方法の１／３となる。このように、本方法の
場合、ゲートドライバが走査線をスキャンする周波数、
ソースドライバのドットクロック周波数をともに１／３
に低減できるので、の方法に比べて消費電力をさらに
低減することが可能となる。
【００２０】また、色の配列に関しては、各信号線に沿
って配列する基本色の順番を、信号線に沿って繰り返し
同じ順番とし、走査線に沿って同じ基本色を配列するよ
うにしてもよい。これはいわゆる横ストライプという基
本色の配置であるが、この配置を採用すると、信号を処
理してパソコン上でデジタル画像を加工するような場
合、特に隣接する画素の相関をとる誤差拡散のような処
理を行う場合には、隣接する信号が同じであるために処
理が容易であり、メモリー消費が少なくて済むという効
果を期待することができる。あるいは、上記基本色の順
番を、信号線に沿って繰り返し同じ順番とし、基本色の
それぞれを信号線に対して斜めに配列し、かつ走査線に
沿って互いに異なった基本色を隣接配列するようにして
もよい。これはいわゆるモザイク的な配置であるが、こ
の形態では風景のような映像を見る場合に横縞を生じる
ことがないので、より自然な滑らかな画像を得ることが
できる。
って配列する基本色の順番を、信号線に沿って繰り返し
同じ順番とし、走査線に沿って同じ基本色を配列するよ
うにしてもよい。これはいわゆる横ストライプという基
本色の配置であるが、この配置を採用すると、信号を処
理してパソコン上でデジタル画像を加工するような場
合、特に隣接する画素の相関をとる誤差拡散のような処
理を行う場合には、隣接する信号が同じであるために処
理が容易であり、メモリー消費が少なくて済むという効
果を期待することができる。あるいは、上記基本色の順
番を、信号線に沿って繰り返し同じ順番とし、基本色の
それぞれを信号線に対して斜めに配列し、かつ走査線に
沿って互いに異なった基本色を隣接配列するようにして
もよい。これはいわゆるモザイク的な配置であるが、こ
の形態では風景のような映像を見る場合に横縞を生じる
ことがないので、より自然な滑らかな画像を得ることが
できる。
【００２１】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１および図２を参照して説明する。図１および図２
は本実施の形態のアクティブマトリクス型液晶表示装置
（以下、単に液晶表示装置と記す）の一方の基板である
薄膜トランジスタアレイ基板を示す図であり、図１は走
査線と信号線で区画された一つのドットを示す平面図、
図２は同、断面図である。また、薄膜トランジスタとし
ては逆スタガ型（ボトムゲート型）のものが用いられて
いる。
を図１および図２を参照して説明する。図１および図２
は本実施の形態のアクティブマトリクス型液晶表示装置
（以下、単に液晶表示装置と記す）の一方の基板である
薄膜トランジスタアレイ基板を示す図であり、図１は走
査線と信号線で区画された一つのドットを示す平面図、
図２は同、断面図である。また、薄膜トランジスタとし
ては逆スタガ型（ボトムゲート型）のものが用いられて
いる。
【００２２】図１において、横方向に延びる配線が走査
線Ｇ1、Ｇ2、縦方向に延びる配線が信号線Ｓ1、Ｓ2であ
る。本実施の形態の液晶表示装置はカラー表示であり、
これら走査線Ｇ1、Ｇ2と信号線Ｓ1、Ｓ2で区画された領
域が１つのドット（ただし、白黒表示の場合は１画素）
となる。配線間のピッチに関しては、隣接する信号線間
のピッチをＸ、隣接する走査線間のピッチをＹとする
と、ＸはＹの３倍というようにＸ＞Ｙの関係であり、従
来の構造とは逆にいわゆる横長のドットとなっている。
そして、図１におけるドット内の左下の部分に、走査線
Ｇ1 、チャネル領域となる半導体能動膜１０、信号線Ｓ
1 から引き出されたソース電極１１、ドレイン電極１２
がそれぞれ設けられて薄膜トランジスタＴが構成され、
この薄膜トランジスタＴに画素電極１３が接続されてい
る。ドット自体が横長であるから、当然ながら画素電極
１３も走査線方向の幅が信号線方向の幅よりも大きく、
この画素電極１３は隣接する画素電極を駆動するための
前段の走査線Ｇ2 上に延設されている。
線Ｇ1、Ｇ2、縦方向に延びる配線が信号線Ｓ1、Ｓ2であ
る。本実施の形態の液晶表示装置はカラー表示であり、
これら走査線Ｇ1、Ｇ2と信号線Ｓ1、Ｓ2で区画された領
域が１つのドット（ただし、白黒表示の場合は１画素）
となる。配線間のピッチに関しては、隣接する信号線間
のピッチをＸ、隣接する走査線間のピッチをＹとする
と、ＸはＹの３倍というようにＸ＞Ｙの関係であり、従
来の構造とは逆にいわゆる横長のドットとなっている。
そして、図１におけるドット内の左下の部分に、走査線
Ｇ1 、チャネル領域となる半導体能動膜１０、信号線Ｓ
1 から引き出されたソース電極１１、ドレイン電極１２
がそれぞれ設けられて薄膜トランジスタＴが構成され、
この薄膜トランジスタＴに画素電極１３が接続されてい
る。ドット自体が横長であるから、当然ながら画素電極
１３も走査線方向の幅が信号線方向の幅よりも大きく、
この画素電極１３は隣接する画素電極を駆動するための
前段の走査線Ｇ2 上に延設されている。
【００２３】薄膜トランジスタＴ部分の断面構造は、図
２に示すように、ガラス等の透明基板１４上に形成され
た走査線Ｇ1 の上方にゲート絶縁膜１５を介して半導体
能動膜１０が設けられ、半導体能動膜１０上には信号線
Ｓ1 から引き出されたソース電極１１とドレイン電極１
２がそれぞれ設けられており、これら走査線Ｇ1 、半導
体能動膜１０、ソース電極１１、ドレイン電極１２等で
逆スタガ型の薄膜トランジスタＴが構成されている。ま
た、画素電極１３がソース電極１１とドレイン電極１２
を覆うパッシベーション膜１６（層間絶縁膜）上に形成
されており、図１に示すコンタクトホール１７を通じて
薄膜トランジスタＴのドレイン電極１２と電気的に接続
されている。そして、画素電極１３がパッシベーション
膜１６およびゲート絶縁膜１５を介してその下の走査線
Ｇ1 と協働して蓄積容量部Ｃ1 を構成している。なお、
走査線Ｇ1 および信号線Ｓ1 はアルミニウム（Ａｌ）、
半導体能動膜１０はアモルファスシリコン（ａ−Ｓ
ｉ）、ゲート絶縁膜１５およびパッシベーション膜１６
は窒化ケイ素（ＳｉＮx ）、画素電極１３はインジウム
錫酸化物（ＩＴＯ）からなるものである。
２に示すように、ガラス等の透明基板１４上に形成され
た走査線Ｇ1 の上方にゲート絶縁膜１５を介して半導体
能動膜１０が設けられ、半導体能動膜１０上には信号線
Ｓ1 から引き出されたソース電極１１とドレイン電極１
２がそれぞれ設けられており、これら走査線Ｇ1 、半導
体能動膜１０、ソース電極１１、ドレイン電極１２等で
逆スタガ型の薄膜トランジスタＴが構成されている。ま
た、画素電極１３がソース電極１１とドレイン電極１２
を覆うパッシベーション膜１６（層間絶縁膜）上に形成
されており、図１に示すコンタクトホール１７を通じて
薄膜トランジスタＴのドレイン電極１２と電気的に接続
されている。そして、画素電極１３がパッシベーション
膜１６およびゲート絶縁膜１５を介してその下の走査線
Ｇ1 と協働して蓄積容量部Ｃ1 を構成している。なお、
走査線Ｇ1 および信号線Ｓ1 はアルミニウム（Ａｌ）、
半導体能動膜１０はアモルファスシリコン（ａ−Ｓ
ｉ）、ゲート絶縁膜１５およびパッシベーション膜１６
は窒化ケイ素（ＳｉＮx ）、画素電極１３はインジウム
錫酸化物（ＩＴＯ）からなるものである。
【００２４】一方、この薄膜トランジスタアレイ基板と
対向する対向基板側には、薄膜トランジスタＴや走査線
Ｇ1、Ｇ2、信号線Ｓ1、Ｓ2等が設けられた領域で光を遮
断するためのブラックマトリクスと共通電極（ともに図
示せず）が設けられている。ブラックマトリクスは、図
１における１点鎖線で示す矩形状の開口部１８を有して
おり、この開口部１８が光を透過して実質的に表示に寄
与する有効表示領域となる。
対向する対向基板側には、薄膜トランジスタＴや走査線
Ｇ1、Ｇ2、信号線Ｓ1、Ｓ2等が設けられた領域で光を遮
断するためのブラックマトリクスと共通電極（ともに図
示せず）が設けられている。ブラックマトリクスは、図
１における１点鎖線で示す矩形状の開口部１８を有して
おり、この開口部１８が光を透過して実質的に表示に寄
与する有効表示領域となる。
【００２５】また、本実施の形態の薄膜トランジスタア
レイ基板は、図１４に示す従来の薄膜トランジスタアレ
イ基板と同じデザインルールを用いて設計しており、蓄
積容量部の面積も図１４に示す従来のものと等しいとす
る。ここで、本実施の形態の薄膜トランジスタアレイ基
板における開口率を従来構造の場合と比較する。従来の
技術の項でも述べたように、画素電極１３とブラックマ
トリクスとの重なり部分による遮光面積をＳ、開口部の
走査線方向の幅をｘ、開口部の信号線方向の幅をｙとす
ると、Ｓ＝Ｗ×（ｘ＋２ｙ）（（１）式）が成り立つ。
従来例ではｙがｘの３倍であるから、ｘ＝ａ、ｙ＝３ａ
（ａ：定数）とおくと、Ｓ＝Ｗ×（ｘ＋２ｙ）＝７Ｗａ
となる。一方、本実施の形態の場合、ｘがｙの３倍であ
るから、ｘ＝３ａ、ｙ＝ａ（ａ：定数）とおくと、Ｓ＝
Ｗ×（ｘ＋２ｙ）＝５Ｗａとなる。すなわち、本実施の
形態における遮光面積Ｓは従来構造における遮光面積Ｓ
の５／７（約７１％）と小さくなるため、開口率が従来
より向上する。図示した例で具体的に開口率を比較する
と、従来例（図１４）の開口率が３４．８％、本実施の
形態（図１）の開口率が４６．８％となる。このよう
に、本実施の形態の液晶表示装置によれば、従来の構造
と同等の蓄積容量を維持した上で開口率を向上すること
ができる。
レイ基板は、図１４に示す従来の薄膜トランジスタアレ
イ基板と同じデザインルールを用いて設計しており、蓄
積容量部の面積も図１４に示す従来のものと等しいとす
る。ここで、本実施の形態の薄膜トランジスタアレイ基
板における開口率を従来構造の場合と比較する。従来の
技術の項でも述べたように、画素電極１３とブラックマ
トリクスとの重なり部分による遮光面積をＳ、開口部の
走査線方向の幅をｘ、開口部の信号線方向の幅をｙとす
ると、Ｓ＝Ｗ×（ｘ＋２ｙ）（（１）式）が成り立つ。
従来例ではｙがｘの３倍であるから、ｘ＝ａ、ｙ＝３ａ
（ａ：定数）とおくと、Ｓ＝Ｗ×（ｘ＋２ｙ）＝７Ｗａ
となる。一方、本実施の形態の場合、ｘがｙの３倍であ
るから、ｘ＝３ａ、ｙ＝ａ（ａ：定数）とおくと、Ｓ＝
Ｗ×（ｘ＋２ｙ）＝５Ｗａとなる。すなわち、本実施の
形態における遮光面積Ｓは従来構造における遮光面積Ｓ
の５／７（約７１％）と小さくなるため、開口率が従来
より向上する。図示した例で具体的に開口率を比較する
と、従来例（図１４）の開口率が３４．８％、本実施の
形態（図１）の開口率が４６．８％となる。このよう
に、本実施の形態の液晶表示装置によれば、従来の構造
と同等の蓄積容量を維持した上で開口率を向上すること
ができる。
【００２６】逆に言えば、開口率が従来と同等でよい場
合には蓄積容量値を大きくすることができる。その結
果、フリッカや薄膜トランジスタのオフ電流に起因する
クロストークを低減させることができる。さらに、薄膜
トランジスタアレイ基板に対向する対向基板側に設けら
れた対向電極と走査線Ｇ1、Ｇ2との間の容量結合が増
え、対向電極と信号線Ｓ1、Ｓ2との間の容量結合が減る
ため、対向電極の電位変動に起因するクロストークを減
少させることも可能となる。
合には蓄積容量値を大きくすることができる。その結
果、フリッカや薄膜トランジスタのオフ電流に起因する
クロストークを低減させることができる。さらに、薄膜
トランジスタアレイ基板に対向する対向基板側に設けら
れた対向電極と走査線Ｇ1、Ｇ2との間の容量結合が増
え、対向電極と信号線Ｓ1、Ｓ2との間の容量結合が減る
ため、対向電極の電位変動に起因するクロストークを減
少させることも可能となる。
【００２７】以下、本発明の第２の実施の形態を図３お
よび図４を参照して説明する。図３および図４は本実施
の形態の液晶表示装置における薄膜トランジスタアレイ
基板を示す図であり、図３は一つのドットを示す平面
図、図４は同、断面図である。本実施の形態の液晶表示
装置が第１の実施の形態と異なる点は蓄積容量部の構成
である。すなわち、第１の実施の形態では画素電極と走
査線が蓄積容量部を構成していたのに対し、本実施の形
態では画素電極に電気的に接続された導電体層と走査線
が蓄積容量部を構成している。その他の構成要素に関し
ては第１の実施の形態と略同様であるため、図３および
図４において図１および図２と同一の構成要素には同一
の符号を付し、詳細な説明は省略する。
よび図４を参照して説明する。図３および図４は本実施
の形態の液晶表示装置における薄膜トランジスタアレイ
基板を示す図であり、図３は一つのドットを示す平面
図、図４は同、断面図である。本実施の形態の液晶表示
装置が第１の実施の形態と異なる点は蓄積容量部の構成
である。すなわち、第１の実施の形態では画素電極と走
査線が蓄積容量部を構成していたのに対し、本実施の形
態では画素電極に電気的に接続された導電体層と走査線
が蓄積容量部を構成している。その他の構成要素に関し
ては第１の実施の形態と略同様であるため、図３および
図４において図１および図２と同一の構成要素には同一
の符号を付し、詳細な説明は省略する。
【００２８】図３に示すように、本実施の形態の液晶表
示装置においても、図１と同様に走査線Ｇ1、Ｇ2、信号
線Ｓ1、Ｓ2が配設されており、いわゆる横長のドットを
構成している。そして、薄膜トランジスタＴに接続され
た画素電極１３が設けられ、この画素電極１３が隣接す
る前段の画素電極を駆動するための走査線Ｇ2 上に延設
されている。そして、本実施の形態の場合、この走査線
Ｇ2 上に重畳するように走査線Ｇ2より若干幅広の導電
体層２０が形成されている。この導電体層２０は、図４
に示すように、ゲート絶縁膜１５上に信号線Ｓ1 と同一
の層で形成されたものであり、導電体層２０上にはパッ
シベーション膜１６が形成されている。また、導電体層
２０はパッシベーション膜１６を貫通するコンタクトホ
ール２１を通じて画素電極１３と電気的に接続されてい
る。したがって、本実施の形態の場合、画素電極１３と
電気的に接続された導電体層２０がゲート絶縁膜１５を
介してその下の走査線Ｇ1 と協働して蓄積容量部Ｃ2 を
構成する。
示装置においても、図１と同様に走査線Ｇ1、Ｇ2、信号
線Ｓ1、Ｓ2が配設されており、いわゆる横長のドットを
構成している。そして、薄膜トランジスタＴに接続され
た画素電極１３が設けられ、この画素電極１３が隣接す
る前段の画素電極を駆動するための走査線Ｇ2 上に延設
されている。そして、本実施の形態の場合、この走査線
Ｇ2 上に重畳するように走査線Ｇ2より若干幅広の導電
体層２０が形成されている。この導電体層２０は、図４
に示すように、ゲート絶縁膜１５上に信号線Ｓ1 と同一
の層で形成されたものであり、導電体層２０上にはパッ
シベーション膜１６が形成されている。また、導電体層
２０はパッシベーション膜１６を貫通するコンタクトホ
ール２１を通じて画素電極１３と電気的に接続されてい
る。したがって、本実施の形態の場合、画素電極１３と
電気的に接続された導電体層２０がゲート絶縁膜１５を
介してその下の走査線Ｇ1 と協働して蓄積容量部Ｃ2 を
構成する。
【００２９】第１の実施の形態の液晶表示装置では蓄積
容量部の誘電体層がゲート絶縁膜とパッシベーション膜
の積層構造であったのに対し、本実施の形態の液晶表示
装置では、蓄積容量部Ｃ2 の誘電体層がゲート絶縁膜１
５のみから構成されることになる。すなわち、第１の実
施の形態よりも本実施の形態の方が誘電体層の厚さが薄
いため、また、薄膜トランジスタＴのオン抵抗を低くす
る目的からゲート絶縁膜１５の誘電率が大きいため、単
位面積当たりの静電容量が大きくなる。したがって、本
実施の形態の液晶表示装置において第１の実施の形態の
場合と同じ蓄積容量値を得ようとした場合に、第１の実
施の形態における蓄積容量部よりも面積を小さくでき、
その結果、第１の実施の形態の液晶表示装置に比べて開
口率を向上させることができる。例えば、具体的にはゲ
ート絶縁膜１５、パッシベーション膜１６の材料をとも
にＳｉＮx 、ゲート絶縁膜１５の膜厚を３０００Å、パ
ッシベーション膜１６の膜厚を４０００Åとした時、第
１の実施の形態の構造では開口率が４６．８％である
が、本実施の形態の構造では開口率が５２．７％に向上
する。
容量部の誘電体層がゲート絶縁膜とパッシベーション膜
の積層構造であったのに対し、本実施の形態の液晶表示
装置では、蓄積容量部Ｃ2 の誘電体層がゲート絶縁膜１
５のみから構成されることになる。すなわち、第１の実
施の形態よりも本実施の形態の方が誘電体層の厚さが薄
いため、また、薄膜トランジスタＴのオン抵抗を低くす
る目的からゲート絶縁膜１５の誘電率が大きいため、単
位面積当たりの静電容量が大きくなる。したがって、本
実施の形態の液晶表示装置において第１の実施の形態の
場合と同じ蓄積容量値を得ようとした場合に、第１の実
施の形態における蓄積容量部よりも面積を小さくでき、
その結果、第１の実施の形態の液晶表示装置に比べて開
口率を向上させることができる。例えば、具体的にはゲ
ート絶縁膜１５、パッシベーション膜１６の材料をとも
にＳｉＮx 、ゲート絶縁膜１５の膜厚を３０００Å、パ
ッシベーション膜１６の膜厚を４０００Åとした時、第
１の実施の形態の構造では開口率が４６．８％である
が、本実施の形態の構造では開口率が５２．７％に向上
する。
【００３０】以下、本発明の第３の実施の形態を図５を
参照して説明する。図５は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置も画素電極に接続された導電体層と走査線が
蓄積容量部を構成する点では第２の実施の形態と同様で
あるが、ドレイン電極と画素電極を接続するコンタクト
ホールの位置が第２の実施の形態と異なっている。な
お、ここでも第１、第２の実施の形態と共通の構成要素
に関しては、図５において図１、図３と同一の符号を付
し、詳細な説明は省略する。
参照して説明する。図５は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置も画素電極に接続された導電体層と走査線が
蓄積容量部を構成する点では第２の実施の形態と同様で
あるが、ドレイン電極と画素電極を接続するコンタクト
ホールの位置が第２の実施の形態と異なっている。な
お、ここでも第１、第２の実施の形態と共通の構成要素
に関しては、図５において図１、図３と同一の符号を付
し、詳細な説明は省略する。
【００３１】第２の実施の形態の場合、図３に示すよう
に、ドレイン電極１２は、自段の走査線Ｇ1 上から前段
の走査線Ｇ2 の方向に向けて延伸し幅広の部分が設けら
れた形状をしており、画素電極１３側に張り出したその
幅広部分に画素電極１３と電気的に接続するためのコン
タクトホール１７が形成されていた。これに対して、本
実施の形態の場合、図５に示すように、略正方形状のド
レイン電極１２ａが走査線Ｇ1 上の半導体能動膜１０の
上方に形成されている。そして、画素電極１３の一部が
ドレイン電極１２ａの上方に延在し、この画素電極１３
が延在する部分とドレイン電極１２ａとが重なった部分
にこれらを電気的に接続するためのコンタクトホール１
７ａが形成されている。また、蓄積容量部Ｃ2 の構成は
第２の実施の形態と同様である。
に、ドレイン電極１２は、自段の走査線Ｇ1 上から前段
の走査線Ｇ2 の方向に向けて延伸し幅広の部分が設けら
れた形状をしており、画素電極１３側に張り出したその
幅広部分に画素電極１３と電気的に接続するためのコン
タクトホール１７が形成されていた。これに対して、本
実施の形態の場合、図５に示すように、略正方形状のド
レイン電極１２ａが走査線Ｇ1 上の半導体能動膜１０の
上方に形成されている。そして、画素電極１３の一部が
ドレイン電極１２ａの上方に延在し、この画素電極１３
が延在する部分とドレイン電極１２ａとが重なった部分
にこれらを電気的に接続するためのコンタクトホール１
７ａが形成されている。また、蓄積容量部Ｃ2 の構成は
第２の実施の形態と同様である。
【００３２】本実施の形態の場合、画素電極１３とドレ
イン電極１２ａを接続するコンタクトホール１７ａが走
査線Ｇ1 上に位置しているが、元来、走査線Ｇ1 上の領
域にはブラックマトリクスが配置されており、開口率に
は影響しない領域である。したがって、第２の実施例の
場合には画素電極１３上の本来有効表示領域ともなるべ
き箇所にコンタクトホール１７を設けたことにより開口
率が低下するという欠点があるが、本実施の形態の場合
にはコンタクトホール１７ａを設けたことによる開口率
の低下がない、という利点を有している。
イン電極１２ａを接続するコンタクトホール１７ａが走
査線Ｇ1 上に位置しているが、元来、走査線Ｇ1 上の領
域にはブラックマトリクスが配置されており、開口率に
は影響しない領域である。したがって、第２の実施例の
場合には画素電極１３上の本来有効表示領域ともなるべ
き箇所にコンタクトホール１７を設けたことにより開口
率が低下するという欠点があるが、本実施の形態の場合
にはコンタクトホール１７ａを設けたことによる開口率
の低下がない、という利点を有している。
【００３３】以下、本発明の第４の実施の形態を図６を
参照して説明する。図６は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置も画素電極に接続された導電体層と走査線が
蓄積容量部を構成する点では第２、第３の実施の形態と
同様であるが、第２、第３の実施の形態における導電体
層がドレイン電極と一体化している点がこれら実施の形
態と異なっている。なお、ここでも第１ないし第３の実
施の形態と共通の構成要素に関しては、図６において図
１、図３、図５と同一の符号を付し、詳細な説明は省略
する。
参照して説明する。図６は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置も画素電極に接続された導電体層と走査線が
蓄積容量部を構成する点では第２、第３の実施の形態と
同様であるが、第２、第３の実施の形態における導電体
層がドレイン電極と一体化している点がこれら実施の形
態と異なっている。なお、ここでも第１ないし第３の実
施の形態と共通の構成要素に関しては、図６において図
１、図３、図５と同一の符号を付し、詳細な説明は省略
する。
【００３４】本実施の形態の液晶表示装置の場合、図６
に示すように、ドレイン電極１２ｂが画素電極１３の縁
を信号線Ｓ1 に沿って延在し、さらに隣接する画素電極
を駆動する前段の走査線Ｇ2 上に延在している。そし
て、ドレイン電極１２ｂが前段の走査線Ｇ2 上に延在し
た部分と走査線Ｇ2 とで蓄積容量部Ｃ3 が構成されてい
る。第２、第３の実施の形態では、蓄積容量部を構成す
る導電体層２０とドレイン電極１２、１２ａとが別体で
あったため、導電体層２０と画素電極１３を接続するた
めのコンタクトホール２１、ドレイン電極１２、１２ａ
と画素電極１３を接続するためのコンタクトホール１
７、１７ａというように、２つのコンタクトホールが必
要であった。ところが、本実施の形態の場合、ドレイン
電極１２ｂが延在する部分がそのまま蓄積容量部Ｃ3 を
構成するため、上記２つのコンタクトホールを１つのコ
ンタクトホールで兼ねることができる。このコンタクト
ホール２１ａが図６に示すように前段の走査線Ｇ2 上に
設けられている。
に示すように、ドレイン電極１２ｂが画素電極１３の縁
を信号線Ｓ1 に沿って延在し、さらに隣接する画素電極
を駆動する前段の走査線Ｇ2 上に延在している。そし
て、ドレイン電極１２ｂが前段の走査線Ｇ2 上に延在し
た部分と走査線Ｇ2 とで蓄積容量部Ｃ3 が構成されてい
る。第２、第３の実施の形態では、蓄積容量部を構成す
る導電体層２０とドレイン電極１２、１２ａとが別体で
あったため、導電体層２０と画素電極１３を接続するた
めのコンタクトホール２１、ドレイン電極１２、１２ａ
と画素電極１３を接続するためのコンタクトホール１
７、１７ａというように、２つのコンタクトホールが必
要であった。ところが、本実施の形態の場合、ドレイン
電極１２ｂが延在する部分がそのまま蓄積容量部Ｃ3 を
構成するため、上記２つのコンタクトホールを１つのコ
ンタクトホールで兼ねることができる。このコンタクト
ホール２１ａが図６に示すように前段の走査線Ｇ2 上に
設けられている。
【００３５】上述したように、本実施の形態の場合、第
２、第３の実施の形態に比べて１つのドット内のコンタ
クトホールの数を２個から１個に減らすことができ、し
かも、その１個のコンタクトホール２１ａもブラックマ
トリクスが配置された走査線Ｇ2 上に形成されている。
その結果、第２、第３の実施の形態に比べて開口率をさ
らに向上することができる。具体的には、図３に示した
第２の実施の形態の構造では開口率が５２．７％であっ
たのに対して、図６に示した本実施の形態の構造では開
口率を５４％に向上することができる。
２、第３の実施の形態に比べて１つのドット内のコンタ
クトホールの数を２個から１個に減らすことができ、し
かも、その１個のコンタクトホール２１ａもブラックマ
トリクスが配置された走査線Ｇ2 上に形成されている。
その結果、第２、第３の実施の形態に比べて開口率をさ
らに向上することができる。具体的には、図３に示した
第２の実施の形態の構造では開口率が５２．７％であっ
たのに対して、図６に示した本実施の形態の構造では開
口率を５４％に向上することができる。
【００３６】以下、本発明の第５の実施の形態を図７を
参照して説明する。図７は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置は、蓄積容量部を構成する導電体層をドレイ
ン電極と一体化した点では第４の実施の形態と同様であ
るが、コンタクトホールの位置のみが異なっている。し
たがって、図７において第４の実施の形態と共通の構成
要素に関しては図６と同一の符号を付し、詳細な説明は
省略する。
参照して説明する。図７は本実施の形態の薄膜トランジ
スタアレイ基板を示す平面図である。本実施の形態の液
晶表示装置は、蓄積容量部を構成する導電体層をドレイ
ン電極と一体化した点では第４の実施の形態と同様であ
るが、コンタクトホールの位置のみが異なっている。し
たがって、図７において第４の実施の形態と共通の構成
要素に関しては図６と同一の符号を付し、詳細な説明は
省略する。
【００３７】本実施の形態においては、図７に示すよう
に、走査線Ｇ2 に薄膜トランジスタＴを形成した側と反
対側に突出する部分２３が設けられており、蓄積容量部
Ｃ4を構成すべくドレイン電極１２ｃが延在する部分が
この走査線Ｇ2 の突出部分２３の上を通っている。そし
て、ドレイン電極１２ｃの延在部分と走査線Ｇ2 の突出
部分２３が重畳する領域内にコンタクトホール２１ｂが
形成されている。
に、走査線Ｇ2 に薄膜トランジスタＴを形成した側と反
対側に突出する部分２３が設けられており、蓄積容量部
Ｃ4を構成すべくドレイン電極１２ｃが延在する部分が
この走査線Ｇ2 の突出部分２３の上を通っている。そし
て、ドレイン電極１２ｃの延在部分と走査線Ｇ2 の突出
部分２３が重畳する領域内にコンタクトホール２１ｂが
形成されている。
【００３８】図６に示す第４の実施の形態はコンタクト
ホール２１ａが直線状の走査線Ｇ2上に配置されたもの
であったが、図７に示す本実施の形態の構造はデザイン
ルール上の理由から走査線Ｇ2 の直線部分の上にコンタ
クトホールを形成することできない場合に有効なレイア
ウトである。この構造の場合、第４の実施の形態に比べ
てコンタクトホール２１ｂを設けたことによる開口率の
低下があるものの、遮光部になってしまうコンタクトホ
ール２１ｂの形成領域も蓄積容量部Ｃ4 として有効に活
用することができるため、蓄積容量部Ｃ4 の他の部分の
面積を最小限に抑えることができる。
ホール２１ａが直線状の走査線Ｇ2上に配置されたもの
であったが、図７に示す本実施の形態の構造はデザイン
ルール上の理由から走査線Ｇ2 の直線部分の上にコンタ
クトホールを形成することできない場合に有効なレイア
ウトである。この構造の場合、第４の実施の形態に比べ
てコンタクトホール２１ｂを設けたことによる開口率の
低下があるものの、遮光部になってしまうコンタクトホ
ール２１ｂの形成領域も蓄積容量部Ｃ4 として有効に活
用することができるため、蓄積容量部Ｃ4 の他の部分の
面積を最小限に抑えることができる。
【００３９】以上、液晶表示装置の一方の基板をなす薄
膜トランジスタアレイ基板の４つの実施の形態について
説明したが、次に、これら基板を用いた液晶表示装置全
体の構成とその駆動方法について説明する。図８は上記
実施の形態の薄膜トランジスタアレイ基板を液晶表示装
置に適用した一形態を示すものである。この形態におい
ては、２枚の透明基板間に液晶が封入されて液晶表示素
子２５が構成され、この液晶表示素子２５の透明基板の
上縁部に信号線駆動用のソースドライバＳｄが３個（Ｓ
ｄ1〜Ｓｄ3）、液晶表示素子２５の透明基板の左側部と
右側部にそれぞれ３個、合計６個の走査線駆動用のゲー
トドライバＧｄ（Ｇｄ1〜Ｇｄ6）が設けられている。
膜トランジスタアレイ基板の４つの実施の形態について
説明したが、次に、これら基板を用いた液晶表示装置全
体の構成とその駆動方法について説明する。図８は上記
実施の形態の薄膜トランジスタアレイ基板を液晶表示装
置に適用した一形態を示すものである。この形態におい
ては、２枚の透明基板間に液晶が封入されて液晶表示素
子２５が構成され、この液晶表示素子２５の透明基板の
上縁部に信号線駆動用のソースドライバＳｄが３個（Ｓ
ｄ1〜Ｓｄ3）、液晶表示素子２５の透明基板の左側部と
右側部にそれぞれ３個、合計６個の走査線駆動用のゲー
トドライバＧｄ（Ｇｄ1〜Ｇｄ6）が設けられている。
【００４０】次に、液晶表示素子２５を構成する２枚の
透明基板のうち、一方の基板には共通電極とカラーフィ
ルタが設けられ、他方の透明基板には薄膜トランジスタ
回路が構成されている。その回路構成のうちの１画素に
相当する部分を図９に拡大して示す。この形態における
１つの画素２６は、２本の縦列の信号線Ｓ1、Ｓ2と４本
の横列のＧ1、Ｇ2、Ｇ3、Ｇ4によって区画された領域で
構成されている。そして、信号線Ｓ1、Ｓ2、と走査線Ｇ
1、Ｇ2とにより囲まれた領域に１つの画素電極１３が設
けられてこの領域が１つのドットとされ、信号線Ｓ1、
Ｓ2、と走査線Ｇ2、Ｇ3とにより囲まれた領域に１つの
画素電極１３が設けられてこの領域が１つのドットとさ
れ、信号線Ｓ1、Ｓ2、と走査線Ｇ3、Ｇ4とにより囲まれ
た領域に１つの画素電極１３が設けられてこの領域が１
つのドットとされ、これら３つのドットによって１つの
画素２６が構成されるとともに、各画素電極１３の側部
側にそれぞれスイッチング素子としての薄膜トランジス
タＴが構成されている。
透明基板のうち、一方の基板には共通電極とカラーフィ
ルタが設けられ、他方の透明基板には薄膜トランジスタ
回路が構成されている。その回路構成のうちの１画素に
相当する部分を図９に拡大して示す。この形態における
１つの画素２６は、２本の縦列の信号線Ｓ1、Ｓ2と４本
の横列のＧ1、Ｇ2、Ｇ3、Ｇ4によって区画された領域で
構成されている。そして、信号線Ｓ1、Ｓ2、と走査線Ｇ
1、Ｇ2とにより囲まれた領域に１つの画素電極１３が設
けられてこの領域が１つのドットとされ、信号線Ｓ1、
Ｓ2、と走査線Ｇ2、Ｇ3とにより囲まれた領域に１つの
画素電極１３が設けられてこの領域が１つのドットとさ
れ、信号線Ｓ1、Ｓ2、と走査線Ｇ3、Ｇ4とにより囲まれ
た領域に１つの画素電極１３が設けられてこの領域が１
つのドットとされ、これら３つのドットによって１つの
画素２６が構成されるとともに、各画素電極１３の側部
側にそれぞれスイッチング素子としての薄膜トランジス
タＴが構成されている。
【００４１】また、画素電極１３が形成された透明基板
に対向する対向基板側にはカラーフィルタが設けられる
が、この形態においては図９に示す１つの画素のうち、
上段の画素電極１３に対向する位置に図１０に示すよう
にＲのカラーフィルタが、中段の画素電極１３に対向す
る位置に図１０に示すようにＧのカラーフィルタが、下
段の画素電極１３に対向する位置に図１０に示すように
Ｂのカラーフィルタがそれぞれ配置されている。また、
他の複数の画素も含めたカラーフィルタのＲＧＢの配置
関係を図１０に示すが、この形態においては、各信号線
の長さ方向（図１０の上下方向）に沿ってＲＧＢ、ＲＧ
Ｂの順序でカラーフィルタが配列され、走査線Ｎｏ.１
の方向（図１０の左右方向）にはＲ、Ｒ、Ｒ…、走査線
Ｎｏ.２の方向にはＧ、Ｇ、Ｇ…、信号線Ｎｏ.３の方向
にはＢ、Ｂ、Ｂ…、走査線Ｎｏ.４の方向にはＲ、Ｒ、
Ｒ…、走査線Ｎｏ.５の方向にはＧ、Ｇ、Ｇ…、走査線
Ｎｏ.６の方向にはＢ、Ｂ、Ｂ…の順にそれぞれカラー
フィルタが走査線数に対応させて配置されている。
に対向する対向基板側にはカラーフィルタが設けられる
が、この形態においては図９に示す１つの画素のうち、
上段の画素電極１３に対向する位置に図１０に示すよう
にＲのカラーフィルタが、中段の画素電極１３に対向す
る位置に図１０に示すようにＧのカラーフィルタが、下
段の画素電極１３に対向する位置に図１０に示すように
Ｂのカラーフィルタがそれぞれ配置されている。また、
他の複数の画素も含めたカラーフィルタのＲＧＢの配置
関係を図１０に示すが、この形態においては、各信号線
の長さ方向（図１０の上下方向）に沿ってＲＧＢ、ＲＧ
Ｂの順序でカラーフィルタが配列され、走査線Ｎｏ.１
の方向（図１０の左右方向）にはＲ、Ｒ、Ｒ…、走査線
Ｎｏ.２の方向にはＧ、Ｇ、Ｇ…、信号線Ｎｏ.３の方向
にはＢ、Ｂ、Ｂ…、走査線Ｎｏ.４の方向にはＲ、Ｒ、
Ｒ…、走査線Ｎｏ.５の方向にはＧ、Ｇ、Ｇ…、走査線
Ｎｏ.６の方向にはＢ、Ｂ、Ｂ…の順にそれぞれカラー
フィルタが走査線数に対応させて配置されている。
【００４２】また、この形態においては、ＶＧＡ表示を
行うために、信号線Ｓは６４０本設けられているが、走
査線Ｇが４８０×３＝１４４０本設けられている。した
がって、この形態においては、画素数は６４０×４８０
＝３０７２００であって、後述する図１５に示す従来構
造と同等の画素数であるが、信号線本数が従来構造の１
／３に減少している。ただし、走査線数は図１５に示す
従来構造の３倍（基本色数倍）となっている。この構造
により、従来と同等の２４０ピンの駆動用ＬＳＩを用い
るとすると、ソースドライバＳｄは３個で２４０×３＝
７２０本まで対応可能となり、ＶＧＡで６４０本とする
と８０本の余裕が生まれるので、図８に示すように３個
のソースドライバＳｄ1〜Ｓｄ3が設けられ、実際には２
個のソースドライバＳｄの端子全部と３個目のソースド
ライバＳｄ3の１６０本程度の端子が実際に信号線Ｓ・・・
に接続されている。
行うために、信号線Ｓは６４０本設けられているが、走
査線Ｇが４８０×３＝１４４０本設けられている。した
がって、この形態においては、画素数は６４０×４８０
＝３０７２００であって、後述する図１５に示す従来構
造と同等の画素数であるが、信号線本数が従来構造の１
／３に減少している。ただし、走査線数は図１５に示す
従来構造の３倍（基本色数倍）となっている。この構造
により、従来と同等の２４０ピンの駆動用ＬＳＩを用い
るとすると、ソースドライバＳｄは３個で２４０×３＝
７２０本まで対応可能となり、ＶＧＡで６４０本とする
と８０本の余裕が生まれるので、図８に示すように３個
のソースドライバＳｄ1〜Ｓｄ3が設けられ、実際には２
個のソースドライバＳｄの端子全部と３個目のソースド
ライバＳｄ3の１６０本程度の端子が実際に信号線Ｓ・・・
に接続されている。
【００４３】また、ゲートドライバＧｄにおいては、走
査線の必要本数が１４４０本であるために２４０ピンの
ＬＳＩを用いるとすると、６個必要になるので、図８に
示すように６個のゲートドライバＧｄ1〜Ｇｄ6が設けら
れている。なお、透明基板の左上側のゲートドライバＧ
ｄ1と右上側のゲートドライバＧｄ4に対する走査線Ｇ…
の接続形態について説明すると、透明基板の左上側のゲ
ートドライバＣｄ1 に対して走査線Ｇ…が１本おきに接
続され、右上側のゲートドライバＣｄ4 に対して残りの
１本おきの走査線Ｇ…が接続されている。従って、左右
に対向するゲートドライバＣｄ1とゲートドライバＣｄ4
にＧ1〜Ｇ480の合計４８０本のゲート線Ｇがそれぞれ１
本おきに接続されている。
査線の必要本数が１４４０本であるために２４０ピンの
ＬＳＩを用いるとすると、６個必要になるので、図８に
示すように６個のゲートドライバＧｄ1〜Ｇｄ6が設けら
れている。なお、透明基板の左上側のゲートドライバＧ
ｄ1と右上側のゲートドライバＧｄ4に対する走査線Ｇ…
の接続形態について説明すると、透明基板の左上側のゲ
ートドライバＣｄ1 に対して走査線Ｇ…が１本おきに接
続され、右上側のゲートドライバＣｄ4 に対して残りの
１本おきの走査線Ｇ…が接続されている。従って、左右
に対向するゲートドライバＣｄ1とゲートドライバＣｄ4
にＧ1〜Ｇ480の合計４８０本のゲート線Ｇがそれぞれ１
本おきに接続されている。
【００４４】従来の液晶表示装置の全体構造の一例を図
１５に示すが、この図に示すように、液晶表示素子１の
左側部側に複数のゲートドライバＧｄが、上辺側と下辺
側にそれぞれ複数のソースドライバＳｄが取り付けられ
ている。そして、図１６に示すように、縦列の信号線Ｓ
1、Ｓ2、Ｓ3 …と、横列の走査線Ｇ1、Ｇ2…が交差して
形成され、信号線と走査線で区画された領域にそれぞれ
画素電極４と薄膜トランジスタＴが設けられ、画素電極
４を形成した１つの領域が１つのドットとされ、このド
ットが３つ集合して１つの画素とされている。したがっ
て、図１５に示す回路においては、図１６の破線で囲ま
れたような画素７が構成されているので、前記ＶＧＡの
表示装置においては、この画素７が１画面上に３０７２
００個形成されていることになる。
１５に示すが、この図に示すように、液晶表示素子１の
左側部側に複数のゲートドライバＧｄが、上辺側と下辺
側にそれぞれ複数のソースドライバＳｄが取り付けられ
ている。そして、図１６に示すように、縦列の信号線Ｓ
1、Ｓ2、Ｓ3 …と、横列の走査線Ｇ1、Ｇ2…が交差して
形成され、信号線と走査線で区画された領域にそれぞれ
画素電極４と薄膜トランジスタＴが設けられ、画素電極
４を形成した１つの領域が１つのドットとされ、このド
ットが３つ集合して１つの画素とされている。したがっ
て、図１５に示す回路においては、図１６の破線で囲ま
れたような画素７が構成されているので、前記ＶＧＡの
表示装置においては、この画素７が１画面上に３０７２
００個形成されていることになる。
【００４５】このようなドット数の液晶表示装置１に対
して設けられるソースドライバＳｄとゲートドライバＧ
ｄは、通常、２４０本程度の出力ピンを有する１個のＬ
ＳＩから構成される。したがって、上記液晶表示装置１
に用いられる信号線１９２０本と走査線４８０本に対応
するためには、図１５に示すように、２４０ピンのソー
スドライバＳｄを８個（２４０×８＝１９２０）、２４
０ピンのゲートドライバＧｄを２個（２４０×２＝４８
０）用いる必要があった。
して設けられるソースドライバＳｄとゲートドライバＧ
ｄは、通常、２４０本程度の出力ピンを有する１個のＬ
ＳＩから構成される。したがって、上記液晶表示装置１
に用いられる信号線１９２０本と走査線４８０本に対応
するためには、図１５に示すように、２４０ピンのソー
スドライバＳｄを８個（２４０×８＝１９２０）、２４
０ピンのゲートドライバＧｄを２個（２４０×２＝４８
０）用いる必要があった。
【００４６】ここで、上記ドライバの消費電力は、以下
に記載するように、一般にソースドライバＳｄの方がゲ
ートドライバＧｄより大きいとされている。ドライバ消
費電力（約８４０ｍＷ） ゲートドライバ 低い（約 ２０ｍＷ×２＝４０ ｍ
Ｗ：５％を占める。） ソースドライバ 高い（約１００ｍＷ×８＝８００ｍ
Ｗ：９５％を占める。） また、ソースドライバの方がゲートドライバよりも単価
において倍程度高価であることも知られている。以上の
背景から、更なる大画面化、高階調化が進められている
液晶表示装置の低コスト化、低消費電力化を図るために
は、これらの高価格なドライバの必要数を少なくするこ
とが望まれている。
に記載するように、一般にソースドライバＳｄの方がゲ
ートドライバＧｄより大きいとされている。ドライバ消
費電力（約８４０ｍＷ） ゲートドライバ 低い（約 ２０ｍＷ×２＝４０ ｍ
Ｗ：５％を占める。） ソースドライバ 高い（約１００ｍＷ×８＝８００ｍ
Ｗ：９５％を占める。） また、ソースドライバの方がゲートドライバよりも単価
において倍程度高価であることも知られている。以上の
背景から、更なる大画面化、高階調化が進められている
液晶表示装置の低コスト化、低消費電力化を図るために
は、これらの高価格なドライバの必要数を少なくするこ
とが望まれている。
【００４７】この要求に対して、本実施の形態の場合、
高価なソースドライバＳｄを従来の８個から３個に減少
させることができるので、大幅なコストダウンを図るこ
とができる。また、ゲートドライバＧｄはソースドライ
バＳｄの単価の半額程度であるので、図１５に示す従来
構造で２個必要なものが図８に示すこの形態において６
個必要になったことで必要コストが向上しても、そのた
めの必要コスト増加分は、ソースドライバＳｄの低減に
よるコスト安の分よりも少なくなる。したがって、結果
的に表示画素数を全く変えることなく、高価なソースド
ライバの削減による低コスト化を実現できたことにな
る。また、消費電力に関して見ても、消費電力約２０ｍ
Ｗのゲートドライバが６個で１２０ｍＷ、消費電力約１
００ｍＷのソースドライバ３個で３００ｍＷとすると、
合計で約４２０ｍＷとなり、従来構造の約８４０ｍＷに
対して約半分に抑えることができる。
高価なソースドライバＳｄを従来の８個から３個に減少
させることができるので、大幅なコストダウンを図るこ
とができる。また、ゲートドライバＧｄはソースドライ
バＳｄの単価の半額程度であるので、図１５に示す従来
構造で２個必要なものが図８に示すこの形態において６
個必要になったことで必要コストが向上しても、そのた
めの必要コスト増加分は、ソースドライバＳｄの低減に
よるコスト安の分よりも少なくなる。したがって、結果
的に表示画素数を全く変えることなく、高価なソースド
ライバの削減による低コスト化を実現できたことにな
る。また、消費電力に関して見ても、消費電力約２０ｍ
Ｗのゲートドライバが６個で１２０ｍＷ、消費電力約１
００ｍＷのソースドライバ３個で３００ｍＷとすると、
合計で約４２０ｍＷとなり、従来構造の約８４０ｍＷに
対して約半分に抑えることができる。
【００４８】ところで、最近ではポリシリコンを用いて
薄膜トランジスタ回路を透明基板上に形成する際に、同
時に薄膜トランジスタ駆動回路も形成して液晶用透明基
板上に駆動回路を内蔵化する構造も見られるが、液晶表
示用の画素電極のオンオフ制御を行うための１ｂｉｔの
ゲートドライバＧｄに比べて６〜８ｂｉｔ程度の多階調
の信号を高速で処理しなくてはならないソースドライバ
Ｓｄの方が消費電力が大きく、ソースドライバＳｄのト
ランジスタ数も多いために、歩留まりも悪いという問題
がある。したがって、駆動回路を内蔵化した液晶表示装
置であっても、信号線数を減少させ、ソースドライバＳ
ｄを削減することは、低消費電力化と歩留まりの向上化
に大きく寄与する。
薄膜トランジスタ回路を透明基板上に形成する際に、同
時に薄膜トランジスタ駆動回路も形成して液晶用透明基
板上に駆動回路を内蔵化する構造も見られるが、液晶表
示用の画素電極のオンオフ制御を行うための１ｂｉｔの
ゲートドライバＧｄに比べて６〜８ｂｉｔ程度の多階調
の信号を高速で処理しなくてはならないソースドライバ
Ｓｄの方が消費電力が大きく、ソースドライバＳｄのト
ランジスタ数も多いために、歩留まりも悪いという問題
がある。したがって、駆動回路を内蔵化した液晶表示装
置であっても、信号線数を減少させ、ソースドライバＳ
ｄを削減することは、低消費電力化と歩留まりの向上化
に大きく寄与する。
【００４９】また、この形態においては、図１０に示す
ようにカラーフィルタのＲＧＢ配置を行ったが、カラー
フィルタのＲＧＢ配置はこの形態のように限るものでは
なく、図１１に示すように、走査線Ｎｏ．１に沿って
Ｒ、Ｂ、Ｇの繰り返し、走査線Ｎｏ．２に沿ってＧ、
Ｒ、Ｂの繰り返し、走査線Ｎｏ．３に沿ってＢ、Ｇ、Ｒ
の繰り返し、走査線Ｎｏ．４に沿ってＲ、Ｂ、Ｇの繰り
返しのような配置を繰り返し走査線数に対応させて行っ
たものであってもよいのは勿論である。なお、この配列
は、信号線Ｓｄに沿って配列された基本色の順番が信号
線に沿って繰り返し同じ順番とされ、前記基本色のそれ
ぞれが信号線に対して斜めに配列され、かつ走査線に沿
って互いに異なった基本色が隣接配列された配列であ
る。
ようにカラーフィルタのＲＧＢ配置を行ったが、カラー
フィルタのＲＧＢ配置はこの形態のように限るものでは
なく、図１１に示すように、走査線Ｎｏ．１に沿って
Ｒ、Ｂ、Ｇの繰り返し、走査線Ｎｏ．２に沿ってＧ、
Ｒ、Ｂの繰り返し、走査線Ｎｏ．３に沿ってＢ、Ｇ、Ｒ
の繰り返し、走査線Ｎｏ．４に沿ってＲ、Ｂ、Ｇの繰り
返しのような配置を繰り返し走査線数に対応させて行っ
たものであってもよいのは勿論である。なお、この配列
は、信号線Ｓｄに沿って配列された基本色の順番が信号
線に沿って繰り返し同じ順番とされ、前記基本色のそれ
ぞれが信号線に対して斜めに配列され、かつ走査線に沿
って互いに異なった基本色が隣接配列された配列であ
る。
【００５０】図１０に示すパターンのＲ、Ｇ、Ｂ配置
は、横ストライプとも言える配置であるが、この形態の
配置を採用すると、信号を処理してパソコン上でデジタ
ル画像を加工する場合、特に隣接する画素の相関をとる
誤差拡散のような処理を行う場合には、隣接する信号が
同じであるために処理が容易となり、メモリー消費が少
なくて済むという効果を期待できる。また、図１１に示
すパターンのＲ、Ｇ、Ｂ配置は、モザイク的な配置とも
言えるが、この形態では風景のような映像を見る場合に
横縞を生じることがないので、より自然な滑らかな画像
を得ることができる。
は、横ストライプとも言える配置であるが、この形態の
配置を採用すると、信号を処理してパソコン上でデジタ
ル画像を加工する場合、特に隣接する画素の相関をとる
誤差拡散のような処理を行う場合には、隣接する信号が
同じであるために処理が容易となり、メモリー消費が少
なくて済むという効果を期待できる。また、図１１に示
すパターンのＲ、Ｇ、Ｂ配置は、モザイク的な配置とも
言えるが、この形態では風景のような映像を見る場合に
横縞を生じることがないので、より自然な滑らかな画像
を得ることができる。
【００５１】次に、図８ないし図１０を基に、先に示し
た形態の液晶表示装置において駆動回路を駆動する場合
について説明する。前記の形態の液晶表示装置の駆動方
法を説明するにあたり、図１５と図１６に示す従来の液
晶表示装置の駆動方法と対比させて以下に説明する。
た形態の液晶表示装置において駆動回路を駆動する場合
について説明する。前記の形態の液晶表示装置の駆動方
法を説明するにあたり、図１５と図１６に示す従来の液
晶表示装置の駆動方法と対比させて以下に説明する。
【００５２】図１５と図１６に示す従来の液晶表示装置
において、ＶＧＡで６４０×４８０ドットの表示を行う
場合、フレーム周波数は６０Ｈｚ（１秒間に６０回画面
を書き換える）とされるので、１画面を書き換えるため
に、約１６ｍｓｅｃの時間を要する。すなわち、この１
６ｍｓｅｃの間に、４８０本の走査線をスキャンするこ
とになる。したがって、ゲートドライバＧｄが１本１本
の走査線をスキャンしてゆく周波数は６０Ｈｚ×４８０
本で、約３０ｋＨｚ（１本あたり約３０μｓｅｃ）とな
る。一方、信号線側については、ソースドライバＳｄに
は、信号線６４０×３＝１９２０本分の信号が時系列に
送られ、それを一時ため込んで１９２０本分を一斉に吐
き出すように構成されている。したがって、時系列に送
られてくる信号を１ドット分ずつ読み取るためのドット
クロックは、３０ｋＨｚ×１９２０本で約６０ＭＨｚと
なる。
において、ＶＧＡで６４０×４８０ドットの表示を行う
場合、フレーム周波数は６０Ｈｚ（１秒間に６０回画面
を書き換える）とされるので、１画面を書き換えるため
に、約１６ｍｓｅｃの時間を要する。すなわち、この１
６ｍｓｅｃの間に、４８０本の走査線をスキャンするこ
とになる。したがって、ゲートドライバＧｄが１本１本
の走査線をスキャンしてゆく周波数は６０Ｈｚ×４８０
本で、約３０ｋＨｚ（１本あたり約３０μｓｅｃ）とな
る。一方、信号線側については、ソースドライバＳｄに
は、信号線６４０×３＝１９２０本分の信号が時系列に
送られ、それを一時ため込んで１９２０本分を一斉に吐
き出すように構成されている。したがって、時系列に送
られてくる信号を１ドット分ずつ読み取るためのドット
クロックは、３０ｋＨｚ×１９２０本で約６０ＭＨｚと
なる。
【００５３】これに対して、図８と図９に示す構造の液
晶表示装置を用いてフレーム周波数を先の場合と同様に
６０Ｈｚとすると、走査線Ｇの本数を図１５と図１６に
示す従来構造に比べてＲ、Ｇ、Ｂ用に図１２に示すよう
に３倍としているので、走査速度を３倍として駆動す
る。具体的には、走査線Ｇを４８０×３＝１４４０本、
信号線Ｓを６４０本としているので、ゲートドライバＧ
ｄが走査線Ｇをスキャンする場合の周波数は、６０Ｈｚ
×４８０×３本＝約９０ｋＨｚとなる。ここで通常使用
されているゲートドライバでは、約１００ｋＨｚまで動
作可能であり、この点からみれば、従来構造と同じゲー
トドライバを用いることができる。一方、図８と図９に
示す構造では、信号線Ｓを図１５と図１６に示す従来構
造の１／３の６４０本にできるために、ソースドライバ
Ｓｄのドットクロックは９０ｋＨｚ×６４０本＝約６０
ＭＨｚとなり、従来構造の場合と変わらない。したがっ
て、図８と図９に示す構造であると、図１５と図１６に
示す従来構造と同じゲートドライバＧｄおよびソースド
ライバＳｄをそのまま用いることができる。
晶表示装置を用いてフレーム周波数を先の場合と同様に
６０Ｈｚとすると、走査線Ｇの本数を図１５と図１６に
示す従来構造に比べてＲ、Ｇ、Ｂ用に図１２に示すよう
に３倍としているので、走査速度を３倍として駆動す
る。具体的には、走査線Ｇを４８０×３＝１４４０本、
信号線Ｓを６４０本としているので、ゲートドライバＧ
ｄが走査線Ｇをスキャンする場合の周波数は、６０Ｈｚ
×４８０×３本＝約９０ｋＨｚとなる。ここで通常使用
されているゲートドライバでは、約１００ｋＨｚまで動
作可能であり、この点からみれば、従来構造と同じゲー
トドライバを用いることができる。一方、図８と図９に
示す構造では、信号線Ｓを図１５と図１６に示す従来構
造の１／３の６４０本にできるために、ソースドライバ
Ｓｄのドットクロックは９０ｋＨｚ×６４０本＝約６０
ＭＨｚとなり、従来構造の場合と変わらない。したがっ
て、図８と図９に示す構造であると、図１５と図１６に
示す従来構造と同じゲートドライバＧｄおよびソースド
ライバＳｄをそのまま用いることができる。
【００５４】次に、図８と図９に示す構造を採用した場
合、以下の効果を奏することができる。 図８と図９に示す構造は、図１５と図１６に示す従
来構造の液晶表示装置と比べて画質的な劣化を全く生じ
ない。すなわち、１画面を空間的に見ると、画素数は図
８に示す構造も図１５に示す構造も３０７２００であ
り、解像度の変化は生じない。また、時間的に見ても、
図８に示す構造も図１５に示す構造もフレーム周波数は
６０Ｈｚで同じなので、動画表示の面でも全く問題な
い。 図８と図９に示す構造は、図１５と図１６に示す従
来構造の液晶表示装置と比べて同じゲートドライバと同
じソースドライバを使用することができ、しかも、安価
なゲートドライバを２個から６個に増やす必要があるも
のの、ゲートドライバの２倍程度高価なソースドライバ
を８個から３個に減少させることができるので、全体と
して低コスト化できる。
合、以下の効果を奏することができる。 図８と図９に示す構造は、図１５と図１６に示す従
来構造の液晶表示装置と比べて画質的な劣化を全く生じ
ない。すなわち、１画面を空間的に見ると、画素数は図
８に示す構造も図１５に示す構造も３０７２００であ
り、解像度の変化は生じない。また、時間的に見ても、
図８に示す構造も図１５に示す構造もフレーム周波数は
６０Ｈｚで同じなので、動画表示の面でも全く問題な
い。 図８と図９に示す構造は、図１５と図１６に示す従
来構造の液晶表示装置と比べて同じゲートドライバと同
じソースドライバを使用することができ、しかも、安価
なゲートドライバを２個から６個に増やす必要があるも
のの、ゲートドライバの２倍程度高価なソースドライバ
を８個から３個に減少させることができるので、全体と
して低コスト化できる。
【００５５】 消費電力を低減できる。ドライバ消費
電力については、ゲートドライバとしては約２０ｍＷの
消費電力のものを６個必要とするので１２０ｍＷである
が、ゲートドライバ１個あたりの消費電力は走査線をス
キャンする場合の周波数が３倍になったために、３倍と
なり、合計で３６０ｍＷとなる。一方、ソースドライバ
としては約１００ｍＷのものを３個必要とするので３０
０ｍＷとすると、双方のドライバ全部で合計６６０ｍＷ
必要になるが、従来構造では約８４０ｍＷが必要であっ
たので、約４／５程度に削減できる。
電力については、ゲートドライバとしては約２０ｍＷの
消費電力のものを６個必要とするので１２０ｍＷである
が、ゲートドライバ１個あたりの消費電力は走査線をス
キャンする場合の周波数が３倍になったために、３倍と
なり、合計で３６０ｍＷとなる。一方、ソースドライバ
としては約１００ｍＷのものを３個必要とするので３０
０ｍＷとすると、双方のドライバ全部で合計６６０ｍＷ
必要になるが、従来構造では約８４０ｍＷが必要であっ
たので、約４／５程度に削減できる。
【００５６】次に、図８と図９に示す構造を採用した場
合の駆動方法の他の形態について、図１３を基に以下に
説明する。この形態の駆動方法は、図１３に示すよう
に、１つのフレームを３つのフィールドに分割してフィ
ールド間を２本飛ばした飛び越し走査を行うところに特
徴を持っている。具体的には、１画面を３つのフィール
ドで書き込み、フレーム周波数を２０Ｈｚ、フィールド
周波数を６０Ｈｚ（約１６ｍｓｅｃ）とし、１つのフィ
ールド（約１６ｍｓｅｃ）の間にスキャンする走査線を
全走査線数１４４０本の１／３の４８０本とする。した
がって、ゲートドライバが走査線をスキャンする周波数
は６０Ｈｚ×４８０本となり、図１５と図１６に示す従
来構造の駆動の場合と同じ約３０ｋＨｚとなり、本発明
の先に記載した形態の駆動方法の場合の１／３とするこ
とができる。また、それに伴って、ドットクロックも３
０ｋＨｚ×６４０本となり、図１５と図１６に示す従来
構造の駆動と同じ約３０ｋＨｚ、すなわち先の形態の順
次駆動方式の場合の１／３となる。
合の駆動方法の他の形態について、図１３を基に以下に
説明する。この形態の駆動方法は、図１３に示すよう
に、１つのフレームを３つのフィールドに分割してフィ
ールド間を２本飛ばした飛び越し走査を行うところに特
徴を持っている。具体的には、１画面を３つのフィール
ドで書き込み、フレーム周波数を２０Ｈｚ、フィールド
周波数を６０Ｈｚ（約１６ｍｓｅｃ）とし、１つのフィ
ールド（約１６ｍｓｅｃ）の間にスキャンする走査線を
全走査線数１４４０本の１／３の４８０本とする。した
がって、ゲートドライバが走査線をスキャンする周波数
は６０Ｈｚ×４８０本となり、図１５と図１６に示す従
来構造の駆動の場合と同じ約３０ｋＨｚとなり、本発明
の先に記載した形態の駆動方法の場合の１／３とするこ
とができる。また、それに伴って、ドットクロックも３
０ｋＨｚ×６４０本となり、図１５と図１６に示す従来
構造の駆動と同じ約３０ｋＨｚ、すなわち先の形態の順
次駆動方式の場合の１／３となる。
【００５７】以上のような飛び越し駆動方式を採用した
場合、以下に説明する効果を得ることができる。 図１５と図１６に示す従来構造で用いたものと同等
のゲートドライバとソースドライバを用いることがで
き、しかも、安価なゲートドライバを２個から６個に増
やす必要があるものの、高価なソースドライバを８個か
ら３個に減少させることができるので、低コストにする
ことができる。
場合、以下に説明する効果を得ることができる。 図１５と図１６に示す従来構造で用いたものと同等
のゲートドライバとソースドライバを用いることがで
き、しかも、安価なゲートドライバを２個から６個に増
やす必要があるものの、高価なソースドライバを８個か
ら３個に減少させることができるので、低コストにする
ことができる。
【００５８】 ドライバ消費電力については、走査線
をスキャンする周波数が従来と同じであるために従来構
造と同じように約２０ｍＷであり、ゲートドライバとし
ては約２０ｍＷの消費電力のものを６個必要とするので
１２０ｍＷとなる。一方、ソースドライバとしては約１
００ｍＷのものを３個必要とするが、それらのドットク
ロックは、従来の１／３となるために、ソースドライバ
の１個あたりの消費電力は１／３、すなわち１００／３
ｍＷとなり、双方のドライバ全部で合計約２２０ｍＷ必
要になるが、従来構造では約８４０ｍＷ必要であったの
で、約１／４程度に削減できる。 回路の設計変更部を少なくして実現できる（先の形
態の場合よりも従来構造を流用できる）。特に、１つの
フレームを基本色数のフィールド（この形態の場合は
Ｒ、Ｇ、Ｂの３フィールド）に分け、フィールド周波数
を６０Ｈｚとし、間を２本飛ばして走査することによ
り、ゲートドライバの走査線をスキャンする周波数を従
来と全く同じ６４０×４８０本で約３０ｋＨｚとするこ
とができ、ゲートドライバの周辺回路を従来構造と同じ
ようにすることができる。
をスキャンする周波数が従来と同じであるために従来構
造と同じように約２０ｍＷであり、ゲートドライバとし
ては約２０ｍＷの消費電力のものを６個必要とするので
１２０ｍＷとなる。一方、ソースドライバとしては約１
００ｍＷのものを３個必要とするが、それらのドットク
ロックは、従来の１／３となるために、ソースドライバ
の１個あたりの消費電力は１／３、すなわち１００／３
ｍＷとなり、双方のドライバ全部で合計約２２０ｍＷ必
要になるが、従来構造では約８４０ｍＷ必要であったの
で、約１／４程度に削減できる。 回路の設計変更部を少なくして実現できる（先の形
態の場合よりも従来構造を流用できる）。特に、１つの
フレームを基本色数のフィールド（この形態の場合は
Ｒ、Ｇ、Ｂの３フィールド）に分け、フィールド周波数
を６０Ｈｚとし、間を２本飛ばして走査することによ
り、ゲートドライバの走査線をスキャンする周波数を従
来と全く同じ６４０×４８０本で約３０ｋＨｚとするこ
とができ、ゲートドライバの周辺回路を従来構造と同じ
ようにすることができる。
【００５９】ところで、１つの画素を基本色に分割する
場合、２色分割あるいは４色分割等も可能であるので、
それらの分割の場合は走査線数を従来の２倍あるいは４
倍として対応し、カラーフィルタの配置も２色あるいは
４色を前述のような横ストライプ配置あるいはモザイク
配置とすればよい。
場合、２色分割あるいは４色分割等も可能であるので、
それらの分割の場合は走査線数を従来の２倍あるいは４
倍として対応し、カラーフィルタの配置も２色あるいは
４色を前述のような横ストライプ配置あるいはモザイク
配置とすればよい。
【００６０】なお、前述の各形態の説明においては、６
４０×４８０画素のＶＧＡの場合について説明したが、
この他にも画面の表示形態は種々のものがあり、走査線
数４８０本のＮＴＳＣ方式のテレビ画面、走査線数５７
０本のＰＡＬ方式のテレビ画面、走査線数１１２５本の
ＨＤＴＶ方式、走査線数６００本のＳＶＧＡ、走査線数
７６８本のＸＧＡ、走査線数１０２４本のＥＷＳ等の種
々の規格に合わせて本発明の構造を適用できるのは勿論
である。
４０×４８０画素のＶＧＡの場合について説明したが、
この他にも画面の表示形態は種々のものがあり、走査線
数４８０本のＮＴＳＣ方式のテレビ画面、走査線数５７
０本のＰＡＬ方式のテレビ画面、走査線数１１２５本の
ＨＤＴＶ方式、走査線数６００本のＳＶＧＡ、走査線数
７６８本のＸＧＡ、走査線数１０２４本のＥＷＳ等の種
々の規格に合わせて本発明の構造を適用できるのは勿論
である。
【００６１】また、図１２を基に説明した順次駆動方式
と図１３を基に説明した飛び越し駆動方式を切り替えて
使用する構造とすることもできる。例えば、液晶表示装
置がノートパソコン用に用いられた場合は、ノートパソ
コンの表示装置回りに切替用のスイッチを設けておき、
このスイッチにより図１２を基に説明した順次駆動方式
をなす駆動回路と図１３を基に説明した飛び越し駆動方
式をなす駆動回路を切り替え、表示装置の表示状態を使
用目的に合わせて変更できるように構成してもよい。
と図１３を基に説明した飛び越し駆動方式を切り替えて
使用する構造とすることもできる。例えば、液晶表示装
置がノートパソコン用に用いられた場合は、ノートパソ
コンの表示装置回りに切替用のスイッチを設けておき、
このスイッチにより図１２を基に説明した順次駆動方式
をなす駆動回路と図１３を基に説明した飛び越し駆動方
式をなす駆動回路を切り替え、表示装置の表示状態を使
用目的に合わせて変更できるように構成してもよい。
【００６２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば薄膜トランジスタアレイ基板を構成する各種層の材
料、ドット縦横の寸法比、提示した開口率、駆動方法の
説明における各ドライバの構成等はほんの一例であっ
て、適宜変更が可能なことは勿論である。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば薄膜トランジスタアレイ基板を構成する各種層の材
料、ドット縦横の寸法比、提示した開口率、駆動方法の
説明における各ドライバの構成等はほんの一例であっ
て、適宜変更が可能なことは勿論である。
【００６３】
【発明の効果】以上、詳細に説明したように、本発明の
アクティブマトリクス型液晶表示装置においては、画素
電極の走査線方向の幅を信号線方向の幅よりも大きくし
たことにより、蓄積容量部の容量値が従来構造と同じに
なるように設計しても、従来に比べて遮光面積を小さく
することができ、開口率を向上させることができる。ま
た、開口率が従来と同等でよい場合には、蓄積容量値を
増加させることができるので、フリッカやスイッチング
素子のオフ電流に起因するクロストークを低減させるこ
とができる。さらに、対向電極と走査線との間の容量結
合が増え、対向電極と信号線との間の容量結合が減るた
め、対向電極の電位変動に起因するクロストークを減少
させることができる。また、画素電極に接続した導電体
層と走査線とで蓄積容量部を形成した場合、蓄積容量と
して必要な容量値を得るのに蓄積容量部が小さな面積で
よいことになり、開口率をより向上させることができ
る。そして、導電体層をソース電極およびドレイン電極
と同じ層で形成すれば、層の数を特に増やすことがな
く、上記の蓄積容量部を得ることができる。
アクティブマトリクス型液晶表示装置においては、画素
電極の走査線方向の幅を信号線方向の幅よりも大きくし
たことにより、蓄積容量部の容量値が従来構造と同じに
なるように設計しても、従来に比べて遮光面積を小さく
することができ、開口率を向上させることができる。ま
た、開口率が従来と同等でよい場合には、蓄積容量値を
増加させることができるので、フリッカやスイッチング
素子のオフ電流に起因するクロストークを低減させるこ
とができる。さらに、対向電極と走査線との間の容量結
合が増え、対向電極と信号線との間の容量結合が減るた
め、対向電極の電位変動に起因するクロストークを減少
させることができる。また、画素電極に接続した導電体
層と走査線とで蓄積容量部を形成した場合、蓄積容量と
して必要な容量値を得るのに蓄積容量部が小さな面積で
よいことになり、開口率をより向上させることができ
る。そして、導電体層をソース電極およびドレイン電極
と同じ層で形成すれば、層の数を特に増やすことがな
く、上記の蓄積容量部を得ることができる。
【００６４】上記本発明の液晶表示装置をカラー表示用
とする場合、複数の基本色のカラーフィルタを繰り返し
単位として各信号線方向に沿って繰り返し配設し、さら
に走査線の数を全画素数に対する基本色数倍の数とする
と、ソースドライバの使用数を従来より減らすことがで
きるので、消費電力の低減、製造コストの低減、歩留ま
りの向上を図ることができる。また、色の配列に関して
は、走査線に沿って同じ基本色を配列するようにした場
合、信号を処理してパソコン上でデジタル画像を加工す
る際、特に隣接する画素の相関をとる誤差拡散のような
処理を行う際には、隣接する信号が同じであるために処
理が容易でメモリー消費が少なくて済む効果が期待でき
る。一方、走査線に沿って互いに異なった基本色を隣接
配列した場合、風景のような映像を見る場合に横縞を生
じることがないので、より自然な滑らかな画像を得るこ
とができる。
とする場合、複数の基本色のカラーフィルタを繰り返し
単位として各信号線方向に沿って繰り返し配設し、さら
に走査線の数を全画素数に対する基本色数倍の数とする
と、ソースドライバの使用数を従来より減らすことがで
きるので、消費電力の低減、製造コストの低減、歩留ま
りの向上を図ることができる。また、色の配列に関して
は、走査線に沿って同じ基本色を配列するようにした場
合、信号を処理してパソコン上でデジタル画像を加工す
る際、特に隣接する画素の相関をとる誤差拡散のような
処理を行う際には、隣接する信号が同じであるために処
理が容易でメモリー消費が少なくて済む効果が期待でき
る。一方、走査線に沿って互いに異なった基本色を隣接
配列した場合、風景のような映像を見る場合に横縞を生
じることがないので、より自然な滑らかな画像を得るこ
とができる。
【図１】 本発明の第１の実施の形態である液晶表示装
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
【図２】 図１の２−２線に沿う断面図である。
【図３】 本発明の第２の実施の形態である液晶表示装
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
【図４】 図３の４−４線に沿う断面図である。
【図５】 本発明の第３の実施の形態である液晶表示装
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
【図６】 本発明の第４の実施の形態である液晶表示装
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
【図７】 本発明の第５の実施の形態である液晶表示装
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
置の薄膜トランジスタアレイ基板の構成を示す平面図で
ある。
【図８】 上記実施の形態の薄膜トランジスタアレイ基
板を用いた液晶表示装置の構成を示す平面図である。
板を用いた液晶表示装置の構成を示す平面図である。
【図９】 図８に示す液晶表示装置の１つの画素の拡大
図である。
図である。
【図１０】 図９の構造においてカラーフィルタのＲＧ
Ｂ配置の一例を示す図である。
Ｂ配置の一例を示す図である。
【図１１】 図９の構造においてカラーフィルタのＲＧ
Ｂ配置の他の一例を示す図である。
Ｂ配置の他の一例を示す図である。
【図１２】 本発明に係る液晶表示装置を駆動する場合
のフレーム周波数とフィールドの関係の一例を示す図で
ある（順次駆動方式）。
のフレーム周波数とフィールドの関係の一例を示す図で
ある（順次駆動方式）。
【図１３】 本発明に係る液晶表示装置を駆動する場合
のフレーム周波数とフィールドの関係の他の一例を示す
図である（飛び越し駆動方式）。
のフレーム周波数とフィールドの関係の他の一例を示す
図である（飛び越し駆動方式）。
【図１４】 従来の液晶表示装置の薄膜トランジスタア
レイ基板の一構成例を示す平面図である。
レイ基板の一構成例を示す平面図である。
【図１５】 従来の液晶表示装置の構成を示す平面図で
ある。
ある。
【図１６】 図１５に示す液晶表示装置の１つの画素の
拡大図である。
拡大図である。
１１ ソース電極 １２，１２ａ，１２ｂ，１２ｃ ドレイン電極 １３ 画素電極 １５ ゲート絶縁膜 １６ パッシベーション膜 １７，１７ａ，２１，２１ａ，２１ｂ コンタクトホー
ル １８ （ブラックマトリクスの）開口部 ２０ 導電体層 Ｃ0，Ｃ1，Ｃ2，Ｃ3，Ｃ4 蓄積容量部 Ｇ1，Ｇ2 走査線 Ｓ1，Ｓ2 信号線 Ｔ 薄膜トランジスタ
ル １８ （ブラックマトリクスの）開口部 ２０ 導電体層 Ｃ0，Ｃ1，Ｃ2，Ｃ3，Ｃ4 蓄積容量部 Ｇ1，Ｇ2 走査線 Ｓ1，Ｓ2 信号線 Ｔ 薄膜トランジスタ
Claims (6)
- 【請求項１】 液晶を挟持する一対の基板の一方の基板
の表面に複数の走査線と複数の信号線とがマトリクス状
に配設されるとともに、これら走査線と信号線とに囲ま
れた各領域に前記走査線および信号線に接続されたスイ
ッチング素子および該スイッチング素子に接続された画
素電極がそれぞれ設けられ、該画素電極の前記走査線方
向の幅が前記信号線方向の幅よりも大きく、かつ前記画
素電極が隣接する画素電極を駆動する走査線上に延設さ
れ該走査線と協働して前記画素電極下方の絶縁膜を挟ん
で蓄積容量部を形成することを特徴とするアクティブマ
トリクス型液晶表示装置。 - 【請求項２】 液晶を挟持する一対の基板の一方の基板
の表面に複数の走査線と複数の信号線とがマトリクス状
に配設されるとともに、これら走査線と信号線とに囲ま
れた各領域に前記走査線および信号線に接続されたスイ
ッチング素子および該スイッチング素子に接続された画
素電極がそれぞれ設けられ、該画素電極の前記走査線方
向の幅が前記信号線方向の幅よりも大きく、前記画素電
極に接続され該画素電極と隣接する画素電極を駆動する
走査線上に設けられた導電体層が、前記走査線と協働し
て前記導電体層下方の絶縁膜を挟んで蓄積容量部を形成
することを特徴とするアクティブマトリクス型液晶表示
装置。 - 【請求項３】 前記スイッチング素子が薄膜トランジス
タであり、前記導電体層が前記薄膜トランジスタのソー
ス電極およびドレイン電極と同じ層からなることを特徴
とする請求項２に記載のアクティブマトリクス型液晶表
示装置。 - 【請求項４】 カラー表示する複数の基本色を、前記画
素電極に対応させてそれぞれカラーフィルタを設けかつ
前記複数の基本色を繰り返し単位として前記各信号線方
向に沿って繰り返し配設したことを特徴とする請求項１
または２に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項５】 前記各信号線に沿って配列された基本色
の順番が、信号線に沿って繰り返し同じ順番とされ、前
記走査線に沿って同じ基本色が配列されたことを特徴と
する請求項４に記載のアクティブマトリクス型液晶表示
装置。 - 【請求項６】 前記各信号線に沿って配列された基本色
の順番が、信号線に沿って繰り返し同じ順番とされ、前
記基本色のそれぞれが前記信号線に対して斜めに配列さ
れ、かつ前記走査線に沿って互いに異なった基本色が隣
接配列されたことを特徴とする請求項４に記載のアクテ
ィブマトリクス型液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33611897A JP3349935B2 (ja) | 1997-12-05 | 1997-12-05 | アクティブマトリクス型液晶表示装置 |
| US09/205,461 US6249326B1 (en) | 1997-12-05 | 1998-12-04 | Active matrix type LCD in which a pixel electrodes width along a scanning line is three times its data line side width |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33611897A JP3349935B2 (ja) | 1997-12-05 | 1997-12-05 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11167127A true JPH11167127A (ja) | 1999-06-22 |
| JP3349935B2 JP3349935B2 (ja) | 2002-11-25 |
Family
ID=18295887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33611897A Expired - Lifetime JP3349935B2 (ja) | 1997-12-05 | 1997-12-05 | アクティブマトリクス型液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6249326B1 (ja) |
| JP (1) | JP3349935B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858984B2 (en) | 2000-07-28 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Vacuum container and display device having a getter with a getter material |
| JP2007079568A (ja) * | 2005-09-15 | 2007-03-29 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2008026908A (ja) * | 2006-07-24 | 2008-02-07 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2008158811A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 情報処理装置および情報処理方法 |
| WO2009110147A1 (ja) | 2008-03-05 | 2009-09-11 | シャープ株式会社 | 液晶表示装置 |
| WO2009130819A1 (ja) | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 液晶表示装置 |
| WO2009154031A1 (ja) | 2008-06-20 | 2009-12-23 | シャープ株式会社 | 液晶表示装置 |
| JP2010239108A (ja) * | 2009-03-13 | 2010-10-21 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、および電子機器 |
| US8107027B2 (en) | 2009-01-14 | 2012-01-31 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US8471974B2 (en) | 2007-06-04 | 2013-06-25 | Samsung Display Co., Ltd. | Array substrate, display panel having the same and method of manufacturing the same |
| JP2013167883A (ja) * | 2009-02-13 | 2013-08-29 | Sharp Corp | アレイ基板、液晶表示装置、電子装置 |
| KR101308439B1 (ko) * | 2006-09-14 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정 표시 패널 |
| KR101359915B1 (ko) * | 2006-09-08 | 2014-02-07 | 삼성디스플레이 주식회사 | 액정표시장치 |
| KR101380855B1 (ko) * | 2006-10-31 | 2014-04-07 | 삼성디스플레이 주식회사 | 표시장치 |
| JP2014119754A (ja) * | 2012-12-13 | 2014-06-30 | Lg Display Co Ltd | 液晶ディスプレイ装置 |
| US8958041B2 (en) | 2007-04-23 | 2015-02-17 | Samsung Display Co., Ltd. | Display apparatus with data line and common line formed in a same layer |
| KR101499230B1 (ko) * | 2008-12-19 | 2015-03-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20150140489A (ko) * | 2014-06-05 | 2015-12-16 | 삼성디스플레이 주식회사 | 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3713193B2 (ja) * | 2000-01-18 | 2005-11-02 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP4144193B2 (ja) * | 2000-10-25 | 2008-09-03 | ソニー株式会社 | 表示パネル、及びディスプレイ装置 |
| US6639281B2 (en) | 2001-04-10 | 2003-10-28 | Sarnoff Corporation | Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors |
| US7508479B2 (en) * | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US20040001835A1 (en) * | 2002-03-04 | 2004-01-01 | Medimmune, Inc. | Prevention or treatment of cancer using integrin alphavbeta3 antagonists in combination with other agents |
| US7301517B2 (en) * | 2002-05-10 | 2007-11-27 | Alps Electric Co., Ltd. | Liquid-crystal display apparatus capable of reducing line crawling |
| US7399400B2 (en) * | 2003-09-30 | 2008-07-15 | Nano-Proprietary, Inc. | Nanobiosensor and carbon nanotube thin film transistors |
| TWI382264B (zh) | 2004-07-27 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及包括此面板之顯示器裝置 |
| US7405426B2 (en) * | 2005-10-06 | 2008-07-29 | Chunghwa Picture Tubes, Ltd. | Active device array substrate |
| JP4717672B2 (ja) * | 2006-03-17 | 2011-07-06 | ソニー株式会社 | 液晶装置及び電子機器 |
| JP4884829B2 (ja) * | 2006-05-10 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101293569B1 (ko) * | 2006-08-03 | 2013-08-06 | 삼성디스플레이 주식회사 | 연성부재와 이를 포함하는 액정표시장치 |
| US8232943B2 (en) * | 2006-12-20 | 2012-07-31 | Lg Display Co., Ltd. | Liquid crystal display device |
| KR101338011B1 (ko) * | 2007-01-25 | 2013-12-06 | 삼성디스플레이 주식회사 | 디스플레이장치 |
| KR20080078289A (ko) * | 2007-02-23 | 2008-08-27 | 삼성전자주식회사 | 표시 장치 |
| TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
| KR101722501B1 (ko) * | 2009-01-09 | 2017-04-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치 |
| US20130076720A1 (en) * | 2011-09-23 | 2013-03-28 | Ahmad Al-Dahle | Pixel guard lines and multi-gate line configuration |
| JP6171425B2 (ja) * | 2013-03-12 | 2017-08-02 | セイコーエプソン株式会社 | 虚像表示装置 |
| JP2015129863A (ja) * | 2014-01-08 | 2015-07-16 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置及びその製造方法 |
| US20170219899A1 (en) * | 2014-08-07 | 2017-08-03 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate |
| US10394091B2 (en) * | 2015-11-18 | 2019-08-27 | Samsung Display Co., Ltd. | Liquid crystal display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2745880B2 (ja) | 1991-08-07 | 1998-04-28 | 日本電気株式会社 | カラー液晶表示パネル |
| US5614290A (en) * | 1994-02-28 | 1997-03-25 | Nec Corporation | Method and apparatus for displaying color image |
| JP3688786B2 (ja) * | 1995-07-24 | 2005-08-31 | 富士通ディスプレイテクノロジーズ株式会社 | トランジスタマトリクス装置 |
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
-
1997
- 1997-12-05 JP JP33611897A patent/JP3349935B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-04 US US09/205,461 patent/US6249326B1/en not_active Expired - Lifetime
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858984B2 (en) | 2000-07-28 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Vacuum container and display device having a getter with a getter material |
| TWI396023B (zh) * | 2005-09-15 | 2013-05-11 | Samsung Display Co Ltd | 液晶顯示器 |
| USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE45187E1 (en) | 2005-09-15 | 2014-10-14 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE47431E1 (en) | 2005-09-15 | 2019-06-11 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| US7733433B2 (en) | 2005-09-15 | 2010-06-08 | Samsung Electronics Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE46035E1 (en) | 2005-09-15 | 2016-06-21 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| JP2007079568A (ja) * | 2005-09-15 | 2007-03-29 | Samsung Electronics Co Ltd | 液晶表示装置 |
| KR101358827B1 (ko) * | 2006-07-24 | 2014-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2008026908A (ja) * | 2006-07-24 | 2008-02-07 | Samsung Electronics Co Ltd | 液晶表示装置 |
| KR101359915B1 (ko) * | 2006-09-08 | 2014-02-07 | 삼성디스플레이 주식회사 | 액정표시장치 |
| KR101308439B1 (ko) * | 2006-09-14 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정 표시 패널 |
| KR101380855B1 (ko) * | 2006-10-31 | 2014-04-07 | 삼성디스플레이 주식회사 | 표시장치 |
| JP2008158811A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 情報処理装置および情報処理方法 |
| US8958041B2 (en) | 2007-04-23 | 2015-02-17 | Samsung Display Co., Ltd. | Display apparatus with data line and common line formed in a same layer |
| US8471974B2 (en) | 2007-06-04 | 2013-06-25 | Samsung Display Co., Ltd. | Array substrate, display panel having the same and method of manufacturing the same |
| JP5290273B2 (ja) * | 2008-03-05 | 2013-09-18 | シャープ株式会社 | 液晶表示装置 |
| WO2009110147A1 (ja) | 2008-03-05 | 2009-09-11 | シャープ株式会社 | 液晶表示装置 |
| US8743305B2 (en) | 2008-03-05 | 2014-06-03 | Sharp Kabushiki Kaisha | Liquid crystal display device utilizing storage capacitor lines |
| WO2009130819A1 (ja) | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 液晶表示装置 |
| US9268183B2 (en) | 2008-04-22 | 2016-02-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| WO2009154031A1 (ja) | 2008-06-20 | 2009-12-23 | シャープ株式会社 | 液晶表示装置 |
| JP5165758B2 (ja) * | 2008-06-20 | 2013-03-21 | シャープ株式会社 | 液晶表示装置 |
| US8400597B2 (en) | 2008-06-20 | 2013-03-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| KR101499230B1 (ko) * | 2008-12-19 | 2015-03-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| US8107027B2 (en) | 2009-01-14 | 2012-01-31 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2013167883A (ja) * | 2009-02-13 | 2013-08-29 | Sharp Corp | アレイ基板、液晶表示装置、電子装置 |
| US8300295B2 (en) | 2009-03-13 | 2012-10-30 | Seiko Epson Corporation | Thin film semiconductor device, electrooptic device, and electronic equipment |
| JP2010239108A (ja) * | 2009-03-13 | 2010-10-21 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、および電子機器 |
| JP2014119754A (ja) * | 2012-12-13 | 2014-06-30 | Lg Display Co Ltd | 液晶ディスプレイ装置 |
| KR20150140489A (ko) * | 2014-06-05 | 2015-12-16 | 삼성디스플레이 주식회사 | 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6249326B1 (en) | 2001-06-19 |
| JP3349935B2 (ja) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
| KR100244889B1 (ko) | 표시장치 및 그 구동방법 | |
| KR100308821B1 (ko) | 액정표시장치 | |
| EP0189214B1 (en) | Liquid-crystal multi-color display panel structure | |
| KR100704817B1 (ko) | 액정 패널 및 액정 표시 장치 | |
| JPH08179341A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0862582A (ja) | 液晶表示パネル | |
| US6064454A (en) | Color filter panel of an LCD device | |
| US20080013009A1 (en) | Color Liquid Crystal Display Device | |
| US6099993A (en) | Color filter panel of a liquid crystal display and method of manufacturing the same | |
| KR100698048B1 (ko) | 액정표시장치 | |
| JP2001264818A (ja) | 液晶装置 | |
| JPH1048595A (ja) | 液晶表示装置 | |
| JPH0333724A (ja) | 液晶表示装置 | |
| US6411272B1 (en) | Active matrix liquid crystal display devices | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JP3723526B2 (ja) | 液晶表示装置 | |
| JPH08240811A (ja) | 薄膜トランジスタパネル | |
| JP2541446B2 (ja) | アクティブマトリックスパネル | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| JPH1068973A (ja) | 表示装置 | |
| JPS6197626A (ja) | 液晶マトリツクスパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |