JP2001264818A - 液晶装置 - Google Patents

液晶装置

Info

Publication number
JP2001264818A
JP2001264818A JP2000389680A JP2000389680A JP2001264818A JP 2001264818 A JP2001264818 A JP 2001264818A JP 2000389680 A JP2000389680 A JP 2000389680A JP 2000389680 A JP2000389680 A JP 2000389680A JP 2001264818 A JP2001264818 A JP 2001264818A
Authority
JP
Japan
Prior art keywords
liquid crystal
video signal
signal line
crystal device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000389680A
Other languages
English (en)
Inventor
Tetsuo Fukami
徹夫 深海
Masanori Kimura
雅典 木村
Satoshi Asada
智 浅田
Katsuhiko Kumakawa
克彦 熊川
Yoneji Takubo
米治 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000389680A priority Critical patent/JP2001264818A/ja
Publication of JP2001264818A publication Critical patent/JP2001264818A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 疑似ドット反転駆動を行なう液晶パネルにお
いて、TFTアレイ製作時の各層間のアライメントのず
れに起因して隣接画素の薄膜トランジスタの充電能力に
差異が生じ、その結果発生するフリッカや縦横のすじを
防止する。 【解決手段】 隣接する2本の映像信号線若しくは走査
信号線に囲まれ、該信号線方向に相隣り合う2個のTF
Tのソース電極等が互いに異なる映像信号線等に接続さ
れている液晶表示パネルとする。この下で、隣接する画
素に接続された2つのTFTのソース電極と、ドレイン
電極の配値順序を交互にして、ずれに伴うTFT各層の
重なり寸法、面積の変化量を等しくあるいは同じにす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶装置に関し、特
に疑似ドット反転を行う液晶表示装置の表示特性等の改
善に関する。
【0002】
【従来の技術】スイッチング素子として薄膜トランジス
タ(以下、TFTとも記す)を用いたアクティブマトリ
クス方式の液晶表示装置は、ノート型パソコンをはじ
め、デスクトップ型パソコン用の大型モニタ、携帯型情
報端末、デジタルビデオカメラの表示パネル、液晶テレ
ビ等、幅広い分野に使用されている。
【0003】ところで、液晶表示装置は、例えば図1の
(1、1)と(1、2)に概念的に示す様に、各画素毎
に液晶層の上下に在る電極に所定の電圧を与えて液晶分
子40の配向状態を変化させ、これにより各画素の光透
過率を変化させ、その結果映像を表示するものである。
本図において、90、91は各々上部と下部の基板に形
成された電極であり、93は偏光板である。94は偏光
板や反射板等である。ところでこの電極への電圧の印加
であるが、(1、1)と(1、2)に示す様に、画素が
光を通過させる(あるいは光を通過させない)状態では
常に電界の方向が同じ、即ち上下いずれかの電極を常に
正あるいは負とするいわゆる直流駆動は、液晶層中の正
あるいは負の不純物イオンが負あるいは正の電極に引き
寄せられて画素電極と共通電極間の電界の分布が変化
し、その結果液晶分子に正しい電界を加えるのが困難と
なり、その結果綺麗な映像の表示に支障が生じたりす
る。
【0004】また、液晶材料の電気分解や劣化が生じた
りすることもある。本図の(1、2)に、不純物のイオ
ン45が上下の電極に吸引されていく様子を概念的に示
す。
【0005】このため、図1の(2、1)と(2、2)
に示す様に、画素が光を通過させる(あるいは光を通過
させない)状態では、電界の方向そして液晶分子の配列
の方向が所定の間隔毎に逆となる、即ち上下の電極の正
負を所定の間隔毎に逆とするいわゆる交流駆動を行うの
が一般的である。このための画素の回路の例を(3、
1)と(3、2)に示す。
【0006】さて、この交流駆動の内最も簡単なもの
は、表示面全体である表示周期の光が通過する(あるい
は光が通過しない)状態の画素は全て上側の電極が正
(下側の電極は負)になっており、次の表示周期では逆
に負になっているもの、すなわち表示面全体を対象にし
て同一極性の信号を印加し、更に各表示周期毎に極性を
反転させるいわゆるフレーム反転駆動である。
【0007】しかし、実際の液晶パネルにはスイッチン
グ素子としてのTFT等があるためパネルは非対称であ
り、そのため表示輝度は印加電圧の正負により若干異な
る。その結果、表示面全体を対象として同一極性の信号
を書き込むフレーム反転駆動では、フレームの正負での
輝度差がフリッカとして見えてしまう。なお念のため記
すならば、図1に示す液晶装置の画素の構造や液晶分子
の動き、あるいは反転のための回路等は、あくまでも一
例あるいは概念的なものであり、他にも種々のタイプが
ある。ただし、フレーム反転駆動、電界による液晶分子
の動きや傾きで光の通過を制御する等の基本的な事項は
同様である。
【0008】フリッカを解消するため、正負が逆にされ
た画素を平面的に交互に配置し、輝度を平均化する方法
がある。これには、映像信号線毎に極性を変える映像信
号線反転駆動、走査信号線毎に極性反転を行う走査信号
線反転駆動、映像信号線反転駆動と走査信号線反転駆動
を組み合わせ、画面内で縦横に隣接する画素毎に印加さ
れる電界の極性を反転させるドット反転駆動が挙げられ
る。
【0009】それらの内、ドット反転駆動は正負極性の
画素を市松状に配置しているので、フリッカが目立ちに
くく、輝度分布も均一な表示が得られるという特長があ
る。この一方で、その駆動波形は行列の双方に対して極
性が反転されているため、駆動ICに信号電圧を転送す
る際や画素に映像信号を充電する際の電圧反転回数が多
くなり、その結果消費電力が大きくなったり、駆動IC
への充電負荷が増加するという短所がある。その対策と
して、電気信号としては映像信号線反転駆動あるいは走
査信号線反転駆動を行いながら、画面上の極性パターン
としてはドット反転表示を得る、擬似ドット反転駆動が
特開平4−223428号公報に開示されている。これ
は、本来のドット反転より簡便な駆動波形で、ドット反
転と同様に均一性の高い表示を行おうとするものであ
る。
【0010】図2の(1)と(2)は、上記公報に開示
されている擬似ドット反転駆動をなす液晶表示装置用の
2種の等価回路である。いずれにおいても、複数本の映
像信号線2とそれに交差する走査信号線3の交点付近
に、TFT1がソース電極とゲート電極を接続する形で
配置され、TFT1のドレイン電極は、液晶層4とこれ
に並列な蓄積容量5に接続されている。
【0011】図2の(1)では、映像信号線2に沿って
上下に隣り合う画素のTFT1は、そのソース電極が互
いに異なる映像信号線2に接続されている。この液晶パ
ネルを映像信号線反転駆動すると、各画素に印加される
電圧の極性は図3に示すように画素毎に正負反転したも
のとなり、ドット反転表示を行うことができる。
【0012】一方、図2の(2)はもう一つの方法を説
明するもので、走査信号線3に沿って左右に隣り合う画
素のTFT1は、そのゲート電極が互いに異なる走査信
号線3に接続されている。この液晶パネルでは、走査信
号線反転駆動により各画素に印加される電圧の極性を画
素毎に正負反転させて、ドット反転表示を行うことがで
きる。
【0013】このように、隣接する2本の映像信号線に
囲まれた領域内の隣り合うTFTのソース電極が互いに
異なる映像信号線に接続されている液晶表示パネルにお
いて、映像信号線反転駆動を行う、あるいは隣接する2
本の走査信号線に囲まれた領域内の隣り合うTFTのゲ
ート電極が互いに異なる映像信号線に接続されている液
晶表示パネルにおいて、走査信号線反転駆動を行うこと
により、ドット反転表示を行うことができる。
【0014】なお、いずれの場合も、各画素の電圧が交
流となるように、次のフレーム期間には印加電圧の極性
がそれぞれの画素で反転される。
【0015】
【発明が解決しようとする課題】ところで、液晶表示パ
ネルを作製する際には基板上に金属膜、半導体層、絶縁
層等の層を複数回堆積(形成)し、更に各堆積毎や一定
の材料の堆積後等に通常は総計で5〜8回のフォトリソ
グラフィ工程を行って各層のパターニング(堆積した所
定の材料の層の不必要な部分や領域をドライエッチング
等で取り去り、必要な部分のみ残す処理)を行い、TF
Tや画素等を形成している。このフォトリソグラフィ工
程を行うときには、基板とフォトマスクとの間でアライ
メントを行うが、基板あるいは表示面の寸法等の条件に
もよるが、どうしても1μm程度から数μm程度のアラ
イメントのズレが発生してしまう。
【0016】図4及び図5は、従来のTFTにおけるこ
のズレの影響を説明するための図である。なお、以降の
平面図では絶縁膜、保護膜の明白な境界の図示は省略す
ることもある。TFTの製造工程では、ソース電極とド
レイン電極は同一層の金属を同時にパターニングして形
成するのが一般的であるが、これらの図では判り易い様
にソース電極及びドレイン電極が走査信号線に対して平
行方向にのみズレが生じた場合を例にとっている。なお
また、直交する方向のずれの場合には、ゲート電極の形
状、寸法にもよるが、そう問題は生じない。
【0017】両図において、ゲート電極11、ソース電
極7、71、72、ドレイン電極8、81、82並びに
チャネル保護膜14から構成されているTFT1は、映
像信号線2と走査信号線3の交点近傍に形成されてお
り、ゲート電極11は走査信号線に接続され、ソース電
極12は映像信号線に接続されている。また、ドレイン
電極8、81、82は画素電極6に接続されている。更
に、画素電極の寸法は相対的にもっと大きいが、本発明
の趣旨に直結しないため、相対的に狭く、小さく示して
ある。
【0018】図4の下部に、このTFTの部分の断面を
示す。本図において、9は基板であり、89はドレイン
電極のコンタクトホールであり、79はソース電極のコ
ンタクトホールであり、141はゲート絶縁膜である。
この断面図で明瞭に判るように、ソース電極、ドレイン
電極を形成する金属膜82、72は、チャネル保護膜1
42を介して半導体層15と向き合い、この基板面に直
交する上面から見て重なる部分(本図にて点々と斜線で
示す部分)に容量が形成されている。
【0019】図5で、TFTのチャネル保護膜14とソ
ース電極とが重なり合っている電極面積をSs、チャネ
ル保護膜14とドレイン電極とが重なり合っている電極
面積をSdとする。本図の(1)に示したアライメント
のズレが発生していないTFTではSs=Sdである。
本図の(2)のようにソース電極71とチャネル保護膜
14のオーバーラップ領域が増える方向(図では右)に
ズレが生じた場合にはSs>Sdとなり、(3)のよう
にソース電極72とチャネル保護膜14のオーバーラッ
プ領域が減る方向(図では左)にズレが生じた場合に
は、これとは逆にSs<Sdとなる。即ち、ズレの方向
によりTFTの能力に差が発生することになる。
【0020】図4は、図2の(1)の等価回路構成を用
いて映像信号線反転駆動による擬似ドット反転駆動を行
うためのTFT構成において、TFTのソース電極とド
レイン電極が走査信号線に対して右方向にずれたときの
様子を示すものである。
【0021】本図において、2本の映像信号線に挟まれ
て上下に隣り合うTFTのソース電極は、互いに異なる
映像信号線に接続されている。すなわち、2本の隣接す
る映像信号線21,22に挟まれた2個のTFTのう
ち、一方のTFT101はソース電極71を映像信号線
21に接続し、他方のTFT102はソース電極72を
これとは異なる映像信号線22に接続した構成になって
いる。
【0022】この構造においては、ソース電極とドレイ
ン電極の右方向へのズレが、上部のTFT101に対し
てはソース電極71とチャネル保護膜のオーバーラップ
領域を増加するのに対し、下方のTFT102に対して
はソース電極72とチャネル保護膜のオーバーラップ領
域を減少させる。従って、映像信号線21に接続されて
いるTFT101においてはSs>Sdであるが、映像
信号線22に接続されているTFT102では逆にSs
<Sdとなっている。
【0023】このように、製造時のアラインメントのず
れにより走査信号線毎にTFTのソース電極−ゲート電
極間容量やドレイン電極−ゲート電極間容量が異なるの
で、隣接した画素の充電能力に差が生じ、どうしてもフ
リッカーや縦筋・横筋などの表示ムラが発生することと
なる。
【0024】以上の不都合は、何もチャネル保護膜型の
ボトムゲート型の薄膜トランジスタに限らず生じる。図
6に他の型の薄膜トランジスタの場合を示す。本図の
(1)は、トップゲート型の薄膜トランジスタの場合で
ある。本(1)において、ゲート電極11と、ソース電
極7及びドレイン電極8間の距離LSG、LDGに相違
が生じている。また、LDD領域151とソース電極の
コンタクトホール79、ドレイン電極のコンタクトホー
ル89間、LSLDD、LDLDDにも相違が生じてい
る。なお、本(1)において、ゲート絶縁膜141とチ
ャネル保護膜142が形成されているが、これはケース
により後者がなくても良い。
【0025】本図の(2)においてはチャネルエッチ型
のボトムゲート型の薄膜トランジスタであり、ソース電
極7と半導体層15の重なり部が、ドレイン電極8と半
導体層の重なり部分より大となっている。
【0026】図6の(3)においては、同じくチャネル
エッチ型のボトムゲート型の薄膜トランジスタにおい
て、ゲート電極11と半導体層15とのアライメントず
れまで生じている場合である。なお、薄膜トランジスタ
としては以上の他、例えばゲート電極のチャネル方向長
さ(幅)が半導体層のそれより小なもの等もあるが、い
ずれの形式のものでも上述の不都合の発生が避けられな
い。
【0027】更に、薄膜トランジスタに限らず、ダイオ
ードにおいても同様のことが生じうる。これを図7を用
いて示す。本図の(1)は、ダイオードを用いた液晶表
示装置の1画素の平面図である。本図において、111
がダイオードであり、6は画素電極であり、2は対向側
の電極であり3は第1の電極である。また、60は画素
電極に接続された金属層(端部)である。なお、14、
15は絶縁膜や半導体層である。
【0028】なお、参考までに駆動方法を記すならば、
走査線にダイオードの走査信号を入力する。オン信号を
入力されたダイオードはオンとなり、画素電極6はダイ
オードのオン電圧と同電位になる。この際映像信号線に
印加された映像信号と画素電位の差が液晶層に保持され
る。次の走査線を走査している時には、ダイオードがオ
フされ、オン時に印加された電圧を保持する。そして、
これにより表示等がなされることになる。
【0029】さて、画素電極の端部60を本図の(2)
に示す様に第1の電極99が完全に覆っていれば、アラ
イメントのズレは無関係である。しかし、現実には
(3)に示す様に半分しか覆っていないため、○で示す
部分の容量に変動が生じる。
【0030】このため、特に疑似ドット反転駆動をなす
液晶表示パネルにおいて、各層間のアライメントにズレ
が生じたときでも、液晶表示パネル面内全てで薄膜トラ
ンジスタが均一な充電能力を有することとなる技術の開
発が望まれていた。
【0031】
【課題を解決するための手段】以上の課題を解決するた
め、本発明では、アライメントのずれが生じたときに液
晶パネル内の全TFT等で各部の重なりが変化しない、
最悪でも必ずSs=α・Sdとするべく、ソース電極と
ドレイン電極やこれらの外縁線が走査信号線または映像
信号線の方向になるよう工夫を凝らしている。また、配
置や形状にも工夫を凝らしている。
【0032】以上の他、疑似ドット変換におけるカラー
表示性能等の向上にも工夫を凝らしている。
【0033】具体的には、以下のごとくしている。
【0034】1の発明(aspect)においては、ガ
ラス基板やパネル上に画素の寸法(タイプ、装置の用途
等にもよるが、大凡40〜100μm)やその間のブラ
ックマトリクスの幅等に対応した間隔を置いて、多数の
映像信号線と多数の走査信号線が規格等に従って配設さ
れ、更に両信号線で四周を囲まれた領域にいわば碁盤の
目の様に画素が配置され、しかも各画素の上下左右のい
ずれかの角部やその近くには、TFT(ケースによりダ
イオード等)が形成されている液晶装置において、TF
Tの半導体部、ソース電極、ゲート電極、ドレイン電極
はそれらの外縁部が映像信号線、走査信号線の方向と同
じ(一方に並行そして他方に直交)である。また、各電
極の形状も角型特に長方形(含む、正方形。ケースによ
りL型等)である。
【0035】更に、半導体部 ゲート電極、ドレイン電
極、ソース電極の位置寸法を工夫して、これらを特にフ
ォトリソグラフィで形成する際、多少のマスクのアライ
メント(設置)のズレが生じても、基板上方(表示面に
直交する方向。ユーザが製品としての表示面を見る側)
より見た場合、ゲート電極と半導体層の重なる部分は不
変、更にゲート電極とドレイン電極の重なる部分とゲー
ト電極とソース電極の重なる部分の少くも一方は(好ま
しくは両方とも。実用上は原則両方とも)不変となる様
にしている。あるいは、ずれの方向の如何によっては、
変化する場合でも上下方向若しくは左右方向に(原則と
して)隣接した2個のTFTをとってきた場合、ゲート
電極と他の2つの電極との重なり部が同様に変化する様
にしている。
【0036】これらのため、ゲート電極とドレイン電極
あるいはソース電極間のゲート絶縁膜やチャネル保護膜
等を介しての容量のアライメントの常識的な範囲内のず
れ(画素、TFT等の寸法にもよるが、2〜3μm程
度、ケースによっては6μm。)による変動は自動的に
補償されることとなる。
【0037】同じく、ゲート電極とドレイン電極あるい
はゲート電極とソース電極間の距離、半導体層のゲート
電極直下部端やLDD領域端部とドレイン電極あるいは
ソース電極、更にはそれら電極のためのコンタクトホー
ル間の距離のずれによる容量の変動も補償されることと
なる。
【0038】なお、TFTが2個一組でずれに対しての
補償をなす場合には、更にこれらのソース電極(S)と
ドレイン電極(D)の図上、上下方向あるいは左右方向
の配置もSDSDあるいはDSDSとなる様に考慮して
いる。なおまたこの場合には、TFTの種類あるいは型
はボトムゲート、更にはチャネルエッジ型、トップゲー
ト等を問わないのは勿論である。
【0039】更には、TFTのソース電極やドレイン電
極の個数を少くも一方は複数とし、1個のTFTをとっ
て来た場合、複数(そして多くの場合多数)ある(製造
上からは2個が普通)方の電極は、そのうちの2個が他
方の(少数)電極の上下方向若しくは左右方向の両端に
各1個在るだけでなく、基板側下方あるいは上方の半導
体部の端部が当該上下端の電極の幅の中央部近くにあ
る。これにより、アライメントのずれによる重なり部分
の変化を補償するようにしている。
【0040】なお、1個のTFTにソース電極、ドレイ
ン電極が多数在る場合、これらの配列は上下あるいは左
右方向に交互となっているのは好ましいであろう。
【0041】更に、ソース電極若しくはドレイン電極を
いわゆるL型とし、基板側上方あるいは下方にある半導
体部(層)にこのL型部がはまり混んで重なり合う様に
している。
【0042】また、TFT、特にゲート電極部の形成位
置を工夫して画素部の面積、ひいては開口率、明度の向
上を図っている。
【0043】以上の他、ダイオードにおいても配列等に
工夫を凝らして、アライメントのズレの補償を図ってい
る。
【0044】次に、良好な性能を長期に渡って維持する
べく、各画素は所定の表示周期毎に、例えば表示特性の
面からは1表示周期毎に正と負が反転する様にしてい
る。同じく、所定数毎に、たとえば1本の走査(信号)
線あるいは映像(信号)線毎に正負が反転する様にして
いる。特に正と負に対応した画素が上下、左右に相隣接
して並び、しかも回路が比較的簡単で済む、いわゆる疑
似ドット反転を採用している。なおこの場合、上述のア
ライメントのズレを補償するべくTFTの配列、配置、
特に上下若しくは左右方向の2個一組でのソース電極、
ドレイン電極の並列及び各信号線との接続に工夫を凝ら
している。
【0045】また、疑似ドット反転において、カラー表
示のため3原色の各画素がいわゆるモザイクで配列する
と、斜め方向に各色彩毎に正の画素からなる線と負の画
素からなる線が交互に線状に配列されることとなるた
め、プロの目から見ると難が生じる懸念がある。このた
め、いわゆるスプライトとして各原色の帯毎で正と負の
画素が(上下方向に)交互に配列され、しかも同一の色
彩で相隣接する帯では、正と負の画素が(上下方向に)
1つずれ、これにより、プロの目にも適う色彩の表示と
している。
【0046】また、用途についても、液晶をスイッチン
グ素子で駆動する機器にも拡張している。
【0047】
【発明の実施の形態】以下、本発明をその実施の形態に
基づいて説明する。
【0048】(第1の実施の形態)本実施の形態は、図
2の(1)に示した擬似ドット反転を行う液晶表示パネ
ルにおける映像信号線に沿って隣り合う2画素の平面配
列の改善に関する。
【0049】図8に、本実施の形態の要部を示す。本図
において第1及び第2のボトムゲート型のTFT10
1,102は第1及び第2の映像信号線21,22とそ
れに交差する走査信号線3の交差点近傍に形成され、T
FTのゲート電極11は走査信号線3に接続され、ソー
ス電極71、72は映像信号線21,22に接続され、
ドレイン電極81、82は画素電極61、62に接続さ
れている。そして、この画素電極は、対向する基板上に
形成されている共通電極との間で液晶を挟持している。
また、通常画素電極は走査信号線若しくは別途形成する
蓄積容量配線との間で蓄積容量を形成し、TFTのリー
ク電流に起因した電圧保持期間における液晶層の書込み
電圧低下に対する補償を行っている。ただし、煩雑とな
ること、自明であることのため、蓄積容量及び蓄積容量
配線の図示は省略してある。
【0050】この液晶表示パネルにおいては、スイッチ
ング素子としてのTFTのソース電極とドレイン電極を
結ぶチャネル方向を映像信号線21、22に直交する方
向に配置している点に特徴がある。その結果、本図では
2個のTFTは映像信号線の方向に見て(上から下に向
かって)81、71、82、72の順にそれらのソース
電極とドレイン電極が交互に配置されている。
【0051】本図において、アライメントのズレが発生
して2個のTFTのソース電極とドレイン電極が走査信
号線3に対して平行にズレた場合を考える。この場合、
従来のTFTと異なり、いずれのTFTにおいてもその
チャネル保護膜とソース電極71、72及びドレイン電
極81、82が重なり合う部分の面積Ss及びSdが不
変である。このため、走査信号線毎での各画素への充電
能力が異なることがない。
【0052】アライメントのズレが走査信号線に対して
垂直の方向にも生じることが考えられるが、この場合に
おいても、2個のTFTのチャネル保護膜とソース電極
及びドレイン電極とが重なり合った面積Ss及びSdの
比は等しくなる。
【0053】なお、図8においては映像信号線の方向に
図上(上から下に向かって)ドレイン電極とソース電極
が配置されているが、これは逆の順(SDSD)に配置
しても良いのは勿論である。また、電極の形状もズレに
対する補償と生産等を考慮した長方形やこれに近い形、
平行部からなる限り、多少太い、細長い等の形状に不問
であるのは勿論である。更にまた、発明の趣旨に直結せ
ず、煩雑ともなるのでわざわざは示していないが、画素
の部分にはブラックマトリクス、配向膜、カラーフィル
ター、偏光板等が必要に応じて装備されているのは勿論
である。なおこのことは、後に説明する他の実施の形態
でも同様である。
【0054】(第2の実施の形態)本実施の形態は、T
FTのソース電極とドレイン電極を走査信号線の方向に
順に配置していることに特徴がある。
【0055】図9に本実施の形態を示す。本実施の形態
も、図8に示す先の実施の形態と同じく、ボトムゲート
型のTFTを使用し擬似ドット反転を行う液晶表示パネ
ルを対象としている。
【0056】先の実施の形態では、映像信号線の方向に
見て(図上、上から下に向かって)81、71、82、
72の順にドレイン電極とソース電極が配置されていた
が、本実施の形態では走査信号線の方向に見て(左から
右に向かって)71、81、72、82の順にソース電
極とドレイン電極が配置されている。
【0057】図4では、TFTのソース電極とドレイン
電極の位置が走査信号線3に対して平行にズレた場合で
ある。TFTのチャネル保護膜14と2個のTFTのソ
ース電極及びドレイン電極が重なり合う電極面積Ss及
びSdは、いずれもアラインメントずれのため異なって
いる。しかしながら、従来構成のTFTとは異なり、S
s及びSdの変化量は2個のTFTの、そしてパネル内
の全TFTで等しくなっている。従って、走査信号線毎
に画素への充電能力が異なることはない。
【0058】なお、本図に示す構造の場合には、走査信
号線に対して垂直なアライメントのズレは影響がないの
は勿論である。
【0059】なお、本実施の形態の場合、図上下方のT
FTのドレイン電極とソース電極は多少不自然な形状と
なるが、これは特に(実用上)問題はない。ただし、画
素の寸法等に補償措置を高じる様にしていても良いのは
勿論である。
【0060】(第3の実施の形態)本実施の形態では、
走査信号線に沿って隣り合うTFTのゲート電極は互い
に異なる走査信号線に接続されている点に特徴がある。
【0061】図10に、本実施の形態の液晶表示パネル
を示す。本実施の形態も、図2の(2)に示す擬似ドッ
ト反転駆動を行う液晶表示パネルを対象としたものであ
り、図10に示すのは、このパネルにおける走査信号線
に沿って隣り合う2画素を示したものである。第1及び
第2のTFT101,102は各々、ゲート電極11、
ソース電極、ドレイン電極及びチャネル保護膜14を具
備している。なお、蓄積容量と蓄積容量配線の図示は省
略してある。
【0062】そして、第1のTFT101のソース電極
71は、第1の映像信号線21に、ゲート電極11は第
1の走査信号線31に接続され、ドレイン電極81は画
素電極6に接続されている。第2のTFT102のソー
ス電極72、ゲート電極14は各々第2の映像信号線2
2、第2の走査信号線32に接続され、ドレイン電極8
2は画素電極に接続されている。
【0063】その結果、図10において、2個のTFT
のソース電極とドレイン電極は映像信号線の方向に(上
から下に向かって)、71、81、72、82の順に配
置される。
【0064】この構成においても、第1の実施の形態と
同様に、各層のアライメントにズレが発生しても、TF
T毎に充電能力が異なることがなく、良好な映像表示が
可能である。
【0065】(第4の実施の形態)本実施の形態の特徴
は、TFTのソース電極とドレイン電極を走査信号線の
方向に順に配置している点にある。
【0066】図11に、本実施の形態を示す。本実施の
形態も先の第3の実施の形態と同様に、図2の(2)に
示す擬似ドット反転駆動を行う液晶表示パネルに関す
る。
【0067】図10に示す先の実施の形態では映像信号
線の方向に見て、上から下に向かって71、81、7
2、82の順にソース電極とドレイン電極が配置されて
いたが、図11に示す本実施の形態では走査信号線の方
向に見て、左から右に向かって71、81、72、82
の順にソース電極とドレイン電極が配置されている。
【0068】この構成においても、先の実施の形態と同
様の理由で、各層のアライメントにズレが発生しても、
TFT毎に充電能力が異なることがなく、良好な映像表
示が可能である。
【0069】(第5の実施の形態)本実施の形態は、T
FTを走査信号線上に形成するものである。
【0070】図12に、本実施の形態を示す。図8に示
す第1の実施の形態(図1)では画素内に形成されてい
たTFT1を走査信号線3外に配置している。しかも、
本実施の形態のようにTFTを走査信号線の上に形成し
ても、TFTのソース電極とドレイン電極を映像信号線
の方向に、第1の実施の形態に示した順に配置すること
が可能であり、これにより、第1の実施例に記載したの
と同様の効果を得られる。さらに、このような構成にす
ることによって画素の面積を大きく設計することが可能
であり、液晶表示パネルの開口率を高めて明るい表示を
行うことができる。
【0071】なお、TFTを走査信号線上に配置するの
は、他の実施の形態でも可能である。他の実施の形態に
適用しても、アラインメントずれにもかかわらずTFT
の充電能力に差がなく均一な表示が行えるとともに、開
口率が高まるため明るい表示となる。
【0072】(第6の実施の形態)本実施の形態は、横
電界方式の液晶パネルに関する。
【0073】以上の各実施の形態は、画素電極とこれに
対向する共通電極が異なる基板上に形成されている場合
であったが、図11に示すような画素電極と共通電極が
同一基板上に形成されている、たとえばIPS(in−
plane switching)のような横電界方
式、その他FFSはHS方式の液晶表示パネルにおいて
も、同様の効果が得られる。
【0074】以下、図13を参照しつつ本実施の形態を
簡単に説明する。本図の(1)は、上部から見た図であ
り、上下の2つの画素のTFT101、102のソース
電極71、72は図7に示すのと同様に、相隣接する映
像信号線71、72に接続されている。また、92は同
一(反ユーザ側、下部の)基板に形成された共通電極で
ある。6は、画素電極であり、各画素においてTFT1
01、102のドレイン電極81、82に接続されてい
る。
【0075】ただし、横電界方式、その他FFSやHS
方式の液晶の原理や構造はいわゆる周知技術であるた
め、その説明は省略する。
【0076】(第7の実施の形態)本実施の形態は、T
FTとしてチャネルエッチ型を使用するものである。
【0077】以上の実施の形態は全て、TFTがチャネ
ル保護型の場合であったが、その他FFSやHS方式、
TFTはこれに限らずチャネルエッチ型でもよい。チャ
ネルエッチ型のTFTを用いた場合を図14の(1)〜
(5)に示す。これらは、それぞれ図6〜図10に対応
するものであり、チャネル保護膜に換えて、半導体層1
5をパターニングしている。
【0078】本発明のTFTの構成により、チャネルエ
ッチ型の場合にも、チャネル保護型の場合と同様に、半
導体層15とソース電極71、72及びドレイン電極8
1、82とが重なり合った面積が画素間で異なることが
なくなり、良好な映像の表示が可能となる。
【0079】(第8の実施の形態)本実施の形態は、T
FTとしてソース電極あるいはドレイン電極の少くも一
方が複数あるいわゆるコの字型のTFTに関する。
【0080】図15から図20に、本実施の形態の上下
若しくは左右方向の2個がいわば組となったTFTでの
ソース電極、ドレイン電極、ゲート電極、映像信号線、
画素信号線との配置あるいは基板上方から見TFTの容
量に関係する部分の重なり具合の関係を示す。
【0081】図15では、隣接する2本の映像信号線間
で、2個のTFTはそのソース電極が互いに異なる映像
信号線に接続され、左右に配置されている。図16で
は、隣接する2本の走査信号線間で、2個のTFTはそ
のゲート電極が異なる走査信号線に接続され、上下に配
置されている。図15においては隣接する2本の映像信
号線内でソース電極が互いに異なる走査信号線に接続さ
れた各TFTには、図16においては隣接する2本の走
査信号線内でゲート電極が互いに異なる走査信号線に接
続された各TFTには、ソース電極7が2個あり、この
2個のソース電極がそれらの中央にドレイン電極8をい
わば挟み込んでいる。このため、縦置き、横置きの向慮
が不必要となっている。
【0082】なお、両図において、ソース電極とゲート
電極の数及び位置関係が逆になっていても良いのは勿論
である。なおまた、図16等において、15はチャネル
エッチ型のTFTの半導体層であるが、チャネル保護型
のTFTならばチャネル保護膜となる。
【0083】図17から図20においては、ソース電
極、ドレイン電極とも各2個あり、これらが左右あるい
は上下方向に等間隔で配列されている。更に、半導体層
あるいはその上部の絶縁膜14は細長い直方形であり、
その短辺(左右)方向に多少のアライメントのずれが生
じても、ソース電極、ドレイン電極との重なり部の面積
は変化しない。また、その上下あるいは左右の短辺部は
これまた左右あるいは上下方向に細長いソース電極ある
いはドレイン電極の中央部当たりまであり、このため、
長辺(上下)方向に多少のアライメントずれがあって
も、2個のTFTの特性は不変、若しくは、同じ様に変
化する。
【0084】なお、本実施の形態では、ソース電極とド
レイン電極は1個のTFTに最大2つであるが、これよ
り多数であっても良いのは勿論である。更にこの場合、
端部の電極を除き、必ずしも等間隔や交互配置でなくて
も良いのも勿論である。
【0085】なおまた、図17と図18では、左右に配
置された2個のTFTのソース電極は異なるソース線に
接続されており、図19と図20では上下に配置された
2個のTFTのゲート電極は異なるゲート配線に接続さ
れている。ただし、このことの意義については内容が重
複するため、その説明は省略する。
【0086】(第9の実施の形態)本実施の形態は、T
FTがいわゆるL型の場合である。
【0087】図21に、本実施の形態の上下若しくは左
右に並んだ2個がいわば1組をなすTFTの配置例を幾
つか示す。図で判る様に、本実施の形態では、上下又は
左右に配置された2個のTFTは共にドレイン電極8が
L型であり、ソース電極は隣接した異なる映像信号線に
接続されている。平面が四角の半導体層14は、ドレイ
ン電極8のL型部、ソース電極7と完全に重なってい
る。
【0088】本図の(1)は、2個かTFTが左右に配
置されている場合である。(2)は上下に配置されてい
る場合であり、(3)はゲート上にTFTを形成した場
合である。これら(1)、(2)、(3)いずれにおい
ても、従来ならば容量に関係するはずの丸で囲んだ部
分、あるいはその部分の各部の重なり面積ははアライメ
ントのずれに無関係に一定となっている。
【0089】(第10の実施の形態)本実施の形態は、
ダイオードに関する。
【0090】本実施の形態を、図22の(2)に示す。
【0091】既述の理由により、図22の(1)に示す
TFTの配列であれば、アライメントのズレでダイオー
ドの容量差が生じる。しかし、図22の(2)に示す配
列であれば、上下方向のズレに無関係、左右方向のズレ
で同様の変化するためズレに強くなる。
【0092】(第11の実施の形態)本実施の形態は、
第1及び第2の実施の形態に記載した液晶表示パネルの
駆動方法に関する。
【0093】図23の(1)と(2)は本実施の形態の
回路を示す。
【0094】液晶表示パネルに配置されている映像信号
線2に印加する映像信号電圧を、図23の(1)に示す
ように走査信号線3の方向に正、負、正、負、…と極性
を反転させることで、隣り合う2つの画素には必ず極性
の異なる電圧が書き込まれる。これにより、液晶表示パ
ネル全体では図3に示したようになり、擬似ドット反転
駆動を行うことができる。
【0095】映像信号線2に印加する信号の極性は、図
23の(2)に示すように走査信号線の方向3に負、
正、負、正、…としても良い。
【0096】各実施の形態において、画素電圧交流化の
ために、映像信号線2に印加する映像信号電圧の極性を
フレーム毎に反転させ、図23の(1)と(2)の2つ
の信号パターンをフレーム毎に切り替える様にしてい
る。これにより、液晶表示パネルの上下左右に隣り合う
2つの画素に書き込まれる映像信号電圧の極性が異な
り、かつ各画素には1フレーム毎に極性が反転され交流
電圧が印加される。従って、輝度むらやフリッカのない
ドット反転表示を、DC電圧の影響による表示の劣化な
く行うことができる。
【0097】なお、1表示周期あるいは所定数の表示周
期毎に各画素の極性を反転させる回路構成はいわゆる周
知技術かつ容易であり、更に疑似ドット反転の場合も同
様である(一番簡単には、各映像信号線、走査信号線等
の+、−のスイッチを1表示周期毎等に切り換えれば良
い)。このため、その回路等の説明は省略する。なお参
考までに、第11と第12の実施の形での+、−の印加
のための回路を図24に概念的に示す。ただし、実際に
は各画素毎に映像についての情報も極性切換部に入力さ
れたりするが、煩雑となるため、これは図示していな
い。
【0098】(第12の実施の形態)本実施の形態は、
先の第3及び第4の実施の形態の液晶表示パネルの駆動
方法に関する。
【0099】図23の(3)と(4)に本実施の形態の
回路を示す。
【0100】映像信号線2に印加する映像信号電圧の極
性を、ある走査線が走査されている水平走査期間には図
23の(3)、次の走査線が走査されている水平走査期
間には図23の(4)、更に次の期間には図23の
(3)というように交互に切り替える(映像信号電圧の
極性を水平走査期間毎に正、負、正、負、…と反転させ
る)。これによって、液晶表示パネル内の隣り合う2つ
の画素には図3に示したように、必ず異なる極性の電圧
が書き込まれ擬似ドット反転駆動を行うことができる。
【0101】(第13の実施の形態)本実施の形態は、
疑似ドット反転表示におけるカラー表示特性の改善に関
する。カラー表示パネルの3原色の配列がモザイクの場
合、赤(R)、緑(G)、青(B)の各原色は斜め方向
にこの順で繰り返して入れるされるため、赤を例にとる
と、正(+)での表示の列と負(−)での表示の列とが
交互に並列されることとなる。このため、色彩にうるさ
い人や専門的な職業家のそのための使用では問題となり
うる。しかし、ストライプでの配列ならば、縦(あるい
は横)方向の赤い帯は1画素毎に正と負の表示が繰り返
され、更に3列隔てた隣の赤い帯では1画素ずれて正と
負の表示が繰り返される。このため、より好ましい赤の
表示となる。
【0102】この技術内容を図25に示す。本図の
(1)は、疑似ドット変換における各画素の+と−の分
布の様子を示す。このため基本的には図3と同じであ
り、○は+又は−であり、各画素では1表示周期で反転
する。本図の(2)は、画素の配列がモザイクの場合の
赤い画素の+、−の配置を示す。この場合、右に示す様
に赤い画素が斜め方向に+の組と−の組とが交互に配列
されている。本図の(3)は、同じく上下方向のストラ
イプの場合である。
【0103】(第14の実施の形態)本実施の形態は、
液晶論理素子の場合である。
【0104】近年、図26に示す様に、入射光65に対
してその演算結果を通過光66として出力する光論理素
子67が開発されている。これは、光コンピューターへ
の応用に際して高い信頼性、性能が要求される。この場
合にも、上述の実施の形態で説明した技術を組み合わせ
て、十分に要求を満たす信頼性、性能が得られた。
【0105】以上、本発明をその幾つかの次子の形態に
基づいて説明してきたが、本発明は何もこれらに限定さ
れないのは勿論である。すなわち、例えば以下の様にし
ても良い。
【0106】1)液晶の種類、半導体材料の種類等は他
のもの、例えば半導体材料ならばSi−C−Ge、Si
−Geとしている。
【0107】2)半導体素子、画素の大きさは不問であ
る。
【0108】3)液晶とTFT若しくはダイオードを使
用する限り、液晶表示装置、液晶光論理素子以外の製
品、物、例えばゴーグル等での液晶シャッター、写真機
での液晶絞り機構としている。
【0109】4)画素の形状は長方形であったり、その
寸法は50μm程度、TFTもチャネル方向長さが10
μm程度等、他の寸法、形状等としている。
【0110】5)液晶表示装置としては、反射型や兼
(両)用型としている。
【0111】
【発明の効果】以上の説明で判る様に、本発明によれば
スイッチング素子として薄膜トランジスタを用いたアク
ティブマトリクス型液晶表示パネルにおいて、擬似ドッ
ト反転駆動を行う際に、製造の制約から生じるパネル内
の各画素用の薄膜トランジスタの性能差をなくすことが
できる。このため、液晶表示パネルにて良好な映像が表
示される。
【0112】また、カラー表示の一層の良好性に寄与す
る。
【図面の簡単な説明】
【図1】 画素内における交流の印加の様子とその利点
を示す図である。
【図2】 従来の液晶の駆動にTFTを使用した場合の
等価回路図である。
【図3】 ドット反転駆動における各画素毎の充電極性
を示す図である。
【図4】 従来例の画素のスイッチング素子としてのT
FTの平面と断面の図である。
【図5】 アライメントのズレを説明するための図であ
る。
【図6】 各種(型)の薄膜トランジスタにおけるアラ
イメントのずれの態様をしめす図である。
【図7】 ダイオードにおけるアライメントのずれの発
生を示す図である。
【図8】 本発明の第1の実施の形態の液晶パネル上で
のTFTの配列を示す図である。
【図9】 本発明の第2の実施の形態の液晶パネルの平
面図である。
【図10】 本発明の第3の実施の形態の液晶パネルの
TFTの配列を示す平面図である。
【図11】 本発明の第4の実施の形態の液晶パネルの
TFTの配列を示す平面図である。
【図12】 本発明の第5の実施の形態の液晶パネルの
TFTの配列を示す平面図である。
【図13】 本発明の第6の実施の形態としての横電界
方式での液晶パネルのTFTの配列を示す図である。
【図14】 本発明の第7の実施の形態としてのチャネ
ルエッチ型のTFTを用いた各種液晶パネルの平面図で
ある。
【図15】 本発明の第8の実施の形態の1を示す図で
ある。
【図16】 本発明の第8の実施の形態の1を示す図で
ある。
【図17】 本発明の第8の実施の形態の1を示す図で
ある。
【図18】 本発明の第8の実施の形態の1を示す図で
ある。
【図19】 本発明の第8の実施の形態の1を示す図で
ある。
【図20】 本発明の第8の実施の形態の1を示す図で
ある。
【図21】 本発明の第9の実施の形態の1を示す図で
ある。
【図22】 本発明の第11及び第12の実施の形態の
液晶表示パネルの回路図である。
【図23】 上記2つの実施の形態での電圧印加の様子
を示す図である。
【図24】 疑似ドット変換における信号線への電圧の
印加の原理を概念的に示す図である。
【図25】 本発明の第13の実施の形態の技術内容を
示す図である。
【図26】 本発明の第14の実施の形態としての光論
理素子を示した図である。
【符号の説明】
1,101,102 薄膜トランジスタ(TFT) 111 ダイオード 2,21,22 映像信号線 3,31,32 走査信号線 40 液晶分子 4 液晶層 45 不純物イオン 5 蓄積容量 6 画素電極 60,61,62 画素電極 7,71,72 ソース電極 8,81,82 ドレイン電極 11 ゲート電極 14 チャネル保護膜 15 半導体層 9 基板 90 上部基板(上部電極) 91 下部基板(下部電極) 92 対向電極 93 偏光板 94 偏光板、反射板
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 612D 21/336 616T (72)発明者 浅田 智 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 熊川 克彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田窪 米治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (41)

    【特許請求の範囲】
  1. 【請求項1】 基板上に各複数の走査信号線と映像信号
    線が相直交して配設され、更に走査信号線と映像信号線
    で囲まれた1の区画には該区画に相応した半導体層の光
    の透過状態を制御するスイッチング素子としての薄膜ト
    ランジスタを有し、更に両信号線、薄膜トランジスタの
    形成にパターニングを使用した液晶装置であって、 上記相隣接する2本の映像信号線間に在る2個の薄膜ト
    ランジスタは、各々のソース電極は互に異なる映像信号
    線に接続され、 更に、それらのゲート電極、ソース電極、ドレイン電極
    は、それら各電極のパターニングによる形成時にアライ
    メントずれが生じたとしても、ゲート電極とドレイン電
    極間の容量とゲート電極とソース電極間の容量の少くも
    一方は、一定若しくは2個のトランジスタ間で同じに変
    化する形状、構造のアライメントずれ対応型の電極であ
    ることを特徴とする液晶装置。
  2. 【請求項2】 基板上に各複数の走査信号線と映像信号
    線が相直交して配設され、更に走査信号線と映像信号線
    で囲まれた1の区画には該区画に相応した半導体層の光
    の透過状態を制御するスイッチング素子としての薄膜ト
    ランジスタを有し、更に両信号線、薄膜トランジスタの
    形成にパターニングを使用した液晶装置であって、 上記相隣接する2本の走査信号線間に在る2個の薄膜ト
    ランジスタは、各々のゲート電極は互に異なる走査信号
    線に接続され、 更に、それらのゲート電極、ソース電極、ドレイン電極
    は、それら各電極のパターニングによる形成時にアライ
    メントずれが生じたとしても、ゲート電極とドレイン電
    極間の容量とゲート電極とソース電極間の容量の少くも
    一方は、一定若しくは2個のトランジスタ間で同じに変
    化する形状、構造のアライメントずれ対応型の電極であ
    ることを特徴とする液晶装置。
  3. 【請求項3】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    ゲート電極とドレイン電極、ゲート電極とソース電極の
    少くも一方の重なり面積の変化が一定若しくは同じであ
    る様に形成された重なり面積の補償型の薄膜トランジス
    タであることを特徴とする請求項1に記載の液晶装置。
  4. 【請求項4】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    ゲート電極とドレイン電極、ゲート電極とソース電極の
    少くも一方の重なり面積の変化が一定若しくは同じであ
    る様に形成された重なり面積の補償型の薄膜トランジス
    タであることを特徴とする請求項2に記載の液晶装置。
  5. 【請求項5】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    半導体層とドレイン電極、半導体層とソース電極の少く
    も一方の重なり面積の変化が一定若しくは同じである様
    に形成された重なり面積の補償型の薄膜トランジスタで
    あることを特徴とする請求項1に記載の液晶装置。
  6. 【請求項6】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    半導体層とドレイン電極、半導体層とソース電極の少く
    も一方の重なり面積の変化が一定若しくは同じである様
    に形成された重なり面積の補償型の薄膜トランジスタで
    あることを特徴とする請求項2に記載の液晶装置。
  7. 【請求項7】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    チャネル保護膜とドレイン電極、チャネル保護膜とソー
    ス電極の少くも一方の重なり面積の変化が一定若しくは
    同じである様に形成された重なり面積の補償型の薄膜ト
    ランジスタであることを特徴とする請求項1に記載の液
    晶装置。
  8. 【請求項8】 上記2個の薄膜トランジスタは、 アライメントずれによるゲート電極とドレイン電極間の
    容量、ゲート電極とソース電極間の容量の少くも一方の
    変化への補償手段として、アライメントのずれに対する
    チャネル保護膜とドレイン電極、チャネル保護膜とソー
    ス電極の少くも一方の重なり面積の変化が一定若しくは
    同じである様に形成された重なり面積の補償型の薄膜ト
    ランジスタであることを特徴とする請求項2に記載の液
    晶装置。
  9. 【請求項9】 上記2個の薄膜トランジスタは更に、 第1の薄膜トランジスタの第1の映像信号線に接続され
    たソース電極をS1とし、ドレイン電極をD1とし、第
    2の薄膜トランジスタの第2の映像信号線に接続された
    ソース電極をS2とし、ドレイン電極をD2としたと
    き、これら4個の電極は上記映像信号線の方向にS1,
    D1,S2,D2若しくはD1,S1,D2,S2の順
    に配置されていることを特徴とする請求項1、請求項
    3、請求項5若しくは請求項7に記載の液晶装置。
  10. 【請求項10】 上記2個の薄膜トランジスタは更に、 第1の薄膜トランジスタの第1の映像信号線に接続され
    たソース電極をS1とし、ドレイン電極をD1とし、第
    2の薄膜トランジスタの第2の映像信号線に接続された
    ソース電極をS2とし、ドレイン電極をD2としたと
    き、これら4個の電極は走査信号線の方向にS1,D
    1,S2,D2若しくはD1,S1,D2,S2の順に
    配置されていることを特徴とする請求項1、請求項3、
    請求項5若しくは請求項7に記載の液晶装置。
  11. 【請求項11】 上記2個の薄膜トランジスタは更に、 第1の薄膜トランジスタの第1の走査信号線に接続され
    たソース電極をS1とし、ドレイン電極をD1とし、第
    2の薄膜トランジスタの第2の走査信号線に接続された
    ソース電極をS2とし、ドレイン電極をD2としたと
    き、これら4個の電極は上記走査信号線の方向にS1,
    D1,S2,D2若しくはD1,S1,D2,S2の順
    に配置されていることを特徴とする請求項2、請求項
    4、請求項6若しくは請求項8に記載の液晶装置。
  12. 【請求項12】 上記2個の薄膜トランジスタは更に、 第1の薄膜トランジスタの第1の走査信号線に接続され
    たソース電極をS1とし、ドレイン電極をD1とし、第
    2の薄膜トランジスタの第2の走査信号線に接続された
    ソース電極をS2とし、ドレイン電極をD2としたと
    き、これら4個の電極は上記映像信号線の方向にS1,
    D1,S2,D2若しくはD1,S1,D2,S2の順
    に配置されていることを特徴とする請求項2、請求項
    4、請求項6若しくは請求項8に記載の液晶装置。
  13. 【請求項13】 上記2個の薄膜トランジスタは更に、 ソース電極若しくはドレイン電極は、その一方が他方よ
    り1つ多くあり、 同じくこれらの電極は、走査信号線に並行かつ交互に配
    置され、 同じくこれらの電極は半導体層、チャネル保護膜の少く
    も1に対して、それらの両端が基板上面より見て走査信
    号線方向に食み出し、 1つ多い方の電極は、映像信号線方向の両端にある2つ
    が上記半導体層、チャネル保護膜の少くも1に対し、基
    板上面より見て映像信号線方向に相反する方向で食み出
    していることを特徴とする請求項1、請求項3若しくは
    請求項5に記載の液晶装置。
  14. 【請求項14】 上記2個の薄膜トランジスタは更に、 ソース電極若しくはドレイン電極は、その一方が他方よ
    り1つ多くあり、 同じくこれらの電極は、走査信号線に並行かつ交互に配
    置され、 同じくこれらの電極は半導体層、チャネル保護膜の少く
    も1に対して、それらの両端が基板上面より見て走査信
    号線方向に食み出し、 1つ多い方の電極は、映像信号線方向の両端にある2つ
    が半導体層、チャネル保護膜の少くも1に対し基板上面
    より見て映像信号線方向に相反する方向で食み出してい
    ることを特徴とする請求項2、請求項4若しくは請求項
    6に記載の液晶装置。
  15. 【請求項15】 上記2個の薄膜トランジスタは更に、 ソース電極とドレイン電極は同数かつ各複数あり、 同じくこれらの電極は、走査信号線に並行かつ交互に配
    置され、 同じくこれらの電極は半導体層、チャネル保護膜の少く
    も1に対して、それらの両端が基板上面より見て走査信
    号線方向に食み出し、 その上更に、映像信号線方向の両端にあるソース電極と
    ドレイン電極が各々半導体層、チャネル保護膜の少くも
    1に対し基板上面より見て映像信号線方向に相反する方
    向で食み出していることを特徴とする請求項1に記載の
    液晶装置。
  16. 【請求項16】 上記2個の薄膜トランジスタは更に、 ソース電極とドレイン電極は同数かつ各複数あり、 同じくこれらの電極は、映像信号線に並行かつ交互に配
    置され、 同じくこれらの電極は、半導体層、チャネル保護膜の少
    くも1に対して、両端が各々ゲート絶縁膜、チャネル保
    護膜の少くも1映像信号線方向に食み出し、 その上更に、走査信号線方向の両端にあるソース電極と
    ドレイン電極が各々半導体層、チャネル保護膜の少くも
    1に対し基板上面より見て走査信号線方向に相反する方
    向で食み出していることを特徴とする請求項1に記載の
    液晶装置。
  17. 【請求項17】 上記2個の薄膜トランジスタは更に、 ソース電極とドレイン電極は同数かつ各複数あり、 同じくこれらの電極は、走査信号線に並行かつ交互に配
    置され、 同じくこれらの電極は、半導体層、チャネル保護膜の少
    くも1に対して、両端が各々基板上面より見て走査信号
    線方向に食み出し、 その上更に、映像信号線方向の両端にあるソース電極と
    ドレイン電極が各々半導体層、ゲート絶縁膜、チャネル
    保護膜の少くも1に対し基板上面より見て走査信号線方
    向に相反する方向で食み出していることを特徴とする請
    求項2に記載の液晶装置。
  18. 【請求項18】 上記2個の薄膜トランジスタは更に、 ソース電極とドレイン電極は同数かつ各複数あり、 同じくこれらの電極は、映像信号線に並行かつ交互に配
    置され、 同じくこれらの電極は、半導体層、チャネル保護膜の少
    くも1に対して、両端が基板上面より見て走査信号線方
    向に食み出し、 その上更に、走査信号線方向の両端にあるソース電極と
    ドレイン電極が各々半導体層、チャネル保護膜の少くも
    1に対し基板上面より見て走査信号線方向に相反する方
    向で食み出していることを特徴とする請求項2に記載の
    液晶装置。
  19. 【請求項19】 上記2個の薄膜トランジスタは更に、 2つの薄膜半導体のドレイン電極は、基板上面より見て
    ゲート電極との重なり部分が走査信号線に対していずれ
    も同じ方向に形成されていることを特徴とする請求項1
    に記載の液晶装置。
  20. 【請求項20】 相隣りあう2本の映像信号線に互いに
    極性が逆である映像信号電圧を印加する疑似ドット反転
    実現手段を有していることを特徴とする請求項1、請求
    項3、請求項5、請求項7、請求項15、請求項16若
    しくは請求項19に記載の液晶装置。
  21. 【請求項21】 相隣りあう2本の映像信号線に互いに
    極性が逆である映像信号電圧を印加する疑似ドット反転
    実現手段を有していることを特徴とする請求項9に記載
    の液晶装置。
  22. 【請求項22】 相隣りあう2本の映像信号線に互いに
    極性が逆である映像信号電圧を印加する疑似ドット反転
    実現手段を有していることを特徴とする請求項10に記
    載の液晶装置。
  23. 【請求項23】 相隣りあう2本の映像信号線に互いに
    極性が逆である映像信号電圧を印加する疑似ドット反転
    実現手段を有していることを特徴とする請求項13に記
    載の液晶装置。
  24. 【請求項24】 それぞれの映像信号線に印加される映
    像信号電圧極性を、所定数のフレーム毎に、フレーム全
    面を対象として反転させるフレーム極性反転手段を有し
    ていることを特徴とする請求項20に記載の液晶装置。
  25. 【請求項25】 それぞれの映像信号線に印加される映
    像信号電圧極性を、所定数のフレーム毎に、フレーム全
    面を対象として反転させるフレーム極性反転手段を有し
    ていることを特徴とする請求項21に記載の液晶装置。
  26. 【請求項26】 それぞれの映像信号線に印加される映
    像信号電圧極性を、所定数のフレーム毎に、フレーム全
    面を対象として反転させるフレーム極性反転手段を有し
    ていることを特徴とする請求項22に記載の液晶装置。
  27. 【請求項27】 それぞれの映像信号線に印加される映
    像信号電圧極性を、所定数のフレーム毎に、フレーム全
    面を対象として反転させるフレーム極性反転手段を有し
    ていることを特徴とする請求項23に記載の液晶装置。
  28. 【請求項28】 映像信号線に同一走査期間には同じ極
    性の映像信号電圧を印加し、更にその電圧極性を所定の
    水平走査期間毎に反転させる疑似ドット反転実現手段を
    有していることを特徴とする請求項2、請求項4、請求
    項6、請求項7、請求項8若しくは請求項18に記載の
    液晶装置。
  29. 【請求項29】 映像信号線に同一走査期間には同じ極
    性の映像信号電圧を印加し、更にその電圧極性を所定の
    水平走査期間毎に反転させる疑似ドット反転実現手段を
    有していることを特徴とする請求項11に記載の液晶装
    置。
  30. 【請求項30】 映像信号線に同一走査期間には同じ極
    性の映像信号電圧を印加し、更にその電圧極性を所定の
    水平走査期間毎に反転させる疑似ドット反転実現手段を
    有していることを特徴とする請求項12に記載の液晶装
    置。
  31. 【請求項31】 映像信号線に同一走査期間には同じ極
    性の映像信号電圧を印加し、更にその電圧極性を所定の
    水平走査期間毎に反転させる疑似ドット反転実現手段を
    有していることを特徴とする請求項14に記載の液晶装
    置。
  32. 【請求項32】 同一走査信号線に接続されている薄膜
    トランジスタに印加される映像信号電圧の極性を所定の
    フレーム数毎に、フレーム全面を対象として反転させる
    フレーム極性反転手段を有していることを特徴とする請
    求項28に記載の液晶装置。
  33. 【請求項33】 同一走査信号線に接続されている薄膜
    トランジスタに印加される映像信号電圧の極性を所定の
    フレーム数毎に、フレーム全面を対象として反転させる
    フレーム極性反転手段を有していることを特徴とする請
    求項29に記載の液晶装置。
  34. 【請求項34】 同一走査信号線に接続されている薄膜
    トランジスタに印加される映像信号電圧の極性を所定の
    フレーム数毎に、フレーム全面を対象として反転させる
    フレーム極性反転手段を有していることを特徴とする請
    求項30に記載の液晶装置。
  35. 【請求項35】 同一走査信号線に接続されている薄膜
    トランジスタに印加される映像信号電圧の極性を所定の
    フレーム数毎に、フレーム全面を対象として反転させる
    フレーム極性反転手段を有していることを特徴とする請
    求項31に記載の液晶装置。
  36. 【請求項36】 上記液晶装置は、 原色の各画素が帯状に配列されたカラー液晶表示装置で
    あることを特徴とする請求項20に記載の液晶装置。
  37. 【請求項37】 上記液晶装置は、 原色の各画素が帯状に配列されたカラー液晶表示装置で
    あることを特徴とする請求項24に記載の液晶装置。
  38. 【請求項38】 上記液晶装置は、 原色の各画素が帯状に配列されたカラー液晶表示装置で
    あることを特徴とする請求項28に記載の液晶装置。
  39. 【請求項39】 上記液晶装置は、 原色の各画素が帯状に配列されたカラー液晶表示装置で
    あることを特徴とする請求項32に記載の液晶装置。
  40. 【請求項40】 一方の基板に走査信号線とダイオード
    と画素電極を有し、他方の基板に映像信号線を有し、上
    記2枚の基板間に液晶層を挟持した液晶装置であって、 上記ダイオード素子は、相隣接する2本の走査信号線間
    に在る2個のダイオード素子は各々のゲート電極は互に
    異なる走査信号線に接続され、 更に、それらの各電極のパターニングによる形成時にア
    ライメントずれが生じたとしても、容量が2個のダイオ
    ード素子間で一定若しくは同じに変化する形状、構造の
    アライメントずれ対応型のダイオード素子であることを
    と特徴とする液晶装置。
  41. 【請求項41】 上記液晶装置は、 原色の各画素が帯状に配列されたカラー液晶表示装置で
    あることを特徴とする請求項40に記載の液晶装置。
JP2000389680A 1999-12-24 2000-12-22 液晶装置 Withdrawn JP2001264818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000389680A JP2001264818A (ja) 1999-12-24 2000-12-22 液晶装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP36717299 1999-12-24
JP2000004279 2000-01-13
JP2000-4279 2000-01-13
JP11-367172 2000-01-13
JP2000389680A JP2001264818A (ja) 1999-12-24 2000-12-22 液晶装置

Publications (1)

Publication Number Publication Date
JP2001264818A true JP2001264818A (ja) 2001-09-26

Family

ID=27341747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389680A Withdrawn JP2001264818A (ja) 1999-12-24 2000-12-22 液晶装置

Country Status (1)

Country Link
JP (1) JP2001264818A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005346064A (ja) * 2004-05-31 2005-12-15 Lg Phillips Lcd Co Ltd 横電界液晶表示装置及びその駆動方法
WO2006098176A1 (ja) * 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2006330472A (ja) * 2005-05-27 2006-12-07 Sharp Corp 液晶表示装置
JP2006343755A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
US7423625B2 (en) 2003-11-18 2008-09-09 Samsung Electronics, Co., Ltd. Liquid crystal display and driving method thereof
CN100452427C (zh) * 2002-09-30 2009-01-14 M/A-Com公司 小型非线性异质结双极晶体管阵列
KR100898788B1 (ko) * 2002-11-13 2009-05-20 엘지디스플레이 주식회사 액정패널의 구동 장치 및 방법
US7638802B2 (en) 2005-10-20 2009-12-29 Samsung Electronics Co., Ltd. Flat panel display including thin film transistor substrate
JP2010050348A (ja) * 2008-08-22 2010-03-04 Ricoh Co Ltd 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US7916106B2 (en) 2006-04-17 2011-03-29 Samsung Electronics Co., Ltd. LCD driving device
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101174588B1 (ko) 2010-03-31 2012-08-16 가시오게산키 가부시키가이샤 반도체 장치, 및 발광 장치와 전자기기
KR101197056B1 (ko) * 2005-06-09 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
KR20140016825A (ko) * 2012-07-31 2014-02-10 소니 주식회사 표시 패널, 표시 장치 및 전자 시스템
US8711302B2 (en) 2006-12-11 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452427C (zh) * 2002-09-30 2009-01-14 M/A-Com公司 小型非线性异质结双极晶体管阵列
KR100898788B1 (ko) * 2002-11-13 2009-05-20 엘지디스플레이 주식회사 액정패널의 구동 장치 및 방법
US7423625B2 (en) 2003-11-18 2008-09-09 Samsung Electronics, Co., Ltd. Liquid crystal display and driving method thereof
US8174519B2 (en) 2003-11-18 2012-05-08 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
JP2005346064A (ja) * 2004-05-31 2005-12-15 Lg Phillips Lcd Co Ltd 横電界液晶表示装置及びその駆動方法
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
US7612839B2 (en) 2005-03-15 2009-11-03 Sharp Kabushiki Kaisha Active matrix substance and display device including the same
WO2006098176A1 (ja) * 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP4693501B2 (ja) * 2005-05-27 2011-06-01 シャープ株式会社 液晶表示装置
JP2006330472A (ja) * 2005-05-27 2006-12-07 Sharp Corp 液晶表示装置
JP2006343755A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
KR101197056B1 (ko) * 2005-06-09 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US8759833B2 (en) 2005-06-09 2014-06-24 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US7638802B2 (en) 2005-10-20 2009-12-29 Samsung Electronics Co., Ltd. Flat panel display including thin film transistor substrate
US7916106B2 (en) 2006-04-17 2011-03-29 Samsung Electronics Co., Ltd. LCD driving device
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
US8711302B2 (en) 2006-12-11 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display
JP2010050348A (ja) * 2008-08-22 2010-03-04 Ricoh Co Ltd 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
KR101174588B1 (ko) 2010-03-31 2012-08-16 가시오게산키 가부시키가이샤 반도체 장치, 및 발광 장치와 전자기기
US8410482B2 (en) 2010-03-31 2013-04-02 Casio Computer Co., Ltd. Semiconductor device, light emitting apparatus and electronic device
JP2014029423A (ja) * 2012-07-31 2014-02-13 Sony Corp 表示パネル、表示装置ならびに電子機器
KR20140016825A (ko) * 2012-07-31 2014-02-10 소니 주식회사 표시 패널, 표시 장치 및 전자 시스템
US9368064B2 (en) 2012-07-31 2016-06-14 Joled Inc. Display panel, display apparatus, and electronic system
KR102031011B1 (ko) 2012-07-31 2019-10-11 가부시키가이샤 제이올레드 표시 패널, 표시 장치 및 전자 시스템

Similar Documents

Publication Publication Date Title
US6914644B2 (en) Liquid crystal device
US20190278145A1 (en) Display panel
US7936323B2 (en) Liquid crystal display device
TWI484272B (zh) 透明液晶顯示面板之畫素結構
US7701520B2 (en) Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction
JP5024110B2 (ja) 電気光学装置及び電子機器
JP2001264818A (ja) 液晶装置
US8243238B2 (en) Transflective liquid crystal display device
JPH11167127A (ja) アクティブマトリクス型液晶表示装置
JP2012108464A (ja) 電気光学装置および電子機器
JPH08179341A (ja) 液晶表示装置およびその駆動方法
US20070279487A1 (en) Display device
WO2011078168A1 (ja) 液晶表示装置
KR20080033083A (ko) 전기 광학 장치 및 전자 기기
US20100208157A1 (en) Liquid crystal display and manufacturing method thereof
JP4978786B2 (ja) 液晶表示装置
WO2019192082A1 (zh) 一种液晶显示器
JP5299224B2 (ja) 電気光学装置及び電子機器
CN109416489B (zh) 液晶阵列基板、液晶显示面板和液晶显示装置
JP3194873B2 (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
JPS61282823A (ja) カラ−テレビ用液晶パネル
WO2021146907A1 (zh) 阵列基板和显示面板
JP2013205628A (ja) 液晶表示装置
JP3405432B2 (ja) 液晶表示装置
US20240055440A1 (en) Array substrate and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110530