JP2828981B2 - 液晶ディスプレイパネル - Google Patents
液晶ディスプレイパネルInfo
- Publication number
- JP2828981B2 JP2828981B2 JP32715287A JP32715287A JP2828981B2 JP 2828981 B2 JP2828981 B2 JP 2828981B2 JP 32715287 A JP32715287 A JP 32715287A JP 32715287 A JP32715287 A JP 32715287A JP 2828981 B2 JP2828981 B2 JP 2828981B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate line
- line
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶ディスプレイパネルに係り、特に画素の
開口率を低下させることなく、付加容量を増大できる付
加容量の配置法に関する。 〔従来の技術〕 あるゲート線に対応する画素と次段のゲート線の間に
付加容量を設けることに関する従来技術としては、特開
昭59−119329号、特開昭60−87393号、特開昭62−15215
7号などが挙げられる。 第２図は従来技術に係る付加容量を具備したアクティ
ブマトリックス液晶ディスプレイパネルの一画素部を示
す図であり，（ａ）はその平面図、（ｂ）は第２図
（ａ）のA2−A2′線断面図、（Ｃ）は等価回路図であ
る。一画素を選択する薄膜トランジスタ（以下TFTと略
する）４は、第２図（ｂ）に示すように、ゲート線２、
ゲート絶縁膜11、ａ−Si:H（ｉ）層８、ａ−Si:H（n+）
層15、信号線１、ソース電極５、画素電極９よりなって
いる。また、付加容量７は第２図（ａ）に示すように画
素電極９と次段のゲート線３とを重なり合わせて形成す
る。誘電体層は第２図（ｂ）に示すように、ゲート絶縁
膜11をそのまま使用する。ここで、13はゲート配線抵抗
を低減するための抵抗金属配線、12は保護膜である。 付加容量７を設ける目的に関して以下に概説する。TF
Tにゲート線とソース電極５の重なり部分に起因する寄
生容量が存在するため、この寄生容量を介して、ゲート
線２の走査パルスが洩れ込み、画素電極９の電位Vsを変
動させる。この洩れ込み電圧成分は通常、走査パルスの
デューティ比が（1/ゲート線数）であることと、正負方
向に非対称なパルスであるため画素電位に直流成分が加
算された形となる。この直流成分は液晶パネルの焼付き
を生じさせたり、残像特性を劣化させる。従って、付加
容量７を介して次段のゲート線３から直流成分とは逆極
性のパルスを洩れ込ませて直流成分を相殺することが行
なわれる。 また、TFTOFF抵抗が低下した場合に、画素電極９と液
晶を介して対向電極17とで形成される画素容量16が十分
に大きくないと一旦TFT4を介して書き込まれた画素電位
Vsが、次の書き込みまでの期間内に保持できないという
問題が発生する。これは液晶パネルでは黒しずみ、白ヌ
ケといった欠陥を引き起こす。この時、付加容量７は画
素容量16を増大させる効果があるので、上記の問題が発
生しにくくなる。 以上述べた如く、付加容量を設置することは、TFTで
画素選択を行うアクティブマトリックス液晶パネルにお
いては、その画質向上のために有効な方法であることが
知られている。 一方、液晶ディスプレイパネルをカラー化するために
は、赤、緑、青（以下それぞれＲ、Ｇ、Ｂと略す）の三
色の画素の配列方法が問題になる。配列方法として、現
在、第３図に示すような配列方法として、現在、第３図
に示すような配列方法が提案されている。テレビジョン
学会技術報告ED904,IPD101−７昭和60年11月14日）。第
３図（ａ）は縦ストライプと呼ばれる配列でR,G,Bの画
素列が縦方向に並んでおり、縦縞が目立ちやすいという
欠点がある。第３図（ｂ）は斜めモザイクと呼ばれる配
列で、R,G,Bの画素列が斜め方向に並んでおり、斜め線
が気になり、画像の輪郭が気になり、画像の輪郭部分が
ギザギザに見える欠点がある。第３図（ｃ）はスクエア
（矩形）配列と呼ばれる配列で１カラー画素内にＧが二
点あるために全体に緑がかって見え、色バランスの点で
難点がある。第３図（ｄ）はトライアングル（三角）と
呼ばれる配列で画素が対称になっているため色再現性が
良く、同じ画素数、画素密度で比較した場合、他の第３
図（ａ），（ｂ），（ｃ）と比較した場合、最も画質の
点で優れている配列である。 従って、液晶カラーテレビ用には第３図（ｄ）のトラ
イアングル配列が最も一般的に用いられる。 しかし、トライアングルの画素配列は、上記第３図
（ｄ）に示すように、あるR,G,B繰り返し画素行（奇数
行とする）と次のR,G,B繰り返し画素行（偶数行）が1.5
画素ピッチあるいは0.5画素ピッチずらした配列である
ため、データ線あるいはゲート線のどちらか一方が鍵の
字状に0.5画素ピッチ分だけジグザグな配線を行う必要
がある。これに伴って、付加容量の設置位置の選択にも
制限が生じる。他の第３図（ａ），（ｂ），（ｃ）の配
列ではゲート線およびデータ線は画素ピッチのずれがな
いために、配線はゲート線、データ線とも直線で行うこ
とができる。 液晶ディスプレイパネルにおいてトライアングル配置
を行った先行技術には特開昭60−218626号，特開昭61−
208081号及び特開昭63−274985号公報があるが、いずれ
の先行技術にもトライアングル配置に付加容量を適用す
る記載はなく、さらには開口率を低下させない付加容量
の配置に関する記載もない。 〔発明が解決しようとする問題点〕 上記従来技術においては、液晶カラーテレビパネルで
画質上最も優れているとされるR,G,B三色の画素配置法
であるトライアングル配置を行った場合、付加容量の設
置法については配慮がされておらず、所望の付加容量
（通常0.3pFから3pFの範囲にある）を設置すると一画素
の開口率が低下し、パネルの輝度が低下するという問題
があり、開口率を維持しようとすると単位長当りの線密
度が低下するという問題が生じて両立が困難であった。 第４図は上記のように従来例を示した図である。第４
図（ａ）において、ｉ行のゲート線２とTFTを介して接
続するｉ画素は、ｉ−１画素とｉ＋１画素と半ピッチゲ
ート線方向にずれて設置されている。従って、ｉ画素に
隣接するｊ列およびｊ＋１列のデータ線10,1はｉ画素を
迂回して配線がなされる。この時、データ線10,1は半ピ
ッチ分だけゲート線と平行して配線される部分が生じ
る。平行して走るデータ線10,1はゲート線2,3とのクロ
ストーク容量を低減するために、上下いずれか一方にず
らして配線する必要がある。第４図（ａ）に示す例で、
ｊ＋１列のデータ線１とｉ行のゲート線２とで選択され
る（i,j＋１）画素に着目する。第４図（ａ）のA4−
A4′部分の断面図を第４図（ｂ）に示す。第４図（ｂ）
の基本的な構成は第２図（ｂ）の従来例と同じ構成にな
っている。第４図（ａ）において、（i,j＋１）画素の
画素電極９はｉ＋１行ゲート線３とで付加容量７が構成
されており、ｊ列データ線10はｉ＋１行ゲート線３に対
して、（i,j＋１）画素の付加容量７と同じ側に設置さ
れている。従って、付加容量７の幅Ｗは（行方向の画素
ピッチ）−（行方向の画素ずれピッチ）以下の幅に制限
されてしまう。この場合、十分な大きさの付加容量７を
設けるためにはゲート線幅を広くとってＬを大とする
か、一画素の開口部（画素電極９の内側の領域に設定す
る場合が多い）を削って設置するしかない。従って、第
４図の構成方向を採用すると、開口率（従って一画素の
輝度）の低下が、或いは、ゲート線幅を広げるための、
単位長さ当りの走査線本数の減少を免れることは困難で
ある。 そこで、画素ピッチにずれを持つ画素配列を行っても
上記の如き問題点のない付加容量の配置法が必要となっ
た。 〔問題点を解決するための手段〕 上記目的は、列方向に隣接する第１、第２のゲート線
と行方向に隣接する第１、第２のデータ線が交差し、該
ゲート線と該データ線で囲まれる領域に対応して画素電
極を設け、上記データ線を折り曲げることにより隣り合
う行の画素電極を行方向にずらして配置するとともに、
列方向に隣接する第１、第２画素電極と、該第１画素電
極は第１薄膜トランジスタを介して第２データ線に接続
され、該第１薄膜トランジスタのゲート電極は上記第１
ゲート線に接続され、上記第２画素電極は第２薄膜トラ
ンジスタを介して第１データ線に接続され、該第２薄膜
トランジスタのゲート電極は上記第２ゲート線に接続さ
れ、上記第１画素電極と上記第２ゲート線の重なり合う
部分で上記第１画素電極の電位を保持する容量素子を設
け、上記第２データ線を折り曲げて上記第２ゲート線と
上記第２画素電極との間に上記第２データ線を設けたこ
とを特徴とする液晶ディスプレイパネルにより達成され
る。 また上記液晶ディスプレイパネルにおいて、上記容量
素子の長辺を上記第２ゲート線に平行に設けることによ
り達成される。 また上記液晶ディスプレイパネルにおいて、上記第２
ゲート線を分岐し、上記容量素子の長辺を上記第１デー
タ線に平行に設けたことにより達成される。 また上記液晶ディスプレイパネルにおいて、上記第２
ゲート線を分岐し、上記容量素子は上記第１データ線に
平行な部分と上記第２ゲート線に平行な部分とからなる
ことにより達成される。 〔作用〕 上記の構成により、上記平行かつ近接して配置される
データ線にさまたげられることなく重畳部分が形成でき
るので、画素の開口率を低下させることなく所望の付加
容量を確保できる。 〔実施例〕 実施例１ 第１図は本発明の一実施例の液晶ディスプレイパネル
配置を示したものである。第１図において、（ａ）は
（i,j＋１）画素およびその周辺を示した平面図、
（ｂ）は（ａ）におけるA1−A1′部分の断面図を示した
ものである。第１図（ｂ）において、（i,j＋１）画素
のTFT部はｉ行ゲート線２上にゲート絶縁膜11,a−Si:H
（ｉ）パターン8,a−Si:H（n+）層15,j＋１行データ線
1,ソース電極５により構成されている。透光性の画素電
極９はソース電極５と電気的に接続されている。付加容
量７は画素電極９とｉ＋１行ゲート線３との間でゲート
絶縁膜11を介在させて重なり合う部分を設けて構成され
る。 上記の構成がなされた後、画素部、配線部上に保護膜
および配向膜が形成される。第１図（ａ）において、
（i,j＋１）画素に隣接するｊ列のデータ線10はｉ行の
ゲート線２を乗り越えてからｉ行ゲート線２と平行に配
線され、次にｉ＋１行ゲート線３を乗り越えてからｉ＋
１ゲート線３と平行に配線されている。従って、（i,j
＋１）画素の付加容量７とこれに隣接するｊ列データ線
10のｉ＋１行ゲート線３と平行な配線部分はｉ＋１行ゲ
ート線３を基準にして互いに反対側に設置される位置関
係になっている（第１図（ｂ）のｉ＋１行ゲート線３と
画素電極９で構成される付加容量とｊ列信号線10の位置
関係）。またこの関係は、第１図（ａ）において（ｉ＋
1,j−１）画素に着目して見ると、ｉ＋１行ゲート線３
と（ｉ＋1,j−１）画素の画素電極の間に、ｊ列のデー
タ線のゲート線に平行な配線部分を設けていると見るこ
とも出来る。ｉ＋１行のTFTはｉ行画素の付加容量７と
はｉ＋１行ゲート線を基準にして互いに反対側に設置さ
れているため、お互いに阻害し合うことはない。 また本実施例では、第１図（ａ）に示すように、ｉ行
のTFTと画素電極の配置は、ｉ＋１行のTFTと画素電極の
配置と、ゲート線に垂直な線を中心に線対称な関係に有
るため、TFTとデータ線のゲート線に平行な配線部分
も、お互いに阻害し合うことがない。 上記実施例の構成によれば、第１図（ａ）から明らか
なように、画素部への張り出し長Ｌを一定とした場合
に、付加容量７の幅Ｗは行方向の画素ピッチ以内にまで
広げることができる。第４図（ａ）の付加容量７の幅Ｗ
と本発明の第11図（ａ）の付加容量７の幅Ｗとの差は明
瞭である。 また、第４図に示す通りデータ線１とゲート線３が平
行にかつ近接して配置された部分のゲート線３上は、画
素電極９から見た場合デッドスペースと考えられる。 第１図（ａ）に示す実施例によれば、データ線１と平
行かつ近接した部分のゲート線３上に画素電極９とゲー
ト線３の重畳部を形成し、付加容量を形成するので、開
口率を損なわずに十分な大きさの付加容量を設けること
が出来る効果がある。 尚、本実施例の変形としては次のようなものが考えら
れる。 カラー液晶ディスプレイは画素電極およびTFTが搭載
されたTFT基板と対向電極17およびカラーフィルタが搭
載された対向電極基板が液晶を挾持するように貼り合わ
されて構成されている。対向電極に設置されたR,G,Bの
カラーフィルターはそれぞれTFT基板の一画素電極と対
応するように配置する。一画素のカラーフィルタパター
ンは一画素電極パターンの内側に一定の幅だけ狭めたパ
ターン（これが一画素の開口部となる）にし、カラーフ
ィルタ以外の部分は遮光性の膜で埋めつくす（ブラック
マトリックスと呼ぶ）ことが普通である。従って、一画
素電極９の周囲にはブラックマトリックスの外側にはみ
出さないで付加容量７が設置できるスペースが生じる。
第５図はその一例を示したもので、本発明の応用例の一
つである。第５図（ａ）の平面図において、（i,j＋
１）画素の付加容量７は画素電極９とｉ＋１行ゲート線
からＴ字形に張り出した部分とで構成される。A5−A5′
部分の断面図は第５図（ｂ）に示すようになり、（i,j
＋１）画素の付加容量７とｊ列データ線10の位置関係の
基本的な構成は第１図（ｂ）と同じである。すなわち、
信号線10と平行かつ近接した部分に付加容量７が形成さ
れる。この場合、画素パターンの形状が信号線方向に縦
長の形状の画素パターンとなっており、ｉ＋１行ゲート
線の張り出し部分がブラックマトリックスの範囲内にあ
れば、開口率を損うことなく付加容量７を設置できる。
仮に、Ｔ字形張り出し部がブラックマトリックスの外側
にはみ出したとしても、開口率の減少は最小限にするこ
とが可能である。 また、第１図と第５図を組み合わせた第６図に示すよ
うな配置法も本発明の有効な応用例の一例である。第６
図においては、（i,j＋１）画素の付加容量７はｉ＋１
行ゲート線とＴ字形に張り出した部分とを用いてＬ字形
に構成される。A6−A6′部分の断面図は第６図（ｂ）に
示す如く、第５図（ｂ）と同様の構成になっている。す
なわち、ゲート線に対し垂直及び平行の両方向に対し、
信号線10に平行かつ近接して付加容量７が配置されてい
る。第６図（ａ）の７に示す付加容量の配置法は本発明
の第１図、第２図の配置法と比較して、開口率を損なう
ことなく十分な大きさの付加容量を設置する上で最も有
利な方法である。 本発明の第１図（ａ）、第５図（ａ）、第６図（ａ）
の平面図において、上下方向に鏡面対称に反転させたパ
ターンとし、ゲート線の走査順序をｉ＋１からｉ方向に
逆転させた駆動方法を採用しても、また、左右方向に鏡
面対称に反転させたパターンとし、信号線の走査順序を
ｊ＋１からｊ方向に逆転させた駆動方法を採用しても本
発明は全く同様に適用することができる。 また、本発明はTFTの半導体層とａ−Si:H膜ばかりで
なく、多結晶Siを用いても有効なことは言うまでもない
ことである。 以下、上記実施例の液晶ディスプレイパネルの製造方
法を説明する。 第１図に示すように、透光性ガラス基板14上にCr/Al
二層膜よりなるゲート配線パターン2,3を形成する。こ
の時、Alは配線抵抗の低減するために用い、通常、TFT
形成部（ａ−Si:H（ｉ）８）および付加容量７のパータ
ンの下はAlを除去し、Crのみを残すように形成する。次
に，プラズマCVD用によりSiN11,a−Si:H（ｉ）８、ａ−
Si:H（n+）15層を連続的に形成する。ここで、SiNの膜
厚3000Å,a−Si:H（ｉ）膜厚は2000Å,a−Si:H（n+）膜
厚は400Åとした。次に、ドライエッチング法により、
ａ−Si:H（ｉ），（n+）島状パターン8,15を形成する。
次に、Cr/Al信号線パターン1,10およびソース電極５を
第１図（ａ），（ｂ）に示すような位置関係に形成す
る。次に、Cr/Al信号線パターン1,10,およびソース電極
５をマスクとして、TFTのチャンネル上のａ−Si:H
（n+）層を除去する。次に、ITO画素電極９パターンを
第１図（ａ），（ｂ）に示す位置関係に形成する。この
時、ゲート線３と画素電極９との重なり部分で形成され
る付加容量７は0.5pFである。次に、画面部全体を被覆
するようSiN保護膜を形成し、TFT基板とする。 一方、別のガラス基板上にR,G,B三色の色フィルター
を第３図（ｄ）に示すトライアングル状に配列させたパ
ターンを形成し、この上に有機樹脂からなる保護膜を形
成し、ITO対向電極16をパネルの画面全体に対応するよ
うに形成し、対向電極基板とする。この時、R,G,B三色
の色フィルターパターンはTFT基板の画素電極９の内側
に一定の幅５μｍだけ狭めたパターンとし、色フィルタ
ーパターン以外の部分は非透光性のブラックマトリック
スにする。 次に、TFT基板と対向電極に配向膜を塗布し、所定の
方向にラビング処理を行い、スペーサを分散させた後
に、両者をシール材を用いてのギャップ間隔に貼り合わ
せる。この時、TFT基板の画素電極９と色フィルターパ
ターンは一画素毎にそれぞれ所望の色の画素に対応する
ように位置合わせを行う。次に、両者の基板間のギャッ
プにTN液晶を封入して、カラー液晶ディスプレイパネル
が完成する。 本実施例によれば、第１図（ａ）に示す如く、信号線
10のゲート線３と平行な配線部分が付加容量７に対し
て、ゲート線３と反対側に設置されているので、付加容
量７はゲート線と平行な方向の画素ピッチ以内の幅にと
ることが出来、開口率を低下させることなくゲート線と
平行な方向に横長で十分な大きさの付加容量を設置する
ことができる。 実施例２ 本実施例は先に述べた本発明の変形例の一つである。 TFT基板の製造工程は実施例１と同様に行い、第５図
に示す如きパターンの基板を作製する。第５図（ａ）に
おいて付加容量７は実施例１と同様に信号線10に阻害さ
れない位置関係にあるので、ゲート線３にＴの字状に張
り出し部分を設けることが出来る。これと画素電極９に
より1pFの付加容量７を形成する。この付加容量７はブ
ラックマトリックスの範囲内にあるので、画素の開口率
を低下させることなく良好な画質のカラー液晶ディスプ
レイを得ることができる。 実施例３ 本実施例も先に述べた本発明の変形例の一つである。 TFT基板の製造工程は実施例１と同様に行い、第６図
に示す如きパターンの基板を作製する。第６図におい
て、付加容量７は第１図（ａ）と第５図（ａ）のパター
ンを合成したＬ字状に設けられている。第６図に示され
る如き、付加容量７は開口率を低下させることなく、十
分な大きさの付加容量を得るために、実施例１および２
と比較してさらに効果的な方法である。第６図の如き配
置の付加容量７は2pF程度の容量まで開口率を低下させ
ずに設置することが可能である。 〔発明の効果〕 本発明によれば、画質の最も良好とされるR,G,B三色
の画素のトライアングル画素配列により生じたゲート線
と信号線の平行な配線部分に阻害されることなく、一画
素内で効率良く十分な大きさの付加容量を設置できるの
で、一画素の開口率の低下、輝度の減少を招くことな
く、良好な画質（明かるく、残像，焼付がなく、画面内
の明かるさのムラがない）を得ることができる。
開口率を低下させることなく、付加容量を増大できる付
加容量の配置法に関する。 〔従来の技術〕 あるゲート線に対応する画素と次段のゲート線の間に
付加容量を設けることに関する従来技術としては、特開
昭59−119329号、特開昭60−87393号、特開昭62−15215
7号などが挙げられる。 第２図は従来技術に係る付加容量を具備したアクティ
ブマトリックス液晶ディスプレイパネルの一画素部を示
す図であり，（ａ）はその平面図、（ｂ）は第２図
（ａ）のA2−A2′線断面図、（Ｃ）は等価回路図であ
る。一画素を選択する薄膜トランジスタ（以下TFTと略
する）４は、第２図（ｂ）に示すように、ゲート線２、
ゲート絶縁膜11、ａ−Si:H（ｉ）層８、ａ−Si:H（n+）
層15、信号線１、ソース電極５、画素電極９よりなって
いる。また、付加容量７は第２図（ａ）に示すように画
素電極９と次段のゲート線３とを重なり合わせて形成す
る。誘電体層は第２図（ｂ）に示すように、ゲート絶縁
膜11をそのまま使用する。ここで、13はゲート配線抵抗
を低減するための抵抗金属配線、12は保護膜である。 付加容量７を設ける目的に関して以下に概説する。TF
Tにゲート線とソース電極５の重なり部分に起因する寄
生容量が存在するため、この寄生容量を介して、ゲート
線２の走査パルスが洩れ込み、画素電極９の電位Vsを変
動させる。この洩れ込み電圧成分は通常、走査パルスの
デューティ比が（1/ゲート線数）であることと、正負方
向に非対称なパルスであるため画素電位に直流成分が加
算された形となる。この直流成分は液晶パネルの焼付き
を生じさせたり、残像特性を劣化させる。従って、付加
容量７を介して次段のゲート線３から直流成分とは逆極
性のパルスを洩れ込ませて直流成分を相殺することが行
なわれる。 また、TFTOFF抵抗が低下した場合に、画素電極９と液
晶を介して対向電極17とで形成される画素容量16が十分
に大きくないと一旦TFT4を介して書き込まれた画素電位
Vsが、次の書き込みまでの期間内に保持できないという
問題が発生する。これは液晶パネルでは黒しずみ、白ヌ
ケといった欠陥を引き起こす。この時、付加容量７は画
素容量16を増大させる効果があるので、上記の問題が発
生しにくくなる。 以上述べた如く、付加容量を設置することは、TFTで
画素選択を行うアクティブマトリックス液晶パネルにお
いては、その画質向上のために有効な方法であることが
知られている。 一方、液晶ディスプレイパネルをカラー化するために
は、赤、緑、青（以下それぞれＲ、Ｇ、Ｂと略す）の三
色の画素の配列方法が問題になる。配列方法として、現
在、第３図に示すような配列方法として、現在、第３図
に示すような配列方法が提案されている。テレビジョン
学会技術報告ED904,IPD101−７昭和60年11月14日）。第
３図（ａ）は縦ストライプと呼ばれる配列でR,G,Bの画
素列が縦方向に並んでおり、縦縞が目立ちやすいという
欠点がある。第３図（ｂ）は斜めモザイクと呼ばれる配
列で、R,G,Bの画素列が斜め方向に並んでおり、斜め線
が気になり、画像の輪郭が気になり、画像の輪郭部分が
ギザギザに見える欠点がある。第３図（ｃ）はスクエア
（矩形）配列と呼ばれる配列で１カラー画素内にＧが二
点あるために全体に緑がかって見え、色バランスの点で
難点がある。第３図（ｄ）はトライアングル（三角）と
呼ばれる配列で画素が対称になっているため色再現性が
良く、同じ画素数、画素密度で比較した場合、他の第３
図（ａ），（ｂ），（ｃ）と比較した場合、最も画質の
点で優れている配列である。 従って、液晶カラーテレビ用には第３図（ｄ）のトラ
イアングル配列が最も一般的に用いられる。 しかし、トライアングルの画素配列は、上記第３図
（ｄ）に示すように、あるR,G,B繰り返し画素行（奇数
行とする）と次のR,G,B繰り返し画素行（偶数行）が1.5
画素ピッチあるいは0.5画素ピッチずらした配列である
ため、データ線あるいはゲート線のどちらか一方が鍵の
字状に0.5画素ピッチ分だけジグザグな配線を行う必要
がある。これに伴って、付加容量の設置位置の選択にも
制限が生じる。他の第３図（ａ），（ｂ），（ｃ）の配
列ではゲート線およびデータ線は画素ピッチのずれがな
いために、配線はゲート線、データ線とも直線で行うこ
とができる。 液晶ディスプレイパネルにおいてトライアングル配置
を行った先行技術には特開昭60−218626号，特開昭61−
208081号及び特開昭63−274985号公報があるが、いずれ
の先行技術にもトライアングル配置に付加容量を適用す
る記載はなく、さらには開口率を低下させない付加容量
の配置に関する記載もない。 〔発明が解決しようとする問題点〕 上記従来技術においては、液晶カラーテレビパネルで
画質上最も優れているとされるR,G,B三色の画素配置法
であるトライアングル配置を行った場合、付加容量の設
置法については配慮がされておらず、所望の付加容量
（通常0.3pFから3pFの範囲にある）を設置すると一画素
の開口率が低下し、パネルの輝度が低下するという問題
があり、開口率を維持しようとすると単位長当りの線密
度が低下するという問題が生じて両立が困難であった。 第４図は上記のように従来例を示した図である。第４
図（ａ）において、ｉ行のゲート線２とTFTを介して接
続するｉ画素は、ｉ−１画素とｉ＋１画素と半ピッチゲ
ート線方向にずれて設置されている。従って、ｉ画素に
隣接するｊ列およびｊ＋１列のデータ線10,1はｉ画素を
迂回して配線がなされる。この時、データ線10,1は半ピ
ッチ分だけゲート線と平行して配線される部分が生じ
る。平行して走るデータ線10,1はゲート線2,3とのクロ
ストーク容量を低減するために、上下いずれか一方にず
らして配線する必要がある。第４図（ａ）に示す例で、
ｊ＋１列のデータ線１とｉ行のゲート線２とで選択され
る（i,j＋１）画素に着目する。第４図（ａ）のA4−
A4′部分の断面図を第４図（ｂ）に示す。第４図（ｂ）
の基本的な構成は第２図（ｂ）の従来例と同じ構成にな
っている。第４図（ａ）において、（i,j＋１）画素の
画素電極９はｉ＋１行ゲート線３とで付加容量７が構成
されており、ｊ列データ線10はｉ＋１行ゲート線３に対
して、（i,j＋１）画素の付加容量７と同じ側に設置さ
れている。従って、付加容量７の幅Ｗは（行方向の画素
ピッチ）−（行方向の画素ずれピッチ）以下の幅に制限
されてしまう。この場合、十分な大きさの付加容量７を
設けるためにはゲート線幅を広くとってＬを大とする
か、一画素の開口部（画素電極９の内側の領域に設定す
る場合が多い）を削って設置するしかない。従って、第
４図の構成方向を採用すると、開口率（従って一画素の
輝度）の低下が、或いは、ゲート線幅を広げるための、
単位長さ当りの走査線本数の減少を免れることは困難で
ある。 そこで、画素ピッチにずれを持つ画素配列を行っても
上記の如き問題点のない付加容量の配置法が必要となっ
た。 〔問題点を解決するための手段〕 上記目的は、列方向に隣接する第１、第２のゲート線
と行方向に隣接する第１、第２のデータ線が交差し、該
ゲート線と該データ線で囲まれる領域に対応して画素電
極を設け、上記データ線を折り曲げることにより隣り合
う行の画素電極を行方向にずらして配置するとともに、
列方向に隣接する第１、第２画素電極と、該第１画素電
極は第１薄膜トランジスタを介して第２データ線に接続
され、該第１薄膜トランジスタのゲート電極は上記第１
ゲート線に接続され、上記第２画素電極は第２薄膜トラ
ンジスタを介して第１データ線に接続され、該第２薄膜
トランジスタのゲート電極は上記第２ゲート線に接続さ
れ、上記第１画素電極と上記第２ゲート線の重なり合う
部分で上記第１画素電極の電位を保持する容量素子を設
け、上記第２データ線を折り曲げて上記第２ゲート線と
上記第２画素電極との間に上記第２データ線を設けたこ
とを特徴とする液晶ディスプレイパネルにより達成され
る。 また上記液晶ディスプレイパネルにおいて、上記容量
素子の長辺を上記第２ゲート線に平行に設けることによ
り達成される。 また上記液晶ディスプレイパネルにおいて、上記第２
ゲート線を分岐し、上記容量素子の長辺を上記第１デー
タ線に平行に設けたことにより達成される。 また上記液晶ディスプレイパネルにおいて、上記第２
ゲート線を分岐し、上記容量素子は上記第１データ線に
平行な部分と上記第２ゲート線に平行な部分とからなる
ことにより達成される。 〔作用〕 上記の構成により、上記平行かつ近接して配置される
データ線にさまたげられることなく重畳部分が形成でき
るので、画素の開口率を低下させることなく所望の付加
容量を確保できる。 〔実施例〕 実施例１ 第１図は本発明の一実施例の液晶ディスプレイパネル
配置を示したものである。第１図において、（ａ）は
（i,j＋１）画素およびその周辺を示した平面図、
（ｂ）は（ａ）におけるA1−A1′部分の断面図を示した
ものである。第１図（ｂ）において、（i,j＋１）画素
のTFT部はｉ行ゲート線２上にゲート絶縁膜11,a−Si:H
（ｉ）パターン8,a−Si:H（n+）層15,j＋１行データ線
1,ソース電極５により構成されている。透光性の画素電
極９はソース電極５と電気的に接続されている。付加容
量７は画素電極９とｉ＋１行ゲート線３との間でゲート
絶縁膜11を介在させて重なり合う部分を設けて構成され
る。 上記の構成がなされた後、画素部、配線部上に保護膜
および配向膜が形成される。第１図（ａ）において、
（i,j＋１）画素に隣接するｊ列のデータ線10はｉ行の
ゲート線２を乗り越えてからｉ行ゲート線２と平行に配
線され、次にｉ＋１行ゲート線３を乗り越えてからｉ＋
１ゲート線３と平行に配線されている。従って、（i,j
＋１）画素の付加容量７とこれに隣接するｊ列データ線
10のｉ＋１行ゲート線３と平行な配線部分はｉ＋１行ゲ
ート線３を基準にして互いに反対側に設置される位置関
係になっている（第１図（ｂ）のｉ＋１行ゲート線３と
画素電極９で構成される付加容量とｊ列信号線10の位置
関係）。またこの関係は、第１図（ａ）において（ｉ＋
1,j−１）画素に着目して見ると、ｉ＋１行ゲート線３
と（ｉ＋1,j−１）画素の画素電極の間に、ｊ列のデー
タ線のゲート線に平行な配線部分を設けていると見るこ
とも出来る。ｉ＋１行のTFTはｉ行画素の付加容量７と
はｉ＋１行ゲート線を基準にして互いに反対側に設置さ
れているため、お互いに阻害し合うことはない。 また本実施例では、第１図（ａ）に示すように、ｉ行
のTFTと画素電極の配置は、ｉ＋１行のTFTと画素電極の
配置と、ゲート線に垂直な線を中心に線対称な関係に有
るため、TFTとデータ線のゲート線に平行な配線部分
も、お互いに阻害し合うことがない。 上記実施例の構成によれば、第１図（ａ）から明らか
なように、画素部への張り出し長Ｌを一定とした場合
に、付加容量７の幅Ｗは行方向の画素ピッチ以内にまで
広げることができる。第４図（ａ）の付加容量７の幅Ｗ
と本発明の第11図（ａ）の付加容量７の幅Ｗとの差は明
瞭である。 また、第４図に示す通りデータ線１とゲート線３が平
行にかつ近接して配置された部分のゲート線３上は、画
素電極９から見た場合デッドスペースと考えられる。 第１図（ａ）に示す実施例によれば、データ線１と平
行かつ近接した部分のゲート線３上に画素電極９とゲー
ト線３の重畳部を形成し、付加容量を形成するので、開
口率を損なわずに十分な大きさの付加容量を設けること
が出来る効果がある。 尚、本実施例の変形としては次のようなものが考えら
れる。 カラー液晶ディスプレイは画素電極およびTFTが搭載
されたTFT基板と対向電極17およびカラーフィルタが搭
載された対向電極基板が液晶を挾持するように貼り合わ
されて構成されている。対向電極に設置されたR,G,Bの
カラーフィルターはそれぞれTFT基板の一画素電極と対
応するように配置する。一画素のカラーフィルタパター
ンは一画素電極パターンの内側に一定の幅だけ狭めたパ
ターン（これが一画素の開口部となる）にし、カラーフ
ィルタ以外の部分は遮光性の膜で埋めつくす（ブラック
マトリックスと呼ぶ）ことが普通である。従って、一画
素電極９の周囲にはブラックマトリックスの外側にはみ
出さないで付加容量７が設置できるスペースが生じる。
第５図はその一例を示したもので、本発明の応用例の一
つである。第５図（ａ）の平面図において、（i,j＋
１）画素の付加容量７は画素電極９とｉ＋１行ゲート線
からＴ字形に張り出した部分とで構成される。A5−A5′
部分の断面図は第５図（ｂ）に示すようになり、（i,j
＋１）画素の付加容量７とｊ列データ線10の位置関係の
基本的な構成は第１図（ｂ）と同じである。すなわち、
信号線10と平行かつ近接した部分に付加容量７が形成さ
れる。この場合、画素パターンの形状が信号線方向に縦
長の形状の画素パターンとなっており、ｉ＋１行ゲート
線の張り出し部分がブラックマトリックスの範囲内にあ
れば、開口率を損うことなく付加容量７を設置できる。
仮に、Ｔ字形張り出し部がブラックマトリックスの外側
にはみ出したとしても、開口率の減少は最小限にするこ
とが可能である。 また、第１図と第５図を組み合わせた第６図に示すよ
うな配置法も本発明の有効な応用例の一例である。第６
図においては、（i,j＋１）画素の付加容量７はｉ＋１
行ゲート線とＴ字形に張り出した部分とを用いてＬ字形
に構成される。A6−A6′部分の断面図は第６図（ｂ）に
示す如く、第５図（ｂ）と同様の構成になっている。す
なわち、ゲート線に対し垂直及び平行の両方向に対し、
信号線10に平行かつ近接して付加容量７が配置されてい
る。第６図（ａ）の７に示す付加容量の配置法は本発明
の第１図、第２図の配置法と比較して、開口率を損なう
ことなく十分な大きさの付加容量を設置する上で最も有
利な方法である。 本発明の第１図（ａ）、第５図（ａ）、第６図（ａ）
の平面図において、上下方向に鏡面対称に反転させたパ
ターンとし、ゲート線の走査順序をｉ＋１からｉ方向に
逆転させた駆動方法を採用しても、また、左右方向に鏡
面対称に反転させたパターンとし、信号線の走査順序を
ｊ＋１からｊ方向に逆転させた駆動方法を採用しても本
発明は全く同様に適用することができる。 また、本発明はTFTの半導体層とａ−Si:H膜ばかりで
なく、多結晶Siを用いても有効なことは言うまでもない
ことである。 以下、上記実施例の液晶ディスプレイパネルの製造方
法を説明する。 第１図に示すように、透光性ガラス基板14上にCr/Al
二層膜よりなるゲート配線パターン2,3を形成する。こ
の時、Alは配線抵抗の低減するために用い、通常、TFT
形成部（ａ−Si:H（ｉ）８）および付加容量７のパータ
ンの下はAlを除去し、Crのみを残すように形成する。次
に，プラズマCVD用によりSiN11,a−Si:H（ｉ）８、ａ−
Si:H（n+）15層を連続的に形成する。ここで、SiNの膜
厚3000Å,a−Si:H（ｉ）膜厚は2000Å,a−Si:H（n+）膜
厚は400Åとした。次に、ドライエッチング法により、
ａ−Si:H（ｉ），（n+）島状パターン8,15を形成する。
次に、Cr/Al信号線パターン1,10およびソース電極５を
第１図（ａ），（ｂ）に示すような位置関係に形成す
る。次に、Cr/Al信号線パターン1,10,およびソース電極
５をマスクとして、TFTのチャンネル上のａ−Si:H
（n+）層を除去する。次に、ITO画素電極９パターンを
第１図（ａ），（ｂ）に示す位置関係に形成する。この
時、ゲート線３と画素電極９との重なり部分で形成され
る付加容量７は0.5pFである。次に、画面部全体を被覆
するようSiN保護膜を形成し、TFT基板とする。 一方、別のガラス基板上にR,G,B三色の色フィルター
を第３図（ｄ）に示すトライアングル状に配列させたパ
ターンを形成し、この上に有機樹脂からなる保護膜を形
成し、ITO対向電極16をパネルの画面全体に対応するよ
うに形成し、対向電極基板とする。この時、R,G,B三色
の色フィルターパターンはTFT基板の画素電極９の内側
に一定の幅５μｍだけ狭めたパターンとし、色フィルタ
ーパターン以外の部分は非透光性のブラックマトリック
スにする。 次に、TFT基板と対向電極に配向膜を塗布し、所定の
方向にラビング処理を行い、スペーサを分散させた後
に、両者をシール材を用いてのギャップ間隔に貼り合わ
せる。この時、TFT基板の画素電極９と色フィルターパ
ターンは一画素毎にそれぞれ所望の色の画素に対応する
ように位置合わせを行う。次に、両者の基板間のギャッ
プにTN液晶を封入して、カラー液晶ディスプレイパネル
が完成する。 本実施例によれば、第１図（ａ）に示す如く、信号線
10のゲート線３と平行な配線部分が付加容量７に対し
て、ゲート線３と反対側に設置されているので、付加容
量７はゲート線と平行な方向の画素ピッチ以内の幅にと
ることが出来、開口率を低下させることなくゲート線と
平行な方向に横長で十分な大きさの付加容量を設置する
ことができる。 実施例２ 本実施例は先に述べた本発明の変形例の一つである。 TFT基板の製造工程は実施例１と同様に行い、第５図
に示す如きパターンの基板を作製する。第５図（ａ）に
おいて付加容量７は実施例１と同様に信号線10に阻害さ
れない位置関係にあるので、ゲート線３にＴの字状に張
り出し部分を設けることが出来る。これと画素電極９に
より1pFの付加容量７を形成する。この付加容量７はブ
ラックマトリックスの範囲内にあるので、画素の開口率
を低下させることなく良好な画質のカラー液晶ディスプ
レイを得ることができる。 実施例３ 本実施例も先に述べた本発明の変形例の一つである。 TFT基板の製造工程は実施例１と同様に行い、第６図
に示す如きパターンの基板を作製する。第６図におい
て、付加容量７は第１図（ａ）と第５図（ａ）のパター
ンを合成したＬ字状に設けられている。第６図に示され
る如き、付加容量７は開口率を低下させることなく、十
分な大きさの付加容量を得るために、実施例１および２
と比較してさらに効果的な方法である。第６図の如き配
置の付加容量７は2pF程度の容量まで開口率を低下させ
ずに設置することが可能である。 〔発明の効果〕 本発明によれば、画質の最も良好とされるR,G,B三色
の画素のトライアングル画素配列により生じたゲート線
と信号線の平行な配線部分に阻害されることなく、一画
素内で効率良く十分な大きさの付加容量を設置できるの
で、一画素の開口率の低下、輝度の減少を招くことな
く、良好な画質（明かるく、残像，焼付がなく、画面内
の明かるさのムラがない）を得ることができる。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例の平面図、第１図
（ｂ）は第１図（ａ）のA1−A1′線断面図、第２図
（ａ）は従来例の平面図、第２図（ｂ）は第２図（ａ）
のA2−A2′線断面図、第２図（ｃ）は第２図（ｂ），
（ｃ）の等価回路図、第３図はカラー画素の配列方法を
示した図、第４図（ａ）は効率の悪い付加容量の配置例
を示した平面図、第４図（ｂ）は第４図（ａ）のA4−
A4′線断面図、第５図（ａ）は本発明の第２の実施例の
平面図、第５図（ｂ）は第５図（ａ）のA5−A5′線断面
図、第６図（ａ）は本発明の第３の実施例の平面図、第
６図（ｂ）は第６図（ａ）のA6−A6′線断面図。 符号の説明 １……信号線、２……ゲート線、３……隣接するゲート
線、４……TFT、５……ソース電極、６……ゲート・ソ
ース間容量、７……付加容量、 ８……ａ−Si:H（ｉ）、９……画素電極、 10……隣接するデータ線、11……ゲート絶縁膜、 14……基板、15……ａ−Si:H（n+）、 16……画素容量、17……対向電極。
（ｂ）は第１図（ａ）のA1−A1′線断面図、第２図
（ａ）は従来例の平面図、第２図（ｂ）は第２図（ａ）
のA2−A2′線断面図、第２図（ｃ）は第２図（ｂ），
（ｃ）の等価回路図、第３図はカラー画素の配列方法を
示した図、第４図（ａ）は効率の悪い付加容量の配置例
を示した平面図、第４図（ｂ）は第４図（ａ）のA4−
A4′線断面図、第５図（ａ）は本発明の第２の実施例の
平面図、第５図（ｂ）は第５図（ａ）のA5−A5′線断面
図、第６図（ａ）は本発明の第３の実施例の平面図、第
６図（ｂ）は第６図（ａ）のA6−A6′線断面図。 符号の説明 １……信号線、２……ゲート線、３……隣接するゲート
線、４……TFT、５……ソース電極、６……ゲート・ソ
ース間容量、７……付加容量、 ８……ａ−Si:H（ｉ）、９……画素電極、 10……隣接するデータ線、11……ゲート絶縁膜、 14……基板、15……ａ−Si:H（n+）、 16……画素容量、17……対向電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松丸 治男
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 塚田 俊久
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 筒井 謙
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 山本 英明
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
(56)参考文献 特開 昭60−218626（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．列方向に隣接する第１、第２のゲート線と行方向に
隣接する第１、第２のデータ線が交差し、該ゲート線と
該データ線で囲まれる領域に対応して画素電極を設け、
上記データ線を折り曲げることにより隣り合う行の画素
電極を行方向にずらして配置するとともに、列方向に隣
接する第１、第２画素電極と、該第１画素電極は第１薄
膜トランジスタを介して第２データ線に接続され、該第
１薄膜トランジスタのゲート電極は上記第１ゲート線に
接続され、上記第２画素電極は第２薄膜トランジスタを
介して第１データ線に接続され、該第２薄膜トランジス
タのゲート電極は上記第２ゲート線に接続され、上記第
１画素電極と上記第２ゲート線の重なり合う部分で上記
第１画素電極の電位を保持する容量素子を設け、上記第
２データ線を折り曲げて上記第２ゲート線と上記第２画
素電極との間に上記第２データ線を設けたことを特徴と
する液晶ディスプレイパネル。 ２．上記容量素子の長辺を上記第２ゲート線に平行に設
けたことを特徴とする特許請求の範囲第１項記載の液晶
ディスプレイパネル。 ３．上記第２ゲート線を分岐し、上記容量素子の長辺を
上記第１データ線に平行に設けたことを特徴とする特許
請求の範囲第１項記載の液晶ディスプレイパネル。 ４．上記第２ゲート線を分岐し、上記容量素子は上記第
１データ線に平行な部分と上記第２ゲート線に平行な部
分とからなることを特徴とする特許請求の範囲第１項記
載の液晶ディスプレイパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32715287A JP2828981B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶ディスプレイパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32715287A JP2828981B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶ディスプレイパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01169433A JPH01169433A (ja) | 1989-07-04 |
| JP2828981B2 true JP2828981B2 (ja) | 1998-11-25 |
Family
ID=18195890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32715287A Expired - Lifetime JP2828981B2 (ja) | 1987-12-25 | 1987-12-25 | 液晶ディスプレイパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828981B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2678722B2 (ja) * | 1993-07-19 | 1997-11-17 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3298109B2 (ja) * | 1994-02-17 | 2002-07-02 | セイコーエプソン株式会社 | アクティブマトリクス基板及びカラー液晶表示装置 |
| US5822026A (en) * | 1994-02-17 | 1998-10-13 | Seiko Epson Corporation | Active matrix substrate and color liquid crystal display |
| US7119870B1 (en) | 1998-11-27 | 2006-10-10 | Sanyo Electric Co., Ltd. | Liquid crystal display device having particular drain lines and orientation control window |
| US8866707B2 (en) * | 2005-03-31 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and apparatus using the display device having a polygonal pixel electrode |
| JP4661506B2 (ja) * | 2005-09-30 | 2011-03-30 | ソニー株式会社 | 半透過型液晶表示パネル |
| KR101627724B1 (ko) | 2007-12-03 | 2016-06-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057371A (ja) * | 1983-09-08 | 1985-04-03 | セイコーエプソン株式会社 | 液晶ビデオ表示装置 |
| JPS6066286A (ja) * | 1983-09-21 | 1985-04-16 | セイコーエプソン株式会社 | 表示パネル及びその製造方法 |
| JPS60218626A (ja) * | 1984-04-13 | 1985-11-01 | Sharp Corp | カラ−液晶表示装置 |
| JPS61170724A (ja) * | 1985-01-25 | 1986-08-01 | Seiko Instr & Electronics Ltd | アクテイブマトリクス表示装置用基板 |
| JPS61190315A (ja) * | 1985-02-20 | 1986-08-25 | Sharp Corp | カラ−液晶表示装置 |
| JPS6290692A (ja) * | 1985-10-17 | 1987-04-25 | ソニー株式会社 | カラ−デイスプレイ装置 |
| JPS62152157A (ja) * | 1985-12-26 | 1987-07-07 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
-
1987
- 1987-12-25 JP JP32715287A patent/JP2828981B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01169433A (ja) | 1989-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US8223287B2 (en) | Electrooptic device and electronic device | |
| JP2003215599A (ja) | 液晶表示装置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| US6022646A (en) | Color filter panel of an LCD device and method of Manufacturing the same | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP2008186019A (ja) | アレイ基板及びそれを用いた表示装置 | |
| JP4115649B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6927807B2 (en) | Liquid crystal display device | |
| CN103176320A (zh) | 横向排列的像素结构、液晶显示装置及其制作方法 | |
| US7206043B2 (en) | Liquid crystal display with irregularly shaped pixel electrode and light-shield with protrusions overlapping select corners of the pixel electrode | |
| JPH08328036A (ja) | 液晶表示装置 | |
| WO2021223315A1 (zh) | 一种像素结构及液晶显示面板 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JPH0922026A (ja) | 液晶表示素子 | |
| JP3864036B2 (ja) | 液晶表示装置 | |
| CN1567074A (zh) | 具有遮光结构的平面显示器及其制造方法 | |
| JP3156179B2 (ja) | 液晶表示素子 | |
| JPH08240811A (ja) | 薄膜トランジスタパネル | |
| KR100579190B1 (ko) | 액정표시장치 | |
| JP2541446B2 (ja) | アクティブマトリックスパネル | |
| JP3050175B2 (ja) | 表示装置 | |
| CN115516370A (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |