JPH0922026A

JPH0922026A - 液晶表示素子

Info

Publication number: JPH0922026A
Application number: JP19411395A
Authority: JP
Inventors: Takayuki Sawai; 隆行澤井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-07-07
Filing date: 1995-07-07
Publication date: 1997-01-21
Anticipated expiration: 2015-07-07
Also published as: JP3493534B2

Abstract

(57)【要約】【課題】ドレインラインの配線抵抗が低く、しかも画
素の開口率が大きくなるようにする。【解決手段】ドレインライン１５は、列方向に隣接す
る画素電極１１Ｒ、１１Ｇ、１１Ｂ間に挟まれる行方向
直線部１５ｋと、隣接する画素列１１Ｌ間の行方向直線
部１５ｋどうしを結ぶ斜め直線部１５ｌと、から構成し
て配線の総延長を短く設定している。画素列１１Ｌの側
方に、列方向に沿ってゲートライン１２を直線的に形成
する。画素電極１１Ｒ、１１Ｇ、１１Ｂの行方向の一方
の端部のみに突出部１１ｈを形成する。このような構成
としたことにより、配線抵抗が小さくなり、しかも画素
電極１１Ｒ、１１Ｇ、１１Ｂの有効面積を増加させるこ
とができるため開口率を大きくすることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示素子に
関し、さらに詳しくは、アクティブ・マトリクス液晶デ
ィスプレイの製造分野で利用することができる。

【０００２】

【従来の技術】従来、この種の液晶表示素子としては、
図７に示すように画素を所謂デルタ（またはトライアン
グル）配列と称される構造に配置したものが知られてい
る。このような構造の液晶表示素子は、デルタ配列を採
用したことにより、表示画像の分解能が向上するため、
動画画像用として一般に用いられている。図７はその液
晶表示素子を構成するＴＦＴ基板の平面図であり、同図
中符号１がデルタ型に配置された、ＩＴＯ（Indium Tin
Oxide）でなる画素電極である。このため、相隣接する
画素電極１の列どうしは、画素ピッチの半ピッチ分ずれ
た配置になっている。画素電極１の形状は、長方形の１
つのコーナ部を矩形状に切り欠いた形状であり、この切
り欠いた部分に例えば逆スタガ型の薄膜トランジスタ
（ＴＦＴ）２が配置されている。なお、画素電極１に形
成される切欠き部分は、相隣接する画素の列どうしで切
り欠き部分の位置が異なるように設定されている。具体
的には、同図に示すように、図中右下に切欠き部分１Ａ
が形成される画素が配列された列と、図中左下に切欠き
部分１Ｂが形成された画素が配列された列とが隣接する
ように配置されている。

【０００３】これらの画素電極１の切欠き部分に配置さ
れた薄膜トランジスタ２は、ゲート電極３、図示しない
ゲート絶縁膜、半導体層４、ソース電極５、およびドレ
イン電極６などで構成されている。ゲート電極３は、列
方向に画素列に沿って走るゲートライン７から垂直をな
す方向に引き出されている。また、ドレイン電極６は、
行方向沿って走るジグザグ状に延在するドレインライン
８から引き出されている。具体的には、このドレインラ
イン８は、画素電極１の側縁に沿って行方向（図面縦方
向）に走る行方向部分８Ａと、隣接する画素列どうしの
間で上記したゲートライン７に沿って列方向（図面横方
向）に走る列方向部分８Ｂと、から構成されている。さ
らに、ソース電極５は、画素電極１に接続するように、
端部が画素電極１に重なるようにパターン形成されてい
る。そして、このように構成されたＴＦＴ基板と、図示
しない共通基板と、の対向外側面にそれぞれ偏光板が設
けられると共に、両基板の対向内側面にそれぞれ配向膜
が設けられ、周知のように両基板間に液晶が封入されて
液晶表示素子が大略構成されている。なお、図中Ｃは画
素電極１の部分に重なるように形成された蓄積容量電極
を示している。

【０００４】なお、図８は上記した従来の液晶表示素子
におけるＴＦＴ基板の１画素部分を拡大した平面図であ
り、図９は図８のＹ−Ｙ断面図である。図９中、符号９
はガラス基板であり、このガラス基板９の対向外側面に
偏光板２０が形成されている。また、ガラス基板９の対
向内側面には、上記したように、ゲート電極３が形成さ
れ、このゲート電極３とガラス基板９の上にゲート絶縁
膜１０が形成されている。そして、ゲート絶縁膜１０の
上には、半導体層４と画素電極１とがパターン形成され
ている。また、半導体層４上には、画素電極１と接続さ
れたソース電極５と、ドレイン電極６と、が分離して形
成され、ソース電極５及びドレイン電極６間の半導体層
４にはチャネル領域４ａが設けられている。なお、この
ような液晶表示素子に対しては、バックライトなどの光
が偏光板２０側から入射するようになっている。偏光板
２０の光吸収軸ａは、液晶配向膜に施す配向処理の方向
の都合上ゲートライン７の方向及びドレインライン８の
方向に対し、斜め方向であった。

【０００５】

【発明が解決しようとする課題】上記した従来の液晶表
示素子にあっては、図７に示すように、その画素配置
（デルタ配列）に起因してドレインラインが画素電極１
の外周縁に沿って回り込んでジグザクに走る構造であ
る。このため、配線の長さが長くなるという問題があっ
た。具体的な問題としては、配線が長くなることによ
り、配線抵抗の増大や、他の配線との間での不要な静電
容量の発生などを招いていた。特に図７に示すように、
ゲートライン７とドレインライン８の列方向部分８Ｂと
が重なり合わないように所定間隔を隔てて平行に形成さ
れているため、ドレインラインの長さが長くなるという
問題があった。このため、さらに配線抵抗が増大すると
共に、ゲートライン７とドレインライン８の列方向部分
８Ｂとが平行に走るため、配線間での不要な静電容量が
発生し易いという問題があった。さらに、このドレイン
ラインの線幅や、他の配線もしくは画素電極１との間隔
を確保しようとすると、画素電極１の面積が制限され画
素としての開口率が低下するという問題がある。特に、
液晶表示素子においては高精細化に伴い画素が微細にな
るため、上記した従来の液晶表示素子のように画素電極
１の切欠き部分１Ａ、１Ｂに薄膜トランジスタ２を配置
する構造とすると有効な画素領域の面積がさらに減少す
るという問題がある。

【０００６】また、従来の液晶表示素子においては、図
９に示すように、下方に設けられたバックライトの光が
直接、或いはソース電極５、ドレイン電極６、並びにゲ
ート電極３などの金属膜間で反射して、光導電性を有す
る半導体層４のチャネル形成領域に入射する。ところ
で、光（バックライト光、自然光を含む）は、その進行
方向に対し、垂直に振動しているが、光の反射について
考える際、光をＳ偏光とＰ偏光との２つに区分して考え
ることができる。上記したＳ偏光は、振幅が反射面に平
行な成分であり、Ｐ偏光は、振幅が反射面に垂直（有角
な）成分である。特に、反射を繰り返して薄膜トランジ
スタのチャネル部に到達する光は、反射率の違いからＳ
偏光がそのほとんどであることが知られている。すなわ
ち、斜め下方から入射するＳ偏光は、ソース電極及びド
レイン電極側からそれぞれ入射し、チャネル領域に到達
するので、薄膜トランジスタ２のオフ電流が増大し、コ
ントラストの低下や、クロストークの発生などが起こ
り、表示品質の低下を招くという問題があった。この発
明の第１の課題は、画素の開口率を大きくすると共に、
ドレインラインの配線抵抗を小さくすることである。加
えて、この発明の第２の課題は、コントラストの低下や
クロストークの発生などを抑制することである。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
透明基板上に、薄膜トランジスタに接続され、列または
行方向に直線状に連続する所定数を１ピッチとする画素
電極が、相隣接する列または行で半ピッチずれて配置さ
れる液晶表示素子において、薄膜トランジスタに接続さ
れるドレインラインとゲートラインとの一方が、所定列
または行内の隣接する画素電極間に、行または列方向に
沿った直線部と、相隣接する直線部を斜めに結ぶ斜め直
線部とを有し、薄膜トランジスタのチャネル長方向が列
または行方向と異なることを特徴とする。

【０００８】請求項２記載の発明は、１本のドレインラ
インまたはゲートラインを挟んだ、所定列または行内に
隣接する２つの画素電極のうちの一方は、１本のドレイ
ンラインまたはゲートラインの斜め直線部に沿った周縁
部を有し、周縁部と、２つの画素電極に対応するゲート
ラインまたはドレインラインと、２つの画素電極のうち
の他方の周縁部とに囲まれた略三角形状の領域に薄膜ト
ランジスタが２つの画素電極のうちの他方に接続して配
置されていることを特徴とする。

【０００９】請求項３記載の発明は、所定列または行の
薄膜トランジスタのチャネル長方向は一方の方向を向
き、所定列または行に隣接する列または行の薄膜トラン
ジスタのチャネル長方向は他方の方向を向き、光吸収軸
の方向が、それぞれ一方の方向となす角と、他方の方向
となす角とが実質的に等しいように偏光板が透明基板の
外面に配置されることを特徴とする。

【００１０】請求項４記載の発明は、薄膜トランジスタ
のチャネル長方向は、すべて同一方向を向き、光吸収軸
の方向が薄膜トランジスタのチャネル長方向に実質的に
直交するように偏光板が透明基板の外面に配置されるこ
とを特徴とする。

【００１１】請求項５記載の発明は、１ピッチは、赤
色、緑色、青色の表示にそれぞれ対応する画素電極から
なることを特徴とする。

【００１２】請求項６記載の発明は、画素電極は、略五
角形状であることを特徴とする。

【００１３】請求項７記載の発明は、列方向に、ドレイ
ンラインの直線部下方に蓄積容量電極が絶縁膜を介して
形成されることを特徴とする。

【００１４】請求項１記載の発明においては、ドレイン
ラインとゲートラインとの一方を、直線部と斜め直線部
とで構成することにより、ラインの総延長を短くするこ
とができる。このため、配線抵抗を小さく押えることが
できる。また、薄膜トランジスタのチャネル長方向を列
または行方向と異ならせることにより、薄膜トランジス
タを面積効率良く配置することができる。

【００１５】請求項２記載の発明においては、ラインを
挟んだ２つの画素電極の一方の周縁部と、２つの画素電
極に対応するゲートラインまたはドレインラインと、２
つの画素電極のうちの他方の周縁部とに囲まれた略三角
形状の領域に薄膜トランジスタが配置されるので、容易
に薄膜トランジスタのチャネル長及びチャネル幅を設定
することができるとともに画素電極の開口率を向上する
ことができる。

【００１６】請求項３記載の発明においては、列または
行毎に異なる方向を向いた薄膜トランジスタのチャネル
長方向と偏光板の光吸収軸とのなす角を実質的に等しい
ように偏光板を配置させたので、偏光板を通して薄膜ト
ランジスタに出射される光をチャネル長の方向にかかわ
らず均一にすることができ、光に起因されるオフ電流を
均一化することができ、色バランスの良好な表示ができ
るという効果を奏する。

【００１７】請求項４記載の発明においては、薄膜トラ
ンジスタのチャネル長方向は、すべて同一方向を向き、
偏光板の光吸収軸が薄膜トランジスタのチャネル長方向
に実質的に直交させているので、ソース電極及びドレイ
ン電極側からチャネルに入射されるＳ偏光を吸収するこ
とができ、薄膜トランジスタのオフ電流を低減すること
ができるのでコントラスト比の高い表示を実現できる。

【００１８】請求項５記載の発明においては、１ピッチ
は、赤色、緑色、青色の表示にそれぞれ対応する画素電
極からなるので良好な色の合成が実現できる。

【００１９】請求項６記載の発明においては、略五角形
状により、高精細に画素電極を配列することができる。

【００２０】請求項７記載の発明においては、蓄積容量
電極により画素電極の容量を保持することができると共
に、蓄積容量電極がゲートラインと重なることがないた
め、ゲートラインとの間に不要な容量が発生するのを防
止することができる。

【００２１】

【発明の施例の形態】以下、この発明に係る液晶表示素
子の詳細を図面に示す実施形態に基づいて説明する。（実施形態１）図１は本発明に係る液晶表示素子の実施
形態を示す概略平面図であり、図２は１つの画素電極を
示す拡大平面図である。なお、図１および図２は外面に
偏光板がそれぞれ設けられた一対の基板間に液晶を封入
してなる液晶表示素子を構成する一方の基板であるＴＦ
Ｔ基板について示したものである。同図中１１Ｒ、１１
Ｇ、１１Ｂは、ガラスなどでなる一方の透明基板に形成
された、例えばＩＴＯでなる画素電極を示している。画
素電極１１Ｒ、１１Ｇ、１１Ｂは、同図に示すように列
方向（図面左右方向）に赤色を表示する１１Ｒ、緑色を
表示する１１Ｇ、青色を表示する１１Ｂを１ピッチとし
てこの順に複数配列されて画素列１１Ｌを構成してい
る。列方向に直角をなす方向（以下、行方向と称する）
の相隣接する画素列１１Ｌどうしの画素電極１１Ｒ、１
１Ｇ、１１Ｂのピッチは同じで、列として半ピッチずれ
るように形成され、所謂デルタ配列に配置されている。
この画素電極１１Ｒ、１１Ｇ、１１Ｂの形状は、本実施
形態では略五角形（厳密には七角形）であり、図２に示
すように、行方向に平行な２本の平行辺１１ｄと、この
平行辺１１ｄに直角をなしこれら平行辺１１ｄの間隔
（画素幅）に近似した長さの列方向辺１１ｅと、この列
方向辺１１ｅの両端と各平行辺１１ｄの一端部とを結ぶ
２本のコーナ辺１１ｆと、平行辺１１ｄの他端部どうし
を結ぶ線分を底辺とする二等辺三角形の斜辺に相当する
２本の斜辺１１ｇと、によって輪郭が構成されている。
なお、これら２本の斜辺１１ｇは平行辺１１ｄどうしを
結ぶ線より外側で交わっており、画素電極１１Ｒ、１１
Ｇ、１１Ｂに突出部１１ｈを形成している。このような
形状の画素電極１１Ｒ、１１Ｇ、１１Ｂは、図１に示す
ように、同じ向きになるように配置されている。詳しく
は、突出部１１ｈが行方向の一方の向きに隣接する画素
列１１Ｌに臨むように配置され、列方向辺１１ｅは、行
方向の他方の向きに隣接する画素列１１Ｌに臨むように
配置されている。

【００２２】そして、相隣接する画素列１１Ｌどうしの
間には、メタル材料でなるゲートライン（ゲートバスラ
イン）１２がそれぞれ形成されている。なお、これらの
ゲートライン１２を形成する際には、同時にゲート電極
１２Ａがゲートライン１２の所定位置から引き出される
ようなパターンに形成される。本実施形態では、図１に
示すようにゲート電極１２Ａが、相隣接するゲートライ
ンどうしで異なる向きに引き出されている。例えば、図
１を用いて説明すれば、上から１列目のゲートライン１
２から引き出されるゲート電極１２Ａは、図中左斜め上
略４５度の方向に引き出されている。また、上から２列
目のゲートライン１２から引き出されるゲート電極１２
Ａは、ゲートライン１２に対して右斜め上略４５度の方
向に引き出されている。このため、上から１列目のゲー
トライン１２から引き出されたゲート電極１２Ａと、上
から２列目のゲートライン１２から引き出されたゲート
電極１２Ａと、はそれぞれの引き出し方向（ゲート幅方
向）が略９０度の角度をなしている。

【００２３】１本のゲートライン１２に着目した場合、
このゲートライン１２は、これを挟む画素列１１Ｌの一
方側に位置する画素列１１Ｌに属する画素電極１１Ｒ、
１１Ｇ、１１Ｂの列方向辺１１ｅと平行をなしている。
また、このゲートライン１２と、他方側に位置する画素
列１１Ｌ内の相隣接する画素電極１１Ｒ、１１Ｇ、１１
Ｂ間には、略三角形状の領域Ａが形成されている。この
領域Ａには、上記したゲート電極１２Ａが引き出されて
おり、このゲート電極１２Ａの上に図示しないゲート絶
縁膜が形成され、このゲート絶縁膜上に半導体層１３が
パターン形成され、さらに半導体層１３の上に、ドレイ
ン電極１５ｍと、画素電極１１Ｒ、１１Ｇ、１１Ｂに接
続するソース電極１４と、がパターン形成されて薄膜ト
ランジスタＱが構成されている。この薄膜トランジスタ
Ｑの半導体層１３のソース電極１４及びドレイン電極１
５ｍ間にはチャネル領域１３ａが設けられチャネル領域
１３ａのチャネル長ＣＬの方向ｃは、各ゲート電極１２
Ａの引き出し方向（ゲート幅ＣＷの方向）と直角をなす
方向となっている。

【００２４】図中１５はメタル膜をパターン形成してな
るドレインラインを示している。このドレインライン１
５は、画素電極１１Ｒに接続される薄膜トランジスタＱ
のドレイン電極１５ｍと一体的に形成された１５Ｒと、
画素電極１１Ｇに接続される薄膜トランジスタＱのドレ
イン電極１５ｍと一体的に形成された１５Ｇと、画素電
極１１Ｂに接続される薄膜トランジスタＱのドレイン電
極１５ｍと一体的に形成された１５Ｂとからなり、図示
しない駆動回路から赤色を表示する信号に応じた所定電
圧がドレインライン１５Ｒに印加され、緑色を表示する
信号に応じた所定電圧がドレインライン１５Ｇに印加さ
れ、青色を表示する信号に応じた所定電圧がドレインラ
イン１５Ｂに印加される。この為、駆動回路は各色に応
じた電圧をラインごとに印加すればよいので構成が簡素
化できる。また、ドレインライン１５Ｒ、１５Ｇ、１５
Ｂはそれぞれ、同画素列１１Ｌ内の相隣接する画素電極
１１Ｒ、１１Ｇ、１１Ｂどうしの間に形成された行方向
直線部１５ｋと、各画素列１１Ｌ間の対応する行方向直
線部１５ｋどうしを結ぶ斜め直線部１５ｌと、から構成
されている。このようにドレインライン１５は、行をな
す各画素電極１１Ｒ、１１Ｇ、１１Ｂの輪郭に沿って行
方向にジグザグ状に走るように形成されている。上記し
たドレイン電極１５ｍは、上記した略三角形状の領域Ａ
内に存在するドレインライン１５の斜め直線部１５ｌか
ら引き出されている。このように、ドレインライン１５
に行方向直線部１５ｋどうしを結ぶ部分を両者を最短距
離で結ぶ斜め直線部１５ｌとしたことにより、ドレイン
ライン１５とゲートライン１２とが、従来のように沿っ
て走ることがなくなり、不要な容量が発生することが防
止できる。なお、本実施形態では、画素列１１Ｌに沿っ
て各画素電極１１Ｒ、１１Ｇ、１１Ｂに図示しない絶縁
膜を介して画素電極１１Ｒ、１１Ｇ、１１Ｂの下方に蓄
積容量電極１６を備えている。また、図示しないが、他
方の対向基板には画素電極１１Ｒ、１１Ｇ、１１Ｂにそ
れぞれ対応して赤、緑、青色のカラーフィルタｇａ設け
られている。

【００２５】さらに、本実施形態は図示しない上記透明
基板の下面（共通電極を形成した基板と対向する面と反
対側の面）に偏光板（図示省略する）を備えている。こ
のような入射型の液晶表示素子では、下面偏光板の下方
にバックライトが設けられており、バックライト等の半
導体層１３の面の法線方向以外に進行する光は、振幅が
偏光板及び半導体層１３の面に平行な光成分のＳ偏光
と、このＳ偏光と振幅が直交するＰ偏光とからなってい
る。ここでＰ偏光は偏光板の透過軸、吸収軸の向きにか
かわらず、偏光板等により減衰される。ところでこのよ
うな薄膜トランジスタＱでは、ソース電極側から入射す
る光とドレイン電極側から入射する光が、半導体層１３
のチャネル領域に侵入しやすい。ここで、図２に示すよ
うに、偏光板の光吸収軸ａと、薄膜トランジスタＱのチ
ャネル長方向ｃと、が約４５度の角度をなすように設定
されている。本実施形態でこの角度を４５度にした理由
は、相隣接する画素列１１Ｌに組み込まれた薄膜トラン
ジスタＱのチャネル長方向が互いに９０度の角度をなす
ため、ある画素列１１Ｌの薄膜トランジスタＱのチャネ
ル長方向と偏光板の光吸収軸方向とを９０度に設定して
しまうとその上下の列の画素列１１Ｌの薄膜トランジス
タＱのチャネル長方向ｃと偏光板の光吸収軸の方向とが
平行になり、チャネル長方向の振幅の反射を起こし易い
Ｓ偏光の成分がこの薄膜トランジスタＱにソース、ドレ
イン電極側から入射することになり、列ごとでチャネル
特性が変わる虞れがあるため、全ての薄膜トランジスタ
Ｑのチャネル特性の均衡をとるためである。

【００２６】以上のような構成としたことにより、本実
施形態では画素の開口率を大きくすることが可能とな
る。すなわち、ドレインライン１５とゲートライン１２
とが平行をなして並ぶ部分がない構造としたことによ
り、両ライン間の距離を充分確保する必要がない。この
ため、画素列１１Ｌどうしをより近接させることが可能
となる。したがって、ＴＦＴ基板面における画素電極１
１Ｒ、１１Ｇ、１１Ｂの面積を増加させることが可能と
なり、実質的な画素の開口率を大きくすることができ
る。また、このようにドレインライン１５とゲートライ
ン１２とが平行に並ばない構成としたため、不要な静電
容量が発生するという不都合を回避することができる。
しかも、ゲートライン１５は斜め直線部１５ｌを備えて
いるため、配線の総延長が短く、配線抵抗を低減するこ
とができる。

【００２７】また、画素列内の相隣接する画素電極１１
の斜辺１１ｇとゲートライン１２とで形成される略三角
形状の領域Ａは、その三角形の底辺の長さが略画素幅分
を有する幅の広い領域であるため、この領域Ａ内に形成
される薄膜トランジスタＱのチャネル長及びチャネル幅
を広い範囲で設定することが可能となる。特に、近年は
液晶表示素子においては、高精細化に伴い、画素電極の
微細化が進み、これに接続される薄膜トランジスタもサ
イズの縮小化が余儀なくされているため、ＭＯＳトラン
ジスタのショートチャネル効果が起こり易くなってい
る。本実施形態のような構造を採用することにより、薄
膜トランジスタのチャネル長及びチャネル幅を確保する
ことが可能となり、ショートチャネル効果を有効に防止
することが可能となる。

【００２８】さらに、本実施形態においては、画素列１
１Ｌどうしの間にゲートライン１２を直線的に配置した
ことにより、蓄積容量電極１６とが交差および重なるこ
とがなく、ゲートライン１２に不要な容量が発生するの
を防止することができる。

【００２９】また、本実施形態においては、薄膜トラン
ジスタＱのチャネル長方向ｃと偏光板の光吸収軸ａとが
４５度の角度をなすように設定されているため、チャネ
ル長方向が異なっていても全ての薄膜トランジスタのチ
ャネル特性を均一化することができる。よって、本実施
形態によれば、液晶表示素子の表示バランスを良好にす
る効果を奏する。

【００３０】（実施形態２）図３は、本発明の実施形態
２の概略を示す平面図である。上記した実施形態１では
相隣接する画素列１１Ｌで薄膜トランジスタＱのチャネ
ル長方向が異なる構成であったが、本実施形態では画素
電極に接続される薄膜トランジスタのチャネル長方向を
全て同一にしたことを特徴としている。なお、本実施形
態の説明にあたり上記実施形態１と同一部分には同一の
符号を付して説明を省略する。

【００３１】本実施形態においては、同図に示すよう
に、画素電極１１の形状が五角形であり、列方向辺１１
ｅの長さが平行辺１１ｄ、１１ｄの間隔と同一、すなわ
ち二つの平行辺１１ｄに列方向辺１１ｅが直角に交わる
形状となっている。このため、ゲートライン１２とドレ
インライン１５とが直交する部分に対応して画素電極１
１を面積効率よく配置することができ、画素面積を稼ぐ
ことができる。また、ゲートライン１２から引き出され
るゲート電極１２Ａのゲート幅方向が各画素列１１Ｌ間
で同一方向となるように設定している。このため、本実
施形態では、画素電極１１に接続された全ての薄膜トラ
ンジスタＱのチャネル長方向（ゲート幅方向）ａに対し
て、偏光板の光吸収軸ａが９０度の角度をなすように偏
光板を設置している。このように、薄膜トランジスタＱ
のチャネル長方向ｃを揃えたことにより、偏光板へ入射
する光のうち、ソース、ドレイン電極側から直接又は、
電極により反射され半導体層１３に入射する方向に進行
し、かつチャネル長方向と直交方向の振幅のＳ偏光を最
大に吸収することが可能となる。この反射し易いＳ偏光
の入射を抑制することができるため、薄膜トランジスタ
Ｑの半導体層１３に入射する光の量が減少し、よって薄
膜トランジスタＱのオフ電流の増大を抑制することがで
きる。その結果、液晶表示素子のコントラストの低下
や、クロストークの発生などの不都合を防止でき、表示
品質を向上することができる。

【００３２】（実施形態３）図４および図５は、本発明
の液晶表示素子の実施形態３を示している。図４は一つ
の画素部を示す拡大平面図であり、図５は図４に示すＸ
−Ｘ部分の断面図である。なお、本実施形態を説明する
にあたり、上記した実施形態１と同一部分には同一の符
号を付して説明する。

【００３３】本実施形態は、図５に示すように、例えば
ガラスでなる透明基板１７の上に、ゲート電極１２Ａが
形成されている。なお、このゲート電極１２Ａの形成工
程では、ゲートライン１２も同時にパターン形成され
る。そして、ゲート電極１２Ａおよび透明基板１７上に
は、例えばＳｉＮなどの光透過性を有するゲート絶縁膜
１８が堆積されている。さらに、このゲート絶縁膜１８
上には、ゲート電極１２Ａに対向する位置に、例えばア
モルファスシリコンでなる半導体層１３と、ＩＴＯでな
る画素電極１１がそれぞれパターン形成されている。さ
らに、半導体層１３上には、半導体層１３上で分離され
たソース電極１４とドレイン電極１５ｍが形成されてい
る。ドレイン電極１５ｍは、図４に示すように、ゲート
ライン１２と平面的にみて直交するドレインライン１５
より斜め４５度の角度で引き出されるパターンとなるよ
うに、ドレインライン１５と同時に形成されている。

【００３４】また、図４に示すように、画素電極１１
の、ゲートライン１２とドレインライン１５とが平面的
にみて交わる箇所に臨む部分には、切欠き部１１ｈが形
成されている。そして、この切欠き部１１ｈとゲートラ
イン１２とドレインライン１５とで形成される領域に
は、薄膜トランジスタＱが配置されている。この薄膜ト
ランジスタＱを構成するゲート電極１２Ａは、ゲートラ
イン１２から、このゲートライン１２に対して約４５度
の角度をなすように引き出されている。すなわち、薄膜
トランジスタＱのチャネル長方向ｃは、ゲートライン１
２並びにドレインライン１５に対して４５度の角度をな
すように設定されている。

【００３５】さらに、図５に示すように、透明基板１７
の下面には、偏光板２０が配置されている。本実施形態
においては、図４に示すように、偏光板２０の光吸収軸
ａに対し、薄膜トランジスタＱが、そのチャネル長方向
ｃを９０度の角度になるように設定されている。このよ
うな構成としたことにより、図５に示すように、偏光板
２０に入射した光は、チャネル長方向と直交方向の振幅
の反射を起こし易いＳ偏光が吸収され、またＰ偏光が偏
光板により減衰され、ソース電極１４、ドレイン電極１
５ｍ、ゲート電極１２Ａなどに反射して薄膜トランジス
タＱの半導体層１３に入射する光の量を低減することが
できる。なお、本実施形態は画素配列がデルタ配列の液
晶表示素子のみに適用されるものではなく、他のあらゆ
る配列の液晶表示素子に適用することが可能であり、通
常の格子状のマトリクス配列でもよい。

【００３６】（実施形態４）図６は、本発明の実施形態
４の概略を示す平面図である。上記実施形態１及び２で
はドレインラインに斜め直線部を設けた構成であった
が、本実施形態ではドレインラインを全て直線状に形成
することを特徴としている。尚、本実施形態の説明にあ
たり上記実施形態と同一部分には同一の符号を付して説
明を省略する。本実施形態においては、画素電極１１
Ｒ、１１Ｇ、１１Ｂが行方向（図面上下方向）に順次配
列され、行毎に半ピッチづつずれている。ドレインライ
ン３０は、画素電極１１Ｒ、１１Ｇ、１１Ｂ間を画素行
方向に直線状に配列され、領域Ａに設けられた薄膜トラ
ンジスタＱのドレイン電極３１に接続されている。ゲー
トライン３２は、斜め直線部３２ａと列方向直線部３２
ｂとからなり薄膜トランジスタＱのゲート電極と接続さ
れ、列方向に画素電極１１Ｒ、１１Ｇ、１１Ｂの間を上
下に蛇行するように設けられている。蓄積容量電極３４
が絶縁膜を介して画素電極１１Ｒ、１１Ｇ、１１Ｂの下
方向に蛇行して設けられている。したがって、ドレイン
ライン３０がより低抵抗になり、縦方向に画素を増加し
ても高速に信号電圧を印加することができる。また、薄
膜トランジスタＱのチャネル長方向が行毎に異なってい
るが、これに限らず一方の方向のみに設定してもよい。

【００３７】以上、実施形態１〜実施形態４について説
明したが、本発明はこれらに限定されるものではなく、
構成の要旨に付随する各種の設計変更が可能である。例
えば上記実施形態に用いられる液晶駆動方式は、ＴＮ液
晶駆動、ＳＴＮ液晶駆動、強誘電性液晶駆動、反強誘電
性液晶駆動、電界複屈折制御駆動方式等いずれの駆動方
式でもよい。また、上記実施形態におけるドレインライ
ンはドレイン電極と一体的に形成されていてもよく、ゲ
ートラインはゲート電極と一体的且つ蓄積容量電極と同
じ金属で一括して形成してもよい。上記実施形態におけ
る薄膜トランジスタは逆スタガ型であったがこれに限ら
ず、正スタガ型、コプラナ型であってもよく、半導体層
はアモルファスシリコンであっても、ポリシリコンであ
ってもよい。上記実施形態では、下側の基板に薄膜トラ
ンジスタが設けられているが、反射型液晶表示素子であ
る場合、上側基板に薄膜トランジスタを設け、偏光板の
偏光軸と薄膜トランジスタのチャネル長方向を適宜設定
して上方向からのＳ偏光を制御してもよい。上記実施形
態ではＲ、Ｇ、Ｂをこの順に１ピッチとして配列した
が、Ｒ、Ｇ、Ｂに対応する画素電極であればこの順に限
らず配列してもよい。

【００３８】

【発明の効果】以上の説明から明らかなように、この発
明によれば、画素の開口率を大きくすることを可能にす
る効果がある。また、ドレインラインの配線抵抗を小さ
くすると共に、他の配線との間での不要な静電容量の発
生を抑制できるという効果がある。さらに、この発明に
よれば、素子内に導入する、例えばバックライトなどの
光源から入射する光から、チャネル長方向と直交する振
幅のＳ偏光の成分を削減することができるため、薄膜ト
ランジスタのオフ電流を低減させることができ、またク
ロストークの発生を防止することが可能となる。このた
め、本発明によれば表示品質の高い液晶表示素子を実現
する効果がある。

【図面の簡単な説明】

【図１】本発明に係る液晶表示素子の実施形態１を示す
平面図。

【図２】実施形態１における画素電極を示す拡大平面
図。

【図３】本発明に係る液晶表示素子の実施形態２を示す
平面図。

【図４】本発明に係る液晶表示素子の実施形態３におけ
る画素電極を示す拡大平面図。

【図５】図４のＸ−Ｘ断面図。

【図６】本発明に係る液晶表示素子の実施形態４を示す
平面図。

【図７】従来の液晶表示素子の平面図。

【図８】従来の液晶表示素子の画素電極を示す拡大平面
図。

【図９】図８のＹ−Ｙ断面図。

【符号の説明】

１１画素電極１２ゲートライン１２Ａゲート電極１３半導体層１５ドレインライン１５ｍドレイン電極１５ｋ行方向直線部１５ｌ斜め直線部１６蓄積容量電極１７透明基板２０偏光板ａ光吸収軸ｂ光透過軸ｃチャネル長方向

Claims

【特許請求の範囲】

【請求項１】透明基板上に、薄膜トランジスタに接続
され、列または行方向に直線状に連続する所定数を１ピ
ッチとする画素電極が、相隣接する列または行で半ピッ
チずれて配置される液晶表示素子において、前記薄膜トランジスタに接続されるドレインラインとゲ
ートラインとの一方が、所定列または行内の隣接する画
素電極間に、行または列方向に沿った直線部と、相隣接
する直線部を斜めに結ぶ斜め直線部とを有し、前記薄膜
トランジスタのチャネル長方向が列または行方向と異な
ることを特徴とする液晶表示素子。
【請求項２】１本のドレインラインまたはゲートライ
ンを挟んだ、所定列または行内に隣接する２つの画素電
極のうちの一方は、前記１本のドレインラインまたはゲ
ートラインの斜め直線部に沿った周縁部を有し、前記周
縁部と、前記２つの画素電極に対応するゲートラインま
たはドレインラインと、前記２つの画素電極のうちの他
方の周縁部とに囲まれた略三角形状の領域に前記薄膜ト
ランジスタが前記２つの画素電極のうちの他方に接続し
て配置されていることを特徴とする請求項１記載の液晶
表示素子。
【請求項３】所定列または行の薄膜トランジスタのチ
ャネル長方向は一方の方向を向き、前記所定列または行
に隣接する列または行の薄膜トランジスタのチャネル長
方向は他方の方向を向き、光吸収軸の方向が、それぞれ
前記一方の方向となす角と、前記他方の方向となす角と
が実質的に等しいように偏光板が前記透明基板の外面に
配置されることを特徴とする請求項１または２記載の液
晶表示素子。
【請求項４】前記薄膜トランジスタのチャネル長方向
は、すべて同一方向を向き、光吸収軸の方向が前記薄膜
トランジスタのチャネル長方向に実質的に直交するよう
に偏光板が前記透明基板の外面に配置されることを特徴
とする請求項１または２記載の液晶表示素子。
【請求項５】前記１ピッチは、赤色、緑色、青色の表
示にそれぞれ対応する画素電極からなることを特徴とす
る請求項１乃至４記載の液晶表示素子。
【請求項６】前記画素電極は、略五角形状であること
を特徴とする請求項１乃至５記載の液晶表示素子。
【請求項７】前記列方向に、前記ドレインラインの直
線部下方に蓄積容量電極が絶縁膜を介して形成されるこ
とを特徴とする請求項１乃至６記載の液晶表示素子。