JP2007094433A - アクティブマトリクス型液晶表示装置およびスイッチング素子 - Google Patents
アクティブマトリクス型液晶表示装置およびスイッチング素子 Download PDFInfo
- Publication number
- JP2007094433A JP2007094433A JP2006345469A JP2006345469A JP2007094433A JP 2007094433 A JP2007094433 A JP 2007094433A JP 2006345469 A JP2006345469 A JP 2006345469A JP 2006345469 A JP2006345469 A JP 2006345469A JP 2007094433 A JP2007094433 A JP 2007094433A
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor region
- gate electrode
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】薄膜トランジスタで『ゲート線101のゲート電極部分−ソース電極105及びゲート線101のゲート電極部分−ドレイン電極106のオーバーラップ長d』を、ゲート線101のゲート電極部分の端部から入射する光がチャネル部に到達するまでに十分減衰できるような距離に、例えば、4μm以上に設定すると、チャネル部に入射される光が、バックライト出射強度の0.2%以下に抑制できるため、光オフリーク電流を十分に低減することができ、フリッカーや表示の不均一性を改善することができた。
【選択図】図1
Description
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを液晶表示装置を正面にして出射させたときに前記薄膜トランジスタのチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とする。
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、前記バックライトから出射される光が薄膜トランジスタのチャネル部に入射した場合のフリッカー出力レベルが−30dB以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とする。
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを第1のガラス基板の他方の表面を正面にして出射させたときに、薄膜トランジスタのチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから正面に出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
第1の偏光板の光吸収係数:αp
第1のガラス基板の光吸収係数:α1
第1の絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と第1の偏光板の界面の透過率:T0p
第1の偏光板と第1のガラス基板の界面の透過率:Tp1
第1のガラス基板と第1の絶縁膜の界面の透過率:T12
第1の絶縁膜と半導体領域の界面でのそれぞれの透過率:T23
空気層の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板の屈折率:n1
第1の絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
第1の偏光板の膜厚:tp
第1のガラス基板の膜厚:t1
第1の絶縁膜の膜厚:t2
半導体領域の膜厚:t3
バックライトの法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
光吸収を表す方程式、
バックライト強度の同径分布を表す方程式、
第1の偏光板へ入射する光の強度:I
第1のガラス基板へ入射する光の強度:Ip
第1の絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
第1の偏光板から第1のガラス基板への光の入射角:θp
第1のガラス基板から第1の絶縁膜への光の入射角:θ1
第1の絶縁膜から半導体領域への光の入射角:θ2
第1の絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
ゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用してI3よりもチャネル側に入った光の強度を計算し、光が幅dだけの距離を進んだときの強度を求める。
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とする。
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから基板の裏面を正面にして出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
基板の光吸収係数:α1
絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と基板の界面の透過率:T01
基板と絶縁膜の界面の透過率:T12
絶縁膜と半導体領域の界面の透過率:T23
空気層の屈折率:n0
基板の屈折率:n1
絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
基板の膜厚:t1
絶縁膜の膜厚:t2
半導体領域の膜厚:t3
空気層から基板の裏側の法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
光吸収を表す方程式、
前記空気層から基板の裏側に入射する光線強度の同径分布を表す方程式、
基板へ入射する光の強度:I0
絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
空気層から基板への光の入射角:θ0
基板から絶縁膜への光の入射角:θ1
絶縁膜から半導体領域への光の入射角:θ2
絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
光吸収の法則およびゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用し、光が幅dだけの距離を進んだとき光の強度を求める。
(第1実施形態)
本発明の第1実施形態について、図面を参照しながら詳細に説明する。
空気層120の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板100の屈折率:n1
第1の絶縁膜109の屈折率:n2
アモルファスシリコン膜107の屈折率:n3
空気層120/第1の偏光板121界面での屈折角:θp
第1の偏光板121/第1のガラス基板100界面での屈折角:θ1
第1のガラス基板100/第1の絶縁膜109界面での屈折角:θ2
第1の絶縁膜109/アモルファスシリコン膜107界面での屈折角:θ3
さらに、光の強度に関しては、
第1の偏光板121の光吸収係数:αp
第1のガラス基板100の光吸収係数:α1
第1の絶縁膜109の光吸収係数:α2
アモルファスシリコン膜107の光吸収係数:α3
とすると、次の式(2)の関係が成立する。
空気層120/第1の偏光板121界面の透過率:T0p
第1の偏光板121/第1のガラス基板100界面の透過率:Tp1
第1のガラス基板100/第1の絶縁膜109界面の透過率:T12
第1の絶縁膜109/アモルファスシリコン膜107界面の透過率:T23
第1の偏光板121の層厚:tp
ガラス基板100の層厚:t1
第1の絶縁膜109の層厚:t2
アモルファスシリコン膜107の層厚:t3
第1の偏光板121、第1のガラス基板100、第1の絶縁膜109及びアモルファスシリコン膜107を透過して、ドレイン電極106の表面まで到達したI3の強度を持つ光線は、ゲート線101のゲート電極部分とドレイン電極106の間で数回反射、屈折を繰り返し、ついにはチャネル部に到達する。ここでの計算は、上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
(第2実施形態)
次に、本発明の第2実施形態について、図面を参照しながら詳細に説明する。
薄膜トランジスタ部で半導体領域が存在する領域をAとし、ゲート電極が存在する領域をGとし、ドレイン電極が存在する領域をDとし、ソース電極が存在する領域をSとし、空集合をφとしたとき集合として
空気層120の屈折率:n0
第1のガラス基板100の屈折率:n1
第1の絶縁膜109の屈折率:n2
アモルファスシリコン膜107の屈折率:n3
空気層120/第1のガラス基板100界面での屈折角:θ1
第1のガラス基板100/第1の絶縁膜109界面での屈折角:θ2
第1の絶縁膜109/アモルファスシリコン膜107界面での屈折角:θ3
さらに、光の強度に関しては、
第1のガラス基板100の光吸収係数:α1
第1の絶縁膜109の光吸収係数:α2
アモルファスシリコン膜107の光吸収係数:α3
とすると、次の式(9)の関係が成立する。
空気層120/第1のガラス基板100界面の透過率:T01
第1のガラス基板100/第1の絶縁膜109界面の透過率:T12
第1の絶縁膜109/アモルファスシリコン膜107界面の透過率:T23
ガラス基板100の層厚:t1第1の絶縁膜109の層厚:t2
アモルファスシリコン膜107の層厚:t3
第1のガラス基板100、第1の絶縁膜109及びアモルファスシリコン膜107を透過して、ドレイン電極106の表面まで到達したI3の強度を持つ光線は、ゲート線101のゲート電極部分とドレイン電極106の間で数回反射、屈折を繰り返し、ついにはチャネル部に到達する。ここでの計算は、上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
101 ゲート線
102 ドレイン線
103 薄膜トランジスタ
104 共通電極
105 ソース(画素)電極
106 ドレイン電極
107 アモルファスシリコン膜
108 n+アモルファスシリコン膜
109 第1の絶縁膜
110 第2の絶縁膜
111 第1の配向膜
112 第2のガラス基板
113 遮光膜
114 色層
115 第3の絶縁膜
116 液晶
117 第2の配向膜
118 ゲート・ソース又はゲート・ドレインのオーバーラップ長d
119 液晶パネルへの入射光
120 空気層
121 第1の偏光板
122 第2の偏光板
123 エッチングストッパ
124 チャネル領域
130 薄膜トランジスタアレイ基板
140 対向基板
150 液晶パネル
151 バックライト
152 駆動回路
153 バックライトからの出射光
154 配線
Claims (9)
- 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶と、前記薄膜トランジスタアレイ基板側から光を照射するバックライトとを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板上に形成された薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを液晶表示装置を正面にして出射させたときに前記薄膜トランジスタのチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするアクティブマトリクス型液晶表示装置。 - 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶と、前記薄膜トランジスタアレイ基板側から光を照射するバックライトとを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板上に形成された薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、前記バックライトから出射される光が薄膜トランジスタのチャネル部に入射した場合のフリッカー出力レベルが−30dB以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするアクティブマトリクス型液晶表示装置。 - 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶と、前記薄膜トランジスタアレイ基板側から光を照射するバックライトとを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板上に形成された薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを第1のガラス基板の他方の表面を正面にして出射させたときに、薄膜トランジスタのチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから正面に出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とするアクティブマトリクス型液晶表示装置。
第1の偏光板の光吸収係数:αp
第1のガラス基板の光吸収係数:α1
第1の絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と第1の偏光板の界面の透過率:T0p
第1の偏光板と第1のガラス基板の界面の透過率:Tp1
第1のガラス基板と第1の絶縁膜の界面の透過率:T12
第1の絶縁膜と半導体領域の界面でのそれぞれの透過率:T23
空気層の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板の屈折率:n1
第1の絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
第1の偏光板の膜厚:tp
第1のガラス基板の膜厚:t1
第1の絶縁膜の膜厚:t2
半導体領域の膜厚:t3
バックライトの法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
光吸収を表す方程式、
バックライト強度の同径分布を表す方程式、
第1の偏光板へ入射する光の強度:I
第1のガラス基板へ入射する光の強度:Ip
第1の絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
第1の偏光板から第1のガラス基板への光の入射角:θp
第1のガラス基板から第1の絶縁膜への光の入射角:θ1
第1の絶縁膜から半導体領域への光の入射角:θ2
第1の絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
ゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用してI3よりもチャネル側に入った光の強度を計算し、光が幅dだけの距離を進んだときの強度を求める。 - 基板の表側に形成されたゲート電極と、前記基板及び前記ゲート電極上に形成された絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有するスイッチング素子であって、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするスイッチング素子。 - 前記チャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも広く形成されており、前記半導体領域はチャネル長方向で前記ゲート電極より外にはみ出して形成されている請求項4記載のスイッチング素子。
- 前記チャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも狭く形成されており、前記半導体領域はチャネル長方向では前記ゲート電極の内側に形成されている請求項4記載のスイッチング素子。
- 基板の表側に形成されたゲート電極と、前記基板及び前記ゲート電極上に形成された絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有するスイッチング素子であって、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから基板の裏面を正面にして出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とするスイッチング素子。
基板の光吸収係数:α1
絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と基板の界面の透過率:T01
基板と絶縁膜の界面の透過率:T12
絶縁膜と半導体領域の界面の透過率:T23
空気層の屈折率:n0
基板の屈折率:n1
絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
基板の膜厚:t1
絶縁膜の膜厚:t2
半導体領域の膜厚:t3
空気層から基板の裏側の法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
光吸収を表す方程式、
前記空気層から基板の裏側に入射する光線強度の同径分布を表す方程式、
基板へ入射する光の強度:I0
絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
空気層から基板への光の入射角:θ0
基板から絶縁膜への光の入射角:θ1
絶縁膜から半導体領域への光の入射角:θ2
絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
上記光吸収の法則を表す方程式の一部である、
光吸収の法則およびゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用し、光が幅dだけの距離を進んだとき光の強度を求める。 - 前記スイッチング素子のチャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも広く形成されており、前記半導体領域はチャネル長方向で前記ゲート電極より外にはみ出して形成されている請求項7記載のスイッチング素子。
- 前記スイッチング素子のチャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも狭く形成されており、前記半導体領域はチャネル長方向では前記ゲート電極の内側に形成されている請求項7記載のスイッチング素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345469A JP2007094433A (ja) | 2000-11-30 | 2006-12-22 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000365435 | 2000-11-30 | ||
JP2001321810 | 2001-10-19 | ||
JP2006345469A JP2007094433A (ja) | 2000-11-30 | 2006-12-22 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001356206A Division JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007094433A true JP2007094433A (ja) | 2007-04-12 |
Family
ID=37980135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345469A Pending JP2007094433A (ja) | 2000-11-30 | 2006-12-22 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007094433A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025788A (ja) * | 2007-07-20 | 2009-02-05 | Lg Display Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6422066A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Thin film transistor |
JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
JPH0794753A (ja) * | 1993-04-23 | 1995-04-07 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた表示装置 |
JPH07261197A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 液晶表示装置 |
JPH0922026A (ja) * | 1995-07-07 | 1997-01-21 | Casio Comput Co Ltd | 液晶表示素子 |
JPH1187717A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体装置とアクティブマトリックス基板および液晶表示装置 |
JP3914753B2 (ja) * | 2000-11-30 | 2007-05-16 | Nec液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
-
2006
- 2006-12-22 JP JP2006345469A patent/JP2007094433A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6422066A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Thin film transistor |
JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
JPH0794753A (ja) * | 1993-04-23 | 1995-04-07 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた表示装置 |
JPH07261197A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 液晶表示装置 |
JPH0922026A (ja) * | 1995-07-07 | 1997-01-21 | Casio Comput Co Ltd | 液晶表示素子 |
JPH1187717A (ja) * | 1997-09-04 | 1999-03-30 | Hitachi Ltd | 半導体装置とアクティブマトリックス基板および液晶表示装置 |
JP3914753B2 (ja) * | 2000-11-30 | 2007-05-16 | Nec液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025788A (ja) * | 2007-07-20 | 2009-02-05 | Lg Display Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
US8045078B2 (en) | 2007-07-20 | 2011-10-25 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10303021B2 (en) | BOA liquid crystal display panel and manufacturing method thereof | |
JP5855888B2 (ja) | 液晶表示装置 | |
CN100409087C (zh) | Tft矩阵基底以及有源矩阵寻址液晶显示器件 | |
US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
JP5517717B2 (ja) | 液晶表示装置 | |
WO2011027705A1 (ja) | 半導体装置、アクティブマトリクス基板、及び表示装置 | |
WO2001018597A1 (fr) | Afficheur à cristaux liquides | |
JP3914753B2 (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
JPH07248494A (ja) | 液晶表示装置 | |
KR20160141231A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20040062119A (ko) | 횡전계방식 액정표시소자 | |
KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
US10241370B2 (en) | Semiconductor device and projection-type display unit | |
WO2011024911A1 (ja) | 半導体装置、アクティブマトリクス基板、及び表示装置 | |
US8130335B2 (en) | Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device | |
KR20120124316A (ko) | 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
JP2000047258A (ja) | 電気光学装置及び投射型表示装置 | |
JP2002122889A (ja) | 電気光学装置及び投射型表示装置 | |
JP2007094433A (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
US9857627B2 (en) | Liquid crystal display device | |
KR20180077940A (ko) | 보더리스타입 표시장치 | |
JP2008203711A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
JP5154321B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
US11703729B2 (en) | Display device | |
KR101023718B1 (ko) | 액정표시장치 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070126 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20091208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |