JPH04280231A - 薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ（ＴＦＴ）アレイ基板及びその製造方法に関す
る。

【０００２】

【従来の技術】図２は従来のＴＦＴアレイ基板の１画素
部分を示す平面図、図３は図２のＣ−Ｃ線断面図、図４
は図２のＤ−Ｄ線断面図である。

【０００３】図に示されるように、従来のＴＦＴアレイ
基板には、ガラス基板２１上にＴａからなるゲート電極
２２及びその配線部２２ａ、この上に形成されたＴａ２
Ｏ５層２３及び２３ａ、その上に形成されたＳｉＮｘ膜
２４及び２４ａ、その上に形成されたアモルファスシリ
コン（ａ−Ｓｉ）膜２５及び２５ａ、リンドープアモル
ファスシリコン（ｎ＋ａ−Ｓｉ）膜２６及び２６ａが備
えられている。また、ガラス基板２１上には、画素電極
２７がマトリクス状に配列されて、さらに、画素電極２
７にｎ＋ａ−Ｓｉ膜２６を接続するソース電極２８と、
ｎ＋ａ−Ｓｉ膜２６に接続されたドレイン電極２９と、
全体を覆うパッシベーション膜３０とが備えられている
。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴアレイ基板では、ゲート電極に用いたＴａの
電気抵抗率が大きいために、ゲート電極に印加されるア
ドレス信号のパルス波形の歪みが大きくなり、ゲート電
極の開放端側でコントラストが劣化するという問題があ
った。

【０００５】かかる問題を解消するために、ゲート電極
を多層構造とすることも考えられるが、製造工程が増え
るという問題があった。

【０００６】そこで、本発明は上記課題を解決するため
になされたものであり、その目的とするところは、製造
工程を複雑にすることなく、画質を向上させることがで
きるＴＦＴアレイ基板及びその製造方法を提供すること
にある。

【０００７】

【課題を解決するための手段】本発明に係るＴＦＴアレ
イ基板は、絶縁性基板と、上記絶縁性基板上に形成され
たゲート電極配線部の下層と、上記絶縁性基板上に上記
下層と同じ金属により形成され、上記下層に接続された
ゲート電極と、上記ゲート電極上に形成された絶縁膜と
、上記絶縁膜上に形成された半導体層と、上記絶縁性基
板上の上記ゲート電極配線部の間の部分に、上記ゲート
電極配線部に交差する方向に延びるように形成されたド
レイン電極と、上記絶縁性基板上の所定位置に上記ドレ
イン電極と同じ金属により形成されたソース電極と、上
記ゲート電極配線部の下層上に上記ドレイン電極と同じ
金属により形成された上層と、上記絶縁性基板上を覆う
ように形成されたパッシベーション膜と、上記パッシベ
ーション膜の上記ドレイン電極端部上と、上記ソース電
極上とに形成されたコンタクトホールと、上記パッシベ
ーション膜上に形成され、上記ソース電極に上記コンタ
クトホールを介して接続された画素電極と、上記パッシ
ベーション膜上に上記画素電極と同じ金属により形成さ
れ、上記コンタクトホールを介して隣り合うドレイン電
極同士を接続するドレイン電極接続部とを有することを
特徴としている。

【０００８】また、本発明に係るＴＦＴアレイ基板の製
造方法は、絶縁性基板上に、互いに平行に延びるように
複数本のゲート電極配線部の下層を形成し、これと同時
に上記ゲート電極配線部の下層と同じ金属よりなるゲー
ト電極を形成する工程と、上記ゲート電極上に絶縁膜と
半導体層と順に形成する工程と、上記絶縁性基板上の上
記ゲート電極配線部の間に、上記ゲート電極配線部に交
差する方向に延びるドレイン電極を形成し、これと同時
に上記絶縁性基板上の所定位置に上記ドレイン電極と同
じ金属よりなるソース電極を形成し、これと同時に上記
ゲート電極配線部の下層上に上記ドレイン電極と同じ金
属よりなる上層を形成する工程と、上記絶縁性基板上を
覆うようにパッシベーション膜を形成する工程と、上記
パッシベーション膜の上記ドレイン電極端部上と上記ソ
ース電極上とにコンタクトホールを形成する工程と、上
記パッシベーション膜上に透光性の金属膜を形成し、エ
ッチングすることにより、上記ソース電極に上記コンタ
クトホールを介して接続された画素電極と、上記コンタ
クトホールを介して隣り合うドレイン電極同士を接続す
るドレイン電極接続部とを形成する工程とを有すること
を特徴としている。

【０００９】

【作用】本発明に係るＴＦＴアレイ基板またはその製造
方法によれば、ゲート電極配線部の下層上にドレイン電
極と同じ金属により形成された上層が設けられるので、
ゲート電極配線の電気抵抗率が低くなり、画質の向上が
図れる。

【００１０】また、本発明に係るＴＦＴアレイ基板また
はその製造方法によれば、ドレイン電極とゲート電極配
線部の上層とを同一工程で形成でき、画素電極とコンタ
クトホールを介して隣り合うドレイン電極同士を接続す
るドレイン電極接続部とを同一工程で形成できるので、
製造が簡単になる。

【００１１】

【実施例】図１は、本発明に係るＴＦＴアレイ基板の一
実施例の１画素部分を示す平面図、図５は図１のＡ−Ａ
線断面図、図６は図１のＢ−Ｂ線断面図である。

【００１２】図に示されるように、本実施例のＴＦＴア
レイ基板には、ガラス等からなる透明な絶縁性基板１と
、この基板１上にＴａ又はＴａの合金により形成された
ゲート電極配線部２の下層２ａと、この下層２ａと同じ
Ｔａ又はＴａの合金によりに形成されており下層２ａに
接続されているゲート電極３とが備えられている。

【００１３】また、本実施例には、ゲート電極３上に、
Ｔａ２Ｏ５よりなる第一絶縁膜４と、この絶縁膜４上に
形成されたＳｉＮｘよりなる第二絶縁膜５と、半導体活
性層としてのアモルファスシリコン（ａ−Ｓｉ）膜６と
、その上に形成されたリンドープアモルファスシリコン
（ｎ＋ａ−Ｓｉ）膜７とが備えられている。

【００１４】さらに、平行に複数本配列されているゲー
ト電極配線部２の間には（図１では１本のゲート電極配
線部２のみを示す）、このゲート電極配線部２に交差す
る方向に延びるように配置されておりＡｌからなるドレ
イン電極８と、基板１上の所定位置にこのドレイン電極
８と同じＡｌにより形成されたソース電極９とが備えら
れている。また、ゲート電極配線部２の下層２ａ上には
ドレイン電極８と同じＡｌにより形成された上層２ｂが
形成されている。

【００１５】また、基板１上には、基板１上に備えられ
た上記構成を覆うようにパッシベーション膜１０が備え
られている。そして、このパッシベーション膜１０の、
ドレイン電極８の端部上にはコンタクトホール１０ａ及
び１０ｂが形成されており、パッシベーション膜１０の
ソース電極９上にはコンタクトホール１０ｃが形成され
ている。

【００１６】さらにまた、パッシベーション膜１０上に
は、ソース電極１１にコンタクトホール１０ｃを介して
接続されたＩＴＯよりなる画素電極１１と、パッシベー
ション膜１０上に画素電極と同じＩＴＯにより形成され
、コンタクトホール１０ａと１０ｂとを介して隣り合う
ドレイン電極８同士を接続するドレイン電極接続部１２
とが備えられている。

【００１７】また、上記ＴＦＴアレイ基板の製造は次の
ようになされる。

【００１８】先ず、ガラス等の透明絶縁性基板１上にス
パッタ法によりＴａ膜又はＴａを含む合金膜を形成し、
エッチングを行ってゲート電極３とゲート電極配線２の
下層２ａとを形成する。

【００１９】次に、ＴＦＴ形成部分について、ゲート電
極３の表面を陽極酸化してＴａ２Ｏ５よりなる第一絶縁
膜４を形成する。

【００２０】次に、プラズマＣＶＤ法により、ＳｉＮｘ
よりなる第二絶縁膜５、半導体活性層としてのａ−Ｓｉ
膜６、オーミック接合層としてのｎ＋ａ−Ｓｉ膜７を成
膜し、ＴＦＴ形成部分を残すようにエッチング除去する
。

【００２１】次に、スパッタ法によりＡｌ膜を形成し、
エッチングするにより、ドレイン電極８と、ソース電極
９と、ゲート電極配線２の下層２ａ上の上層２ｂとを形
成する。ここで、ドレイン電極８と、ソース電極９と、
上層２ｂとなる金属としては、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、Ｎ
ｉＣｒや、これらの多層膜であってもよい。

【００２２】次に、ソース電極９とドレイン電極８との
間に露出しているｎ＋ａ−Ｓｉ層７をエッチング除去す
る。

【００２３】次に、ＳｉＮｘ、ＳｉＯ２、又はこれらの
積層膜からなるパッシベーション膜１０を成膜し、エッ
チングにより、ドレイン電極８の端部上にコンタクトホ
ール１０ａと１０ｂを、ソース電極９上にコンタクトホ
ール１０ｃを形成する。

【００２４】次に、ＩＴＯを全面に成膜し、エッチング
により、コンタクトホール１０ｃを介してソース電極９
に接続された画素電極１１と、コンタクトホール１０ａ
と１０ｂとを介してドレイン電極８に接続されたドレイ
ン電極接続部１２とを形成する。

【００２５】以上に説明したように、本実施例によれば
、ゲート電極配線部２の下層２ａ上にドレイン電極８と
同じＡｌにより形成された上層２ｂが設けられるので、
ゲート電極配線２の電気抵抗率が低くなり、画質の向上
が図れる。

【００２６】また、本実施例によれば、ドレイン電極８
と上層２ｂとを同一工程で形成でき、画素電極１１とコ
ンタクトホール１０ａと１０ｂとを介して隣り合うドレ
イン電極８同士を接続するドレイン電極接続部１２とを
同一工程で形成できるので、製造工程が増えず、製造が
簡単になる。

【００２７】尚、上記実施例では、ドレイン電極接続部
１２をゲート電極配線部２と交差する部分にだけに残し
た場合について説明したが、本発明はこれには限定され
ず、ドレイン電極８上に連続的に形成してもよい。

【００２８】

【発明の効果】以上説明したように、本発明のＴＦＴア
レイ基板及びその製造方法よれば、ゲート電極配線部の
下層上にドレイン電極と同じ金属により形成された上層
が設けられるので、ゲート電極配線の電気抵抗率が低く
なり、画質の向上が図れる。

【００２９】また、本発明によれば、ドレイン電極と上
層とを同一工程で形成でき、画素電極とコンタクトホー
ルとを介して隣り合うドレイン電極同士を接続するドレ
イン電極接続部とを同一工程で形成できるので、製造を
簡単にすることができる。

【図面の簡単な説明】

【図１】本発明に係るＴＦＴアレイ基板の一実施例の１
画素部分を示す平面図である。

【図２】従来のＴＦＴアレイ基板の１画素部分を示す平
面図である。

【図３】図２のＣ−Ｃ線断面図である。

【図４】図２のＤ−Ｄ線断面図である。

【図５】図１のＡ−Ａ線断面図である。

【図６】図１のＢ−Ｂ線断面図である。

【符号の説明】

１　　絶縁性基板 ２　　ゲート電極配線部 ２ａ　　下層 ２ｂ　　上層 ３　　ゲート電極 ４　　第一絶縁膜 ５　　第二絶縁膜 ６　　ａ−Ｓｉ膜 ７　　ｎ＋ａ−Ｓｉ膜 ８　　ドレイン電極 ９　　ソース電極 １０　　パッシベーション膜 １０ａ，１０ｂ，１０ｃ　　コンタクトホール１１　　
画素電極 １２　　ドレイン電極接続部

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　絶縁性基板と、上記絶縁性基板上に形
   成されたゲート電極配線部の下層と、上記絶縁性基板上
   に上記下層と同じ金属により形成され、上記下層に接続
   されたゲート電極と、上記ゲート電極上に形成された絶
   縁膜と、上記絶縁膜上に形成された半導体層と、上記絶
   縁性基板上の上記ゲート電極配線部の間の部分に、上記
   ゲート電極配線部に交差する方向に延びるように形成さ
   れたドレイン電極と、上記絶縁性基板上の所定位置に上
   記ドレイン電極と同じ金属により形成されたソース電極
   と、上記ゲート電極配線部の下層上に上記ドレイン電極
   と同じ金属により形成された上層と、上記絶縁性基板上
   を覆うように形成されたパッシベーション膜と、上記パ
   ッシベーション膜の上記ドレイン電極端部上と、上記ソ
   ース電極上とに形成されたコンタクトホールと、上記パ
   ッシベーション膜上に形成され、上記ソース電極に上記
   コンタクトホールを介して接続された画素電極と、上記
   パッシベーション膜上に上記画素電極と同じ金属により
   形成され、上記コンタクトホールを介して隣り合うドレ
   イン電極同士を接続するドレイン電極接続部と、を有す
   ることを特徴とする薄膜トランジスタアレイ基板。
2. 【請求項２】　　絶縁性基板上に、互いに平行に延びる
   ように複数本のゲート電極配線部の下層を形成し、これ
   と同時に上記ゲート電極配線部の下層と同じ金属よりな
   るゲート電極を形成する工程と、上記ゲート電極上に絶
   縁膜と半導体層と順に形成する工程と、上記絶縁性基板
   上の上記ゲート電極配線部の間に、上記ゲート電極配線
   部に交差する方向に延びるドレイン電極を形成し、これ
   と同時に上記絶縁性基板上の所定位置に上記ドレイン電
   極と同じ金属よりなるソース電極を形成し、これと同時
   に上記ゲート電極配線部の下層上に上記ドレイン電極と
   同じ金属よりなる上層を形成する工程と、上記絶縁性基
   板上を覆うようにパッシベーション膜を形成する工程と
   、上記パッシベーション膜の上記ドレイン電極端部上と
   上記ソース電極上とにコンタクトホールを形成する工程
   と、上記パッシベーション膜上に透光性の金属膜を形成
   し、エッチングすることにより、上記ソース電極に上記
   コンタクトホールを介して接続された画素電極と、上記
   コンタクトホールを介して隣り合うドレイン電極同士を
   接続するドレイン電極接続部とを形成する工程と、を有
   することを特徴とする薄膜トランジスタアレイ基板の製
   造方法。