JPH05119331A - アクテイブマトリツクス基板およびその製造方法 - Google Patents
アクテイブマトリツクス基板およびその製造方法Info
- Publication number
- JPH05119331A JPH05119331A JP28466791A JP28466791A JPH05119331A JP H05119331 A JPH05119331 A JP H05119331A JP 28466791 A JP28466791 A JP 28466791A JP 28466791 A JP28466791 A JP 28466791A JP H05119331 A JPH05119331 A JP H05119331A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- active matrix
- matrix substrate
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E20/00—Combustion technologies with mitigation potential
- Y02E20/34—Indirect CO2mitigation, i.e. by acting on non CO2directly related matters of the process, e.g. pre-heating or heat recovery
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 アクティブマトリックス基板のトランジスタ
部分のゲート電極となる第一の導電層１２を透明導電層
１２ａと金属層１２ｂの二層構造にする。 【効果】アクティブマトリックス基板を製造するための
フォトマスクは四枚で済み、量産性が向上するとともに
製造歩留りが向上する。また、ゲート電極および走査信
号配線の取り出し部に、駆動回路との接続を容易にする
ための透明導電層１２ａを簡単な工程で露出させること
ができる。
部分のゲート電極となる第一の導電層１２を透明導電層
１２ａと金属層１２ｂの二層構造にする。 【効果】アクティブマトリックス基板を製造するための
フォトマスクは四枚で済み、量産性が向上するとともに
製造歩留りが向上する。また、ゲート電極および走査信
号配線の取り出し部に、駆動回路との接続を容易にする
ための透明導電層１２ａを簡単な工程で露出させること
ができる。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
基板およびその製造方法に関し、特にアクティブマトリ
ックス型液晶表示装置などに用いられるアクティブマト
リックス基板とその製造方法に関する。
基板およびその製造方法に関し、特にアクティブマトリ
ックス型液晶表示装置などに用いられるアクティブマト
リックス基板とその製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリックス基板の製
造方法を図３に示す。なお、図３中、４０はトランジス
タ部、４１はゲート電極取り出し部である。
造方法を図３に示す。なお、図３中、４０はトランジス
タ部、４１はゲート電極取り出し部である。
【０００３】まず、同図（ａ）に示すように、ガラスな
どから成る基板３１上に、タンタル（Ｔａ）などから成
る第一の金属層３２を真空蒸着法やスパッタリング法で
厚み４０００Å程度に形成してパターニングし、表面部
分に陽極酸化膜３３を形成してゲート電極を形成する。
次に、同図（ｂ）に示すように、窒化シリコン膜（Ｓｉ
Ｎx ）などから成る絶縁膜３４、チャネルとなる第一の
半導体層３５、オーミックコンタクト層となる第二の半
導体層３６、およびソース・ドレイン電極となる第二の
金属層３７を順次積層する。なお、第一の半導体層３５
は、トランジスタのチャネルとなる第一のアモルファス
シリコン層３５ａと、炭素元素や窒素元素を微量含有さ
せた第二の半導体層３６との間で、エッチングの選択性
を持たせ、エッチングのストッパー層となる第二のアモ
ルファスシリコン層３５ｂとで構成されている。次に、
同図（ｃ）に示すように、第二の金属層３７、第二の半
導体層３６、および第一の半導体層３５を、ゲート電極
３２上とその周辺部が残るようにエッチング除去する。
次に、同図（ｄ）に示すように、ゲート電極取り出し部
４１上とその周辺部の絶縁膜３４をエッチング除去す
る。
どから成る基板３１上に、タンタル（Ｔａ）などから成
る第一の金属層３２を真空蒸着法やスパッタリング法で
厚み４０００Å程度に形成してパターニングし、表面部
分に陽極酸化膜３３を形成してゲート電極を形成する。
次に、同図（ｂ）に示すように、窒化シリコン膜（Ｓｉ
Ｎx ）などから成る絶縁膜３４、チャネルとなる第一の
半導体層３５、オーミックコンタクト層となる第二の半
導体層３６、およびソース・ドレイン電極となる第二の
金属層３７を順次積層する。なお、第一の半導体層３５
は、トランジスタのチャネルとなる第一のアモルファス
シリコン層３５ａと、炭素元素や窒素元素を微量含有さ
せた第二の半導体層３６との間で、エッチングの選択性
を持たせ、エッチングのストッパー層となる第二のアモ
ルファスシリコン層３５ｂとで構成されている。次に、
同図（ｃ）に示すように、第二の金属層３７、第二の半
導体層３６、および第一の半導体層３５を、ゲート電極
３２上とその周辺部が残るようにエッチング除去する。
次に、同図（ｄ）に示すように、ゲート電極取り出し部
４１上とその周辺部の絶縁膜３４をエッチング除去す
る。
【０００４】次に、同図（ｅ）に示すように、酸化錫や
酸化インジウム錫などから成る透明導電膜３８をスッパ
タリング法により形成する。次に、同図（ｆ）に示すよ
うに、透明導電膜３８を第二の金属層３７上の両端部と
一側面から周辺部にかけて残るようにエッチング除去す
るとともに、第二の金属層３７、および第二の半導体層
３６のゲート電極３２上の中央部分をエッチング除去す
る。また、窒化シリコン膜などから成るパシベーション
層３９を形成する。最後に、同図（ｇ）に示すように、
パシベーション層３９のゲート電極取り出し部４１部分
をエッチング除去して、薄膜トランジスタ４０部分とゲ
ート電極取り出し部分４１とが形成されてアクティブマ
トリックス基板が完成する。
酸化インジウム錫などから成る透明導電膜３８をスッパ
タリング法により形成する。次に、同図（ｆ）に示すよ
うに、透明導電膜３８を第二の金属層３７上の両端部と
一側面から周辺部にかけて残るようにエッチング除去す
るとともに、第二の金属層３７、および第二の半導体層
３６のゲート電極３２上の中央部分をエッチング除去す
る。また、窒化シリコン膜などから成るパシベーション
層３９を形成する。最後に、同図（ｇ）に示すように、
パシベーション層３９のゲート電極取り出し部４１部分
をエッチング除去して、薄膜トランジスタ４０部分とゲ
ート電極取り出し部分４１とが形成されてアクティブマ
トリックス基板が完成する。
【０００５】上述のように、ゲート電極取り出し部４１
の上面に酸化錫や酸化インジウム錫などから成る透明導
電層３８を露出させて、駆動回路をＴＡＢ接続したりマ
イクロ・バンプ・ボンディングできるようにしたもので
ある。
の上面に酸化錫や酸化インジウム錫などから成る透明導
電層３８を露出させて、駆動回路をＴＡＢ接続したりマ
イクロ・バンプ・ボンディングできるようにしたもので
ある。
【０００６】
【発明が解決しようとする問題点】ところが、上述した
従来のアクティブマトリックス基板の製造方法では、図
３の（ａ）（ｃ）（ｄ）（ｆ）（ｇ）の各工程でフォト
マスクを用いる加工が必要となり、合計五枚ものフォト
マスクが必要であるが、フォトマスクを多く使うため
に、フォトプロセスに時間がかかり量産性が悪いととも
に製造歩留りが低下するという問題があった。
従来のアクティブマトリックス基板の製造方法では、図
３の（ａ）（ｃ）（ｄ）（ｆ）（ｇ）の各工程でフォト
マスクを用いる加工が必要となり、合計五枚ものフォト
マスクが必要であるが、フォトマスクを多く使うため
に、フォトプロセスに時間がかかり量産性が悪いととも
に製造歩留りが低下するという問題があった。
【０００７】
【問題点を解決するための手段】本発明に係るアクティ
ブマトリックス基板およびその製造方法は、このような
従来技術の問題点に鑑みて成されたのものであり、その
特徴とするところは、基板上に走査信号配線とゲート電
極となる第一の導電層、ゲート絶縁膜となる絶縁層、チ
ャネルとなる第一の半導体層、オーミックコンタクト層
となる第二の半導体層、ソース・ドレイン電極と画像信
号配線となる第二の導電層、および画素電極となる第二
の透明導電層を形成して成るアクティブマトリックス基
板において、前記第一の導電層を透明導電層と金属層の
二層構造とした点にあり、また（ａ）基板上に第一の透
明導電層と金属層とから成る第一の導電層を形成して所
定部分をエッチング除去し、（ｂ）前記第一の導電層上
にゲート絶縁膜となる絶縁層、チャネルとなる第一の半
導体層、オーミックコンタクト層となる第二の半導体
層、ソース・ドレイン電極と画像信号配線となる第二の
導電層を順次積層し、（ｃ）前記第二の導電層、第二の
半導体層、および第一の半導体層を前記ゲート電極上と
その周辺部が残るようにエッチング除去し、（ｄ）次い
で、画素電極となる第二の透明導電層を形成し、（ｅ）
この第二の透明導電層を前記第二の導電層、第二の半導
体層、および第一の半導体層の上面から一方の周辺部に
かけて残るようにエッチング除去するとともに、この第
二の透明導電層、前記第二の導電層、第二の半導体層の
前記ゲート電極の中央部分をエッチング除去し、（ｆ）
次いで、パシベーション層を形成して所定部分をエッチ
ング除去する工程を含んで成る点にある。
ブマトリックス基板およびその製造方法は、このような
従来技術の問題点に鑑みて成されたのものであり、その
特徴とするところは、基板上に走査信号配線とゲート電
極となる第一の導電層、ゲート絶縁膜となる絶縁層、チ
ャネルとなる第一の半導体層、オーミックコンタクト層
となる第二の半導体層、ソース・ドレイン電極と画像信
号配線となる第二の導電層、および画素電極となる第二
の透明導電層を形成して成るアクティブマトリックス基
板において、前記第一の導電層を透明導電層と金属層の
二層構造とした点にあり、また（ａ）基板上に第一の透
明導電層と金属層とから成る第一の導電層を形成して所
定部分をエッチング除去し、（ｂ）前記第一の導電層上
にゲート絶縁膜となる絶縁層、チャネルとなる第一の半
導体層、オーミックコンタクト層となる第二の半導体
層、ソース・ドレイン電極と画像信号配線となる第二の
導電層を順次積層し、（ｃ）前記第二の導電層、第二の
半導体層、および第一の半導体層を前記ゲート電極上と
その周辺部が残るようにエッチング除去し、（ｄ）次い
で、画素電極となる第二の透明導電層を形成し、（ｅ）
この第二の透明導電層を前記第二の導電層、第二の半導
体層、および第一の半導体層の上面から一方の周辺部に
かけて残るようにエッチング除去するとともに、この第
二の透明導電層、前記第二の導電層、第二の半導体層の
前記ゲート電極の中央部分をエッチング除去し、（ｆ）
次いで、パシベーション層を形成して所定部分をエッチ
ング除去する工程を含んで成る点にある。
【０００８】また、第三の発明に係るアクティブマトリ
ックス基板では、基板上に走査信号配線とゲート電極と
なる第一の導電層、ゲート絶縁膜となる絶縁層、チャネ
ルとなる第一の半導体層、オーミックコンタクト層とな
る第二の半導体層、ソース・ドレイン電極と画像信号配
線となる第二の導電層、および画素電極となる第二の透
明導電層を形成して成るアクティブマトリックス基板に
おいて、前記第一の導電層を第一の金属層、第二の金属
層、透明導電層、および第三の金属層の四層構造とした
ことを特徴とする。
ックス基板では、基板上に走査信号配線とゲート電極と
なる第一の導電層、ゲート絶縁膜となる絶縁層、チャネ
ルとなる第一の半導体層、オーミックコンタクト層とな
る第二の半導体層、ソース・ドレイン電極と画像信号配
線となる第二の導電層、および画素電極となる第二の透
明導電層を形成して成るアクティブマトリックス基板に
おいて、前記第一の導電層を第一の金属層、第二の金属
層、透明導電層、および第三の金属層の四層構造とした
ことを特徴とする。
【０００９】
【作用】上記のように構成することにより、上述の
（ａ）（ｃ）（ｅ）（ｆ）の工程でのみフォトマスクが
必要なことから、フォトマスクは四枚で済み、量産性が
向上するとともに製造歩留りが向上する。また、ゲート
電極および走査信号配線の取り出し部に、駆動回路との
接続を容易にするための透明導電層を簡単な工程で露出
させることができる。また、第三の発明に係るアクティ
ブマトリックス基板では、走査信号配線となる第一の導
電層の第一の金属層に低抵抗な材料を用いることがで
き、走査信号配線やゲート電極の幅を小さくでき、画素
部分の開口率を大きくして高精細化が可能になる。
（ａ）（ｃ）（ｅ）（ｆ）の工程でのみフォトマスクが
必要なことから、フォトマスクは四枚で済み、量産性が
向上するとともに製造歩留りが向上する。また、ゲート
電極および走査信号配線の取り出し部に、駆動回路との
接続を容易にするための透明導電層を簡単な工程で露出
させることができる。また、第三の発明に係るアクティ
ブマトリックス基板では、走査信号配線となる第一の導
電層の第一の金属層に低抵抗な材料を用いることがで
き、走査信号配線やゲート電極の幅を小さくでき、画素
部分の開口率を大きくして高精細化が可能になる。
【００１０】
【実施例】以下、本発明に係るアクティブマトリックス
基板およびその製造方法の一実施例を図１に示す工程図
に基づき詳細に説明する。図１において、１はアクティ
ブマトリックス基板のスイッチング用トランジスタとな
る部分、２は画素電極となる部分、３は付加容量となる
部分、４はゲート電極に接続される走査信号配線の端子
部となる部分である。
基板およびその製造方法の一実施例を図１に示す工程図
に基づき詳細に説明する。図１において、１はアクティ
ブマトリックス基板のスイッチング用トランジスタとな
る部分、２は画素電極となる部分、３は付加容量となる
部分、４はゲート電極に接続される走査信号配線の端子
部となる部分である。
【００１１】まず、同図（ａ）に示すように、ガラスな
どから成る絶縁基板１１上に、走査信号配線とゲート電
極となる第一の導電層１２を形成して所定部分をエッチ
ング除去する。この第一の導電層１２は、酸化錫や酸化
インジウム錫などから成る第一の透明導電層１２ａとタ
ンタル等から成る金属層１２ｂで構成される。第一の透
明導電膜１２ａは、スパッタリング法などで厚み１００
０Å程度に形成される。金属層１２ｂは、スパッタリン
グ法や真空蒸着法などで厚み２０００〜６０００Å程度
に形成される。第一の透明導電層１２ａをエッチングす
る場合は、亜鉛を触媒とした塩硝酸系エッチング液や塩
化第二鉄と塩酸の混合液などでエッチングされ、タンタ
ルから成る金属層１２ｂをエッチングする場合は、弗硝
酸などでエッチングされる。なお、この第一の透明導電
層１２ａと金属層１２ｂのエッチングは同一のフォトマ
スクを用いればよい。このように、第一の導電層１２を
形成した後に、後述する各配線と短絡することなどがな
いようにタンタルなどから成る金属層１２ｂの表面部分
を陽極酸化して保護膜１２ｃを形成しておく。
どから成る絶縁基板１１上に、走査信号配線とゲート電
極となる第一の導電層１２を形成して所定部分をエッチ
ング除去する。この第一の導電層１２は、酸化錫や酸化
インジウム錫などから成る第一の透明導電層１２ａとタ
ンタル等から成る金属層１２ｂで構成される。第一の透
明導電膜１２ａは、スパッタリング法などで厚み１００
０Å程度に形成される。金属層１２ｂは、スパッタリン
グ法や真空蒸着法などで厚み２０００〜６０００Å程度
に形成される。第一の透明導電層１２ａをエッチングす
る場合は、亜鉛を触媒とした塩硝酸系エッチング液や塩
化第二鉄と塩酸の混合液などでエッチングされ、タンタ
ルから成る金属層１２ｂをエッチングする場合は、弗硝
酸などでエッチングされる。なお、この第一の透明導電
層１２ａと金属層１２ｂのエッチングは同一のフォトマ
スクを用いればよい。このように、第一の導電層１２を
形成した後に、後述する各配線と短絡することなどがな
いようにタンタルなどから成る金属層１２ｂの表面部分
を陽極酸化して保護膜１２ｃを形成しておく。
【００１２】次に、同図（ｂ）に示すように、第一の導
電層１２上に、ゲート絶縁膜となる絶縁層１３、チャネ
ルとなる第一の半導体層１４、オーミックコンタクト層
となる第二の半導体層１５、ソース・ドレイン電極と画
像信号配線となる第二の導電層１６を順次積層する。前
記絶縁層１３は、窒化シリコン膜あるいは酸化タンタル
膜と窒化シリコン膜との二層膜などで構成される。この
絶縁層１３は、プラズマＣＶＤ法やスパッタリング法な
どで厚み２０００Å程度に形成される。前記第一の半導
体層１４は、プラズマＣＶＤ法などでキャリアガスとシ
ランガス（ＳｉＨ4 ）を用いて形成した第一のアモルフ
ァスシリコン層１４ａと、キャリアガスとシランガス
（ＳｉＨ4 ）にメタンガス（ＣＨ4 ）やアンモニアガス
（ＮＨ3 ）を混入させたり、シランガスに代えてジシラ
ンガス（Ｓｉ2 Ｈ6 ）を用いて形成した第二のアモルフ
ァスシリコン層１４ｂなどで構成される。この第二のア
モルファスシリコン層１４ｂは、後述するオーミックコ
ンタクト層との間でエッチングの選択性を持たせて、エ
ッチングのストッパー層としての機能を持たせるために
形成する。前記第二の半導体層１５は、例えばリン
（Ｐ）などを高濃度に含有する非晶質アモルファスシリ
コン層などで構成され、プラズマＣＶＤ法などで厚み１
０００Å程度に形成される。なお、このリンなどを高濃
度に含有するアモルファスシリコン層に代えてリンなど
を高濃度に含有する微結晶状のシリコン層で形成しても
よい。微結晶シリコン層は、アモルファスシリコン層よ
りもエッチングレートが大きいことから、上述の第一の
アモルファスシリコン層１４ｂとの間でエッチングの選
択性をより持たせることができる。なお、前記第一の半
導体層１４および第二の半導体層１５は、それぞれプラ
ズマＣＶＤ装置で形成できることから、同一装置を用い
てインラインで形成することができる。前記第二の導電
層１６は、タンタル、クロム、またはチタン（Ｔｉ）な
どで形成され、スパッタリング法や真空蒸着法などで厚
み１０００〜５０００Å程度に形成される。
電層１２上に、ゲート絶縁膜となる絶縁層１３、チャネ
ルとなる第一の半導体層１４、オーミックコンタクト層
となる第二の半導体層１５、ソース・ドレイン電極と画
像信号配線となる第二の導電層１６を順次積層する。前
記絶縁層１３は、窒化シリコン膜あるいは酸化タンタル
膜と窒化シリコン膜との二層膜などで構成される。この
絶縁層１３は、プラズマＣＶＤ法やスパッタリング法な
どで厚み２０００Å程度に形成される。前記第一の半導
体層１４は、プラズマＣＶＤ法などでキャリアガスとシ
ランガス（ＳｉＨ4 ）を用いて形成した第一のアモルフ
ァスシリコン層１４ａと、キャリアガスとシランガス
（ＳｉＨ4 ）にメタンガス（ＣＨ4 ）やアンモニアガス
（ＮＨ3 ）を混入させたり、シランガスに代えてジシラ
ンガス（Ｓｉ2 Ｈ6 ）を用いて形成した第二のアモルフ
ァスシリコン層１４ｂなどで構成される。この第二のア
モルファスシリコン層１４ｂは、後述するオーミックコ
ンタクト層との間でエッチングの選択性を持たせて、エ
ッチングのストッパー層としての機能を持たせるために
形成する。前記第二の半導体層１５は、例えばリン
（Ｐ）などを高濃度に含有する非晶質アモルファスシリ
コン層などで構成され、プラズマＣＶＤ法などで厚み１
０００Å程度に形成される。なお、このリンなどを高濃
度に含有するアモルファスシリコン層に代えてリンなど
を高濃度に含有する微結晶状のシリコン層で形成しても
よい。微結晶シリコン層は、アモルファスシリコン層よ
りもエッチングレートが大きいことから、上述の第一の
アモルファスシリコン層１４ｂとの間でエッチングの選
択性をより持たせることができる。なお、前記第一の半
導体層１４および第二の半導体層１５は、それぞれプラ
ズマＣＶＤ装置で形成できることから、同一装置を用い
てインラインで形成することができる。前記第二の導電
層１６は、タンタル、クロム、またはチタン（Ｔｉ）な
どで形成され、スパッタリング法や真空蒸着法などで厚
み１０００〜５０００Å程度に形成される。
【００１３】次に、同図（ｃ）に示すように、上述の第
二の導電層１６、第二の半導体層１５、および第一の半
導体層１４をゲート電極１２上とその周辺部が残るよう
にエッチング除去する。
二の導電層１６、第二の半導体層１５、および第一の半
導体層１４をゲート電極１２上とその周辺部が残るよう
にエッチング除去する。
【００１４】次に、同図（ｄ）に示すように、画素電極
となる第二の透明導電層１７を形成する。この第二の透
明導電層１７は、酸化錫や酸化インジウム錫などから成
り、スパッタリング法などで厚み１０００Å程度に形成
される。
となる第二の透明導電層１７を形成する。この第二の透
明導電層１７は、酸化錫や酸化インジウム錫などから成
り、スパッタリング法などで厚み１０００Å程度に形成
される。
【００１５】次に、同図（ｅ）に示すように、第二の透
明導電層１７を第二の導電層１６、第二の半導体層１
５、および第一の半導体層１４の上面から付加容量１２
部分にかけて残るようにエッチング除去するとともに、
この第二の透明導電層１７、第二の導電層１６、第二の
半導体層１５のゲート電極１２の中央部分をエッチング
除去する。このエッチング工程で用いられるフォトマス
クは同一のものでよい。
明導電層１７を第二の導電層１６、第二の半導体層１
５、および第一の半導体層１４の上面から付加容量１２
部分にかけて残るようにエッチング除去するとともに、
この第二の透明導電層１７、第二の導電層１６、第二の
半導体層１５のゲート電極１２の中央部分をエッチング
除去する。このエッチング工程で用いられるフォトマス
クは同一のものでよい。
【００１６】最後に、同図（ｆ）に示すように、パシベ
ーション層１８を形成して所定部分をエッチング除去し
てアクティブマトリックス基板が完成する。このパシベ
ーション膜１８は、例えば窒化シリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み３０００Å程度に形成
されて、弗酸などのエッチング液でエッチングされる。
このときに走査信号用端子部４の二層の窒化シリコン膜
１８、１３とタンタル等から成る金属層１２ｂも同じフ
ォトマスクを用いてエッチングされる。したがって、走
査信号用端子部４には、金属酸化物などから成る透明導
電層１２ａが露出し、外部の駆動回路とＴＡＢ接続する
場合や駆動用集積回路素子をマイクロ・バンプ・ボンデ
ィング法で接続する場合に接触抵抗を増大させることな
く接続することができる。
ーション層１８を形成して所定部分をエッチング除去し
てアクティブマトリックス基板が完成する。このパシベ
ーション膜１８は、例えば窒化シリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み３０００Å程度に形成
されて、弗酸などのエッチング液でエッチングされる。
このときに走査信号用端子部４の二層の窒化シリコン膜
１８、１３とタンタル等から成る金属層１２ｂも同じフ
ォトマスクを用いてエッチングされる。したがって、走
査信号用端子部４には、金属酸化物などから成る透明導
電層１２ａが露出し、外部の駆動回路とＴＡＢ接続する
場合や駆動用集積回路素子をマイクロ・バンプ・ボンデ
ィング法で接続する場合に接触抵抗を増大させることな
く接続することができる。
【００１７】図２は、第三の発明に係るアクティブマト
リックス基板の要部を示す図である。このアクティブマ
トリックス基板では、走査信号配線やゲート電極になる
第一の導電層１２を第一の金属層２１、第二の金属層２
２、透明導電層２３、および第三の金属層２４で形成し
ている。この場合、第一の金属層２１としてはアルミニ
ウムが、第二の金属層２２と第三の金属層２４としては
タンタルが好適に用いられる。なお、透明導電層２３に
は、第一の発明と同様に酸化錫や酸化インジウム錫が用
いられる。このように、走査信号配線やゲート電極に低
抵抗のアルミニウムなどを使用すると電極幅を小さくで
き、画素部分の開口率を大きくでき、高精細化が可能に
なる。すなわち、タンタルの抵抗は１２．５×１０-6Ω
・ｃｍであるのに対して、アルミニウムの抵抗は２．６
×１０-6Ω・ｃｍであるから、走査信号配線やゲート電
極としては、タンタルよりもアルミニウムを用いること
が望ましい。ところが、アルミニウムは透明導電層と直
接接触して設けると表面に酸化被膜が形成されて接触抵
抗が大きくなるので、透明導電層と直接接触して設ける
ことはできない。一方、タンタルを走査信号配線やゲー
ト電極に用いると、走査信号の遅延などを誘発すること
から線幅を大きくしなければならないという問題があ
る。ところが、この第三の発明のように、第一の導電層
１２を第一の金属層２１、第二の金属層２２、透明導電
層２３、および第三の金属層２４で形成すると、上述の
ような問題が解消される。なお、この第三の発明に係る
アクティブマトリックス基板も第二の発明に係るアクテ
ィブマトリックス基板の製造方法と同様に形成できる。
リックス基板の要部を示す図である。このアクティブマ
トリックス基板では、走査信号配線やゲート電極になる
第一の導電層１２を第一の金属層２１、第二の金属層２
２、透明導電層２３、および第三の金属層２４で形成し
ている。この場合、第一の金属層２１としてはアルミニ
ウムが、第二の金属層２２と第三の金属層２４としては
タンタルが好適に用いられる。なお、透明導電層２３に
は、第一の発明と同様に酸化錫や酸化インジウム錫が用
いられる。このように、走査信号配線やゲート電極に低
抵抗のアルミニウムなどを使用すると電極幅を小さくで
き、画素部分の開口率を大きくでき、高精細化が可能に
なる。すなわち、タンタルの抵抗は１２．５×１０-6Ω
・ｃｍであるのに対して、アルミニウムの抵抗は２．６
×１０-6Ω・ｃｍであるから、走査信号配線やゲート電
極としては、タンタルよりもアルミニウムを用いること
が望ましい。ところが、アルミニウムは透明導電層と直
接接触して設けると表面に酸化被膜が形成されて接触抵
抗が大きくなるので、透明導電層と直接接触して設ける
ことはできない。一方、タンタルを走査信号配線やゲー
ト電極に用いると、走査信号の遅延などを誘発すること
から線幅を大きくしなければならないという問題があ
る。ところが、この第三の発明のように、第一の導電層
１２を第一の金属層２１、第二の金属層２２、透明導電
層２３、および第三の金属層２４で形成すると、上述の
ような問題が解消される。なお、この第三の発明に係る
アクティブマトリックス基板も第二の発明に係るアクテ
ィブマトリックス基板の製造方法と同様に形成できる。
【００１８】
【発明の効果】以上のように、第一および第二の発明に
係るアクティブマトリックス基板およびその製造方法に
よれば、走査信号配線とゲート電極となる導電層を透明
導電層と金属層の二層構造にしたことから、フォトマス
クは四枚で済み、量産性が向上するとともに製造歩留り
が向上する。また、ゲート電極および走査信号配線の取
り出し部に、駆動回路との接続を容易にするための透明
導電層を簡単な工程で露出させることができる。また、
第三の発明に係るアクティブマトリックス基板によれ
ば、走査信号配線となる第一の導電層の第一の金属層に
低抵抗な材料を用いることができ、走査信号配線やゲー
ト電極の幅を小さくでき、画素部分の開口率を大きくし
て高精細化が可能になる。
係るアクティブマトリックス基板およびその製造方法に
よれば、走査信号配線とゲート電極となる導電層を透明
導電層と金属層の二層構造にしたことから、フォトマス
クは四枚で済み、量産性が向上するとともに製造歩留り
が向上する。また、ゲート電極および走査信号配線の取
り出し部に、駆動回路との接続を容易にするための透明
導電層を簡単な工程で露出させることができる。また、
第三の発明に係るアクティブマトリックス基板によれ
ば、走査信号配線となる第一の導電層の第一の金属層に
低抵抗な材料を用いることができ、走査信号配線やゲー
ト電極の幅を小さくでき、画素部分の開口率を大きくし
て高精細化が可能になる。
【図１】第一および第二の発明に係るアクティブマトリ
ックス基板の製造工程を示す図である。
ックス基板の製造工程を示す図である。
【図２】第三の発明に係るアクティブマトリックス基板
の要部を示す図である。
の要部を示す図である。
【図３】従来のアクティブマトリックス基板の製造工程
を示す図である。
を示す図である。
１１・・・基板、１２・・・第一の導電層、１２ａ・・
・第一の透明導電層、１２ｂ・・・金属層、１３・・・
絶縁層、１４・・・第一の半導体層、１５・・・第二の
半導体層、１６・・・第二の導電層、１７・・・第二の
透明導電層、２１・・・第一の金属層、２２・・・第二
の金属層、２４・・・第三の金属層。
・第一の透明導電層、１２ｂ・・・金属層、１３・・・
絶縁層、１４・・・第一の半導体層、１５・・・第二の
半導体層、１６・・・第二の導電層、１７・・・第二の
透明導電層、２１・・・第一の金属層、２２・・・第二
の金属層、２４・・・第三の金属層。
Claims (4)
- 【請求項１】 基板上に走査信号配線とゲート電極とな
る第一の導電層、ゲート絶縁膜となる絶縁層、チャネル
となる第一の半導体層、オーミックコンタクト層となる
第二の半導体層、ソース・ドレイン電極と画像信号配線
となる第二の導電層、および画素電極となる第二の透明
導電層を形成して成るアクティブマトリックス基板にお
いて、前記第一の導電層を透明導電層と金属層の二層構
造としたことを特徴とするアクティブマトリックス基
板。 - 【請求項２】 （ａ）基板上に第一の透明導電層と金属
層とから成る第一の導電層を形成して所定部分をエッチ
ング除去し、（ｂ）前記第一の導電層上にゲート絶縁膜
となる絶縁層、チャネルとなる第一の半導体層、オーミ
ックコンタクト層となる第二の半導体層、ソース・ドレ
イン電極と画像信号配線となる第二の導電層を順次積層
し、（ｃ）前記第二の導電層、第二の半導体層、および
第一の半導体層を前記ゲート電極上とその周辺部が残る
ようにエッチング除去し、（ｄ）次いで、画素電極とな
る第二の透明導電層を形成し、（ｅ）この第二の透明導
電層を前記第二の導電層、第二の半導体層、および第一
の半導体層の上面から一方の周辺部にかけて残るように
エッチング除去するとともに、この第二の透明導電層、
前記第二の導電層、第二の半導体層の前記ゲート電極の
中央部分をエッチング除去し、（ｆ）次いで、パシベー
ション層を形成して所定部分をエッチング除去する工程
を含んで成るアクティブマトリックス基板の製造方法。 - 【請求項３】 基板上に走査信号配線とゲート電極とな
る第一の導電層、ゲート絶縁膜となる絶縁層、チャネル
となる第一の半導体層、オーミックコンタクト層となる
第二の半導体層、ソース・ドレイン電極と画像信号配線
となる第二の導電層、および画素電極となる第二の透明
導電層を形成して成るアクティブマトリックス基板にお
いて、前記第一の導電層を第一の金属層、第二の金属
層、透明導電層、および第三の金属層の四層構造とした
ことを特徴とするアクティブマトリックス基板。 - 【請求項４】 前記第一の金属層がアルミニウムで形成
されるとともに、第二の金属層と第三の金属層がタンタ
ルで形成されることを特徴とする請求項３に記載のアク
ティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28466791A JP2866516B2 (ja) | 1991-10-30 | 1991-10-30 | アクティブマトリックス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28466791A JP2866516B2 (ja) | 1991-10-30 | 1991-10-30 | アクティブマトリックス基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119331A true JPH05119331A (ja) | 1993-05-18 |
| JP2866516B2 JP2866516B2 (ja) | 1999-03-08 |
Family
ID=17681423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28466791A Expired - Fee Related JP2866516B2 (ja) | 1991-10-30 | 1991-10-30 | アクティブマトリックス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866516B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696264B1 (ko) * | 2000-04-27 | 2007-03-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 제조방법 |
| JP2007219557A (ja) * | 2000-05-25 | 2007-08-30 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法 |
| KR100864599B1 (ko) * | 2000-03-17 | 2008-10-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| US7626663B2 (en) | 2005-10-18 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US7652294B2 (en) | 2000-03-08 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1991
- 1991-10-30 JP JP28466791A patent/JP2866516B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7728334B2 (en) | 2000-03-08 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7652294B2 (en) | 2000-03-08 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9298056B2 (en) | 2000-03-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| KR100864599B1 (ko) * | 2000-03-17 | 2008-10-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| KR100696264B1 (ko) * | 2000-04-27 | 2007-03-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 제조방법 |
| US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9429807B2 (en) | 2000-05-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2007219557A (ja) * | 2000-05-25 | 2007-08-30 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法 |
| US8130350B2 (en) | 2005-10-18 | 2012-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US7626663B2 (en) | 2005-10-18 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US7889300B2 (en) | 2005-10-18 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US8305535B2 (en) | 2005-10-18 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| US8576363B2 (en) | 2005-10-18 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2866516B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| TWI336135B (en) | Thin-film transistor, tft-array substrate, liquid-crystal display device and method of fabricating the same | |
| JP3765203B2 (ja) | 液晶表示装置 | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JPH05175500A (ja) | アクティブマトリックス基板の製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH08248442A (ja) | 液晶表示装置 | |
| JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH05175503A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JPH06148658A (ja) | 配線構造 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05303111A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH06250217A (ja) | 半導体装置の製造方法 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04326770A (ja) | 薄膜トランジスタ | |
| JPH0553144A (ja) | 薄膜トランジスタ素子アレイ | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 | |
| JPH0562997A (ja) | 薄膜トランジスタ | |
| JPH11191626A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |