JP3765203B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3765203B2 JP3765203B2 JP21461899A JP21461899A JP3765203B2 JP 3765203 B2 JP3765203 B2 JP 3765203B2 JP 21461899 A JP21461899 A JP 21461899A JP 21461899 A JP21461899 A JP 21461899A JP 3765203 B2 JP3765203 B2 JP 3765203B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- liquid crystal
- crystal display
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、反射型液晶表示装置に関する。
【０００２】
【従来の技術】
ヤマグチ（Yamaguichi）らの報告 ア“シンプル レフレクティブ ティーエフティ エルシーディ ファブリケーション ユージング フォー フォトマスク プロセス”，エスアイディー９８ ダイジェスト ｐ.２９７（１９９８)
（“A Simple Reflective ＴＦＴ−ＬＣＤ Fabrication Using Four Photomask Processes”,ＳＩＤ９８ ＤＩＧＥＳＴ ｐ.２９７（１９９８)）によれば、従来の反射型液晶表示装置のアクティブマトリクス基板の形成には７ホトマスク工程が必要であった。
【０００３】
また、上記Yamaguichiらの報告では正スタガ構造ＴＦＴを適用することにより４ホトマスク工程で形成できる構造を報告している。この場合、ドレインソース加工工程，ゲート配線ゲートＳｉＮ半導体ａ−Ｓｉマイクロバンプ加工工程，コンタクトホール加工工程，画素電極加工工程の４工程となっている。
【０００４】
また、開口率を向上するためには、画素電極をできるだけ大面積にするためゲート配線電極、あるいはドレイン配線電極とオーバーラップさせることが望ましい。このため、比較的膜厚の厚い低誘電率の有機膜を画素電極と配線の間に形成してカップリング容量を減らす構造が提案されている。
【０００５】
また、オガワ（Ogawa)らの報告 エクステンデッド アブストラクト オブ ザ ツウェンティーセカンド（１９９０ インターナショナル）コンファレンスオブ ソリッド ステート デバイセズ アンド マテリアルズ ｐ.１０３９ (１９９０）(Extended Abstracts of the 22nd (１９９０ International) Conference of Solid State Devices and Materials ｐ.１０３９（１９９０)）によれば特に逆スタガ構造ＴＦＴでは、有機膜と半導体層が接触することによるＴＦＴ特性の不安定性を回避するために、半導体層と有機膜の間に無機の絶縁層を設ける構造が開示されている。
【０００６】
【発明が解決しようとする課題】
しかし、ヤマグチ（Yamaguichi）らの報告による構造では、ドレイン配線の端子部あるいはゲート配線電極の端子部が金属膜であり周辺回路を実装する際の信頼性にかけるという課題がある。具体的には金属膜の耐湿性や化学的安定が不十分であるため、実装時に電触が発生したり、コンタクト抵抗が上昇する現象が生じるる。このため、端子部の信頼性を向上する必要がある。
【０００７】
通常、透過型の液晶表示装置では、画素電極に酸化物導電膜を用いている。酸化物導電膜は化学的安定性が高く電触が発生しない。また、実装時のコンタクト特性も良好である。このため、端子部をこの酸化物導電膜で形成することによって、工程数を増加せずに端子部の信頼性を確保することが可能になる。しかし、反射型液晶表示装置では画素電極として金属の反射電極を用いる。したがって、端子部において、酸化物導電膜を別工程で形成加工する必要が有り、ホトマスク工程数が増加してしまう。
【０００８】
また、ＴＦＴのゲートソース間容量に起因する飛び込み電圧の影響を低減するためには画素電極に付加容量あるいは蓄積容量を形成する必要がある。ヤマグチ（Yamaguichi）らの報告記載の構造では、これらの容量を形成しようとすると以下に示す課題が生じる。すなわち、ヤマグチ（Yamaguichi）らの報告の構成ではゲート線の上に必ずマイクロバンプ用のレジストが形成されている。したがって、画素電極とゲート配線で容量を形成しようとすると、このマイクロバンプ用レジストを誘電体層として使用することになる。通常マイクロバンプの厚さは１
μｍ程度と厚いため容量が小さくなり十分な値がとれなくなるという課題が生じる。また、マイクロバンプはテーパ形状になっているため膜厚が一定ではなく、容量値の精度も悪くなる。また、ゲート配線の下に必ず半導体であるａ−Ｓｉ：Ｈが存在する。このため、ゲート配線層とソース電極層間で容量を形成する際には、金属−半導体−絶縁体積層（ＭＩＳ；Metal−Insulator−Semiconductor)構造となる。この場合、電圧の極性により半導体層のキャリアの蓄積あるいは空乏化がおこり安定した容量特性を得ることができなくなる。
【０００９】
また、上記オガワ（Ogawa)らの報告は、有機絶縁層の下に無機絶縁層を形成してＴＦＴ特性の安定化を図る構成を開示している。この場合、無機絶縁層を形成する成膜工程が増加することとなる。
【００１０】
本発明の目的は、信頼性の高い液晶表示装置を提供することにある。より具体的には、信頼性の高い端子部を有し、安定した特性の付加容量あるいは蓄積容量を容易に形成できる反射型液晶表示装置を提供することにある。また、本発明の他の目的は、同装置を作成するためのホトマスク工程数あるいは成膜工程数を低減することにある。
【００１１】
【課題を解決するための手段】
本発明の特徴は、少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極用の配線電極と、その複数のゲート配線電極用の配電電極とマトリクス状に形成された複数のドレイン配線電極用の配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート電極用の配線電極の端子部が金属膜と酸化物導電膜の積層体からなることである。
【００１２】
また、本発明の他の特徴は、ドレイン電極が金属膜と酸化物導電膜の積層体からなることである。
【００１３】
また、本発明の他の特徴は、前記薄膜トランジスタのソース電極が金属膜と酸化物導電膜の積層体からなることである。
【００１４】
また、本発明の他の特徴は、前記画素電極が金属膜と酸化物導電膜の積層体からなることである。
【００１５】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート配線電極の端子部と前記ドレイン配線電極と前記薄膜トランジスタのソース電極とが、少なくとも一面が酸化物導電膜に被覆された同一組成とみなされる導電体であることである。
【００１６】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート配線電極の端子部は、ゲート配線電極の引き出し部と、前記画素電極と同層の導電体により接続されることを特徴とした液晶表示装置。
【００１７】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記薄膜トランジスタの半導体層と、前記画素電極とは、該半導体層側に無機膜が接するように無機膜及び有機膜からなる絶縁膜を介して隣接する部分を有することである。
【００１８】
また、本発明の他の特徴は、前記画素電極が、少なくとも可視光を反射する電極からなる反射型液晶表示装置である。
【００１９】
本発明の他の特徴は、抵抗率を低くできる金属膜と化学的安定性の高くできる酸化物導電膜の積層体を配線に用いることである。金属膜としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が用いられる。逆スタガＴＦＴのドレイン線に用いた構成ではドレイン配線電極が酸化物導電膜で被覆できるため端子部の信頼性を確保できる。また、酸化物導電膜と金属膜を同一のホトマスク工程で加工できるため工程数の増加を防止できる。
【００２０】
また、上記特徴により、ドレイン配線電極と同時にソース電極およびゲート配線電極端子部を作製できる。この場合、ソース電極を金属膜と酸化物導電膜の積層構造とすることが望ましい。反射型液晶表示装置として、ソース電極には、画素電極となる反射電極を接続することが望ましい。金属膜と酸化物導電膜との積層体を有するドレイン配線電極，ソース電極およびゲート配線電極端子部は一回のホトマスク工程で加工することが可能である。また、ゲート配線電極あるいはゲート配線電極と同層で形成したコモン配線上にソース電極をゲート絶縁層を介して重ねることにより、付加容量あるいは蓄積容量を形成することができる。金属膜としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が挙げられる。また、酸化物導電膜としてはインジウム錫酸化物（ＩＴＯ；Indium Tin Oxide）やインジウム酸化物，錫酸化物，亜鉛酸化物などが挙げられる。
【００２１】
また、ドレイン配線電極を形成する工程で、レジストを残すことにより画素電極の下にマイクロバンプを形成することも可能である。マイクロバンプを形成することにより、反射型液晶表示装置の表示視角特性を向上することができる。
【００２２】
また、ドレイン配線電極の上に絶縁層を形成することが望ましい。絶縁層としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが挙げられる。この絶縁層にスルーホールをホトマスク工程を用いて形成することが望ましい。絶縁層のスルーホール加工するホトマスク工程で酸化物導電層をエッチングすることもできる。また、マイクロバンプをレジストを用いて形成することが望ましい。この工程でドレイン配線電極上のレジストの一部をエッチングすることができる。
【００２３】
上記絶縁層として有機膜を用いることもできるが、半導体層に有機膜が接触するとＴＦＴ特性の不安定性を招く恐れがある。そこで、半導体層上の有機膜をホトマスク工程で除去することが望ましい。
【００２４】
ドレイン配線を形成する工程でマイクロバンプを形成しなかった場合、絶縁層の形成の前あるいは後に有機樹脂などをホトマスク工程で加工してマイクロバンプを形成することもできる。
【００２５】
以上の工程の後、画素電極を形成することもできる。画素電極としては反射特性の良好な金属を用いるのが好ましい。また、酸化物導電膜とのコンタクト特性の良好な金属と反射特性の良好な金属を積層することもできる。絶縁層のスルーホール形成のホトマスク工程で酸化物導電膜をエッチングした場合、ソース電極の金属層とのコンタクト特性の良好な金属膜を適用することができる。この場合、反射特性が優れかつソース電極の金属膜とのコンタクト特性の良好な金属膜を反射電極として使用することが可能であるし、また２層以上の金属膜を積層することが可能である。反射特性の優れた金属膜としてはＡｌ，Ａｇ，Ｓｎ，Ｚｎ等やそれらの合金が挙げられる。また酸化物導電膜とのコンタクト特性の優れた金属としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が挙げられる。
【００２６】
半導体層上の絶縁層を除去した構成のＴＦＴでは、ソース電極，ドレイン配線電極の金属材料と反射電極材料のエッチング選択比が大きいことが重要となる。すなわち、半導体層上の反射電極をエッチング除去してもソース電極あるいはドレイン配線電極の金属がエッチングされないことが必要となる。
【００２７】
反射電極エッチング後、酸素プラズマなどで半導体層表面を酸化するか、または半導体表面をエッチングして、ＴＦＴ特性の安定化を図ることも可能である。
ゲート配線電極の端子部には、以下の構成が望ましい。ゲート配線電極の端子部にドレイン配線電極と同層の金属膜と酸化物導電膜の積層膜を配置する。ゲート配線をその近傍まで引き出し、反射電極と同層の金属膜で両者を接続する。この構成により、ゲート配線端子部を酸化物導電膜で被覆することができ、周辺回路チップ実装時のコンタント信頼性を向上することができる。同層とは、例えば、同じ製造工程で作成された層という意味である。
【００２８】
この場合、ゲート配線電極端子部と反射電極と同層の金属膜との接続部は、ソース電極と画素電極との接続と類似又は同一とみなされる構成になる。したがって、絶縁層のスルーホール加工時に酸化物導電膜を除去する工程にすることも可能となる。
【００２９】
さらに、反射電極上に保護性絶縁膜を形成することにより、反射電極の耐食性を向上することができる。この保護性絶縁膜をゲート配線端子部とゲート配線との接続に用いた画素電極と同層の金属膜の上にも形成することが、この部分の耐食性を向上するために望ましい。また、半導体層上の有機膜にスルーホールを形成した構成は、この保護性絶縁膜が半導体層の保護膜となり、ＴＦＴの安定性を向上する効果がある。
【００３０】
ホトマスク工程、あるいは印刷法などにより保護性絶縁膜を加工することにより、ゲート配線電極及びドレイン配線電極端子部にコンタクトホールを開けて周辺回路チップとの接続を確保するのが望ましい。保護性絶縁膜としてはＳｉＮ，ＳｉＯ2 ，ＳｉＯＮ，有機膜，ＳＯＧ（Spin On Glass)膜、またこれらの膜を積層した構成を用いることができる。
【００３１】
本発明の特徴については、以下の説明により、更に明瞭にされる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態の一例について、図面（図１，図２，図３，図５，図６，図７，図１０，図１３，図１４，図１５）を参照して説明する。なお、図１，図５，図１３では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００３３】
本発明の実施の形態は、以下のアクティブマトリクス基板を用いた液晶表示装置によって実現される。絶縁基板１上にゲート配線電極２を形成する。ゲート配線電極２としては、２層以上の金属膜を積層してもよい。蒸着やスパッタリング法などで金属膜を形成したあとホト工程，エッチング工程でゲート配線形状に加工する。
【００３４】
ついで、ゲート絶縁層３，半導体層４，コンタント層５を形成する。ゲート絶縁層３としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが挙げられる。また、それらの膜を積層した構成としても良い。半導体層としては非晶質Ｓｉ（ａ−Ｓｉ），微結晶Ｓｉ（μｃ−Ｓｉ），多結晶Ｓｉ（poly−Ｓｉ）が挙げられる。ホトマスク工程，エッチング工程で、コンタクト層５，半導体層４を島状に加工する。
【００３５】
ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８として金属膜９と酸化物導電膜１０の積層を形成加工する。蒸着やスパッタリング法などで金属膜と酸化物導電膜を形成したあとホトマスク工程，エッチング工程でドレイン配線電極６，ソース電極７，ゲート配線電極端子部８の形状に加工する。この際、ソース電極７とゲート配線電極２をゲート絶縁層３を介して重ねて付加容量１１を形成する（図１，図２）。また、ソース電極７とコモン配線１２を重ねることにより蓄積容量１３を形成することもできる（図７）。
【００３６】
ついで絶縁層１４を形成する。絶縁層１４としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが用いられる。ＳＯＧ膜や有機膜としては感光性のものを用いても良い。また、それらの膜を積層した構成としても良い。ついで、ホトマスク工程，エッチング工程により絶縁層にコンタクトホール１５を形成する。感光性の膜を使用した場合、ホトマスク工程中の現像により膜がエッチングされる。この際、ソース電極７，ゲート配線電極端子部８およびゲート配線電極端子部近傍のゲート配線電極にコンタクトホール１５を形成する。形成にあたっては、端子部も絶縁層もエッチングする。ゲート配線電極のコンタクトホール１５は、この工程でゲート絶縁層もエッチングする。また、このホトマスク工程を利用してドレイン配線電極，ソース電極，ゲート配線電極端子部のコンタントホールの酸化物導電膜を加工することもできる。ただし、この場合、端子部のエッチングは後の工程でする必要がある。また、絶縁層に有機膜を適用した際には、半導体層との接触をさけるため、この部分にスルーホール３２を形成することもできる。
【００３７】
ついで、画素電極１６を形成する。画素電極として酸化物導電膜とのコンタクトが優れた金属と反射特性の優れた金属の積層にすることもできる。絶縁層のスルーホールを加工するホトマスク工程で酸化物導電層を除去した構成（図８）では、画素電極としてソース電極の金属層とのコンタクト特性の良好な金属膜を適用することができる。この場合、反射特性が優れかつソース電極の金属膜とのコンタクト特性の良好な金属膜を反射電極として使用することが可能であるし、また２層以上の金属膜を積層することが可能である。成膜した画素電極層をホトマスク工程，エッチング工程で加工して、画素電極１６およびゲート配線電極端子部とゲート配線との接続部１７を加工する。
【００３８】
この実施の形態では、ホトマスク工程は、ゲート配線電極加工工程，半導体島加工工程，ドレインソースゲート端子部加工工程，スルーホール加工工程，画素電極ゲート配線電極端子接続部加工工程の５工程となる。また、マイクロバンプをドレインソースゲート端子部加工工程で同時に形成することも可能である。また、１ホトマスク工程増加してマイクロバンプを形成することも可能である。
【００３９】
ついで、保護性絶縁層１８を形成する。ゲート配線電極，ドレイン配線電極の端子部を露出するため、印刷法やホトマスク工程，エッチング工程で、保護性絶縁膜にコンタクトホール１９を形成する。また、保護性絶縁層に感光性の有機絶縁膜やＳＯＧを用いる方法がある。また、有機樹脂やＳＯＧの印刷などにより保護性絶縁膜を形成することも可能である。また、絶縁層１４のエッチング工程で酸化物導電膜をエッチング除去した場合には、この工程を利用して絶縁層１４の端子部にコンタクトホール１９を形成する。
【００４０】
以上の工程により本発明のアクティブマトリックス基板を作製することができる。さらに、液晶ディスプレイを作製するためには、図３に示すようにこの上に配向膜２０を形成し配向処理をした後、スペーサ２１を介して対向基板２２と張合せ液晶２３を封入する。
【００４１】
以下、本発明による実施例について図面を参照してさらに説明する。
【００４２】
「実施例１」
図１に本発明による一実施例のＴＦＴの平面図、図２に要部断面図（図１のＡ−Ａ′断面）、図３に液晶表示装置の断面を示す。これらの図面を用いて実施例１について説明する。
【００４３】
絶縁性基板１上に厚さ１５０ｎｍのＣｒ膜をスパッタリング法により形成した。ついで、ホトマスク工程，エッチング工程によりゲート配線電極２に加工した。その上にプラズマＣＶＤ法で、ＳｉＨ4，Ｎ2，ＮＨ3 を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜をゲート絶縁層３として成膜し、続けてＳｉＨ4，Ｎ2を原料ガスとして用いて厚さ２００ｎｍのａ−Ｓｉ：Ｈ膜を半導体層４として成膜し、ＳｉＨ4，Ｎ2，ＰＨ3 を原料ガスとしてｎ型ａ−Ｓｉ：Ｈをコンタクト層５として成膜した。ついで、ホトマスク工程，エッチング工程によりｎ型ａ−
Ｓｉ：Ｈ膜，ａ−Ｓｉ：Ｈ膜を島状に加工した。
【００４４】
その上に厚さ１２０ｎｍのＣｒ膜と厚さ７０ｎｍのＩＴＯ膜をそれぞれ金属膜９，酸化物導電膜１０としてスパッタリング法により成膜し、ホトマスク工程，エッチング工程によりドレイン配線電極６，ソース電極７およびゲート配線電極端子部８に加工した。この後、これらをホトマスクとしてコンタント層５をエッチングした。この上に絶縁層１４としてポリイミド膜をスピンコート法で厚さ
２０００nmに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００４５】
ついで、１２０ｎｍのＡｌ膜をこの上にスパッタリング法により成膜し、ホトマスク工程，エッチング工程により画素電極１６，ゲート配線電極端子接続部
１７に加工した。以上の工程により反射型表示装置用のアクティブマトリックス基板を作製することができる。この実施例ではホトマスク工程数は５であり、短いプロセスで完成することができる。また、端子部はＩＴＯで被覆されており実装時のコンタクト信頼性が向上する。
【００４６】
さらに、この上にプラズマＣＶＤ法で、ＳｉＨ4，Ｎ2，ＮＨ3 を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜を保護性絶縁層１８として成膜し、ホトマスク工程，エッチング工程により端子部にコンタクトホールを加工した。画素電極１６は保護性絶縁膜１８でカバーされており、腐食などによる反射率の劣化を防止することができる。前記したようにソース電極７とゲート配線電極２とゲート絶縁膜３とを含む付加容量１１が形成されている。
【００４７】
図３に示すように、以上の工程を経たアクティブマトリックス基板２４上に配向膜２０を形成し、対向基板２２，スペーサ２１を介して張り合わせ、液晶２３を封入し周辺回路チップ２５であるドライバーチップを実装することにより反射型液晶表示装置を作製した。得られた反射型液晶表示装置は周辺回路チップ２５であるドライバーチップと内部回路とのコンタクト信頼性が高く、安定した表示特性が得られた。
【００４８】
図３の液晶表示装置は、パーソナルコンピュータや携帯型情報端末やカーナビゲーション用の表示部として用いることができる。
【００４９】
「実施例２」
図４に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例２について説明する。
【００５０】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。その上に厚さ１２０ｎｍのＣｒＭｏ膜と厚さ７０ｎｍの非晶質ＩＴＯ膜をそれぞれ金属膜９，酸化物導電膜１０としてスパッタリング法により成膜し、ホトマスク工程，エッチング工程によりドレイン配線電極６，ソース電極７およびゲート配線電極端子部８に加工した。
【００５１】
ついで、実施例１と同様の方法で絶縁層としてプラズマＣＶＤ法でＳｉＨ4 ，Ｎ2，ＮＨ3を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜２６を形成し、さらに有機膜である有機樹脂２７としてポリイミド膜をスピンコート法で厚さ2000ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００５２】
ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を形成した。
【００５３】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００５４】
本実施例では、ＳｉＮ膜２６上に有機膜である有機樹脂２７を重ねることが特徴の一つとなっている。
【００５５】
「実施例３」
図５に他の実施例のアクティブマトリックス基板の平面図、図６に要部断面図（図５のＢ−Ｂ′断面）、を示す。この図面を用いて実施例３について説明する。
【００５６】
絶縁基板１上に厚さ１５０ｎｍのＣｒ膜をスパッタリング法により形成した。ついで、ホトマスク工程，エッチング工程によりゲート配線電極２，コモン配線１２に加工した。さらに、実施例１と同様の方法でゲート絶縁層３，半導体層４，コンタクト層５を形成した。コンタクト層５，半導体層４を島加工した後、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。この後、このホトマスクでコンタクト層をエッチングした。
【００５７】
ついで、絶縁層１４，コンタクトホール１５，画素電極１６，ゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。ついで、この上に７０ｎｍのＣｒ膜２８，１２０ｎｍのＡｌ膜２９をこの上にスパッタリング法により成膜し、ホトマスク工程，エッチング工程により画素電極１６及びゲート配線電極端子接続部１７に加工した。
【００５８】
本実施例では、画素電極１６とゲート配線電極端子接続部１７において、Ｃｒ膜２８にＡｌ膜２９を積層する点が特徴の一つである。またソース電極７とコモン配線１２を含む蓄積容量１３が形成されている。
【００５９】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６０】
「実施例４」
図６に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例４について説明する。
【００６１】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８，絶縁層１４，コンタントホール１５を形成した。この際、ソース電極７はゲート絶縁層３を介してコモン配線１２と重ね蓄積容量１３を形成した。この上にＡｌ膜により、画素電極１６とゲート配線電極端子接続部１７を作成した。ついで、保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。
【００６２】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６３】
「実施例５」
図８に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例５について説明する。
【００６４】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタント層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８，絶縁層１４，コンタクトホール１５を形成した。コンタクトホール１５形成のホトマスク工程を利用して酸化物導電膜１０をエッチングした。ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタントホール１９を実施例１と同様の方法で形成した。さらに、コンタクトホール１９形成の工程を利用して、このコンタクトホール部分の絶縁層１４をエッチングした。
【００６５】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６６】
「実施例６」
図９に他の実施例のアクティブマトリックス基板の平面図、図１０に図９の要部断面図（図９のＣ−Ｃ′断面）、を示す。この図面を用いて実施例６について説明する。なお、図９では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００６７】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を実施例１と同様の方法で形成した。この際、レジスト３０を除去せずに、マイクロバンプ３１を同時に形成した。
【００６８】
ついで、絶縁層１４，コンタクトホール１５を実施例１と同様の方法で形成した。コンタクトホール１５形成のホトマスク工程を利用してこの部分のレジストをエッチングした。ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタントホール１９を実施例１と同様の方法で形成した。
【００６９】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、視角の広い安定した表示特性が得られた。
【００７０】
本実施例では、蓄積容量１３は、コモン配線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である酸化物導電膜１０により形成されている。マイクロバンプ
３１は、画素電極１６の下に分布している。
【００７１】
「実施例７」
図１１に他の実施例のアクティブマトリックス基板の平面図、図１２に図１１の要部断面図（図１１のＤ−Ｄ′断面）、を示す。この図面を用いて実施例７について説明する。なお、図１１では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００７２】
実施例１と同様の方法で絶縁基板１上にゲート配線電極であるゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を実施例１と同様の方法で形成した。
【００７３】
ついで、絶縁層１４を実施例１と同様の方法で形成した後、有機樹脂を塗布しホトマスク工程，エッチング工程によりマイクロバンプ３１を形成した。
【００７４】
ついで、コンタクトホール１５，画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。
【００７５】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、視角の広い安定した表示特性が得られた。
【００７６】
本実施例では、蓄積容量１３は、コモン配線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である酸化物導電膜１０により形成されている。マイクロバンプ
３１は、絶縁層１４上で画素電極１６の下に形成される。
【００７７】
「実施例８」
図１３に他の実施例のアクティブマトリックス基板の平面図、図１４に図１３の要部断面図（図１３のＥ−Ｅ′断面）、を示す。この図面を用いて実施例８について説明する。
【００７８】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。ついで、絶縁層１４として有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００７９】
ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７を形成した。ついでＣＶＤ法により保護性絶縁層１８として無機材料であるＳｉＮを形成し、ホトマスク工程，エッチング工程によりコンタクトホール１９を形成した。
【００８０】
以上の工程により、絶縁層１４として有機樹脂膜２７の１層を使用したアクティブマトリックス基板を作製することができた。半導体層には無機材料である
ＳｉＮが接触しており、ＴＦＴの特性安定性が改善できた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００８１】
「実施例９」
図１５に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例９について説明する。
【００８２】
実施例８と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。ついで、絶縁層１４として有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００８３】
ついで、実施例８と同様の方法で画素電極１６及びゲート配線電極端子接続部１７を形成した。この際、ホトマスク工程，エッチング工程でのレジスト除去時の酸素プラズマ処理（Ｏ2 アッシャー）処理を強化し、スルーホール３２での半導体層の酸化を進め酸化膜３３を形成した。ついでＣＶＤ法により保護性絶縁層１８として無機材料であるＳｉＮを形成し、ホトマスク工程，エッチング工程によりコンタクトホール１９を形成した。
【００８４】
以上の工程により、絶縁層１４として有機樹脂膜２７の１層を使用したアクティブマトリックス基板を作製することができた。半導体層表面は酸化が進んでおり、さらに無機材料であるＳｉＮ（保護性絶縁層１８）が接触しているため、
ＴＦＴの特性安定性が改善できた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００８５】
図１６に、図３に示した液晶表示装置の基本的構成は、電気回路としては図
１６に一例と示した構成となる。図１６の（ａ）は、全体構成の概略を示し、図１６の（ｂ）は、その部分拡大図である。本例では、横電界表示方式に適用した例であるが、その他の従来の液晶表示方式に適用可能である。
【００８６】
図１６で、１５０１はｉ段目の走査電極線、１５０２は（ｉ−１）段目の走査電極線、１５０３は（ｉ＋１）段目の走査電極線、１５０４はｊ段目の信号電極線、１５１０は（ｊ＋１）段目の信号電極線を示す。
【００８７】
各ＴＦＴ１５１１のゲート電極は、各走査電極線１５０１,１５０２,１５０３に接続され、各ＴＦＴ１５１１のドレイン電極は各信号電極線１５０４，1510に接続されている。各ＴＦＴ１５１１のソース電極は各表示電極線１５０５，1506，１５０７に接続され、各表示電極線は前段の走査電極線との間に各蓄積容量素子１５１２，１５１３，…を形成している。
【００８８】
液晶層に対する電界の印加は、表示電極線１５０５，１５０６間、表示電極線１５０６，１５０７間等で行う。
【００８９】
複数画素から構成されるパネルの部分の電気回路を図１６の（ｂ）に示す。コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７を有し、液晶表示パネル１５１８を構成している。コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７の各回路は、図３に示した周辺回路チップ２５に対応するが、一つの周辺回路チップ２５が、コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７の各回路の全機能を果たしても良いし、それぞれ１個の周辺回路がそれぞれの機能を果たしてもよい。また、２個以上の周辺回路チップ２５が、コントローラ１５１５，垂直走査回路1516，映像信号駆動回路１５１７の各回路の全機能を果たしても良い。
【００９０】
コントラストを向上するために、表示電極線間以外の間隙部に絶縁性のブラックマトリックスを形成した。画素数は６４０×３本の信号電極線と、４８０本の走査電極線とにより６４０×３×４８０個とし、Ｒ（赤），Ｇ（緑），Ｂ（青）の三色のカラーフィルタをＴＦＴ素子群を有する基板と対向する基板上に、縦ストライプ状に形成しカラー表示を可能とした。
【００９１】
カラーフィルタの上には表面を平坦化する透明樹脂からなる平坦化層を形成してある。映像信号駆動回路１５１７から信号電極線１５０４への映像信号の入力は、通常のライン反転駆動方式またはドット反転駆動方式が利用できる。
【００９２】
【発明の効果】
上記発明によれば、ソース電極と反射電極，配線電極端子部と周辺回路チップとのコンタクト特性の優れた液晶表示装置を提供できる。また反射電極の劣化の無い、耐久性に優れた反射型液晶表示装置を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明による実施例１のアクティブマトリックス基板の要部平面図である。
【図２】実施例１のアクティブマトリックス基板の要部断面図である。
【図３】本発明の実施例の液晶表示装置の要部断面図である。
【図４】実施例２のアクティブマトリックス基板の要部断面図である。
【図５】実施例３のアクティブマトリックス基板の要部平面図である。
【図６】実施例３のアクティブマトリックス基板の要部断面図である。
【図７】実施例４のアクティブマトリックス基板の要部断面図である。
【図８】実施例５のアクティブマトリックス基板の要部断面図である。
【図９】実施例６のアクティブマトリックス基板の要部平面図である。
【図１０】実施例６のアクティブマトリックス基板の要部断面図である。
【図１１】実施例７のアクティブマトリックス基板の要部平面図である。
【図１２】実施例７のアクティブマトリックス基板の要部断面図である。
【図１３】実施例８のアクティブマトリックス基板の要部平面図である。
【図１４】実施例８のアクティブマトリックス基板の要部断面図である。
【図１５】実施例９のアクティブマトリックス基板の要部断面図である。
【図１６】図３の電気回路を示す概略図である。
【符号の説明】
１…絶縁基板、２…ゲート配線電極、３…ゲート絶縁層、４…半導体層、５…コンタクト層、６…ドレイン配線電極、７…ソース電極、８…ゲート配線端子部、９…金属膜、１０…酸化物導電膜、１１…付加容量、１２…コモン配線、１３…蓄積容量、１４…絶縁層、１５，１９…コンタクトホール、１６…画素電極、１７…ゲート配線電極端子接続部、１８…保護性絶縁層、２０…配向膜、２１…スペーサ、２２…対向基板、２３…液晶、２４…アクティブマトリックス基板、２５…周辺回路チップ、２６…ＳｉＮ、２７…有機樹脂、２８…Ｃｒ膜、２９…Ａｌ膜、３０…レジスト、３１…マイクロバンプ、３２…スルーホール、３３…酸化膜。
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、反射型液晶表示装置に関する。
【０００２】
【従来の技術】
ヤマグチ（Yamaguichi）らの報告 ア“シンプル レフレクティブ ティーエフティ エルシーディ ファブリケーション ユージング フォー フォトマスク プロセス”，エスアイディー９８ ダイジェスト ｐ.２９７（１９９８)
（“A Simple Reflective ＴＦＴ−ＬＣＤ Fabrication Using Four Photomask Processes”,ＳＩＤ９８ ＤＩＧＥＳＴ ｐ.２９７（１９９８)）によれば、従来の反射型液晶表示装置のアクティブマトリクス基板の形成には７ホトマスク工程が必要であった。
【０００３】
また、上記Yamaguichiらの報告では正スタガ構造ＴＦＴを適用することにより４ホトマスク工程で形成できる構造を報告している。この場合、ドレインソース加工工程，ゲート配線ゲートＳｉＮ半導体ａ−Ｓｉマイクロバンプ加工工程，コンタクトホール加工工程，画素電極加工工程の４工程となっている。
【０００４】
また、開口率を向上するためには、画素電極をできるだけ大面積にするためゲート配線電極、あるいはドレイン配線電極とオーバーラップさせることが望ましい。このため、比較的膜厚の厚い低誘電率の有機膜を画素電極と配線の間に形成してカップリング容量を減らす構造が提案されている。
【０００５】
また、オガワ（Ogawa)らの報告 エクステンデッド アブストラクト オブ ザ ツウェンティーセカンド（１９９０ インターナショナル）コンファレンスオブ ソリッド ステート デバイセズ アンド マテリアルズ ｐ.１０３９ (１９９０）(Extended Abstracts of the 22nd (１９９０ International) Conference of Solid State Devices and Materials ｐ.１０３９（１９９０)）によれば特に逆スタガ構造ＴＦＴでは、有機膜と半導体層が接触することによるＴＦＴ特性の不安定性を回避するために、半導体層と有機膜の間に無機の絶縁層を設ける構造が開示されている。
【０００６】
【発明が解決しようとする課題】
しかし、ヤマグチ（Yamaguichi）らの報告による構造では、ドレイン配線の端子部あるいはゲート配線電極の端子部が金属膜であり周辺回路を実装する際の信頼性にかけるという課題がある。具体的には金属膜の耐湿性や化学的安定が不十分であるため、実装時に電触が発生したり、コンタクト抵抗が上昇する現象が生じるる。このため、端子部の信頼性を向上する必要がある。
【０００７】
通常、透過型の液晶表示装置では、画素電極に酸化物導電膜を用いている。酸化物導電膜は化学的安定性が高く電触が発生しない。また、実装時のコンタクト特性も良好である。このため、端子部をこの酸化物導電膜で形成することによって、工程数を増加せずに端子部の信頼性を確保することが可能になる。しかし、反射型液晶表示装置では画素電極として金属の反射電極を用いる。したがって、端子部において、酸化物導電膜を別工程で形成加工する必要が有り、ホトマスク工程数が増加してしまう。
【０００８】
また、ＴＦＴのゲートソース間容量に起因する飛び込み電圧の影響を低減するためには画素電極に付加容量あるいは蓄積容量を形成する必要がある。ヤマグチ（Yamaguichi）らの報告記載の構造では、これらの容量を形成しようとすると以下に示す課題が生じる。すなわち、ヤマグチ（Yamaguichi）らの報告の構成ではゲート線の上に必ずマイクロバンプ用のレジストが形成されている。したがって、画素電極とゲート配線で容量を形成しようとすると、このマイクロバンプ用レジストを誘電体層として使用することになる。通常マイクロバンプの厚さは１
μｍ程度と厚いため容量が小さくなり十分な値がとれなくなるという課題が生じる。また、マイクロバンプはテーパ形状になっているため膜厚が一定ではなく、容量値の精度も悪くなる。また、ゲート配線の下に必ず半導体であるａ−Ｓｉ：Ｈが存在する。このため、ゲート配線層とソース電極層間で容量を形成する際には、金属−半導体−絶縁体積層（ＭＩＳ；Metal−Insulator−Semiconductor)構造となる。この場合、電圧の極性により半導体層のキャリアの蓄積あるいは空乏化がおこり安定した容量特性を得ることができなくなる。
【０００９】
また、上記オガワ（Ogawa)らの報告は、有機絶縁層の下に無機絶縁層を形成してＴＦＴ特性の安定化を図る構成を開示している。この場合、無機絶縁層を形成する成膜工程が増加することとなる。
【００１０】
本発明の目的は、信頼性の高い液晶表示装置を提供することにある。より具体的には、信頼性の高い端子部を有し、安定した特性の付加容量あるいは蓄積容量を容易に形成できる反射型液晶表示装置を提供することにある。また、本発明の他の目的は、同装置を作成するためのホトマスク工程数あるいは成膜工程数を低減することにある。
【００１１】
【課題を解決するための手段】
本発明の特徴は、少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極用の配線電極と、その複数のゲート配線電極用の配電電極とマトリクス状に形成された複数のドレイン配線電極用の配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート電極用の配線電極の端子部が金属膜と酸化物導電膜の積層体からなることである。
【００１２】
また、本発明の他の特徴は、ドレイン電極が金属膜と酸化物導電膜の積層体からなることである。
【００１３】
また、本発明の他の特徴は、前記薄膜トランジスタのソース電極が金属膜と酸化物導電膜の積層体からなることである。
【００１４】
また、本発明の他の特徴は、前記画素電極が金属膜と酸化物導電膜の積層体からなることである。
【００１５】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート配線電極の端子部と前記ドレイン配線電極と前記薄膜トランジスタのソース電極とが、少なくとも一面が酸化物導電膜に被覆された同一組成とみなされる導電体であることである。
【００１６】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート配線電極の端子部は、ゲート配線電極の引き出し部と、前記画素電極と同層の導電体により接続されることを特徴とした液晶表示装置。
【００１７】
また、本発明の他の特徴は、前記少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記薄膜トランジスタの半導体層と、前記画素電極とは、該半導体層側に無機膜が接するように無機膜及び有機膜からなる絶縁膜を介して隣接する部分を有することである。
【００１８】
また、本発明の他の特徴は、前記画素電極が、少なくとも可視光を反射する電極からなる反射型液晶表示装置である。
【００１９】
本発明の他の特徴は、抵抗率を低くできる金属膜と化学的安定性の高くできる酸化物導電膜の積層体を配線に用いることである。金属膜としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が用いられる。逆スタガＴＦＴのドレイン線に用いた構成ではドレイン配線電極が酸化物導電膜で被覆できるため端子部の信頼性を確保できる。また、酸化物導電膜と金属膜を同一のホトマスク工程で加工できるため工程数の増加を防止できる。
【００２０】
また、上記特徴により、ドレイン配線電極と同時にソース電極およびゲート配線電極端子部を作製できる。この場合、ソース電極を金属膜と酸化物導電膜の積層構造とすることが望ましい。反射型液晶表示装置として、ソース電極には、画素電極となる反射電極を接続することが望ましい。金属膜と酸化物導電膜との積層体を有するドレイン配線電極，ソース電極およびゲート配線電極端子部は一回のホトマスク工程で加工することが可能である。また、ゲート配線電極あるいはゲート配線電極と同層で形成したコモン配線上にソース電極をゲート絶縁層を介して重ねることにより、付加容量あるいは蓄積容量を形成することができる。金属膜としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が挙げられる。また、酸化物導電膜としてはインジウム錫酸化物（ＩＴＯ；Indium Tin Oxide）やインジウム酸化物，錫酸化物，亜鉛酸化物などが挙げられる。
【００２１】
また、ドレイン配線電極を形成する工程で、レジストを残すことにより画素電極の下にマイクロバンプを形成することも可能である。マイクロバンプを形成することにより、反射型液晶表示装置の表示視角特性を向上することができる。
【００２２】
また、ドレイン配線電極の上に絶縁層を形成することが望ましい。絶縁層としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが挙げられる。この絶縁層にスルーホールをホトマスク工程を用いて形成することが望ましい。絶縁層のスルーホール加工するホトマスク工程で酸化物導電層をエッチングすることもできる。また、マイクロバンプをレジストを用いて形成することが望ましい。この工程でドレイン配線電極上のレジストの一部をエッチングすることができる。
【００２３】
上記絶縁層として有機膜を用いることもできるが、半導体層に有機膜が接触するとＴＦＴ特性の不安定性を招く恐れがある。そこで、半導体層上の有機膜をホトマスク工程で除去することが望ましい。
【００２４】
ドレイン配線を形成する工程でマイクロバンプを形成しなかった場合、絶縁層の形成の前あるいは後に有機樹脂などをホトマスク工程で加工してマイクロバンプを形成することもできる。
【００２５】
以上の工程の後、画素電極を形成することもできる。画素電極としては反射特性の良好な金属を用いるのが好ましい。また、酸化物導電膜とのコンタクト特性の良好な金属と反射特性の良好な金属を積層することもできる。絶縁層のスルーホール形成のホトマスク工程で酸化物導電膜をエッチングした場合、ソース電極の金属層とのコンタクト特性の良好な金属膜を適用することができる。この場合、反射特性が優れかつソース電極の金属膜とのコンタクト特性の良好な金属膜を反射電極として使用することが可能であるし、また２層以上の金属膜を積層することが可能である。反射特性の優れた金属膜としてはＡｌ，Ａｇ，Ｓｎ，Ｚｎ等やそれらの合金が挙げられる。また酸化物導電膜とのコンタクト特性の優れた金属としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が挙げられる。
【００２６】
半導体層上の絶縁層を除去した構成のＴＦＴでは、ソース電極，ドレイン配線電極の金属材料と反射電極材料のエッチング選択比が大きいことが重要となる。すなわち、半導体層上の反射電極をエッチング除去してもソース電極あるいはドレイン配線電極の金属がエッチングされないことが必要となる。
【００２７】
反射電極エッチング後、酸素プラズマなどで半導体層表面を酸化するか、または半導体表面をエッチングして、ＴＦＴ特性の安定化を図ることも可能である。
ゲート配線電極の端子部には、以下の構成が望ましい。ゲート配線電極の端子部にドレイン配線電極と同層の金属膜と酸化物導電膜の積層膜を配置する。ゲート配線をその近傍まで引き出し、反射電極と同層の金属膜で両者を接続する。この構成により、ゲート配線端子部を酸化物導電膜で被覆することができ、周辺回路チップ実装時のコンタント信頼性を向上することができる。同層とは、例えば、同じ製造工程で作成された層という意味である。
【００２８】
この場合、ゲート配線電極端子部と反射電極と同層の金属膜との接続部は、ソース電極と画素電極との接続と類似又は同一とみなされる構成になる。したがって、絶縁層のスルーホール加工時に酸化物導電膜を除去する工程にすることも可能となる。
【００２９】
さらに、反射電極上に保護性絶縁膜を形成することにより、反射電極の耐食性を向上することができる。この保護性絶縁膜をゲート配線端子部とゲート配線との接続に用いた画素電極と同層の金属膜の上にも形成することが、この部分の耐食性を向上するために望ましい。また、半導体層上の有機膜にスルーホールを形成した構成は、この保護性絶縁膜が半導体層の保護膜となり、ＴＦＴの安定性を向上する効果がある。
【００３０】
ホトマスク工程、あるいは印刷法などにより保護性絶縁膜を加工することにより、ゲート配線電極及びドレイン配線電極端子部にコンタクトホールを開けて周辺回路チップとの接続を確保するのが望ましい。保護性絶縁膜としてはＳｉＮ，ＳｉＯ2 ，ＳｉＯＮ，有機膜，ＳＯＧ（Spin On Glass)膜、またこれらの膜を積層した構成を用いることができる。
【００３１】
本発明の特徴については、以下の説明により、更に明瞭にされる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態の一例について、図面（図１，図２，図３，図５，図６，図７，図１０，図１３，図１４，図１５）を参照して説明する。なお、図１，図５，図１３では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００３３】
本発明の実施の形態は、以下のアクティブマトリクス基板を用いた液晶表示装置によって実現される。絶縁基板１上にゲート配線電極２を形成する。ゲート配線電極２としては、２層以上の金属膜を積層してもよい。蒸着やスパッタリング法などで金属膜を形成したあとホト工程，エッチング工程でゲート配線形状に加工する。
【００３４】
ついで、ゲート絶縁層３，半導体層４，コンタント層５を形成する。ゲート絶縁層３としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが挙げられる。また、それらの膜を積層した構成としても良い。半導体層としては非晶質Ｓｉ（ａ−Ｓｉ），微結晶Ｓｉ（μｃ−Ｓｉ），多結晶Ｓｉ（poly−Ｓｉ）が挙げられる。ホトマスク工程，エッチング工程で、コンタクト層５，半導体層４を島状に加工する。
【００３５】
ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８として金属膜９と酸化物導電膜１０の積層を形成加工する。蒸着やスパッタリング法などで金属膜と酸化物導電膜を形成したあとホトマスク工程，エッチング工程でドレイン配線電極６，ソース電極７，ゲート配線電極端子部８の形状に加工する。この際、ソース電極７とゲート配線電極２をゲート絶縁層３を介して重ねて付加容量１１を形成する（図１，図２）。また、ソース電極７とコモン配線１２を重ねることにより蓄積容量１３を形成することもできる（図７）。
【００３６】
ついで絶縁層１４を形成する。絶縁層１４としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や有機膜などが用いられる。ＳＯＧ膜や有機膜としては感光性のものを用いても良い。また、それらの膜を積層した構成としても良い。ついで、ホトマスク工程，エッチング工程により絶縁層にコンタクトホール１５を形成する。感光性の膜を使用した場合、ホトマスク工程中の現像により膜がエッチングされる。この際、ソース電極７，ゲート配線電極端子部８およびゲート配線電極端子部近傍のゲート配線電極にコンタクトホール１５を形成する。形成にあたっては、端子部も絶縁層もエッチングする。ゲート配線電極のコンタクトホール１５は、この工程でゲート絶縁層もエッチングする。また、このホトマスク工程を利用してドレイン配線電極，ソース電極，ゲート配線電極端子部のコンタントホールの酸化物導電膜を加工することもできる。ただし、この場合、端子部のエッチングは後の工程でする必要がある。また、絶縁層に有機膜を適用した際には、半導体層との接触をさけるため、この部分にスルーホール３２を形成することもできる。
【００３７】
ついで、画素電極１６を形成する。画素電極として酸化物導電膜とのコンタクトが優れた金属と反射特性の優れた金属の積層にすることもできる。絶縁層のスルーホールを加工するホトマスク工程で酸化物導電層を除去した構成（図８）では、画素電極としてソース電極の金属層とのコンタクト特性の良好な金属膜を適用することができる。この場合、反射特性が優れかつソース電極の金属膜とのコンタクト特性の良好な金属膜を反射電極として使用することが可能であるし、また２層以上の金属膜を積層することが可能である。成膜した画素電極層をホトマスク工程，エッチング工程で加工して、画素電極１６およびゲート配線電極端子部とゲート配線との接続部１７を加工する。
【００３８】
この実施の形態では、ホトマスク工程は、ゲート配線電極加工工程，半導体島加工工程，ドレインソースゲート端子部加工工程，スルーホール加工工程，画素電極ゲート配線電極端子接続部加工工程の５工程となる。また、マイクロバンプをドレインソースゲート端子部加工工程で同時に形成することも可能である。また、１ホトマスク工程増加してマイクロバンプを形成することも可能である。
【００３９】
ついで、保護性絶縁層１８を形成する。ゲート配線電極，ドレイン配線電極の端子部を露出するため、印刷法やホトマスク工程，エッチング工程で、保護性絶縁膜にコンタクトホール１９を形成する。また、保護性絶縁層に感光性の有機絶縁膜やＳＯＧを用いる方法がある。また、有機樹脂やＳＯＧの印刷などにより保護性絶縁膜を形成することも可能である。また、絶縁層１４のエッチング工程で酸化物導電膜をエッチング除去した場合には、この工程を利用して絶縁層１４の端子部にコンタクトホール１９を形成する。
【００４０】
以上の工程により本発明のアクティブマトリックス基板を作製することができる。さらに、液晶ディスプレイを作製するためには、図３に示すようにこの上に配向膜２０を形成し配向処理をした後、スペーサ２１を介して対向基板２２と張合せ液晶２３を封入する。
【００４１】
以下、本発明による実施例について図面を参照してさらに説明する。
【００４２】
「実施例１」
図１に本発明による一実施例のＴＦＴの平面図、図２に要部断面図（図１のＡ−Ａ′断面）、図３に液晶表示装置の断面を示す。これらの図面を用いて実施例１について説明する。
【００４３】
絶縁性基板１上に厚さ１５０ｎｍのＣｒ膜をスパッタリング法により形成した。ついで、ホトマスク工程，エッチング工程によりゲート配線電極２に加工した。その上にプラズマＣＶＤ法で、ＳｉＨ4，Ｎ2，ＮＨ3 を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜をゲート絶縁層３として成膜し、続けてＳｉＨ4，Ｎ2を原料ガスとして用いて厚さ２００ｎｍのａ−Ｓｉ：Ｈ膜を半導体層４として成膜し、ＳｉＨ4，Ｎ2，ＰＨ3 を原料ガスとしてｎ型ａ−Ｓｉ：Ｈをコンタクト層５として成膜した。ついで、ホトマスク工程，エッチング工程によりｎ型ａ−
Ｓｉ：Ｈ膜，ａ−Ｓｉ：Ｈ膜を島状に加工した。
【００４４】
その上に厚さ１２０ｎｍのＣｒ膜と厚さ７０ｎｍのＩＴＯ膜をそれぞれ金属膜９，酸化物導電膜１０としてスパッタリング法により成膜し、ホトマスク工程，エッチング工程によりドレイン配線電極６，ソース電極７およびゲート配線電極端子部８に加工した。この後、これらをホトマスクとしてコンタント層５をエッチングした。この上に絶縁層１４としてポリイミド膜をスピンコート法で厚さ
２０００nmに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００４５】
ついで、１２０ｎｍのＡｌ膜をこの上にスパッタリング法により成膜し、ホトマスク工程，エッチング工程により画素電極１６，ゲート配線電極端子接続部
１７に加工した。以上の工程により反射型表示装置用のアクティブマトリックス基板を作製することができる。この実施例ではホトマスク工程数は５であり、短いプロセスで完成することができる。また、端子部はＩＴＯで被覆されており実装時のコンタクト信頼性が向上する。
【００４６】
さらに、この上にプラズマＣＶＤ法で、ＳｉＨ4，Ｎ2，ＮＨ3 を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜を保護性絶縁層１８として成膜し、ホトマスク工程，エッチング工程により端子部にコンタクトホールを加工した。画素電極１６は保護性絶縁膜１８でカバーされており、腐食などによる反射率の劣化を防止することができる。前記したようにソース電極７とゲート配線電極２とゲート絶縁膜３とを含む付加容量１１が形成されている。
【００４７】
図３に示すように、以上の工程を経たアクティブマトリックス基板２４上に配向膜２０を形成し、対向基板２２，スペーサ２１を介して張り合わせ、液晶２３を封入し周辺回路チップ２５であるドライバーチップを実装することにより反射型液晶表示装置を作製した。得られた反射型液晶表示装置は周辺回路チップ２５であるドライバーチップと内部回路とのコンタクト信頼性が高く、安定した表示特性が得られた。
【００４８】
図３の液晶表示装置は、パーソナルコンピュータや携帯型情報端末やカーナビゲーション用の表示部として用いることができる。
【００４９】
「実施例２」
図４に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例２について説明する。
【００５０】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。その上に厚さ１２０ｎｍのＣｒＭｏ膜と厚さ７０ｎｍの非晶質ＩＴＯ膜をそれぞれ金属膜９，酸化物導電膜１０としてスパッタリング法により成膜し、ホトマスク工程，エッチング工程によりドレイン配線電極６，ソース電極７およびゲート配線電極端子部８に加工した。
【００５１】
ついで、実施例１と同様の方法で絶縁層としてプラズマＣＶＤ法でＳｉＨ4 ，Ｎ2，ＮＨ3を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜２６を形成し、さらに有機膜である有機樹脂２７としてポリイミド膜をスピンコート法で厚さ2000ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００５２】
ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を形成した。
【００５３】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００５４】
本実施例では、ＳｉＮ膜２６上に有機膜である有機樹脂２７を重ねることが特徴の一つとなっている。
【００５５】
「実施例３」
図５に他の実施例のアクティブマトリックス基板の平面図、図６に要部断面図（図５のＢ−Ｂ′断面）、を示す。この図面を用いて実施例３について説明する。
【００５６】
絶縁基板１上に厚さ１５０ｎｍのＣｒ膜をスパッタリング法により形成した。ついで、ホトマスク工程，エッチング工程によりゲート配線電極２，コモン配線１２に加工した。さらに、実施例１と同様の方法でゲート絶縁層３，半導体層４，コンタクト層５を形成した。コンタクト層５，半導体層４を島加工した後、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。この後、このホトマスクでコンタクト層をエッチングした。
【００５７】
ついで、絶縁層１４，コンタクトホール１５，画素電極１６，ゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。ついで、この上に７０ｎｍのＣｒ膜２８，１２０ｎｍのＡｌ膜２９をこの上にスパッタリング法により成膜し、ホトマスク工程，エッチング工程により画素電極１６及びゲート配線電極端子接続部１７に加工した。
【００５８】
本実施例では、画素電極１６とゲート配線電極端子接続部１７において、Ｃｒ膜２８にＡｌ膜２９を積層する点が特徴の一つである。またソース電極７とコモン配線１２を含む蓄積容量１３が形成されている。
【００５９】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６０】
「実施例４」
図６に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例４について説明する。
【００６１】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８，絶縁層１４，コンタントホール１５を形成した。この際、ソース電極７はゲート絶縁層３を介してコモン配線１２と重ね蓄積容量１３を形成した。この上にＡｌ膜により、画素電極１６とゲート配線電極端子接続部１７を作成した。ついで、保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。
【００６２】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６３】
「実施例５」
図８に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例５について説明する。
【００６４】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタント層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８，絶縁層１４，コンタクトホール１５を形成した。コンタクトホール１５形成のホトマスク工程を利用して酸化物導電膜１０をエッチングした。ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタントホール１９を実施例１と同様の方法で形成した。さらに、コンタクトホール１９形成の工程を利用して、このコンタクトホール部分の絶縁層１４をエッチングした。
【００６５】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００６６】
「実施例６」
図９に他の実施例のアクティブマトリックス基板の平面図、図１０に図９の要部断面図（図９のＣ−Ｃ′断面）、を示す。この図面を用いて実施例６について説明する。なお、図９では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００６７】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を実施例１と同様の方法で形成した。この際、レジスト３０を除去せずに、マイクロバンプ３１を同時に形成した。
【００６８】
ついで、絶縁層１４，コンタクトホール１５を実施例１と同様の方法で形成した。コンタクトホール１５形成のホトマスク工程を利用してこの部分のレジストをエッチングした。ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタントホール１９を実施例１と同様の方法で形成した。
【００６９】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、視角の広い安定した表示特性が得られた。
【００７０】
本実施例では、蓄積容量１３は、コモン配線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である酸化物導電膜１０により形成されている。マイクロバンプ
３１は、画素電極１６の下に分布している。
【００７１】
「実施例７」
図１１に他の実施例のアクティブマトリックス基板の平面図、図１２に図１１の要部断面図（図１１のＤ−Ｄ′断面）、を示す。この図面を用いて実施例７について説明する。なお、図１１では、画素電極下の構造を表示するため、画素電極を１画素分しか表示していないが、実際にはすべての画素に画素電極は形成される。
【００７２】
実施例１と同様の方法で絶縁基板１上にゲート配線電極であるゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５を形成した。ついで、ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を実施例１と同様の方法で形成した。
【００７３】
ついで、絶縁層１４を実施例１と同様の方法で形成した後、有機樹脂を塗布しホトマスク工程，エッチング工程によりマイクロバンプ３１を形成した。
【００７４】
ついで、コンタクトホール１５，画素電極１６及びゲート配線電極端子接続部１７，保護性絶縁層１８，コンタクトホール１９を実施例１と同様の方法で形成した。
【００７５】
以上の工程により、コンタクト信頼性が高いアクティブマトリックス基板を作製することができた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、視角の広い安定した表示特性が得られた。
【００７６】
本実施例では、蓄積容量１３は、コモン配線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である酸化物導電膜１０により形成されている。マイクロバンプ
３１は、絶縁層１４上で画素電極１６の下に形成される。
【００７７】
「実施例８」
図１３に他の実施例のアクティブマトリックス基板の平面図、図１４に図１３の要部断面図（図１３のＥ−Ｅ′断面）、を示す。この図面を用いて実施例８について説明する。
【００７８】
実施例１と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。ついで、絶縁層１４として有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００７９】
ついで、実施例１と同様の方法で画素電極１６及びゲート配線電極端子接続部１７を形成した。ついでＣＶＤ法により保護性絶縁層１８として無機材料であるＳｉＮを形成し、ホトマスク工程，エッチング工程によりコンタクトホール１９を形成した。
【００８０】
以上の工程により、絶縁層１４として有機樹脂膜２７の１層を使用したアクティブマトリックス基板を作製することができた。半導体層には無機材料である
ＳｉＮが接触しており、ＴＦＴの特性安定性が改善できた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００８１】
「実施例９」
図１５に他の実施例のアクティブマトリックス基板の断面図を示す。この図面を用いて実施例９について説明する。
【００８２】
実施例８と同様の方法で絶縁基板１上にゲート配線電極２，ゲート絶縁層３，半導体層４，コンタクト層５，ドレイン配線電極６，ソース電極７，ゲート配線電極端子部８を形成した。ついで、絶縁層１４として有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍに形成し、ホトマスク工程，エッチング工程によりコンタクトホール１５を形成した。
【００８３】
ついで、実施例８と同様の方法で画素電極１６及びゲート配線電極端子接続部１７を形成した。この際、ホトマスク工程，エッチング工程でのレジスト除去時の酸素プラズマ処理（Ｏ2 アッシャー）処理を強化し、スルーホール３２での半導体層の酸化を進め酸化膜３３を形成した。ついでＣＶＤ法により保護性絶縁層１８として無機材料であるＳｉＮを形成し、ホトマスク工程，エッチング工程によりコンタクトホール１９を形成した。
【００８４】
以上の工程により、絶縁層１４として有機樹脂膜２７の１層を使用したアクティブマトリックス基板を作製することができた。半導体層表面は酸化が進んでおり、さらに無機材料であるＳｉＮ（保護性絶縁層１８）が接触しているため、
ＴＦＴの特性安定性が改善できた。さらに実施例１と同様の方法で図３に示す液晶表示装置を作製し、安定した表示特性が得られた。
【００８５】
図１６に、図３に示した液晶表示装置の基本的構成は、電気回路としては図
１６に一例と示した構成となる。図１６の（ａ）は、全体構成の概略を示し、図１６の（ｂ）は、その部分拡大図である。本例では、横電界表示方式に適用した例であるが、その他の従来の液晶表示方式に適用可能である。
【００８６】
図１６で、１５０１はｉ段目の走査電極線、１５０２は（ｉ−１）段目の走査電極線、１５０３は（ｉ＋１）段目の走査電極線、１５０４はｊ段目の信号電極線、１５１０は（ｊ＋１）段目の信号電極線を示す。
【００８７】
各ＴＦＴ１５１１のゲート電極は、各走査電極線１５０１,１５０２,１５０３に接続され、各ＴＦＴ１５１１のドレイン電極は各信号電極線１５０４，1510に接続されている。各ＴＦＴ１５１１のソース電極は各表示電極線１５０５，1506，１５０７に接続され、各表示電極線は前段の走査電極線との間に各蓄積容量素子１５１２，１５１３，…を形成している。
【００８８】
液晶層に対する電界の印加は、表示電極線１５０５，１５０６間、表示電極線１５０６，１５０７間等で行う。
【００８９】
複数画素から構成されるパネルの部分の電気回路を図１６の（ｂ）に示す。コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７を有し、液晶表示パネル１５１８を構成している。コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７の各回路は、図３に示した周辺回路チップ２５に対応するが、一つの周辺回路チップ２５が、コントローラ１５１５，垂直走査回路１５１６，映像信号駆動回路１５１７の各回路の全機能を果たしても良いし、それぞれ１個の周辺回路がそれぞれの機能を果たしてもよい。また、２個以上の周辺回路チップ２５が、コントローラ１５１５，垂直走査回路1516，映像信号駆動回路１５１７の各回路の全機能を果たしても良い。
【００９０】
コントラストを向上するために、表示電極線間以外の間隙部に絶縁性のブラックマトリックスを形成した。画素数は６４０×３本の信号電極線と、４８０本の走査電極線とにより６４０×３×４８０個とし、Ｒ（赤），Ｇ（緑），Ｂ（青）の三色のカラーフィルタをＴＦＴ素子群を有する基板と対向する基板上に、縦ストライプ状に形成しカラー表示を可能とした。
【００９１】
カラーフィルタの上には表面を平坦化する透明樹脂からなる平坦化層を形成してある。映像信号駆動回路１５１７から信号電極線１５０４への映像信号の入力は、通常のライン反転駆動方式またはドット反転駆動方式が利用できる。
【００９２】
【発明の効果】
上記発明によれば、ソース電極と反射電極，配線電極端子部と周辺回路チップとのコンタクト特性の優れた液晶表示装置を提供できる。また反射電極の劣化の無い、耐久性に優れた反射型液晶表示装置を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明による実施例１のアクティブマトリックス基板の要部平面図である。
【図２】実施例１のアクティブマトリックス基板の要部断面図である。
【図３】本発明の実施例の液晶表示装置の要部断面図である。
【図４】実施例２のアクティブマトリックス基板の要部断面図である。
【図５】実施例３のアクティブマトリックス基板の要部平面図である。
【図６】実施例３のアクティブマトリックス基板の要部断面図である。
【図７】実施例４のアクティブマトリックス基板の要部断面図である。
【図８】実施例５のアクティブマトリックス基板の要部断面図である。
【図９】実施例６のアクティブマトリックス基板の要部平面図である。
【図１０】実施例６のアクティブマトリックス基板の要部断面図である。
【図１１】実施例７のアクティブマトリックス基板の要部平面図である。
【図１２】実施例７のアクティブマトリックス基板の要部断面図である。
【図１３】実施例８のアクティブマトリックス基板の要部平面図である。
【図１４】実施例８のアクティブマトリックス基板の要部断面図である。
【図１５】実施例９のアクティブマトリックス基板の要部断面図である。
【図１６】図３の電気回路を示す概略図である。
【符号の説明】
１…絶縁基板、２…ゲート配線電極、３…ゲート絶縁層、４…半導体層、５…コンタクト層、６…ドレイン配線電極、７…ソース電極、８…ゲート配線端子部、９…金属膜、１０…酸化物導電膜、１１…付加容量、１２…コモン配線、１３…蓄積容量、１４…絶縁層、１５，１９…コンタクトホール、１６…画素電極、１７…ゲート配線電極端子接続部、１８…保護性絶縁層、２０…配向膜、２１…スペーサ、２２…対向基板、２３…液晶、２４…アクティブマトリックス基板、２５…周辺回路チップ、２６…ＳｉＮ、２７…有機樹脂、２８…Ｃｒ膜、２９…Ａｌ膜、３０…レジスト、３１…マイクロバンプ、３２…スルーホール、３３…酸化膜。
Claims (7)
- 少なくとも一方が透明な一対の基板と、その一対の基板に挟持された液晶層を有し、前記一対の基板の一方には、複数のゲート配線電極と、その複数のゲート配線電極とマトリクス状に形成された複数のドレイン配線電極と、それぞれの配線電極の交点に対応して形成された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有し、
前記複数のゲート配線電極の端子部は、ドレイン配線電極と同層の金属膜上に酸化物導電膜が被覆された積層体からなり、前記画素電極と同層の導電体により前記ゲート電極配線の引き出し部と接続されたことを特徴とした液晶表示装置。 - 請求項１において、ドレイン電極が金属膜と酸化物導電膜の積層体からなることを特徴とした液晶表示装置。
- 請求項１において、前記薄膜トランジスタのソース電極が金属膜と酸化物導電膜の積層体からなることを特徴とした液晶表示装置。
- 請求項１において、前記画素電極が２層以上の金属膜あるいは酸化物導電膜の積層体からなることを特徴とした液晶表示装置。
- 請求項１において、前記複数のゲート配線電極の端子部と前記ドレイン配線電極と前記薄膜トランジスタのソース電極とが、少なくとも一面が酸化物導電膜に被覆された同一組成とみなされる導電体であることを特徴とした液晶表示装置。
- 請求項１において、前記薄膜トランジスタの半導体層と、前記画素電極とは、該半導体層側に無機膜が接するように無機膜及び有機膜からなる絶縁膜を介して隣接する部分を有することを特徴とした液晶表示装置。
- 請求項１乃至６のいずれかにおいて、
前記画素電極が、少なくとも可視光を反射する電極からなる反射型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21461899A JP3765203B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21461899A JP3765203B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042355A JP2001042355A (ja) | 2001-02-16 |
| JP3765203B2 true JP3765203B2 (ja) | 2006-04-12 |
Family
ID=16658719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21461899A Expired - Fee Related JP3765203B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3765203B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034749A (zh) * | 2009-09-25 | 2011-04-27 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603190B2 (ja) * | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | 液晶表示装置 |
| JP2003043508A (ja) * | 2001-07-27 | 2003-02-13 | Hitachi Ltd | 液晶表示装置 |
| JP3895952B2 (ja) | 2001-08-06 | 2007-03-22 | 日本電気株式会社 | 半透過型液晶表示装置及びその製造方法 |
| KR100869112B1 (ko) * | 2002-01-14 | 2008-11-17 | 삼성전자주식회사 | 반사형 액정표시장치 및 그 제조 방법 |
| US7317208B2 (en) * | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| KR100803475B1 (ko) * | 2002-03-26 | 2008-02-14 | 티에프피디 코포레이션 | 어레이 기판 및 그 제조 방법 |
| KR100975132B1 (ko) | 2002-12-27 | 2010-08-11 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| AU2003207225A1 (en) * | 2003-01-24 | 2004-08-13 | Quanta Display Inc. | Liquid display device with thin film transistors and method of manufacturing same |
| JP2006054111A (ja) * | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| KR20070001647A (ko) * | 2005-06-29 | 2007-01-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정 표시 장치 및 그 제조 방법 |
| TWI297953B (en) * | 2006-02-22 | 2008-06-11 | Au Optronics Corp | Method for manufacturing a bottom substrate of a liquid crystal display device |
| JP2007140565A (ja) * | 2007-02-23 | 2007-06-07 | Kyocera Corp | 液晶表示装置 |
| JP5609989B2 (ja) * | 2011-07-19 | 2014-10-22 | パナソニック株式会社 | 表示装置、及び表示装置の製造方法 |
| KR101951044B1 (ko) * | 2011-08-04 | 2019-02-21 | 동우 화인켐 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| KR101951045B1 (ko) * | 2011-08-04 | 2019-02-21 | 동우 화인켐 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| KR101941289B1 (ko) * | 2011-08-04 | 2019-01-24 | 동우 화인켐 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| KR101939841B1 (ko) * | 2011-08-22 | 2019-01-18 | 동우 화인켐 주식회사 | 금속 배선 형성방법 |
| KR101939842B1 (ko) * | 2011-08-22 | 2019-01-17 | 동우 화인켐 주식회사 | 금속 배선 형성방법 |
| KR101974609B1 (ko) * | 2012-06-28 | 2019-05-02 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| JP6999367B2 (ja) * | 2017-11-01 | 2022-01-18 | 株式会社ジャパンディスプレイ | 基板及び電気泳動装置 |
-
1999
- 1999-07-29 JP JP21461899A patent/JP3765203B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034749A (zh) * | 2009-09-25 | 2011-04-27 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042355A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765203B2 (ja) | 液晶表示装置 | |
| US6731364B2 (en) | Liquid crystal display device | |
| JP5315468B2 (ja) | アクティブマトリクス基板の製造方法、表示パネル、及び表示装置 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| KR20080037632A (ko) | 반도체 디바이스 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| US6356319B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH05323375A (ja) | 液晶表示装置 | |
| KR100499280B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| JPWO2013008359A1 (ja) | 液晶表示装置およびその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0568708B2 (ja) | ||
| JPH052189A (ja) | 液晶表示装置 | |
| JP3265862B2 (ja) | 液晶表示装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3765203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |