KR100803475B1 - 어레이 기판 및 그 제조 방법 - Google Patents

어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100803475B1
KR100803475B1 KR1020047015169A KR20047015169A KR100803475B1 KR 100803475 B1 KR100803475 B1 KR 100803475B1 KR 1020047015169 A KR1020047015169 A KR 1020047015169A KR 20047015169 A KR20047015169 A KR 20047015169A KR 100803475 B1 KR100803475 B1 KR 100803475B1
Authority
KR
South Korea
Prior art keywords
wiring
disconnection
pixel electrode
array substrate
film
Prior art date
Application number
KR1020047015169A
Other languages
English (en)
Other versions
KR20040108689A (ko
Inventor
이찌로 쯔까다
Original Assignee
티에프피디 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티에프피디 코포레이션 filed Critical 티에프피디 코포레이션
Publication of KR20040108689A publication Critical patent/KR20040108689A/ko
Application granted granted Critical
Publication of KR100803475B1 publication Critical patent/KR100803475B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Abstract

평면 표시 장치용 어레이 기판 및 그 제조 방법에 있어서, 화소 영역 내의 배선에 발생한 단선에 대하여, 단선의 종류에 관계없이, 특히 단선의 원인으로 되는 이물의 종류나 치수·형상에 관계없이, 확실히 리페어를 행할 수 있는 것을 제공한다. 그 때문에, 예컨대 신호선(31)에 이물(8)에 의한 단선부(9)가 발생하는 경우에, 이물(8)을 제거한 후, 이물(8)을 우회하는 ㄷ 자형상 바이패스 배선(6)을 레이저 CVD에 의해 마련함으로써 리페어를 행한다. 이 때, 미리 레이저 조사에 의해, 인접하는 하나의 화소 전극(51-1)에 직사각형 형상의 절결(51)을 마련함과 동시에, 단선부(9)에 의해 분단된 신호선(31)의 양 배선 부분(31a, 31b)의 상면을 노출시키는 컨택트 홀(41, 42)을 마련하여 놓는다. ㄷ 자형상의 바이패스 배선(6)을 화소 전극(5)의 절결(51)의 가장자리(51a)를 따라서 마련한 후, ㄷ 자형상 바이패스 배선(6)의 내측의 영역을 차광하는 차광막을 레이저 CVD에 의해 마련한다.
평면 표시 장치용 어레이 기판, 배선 기판, 배선, 단선

Description

어레이 기판 및 그 제조 방법{ARRAY SUBSTRATE AND ITS MANUFACTURING METHOD}
본 발명은 액정 표시 장치로 대표되는 평면 표시 장치 등에 이용되는 어레이 기판 및 그 제조 방법에 관한 것이다. 특히, 화소 영역에서의 단선에 기인하는 화소 표시 불량(선 결함)의 발생을 방지하기 위해, 단선을 교정(리페어)한 어레이 기판 및 그 제조 방법에 관한 것이다.
최근, 액정 표시 장치 등의 평면 표시 장치는 박형, 경량, 저소비 전력의 특징을 살려서, 퍼스널 컴퓨터, 워드 프로세서 또는 TV 등의 표시 장치로서, 또한 투사형 표시 장치로서 각종 분야에서 이용되고 있다.
그 중에서도, 각 화소 전극에 스위치 소자가 전기적으로 접속되어 이루어지는 액티브 매트릭스형 표시 장치는, 인접 화소 사이에서 크로스토크가 없는 양호한 표시 화상을 실현할 수 있기 때문에, 연구 및 개발이 활발히 행하여지고 있다.
이하에, 광 투과형의 액티브 매트릭스형 액정 표시 장치를 예로 들어, 그 구성에 대하여 간단히 설명한다.
일반적으로, 액티브 매트릭스형 액정 표시 장치는, 매트릭스 어레이 기판(이하 어레이 기판이라고 함)과 대향 기판이 소정의 간격을 이루도록 근접 배치되고, 이 간격중에, 양 기판의 표층에 마련된 배향막을 거쳐서 액정층이 유지되어 이루어져 있다.
어레이 기판에 있어서는, 유리 등의 투명 절연 기판상에, 예컨대 복수개의 신호선과, 예컨대 복수개의 주사선이 절연막을 거쳐서 격자형상으로 배치되고, 격자의 각 칸에 상당하는 영역에 ITO(Indium-Tin-Oxide) 등의 투명 도전 재료로 이루어지는 화소 전극이 배치된다. 그리고, 격자의 각 교점 부분에는, 각 화소 전극을 제어하는 스위칭 소자가 배치되어 있다. 스위칭 소자가 박막 트랜지스터(이하, TFT로 약칭함)인 경우에는, TFT의 게이트 전극은 주사선에, 드레인 전극은 신호선에 각각 전기적으로 접속되고, 또한 소스 전극은 화소 전극에 전기적으로 접속되어 있다.
대향 기판은, 유리 등의 투명 절연 기판상에 ITO 등으로 이루어지는 대향 전극이 배치되고, 또한 컬러 표시를 실현하는 것일 경우에는 컬러 필터층이 배치되어 구성되어 있다.
이와 같은 액티브 매트릭스 액정 표시 장치의 제조 비용을 저감하는 데에 있어서, 어레이 기판 제조를 위한 공정 수가 많아, 그로 인해 어레이 기판의 비용 비율이 높다.
그러므로, 일본국 특허 공개 평성9-160076호(일본국 특허 출원 평성8-260572호)에 있어서는, 화소 전극을 최상층에 배치하고, 이에 따라 신호선, 소스, 드레인 전극와 함께, 반도체 피막 등을 동일한 마스크 패턴에 근거하여 일괄해서 패터닝을 행한 후, 소스 전극과 화소 전극을 접속하는 소스 전극용 컨택트 홀의 제작과 더불 어, 신호선이나 주사선의 접속단을 노출하기 위한 외주부 컨택트 홀의 제작을 동시에 실행하는 것이 제안되어 있다.
한편, 어레이 기판의 제조 방법에 있어서, 배선의 성막시에 이물이 부착되거나, 노광시의 이물 등에 기인하여 레지스트 패턴에 핀 홀이 공백으로 되기도 하기 때문에, 신호선이나 주사선에 단선이 발생하는 경우가 있다. 이 단선은, 선 형상으로 연속하는 표시 결함을 생성하게 되어, 그 만큼 제품으로서 출하 불능인 불량품의 비율을 증대시켜 비용 증가의 요인으로 된다.
그 때문에, 단선 부분을 무언가 수단으로 접속하는 리페어가 여러가지로 시도되고 있다. 예컨대, 일본국 특허 공개 평성11-260819호에 있어서는, 절연막의 성막과, 포지티브형 및 네가티브형 포토레지스트의 도포 및 스폿 노광 등의 공정을 거쳐 리페어 배선 패턴을 형성하는 방법이 개시되어 있다.
또한, 일본국 특허 공개 제 2001-264788호에 있어서는, 어레이 기판의 주연부를 둘러싸도록 연장되는 예비 배선을 마련하고 놓고, 단선부가 검출된 배선의 양단을, 전자 빔 조사에 의한 절연막의 정전 파괴에 의해 예비 배선에 접속하는 방법이 제안되어 있다. 이와 같은 방법에 의해, 기판 주연부를 빙 돌아서 연장되는 예비 배선을 거쳐서, 신호 입력측의 대향변의 측으로부터, 해당 단선부보다 먼 측으로의 신호의 입력이 실행된다.
그러나, 일본국 특허 공개 평성11-260819호에 기재된 방법의 경우, 일련의 성막 및 패터닝 공정을 실행해야 하기 때문에, 리페어의 공정이 복잡하고 비용을 충분히 저감할 수 없다.
또한, 일본국 특허 공개 제 2001-264788호에 기재된 방법에서는, 정전 파괴를 선택적으로 실행하는 것이 곤란하여, 새로운 불량을 발생시킬 우려가 있다. 또한, 예비 배선을 마련하기 위한 영역이 여분으로 필요하게 되는 것 이외에, 예비 배선에 의해 우회하는 거리가 길기 때문에, 충분한 선폭을 부여하지 않으면, 신호의 지연이나 둔화을 발생시켜, 표시 성능을 충분히 회복할 수 없다고 하는 문제점이 있었다.
따라서, 본건 발명자들은, 어레이 기판의 제조에의 응용이 최근에 와서 시도되고 있는 레이저 CVD의 기술(예컨대 일본국 특허 공개 제2001-77198호(일본국 특허 출원 평성11-245508호)을 이용하여, 리페어를 행하는 것을 시도했다.
그런데, 배선의 단선 중에는, 배선의 중간에 이물이 개재함에 의한 것이 적지 않다. 예컨대, 적층막중에 꽂힌 형태의 이물이 단선부를 이루고 있다.
만일, 이와 같은 이물이 존재하는 부분에서 레이저 CVD에 의한 배선을 형성한다면, 이물의 형상이나 성질에 의해, 단차에 의한 배선의 단선(절단)이나, 배선에의 각종 악영향을 발생시킬 우려가 높다. 그 때문에, 이물을 레이저 조사에 의해 제거한 후, 제거 부분에 레이저 CVD에 의한 리페어용 배선을 형성하는 것이 바람직하다.
그런데, 실제로 시도한 결과, 이물의 종류에 따라서는 레이저 조사에 의한 제거가 매우 곤란한 것이 있어, 특히 고비점의 재료로 이루어지는 이물에 대해서는, 주위에 악영향을 미칠 우려없이 완전히 제거하는 것이 곤란한것이 있다는 것이 알려졌다. 제거가 곤란한 이물에 대하여 현미경 분광 분석을 한 결과, 투 명 절연 기판을 이루는 유리 재료의 파편이 포함되는 것이 알려졌다.
이물의 제거가 충분히 행해지지 않아, 이물이 잔존한 상태에서는, 이 이물이 있는 부분에서 절단이 발생할 우려가 있다.
또한, 이물의 제거가 문제없이 행해진 경우에도, 리페어용 배선을 레이저 CVD에 의해 형성했을 때에, 해당 리페어용 배선에 단선이 발생할 경우가 있었다. 이 원인에 대하여 검토한 결과, 이물 제거에 의해 발생한 오목부의 경사면에, 돌출부나 급경사 부분이 존재하여, 이것에 기인하여 절단이 발생하는 경우가 있는 것이 알려졌다.
본 발명은, 상기 문제점에 감안하여 이루어진 것으로, 평면 표시 장치용 어레이 기판 및 그 제조 방법에 있어서, 화소 영역내의 배선 등에 발생한 단선에 대하여, 단선의 종류에 관계없이, 특히 단선의 원인으로 되는 이물의 종류나 치수·형상에 관계없이, 확실히 리페어를 행할 수 있는 것을 제공한다.
<발명의 개시>
본 발명의 어레이 기판은, 전형적으로는, 복수의 주사선과, 제 1 절연막을 거쳐서 이 주사선에 대략 직교하여 배열되는 복수의 신호선과, 이들 주사선 및 신호선이 이루는 각 교점의 근방에 각각 배치되어 하나의 단자가 상기 신호선에 전기적으로 접속되는 스위칭 소자와, 이들 주사선, 신호선 및 스위칭 소자를 포함하는 적층 배선 패턴을 피복하는 제 2 절연막과, 이 제 2 절연막 위에서 상기 각 교점에 각각 대응하여 매트릭스 형상으로 배열되는 화소 전극과, 상기 제 2 절연막을 관통하여 상기 스위칭 소자의 다른 단자를 상기 화소 전극에 도통시키는 화소 전극용 컨택트 홀을 구비한 평면 표시 장치용 어레이 기판에 있어서, 이물의 개재에 의해 상기 신호선 또는 주사선에 발생한 단선부와, 상기 단선부의 양측에서 상기 제 2 절연막을 관통하여 상기 신호선의 상면을 노출시키는 한쌍의 컨택트 홀과, 상기 한쌍의 컨택트 홀의 한쪽으로부터 다른쪽으로 상기 단선부를 우회하도록 연장하여, 상기 단선부의 양측을 전기적으로 접속하는 바이패스 배선과, 상기 단선부의 근방으로부터 상기 바이패스 배선의 배치 부분에 이르는 영역에서 상기 화소 전극이 제거된 화소 전극 절결부를 구비하는 것을 특징으로 한다.
상기 구성에 의해, 화소 영역내의 배선에 발생한 단선에 대하여, 단선의 종류에 관계없이, 특히 단선의 원인으로 되는 이물의 종류나 치수·형상에 관계없이, 확실히 리페어를 행할 수 있다.
또한, 본 발명에 있어서 “우회”란, 평면도에서 본 경우에, 단선부 상을 통과하는 것보다 긴 경로를 통과하는 것이다. 즉, 단선부에 중첩되도록, 적층 방향으로 돌아가는 경우를 포함하지 않는다.
일 바람직한 양태에 의하면, 상기 바이패스 배선이 상기 단선부의 근방을 우회하여 상기 절결의 가장자리를 따라서 연장하여, 상기 바이패스 배선과 상기 단선부에 의해 둘러싸이는 영역에 차광막의 패턴이 수용되어 있다.
이와 같은 구성의 경우, 특히 노멀 화이트 모드의 액정 표시 장치에 있어서, 화소 전극의 절결에 의한 광 누설의 발생을 충분히 방지할 수 있다.
다른 바람직한 양태에 의하면, 상기 바이패스 배선이, 상기 단선부의 근방에 이를 때까지 연장되어, 상기 화소 전극 절결부의 내측의 대략 전체를 피복하는 베 타 패턴을 이룬다.
이와 같은 구성의 경우, 광 누설을 충분히 방지할 수 있을 뿐만 아니라, 배선 저항을 저감할 수 있다.
본 발명의 어레이 기판의 제조 방법은, 전형적으로는, 복수의 주사선과, 이 주사선에 대략 직교하여 배열되는 복수의 신호선과, 이들 주사선 및 신호선이 이루는 각 교점에 각각 대응하도록 매트릭스 형상으로 배열되는 화소 전극과, 상기 각 교점의 근방에 각각 마련되어 상기 신호선으로부터 상기 화소 전극으로의 신호 입력을 행하는 스위칭 소자를 구비한 평면 표시 장치용 어레이 기판을 제조하는 방법에 있어서, 일련의 성막 및 패터닝에 의해, 상기 주사선, 상기 신호선, 상기 화소 전극 및 상기 스위칭 소자를 완성시키는 성막·패터닝 공정과, 이 성막·패터닝 공정 후에, 화소 영역중에 있는 하나의 배선의 단선부 및 그 위치를 검출하는 공정과, 상기 단선부의 근방 영역 중, 상기 하나의 배선에 의해 구분지어지는 한쪽 측, 또는 양측에 있어서, 상기 화소 전극을 이루는 도전막을 레이저 조사에 의해 제거하여 해당 화소 전극에 절결을 마련하는 공정과, 상기 절결의 내측에서 레이저 CVD에 의한 도전층의 퇴적을 순차 또는 연속하여 실행함으로써, 상기 단선부 근방을 우회하여 상기 단선부의 양측의 배선 부분을 서로 도통시키기 위한 바이패스 배선을 마련하는 공정을 구비한 것을 특징으로 한다.
도 1은 실시예 1의 어레이 기판에 있어서의 리페어 부분의 구조를 모식적으로 도시하는 주요부 단면 사시도,
도 2는 실시예 1의 어레이 기판에 있어서의, 리페어 부분을 포함하는 화소 도트의 전체를 모식적으로 도시하는 주요부 평면도,
도 3은 실시예 1의 어레이 기판에 있어서의 TFT 근방의 구조를 도시하는 적층 단면도,
도 4는 실시예1의 어레이 기판의 제조 방법에 있어서의, 레이저 증산 가공(蒸散加工)에 대하여 설명하기 위한, 주요부 단면 사시도에 의한 공정도,
도 5는 실시예 2의 어레이 기판에 있어서의 리페어 부분의 구조를 모식적으로 도시하는 주요부 단면 사시도,
도 6은 실시예 2의 어레이 기판에 있어서의, 리페어 부분을 포함하는 화소 도트의 전체를 모식적으로 도시하는 주요부 평면도,
도 7은 실시예 2의 어레이 기판에 있어서의 TFT 근방의 구조를 도시하는 적층 단면도,
도 8은 실시예 3의 어레이 기판의 제조 방법에 있어서의, 레이저 증산 가공에 대하여 설명하기 위한, 주요부 단면 사시도에 의한 공정도,
도 9는 실시예 3의 어레이 기판에 있어서의 리페어 부분의 구조를 모식적으로 도시하는 주요부 단면 사시도,
도 10은 실시예 3의 어레이 기판에 있어서의, 리페어 부분을 포함하는 주연부를 모식적으로 도시하는 주요부 평면도이다.
<실시예 1>
실시예 1의 어레이 기판 및 그 제조 방법에 대하여, 도 1 내지 도 4를 이용하여 설명한다. 이하에 있어서, TFT를 각 화소의 스위칭 소자로 한, 노멀 화이트 모드의 투과형 액정 표시 장치용 어레이 기판을 예로 들어 설명한다. 또한, 이물에 의한 단선이 신호선에 발생한 경우의 교정(리페어)을 예로 들어 설명한다.
도 1의 모식적인 단면 사시도에는, 신호선의 단선을 교정한 어레이 기판(10)의 주요부를 도시한다. 상세하게는, 화소 영역내(주연부 이외)에서, 신호선(31)에 단선부(9)가 발생한 경우에, ㄷ 자형상의 바이패스 배선(6) 등을 마련하여 리페어을 행하고 있다.
또한, 도 2의 부분 평면도에는 교정을 행한 어레이 기판의 화소 도트의 전체의 형상을 도시하고, 도 3의 부분 단면도에는 TFT 근방(도 2의 Ⅲ-Ⅲ 단면)의 적층 구조를 도시한다. 또한, 도 4에는 리페어 전의 이물(8)에 의한 신호선(31)의 단선의 형상(상단), 및 리페어를 위한 레이저 증산(蒸散) 가공후의 형상(하단)을 도시한다.
실시예의 어레이 기판(10)에 있어서는, 유리 기판(18)상에 복수의 주사선(11)(게이트 전극선)과, 복수의 신호선(31)(드레인 전극선, 데이터 배선)이 게이트 절연막(15)(도 2 및 3)을 거쳐서 서로 대략 직교하도록 배열된다. 또한, 화소 전극(5)이, 이들 주사선(11) 및 신호선(31)이 이루는 각 교점에 대응하여, 이들 주사선(11) 및 신호선(31)에 의해 구분지어지는 각 화소 도트 개구의 대략 전체를 피복하도록, 매트릭스 형상으로 배열된다. 또한, 주사선(11) 및 신호선(31)이 이루는 각 교점의 부근에는, 주사선(11)에 인가되는 주사 펄스에 따라서 신호선(31)으로부터 화소 전극(5)으로의 신호 입력을 스위칭하기 위한 TFT(7)가 배치되어 있다. 여기서는 보텀 게이트 구조의 TFT를 예로 들어 설명한다.
어레이 기판(10)에는, 하층으로부터 순서대로, 몰리브덴-텅스텐 합금(MoW)막 또는 알루미늄(Al)계 금속막 등으로 이루어지는, 주사선(11) 및 TFT(7)의 게이트 전극(11a)을 포함하는 제 1 도전층의 패턴과, 산화 실리콘층 및 질화 실리콘층으로 이루어지는 게이트 절연막(15)과, 알루미늄(Al)계 금속막 등으로 이루어지는, 신호선(31) 및 TFT(7)의 소스 및 드레인 전극(33, 32)을 포함하는 제 2 도전층의 패턴과, 질화 실리콘막 등으로 이루어지는 층간 절연막(4)과, ITO 등의 투명 도전 재료로 이루어지는, 화소 전극(5)을 포함하는 제 3 도전층의 패턴이 중첩되어 배치되어 있다. 화소 전극(5)은, 층간 절연막(4)을 관통하는 컨택트 홀(43)을 통하여 TFT(7)의 소스 전극(33)에 전기적으로 접속되어 있다(도 3).
따라서, 액정 배향막(도시되지 않음)을 제외하면, 화소 전극(5)이 어레이 기판(10)의 최상층에 위치한다.
TFT(7)는, 상세하게는, 도 3에 도시한 바와 같이, 주사선(11)의 연장부(11a)를 게이트 전극으로 한 보텀 게이트 구조이고, TFT(7)의 채널부에 대응하는 위치에 채널 보호막을 갖는 채널 스토퍼형이다. 이 게이트 전극(11a)을 피복하는 부분에, 게이트 절연막(15)을 거쳐서, 비정질 실리콘(a-Si:H) 등의 반도체 활성층(34)이 배치된다. 이 반도체 활성층(34) 위에는, 대략 중앙의 채널부(71)에 채널 보호막(2)이 배치되고, 채널부 이외에 인 도핑 비정질 실리콘(n+a-Si:H) 등으로 이루어지는 오믹 컨택트층(39)이 적층 배치된다. 또한 이 위에는 소스 전극(33) 및 드레인 전극(32)이 배치된다.
어레이 기판상의, 신호선, 주사선, TFT 및 화소 전극 등을 형성하는 성막 및 패터닝의 공정은, 예컨대 일본국 특허 공개 평성9-160076호나 일본국 특허 공개 제 2000-267595호에 제안된 제조 방법에 따라, 신호선을 포함하는 배선층 패턴과 TFT의 반도체층의 패턴을 일괄해서 패터닝함으로써, 적은 패터닝 공정으로써 효율적으로 실행할 수 있다.
실시예의 어레이 기판에 있어서는, 도 1에 모식적으로 도시하는 바와 같이, 신호선(31-1)의 이물(8)에 의한 단선부(9)의 근방에, 이 단선부(9)를 피하여 우회하는 형태의 바이패스 배선(6)이 마련되어 있다. 이 바이패스 배선(6)의 양단부는, 이물(9)에 의해 분단된 신호선(31-1)의 각 배선 부분(31a 및 31b)에 대하여, 층간 절연막(4)을 관통하는 컨택트 홀(41, 42)을 통하여 접속되어 있다. 도시의 예에서, 바이패스 배선(6)의 폭은, 컨택트 홀(41, 42)을 피복하는 폭이 넓은 부분을 제외하고, 대략 일정하다.
이와 같은 바이패스 배선(6)을 마련함에 있어서, 화소 전극(5)과의 도통 또는 전기적인 누설을 방지하기 위하여, 단선부(9)로부터 바이패스 배선(6)의 배치 부분에 이르기까지의 영역에서, 화소 전극(5)을 구성하는 ITO 막이 미리 제거되어 있다.
또한, 이와 같은 화소 전극(5)의 절결(51) 부분에서의 백 라이트 광의 누설을 방지하기 위해, 바이패스 배선(6)과, 단선부(9) 및 이 양측의 배선 부분(31a 및 31b)에 의해 둘러싸이는 영역이, 거의 전면적으로 금속제의 차광막(65)에 의해 피복되어 있다. 특히, 도시의 예에 있어서는, 광 누설을 최소한으로 하도록, 차광막(65)이 바이패스 배선(6)의 내측 가장자리에 덮이도록 마련되어 있다.
도 1, 도 2 및 도 4를 이용하여, 리페어 부분의 제조 공정의 개요에 대하여 설명한다.
어레이 기판의 검사 공정에 의해, 신호선(31-1)에 단선이 발생하고 있는 것이 판명되었으면, 예컨대 X-Y 가동 장착대 및 현미경 장치를 이용하여 단선부(9)의 위치가 정확하게 특정됨과 동시에, 이물(8)에 의한 단선인지의 여부의 판정이 실행된다.
이물(8)에 의한 단선인 경우에는, 또한 이물(8)의 개략 치수에 대해서도 특정된 후, 이하의 (1) 내지 (4)의 공정이 실행된다.
(1) 화소 전극의 절결(51)의 형성(도 4)
우선, 단선부(9)에 인접하는 2개의 화소 전극(5-1 및 5-2) 중 어느 한쪽의 화소 전극(5-1)에 절결(51)을 마련한다. 단선부(9) 근방 부분에 레이저를 조사함으로써, 해당 부분에서 화소 전극(5)을 구성하는 ITO 막을 제거한다. 즉, 레이저 증산 가공법(Zapping법)에 의해, 한쪽의 화소 전극(5-1)에 있어서의 단선부(9) 근방 부분의 ITO 막이 제거된다.
도시(도 1 내지 도 2)의 예에서는, 신호선을 따른 방향으로 단선부보다 조금 가늘고 긴 직사각형 형상으로 절결(51)이 형성된다.
(2) 컨택트 홀(41, 42)의 형성 및 이물의 제거(도 4)
또한, 단선부(9)의 양측에 있는, 신호선(31-1)의 배선 부분(31a, 31b)에, 이들의 상면을 노출시키는 컨택트 홀(41, 42)을 각각 마련한다. 이들 컨택트 홀(41, 42)은, 단선부(9)로부터 소정 거리만큼 떨어진 부분에 레이저광을 조사하여, 해당 부분의 절연막(4)을 제거하는 동일한 레이저 증산 가공법(Zapping법)에 의해 제거함으로써 실행한다.
또한, 동일한 레이저광 조사에 의한 이물(8)의 제거를 행한다. 도시의 예에서, 이물(8)을 제거한 단선부(9) 부분에는, 대략 직사각형 형상의 평평한 밑바닥의 오목부(44)가 형성되어 있다. 특히, 이물(8)을 확실히 제거하기 위해, 게이트 절연막(15)의 상층 부분까지 제거되어 있다.
(3) ㄷ 자형상 바이패스 배선(6)의 형성
다음에, 레이저 CVD를 이용하는 국부적인 금속층의 퇴적에 의해, 한쪽의 컨택트 홀(41)로부터 다른 쪽의 컨택트 홀(42)로, 화소 전극(5)의 절결(51)의 가장자리(51a)를 따라서 연장되는 바이패스 배선(6)을 형성한다. 바이패스 배선(6)은, 컨택트 홀(41, 42)의 저면(41a, 42a)(도 4)까지 피복하고, 이에 의해 직접 양측의 배선 부분(31a, 31b)의 상면에 접촉함으로써 전기적으로 접속된다. 이 때, 레이저 CVD에 의한 금속층의 두께, 즉 바이패스 배선(6)의 막두께는, 층간 절연막(4)의 막두께보다 크거나, 또는 동일한 정도이다. 일 구체예에 있어서, 바이패스 배선(6)의 두께가 300nm이고, 층간 절연막(4)의 막두께가 230nm이다. 따라서, 컨택트 홀(41, 42)의 가장자리에서 금속층에 불연속 부분(“절단”)이 발생하지는 않는다.
또한, 바이패스 배선(6)은, 화소 전극(5)의 절결의 가장자리(51a)로부터, 누 설 전류의 발생을 충분히 방지하는 데 필요한 간격만큼 떨어져 있다. 또한, 이 간격은, 백라이트 광의 누설을 충분히 방지하도록, 누설 전류 방지를 위한 필요 최소한의 간격으로 되어 있다. 여기서는 이 간격은 5μm로 되도록 형성된다.
이와 같은 금속층으로 이루어지는 바이패스 배선(6)을 통하여, 단선부(9)에 의해 이격된 양측의 배선 부분(31a 및 31b)이 서로 도통하게 된다.
(4) 차광막 패턴(65)의 형성
바이패스 배선(6)과, 단선부(9) 및 배선 부분(31a, 31b)에 의해 둘러싸이는 영역을, 전면적으로, 또는 거의 다 피복되도록, 차광막의 패턴(65)이, 레이저 CVD에 의해 형성된다. 또한, 이 차광 패턴은, 바이패스 배선과는 접속하지 않은 섬 형상으로 형성하는 경우에 대해 설명했지만, 후술하는 바와 같이, 바이패스 배선과 일체적으로 형성하는 것도 가능하다.
이와 같은 차광막의 패턴(65)을 배치함으로써, 바이패스 배선(6)의 내측에서의 광 누설이 방지되고 있다. 또한, 전술한 바와 같이 바이패스 배선(6)과 화소 전극의 절결의 가장자리(51a)와의 간격을 최소한으로 함으로써, 이 부분에서의 광 누설도, 최소한으로 억제할 수 있어, 실용상 거의 문제가 되지 않을 정도로 할 수 있다.
단선의 원인으로 되는 이물(8)에는, 어레이 기판을 구성하는 유리 기판(18)으로부터의 파편이나, 성막이나 드라이 에칭의 공정에 의해 챔버의 벽으로부터 박리되는 무기 재료의 파편이 포함된다. 이들의 이물(8)은, 일반적으로, 안정적이어서, 액정층에 영향을 주는 물질을 배어나오게 하지 않아, 어레이 기판상에 꽂힌 채 의 경우에도, 상기한 바와 같은 리페어 후에는 아무런 문제를 야기하지 않는다.
이하에, 레이저 CVD 및 레이저 조사의 조건에 대한 구체예를 예로 든다.
레이저 CVD에 의한 도전층의 퇴적에는, 레이저 광원으로서 Nd+3:YLF 레이저 장치를 이용하여, 이 제 3 고조파(349nm)를 사용했다.
바이패스 배선(6)의 작성시에는, 텅스텐(W)을 국부적으로 퇴적시키도록, 소스 가스로서 텅스텐 함유 카르보닐 화합물, 예컨대 W(CO)6을 이용한 것 이외에, 캐리어 가스로서 아르곤 가스(Ar)를 이용했다. 또한, 예컨대 연속 발진의 레이저광으로서, 에너지 레벨이 100mW(4kHz) 이상인 것을 이용하고, 배선폭이 약 5μm, 막두께가 약 0.3μm인 배선층이 퇴적되도록 했다.
상기 구체예와 같이 텅스텐 함유 카르보닐 화합물을 이용하면, 레이저광에 의한 분해·퇴적 효율이 높아, 성막 안정성이 우수하기 때문에, 바람직하다. 그러나, 크롬카르보닐 등의 다른 소스 가스도 경우에 따라 사용 가능하다. 따라서, 바이패스 배선(6)을 크롬(Cr) 이외의 금속에 의해 형성할 수도 있다. 한편, 캐리어 가스로서는, 불활성인 아르곤 가스가 바람직하지만, 질소 가스 등도 사용 가능하다.
바이패스 배선(6)의 폭은, 레이저 광의 슬릿 폭이나 에너지 레벨을 조정하여, 예컨대 2 내지 25μm의 범위에서 적절하게 선택할 수 있다. 또한, 막두께가 예컨대 1.0μm 이하의 범위에서 적절하게 선택할 수 있다.
한편, 화소 전극(5)을 구성하는 ITO 막을 제거하여 절결(51)을 마련하기 위 해서는, 예컨대 상기와 동일한 레이저 장치를 이용하여 초음파 Q 스위치 소자에 의해 변조되어 펄스 형상으로 발진하는 레이저광으로서, 레이저 발진기 직후의 에너지 레벨이 0.4 내지 0.6mJ(1 내지 10 Hz)의 범위내인 것을 이용한다.
또한, 컨택트 홀(41, 42)의 형성을 위한 레이저에 의한 절연막(4)의 제거시에는, 예컨대 동일한 레이저 광으로서, 에너지 레벨이 0.6mJ(2Hz)를 넘는 것을 이용한다.
이와 같이, 레이저 CVD에 의한 바이패스 배선(6)의 형성과, 레이저에 의한 절결(51) 및 컨택트 홀(41, 42)의 형성을, 동일한 레이저 장치로써, 효율적으로 실행할 수 있다.
바이패스 배선(6)의 형성을 위한 레이저 CVD의 경우에는, 화소 전극(5)에 근접한 부분에 배선을 형성하기 때문에, 화소 전극이 ITO 등으로 이루어지는 투명 전극인 경우에, YLF 레이저의 제 3 고조파라고 하는 자외선 영역의 레이저 광을 이용하는 것이 바람직하다. 그러나, 화소 전극이 알루미늄계 금속 등의 금속막으로 이루어지는 반사형 전극인 경우에는, YLF 레이저의 제 2 고조파를 이용할 수 있다.
레이저광의 광원으로서는, 상기 구체예와 같은 YLF 레이저, 또는 YAG 레이저를 이용하는 것이, 상기 범위의 에너지 레벨을 용이하게 얻을 수 있기 때문에 바람직하다. 그러나, 경우에 따라서는 탄산 가스 레이저 이외의 레이저를 사용하는 것도 가능하다.
본 실시예에 있어서, 바이패스 배선(6)은, 단선부(9)의 근방을 우회하는 ㄷ자형상 배선으로 하여 설명했지만, 원활한 곡선으로 이루어지는 C자형상이어도 무 방하고, 또한 ㄷ 자형상을 대신하여, 하나의 절곡부만을 갖는 L자형상이어도 무방하다.
이와 같이, 바이패스 배선을 신호선의 연장 방향과는 평면적으로 중복하지 않는 위치에 형성함으로써, 바이패스 배선의 단선을 억제할 수 있다.
<실시예 2>
다음에, 실시예 2의 어레이 기판 및 그 제조 방법에 대하여, 도 5 내지 도 8을 이용하여 설명한다.
여기서의 어레이 기판은, 실시예 1의 경우와 마찬가지로, TFT를 각 화소의 스위칭 소자로 한 노멀 화이트 모드의 투과형 액정 표시 장치용 어레이 기판이다. 단지, 화소 영역내에는, 절연성의 후막형 수지막(45)이 TFT나 배선층의 패턴과 화소 전극 사이의 층으로서 마련되어 있다(도 7). 후막형 수지막은, 일반적으로 1 내지 10μm, 전형적으로는 2 내지 4μm의 두께를 갖는 저유전율의 유기 수지로 이루어지고, 이것을 거쳐서 중첩되는 화소 전극과 신호선 등과의 사이에서의, 전기 용량의 발생이나 단락의 우려를 충분히 작게 하는 것을 가능하게 하는 것이다.
후막형 수지막(45)은, 도 7에 도시하는 예에 있어서 층간 절연막(4)상에 적층되어 있지만, 층간 절연막(4)을 대신하여 마련되어도 무방하다.
도 5의 모식적인 단면 사시도에는, 신호선의 단선을 교정한 어레이 기판(10′)의 주요부를 도시한다. 또한, 도 6의 모식적인 평면도에는, 교정 부분 및 그 주위의 화소 도트의 구성에 대하여 도시한다.
본 실시예에 있어서의 어레이 기판(10′)의 구성은, 리페어 부분이 다소상이 한 것 이외에는, 후막형 수지막(45)의 존재를 제외하고, 상기 실시예 1과 완전히 동일하다.
리페어 부분에서도, 도 5 내지 6에 도시한 바와 같이, 실시예 1과 마찬가지로, 신호선(31)의 단선부(9)를 우회하여 연장하는 일종의 바이패스 배선(6′)이 마련되어 있고, 이에 의해, 신호선의 양 배선 부분(31a 및 31b)이 도통되어 있다. 또한, 도시의 구체예에 있어서, 단선부(9)에는, 실시예 1의 경우와 동일한, 직사각형 형상의 오목부(44)가 리페어에 의해 형성되어 있다.
그러나, 본 실시예의 바이패스 배선(6′)은 ㄷ 자형상이 아니라, 대략 직사각형 형상의 베타(solid) 패턴으로서 마련되어 있다. 즉, 실시예 1의 ㄷ 자형상 바이패스 배선(6)이 그 내측으로, 단선부(9)의 오목부(44)의 가장자리에까지 연장되어 있고, 실시예 1에 있어서의 차광막(65)에 상당하는 부분은, 직사각형 형상의 바이패스 배선(6′)에 일체로 포함되어 있다.
또한, 도 5에 도시하는 바와 같이, 본 실시예의 바이패스 배선(6′)은, 후막형 수지막(45)을 제거하여 층간 절연막(4)을 노출시킨 대략 직사각형 형상의 수지막 제거부(46)중에 마련되어 있다. 이 수지막 제거부(46)를 둘러싸는, 후막형 수지막(45)의 단부면(45a)의 상측 가장자리는, 화소 전극(5)의 절결(51)의 가장자리에 거의 일치하고 있다. 그리고, 이 후막형 수지막(45)의 단부면(45a)은, 바이패스 배선(6′)의 가장자리로부터 연장된 금속 차광막(66)에 의해 피복되어 있다.
또한, 도 6에 도시하는 예에 있어서, 화소 전극(5)의 절결(51)은, 단선부(9)에서 보았을 때, 바이패스 배선(6′)의 반대측에도 마련되어 있고, 이에 의해, 이 웃의 화소 전극(5-2)과, 바이패스 배선(6′)과의 단락이 방지되고 있다.
이하, 리페어 부분의 제조 공정을 통하여, 본 실시예에 대하여, 보다 상세히 설명한다.
예컨대 일본국 특허 공개 제 2000-29055호(US Appln. No. 09/349245)에 기재된 방법으로, 어레이 기판을 제작한 후, 검사공정이 실행된다. 어레이 기판의 검사 공정에 의해, 신호선(31-1)에 단선이 발생하고 있는 것이 판명되었으면, 예컨대 X-Y 가동 탑재대 및 현미경 장치를 이용하여, 단선부(9)의 위치 및 단선 부분(9)의 치수, 즉 양측의 배선 부분(31a, 31b)간의 간격 d가 특정된다(도 8 상단).
(1) 화소 전극의 절결(51) 및 후막형 수지막의 제거부(46)의 형성(도 8 중단)
실시예 1에서 설명한 동일한 레이저 증산 가공법에 의해, 단선부(9)의 근방에서, 화소 전극(5) 및 후막형 수지막(45)을 직사각형 형상으로 제거하여, 층간 절연막(4)을 노출시킨다. 이에 의해, 단선부(9)를 끼우는 한쪽의 화소 전극(5-1) 측에, 화소 전극의 절결(51) 및 수지막 제거부(46)가 형성된다.
이 때, 도 6에 도시하는 예에 있어서, 단선부(9)를 끼우는 다른쪽의 화소 전극(5-2)에 대해서도, 절결(51-2)이 마련된다. 단지, 절삭 치수는 수지막 제거부(46)를 마련하는 측에 비교하여 상당히 작다. 이 절삭 치수는 컨택트 홀(41, 42)이나 단선부(9) 부분과 이격하여, 이들 부분에 퇴적되는 금속막과의 단락을 방지할 수 있을 정도로 설정된다.
(2) 단선부의 제거(도 8 중단)
단선부(9) 부분에서, 동일한 레이저 증산 가공법에 의해, 게이트 절연막(15)에까지 도달하는 오목부(44)를 마련한다. 이 때, 오목부(44)의 치수는, 도시의 예에서, 배선 부분(31a, 31b)간의 간격 d와 대략 일치하도록 하고 있다.
(3) 컨택트 홀(41, 42)의 형성(도 8 하단)
또한, 마찬가지의 레이저 증산 가공법에 의해, 단선부(9)의 양측에 동일한 컨택트 홀(41, 42)을 마련한다. 즉, 단선부(9)에 의해 이격된, 신호선(31-1)의 배선 부분(31a, 31b)의 상면을 각각 노출시킨다.
도시의 예에서, 컨택트 홀(41, 42)은, 단선부(9)에 마련한 오목부(44)의 가장자리로부터 소정 거리만큼 떨어진 부분에 마련되어 있지만, 오목부(44)와 연속하도록 마련할 수도 있다.
도시의 예에서는 이물(8)이 존재하지 않지만, 이물의 잔존의 유무를 검출하지 않고, 오목부(44)를 마련한다고 한다면, 검출 공정이 간략화되어, 리페어 공정을 일정 조작에 의해 실행할 수 있다.
단지, 후막형 수지막(45)을 제거한 후, 단선부(9)에 이물이 잔존하고 있는 것이 판명된 경우에만, 오목부(44)를 마련하여도 무방하다. 또한, 오목부(44)를 마련하지 않는 경우, 리페어용의 CVD 배선은, 단선부(9)까지 포함하여 형성되게 된다. 그러나, 확실한 리페어를 위해서는, 단선부(9)를 우회하는 “바이패스 배선” 부분과, 단선부(9)를 피복하는 부분이 합쳐진 직사각형 형상 등의 패턴을, 레이저 CVD에 의해 마련하는 것으로 된다. 즉, 이 경우도 일종의 바이패스 배선을 마련하는 것에 변함이 없다.
(4) 직사각형 베타 패턴형상의 바이패스 배선(6′)의 형성(도 5 및 도 6)
실시예 1에서 설명한 동일한 레이저 CVD에 의해, 수지막 제거부(46)를 거의 전면적으로 피복하도록 금속층이 퇴적된다. 그 때문에, 수지막 제거부(46) 내에서 층간 절연막(4) 상에 형성되는 바이패스 배선(6′)은, 컨택트 홀(41, 42)을 피복하는 부분을 제외하고, 하나의 대략 직사각형의 베타 패턴을 이룬다.
또한, 후막형 수지막(45)의 단부면(45a)를 피복하는 금속 차광막(66)이, 바이패스 배선(6′)의 가장자리로부터 연속하도록 형성되어, 해당 단부면(45a)으로부터의 광 누설을 방지한다. 후막형 수지막(45)의 두께는, 예컨대 4 내지 5μm에도 도달하기 때문에, 대부분의 경우, 단부면(45a)으로부터의 광 누설을 방지할 필요가 있는 것이다.
도시의 예에서는, 광 누설의 방지를 우선하여, 금속 차광막(66)이 수지막 단부면(45a)의 윗가장자리 부근에까지 도달하고 있다. 그러나, 화소 전극(5-1)과의 단락의 방지를 우선하는 경우에는, 단부면(45a)의 윗가장자리 부근에서, 금속 차광막(66)이 생략되도록 할 수도 있다.
또한, 도시의 예에서는, 단선부(9)에 마련한 오목부(44)의 저면 및 벽면에도, 레이저 CVD에 의해, 동시에 금속층(65, 67)이 퇴적되어 있다. 그러나, 도 5에 도시한 바와 같이, 오목부(44)의 저면의 금속층(65)과, 벽면의 금속층(67)과의 사이에는 절단(65a)이 발생하고 있다. 그 때문에, 벽면의 금속층(67)과 바이패스 배선(6′)이 전기적으로 도통하더라도, 벽면의 금속층(67)과 오목부(44)의 저면의 금속층(65)과의 사이에서는, 전기적인 도통이 전혀 실행되고 있지 않거나, 또 는 부분적으로만 실행되고 있다.
따라서, 단선부(9)에 의해 분단된 양 배선 부분(31a 및 31b) 간의 전기적인 도통은, 단선부(9)에 있는 오목부(44)를 우회하여 연장하는, 대략 직사각형 베타 패턴형상의 바이패스 배선(6′)을 통하여 실행된다.
본 실시예에 있어서, 바이패스 배선(6′)을 배치하는 부분에서 후막형 수지막(45)을 미리 제거해 두는 것은, 다음과 같은 이유 때문이다.
(i) 수지막의 크랙에 의한 단선 등의 방지
후막형 수지막(45)이 통상 아크릴계 수지라고 하는 재료로 이루어지기 때문에, 레이저 CVD 실행시의 경우의 고열을 받으면 , 크랙이 발생하는 경우가 있다. 그 때문에, 후막형 수지막(45) 상에 그대로 바이패스 배선(6′)을 마련한 경우에는, 하부의 크랙에 기인하여, 단선 등이 발생하는 경우가 있다.
(ii) 컨택트 홀(41, 42)의 가장자리에서의 절단의 방지
컨택트 홀(41, 42)이 층간 절연막(4)뿐만 아니라 후막형 수지막(45)까지 관통하는 것일 경우, 컨택트 홀의 벽면을 상당히 완만한 테이퍼 형상으로 하지 않으면, 도전층의 절단을 발생시킬 우려가 있다. 그러나, 레이저 조사에 의해 컨택트 홀(41, 42)을 마련하기 때문에, 완만한 테이퍼 형상으로하는 것은 어렵다.
따라서, 후막형 수지막(45)을 제거해 둠으로써, 확실한 리페어가 행해진다.
바이패스 배선(6′)은, 치수 구성의 일 구체예에 있어서, 컨택트 홀(41, 42) 피복 부분을 제외하고, 20μm(신호선(31)을 따른 방향)×10μm(신호선(31)에 수직인 방향)의 직사각형의 베타 패턴을 이루고 있다.
이상에서 설명한 각 실시예에 의하면, 신호선의 단선을 리페어함에 있어서, 성막, 노광 등의 패터닝 공정을 실행할 필요나, 리페어용의 예비 배선을 마련하여 놓을 필요가 없고, 또한 이물에 의한 단선의 경우에도 반드시 이물을 제거할 필요가 없다. 그 때문에, 리페어를 위한 공정에 기인하여, 새로운 불량이나 문제점을 발생시킬 우려가 없고, 또한 주연부 비표시 영역의 폭을 증가시키거나 화소 개구율 그 이외에 악영향을 끼치지 않는다.
특히, 이물에 기인하는 단선의 경우, 이물의 종류나 특성 및 치수 형상에 관계없이, 리페어용의 배선에 절단 등의 불량이 발생하는 일없이, 간편하고 저비용의 방법에 의해 확실하게 리페어를 행할 수 있다.
상기 실시예에 의해, 단선 결함이 검출된 불량품의 어레이 기판으로부터, 충분히 정상적으로 동작하는 어레이 기판을 확실히 얻을 수 있기 때문에, 어레이 기판의 제품 수율을 향상할 수 있다. 게다가, 거의 최소한의 공정 부담 및 장치 부담에 의해 확실히 리페어를 행할 수 있기 때문에, 어레이 기판의 제조 효율을 향상시킴과 동시에, 어레이 기판의 제조 비용을 전체적으로 저감할 수 있다. 또한, 불량품을 폐기하기 위한 공정 및 비용 부담을 저감하는 것도 된다.
상기 실시예에 있어서는, 신호선이 이물에 의해 단선된 경우의 리페어 및 이물에 의한 것인지의 여부를 판정하지 않고서 실행하는 리페어에 대해서만 설명했다. 그러나, 단선부가 이물에 의한 것인지의 여부를 판정한 후, 이물에 의하지 않는 단선에 대해서는, 화소의 절결을 마련하지 않고서, 신호선에 중첩되어 연장하는 리페어 배선을, 동일한 레이저 CVD에 의해 마련할 수 있다.
또한, 이물에 의한 단선 이외의 것으로 판단되는 단선에 대해서도, 상기와 마찬가지로, 단선부를 우회하는 바이패스 배선에 의한 리페어를 실행할 수 있다. 이 경우, 리페어 공정이 약간 복잡하게 되지만, 절단 등의 불량의 발생의 우려를 보다 적게 하여 선 결함을 보다 확실하게 리페어할 수 있다.
상기 실시예에 의하면, 바이패스 배선(6)의 길이가 신호선(31)에 비교하여 매우 짧고, 또한 충분한 폭 및 두께를 갖도록 형성되기 때문에, 리페어후의 신호선(31)의 전기 저항은 거의 상승하지 않는다. 따라서, 구동 주파수가 높아진 경우에도 기입 부족 등의 불량이 발생하는 것을 방지할 수 있다.
특히, 실시예 2와 같이, 바이패스 배선과, 그 내측의 금속의 차광막을 일체로 한 직사각형 형상 등의 베타 패턴으로 하는 경우, 배선 저항을 상당히 작게 할 수 있다. 또한, 경우에 따라서는, 바이패스 배선을 신호선의 양측에 마련할 수도 있다. 즉, 1개의 단선부에 대하여 2개의 바이패스 배선을 마련할 수도 있다.
상기 실시예 1에서는, 화소 전극의 절결(51)을 직사각형 형상으로 마련하고, 이와 더불어 바이패스 배선(6)을 ㄷ 자형상으로 마련하고 있기 때문에, 레이저 조사 스폿의 위치 정렬이 용이해진다. 또한, 바이패스 배선(6)의 내측의 영역이 대응하여 직사각형 형상으로 되기 때문에, 레이저 CVD를 이용하는 차광막을 직사각형으로 배치하면 무방하고, 차광막 형성을 위한 조작도 용이하게 된다.
또한, 실시예 2에 있어서도, 화소 전극의 절결(51) 및 수지막 제거부(46)를 직사각형 형상으로 마련하고 있기 때문에, 직사각형 베타 패턴형상의 바이패스 배선(6′)을 마련함에 있어서, 레이저 조사 스폿을 신호선 방향으로 주사하면 되기 때문에, 위치 정렬이나, 조사 스폿 이동의 조작이 용이해진다.
상기 각 실시예에 있어서는, 신호선의 단선을 교정하는 리페어에 대하여 설명했지만, 주사선의 단선의 리페어도 완전히 동일하게 행할 수 있다. 또한, TFT가 톱 게이트형이어도 완전히 동일하다.
상기 각 실시예에 있어서는, 이물(8)이 후 공정에서 박리되어 악영향을 미칠 우려를 감안하여, 이물(8)을 제거하여 층간 절연막에 오목부(44)를 형성했지만, 그와 같은 우려가 없는 경우에는, 말할 필요도 없이, 단선부(9)에 오목부(44)를 마련할 필요가 없다.
상기 실시예에 있어서는, 신호선이 층간 절연막에 의해 피복되는 것으로서 설명했지만, 신호선이 화소 전극과 함께 동일한 절연막 위에 배치되어 있어도 무방하다. 이 경우에는, 단선부의 양측에서 신호선을 노출시키는 컨택트 홀을 마련할 필요가 없다. 또한, 층간 절연막을 거쳐서, 금속층으로 이루어지는 신호선과 ITO 막으로 이루어지는 용장 배선이 중첩되는 구조로서, 이물에 의해 용장 배선이 단선되어 있는 경우에, 용장 배선의 부분끼리를 바이패스 배선에 의해 접속하는 것이어도 무방하다.
또한, 신호선 또는 주사선이, 이들의 교점 부근에서 단선을 발생시킨 경우에는, 바이패스 배선(6)을 수납 배치하기 위한 화소 전극 절결부(51)를, 인접하는 2개의 화소 전극의 각부에 걸쳐서 마련하여, 바이패스 배선(6)이 주사선(11)을 가로질러 연장되도록 할 수도 있다. 이 때, 교점 부분의 이물에 의해, 주사선(11)에도 단선이 발생하고 있는 경우, 주사선(11)의 단선을 리페어하기 위한 바이패스 배선(6) 등의 리페어부까지 마련할 수 있다.
<실시예 3>
다음에, 실시예 3의 어레이 기판 및 그 제조 방법에 대하여, 도 9 내지 10을 이용하여 설명한다.
도 9의 모식적인 단면 사시도에는, 인출 배선(12-1)의 단선을 교정한 어레이 기판(10)의 주요부를 도시한다. 또한, 도 10의 부분 평면도에는, 교정을 행한 부분을 포함하는, 어레이 기판(10)의 주연부의 구성에 대하여 모식적으로 도시한다.
본 실시예의 어레이 기판은, 실시예 1과 동일한 어레이 기판(10)에 있어서, 화소 영역내의 신호선을 대신하여, 주연부의 인출 배선(12)의 단선을 리페어한 것이다.
인출 배선은, 화소 영역내의 신호선 또는 주사선으로부터, 기판 단부(10a) 부근의 영역으로 인출하는 배선이다(도 10). 여기서는 신호선으로부터의 인출 배선도 주사선과 동시에 형성되는 금속 배선에 의해 형성되고, 컨택트 홀을 지나서 신호선의 단부와 접속된다. 또한, 인출 배선(12)의 외측 단부에는 외부로부터의 접속용 또는 검사용 패드(13)가 마련되어 있다.
도시의 예에서는, 이물 등에 의한 단선부(9)에서, 상기 실시예와 동일한 레이저 조사에 의해, 단선부(9) 부분에 유리 기판(18)을 노출시키는 오목부(44)를 마련하고 있다. 또한, 동일한 조작에 의해, 단선부(9)의 양측의 배선 부분(12a, 12b)의 상면을 각각 노출시키는 컨택트 홀(41, 42)과, 바이패스 배선(6)을 마련하고 있다.
여기서, 바이패스 배선(6)은, 단선부(9) 부근을 우회하는 ㄷ 자형상 내지는 절결이 형성된 직사각형 베타 패턴형상이다. 여기서, 바이패스 배선(6)의 선폭은, 인출 배선(12)의 선폭 중 적어도 약 2 내지 3배로 되어 있다. 상세하게는, 컨택트 홀(41, 42)을 피복하는 부분 및 여기로부터 인출 배선(12)에 수직으로 연장되는 부분(6a, 6b)에 있어서, 인출 배선(12)의 약 2 내지 3배이다. 또한, 신호선(31)을 따른 방향으로 연장되는 직사각형 베타 패턴형상 부분(6c)에 있어서, 인출 배선(12)의 폭의 약 2 내지 4배이다.
도 9 내지 10에 도시하는 구체예에 있어서, 바이패스 배선(6)의 직사각형 베타 패턴형상 부분(6c)은, 이웃의 인출 배선(12-2)과, 또한 이웃의 인출 배선(12-3)과의 사이에까지 연장되어 있다.
또한, 도 10에 도시하는 구체예에 있어서는, 인접하는 2개의 인출 배선(12-1, 12-2)의 동일한 부분에서 리페어가 실행되고 있다. 그 때문에, 바이패스 배선(6)이 각각 반대측에 형성되어 있다. 또한, 도시의 예에 있어서, 바이패스 배선(6)은, 시일재 배치 영역(10b)내에 위치하기 때문에, 표시 패널을 조립한 후에는, 바이패스 배선이 외부에 노출되는 일이 없다.
이와 같은 리페어 부분의 구성에 의해, 상기 실시예 1 내지 2의 경우와 마찬가지로, 단선부의 리페어를 거의 최소한의 공정 부담 및 장치 부담에 의해 확실히 실행할 수 있다. 또한, 본 실시예에 있어서도, 단선의 원인으로 된 이물을 반드시 제거할 필요가 없다.
상기 각 실시예에 있어서는, 비정질 실리콘(a-Si) TFT 타입의 어레이 기판에 대하여 설명했지만, 다결정 실리콘(p-Si) TFT 타입 등의 어레이 기판이어도 동일하다. 이 경우, 예컨대 일본국 특허 공개 제 2000-330484호나 일본국 특허 공개 제 2001-339070호에 기재된 방법에 의해 작성한 어레이 기판에 대하여, 상기와 동일한 방법에 의해 리페어를 행할 수 있다.
화소 영역내의 배선에 발생한 단선에 대하여, 단선의 종류에 관계없이, 특히 단선의 원인으로 되는 이물의 종류나 치수·형상에 관계없이, 확실히 리페어를 행할 수 있다.

Claims (17)

  1. 복수의 주사선과, 제 1 절연막을 거쳐서 이 주사선에 대략 직교하여 배열되는 복수의 신호선과, 이들 주사선 및 신호선이 이루는 각 교점 근방에 각각 배치되고 하나의 단자가 상기 신호선에 전기적으로 접속되는 스위칭 소자와, 이들 주사선, 신호선 및 스위칭 소자를 포함하는 적층 배선 패턴을 피복하는 제 2 절연막과, 이 제 2 절연막상에서 상기 각 교점에 각각 대응하여 매트릭스 형상으로 배열되는 화소 전극과, 상기 제 2 절연막을 관통하여 상기 스위칭 소자의 다른 단자를 상기 화소 전극에 도통시키는 화소 전극용 컨택트 홀을 구비한 평면 표시 장치용의 어레이 기판에 있어서,
    상기 신호선 또는 주사선에 발생한 단선부와,
    상기 단선부의 양측에서 상기 제 2 절연막을 관통하여 상기 신호선 또는 주사선의 상면을 노출시키는 한쌍의 컨택트 홀과,
    상기 한쌍의 컨택트 홀의 한쪽으로부터 다른쪽으로 상기 단선부를 우회하도록 연장하고, 상기 단선부의 양측을 전기적으로 접속하는 바이패스 배선과,
    상기 단선부 근방으로부터 상기 바이패스 배선의 배치 부분에 이르는 영역에서 상기 화소 전극이 제거된 화소 전극 절결부를 구비하는 것을 특징으로 하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 바이패스 배선이 상기 단선부 근방을 우회하여 상기 절결의 가장자리를 따라서 연장되고,
    상기 바이패스 배선과, 상기 단선부 및 이 양측의 배선 부분에 의해 둘러싸이는 영역에, 차광막의 패턴이 배치된 것을 특징으로 하는 어레이 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 바이패스 배선과 상기 화소 전극과의 사이가 이격되어, 이들 사이의 전기적인 접촉이 방지되어 있는 것을 특징으로 하는 어레이 기판.
  4. 제 1 항에 있어서,
    상기 바이패스 배선이, 상기 단선부의 근방에 이르기까지 연장되어, 상기 화소 전극 절결부의 내측의 대략 전체를 피복하는 베타 패턴을 이루는 것을 특징으로 하는 어레이 기판.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 제 2 절연막이, 두께 1μm 이상의 절연성 수지막, 또는 이것을 포함하는 적층막이고, 상기 바이패스 배선은, 상기 수지막을 제거하여 해당 수지막의 하층에 있는 비수지 재료의 절연막을 노출시킨 영역에 마련된 것을 특징으로 하는 어레이 기판.
  6. 복수의 주사선과, 이 주사선에 대략 직교하여 배열되는 복수의 신호선과, 이들 주사선 및 신호선이 이루는 각 교점에 각각 대응하도록 매트릭스 형상으로 배열되는 화소 전극과, 상기 각 교점의 근방에 각각 마련되고 상기 신호선으로부터 상기 화소 전극에의 신호 입력을 실행하는 스위칭 소자를 구비한 평면 표시 장치용 어레이 기판을 제조하는 방법에 있어서,
    일련의 성막 및 패터닝에 의해, 상기 주사선, 상기 신호선, 상기 화소 전극 및 상기 스위칭 소자를 완성시키는 성막·패터닝 공정과,
    이 성막·패터닝 공정 후에, 화소 영역중에 있는 하나의 배선의 단선부 및 그 위치를 검출하는 공정과,
    상기 단선부 근방 영역 중, 상기 하나의 배선에 의해 형성되는 한쪽 측, 또는 양측에 있어서, 상기 화소 전극을 이루는 도전막을 레이저 조사에 의해 제거하여 상기 화소 전극에 절결을 마련하는 공정과,
    상기 절결의 내측에서 레이저 CVD에 의한 도전층의 퇴적을 순차 또는 연속하여 실행함으로써, 상기 단선부를 우회하여 상기 단선부의 양측의 배선 부분을 서로 도통시키기 위한 바이패스 배선을 마련하는 공정을 구비한 것을 특징으로 하는 어레이 기판의 제조 방법.
  7. 복수의 주사선과, 제 1 절연막을 거쳐서 이 주사선에 대략 직교하여 배열되는 복수의 신호선과, 이들 주사선 및 신호선이 이루는 각 교점의 근방에 각각 배치되고 하나의 단자가 상기 신호선에 전기적으로 접속되는 스위칭 소자와, 이들 주사선, 신호선 및 스위칭 소자를 포함하는 적층 배선 패턴을 형성하는 일련의 공정과,
    이들을 피복하는 제 2 절연막을 형성하는 공정과,
    이 제 2 절연막상에, 상기 각 교점에 각각 대응하여 매트릭스 형상으로 화소 전극을 마련하는 공정과,
    상기 제 2 절연막을 관통하여 상기 스위칭 소자의 다른 단자를 상기 화소 전극에 도통시키는 화소 전극용 컨택트 홀을 마련하는 공정을 구비한 평면 표시 장치용 어레이 기판의 제조 방법에 있어서,
    화소 영역중에 있는 하나의 배선의 단선부 및 그 위치를 검출하는 공정과,
    상기 단선부의 근방 영역 중, 상기 하나의 배선에 의해 구분지어지는 한쪽 측, 또는 양측에 있어서, 상기 화소 전극을 이루는 도전막을 레이저 조사에 의해 제거하여 상기 화소 전극에 절결을 마련하는 공정과,
    상기 하나의 배선상에 있어서의 해당 단선부의 양측에서, 레이저 조사에 의해 상기 하나의 배선을 피복하는 절연막을 제거함으로써, 상기 단선부의 양측에 한쌍의 컨택트 홀을 마련하는 공정과,
    상기 절결내에서 레이저 CVD에 의한 도전층의 퇴적을 순차 또는 연속하여 실행함으로써, 상기 단선부를 우회하여 상기 한쌍의 컨택트 홀의 한쪽으로부터 다른쪽으로 연장하여 상기 단선부의 양측의 배선 부분을 서로 도통시키기 위한 바이패스 배선을 마련하는 공정을 구비한 것을 특징으로 하는 어레이 기판의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 바이패스 배선 공정에 있어서, 상기 단선부의 근방을 우회하여 상기 절결의 가장자리를 따라서 연장되는 바이패스 배선이 형성되고,
    이 후, 해당 바이패스 배선과, 상기 단선부 및 이 양측의 배선 부분에 의해 둘러싸이는 영역에서, 레이저 CVD에 의한 도전층의 퇴적을 행함으로써, 해당 영역을 피복하는 차광막의 패턴을 형성하는 공정을 구비한 것을 특징으로 하는 어레이 기판의 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 절연막으로서, 두께 1μm 이상의 절연성의 수지막, 또는 이것을 포함하는 적층막을 마련하고,
    레이저 조사에 의해, 상기 화소 전극의 절결을 마련함과 동시에, 해당 절결내의 영역에서 상기 수지막을 제거하여 그 하층의 절연막을 노출시키는 것을 특징으로 하는 어레이 기판의 제조 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 바이패스 배선으로서, 상기 절결의 내측을 매립하는 베타 패턴을 마련하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  11. 제 9 항에 있어서,
    상기 바이패스 배선으로서, 상기 절결의 내측을 매립하는 베타 패턴을 마련하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  12. 제 9 항에 있어서,
    레이저 CVD에 의해, 상기 바이패스 배선을 마련함과 동시에, 상기 수지막의 단부면을 피복하는 금속 차광막을 마련하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  13. 제 6 항 또는 제 7 항에 있어서,
    상기 단선부가 이물의 개재에 의한 단선부로 판정한 경우에, 상기 절결을 마련하는 공정 및 상기 바이패스 배선을 마련하는 공정을 실행하고, 그 밖의 단선부로 판정한 경우에, 상기 하나의 배선을 따라서 연장되는 접속 배선을 레이저 CVD에 의해 마련하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020047015169A 2002-03-26 2003-03-24 어레이 기판 및 그 제조 방법 KR100803475B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002086972 2002-03-26
JPJP-P-2002-00086972 2002-03-26
PCT/JP2003/003544 WO2003081329A1 (fr) 2002-03-26 2003-03-24 Substrat en reseau et procede de fabrication

Publications (2)

Publication Number Publication Date
KR20040108689A KR20040108689A (ko) 2004-12-24
KR100803475B1 true KR100803475B1 (ko) 2008-02-14

Family

ID=28449341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015169A KR100803475B1 (ko) 2002-03-26 2003-03-24 어레이 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20070081108A1 (ko)
JP (1) JP4393200B2 (ko)
KR (1) KR100803475B1 (ko)
CN (1) CN100363825C (ko)
TW (1) TW200305742A (ko)
WO (1) WO2003081329A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491205B2 (ja) * 2003-07-22 2010-06-30 Ｎｅｃ液晶テクノロジー株式会社 スイッチング素子アレイ基板の修復方法
CN1317595C (zh) * 2004-11-09 2007-05-23 友达光电股份有限公司 薄膜晶体管阵列基板及其修补方法
CN100341155C (zh) * 2004-11-16 2007-10-03 友达光电股份有限公司 象素结构与薄膜晶体管阵列及其修补方法
CN100339744C (zh) * 2004-12-03 2007-09-26 友达光电股份有限公司 显示面板的外接脚区的电路修补方法
KR100637210B1 (ko) * 2005-01-28 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
JP2006303227A (ja) * 2005-04-21 2006-11-02 Sharp Corp 欠陥の修正方法および欠陥修正装置
JP2007010824A (ja) * 2005-06-29 2007-01-18 Mitsubishi Electric Corp 液晶ディスプレイパネル及びその画素欠陥修正方法
JP5166693B2 (ja) * 2005-11-04 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
WO2008026352A1 (fr) * 2006-09-01 2008-03-06 Sharp Kabushiki Kaisha Procédé de fabrication d'affichage et affichage
US7830591B2 (en) 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
KR101327847B1 (ko) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
US20080225216A1 (en) * 2007-03-15 2008-09-18 Seiko Epson Corporation Active matrix circuit substrate and display device
CN100428481C (zh) * 2007-04-28 2008-10-22 上海广电光电子有限公司 薄膜晶体管阵列基板及其修复方法
US20080299778A1 (en) * 2007-05-30 2008-12-04 Casio Computer Co., Ltd. Silicon film dry etching method
JP4439546B2 (ja) 2007-08-31 2010-03-24 東芝モバイルディスプレイ株式会社 表示装置用アレイ基板及びその製造方法
JP2009064607A (ja) * 2007-09-05 2009-03-26 Sony Corp 有機発光表示装置のリペア方法
JP5481715B2 (ja) * 2007-10-22 2014-04-23 株式会社ブイ・テクノロジー レーザ加工装置及びレーザ加工方法
WO2012114688A1 (ja) * 2011-02-22 2012-08-30 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の短絡欠陥修正方法
KR102094477B1 (ko) * 2013-10-11 2020-04-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN105759522B (zh) * 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
CN110800035B (zh) * 2017-07-05 2021-12-28 夏普株式会社 有源矩阵基板、显示装置、以及有源矩阵基板的制造方法
CN108364934B (zh) * 2018-02-12 2019-12-24 武汉天马微电子有限公司 一种电子设备、显示面板及其制备方法
CN109037298B (zh) * 2018-08-15 2021-06-29 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109343247A (zh) * 2018-12-05 2019-02-15 深圳市华星光电半导体显示技术有限公司 断线修复方法及断线修复结构
CN112631003B (zh) * 2020-12-30 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的断线修复方法
CN112748615B (zh) * 2021-01-04 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的修复方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042355A (ja) * 1999-07-29 2001-02-16 Hitachi Ltd 液晶表示装置
JP2001077198A (ja) * 1999-08-31 2001-03-23 Display Technologies Inc 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68923146T2 (de) * 1988-10-17 1995-11-30 Sharp Kk Substrat mit einer aktiven Matrix.
JPH02156227A (ja) * 1988-12-07 1990-06-15 Sharp Corp アクティブマトリクス表示装置の表示電極基板
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
TW305948B (ko) * 1993-11-08 1997-05-21 Hitachi Ltd
KR100213603B1 (ko) * 1994-12-28 1999-08-02 가나이 쯔또무 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판
JPH11190858A (ja) * 1997-12-25 1999-07-13 Sharp Corp アクティブマトリクス型表示装置及びその製造方法
JP2000241833A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd マトリックス型配線基板
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
JP2002162644A (ja) * 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
US6940573B2 (en) * 2001-11-22 2005-09-06 Samsung Electronics, Co., Ltd. Liquid crystal display and thin film transistor array panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042355A (ja) * 1999-07-29 2001-02-16 Hitachi Ltd 液晶表示装置
JP2001077198A (ja) * 1999-08-31 2001-03-23 Display Technologies Inc 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法

Also Published As

Publication number Publication date
KR20040108689A (ko) 2004-12-24
US20070081108A1 (en) 2007-04-12
CN100363825C (zh) 2008-01-23
TW200305742A (en) 2003-11-01
JPWO2003081329A1 (ja) 2005-07-28
CN1643443A (zh) 2005-07-20
WO2003081329A1 (fr) 2003-10-02
JP4393200B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
KR100803475B1 (ko) 어레이 기판 및 그 제조 방법
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
US7253851B2 (en) Pixel and method for pixel repair
US20020054037A1 (en) Matrix array substrate
JP2006317726A (ja) 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置
JPH11153809A (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
JP4439546B2 (ja) 表示装置用アレイ基板及びその製造方法
US20020131010A1 (en) Liquid crystal display device and defect repairing method for the same
JP2010102220A (ja) 液晶装置の製造方法および液晶装置
JP2000187242A (ja) 液晶表示装置およびその製造方法
KR100761604B1 (ko) 표시장치의 단선 수복방법
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
US7826014B2 (en) Semi-transparent TFT array substrate, and semi-transparent liquid crystal display with transparent pixel electrode and contrast reduction preventive electrode connected in the same layer
JP2003280021A (ja) 断線欠陥を矯正したアレイ基板、及び、その製造方法
JP4202571B2 (ja) 液晶表示装置およびその製造方法
JPH0324524A (ja) アクティブマトリクス表示装置
JP4427842B2 (ja) 半導体装置及び表示装置
JP2021026166A (ja) 電子素子と液晶表示装置
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JP2002090775A (ja) マトリクスアレイ基板
KR100835171B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JPH095785A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JP2002031811A (ja) 表示装置および表示装置の断線修復方法
JPH08234236A (ja) 液晶表示基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 13