JP4439546B2 - 表示装置用アレイ基板及びその製造方法 - Google Patents

表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP4439546B2
JP4439546B2 JP2007225454A JP2007225454A JP4439546B2 JP 4439546 B2 JP4439546 B2 JP 4439546B2 JP 2007225454 A JP2007225454 A JP 2007225454A JP 2007225454 A JP2007225454 A JP 2007225454A JP 4439546 B2 JP4439546 B2 JP 4439546B2
Authority
JP
Japan
Prior art keywords
island
electrically connected
metal pattern
pixel electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007225454A
Other languages
English (en)
Other versions
JP2009058728A (ja
Inventor
信雄 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2007225454A priority Critical patent/JP4439546B2/ja
Priority to US12/200,609 priority patent/US8199273B2/en
Publication of JP2009058728A publication Critical patent/JP2009058728A/ja
Application granted granted Critical
Publication of JP4439546B2 publication Critical patent/JP4439546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Description

本発明は、液晶表示装置や有機ＥＬ（electro-luminescence）表示装置に代表される平面表示装置等に用いられるアレイ基板及びその製造方法に関する。特には、画素領域での断線に起因する画素表示不良（線欠陥）の発生を防止すべく、断線個所を補修（リペア）したアレイ基板及びその製造方法に関する。
近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはＴＶ等の表示装置として、更に投射型の表示装置として各種分野で利用されている。
中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。
以下に、光透過型の典型的なアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。
一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板（以下アレイ基板と呼ぶ）と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。
アレイ基板においては、ガラス等の透明絶縁基板上に、例えば複数本の信号線と、例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に対応する領域にＩＴＯ(Indium-Tin-Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ（以下、ＴＦＴと略称する。）である場合には、ＴＦＴのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
対向基板には、ガラス等の透明絶縁基板上にＩＴＯ等から成る対向電極が配置される。また、カラー表示を実現するのであればカラーフィルタ層が対向基板またはアレイ基板上に配置されている。
ところで、このようなアレイ基板の製造に際し、配線の成膜時に異物が付着したり、露光時の異物等に起因してレジストパターンにピンホールが空けられたりするために、信号線や走査線に断線が生じることがある。この断線は、線状に連続する表示欠陥を生成することとなり、製造歩留りを低下させる要因となる。
そのため、断線部を何らかの手段で接続するリペアが種々試みられている。
例えば、特開平１１−２６０８１９においては、絶縁膜の成膜と、ポジ型及びネガ型フォトレジストの塗布及びスポット露光等の工程を経てリペア配線パターンを形成する方法が開示されている。しかし、このような方法であると、一連の成膜及びパターニング工程を行う必要があることから、リペアの工程が複雑でコストを充分に低減できない。
一方、特開平５−０６６４１６では、レーザーＣＶＤ技術を適用して簡便な工程で断線部を補修・修復することが提案された。配線の断線個所を挟む個所にコンタクトホールを設けた後、配線方向に沿って断線個所を覆うようにレーザーＣＶＤによる配線を設けるのである。しかし、この方法では、例えば、レーザー照射により影響を受けやすい層、例えば半導体層が下層側（基層側）に存在する場合には、この層がレーザ照射によって変質するため適用することができない。また、例えば信号線の断線を補修する場合に、隣接する画素電極との短絡が生じやすいという問題もあった。これは、レーザー光の拡散や金属種の拡散等により所定堆積領域の周囲に、ある程度の薄い堆積領域が形成され、これが、近接する導電層パターンとの短絡の原因となるためである。
そこで、断線部上に配線を設けるのでなく、断線部を迂回するバイパス配線を設ける方法がいくつか提案されている（例えばWO 03/081329、特開２００３−２８００２１）。WO 03/081329においては、断線個所の両側にコンタクトホールを設けた上で、断線個所の近傍で画素電極に切り欠きを設け、この切り欠き中にバイパス配線を設けることが提案されている。また、特開２００３−２８００２１においては、同様に、信号線の断線個所を挟む両側から隣接画素電極へと延びる一対のブリッジ配線をレーザーＣＶＤにより設けて、該画素電極をバイパス配線経路の一部とすることが提案されている。この際、バイパス配線に用いた画素電極はＴＦＴの端子電極から切断される。また、予め、信号線には、断線個所の両側にコンタクトホールが設けられる。
特開平１１−２６０８１９ 特開平５−０６６４１６ WO 03/081329 (PCT/JP03/03544) 特開２００３−２８００２１
しかし、上記従来技術の方法によると、いずれも、断線部の補修には、一対のコンタクトホールをレーザー照射により形成し、バイパス配線を設ける必要があることから、隣接画素との不所望な短絡を引き起こす恐れがある。
本発明は、このような問題点に鑑みなされたものであり、表示装置用アレイ基板及びその製造方法において、隣接画素との不所望な短絡が生じることなく容易にリペアを行うことができるものを提供しようとする。
本発明の表示装置用アレイ基板は、互いに略並行に配置される複数の走査線および補助容量線と、第１絶縁膜を介して前記走査線および補助容量線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、補助容量線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第２絶縁膜と、この第２絶縁膜上にて前記各交点にそれぞれ対応しマトリクス状に配列されると共に前記スイッチング素子の他の端子に電気的に接続される画素電極と、前記補助容量線上に少なくとも部分的に重畳して配置されると共に前記スイッチング素子の前記他の端子に電気的に接続される島状金属パターンと、を備えた表示装置用アレイ基板において、前記信号線の断線に対して、前記島状金属パターンを介して断線した前記信号線を電気的に接続するブリッジ配線が備えられ、このブリッジ配線が、前記画素電極とは前記第２絶縁膜を介して配置されることを特徴とする。
本発明の表示装置用アレイ基板の製造方法は、互いに略並行に配置される複数の走査線および補助容量線と、第１絶縁膜を介して前記走査線および補助容量線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、補助容量線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第２絶縁膜と、この第２絶縁膜上にて前記各交点にそれぞれ対応しマトリクス状に配列されると共に前記スイッチング素子の他の端子に電気的に接続される画素電極と、前記補助容量線上に少なくとも部分的に重畳して配置されると共に前記スイッチング素子の前記他の端子に電気的に接続される島状金属パターンと、を備えた表示装置用アレイ基板の製造方法において、前記第２絶縁膜の形成の前に、前記信号線の導通を検査し、前記信号線が前記補助容量線と交差する領域近傍に断線部が検出された場合、該断線部の両側にある前記信号線の各配線部分から、近傍にある一の前記島状金属パターンにまで延びる第１及び第２ブリッジ配線を形成することを特徴とする。
隣接画素電極等との短絡が生じ易い領域での信号線の断線に対しても、容易にリペアを行う事ができる。
＜実施例１＞
実施例１のアレイ基板及びその製造方法について、図１〜４を用いて説明する。以下において、ポリシリコン(p-Si)型ＴＦＴを各画素ドットのスイッチング素子として用いた透過型液晶表示装置用のアレイ基板を例にとり説明する。また、補助容量線１２を信号線３１が跨（また）ぐ個所に、レジスト露光時の異物等による断線部３１Ａが生じた場合の矯正（リペア）を例にとり説明する。
図１の平面図には、アレイ基板１０の画素部分の構成を示す。
走査線２１と信号線３１とが直交して配列されて格子状をなしており、これらがなす交点の近傍にＴＦＴ７が形成されている。また、各走査線１１に沿って幅広の補助容量線（Ｃｓ配線）１２が近接して配列されている。そして、信号線３１と補助容量線１２とがなすマス目状の画素開口にほぼ対応するように、略矩形状の画素電極６がマトリクス状に配列される。画素電極６の四周の縁は、開口率を大きくするために信号線３１及び補助容量線１２の縁部の上に重ね合わされている。
まず、非リペア部の構成について述べる。
画素電極６は、ＴＦＴ７の近傍の側で補助容量線１２に重なる縁部が、両信号線３１から離間した中間領域にて、補助容量線１２の中央線を越えて延在されて画素電極延在部６１を形成している。この画素電極延在部６１には、島状金属パターン３２が、厚型樹脂膜５を介して下層側（基層側）から重ね合わされるとともに、厚型樹脂膜５を貫く画素電極コンタクトホール５１を介して互いに導通されている。
島状金属パターン３２は、画素開口中に延びるＬ字状延在部３３を有している。Ｌ字状延在部３３は、信号線方向に延びる根元側線状部分３３Ｃと、これより走査線方向に折れ曲げられてＴＦＴ７から離れる方に延びる先端側線状部分３３Ｂとからなる。Ｌ字状延在部３３は、その折れ曲がり個所で、層間絶縁膜２５及びゲート絶縁膜１５を貫くコンタクトホール２７を有しており、このコンタクトホール２７及びポリシリコンの配線部１４Ｃを介して、ＴＦＴ７のソース電極端子に電気的に接続されている。
したがって、画素電極６は、島状金属パターン３２及びポリシリコンの配線部１４Ｃを介して、ＴＦＴ７のソース電極端子に電気的に接続されている。
ＴＦＴ７のドレイン電極端子は、ポリシリコン層からなる配線部１４Ａと、信号線３１領域中でゲート絶縁膜１５及び層間絶縁膜２５を貫くコンタクトホール２６とを介して、信号線３１に電気的に接続している。図示の例で、コンタクトホール２６がＴＦＴ７から少し離れた個所に設けられており、配線部１４Ａは、コンタクトホール２６から、近接する走査線２１に向かって信号線３１に沿って延び、ＴＦＴ７のところで走査線方向に折れ曲げられている。
各ＴＦＴ７は、図１〜２に示すようにトップゲート型である。走査線２１そのもの及びその枝状延在部２１ａによる２つのゲート電極が、ポリシリコン配線１４と交差されており、ポリシリコン配線１４中における、これらゲート電極に重なる個所がチャネル領域１１，１１ａをなしている。２つのチャネル領域間の個所が一種の配線部１４Ｂをなす。
補助容量線２２における信号線３１間に挟まれた各領域にほぼ一致するように、矩形の島状ポリシリコンパターン１２がそれぞれ設けられる。島状ポリシリコンパターン１２は、ゲート絶縁膜１５を介して補助容量線１２に重ねられており、画素開口中への線状延在部１３を有している。この線状延在部１３の先端は、ゲート絶縁膜１５及び層間絶縁膜２５を貫くコンタクトホール２８を介して、島状金属パターンから延びるＬ字状延在部３３の先端部に重ねられて導通されている。したがって、島状ポリシリコンパターン１２は、島状金属パターン３２を介して画素電極６に電気的に接続されており、島状金属パターン３２とともに補助容量を形成している。
また、カラーフィルタ層が、アレイ基板１０上の厚型樹脂膜（平坦化膜）５により形成されている。なお、遮光膜（ブラックマトリクス）は、画素配列領域内で、アレイ基板１０及び対向基板１０２のいずれにも設けられず、画素配列領域の四周とシール材配置領域との間にのみ設けられる。
そして、図２〜５中に示すように、対向基板１０２の内面には、ほぼ全体にわたって対向電極１０６が備えられており、アレイ基板１０と対向基板１０２とが不図示のスペーサー及びシール材を介して組み合わされ、これらの間の空隙中に液晶材料１０３が封入されている。この際、アレイ基板１０及び対向基板１０２における液晶材料１０３に接する面には、予め配向膜１０４が設けられている。また、アレイ基板１０及び対向基板１０２の外面には、偏光板１０５が貼り付けられている。
次に、リペア個所の構成について説明する。
この例では、まずアレイ基板１０に信号線３１および島状金属パターン３２を、例えばアルミニウム等の金属層により形成した後、信号線３１の断線や短絡を、公知の方法、例えばアレイテスタ等で検査する。また簡便な方法としては、信号線の両端にプローブ等を当接して信号の導通の有無を検査しても良い。
そして、例えば図１に示すように、信号線３１の一つにおいて補助容量線２２に重なる個所に断線部３１Ａが形成されていることを検出した場合に、この断線部３１Ａを迂回して、信号線の両配線部分３１Ｂ，３１Ｃを互いに接続する一つのバイパス配線８が、島状金属パターン３２と、第１及び第２ブリッジ配線８１，８２とにより形成されている。これらブリッジ配線８１，８２は、レーザーＣＶＤ法により、信号線３１及び島状金属パターン３２の形成後、これらを覆う厚型樹脂膜５の塗布前に設けられる。そのため、隣接する画素電極と短絡等を生じることがなく、ブリッジ配線８１，８２は、コンタクトホールを介さずに信号線３１及び島状金属パターン３２の上面の縁部を直接覆って接触することで、これらと導通している。
本実施例では、このバイパス配線８が、断線部３１Ａの近傍にある２つの島状金属パターン３２-1，３２-2のうち、断線部３１Ａを有する信号線３１-1からＴＦＴ７-1を介して接続していた方の島状金属パターン３２-1を用いて形成される。
図示の例で、第１ブリッジ配線８１は、補助容量線２２に平行な直線状であり、信号線の一方の配線部分３１Ｃの先端部から、島状金属パターンのＬ字状延在部３３の折り曲げ部、すなわちコンタクトホール２７の形成部上にまで延びている。また、第２ブリッジ配線８２は、Ｌ字状であり、信号線の一方の配線部分３１Ｂ上から補助容量線２２に平行に延びる線状部分８２Ａ上へと、これから折れ曲がって信号線３１に平行に延びる線状部分８２Ｂとからなる。しかし、第２ブリッジ配線８２は、滑らかな曲線からなる円弧状であっても良く、直線状であっても良い。また、第１ブリッジ配線８１は、場合によっては第２ブリッジ配線と同様のＬ字状等であっても良い。
第２ブリッジ配線８２が島状金属パターン３２の縁部を直接被覆するが、この個所で、第２ブリッジ配線８２の下層に存在することとなる島状ポリシリコンパターン１２の縁は、島状金属パターン３２の縁部により確実に覆われている（図３及び図１）。すなわち、パターニング工程の位置合わせマージンに相当する間隔だけ、島状ポリシリコンパターン１２の縁が、島状金属パターン３２の内側に来るように設計されている。そのため、レーザーＣＶＤを行う際に、島状ポリシリコンパターン１２のポリシリコン層がレーザーの作用により変質を受けることもなく、また、補助容量線２２をなすモリブデン−タングステン（ＭｏＷ）層との間で短絡を生じることもない。
第１及び第２ブリッジ配線８１，８２の作製と同一の工程において、すなわち、信号線３１及び島状金属パターン３２の形成後、これらを覆う厚型樹脂膜５の塗布前に、所定個所で、レーザーカットによる切断部９１，９２が設けられる。まず、図１中及び図２に示すように、ＴＦＴ７と、島状金属パターン３２及び画素電極６との間の電気的接続を断ち切るように、ポリシリコンの配線部１４Ｃに切断部９１が設けられている。また、図１中及び図４に示すように、島状ポリシリコンパターン１２と、島状金属パターン３２との間の電気的接続を断ち切るべく、島状金属パターン３２のＬ字状延在部３３における先端コンタクト部から少し離れた個所に、切断部９２が設けられている。
一方、図１及び３に示すように、リペアのためにＴＦＴ７-1との接続が断ち切られた画素電極６-1には、画素電極延在部６１の根元に沿って、画素電極延在部６１を画素電極６-1の他の部分から切り離す切断部９３が設けられている。この切断部９３は、画素電極６-1から島状金属パターン３２とのコンタクト部を切り離し、ひいては、島状金属パターン３２及びブリッジ配線８１，８２を介しての信号線３１と画素電極６-1との間の電気的接続を断ち切るためのものである。
また、図１及び図５に示すように、画素電極６-1は、隣接する画素電極６-2に、第３ブリッジ配線８３により、電気的に接続されている。第３ブリッジ配線８３は、切断部９３の形成とほぼ同時に、上記と同様のレーザーＣＶＤにより形成される。
次に、実施例のアレイ基板の製造工程について詳細に説明する。
(1) 第１のパターニング： まず、ガラス基板１８上（図２）上に、プラズマＣＶＤ法により、酸化シリコン膜及び窒化シリコン膜からなる２層膜を堆積する。これにより、不純物の拡散を防ぐためのアンダーコート層１９を形成する。続いて、プラズマＣＶＤ法により、非晶質シリコン膜を５０ｎｍの膜厚で堆積する。そして、ガラス基板１８ごと炉中に入れてアニールすることでシリコン膜に脱水素処理を施した後、非晶質シリコン膜の全面に、例えばエキシマレーザー光を照射して、溶融・結晶化を達成する。
このように得られたポリシリコン膜をパターニングすることにより、ＴＦＴ７の半導体層、及び、ソース側及びドレイン側の配線をなすためのポリシリコン配線１４と、補助容量線２２に重なるように配置される島状ポリシリコンパターン１２を形成する。
(2) 第２のパターニング： プラズマＣＶＤ法により、酸化シリコン膜の一層膜からなる１００ｎｍ厚のゲート絶縁膜１５を形成する。引き続き、スパッタ法により、例えば３００ｎｍ厚のモリブデン−タングステン合金膜（ＭｏＷ膜）を堆積させた後、パターニングにより、７６８本の走査線２１、その枝状延在部２１ａ、及び同数の補助容量線２２を形成する。
(3) 第３のパターニング： 走査線２１及び枝状延在部２１ａをマスクとし、イオン注入装置を用いて、ポリシリコン配線１４の所定領域に不純物を高濃度ドーピングする。これにより、ポリシリコン配線１４がゲート電極２１，２１ａに重なる個所にチャネル領域１１ａ，１２を形成する。このようなコプラナ型のＴＦＴ７の作製は、詳細には、例えば特開2001-339070に記載の方法にしたがって行うことができる。
(4) 第４のパターニング： プラズマＣＶＤ法により、６００ｎｍ厚の酸化シリコン膜からなる層間絶縁膜２５を堆積した後、パターニングにより、信号線３１とポリシリコン配線１４を導通させるためのコンタクトホール２６を作成する。同時に、島状金属パターン３２のＬ字状延在部３３を配する領域中に、ポリシリコン配線１４の先端、及び、島状ポリシリコンパターン１２の線状延在部１３の先端をそれぞれ露出させるコンタクトホール２７，２８を作成する。なお、図には示さないが、画素配列領域を囲む周縁領域でパッド部を露出させるコンタクトホールを同時に作成する。
(5) 第５のパターニング： スパッタリングにより、例えばアルミニウム金属層が上下のモリブデン（Mo）層によりサンドイッチ状となった三層金属膜（Mo／Al／Mo）を堆積する。例えば、２５ｎｍ厚のＭｏ層、２５０ｎｍのアルミニウム（Ａｌ）層、及び５０ｎｍ厚のＭｏ層をこの順に堆積させる。この三層金属膜をパターニングすることにより、１０２４×３本の信号線３１と、補助容量線２２に重なり合うように配置される島状金属パターン３２とを作成する。
(6) 第１の導通検査・リペア
パッド部にプローブをあてがい、各信号線３１、各走査線２１及び各補助容量線２２について、導通検査を行う。これにより断線個所及び配線間短絡個所を検出する。
信号線３１が補助容量線２２と交差する領域外で断線している場合は、例えばレーザーＣＶＤにより断線部を電気的に接続する。
信号線３１が補助容量線２２を跨（また）ぐ個所での信号線３１の断線部３１Ａが発見された場合、レーザーＣＶＤにより、断線部３１Ａの両側の配線部分３１Ｂ，３１Ｃの縁部から、それぞれ、断線部３１Ａに近接する島状金属パターン３２上へと延びるように、第１及び第２のブリッジ配線８１，８２が作製される。
次いで、ポリシリコン配線１４における走査線２１とコンタクトホール２７との間の配線部１４Ｃを、レーザーにより切断する。すなわち、配線部１４Ｃの特定個所にて、レーザー蒸散加工法（Zapping法）により、層間及びゲート絶縁膜２５，１５、及びポリシリコン層を除去することで、切断部９１（図１及び２）を形成する。また、島状金属パターン３２のＬ字状延在部３３を、先端より少し離れた個所にて、同様にレーザーにより切断する。詳しくは、先端側線状部分３３Ｂの略中央部、すなわち、２つのコンタクトホール２７，２８の間の中間の個所にて、レーザー蒸散加工法により三層金属膜（Mo／Al／Mo）を完全に除去することで、切断部９２を設ける。
(7) 第６のパターニング： レッド、ブルー、及びグリーンの各色について、着色したアクリル系樹脂等からなる厚さ２μｍの感光性の硬化性樹脂液を均一に塗布した後、マスクパターンによる露光をはじめとする一連の操作を行う。このようにして、画素開口の列ごとに塗り分けられたストライプ状の着色パターンを備えた透光性の厚型樹脂膜（平坦化膜）５を形成する。この厚型樹脂膜５には、上記の露光等の操作の際に、島状金属パターン３２の内側領域に対応して、コンタクトホール５１が形成される。
上記に代えてインクジェット法により塗りわけを行う場合には次のように行う。
無色透明のアクリル系樹脂等からなる厚さ２μｍの感光性の硬化性樹脂液を均一に塗布した後、マスクパターンによる露光をはじめとする一連の操作を行うことより、コンタクトホール５１を備えた一つの厚型樹脂膜５を形成する。次いで、この無色透明の厚型樹脂膜５をプリベークした後、パターン露光及び熱処理により、信号線３１の幅方向中央部、及び走査線２１の幅方向中央部について、インクが吸収されにくくなるよう疎水化を行う。これにより隣接する画素間での染料の混色を防止する。次いで、インクジェット法により、所定領域ごとの疎水化されていない個所に、レッド（Ｒ）、グリーン（Ｇ）、及びブルー（Ｂ）の各色の染料を吐出して着色を行い、乾燥後、熱処理により硬化性樹脂材料を完全に硬化させる。
あるいは、予め顔料が分散された樹脂をインクジェット法により順次塗布することもできる。
(8) 第７のパターニング： 透明導電層として、例えば１５０ｎｍ厚のＩＴＯ層を堆積した後、パターニングにより、画素電極６及び画素電極延在部６１を作成する。このとき、同時にパッド部を覆うＩＴＯ膜が形成される。
そして、第１の導通検査・リペアの工程により信号線３１-1と電気的に接続することとなった画素電極６-1については、以下のようにリペアを施す。
まず、島状金属パターン３２-1がバイパス配線として用いられる画素において、島状金属パターン３２に重ねられて導通する画素電極延在部６１を、レーザー照射により、画素電極６の他の部分から電気的に切り離す。すなわち、画素電極延在部６１の根元に沿ってＩＴＯ膜を除去することで、画素電極切断部９３を形成する。これにより、ブリッジ配線８１，８２及び島状金属パターン３２を介した画素電極６と信号線３１-1との電気的な導通が遮断される。
次に、この画素電極６-1を、隣接するいずれかの画素電極６に電気的に接続するための、第３ブリッジ配線８３を、上記と同様のレーザーＣＶＤ法により作製する。図示の好ましい例では、第３ブリッジ配線８３が正方形に近い矩形状である。なお、これにより画素電極６-1が「前段」の画素電極６-2に電気的に接続される。すなわち、画素電極６-1は、信号線方向に沿って隣接する画素電極であって、ＴＦＴ７-1及びバイパス配線８の逆側から隣接する画素電極６-2に電気的に接続されている。この例では、画素電極電位の極性が等しい前提で類似の信号が印加される「前段」の画素電極６-2に接続することとしたが、これは図中左右に隣接する画素電極と電気的に接続するものであっても、また「後段」の画素電極と電気的に接続するものであっても構わない。いずれにしても、表示上の視認性が損なわれない画素電極と電気的に接続する子とが望ましい。
以下に、レーザーＣＶＤ及びレーザー照射の条件についての具体例を挙げる。
レーザーＣＶＤによる導電層の堆積には、レーザー光源として、Ｎｄ+3：ＹＬＦレーザー装置を用い、この第３高調波（３４９ｎｍ）を使用した。
ブリッジ配線８１〜８３の作成の際には、タングステン（Ｗ）を局部的に堆積させるように、ソースガスとしてタングステン含有カルボニル化合物、例えばＷ（ＣＯ）6を用いた他、キャリアガスとしてアルゴンガス（Ａｒ）を用いた。また、例えば、連続発振のレーザー光であって、エネルギーレベルが１００ｍＷ（４ｋＨｚ）以上であるものを用い、膜厚が約０．３μｍの配線層が堆積されるようにした。このとき、第１及び第２ブリッジ配線８１，８２の配線幅は、信号線３１の幅に略等しい約５μｍとした。
上記具体例のようにタングステン含有カルボニル化合物を用いるならば、レーザー光による分解・堆積効率が高く、成膜安定性が優れるので、好ましい。しかし、クロムカルボニル等の他のソースガスも場合により使用可能である。したがって、ブリッジ配線８１〜８３をクロム（Ｃｒ）その他の金属により形成することもできる。一方、キャリアガスとしては、不活性であるアルゴンガスが好ましいが、窒素ガス等も使用可能である。
ブリッジ配線８１〜８３の幅は、レーザー光のスリット幅やエネルギーレベルを調整して、例えば２〜２５μｍの範囲から適宜選択することができる。また、膜厚が例えば１．０μｍ以下の範囲から適宜選択することができる。
一方、画素電極切断部９３を設けるためには、例えば、上記と同様のレーザー装置を用い超音波Ｑスイッチ素子により変調されてパルス状に発振するレーザー光であって、レーザー発振器直後のエネルギーレベルが０．４〜０．６ｍＪ（１〜１０Ｈｚ）の範囲内であるものを用いる。また、ＴＦＴ７からの配線を切断する切断部９１を形成すべくレーザーによる絶縁膜１５，２５及びポリシリコン層を除去する際には、例えば、同様のレーザー光であって、エネルギーレベルが０．６ｍＪ（２Ｈｚ）を越えるものを用いる。
このように、レーザーＣＶＤによるブリッジ配線８１〜８３の形成と、レーザーによる切断部９１〜９３の形成とを、同一のレーザー装置でもって、効率よく行うことができる。
画素電極６上、または画素電極６に近接した個所でのレーザーＣＶＤの際には、画素電極がＩＴＯ等からなる透明電極である場合に、ＹＬＦレーザーの第３高調波といった紫外線領域のレーザー光を用いるのが好ましい。しかし、画素電極６がアルミニウム系金属等の金属膜からなる反射型電極である場合には、ＹＬＦレーザーの第２高調波を用いることができる。
レーザー光の光源としては、上記具体例のようなＹＬＦレーザー、またはＹＡＧレーザーを用いるのが、上記範囲のエネルギーレベルを容易に得られることから好ましい。しかし、場合によっては炭酸ガスレーザーその他のレーザーを使用することも可能である。
＜実施例２＞
実施例２について、図１に対応する図６の平面図を用いて説明する。実施例２は、島状金属パターン３２のＬ字状延在部３３の根元付近にも、レジスト露光時の異物等に起因する断線部３３Ａが生じた場合のリペアに関する。この場合、バイパス配線８は、信号線断線部３１Ａから見て、実施例１の逆側に設ける方が容易である。即ち、断線した信号線に対応する画素の構成部品である島状金属パターン３２-1をバイパス配線として用いるのではなく、当該信号線を隔てて隣接する画素の構成部品である島状金属パターン３２-2をバイパス配線として用いると言うものである。したがって、本実施例では、断線部３１Ａの近傍にある２つの島状金属パターン３２-1，３２-2のうち、断線部３１Ａを有する信号線３１-1からは信号入力が行われていなかった方の島状金属パターン３２-2を用いて、バイパス配線８が形成されている。したがって、信号線３１-1を基準にして実施例１とは線対称の位置にバイパス配線８が形成されている。
図示の例で、第１ブリッジ配線８１は、実施例１の場合と同様、補助容量線２２に平行な直線状であり、信号線の一方の配線部分３１Ｃの先端部から、島状金属パターンのＬ字状延在部３３の先端、すなわち、島状ポリシリコンパターン１２とのコンタクトホール２８の形成部上にまで延びている。
このように、Ｌ字状延在部３３の全体がバイパス配線８の一部をなしている。そのため、島状シリコンパターン１２を電気的に切り離すにあたり、Ｌ字状延在部３３中に切断部９２を設けることができず、島状シリコンパターン１２からの線状延在部１３に切断部９４が設けられる。詳しくは、島状シリコンパターン１２の矩形の本体と、Ｌ字状延在部３３の先端のコンタクトホール２８との中間の個所で、ポリシリコン層の線状延在部１３にレーザー蒸散加工による切断部９４が設けられている。
その他の構成は、実施例１の場合と全く同様である。但し、前述のように断線部３１Ａを有する信号線３１-1から見て線対称にリペア用の各構成が配置される。例えば、第２ブリッジ配線８２は、実施例１の場合と全く同様のＬ字状であり、バイパス配線８に用いられる島状金属パターン３２-2と、ＴＦＴ７-2とを切り離す同様のレーザーカットによる切断部９１が設けられる。また、この島状金属パターン３２-2に重ねられる画素電極延在部６１には、根元の個所に同様のレーザーカットによる切断部９３が設けられ、画素電極６-3から電気的に切り離されている。そして、この画素電極６-3が実施例１と同様の第３ブリッジ配線８３により「前段」の画素電極６-4に電気的に接続されている。
上記各実施例においては、ポリシリコン(p-Si)ＴＦＴタイプの液晶表示装置により説明したが、アモルファスシリコンＴＦＴタイプのものであっても、また、有機ＥＬ表示装置であっても全く同様である。
実施例１のアレイ基板における画素部分の構成を示す平面図である。 実施例１の液晶表示装置における、ＴＦＴ及びこれに接続する配線系統を模式的に示す積層断面図である。 実施例１の液晶表示装置における、第２ブリッジ配線、島状金属パターン及び補助容量線を横切る断面を模式的に示す積層断面図である。 実施例１の液晶表示装置における、信号線、第１ブリッジ配線及び２つのコンタクトホールを横切る断面を模式的に示す積層断面図である。 実施例１の液晶表示装置における、第３ブリッジ配線、島状金属パターン及び補助容量線を横切る断面を模式的に示す積層断面図である。 実施例２のアレイ基板における画素部分の構成を示す、図１に対応する平面図である。
符号の説明
１０ アレイ基板
１００ 液晶表示装置
１１，１１ａ ＴＦＴ７のチャネル部
１２ 島状ポリシリコンパターン
１３ 島状ポリシリコンパターン１２からの線状延在部
１４ ＴＦＴ７の個所のポリシリコン配線
１５ ゲート絶縁膜
２１ 走査線
２２ 補助容量線
２５ 層間絶縁膜
２６，２７，２８ ゲート及び層間絶縁膜を貫くコンタクトホール
３１ 信号線
３１Ａ 信号線の断線部
３１Ｂ，３１Ｃ 断線部の両側の配線部分
３２ 島状金属パターン
３３ 島状金属パターン３２からのＬ字状延在部
５ 厚型樹脂膜（第２層間絶縁膜）
５１ 厚型樹脂膜を貫くコンタクトホール
６ 画素電極
６１ 島状金属パターン３２上へと延びる画素電極延在部
７ ＴＦＴ
８ バイパス配線
８１，８２ 第１及び第２ブリッジ配線
８３ 第３ブリッジ配線

Claims (10)

  1. 互いに略並行に配置される複数の走査線および補助容量線と、第１絶縁膜を介して前記走査線および補助容量線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、補助容量線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第２絶縁膜と、この第２絶縁膜上にて前記各交点にそれぞれ対応しマトリクス状に配列されると共に前記スイッチング素子の他の端子に電気的に接続される画素電極と、前記補助容量線上に少なくとも部分的に重畳して配置されると共に前記スイッチング素子の前記他の端子に電気的に接続される島状金属パターンと、を備えた表示装置用アレイ基板において、
    前記信号線の断線に対して、前記島状金属パターンを介して断線した前記信号線を電気的に接続するブリッジ配線が備えられ、このブリッジ配線が、前記画素電極とは前記第２絶縁膜を介して配置されることを特徴とする表示装置用アレイ基板。
  2. 前記ブリッジ配線と電気的に接続された島状金属パターンは、対応する前記スイッチ素子と電気的に切り離されていることを特徴とする請求項１記載の表示装置用アレイ基板。
  3. 前記ブリッジ配線と電気的に接続された島状金属パターンに対応する前記画素電極は、対応する前記スイッチ素子と電気的に切り離されていることを特徴とする請求項１記載の表示装置用アレイ基板。
  4. 前記ブリッジ配線と電気的に接続された島状金属パターンに対応する前記画素電極は、他の前記画素電極と電気的に接続されていることを特徴とする請求項３記載の表示装置用アレイ基板。
  5. 前記補助容量線の下層に、絶縁膜を介して配置される島状半導体層を含み、少なくとも前記ブリッジ配線の近傍にて前記島状半導体層は前記島状金属パターンにより被覆されていることを特徴とする請求項１記載の表示装置用アレイ基板。
  6. 互いに略並行に配置される複数の走査線および補助容量線と、第１絶縁膜を介して前記走査線および補助容量線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、補助容量線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第２絶縁膜と、この第２絶縁膜上にて前記各交点にそれぞれ対応しマトリクス状に配列されると共に前記スイッチング素子の他の端子に電気的に接続される画素電極と、前記補助容量線上に少なくとも部分的に重畳して配置されると共に前記スイッチング素子の前記他の端子に電気的に接続される島状金属パターンと、を備えた表示装置用アレイ基板の製造方法において、
    前記第２絶縁膜の形成の前に、前記信号線の導通を検査し、前記信号線が前記補助容量線と交差する領域近傍に断線部が検出された場合、
    該断線部の両側にある前記信号線の各配線部分から、近傍にある一の前記島状金属パターンにまで延びる第１及び第２ブリッジ配線を形成することを特徴とする表示装置用アレイ基板の製造方法。
  7. 前記断線部が検出された場合に、前記一の島状金属パターンを、これに電気的に接続していた対応する一の前記スイッチング素子から電気的に切り離すことを特徴とする請求項６に記載の表示装置用アレイ基板の製造方法。
  8. 前記断線部が検出された場合に、前記一の島状金属パターンに電気的に接続していた一の前記画素電極を、これに電気的に接続していた対応する一の前記スイッチング素子から電気的に切り離すことを特徴とする請求項６に記載の表示装置用アレイ基板の製造方法。
  9. 前記断線部が検出された場合に、前記一の島状金属パターンに電気的に接続していた一の前記画素電極を、これに隣接する他の一の前記画素電極と電気的に接続するように第３ブリッジ配線を形成することを特徴とする請求項６に記載の表示装置用アレイ基板の製造方法。
  10. 前記補助容量線を形成する前に、前記補助容量線の下層に配置される島状半導体層、及びこれを覆う絶縁膜が形成され、前記島状半導体層は、少なくとも前記の第１または第２ブリッジ配線の形成領域にて、前記島状金属パターンにより被覆されることを特徴とする請求項６に記載の表示装置用アレイ基板の製造方法。
JP2007225454A 2007-08-31 2007-08-31 表示装置用アレイ基板及びその製造方法 Expired - Fee Related JP4439546B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007225454A JP4439546B2 (ja) 2007-08-31 2007-08-31 表示装置用アレイ基板及びその製造方法
US12/200,609 US8199273B2 (en) 2007-08-31 2008-08-28 Array substrate for flat-panel display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225454A JP4439546B2 (ja) 2007-08-31 2007-08-31 表示装置用アレイ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009058728A JP2009058728A (ja) 2009-03-19
JP4439546B2 true JP4439546B2 (ja) 2010-03-24

Family

ID=40406650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225454A Expired - Fee Related JP4439546B2 (ja) 2007-08-31 2007-08-31 表示装置用アレイ基板及びその製造方法

Country Status (2)

Country Link
US (1) US8199273B2 (ja)
JP (1) JP4439546B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245879B2 (ja) * 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法
TWI453910B (zh) 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
JP5568543B2 (ja) 2011-12-02 2014-08-06 株式会社ジャパンディスプレイ 平面表示装置用アレイ基板の製造方法
KR102097124B1 (ko) * 2013-01-03 2020-04-06 삼성디스플레이 주식회사 기판 수리 방법
KR102333563B1 (ko) * 2014-12-31 2021-12-01 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR20210082309A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566416A (ja) 1991-09-05 1993-03-19 Koudo Eizou Gijutsu Kenkyusho:Kk 液晶表示体
JP3157772B2 (ja) 1998-03-13 2001-04-16 鹿児島日本電気株式会社 メタル配線のリペア方法
JP2003280021A (ja) 2002-03-26 2003-10-02 Tfpd Kk 断線欠陥を矯正したアレイ基板、及び、その製造方法
US20070081108A1 (en) 2002-03-26 2007-04-12 Tfpd Corporation Array substrate and its manufacturing method
US7417692B2 (en) * 2006-01-09 2008-08-26 Chunghwa Picture Tubes, Ltd. Laser repair structure and method for TFT-LCD

Also Published As

Publication number Publication date
JP2009058728A (ja) 2009-03-19
US8199273B2 (en) 2012-06-12
US20090058764A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4393200B2 (ja) アレイ基板、及び、その製造方法
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
JP2004054069A (ja) 表示装置及び表示装置の断線修復方法
JP4622532B2 (ja) 表示装置および表示装置の欠陥修復方法
JP4439546B2 (ja) 表示装置用アレイ基板及びその製造方法
KR20160059530A (ko) 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR100405236B1 (ko) 매트릭스 어레이기판
US7253851B2 (en) Pixel and method for pixel repair
JP2005173613A (ja) 薄膜トランジスタ表示板
KR102383446B1 (ko) 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JP4340459B2 (ja) 表示装置の製造方法
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
JP2005123620A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007072116A (ja) 液晶表示装置
JP4954395B2 (ja) 表示装置の断線修復方法
US7826014B2 (en) Semi-transparent TFT array substrate, and semi-transparent liquid crystal display with transparent pixel electrode and contrast reduction preventive electrode connected in the same layer
JP2004109512A (ja) 液晶表示装置及びその製造方法
JP2001215529A (ja) 反射型液晶表示装置
JP2003255371A (ja) 表示装置および該表示装置の断線修復方法
KR100885804B1 (ko) 박막 트랜지스터 액정표시장치 및 그 제조방법
KR100577301B1 (ko) 액정표시소자 및 그 제조방법
JP2003280021A (ja) 断線欠陥を矯正したアレイ基板、及び、その製造方法
JPH095785A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JP2009251353A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees